JP4789369B2 - 表示装置及び電子機器 - Google Patents
表示装置及び電子機器 Download PDFInfo
- Publication number
- JP4789369B2 JP4789369B2 JP2001241463A JP2001241463A JP4789369B2 JP 4789369 B2 JP4789369 B2 JP 4789369B2 JP 2001241463 A JP2001241463 A JP 2001241463A JP 2001241463 A JP2001241463 A JP 2001241463A JP 4789369 B2 JP4789369 B2 JP 4789369B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- gate signal
- pixel
- gate
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13456—Cell terminals located on one side of the display only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/302—Details of OLEDs of OLED structures
- H10K2102/3023—Direction of light emission
- H10K2102/3026—Top emission
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁表面上に複数の画素を設け、各画素の輝度を変化させ表示を行う表示装置に関する。特に、各画素の輝度を制御する駆動回路を、画素が形成された絶縁表面上と同一表面上に、設けた構成の表示装置に関する。また、前記表示装置を用いた電子機器に関する。
【０００２】
【従来の技術】
表示装置は、様々な電子機器に組み込まれ用いられている。特に、携帯型情報機器に用いられる表示装置では、携帯情報機器を小型化、低消費電力化するために、表示装置の小型化、低消費電力化が求められている。
【０００３】
小型・低消費電力の表示装置として、液晶表示装置や、ＯＬＥＤ（Organic Light Emitting Diode）素子を用いたＯＬＥＤ表示装置などのフラットパネルディスプレイが注目されている。
【０００４】
なお本明細書において、ＯＬＥＤ素子とは、一重項励起子からの発光（蛍光）と、三重項励起子からの発光（燐光）の両方を含むものとする。
【０００５】
これらのフラットパネルディスプレイは、絶縁表面を有する基板上に形成された複数のマトリクス状の画素を有する。駆動回路によって、１画素に選択的に映像信号を入力して、画素の輝度を変化させることによって、画像を表現する。
【０００６】
駆動回路と画素の接続の取り方としては、様々な手法がある。
【０００７】
画素の輝度を制御する駆動回路を、単結晶ＩＣ基板等の別基板上に形成し、画素が形成された絶縁表面を有する基板上に貼り付けて画素との接続を取る手法がある。この場合、単結晶ＩＣ基板と、画素が形成された絶縁表面を有する基板の張り合わせの際に必要となる面積が大きい。また、駆動回路と画素との間の配線抵抗が大きい。そのため、小型・低消費電力の表示装置を提供するのが困難である。
【０００８】
一方、画素が形成された絶縁表面上と同一の表面上に駆動回路を一体形成し、画素と駆動回路の接続を取る手法がある。画素が形成された絶縁表面と同一の表面上に、薄膜トランジスタ（TFT：Thin Film Transister）によって、駆動回路を形成する。これによって、小型化・低消費電力化可能な表示装置が提供される。
【０００９】
図９に、複数の画素がマトリクス状に形成された画素領域と、画素領域の周りに形成された駆動回路とを有する表示装置の上面図を示す。
【００１０】
絶縁表面を有する基板上９００に、ソース信号線駆動回路９０２と、ゲート信号線駆動回路９０１（９０１A及び９０１B）と、画素領域９０３が配置されている。各駆動回路（ソース信号線駆動回路９０２及びゲート信号線駆動回路９０１）に入力される信号は、ＦＰＣ基板９０４より入力される。
【００１１】
表示装置を上面から見た場合に、画素領域９０３以外の領域を額縁と呼ぶことにする。つまり、表示装置において額縁とは、画像の表示を行わない部分に相当する。
【００１２】
液晶表示装置では、各画素の輝度は、液晶素子の配向を制御することによって透過率を制御し、表現される。液晶素子は、２つの電極間に液晶材料が配置された構造を有する。駆動回路等が形成された基板（以下、画素基板と表記する）上に液晶素子の一方の電極（以下、画素電極と表記する）を形成し、別基板（以下、対向基板と表記する）上に、液晶素子のもう一方の電極（対向電極）を形成する。画素基板及び対向基板を、画素電極と対向電極が向かい合うように貼り付ける。
【００１３】
画素基板上において、画素領域及び各駆動回路を囲むようにシール材を配置し、対向基版を貼り付ける。画素基板、対向基板及びシール材によって囲まれた領域に液晶材料が封入される。図９に示す表示装置が液晶表示装置であるとすると、画素基板９００と対向基板を貼り付ける際に用いるシール材がを、９０６である。なお、図９において対向基板、液晶材料は、図示していない。
【００１４】
ＯＬＥＤ表示装置では、各画素の輝度は、ＯＬＥＤ素子の発光を制御することによって表現される。ＯＬＥＤ素子は、駆動回路等を構成するＴＦＴが形成された後、画素基板上に形成される。ここで、ＯＬＥＤ素子は、外気に触れると酸素や水分等によって著しく劣化する性質がある。そのため、ＯＬＥＤ表示装置は、ＯＬＥＤ素子を形成した後、カバー材を設けてＯＬＥＤ素子を外気から遮断する構造が用いられる。カバー材は、画素基板上にシール材を用いて貼り付けられる。
【００１５】
画素基板上において、画素領域及び各駆動回路を囲むようにシール材を配置し、カバー材を貼り付ける。画素基板、カバー材及びシール材によって囲まれた領域にOLED素子が密閉される。図９に示す表示装置がＯＬＥＤ表示装置であるとすると、シール材は、９０６である。なお、図９においてカバー材は、図示していない。
【００１６】
液晶表示装置やＯＬＥＤ表示装置などの表示装置に共通して、画素領域９０３には、並列に配置されたｘ本（ｘは、自然数）のソース信号線Ｓ１〜Ｓｘと、ソース信号線Ｓ１〜Ｓｘに垂直な方向に、並列に配置されたｙ（ｙは、自然数）のゲート信号線Ｇ１〜Ｇｙが形成される。これらのソース信号線Ｓ１〜Ｓｘと、ゲート信号線Ｇ１〜Ｇｙに入力された信号によって、画素が選択され、選択された画素の輝度が制御される。
【００１７】
複数のソース信号線Ｓ１〜Ｓｘに信号を入力するソース信号線駆動回路９０２と、複数のゲート信号線Ｇ１〜Ｇｙに信号を入力するゲート信号線駆動回路９０１（９０１Ａ及び９０１Ｂ）が、画素領域９０３の周りに形成されている。
【００１８】
シフトレジスタ等を用いたソース信号線駆動回路９０２では、図中矢印で示した走査方向に従って、順に信号を出力し、出力された信号は、複数のソース信号線Ｓ１〜Ｓｘに入力される。通常、複数の平行に配置されたソース信号線Ｓ１〜Ｓｘに対して、走査方向が垂直になるようにソース信号線駆動回路９０２が配置されている。同様に、シフトレジスタ等を用いたゲート信号線駆動回路９０１では、図中矢印で示した走査方向に従って、順に信号を出力し、出力された信号は、複数のゲート信号線Ｇ１〜Ｇｙに入力される。通常、複数の平行に配置されたゲート信号線Ｇ１〜Ｇｙに対して、走査方向が垂直になるようにゲート信号線駆動回路９０１が配置されている。
【００１９】
図９では、ゲート信号線駆動回路９０１（９０１Ａ及び９０１Ｂ）は、画素領域の両側に形成されているが、片側配置でもかまわない。
【００２０】
上記のように配置したゲート信号線駆動回路９０１の走査方向を、行方向と呼び、ソース信号線駆動回路９０２の走査方向を、列方向と呼ぶことにする。
【００２１】
図９では、四角形で示した画素領域９０３の１辺に平行にソース信号線駆動回路９０２が形成される。そして、ソース信号線駆動回路９０２が平行に形成された辺とは異なり、また対向しない２辺に、それぞれ平行にゲート信号線駆動回路９０１Ａ及び９０１Ｂが形成されている。
【００２２】
本明細書中において、画素基板９００上の画素領域９０３の４辺の周辺で、ＦＰＣ基板９０４が接続された辺の側を上部、その向かい合う辺の側を下部と言うことにする。
【００２３】
一方、画素基板９００上の画素領域９０３の４辺の周辺で、ＦＰＣ基板９０４が接続された辺と隣り合う辺の側と、その対向する辺の側とを、それぞれ画素領域の左部、右部と呼ぶ事にする。
【００２４】
通常、ソース信号線駆動回路は、ＦＰＣ基板が貼り付けられた部分から一番近い距離に配置される。そのため一般に、画素領域９０３の上部にはソース信号線駆動回路９０２が配置されている。一方、画素基板９００上の画素領域９０３の左右には、ゲート信号線駆動回路９０１が配置されている。
【００２５】
なお、ソース信号線駆動回路は、画素基板９００上の画素領域９０３の４辺の周辺で、ＦＰＣ基板９０４が接続された側と対向する側に配置されていても良い。このとき画素領域の下部にソース信号線駆動回路が配置される構成となる。
【００２６】
なお、画素領域９０３の上下左右は、表示装置の上下左右にそれぞれ対応するものと考える。
【００２７】
【発明が解決しようとする課題】
携帯電話等の携帯情報機器の場合、画像表示を行う画面をできるだけ大きくすること、及び、本体の幅を小さくして持ちやすくすることが、ユーザーから求められている。
【００２８】
表示画面をできるだけ大きくし、且つ、本体の幅をできるだけ小さくするために、本体に組み込まれる表示装置の額縁の面積を小さくすることが要求される。
【００２９】
ここで、図９に示した構造の表示装置では、ゲート信号線駆動回路９０１Ａ及び９０１Ｂが、画素領域９０３の左右に配置されている。
【００３０】
また、画素基板９００上の、ゲート信号線駆動回路９０１Ａ及び９０１Ｂの外側には、更にシール材９０６が形成される。そのため、表示装置の左右の額縁の面積を小さくすることができない問題がある。
【００３１】
なお、画素領域の上下方向は、ＦＰＣ基板が接続されているため、額縁の面積を小さくするには限界がある。
【００３２】
そこで、複数の画素が形成された絶縁表面と同一の表面上に、それら複数の画素に入力する信号を制御する駆動回路が形成された表示装置において、表示装置の横の額縁の面積を小さくすることを課題とする。
【００３３】
【課題を解決するための手段】
複数の画素が形成された絶縁表面と同一の表面上に、それら複数の画素に入力する信号を制御する駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）が形成された表示装置において、ゲート信号線駆動回路を、ソース信号線駆動回路と平行に設ける。つまり、ゲート信号線駆動回路を、画素領域の上や下に配置する。
【００３４】
こうして、画素領域の四方のうち、少なくとも対向する２方は、駆動回路が配置されない構成とする。
【００３５】
ここで、ゲート信号線駆動回路とソース信号線駆動回路を平行にするとは、ゲート信号線駆動回路の走査方向が、ソース信号線駆動回路の走査方向と平行になることを示す。
【００３６】
なお本明細書中では、駆動回路の走査方向とは、駆動回路において、駆動回路からの信号を入力する複数の信号線のそれぞれに対応する回路が、並んだ方向を示すものとする。
【００３７】
一般に、ソース信号線駆動回路から出力される信号は、短い距離で、画素領域に入力されるのが望ましい。そのため、ソース信号線駆動回路とゲート信号線駆動回路を画素領域の同じ側に形成した場合、ソース信号線駆動回路は、ゲート信号線駆動回路より画素領域に近い側に配置される。
【００３８】
なお、ゲート信号線駆動回路を、ソース信号線駆動回路より画素領域に近い側に配置する構成とすることも可能である。
【００３９】
また、ソース信号線駆動回路を画素領域の上部または下部にのみ配置し、ゲート信号線駆動回路を、画素領域のソース信号線駆動回路が形成された側の辺と対向する辺の側にのみ配置する構成でもよい。
【００４０】
前述のように、ソース信号線駆動回路及びゲート信号線駆動回路を配置した場合、画素領域のゲート信号線を順に走査するために以下の構成を用いる。
【００４１】
第１の構成としては、ゲート信号線駆動回路は、画素領域のゲート信号線に対して垂直な、引き回し用ゲート信号線に信号を出力する。
【００４２】
ここで、ゲート信号線駆動回路とソース信号線駆動回路を画素領域の同じ側で、且つ、ソース信号線駆動回路は、ゲート信号線駆動回路より画素領域に近い側に配置する構成の場合は、引き回し用ゲート信号線は、ゲート信号線駆動回路と画素領域の間に設けられたソース信号線駆動回路を貫通して、画素領域を引き回される。
【００４３】
引き回し用ゲート信号線は、画素領域において対応するゲート信号線に接続される。こうしてゲート信号線駆動回路は、画素領域のゲート信号線に信号を順次入力する。
【００４４】
画素領域において、ゲート信号線と接続される引き回し用ゲート信号線は、ゲート信号線と同じ層に形成されていても良いし、異なる層に形成されていてもよい。
【００４５】
また、引き回し用ゲート信号線は、画素領域において、ソース信号線等と平行に形成される。引き回し用ゲート信号線を、これらの平行な配線と重ねて形成することによって、開口率を大きくすることが可能である。
【００４６】
第２の構成としては、ゲート信号線駆動回路の出力を引き回して、画素領域の横方向から入力する。
【００４７】
このとき、ゲート信号線の上部にシール材を配置することができる。これによって、配線が占める面積による表示装置の横方向の額縁の面積も抑制することができる。
【００４８】
上記構成により、ゲート信号線駆動回路の分、従来ゲート信号線駆動回路が形成されていた表示装置の横方向の幅を小さくすることができ、横方向の額縁の面積が小さな表示装置を提供することができる。
【００４９】
【発明の実施の形態】
（実施の形態１）
複数の画素が形成された絶縁表面と同一の表面上に、それら複数の画素に入力する信号を制御する駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）が形成された表示装置において、ゲート信号線駆動回路を、画素領域の４辺の周辺のソース信号線駆動回路と同じ辺の側に配置する。このとき、ソース信号線駆動回路は、ゲート信号線駆動回路より画素領域に近い側に配置し、ゲート信号線駆動回路からの信号を、ソース信号線駆動回路を介して画素領域に入力する。
【００５０】
画素領域の左右には、各駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）を配置しない。
【００５１】
図１に、本発明の表示装置の実施の形態１の構成を示す。
【００５２】
図１（A）は、表示装置の構成を示す上面図である。表示装置は、画素基板１００上に、画素領域１０３と、ソース信号線駆動回路１０２と、ゲート信号線駆動回路１０１と、FPC基板１０４と、シール材１０６とが配置されている。
【００５３】
ソース信号線駆動回路１０２は、画素領域１０３の上部に形成され、ゲート信号線駆動回路１０１は、ソース信号線駆動回路１０２と平行に、画素領域１０３の上部に形成されている。
【００５４】
図１（A）中、領域１１０で示した部分の詳細な構成を図１（B）に、領域１１１で示した部分の詳細な構成を図１（C）に示す。
【００５５】
図１（B）に示す、１０１ａはゲート信号線駆動回路１０１の一部である。また、１０２ａはソース信号線駆動回路１０２の一部である。ここで、画素領域には、ｘ（ｘは自然数）本のソース信号線と、ｙ（ｙは自然数）本のゲート信号線が配置されているとする。
【００５６】
領域１１０において、ゲート信号線駆動回路１０１ａから出力された信号は、引き回し用ゲート信号線GDｉ−２〜GDｉ＋２（ｉは、３以上の自然数）に出力される。引き回し用ゲート信号線GDｉ−２〜GDｉ＋２は、ソース信号線駆動回路１０２ａを貫通して、画素領域１０３へ引き回される。また、ソース信号線駆動回路１０２ａは、ソース信号線Sｊ−２〜Sj＋２（ｊは、３以上の自然数）に信号を出力する。引き回し用ゲート信号線GDｉ−２〜GDｉ＋２とソース信号線Sｊ−２〜Sj＋２は、平行である。
【００５７】
なお本明細書において、ソース信号線の、ソース信号線駆動回路から画素領域に引き回される部分を、引き回し用のソース信号線とし、画素領域内のソース信号線と区別して呼ぶこともできるが、説明のため、画素領域のソース信号線と画素領域のソース信号線のどちらも、ソース信号線と呼ぶことにする。
【００５８】
図１（C）示す領域１１１において、画素領域１０３に引き回された、引き回し用ゲート信号線GDｉ−２〜GDｉ＋２は、ゲート信号線Gｉ−２〜Gｉ＋２とそれぞれ接続される。
【００５９】
なお、図１（C）において、ソース信号線等は図示していない。
【００６０】
領域１１０と同様に、ゲート信号線駆動回路１０１全体から、全ての引き回し用ゲート信号線GD１〜GDｚ（ｚは、自然数）に信号が入力され、画素領域に信号を入力する。また、ソース信号線駆動回路１０２全体から、ソース信号線S１〜Sｘに信号が入力され、画素領域１０３に信号を入力する。画素領域１０３において、領域１１１と同様に、全てのゲート信号線G１〜Gyそれぞれは、対応する引き回し用ゲート信号線GD１〜GDｚそれぞれと接続される。
【００６１】
ここでは、引き回し用ゲート信号線の本数ｚを、ゲート信号線の本数ｙと同じに設定する場合を想定する。
【００６２】
このとき、一般にソース信号線の数ｘは、ゲート信号線の数ｙと異なる。仮に、ソース信号線の数ｘが、ゲート信号線の数ｙより大きな場合、ソース信号線と引き回し用ゲート信号線が交互に画素領域へ引き回されている部分と、ソース信号線のみが画素領域へ引き回されている部分が生じる状態となる。または、引き回し用ゲート信号線の配線間隔が、ソース信号線の配線間隔より広くなる状態となる。
【００６３】
上記状態は、透過型の表示装置で画素の開口率が問題となる場合等に、画素の輝度のばらつきの原因となる可能性がある。そこで、引き回し用ゲート信号線の数ｚを、ソース信号線の数ｘと同じに設定し、引き回し用ゲート信号線のｘ−ｙ本分を、実際にはゲート信号線に信号を入力しない、ダミー配線として扱う構成としてもよい。
【００６４】
実施の形態１の第１の構成として、引き出し用ゲート信号線を、ゲート信号線と同じ層に形成する場合を例に説明する。
【００６５】
図２に、画素領域の一部の構成を示す上面図を示す。
【００６６】
図２（A）において、引き回し用ゲート信号線ＧＤｉ−１〜ＧＤｉ＋１と、ゲート信号線Ｇｉ−１〜Ｇｉ＋１は、同じ層に形成されている。ゲート信号線Ｇｉと、引き回し用ゲート信号線ＧＤｉの接続されるとする。一方、接続されないゲート信号線Ｇｉと、引き回し用ゲート信号線ＧＤｊ（ｊは、ｉとは異なるｙ以下の自然数）とは、ゲート信号線Ｇｉとは別の層に形成された配線を介して交わる。
【００６７】
こうして画素領域全体において、引き回し用ゲート信号線ＧＤ１〜ＧＤｙは、ゲート信号線Ｇ１〜Ｇｙとそれぞれ接続される。
【００６８】
図２（B）に、図２（A）中領域２００で示した部分の拡大図を示す。
【００６９】
引き回し用ゲート信号線GDｉは、ゲート信号線Gｉ、Gｉ−１等とは異なる層に形成された配線２０１を介して、ゲート信号線Gｉ−１と交わる。つまり、ゲート信号線Gｉ−１と交わる前に、ゲート信号線Gｉ−１と同じ層に形成された引き回し用ゲート信号線GDｉはコンタクトホール２０２ａによって、配線２０１と接続される。また、ゲート信号線Gｉ−１と交わった後、配線２０１は、コンタクトホール２０２ｂによって、再びゲート信号線Gｉ−１と同じ層に形成された引き回し用ゲート信号線GDｉに接続される。こうして、引き回し用ゲート信号線GDｉとゲート信号線Gｉは接続される。
【００７０】
図２に示した構成は、反射型液晶表示装置や上方放射のＯＬＥＤ表示装置等、画素基板を介さずに放出された光を視認するタイプの表示装置に有効である。
【００７１】
次に、実施の形態１の第２の構成として、引き出し用ゲート信号線を、ゲート信号線と異なる層に形成する場合を例を図５を用いて説明する。
【００７２】
図５（Ａ）〜図５（Ｃ）に、画素領域の一部の構成を示す上面図を示す。
【００７３】
図５（Ａ）に示す様に、引き出し用ゲート信号線ＧＤｉ、ＧＤｉ＋１をゲート信号線Ｇｉ、Ｇｉ＋１と異なる層に形成する。なお、図５（Ａ）において、ゲート信号線及び引き回し用ゲート信号線以外の配線は図示していない。
【００７４】
引き回し用ゲート信号線ＧＤｉとゲート信号線Ｇｉは、コンタクトホール５０１ｉによって接続される。同様に、引き回し用ゲート信号線ＧＤｉ＋１とゲート信号線Ｇｉ＋１は、コンタクトホール５０１ｉ＋１によって接続される。
【００７５】
図５（Ｂ）では、ソース信号線Ｓｊ、Ｓｊ＋１が、引き回し用ゲート信号線ＧＤｉ、ＧＤｉ＋１と重ねて配置した例を示す。このとき、ソース信号線Ｓｊ及びＳｊ＋１と、ゲート信号線Ｇｉ及びＧｉ＋１と、引き回し用ゲート信号線ＧＤｉ及びＧＤｉ＋１とをそれぞれ異なる層に形成される。1画素を、５００で示す。
【００７６】
引き回し用ゲート信号線ＧＤｉとゲート信号線Ｇｉは、コンタクトホール５０２ｉによって接続される。同様に、引き回し用ゲート信号線ＧＤｉ＋１とゲート信号線Ｇｉ＋１は、コンタクトホール５０２ｉ＋１によって接続される。
【００７７】
図５（Ｂ）のような、ソース信号線と引き回し用ゲート信号線を重ねて配置する構成では、画素の開口率を上げることができる。図５（Ｂ）に示した構成は、透過型液晶表示装置や下方放射のＯＬＥＤ表示装置等、画素基板を介して放出された光を視認するタイプの表示装置に有効である。
【００７８】
図５（Ｃ）では、電源線Ｖｉ、Ｖｉ＋１が、引き回し用ゲート信号線ＧＤｉ、ＧＤｉ＋１と重ねて配置した例を示す。このとき、電源線Ｖｉ及びＶｉ＋１と、ゲート信号線Ｇｉ及びＧｉ＋１と、引き回し用ゲート信号線ＧＤｉ及びＧＤｉ＋１とをそれぞれ異なる層に形成される。なお、電源線Ｖｉ、Ｖｉ＋１と、ソース信号線Ｓｊ、Ｓｊ＋１は同じ層に形成されていても良いし、異なる層に形成されていてもよい。1画素を、５００で示す。
【００７９】
引き回し用ゲート信号線ＧＤｉとゲート信号線Ｇｉは、コンタクトホール５０３ｉによって接続される。同様に、引き回し用ゲート信号線ＧＤｉ＋１とゲート信号線Ｇｉ＋１は、コンタクトホール５０３ｉ＋１によって接続される。
【００８０】
図５（Ｃ）のような、電源線と引き回し用ゲート信号線を重ねて配置する構成では、画素の開口率を上げることができる。図５（Ｃ）に示した構成は、透過型液晶表示装置や下方放射のＯＬＥＤ表示装置等、画素基板を介して放出された光を視認するタイプの表示装置に有効である。
【００８１】
実施の形態１では、ゲート信号線駆動回路を、ソース信号線駆動回路の上方に配置した。つまり、ソース信号線駆動回路を、ゲート信号線駆動回路より画素領域に近い側に配置する構成としたが、ゲート信号線駆動回路を、ソース信号線駆動回路より画素領域に近い側に配置する構成とすることも可能である。
【００８２】
実施の形態１で示した表示装置では、引き回し用ゲート信号線の引き回しの距離を短くすることができる。よって、実施の形態１は、画素領域の面積が比較的大きい表示装置に対して、有効である。
【００８３】
本実施の形態は、液晶表示装置、ＯＬＥＤ表示装置等、画素列を選択する駆動回路（ソース信号線駆動回路）及び画素行を選択する駆動回路（ゲート信号線駆動回路）によって駆動される画素を有する、あらゆる構成の表示装置に自由に適用することが可能である。
【００８４】
また、本実施の形態の表示装置の画素には、画素列を選択する信号線（ソース信号線）及び画素行を選択する信号線（ゲート信号線）が配線される、公知の構成の画素を自由に用いることができる。また、各駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）は、公知の構成の駆動回路を自由に用いることができる。
【００８５】
例えば、ゲート信号線駆動回路は、シフトレジスタ等を用て構成され順に信号を出力するタイプのものでも良いし、デコーダ等によって構成され任意の順に信号を出力可能なタイプのものでもよい。
【００８６】
（実施の形態２）
実施の形態２は、複数の画素が形成された絶縁表面と同一の表面上に、それら複数の画素に入力する信号を制御する駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）が形成された表示装置において、ゲート信号線駆動回路を、ソース信号線駆動回路と平行に配置し、ゲート信号線駆動回路からの信号出力を、ソース信号線駆動回路の周辺及び画素領域の周辺を引き回して、横方向より画素領域のゲート信号線に入力する構成である。上記構成の表示装置の模式図を図４に示す。
【００８７】
図４において、表示装置は、画素基板３００上にゲート信号線駆動回路３０１（３０１Ａ及び３０１Ｂ）、ソース信号線駆動回路３０２、画素領域３０３、ＦＰＣ基板３０４、シール材３０６が配置されている。
【００８８】
ゲート信号線駆動回路３０１（３０１Ａ及び３０１Ｂ）は、ソース信号線駆動回路３０２と平行になるように、画素領域３０３の上下に配置されている。各ゲート信号線駆動回路からの出力信号は、図中３３３で示した領域を引き回される配線によって、画素領域３０３の左右から、画素領域３０３のゲート信号線に入力される。
【００８９】
なお、ゲート信号線駆動回路３０１は、画素領域３０３の上部または下部の片側だけに配置してもよい。
【００９０】
ここで、画素領域の左右を引き回されるゲート信号線と重ねてシール材を形成することによって、表示装置の横の額縁の面積を更に小さくすることができる。
【００９１】
なお実施の形態２において、ゲート信号線の、ゲート信号線駆動回路から画素領域に引き回される部分を、引き回し用のゲート信号線とし、画素領域内のゲート信号線と区別して呼ぶこともできるが、説明のため、画素領域のゲート信号線と画素領域のゲート信号線のどちらも、ゲート信号線と呼ぶことにする。
【００９２】
引き回されたゲート信号線とシール材とを重ねて配置した構造の例を示す模式図を、図１５に示す。
【００９３】
図１５（Ａ）は、画素領域の左を引き回されるゲート信号線の上面図である。ゲート信号線Ｇ１〜Ｇｙ‘が並列に配置され、画素領域１５１０の左側の各場所で画素領域１５１０に引き回されている。ゲート信号線Ｇ１〜Ｇｙ‘の上部には、シール材１５１１が形成されている。図１５（Ａ）中、Ａ〜Ａ‘で示す部分の断面図を、図１５（Ｂ）に示す。図１５（Ｂ）において、ゲート信号線Ｇ１〜Ｇｙ‘は、画素基板１５００上の絶縁表面１５０１上に形成され、ゲート信号線Ｇ１〜Ｇｙ‘の上には、シール材１５１１が形成されている。
【００９４】
また、図１５（Ａ）や図１５（Ｂ）に示したように、画素領域１５１０の横の並列に配置されたゲート信号線Ｇ１〜Ｇｙ‘の全てが、シール材１５１１と重なった構成であってもよいし、画素領域１５１０の横に並列に配置されたゲート信号線Ｇ１〜Ｇｙ‘の一部が、シール材１５１１と重なって配置された構成であってもよい。図１５（Ｃ）に、画素領域１５１０の横側を引き回される、並列に配置されたゲート信号線Ｇ１〜Ｇｙ‘の一部のみがシール材１５１１と重ねて配置された構造の上面図を示す。また、図１５（Ｃ）中、Ｂ〜Ｂ‘の断面図が、図１５（Ｄ）である。なお、図１５（Ｃ）及び図１５（Ｄ）中、図１５（Ａ）及び図１５（Ｂ）と同じ部分は同じ符号を用いて示し、説明は省略する。
【００９５】
図１５では、シール材とゲート信号線が、接して形成される構成を示したが、シール材とゲート信号線は、その間に層間膜等を介して、重なっていてもかまわない。
【００９６】
なお、図１５に示した表示装置が、液晶表示装置の場合、対向基板や配向膜、液晶材料等は図示していない。また、図１５に示した表示装置がＯＬＥＤ表示装置の場合、カバー材等は、図示していない。
【００９７】
上述の引き回し部分のゲート信号線をシール材と重ねて配置する構造によって、ゲート信号線の数が多い場合にも、額縁の面積を小さく抑えることが可能である。
【００９８】
図３に、実施の形態２の表示装置の具体的な構成の一例を示す。
【００９９】
図３（Ａ）において、図４と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１００】
ゲート信号線駆動回路３０１Ａは、画素領域３０３の上部のソース信号線駆動回路３０２の更に上方に配置される。また、ゲート信号線駆動回路３０１Ｂが、画素領域３０３の下部にも配置される。
【０１０１】
ゲート信号線駆動回路３０１Ａ及び３０１Ｂの出力信号は、ソース信号線駆動回路３０２の周辺及び画素領域３０３の周辺を引き回され、画素領域３０３に入力される。
【０１０２】
各ゲート信号線駆動回路３０１Ａ及び３０１Ｂの出力信号を、画素領域に入力するまでのゲート信号線の引き回しの具体例の１つを、図３（Ｂ）〜図３（Ｊ）を用いて詳細に説明する。
【０１０３】
なお、画素領域に配置されるゲート信号線の本数をｙ（ｙは、自然数）とする。ここでは説明の関係上、ｙは４の倍数とするが、本発明はこれに限定されない。
【０１０４】
まず、ゲート信号線駆動回路３０１Ａは、２つのブロック３０１Ａ＿１及び３０１Ａ＿２に分けられるものとする。また、ゲート信号線駆動回路３０１Ｂは、２つのブロック３０１Ｂ＿１及び３０１Ｂ＿２に分けられるものとする。ゲート信号線駆動回路３０１Ａ＿１は、画素領域３０３に配置された1本目から（ｙ／４）本までのゲート信号線Ｇ１〜Ｇ（ｙ／４）に信号を入力する回路であるとする。ゲート信号線Ｇ１〜Ｇ（ｙ／４）が配置される画素領域を３０３＿１で示す。ゲート信号線駆動回路３０１Ａ＿２は、画素領域３０３に配置された（ｙ／４）＋１本目から（ｙ／２）本までのゲート信号線Ｇ（ｙ／４）＋１〜Ｇ（ｙ／２）に信号を入力する回路であるとする。ゲート信号線Ｇ（ｙ／４）＋１〜Ｇ（ｙ／２）が配置される画素領域を３０３＿２で示す。ゲート信号線駆動回路３０１Ｂ＿１は、画素領域３０３に配置された（ｙ／２）＋１本目から（３ｙ／４）本までのゲート信号線Ｇ（ｙ／２）＋１〜Ｇ（３ｙ／４）に信号を入力する回路であるとする。ゲート信号線Ｇ（ｙ／２）＋１〜Ｇ（３ｙ／４）が配置される画素領域を３０３＿３で示す。ゲート信号線駆動回路３０１Ｂ＿２は、画素領域３０３に配置された（３ｙ／４）＋１本目からｙ本までのゲート信号線Ｇ（３ｙ／４）＋１〜Ｇｙに信号を入力する回路であるとする。ゲート信号線Ｇ（３ｙ／４）＋１〜Ｇｙが配置される画素領域を３０３＿４で示す。
【０１０５】
始めに、ゲート信号線駆動回路３０１Ａ＿１からの出力信号を、領域３０３＿１に入力するための配線について詳細に説明する。図３（Ｂ）〜図３（Ｄ）はそれぞれ、図３（Ａ）中、３１１ａ、３１２ａ、及び３１３ａで示した領域の詳細な構造である。
【０１０６】
図３（Ｂ）に示すように、ゲート信号線駆動回路３０１Ａ＿１の一部３０１Ａａより出力された信号は、ゲート信号線Ｇｉ−２〜Ｇｉ＋２に入力される。ゲート信号線Ｇｉ−２〜Ｇｉ＋２は、ゲート信号線駆動回路３０１Ａａとソース信号線駆動回路３０２の一部３０２ａの間で向きを変えられる。こうして、ゲート信号線駆動回路３０１Ａ＿１から出力された信号は、ソース信号線駆動回路３０２と、ゲート信号線駆動回路３０１Ａ＿１の間に平行に形成されたゲート信号線Ｇ１〜Ｇ（ｙ／４）を介して、ソース信号線駆動回路３０２の左端まで引き回される。ゲート信号線Ｇ１〜Ｇ（ｙ／４）は、ソース信号線駆動回路３０２の左端まで引き回されたら方向を変え、シール材３０６と重なった画素領域３０３の左側の領域を、領域３０３＿１の左側まで引き回され、領域３０３＿１に入力される。図３（Ｃ）において、シール材３０６の一部３０６ａと領域３０３＿１の一部３０３ａを示す。こうして、図３（Ｄ）に示すように、画素領域３０３＿１においてソース信号線（図中Ｓと表記）と垂直に形成されたゲート信号線Ｇｉ−２〜Ｇｉ＋２に、信号が入力される。
【０１０７】
次に、ゲート信号線駆動回路３０１Ａ＿２からの出力信号を、領域３０３＿２に入力するための配線について詳細に説明する。図３（Ｅ）〜図３（Ｇ）はそれぞれ、図３（Ａ）中、３１１ｂ、３１２ｂ、及び３１３ｂで示した領域の詳細な構造である。
【０１０８】
図３（Ｅ）に示すように、ゲート信号線駆動回路３０１Ａ＿２の一部３０１Ａｂより出力された信号は、ゲート信号線Ｇｊ−２〜Ｇｊ＋２に入力される。ゲート信号線Ｇｊ−２〜Ｇｊ＋２は、ゲート信号線駆動回路３０１Ａｂとソース信号線駆動回路３０２の一部３０２ｂの間で向きを変えられる。こうして、ゲート信号線駆動回路３０１Ａ＿２から出力された信号は、ソース信号線駆動回路３０２と、ゲート信号線駆動回路３０１Ａ＿２の間に平行に形成されたゲート信号線Ｇ（ｙ／４）＋１〜Ｇ（ｙ／２）を介して、ソース信号線駆動回路３０２の右端まで引き回される。ゲート信号線Ｇ１〜Ｇ（ｙ／４）は、ソース信号線駆動回路３０２の右端まで引き回されたら方向を変え、シール材３０６と重なった画素領域３０３の右側の領域を、領域３０３＿２の右側まで引き回され、領域３０３＿２に入力される。図３（Ｆ）において、シール材３０６の一部３０６ｂと領域３０３＿２の一部３０３ｂを示す。こうして、図３（Ｇ）に示すように、画素領域３０３＿２においてソース信号線（図中Ｓと表記）と垂直に形成されたゲート信号線Ｇｊ−２〜Ｇｊ＋２に、信号が入力される。
【０１０９】
ゲート信号線駆動回路３０１Ｂ＿１からの出力信号を、領域３０３＿３に入力するための配線について詳細に説明する。図３（Ｈ）〜図３（Ｊ）はそれぞれ、図３（Ａ）中、３１１ｃ、３１２ｃ、及び３１３ｃで示した領域の詳細な構造である。
【０１１０】
図３（Ｈ）に示すように、ゲート信号線駆動回路３０１Ｂ＿１の一部３０１Ｂａより出力された信号は、ゲート信号線Ｇｋ−２〜Ｇｋ＋２に入力される。ゲート信号線Ｇｋ−２〜Ｇｋ＋２は、ゲート信号線駆動回路３０１Ｂａと画素領域３０３＿４の一部３０３ｃの間で向きを変えられる。こうして、ゲート信号線駆動回路３０１Ｂ＿１から出力された信号は、画素領域３０３と、ゲート信号線駆動回路３０１Ｂ＿１の間に平行に形成されたゲート信号線Ｇ（ｙ／２）＋１〜Ｇ（３ｙ／４）を介して、画素領域３０３の左端まで引き回される。ゲート信号線Ｇ（ｙ／２）＋１〜Ｇ（３ｙ／４）は、画素領域３０３の左端まで引き回されたら方向を変え、シール材３０６と重なった画素領域３０３の左側の領域を、領域３０３＿３の左側まで引き回され、領域３０３＿３に入力される。図３（Ｉ）において、シール材３０６の一部３０６ｃと領域３０３＿１の一部３０３ｃを示す。こうして、図３（Ｊ）に示すように、画素領域３０３＿３においてソース信号線（図中Ｓと表記）と垂直に形成されたゲート信号線Ｇｉ−２〜Ｇｉ＋２に、信号が入力される。
【０１１１】
同様に、図示しないが、ゲート信号線駆動回路３０１Ｂ＿２から出力される信号は、ゲート信号線駆動回路３０１Ｂ＿２と画素領域３０３＿４の間を、画素領域３０３の右端まで引き回され、方向を変えられ、シール材３０６と重なった画素領域３０３の右側の領域を、領域３０３＿４の右端まで引き回されて、領域３０３＿４に入力される。
【０１１２】
ここで、各ゲート信号線駆動回路３０１Ａ＿１、３０１Ａ＿２、３０１Ｂ＿１、３０１Ｂ＿２をそれぞれ走査し、ゲート信号線Ｇ１〜Ｇｙに順に信号を出力することによって、画素領域３０３のゲート信号線Ｇ１〜Ｇｙに順に信号を入力することができる。
【０１１３】
上記構成によって、画素領域の横側に、ゲート信号線駆動回路が無い分、画素領域の横方向の額縁の面積を更に減らすことができる。また、シール材をこれら画素領域の左右を引き回されるゲート信号線の上部に形成することによって、表示装置の左右の額縁の幅を更に小さくすることができる。
【０１１４】
また、上記構成の様に、画素領域の上部左、上部右、下部左、下部右の４方向からゲート信号線を引き回す場合は、画素領域の左右にはそれぞれに最多でｙ／４本のゲート信号線が並列に配置されている。仮に、ゲート信号線駆動回路を画素領域の上方のみに配置し、画素領域の上部左の１方向からゲート信号線を引き回す場合、画素領域の左には、最多でｙ本のゲート信号線が並列に配置されることになる。
【０１１５】
本実施の形態のように、画素領域の複数の方向がらゲート信号線を引き回すことで、画素領域の横側に並列に設けられる配線の数を減らすことができる。こうして、画素領域の横方向の額縁の面積を、更に減らすことが可能となる。
【０１１６】
また、ＦＰＣ基板から、各駆動回路（ソース信号線駆動回路３０２及びゲート信号線駆動回路３０１）に信号を入力する信号線や電源線は、画素領域３０３周りを引き回されるゲート信号線とは異なる層に形成する。
【０１１７】
実施の形態１と比較して実施の形態２では、ゲート信号線駆動回路から出力された信号を、画素領域３０３の左右まで引き回す必要がある。そのため、特に画素領域が大きな表示装置の場合、ゲート信号線Ｇ１〜Ｇｙの引き回し距離が長くなる。しかし、画素領域内に、ゲート信号線と垂直な引き回し用ゲート信号線を配置する必要がないので、透過型の表示装置において、開口率を大きくすることができる。また、引き回し用ゲート信号線が、ソース信号線駆動回路内を貫通する必要がないので、ソース信号線駆動回路のレイアウト上の制約が少ない。
【０１１８】
よって、実施の形態２は、比較的画素領域の小さな表示装置に対して有効である。
【０１１９】
本実施の形態は、液晶表示装置、ＯＬＥＤ表示装置等、画素列を選択する駆動回路（ソース信号線駆動回路）及び画素行を選択する駆動回路（ゲート信号線駆動回路）によって駆動される画素を有する、あらゆる構成の表示装置に自由に適用することが可能である。
【０１２０】
また、本実施の形態の表示装置の画素には、画素列を選択する信号線（ソース信号線）及び画素行を選択する信号線（ゲート信号線）が配線される、公知の構成の画素を自由に用いることができる。また、各駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）は、公知の構成の駆動回路を自由に用いることができる。
【０１２１】
例えば、ゲート信号線駆動回路は、シフトレジスタ等を用て構成され順に信号を出力するタイプのものでも良いし、デコーダ等によって構成され任意の順に信号を出力可能なタイプのものでもよい。
【０１２２】
【実施例】
（実施例１）
本実施例では、実施の形態１の第２の構成として、図５（Ｂ）に示した構成の液晶表示装置の一例を示す。
【０１２３】
図１０は、本実施例の画素の構成を示す回路図である。
【０１２４】
図１０において、1画素６００には、ソース信号線６０２＿１と、ゲート信号線６０３＿１と、スイッチング用ＴＦＴ６０７と、容量素子（保持容量）６０８が配置されてる。
【０１２５】
６０３＿１〜６０３＿３は、ゲート信号線である。６０１＿１〜６０１＿３は、引き回し用ゲート信号線である。６０６＿１〜６０６＿３は、コモン線である。
【０１２６】
なお、本実施例において、スイッチング用ＴＦＴ６０７は、第１のゲート電極と、第２のゲート電極とを有するデュアルゲート型ＴＦＴであるとする。スイッチング用ＴＦＴ６０７の第１のゲート電極と第２のゲート電極のうちの一方は、電位Ｖcomが与えられており、もう一方は、ゲート信号線６０３＿１に接続されている。
【０１２７】
スイッチング用ＴＦＴ６０７のソース領域またはドレイン領域は、一方はソース信号線６０２＿１と接続され、もう一方は、保持容量６０８の一方の電極及び液晶素子６０９に接続されている。保持容量６０８のもう一方の電極は、コモン線６０６＿１に接続されている。
【０１２８】
ゲート信号線６０３＿１は、引き回し用ゲート信号線６０１＿１と、コンタクトホール６０５＿１を介して接続されている。同様に、ゲート信号線６０３＿２は、引き回し用ゲート信号線６０１＿２と、コンタクトホール６０５＿２を介して接続されている。ゲート信号線６０３＿３は、引き回し用ゲート信号線６０１＿３と、コンタクトホール６０５＿３を介して接続されている。
【０１２９】
図６に、図１０に示した構成の液晶表示装置の画素の上面図及び断面図を示す。
【０１３０】
図６において、図１０と同じ部分は同じ符号を用いて示し、説明は省略する。
なお図６中において、液晶素子として画素電極のみを６０９で示し、対向基板、液晶層、配向膜等は図示しない。
【０１３１】
図６（Ａ）は、液晶表示装置の上面図である。また図６（Ａ）中、Ａ〜Ａ‘の断面図が図６（Ｂ）、Ｂ〜Ｂ’の断面図が図６（Ｃ）、Ｃ〜Ｃ‘の断面図が図６（Ｄ）である。
【０１３２】
図６（Ｂ）に示すように、画素基板６６６上に形成されたスイッチング用ＴＦＴ６０７のソース領域とドレイン領域の一方６６８ａは、ソース信号線６０２＿１に接続され、もう一方６６８ｃは、配線６１２を介して保持容量６０８の一方の電極６１３及び画素電極６０９に接続されている。ここで、保持容量６０８は、半導体層によって形成された電極６１３と、コモン線６０６＿１の間に絶縁膜６６９を挟んだ構成である。ここで、６７０は層間膜である。
【０１３３】
スイッチング用ＴＦＴ６０７は、チャネル部分６６８ｂに絶縁膜６６９を介して接する第１のゲート電極６０３＿１ａと、チャネル部分６６８ｂに絶縁膜６６７を介して接する第２のゲート電極６１０ａとを有する、デュアルゲート型のＴＦＴである。ここで、第１のゲート電極６０３＿１ａは、ゲート信号線６０３＿１の一部に相当する。また第２のゲート電極６１０ａは、電位Ｖcomが与えられる配線６１０の一部に相当する。
【０１３４】
引き回し用ゲート信号線６０１＿１は、ソース信号線６０２＿１と重ねて形成されている。
【０１３５】
図６（Ｃ）に示すように、スイッチング用ＴＦＴ６０７の第２のゲート電極６１０ａに電位Ｖcomを与える配線６１０は、コンタクトホール６１１によって配線６１４に接続され、引き回し用ゲート信号線６０１＿２上を引き回される。
【０１３６】
図６（Ｄ）に示すように、引き回し用ゲート信号線６０１＿２は、ゲート信号線６０３＿２とコンタクトホール６０５＿２を介して接続される。
【０１３７】
上記構成の様に、各画素に配置されたＴＦＴがデュアルゲート型ＴＦＴの場合、ＴＦＴの有する、異なる層に形成されたゲート電極のうち、一方のゲート電極が形成された層にゲート信号線を形成し、もう一方のゲート電極が形成された層に引き回し用ゲート信号線を形成することができる。
【０１３８】
（実施例２）
本実施例では、実施の形態１の第２の構成として、図５（Ｃ）に示した構成のＯＬＥＤ表示装置の一例を示す。
【０１３９】
図１１は、本実施例の画素の構成を示す回路図である。
【０１４０】
図１１において、１画素７００には、ソース信号線７０４＿１と、ゲート信号線７０３＿１と、電源線７０２＿２と、スイッチング用ＴＦＴ７０６と、駆動用ＴＦＴ７０７と、容量素子（保持容量）７０８が配置されてる。
【０１４１】
７０３＿１〜７０３＿３は、ゲート信号線である。７０１＿１〜７０１＿３は、引き回し用ゲート信号線である。７０４＿１〜７０４＿３は、ソース信号線である。７０２＿１〜７０２＿３は、電源線である。
【０１４２】
なお、本実施例において、スイッチング用ＴＦＴ７０６は、第１のゲート電極と、第２のゲート電極とを有するデュアルゲート型ＴＦＴであるとする。スイッチング用ＴＦＴ７０６の第１のゲート電極と第２のゲート電極のうちの一方は、電位Ｖcomが与えられており、もう一方は、ゲート信号線７０３＿１に接続されている。
【０１４３】
また、駆動用ＴＦＴ７０７も、第１のゲート電極と、第２のゲート電極とを有するデュアルゲート型ＴＦＴであるとする。駆動用ＴＦＴ７０７の第１のゲート電極と第２のゲート電極は接続されている。
【０１４４】
ＴＦＴをデュアルゲート型とすることで、ＴＦＴの特性バラツキを低減することが可能である。駆動用ＴＦＴ７０７は、特に特性バラツキを低減する必要がある。そのため、駆動用ＴＦＴ７０７をデュアルゲート型とすることは有効な手段である。
【０１４５】
スイッチング用ＴＦＴ７０６のソース領域またはドレイン領域は、一方はソース信号線７０４＿１と接続され、もう一方は、保持容量７０８の一方の電極及び駆動用ＴＦＴ７０７のゲート電極（第１のゲート電極及び第２のゲート電極）に接続されている。保持容量７０８のもう一方の電極は、電源線７０２＿２に接続されている。駆動用ＴＦＴ７０７のソース領域とドレイン領域は一方は、電源線７０２＿２に接続され、もう一方は、ＯＬＥＤ素子７０９の一方の電極（画素電極）に接続されている。
【０１４６】
ゲート信号線７０３＿１は、引き回し用ゲート信号線７０１＿１と、コンタクトホール７０５＿１を介して接続されている。同様に、ゲート信号線７０３＿２は、引き回し用ゲート信号線７０１＿２と、コンタクトホール７０５＿２を介して接続されている。ゲート信号線７０３＿３は、引き回し用ゲート信号線７０１＿３と、コンタクトホール７０５＿３を介して接続されている。
【０１４７】
図７に、図１１に示した構成のＯＬＥＤ表示装置の画素の上面図及び断面図を示す。
【０１４８】
図７において、図１１と同じ部分は同じ符号を用いて示し、説明は省略する。なお図６中において、ＯＬＥＤ素子として画素電極のみを７０９で示し、ＯＬＥＤ層、カバー材等は図示しない。
【０１４９】
図７（Ａ）は、ＯＬＥＤ表示装置の上面図である。また図７（Ａ）中、Ａ〜Ａ‘の断面図が図７（Ｂ）、Ｂ〜Ｂ’の断面図が図７（Ｃ）、Ｃ〜Ｃ‘の断面図が図７（Ｄ）、Ｄ〜Ｄ‘の断面図が図７（Ｅ）である。
【０１５０】
図７（Ｂ）に示すように、画素基板７７７上に形成されたスイッチング用ＴＦＴ７０６のソース領域とドレイン領域の一方７７９ａは、ソース信号線７０４＿１に接続され、もう一方７７９ｃは、配線７１２を介して配線７１５及び配線７１６と接続されている。７８１は層間膜である。
【０１５１】
スイッチング用ＴＦＴ７０６は、チャネル部分７７９ｂに絶縁膜７８０を介して接する第１のゲート電極７０３＿１ａと、チャネル部分７７９ｂに絶縁膜７７８を介して接する第２のゲート電極７１０ａとを有する、デュアルゲート型のＴＦＴである。ここで、第１のゲート電極７０３＿１ａは、ゲート信号線７０３＿１の一部に相当する。また第２のゲート電極７１０ａは、電位Ｖcomが与えられる配線７１０の一部に相当する。
【０１５２】
引き回し用ゲート信号線７０１＿１は、電源線７０２＿１と重ねて形成されている。
【０１５３】
図７（Ｃ）に示すように、駆動用ＴＦＴ７０７のソース領域とドレイン領域の一方７８２ａは、配線７１７を介して画素電極７０９と接続され、もう一方７８２ｃは、電源線７０２＿２と接続されている。また、引き回し用ゲート信号線７０１＿２と電源線７０２＿２は重ねて形成されている。
【０１５４】
駆動用ＴＦＴ７０７は、チャネル部分７８２ｂに絶縁膜７８０を介して接する第１のゲート電極７１５ａと、チャネル部分７８２ｂに絶縁膜７７８を介して接する第２のゲート電極７１６ａとを有する、デュアルゲート型のＴＦＴである。ここで、第１のゲート電極７１５ａは、配線７１５の一部に相当する。また第２のゲート電極７１６ａは、配線７１６の一部に相当する。なお、配線７１５と配線７１６は接続されている（図７Ｄ）参照）。
【０１５５】
図７（Ｄ）に示すように、配線７１５及び配線７１６は接続される。配線７１５が、保持容量７０８の一方の電極に相当する。保持容量のもう一方の電極は、半導体層によって形成される７８３であり、７８３はコンタクトホール７８４によって電源線７０２＿２に接続されている。
【０１５６】
また、引き回し用ゲート信号線７０１＿２は、ゲート信号線７０３＿２とコンタクトホール７０５＿２を介して接続される。
【０１５７】
図７（Ｅ）に示すように、スイッチング用ＴＦＴ７０６の第２のゲート電極７１０ａに電位Ｖcomを与える配線７１０は、コンタクトホール７１１によって配線７１４に接続され、引き回し用ゲート信号線７０１＿２上を引き回される。
【０１５８】
上記構成の様に、各画素に配置されたＴＦＴがデュアルゲート型ＴＦＴの場合、ＴＦＴの有する、異なる層に形成されたゲート電極のうち、一方のゲート電極が形成された層にゲート信号線を形成し、もう一方のゲート電極が形成された層に引き回し用ゲート信号線を形成することができる。
【０１５９】
（実施例３）
本実施例では、実施の形態１の第２の構成として、図５（Ｃ）に示した構成のＯＬＥＤ表示装置の、実施例２とは異なる例を示す。
【０１６０】
図１２は、本実施例の画素の構成を示す回路図である。なお、図１２において、図１１と同じ部分は同じ符号を用いて示す。
【０１６１】
図１２において、１画素７２４には、ソース信号線７０４＿１と、ゲート信号線７０３＿１と、電源線７０２＿２と、スイッチング用ＴＦＴ７０６と、駆動用ＴＦＴ７０７と、消去用ＴＦＴ７２２と、容量素子（保持容量）７０８が配置されてる。
【０１６２】
７０３＿１〜７０３＿３は、ゲート信号線である。７０１＿１〜７０１＿３は、引き回し用ゲート信号線である。７２１＿１〜７２１＿３は、消去用ゲート信号線である。７２０＿１〜７２０＿３は、引き回し用消去用ゲート信号線である。７０４＿１〜７０４＿３は、ソース信号線である。７０２＿１〜７０２＿３は、電源線である。
【０１６３】
なお、本実施例において、スイッチング用ＴＦＴ７０６は、第１のゲート電極と、第２のゲート電極とを有するデュアルゲート型ＴＦＴであるとする。スイッチング用ＴＦＴ７０６の第１のゲート電極と第２のゲート電極のうちの一方は、電位Ｖcomが与えられており、もう一方は、ゲート信号線７０３＿１に接続されている。
【０１６４】
また、駆動用ＴＦＴ７０７も、第１のゲート電極と、第２のゲート電極とを有するデュアルゲート型ＴＦＴであるとする。駆動用ＴＦＴ７０７の第１のゲート電極と第２のゲート電極は接続されている。
【０１６５】
更に、消去用ＴＦＴ７２２も、第１のゲート電極と、第２のゲート電極とを有するデュアルゲート型ＴＦＴであるとする。消去用ＴＦＴ７２２の第１のゲート電極と第２のゲート電極のうちの一方は、電位Ｖcomが与えられており、もう一方は、消去用ゲート信号線７２１＿１に接続されている。
【０１６６】
スイッチング用ＴＦＴ７０６のソース領域またはドレイン領域は、一方はソース信号線７０４＿１と接続され、もう一方は、保持容量７０８の一方の電極及び駆動用ＴＦＴ７０７のゲート電極（第１のゲート電極及び第２のゲート電極）に接続されている。保持容量７０８のもう一方の電極は、電源線７０２＿２に接続されている。駆動用ＴＦＴ７０７のソース領域とドレイン領域は一方は、電源線７０２＿２に接続され、もう一方は、ＯＬＥＤ素子７０９の一方の電極（画素電極）に接続されている。
【０１６７】
消去用ＴＦＴ７２２のソース領域とドレイン領域の一方は、電源線７０２＿２に接続され、もう一方は、駆動用ＴＦＴ７０７のゲート電極（第１のゲート電極及び第２のゲート電極）に接続されている。
【０１６８】
ゲート信号線７０３＿１は、引き回し用ゲート信号線７０１＿１と、コンタクトホール７０５＿１を介して接続されている。同様に、ゲート信号線７０３＿２は、引き回し用ゲート信号線７０１＿２と、コンタクトホール７０５＿２を介して接続されている。ゲート信号線７０３＿３は、引き回し用ゲート信号線７０１＿３と、コンタクトホール７０５＿３を介して接続されている。
【０１６９】
消去用ゲート信号線７２１＿１は、引き回し用消去用ゲート信号線７２０＿１と、コンタクトホール７２３＿１を介して接続されている。同様に、消去用ゲート信号線７２１＿２は、引き回し用消去用ゲート信号線７２０＿２と、コンタクトホール７２３＿２を介して接続されている。消去用ゲート信号線７２１＿３は、引き回し用消去用ゲート信号線７２０＿３と、コンタクトホール７２３＿３を介して接続されている。
【０１７０】
図８に、図１２に示した構成のＯＬＥＤ表示装置の画素の上面図及び断面図を示す。
【０１７１】
図８において、図１２と同じ部分は同じ符号を用いて示し、説明は省略する。なお図８中において、ＯＬＥＤ素子として画素電極のみを７０９で示し、ＯＬＥＤ層、カバー材等は図示しない。
【０１７２】
図８（Ａ）は、ＯＬＥＤ表示装置の上面図である。また図８（Ａ）中、Ａ〜Ａ‘の断面図が図８（Ｂ）、Ｃ〜Ｃ‘の断面図が図８（Ｃ）、Ｅ〜Ｅ‘の断面図が図８（Ｄ）、Ｄ〜Ｄ‘の断面図が図８（Ｅ）である。なお、図８（Ａ）中、Ｂ〜Ｂ’の断面図は、図７（Ｃ）と同様である。
【０１７３】
図８（Ｂ）に示すように、画素基板７７７上に形成されたスイッチング用ＴＦＴ７０６のソース領域とドレイン領域の一方７７９ａは、ソース信号線７０４＿１に接続され、もう一方７７９ｃは、配線７１２を介して配線７１５及び配線７１６と接続されている。７８１は層間膜である。
【０１７４】
スイッチング用ＴＦＴ７０６は、チャネル部分７７９ｂに絶縁膜７８０を介して接する第１のゲート電極７０３＿１ａと、チャネル部分７７９ｂに絶縁膜７７８を介して接する第２のゲート電極７１０ａとを有する、デュアルゲート型のＴＦＴである。ここで、第１のゲート電極７０３＿１ａは、ゲート信号線７０３＿１の一部に相当する。また第２のゲート電極７１０ａは、電位Ｖcomが与えられる配線７１０の一部に相当する。
【０１７５】
引き回し用ゲート信号線７０１＿１は、電源線７０２＿１と重ねて形成されている。また、引き回し用消去用ゲート信号線７２０＿１は、ソース信号線７０４＿１と重ねて形成されている。
【０１７６】
図７（Ｃ）に示すように、配線７１５及び配線７１６は接続される。配線７１５が、保持容量７０８の一方の電極に相当する。保持容量のもう一方の電極は、半導体層によって形成される７８３であり、７８３はコンタクトホール７８４によって電源線７０２＿２に接続されている。
【０１７７】
また、引き回し用ゲート信号線７０１＿２は、ゲート信号線７０３＿２とコンタクトホール７０５＿２を介して接続される。
【０１７８】
図８（Ｄ）に示すように、消去用ＴＦＴ７２２のソース領域とドレイン領域の一方７９９ａは、配線７１５に接続され、もう一方７９９ｃは、電源線７０２＿２と接続されている。
【０１７９】
消去用ＴＦＴ７２２は、チャネル部分７９９ｂに絶縁膜７８０を介して接する第１のゲート電極７２１＿１ａと、チャネル部分７９９ｂに絶縁膜７７８を介して接する第２のゲート電極７１０ａとを有する、デュアルゲート型のＴＦＴである。ここで、第１のゲート電極７２１＿１ａは、消去用ゲート信号線７２１＿１の一部に相当する。また第２のゲート電極７１０ａは、電位Ｖcomが与えられる配線７１０の一部に相当する。
【０１８０】
引き回し用消去用ゲート信号線７２０＿１は、ソース信号線７０４＿１と重ねて形成されている。引き回し用消去用ゲート信号線７２０＿１は、コンタクトホール７２３＿１によって、消去用ゲート信号線７２１＿１と接続されている。
【０１８１】
図７（Ｅ）に示すように、スイッチング用ＴＦＴ７０６Ｔの第２のゲート電極及び消去用ＴＦＴ７２２の第２のゲート電極７１０ａに電位Ｖcomを与える配線７１０は、コンタクトホール７１１によって配線７１４に接続され、引き回し用ゲート信号線７０１＿２及び引き回し用消去用ゲート信号線７２０＿１上を引き回される。
【０１８２】
上記構成の様に、各画素に配置されたＴＦＴがデュアルゲート型ＴＦＴの場合、ＴＦＴの有する、異なる層に形成されたゲート電極のうち、一方のゲート電極が形成された層にゲート信号線及び消去用ゲート信号線を形成し、もう一方のゲート電極が形成された層に引き回し用ゲート信号線及び引き回し用消去用ゲート信号線を形成することができる。
【０１８３】
（実施例４）
本実施例では、実施の形態２において図４で示した構成の表示装置の具体例として、図３で示した例とは異なる例を示す。
【０１８４】
図１３に本実施例の表示装置の構成を示す。なお、実施の形態２において示した、図３と同じ部分は同じ符号を用いて示す。
【０１８５】
図１３（Ａ）は、表示装置の上面図である。画素基板３００上に、ゲート信号線駆動回路１３０１（１３０１Ａ及び１３０１Ｂ）、ソース信号線駆動回路３０２、画素領域３０３、ＦＰＣ基板３０４、シール材３０６が配置されている。
【０１８６】
ゲート信号線駆動回路１３０１Ａ及び１３０１Ｂの出力信号は、ソース信号線駆動回路３０２の周辺及び画素領域３０３の周辺を引き回され、画素領域３０３に入力される。
【０１８７】
各ゲート信号線駆動回路１３０１Ａ及び１３０１Ｂの出力信号を、画素領域３０３に入力するまでのゲート信号線の引き回しの具体例の１つを、図１３（Ｂ）〜図１３（Ｆ）を用いて詳細に説明する。
【０１８８】
なお、画素領域に配置されるゲート信号線の本数をｙ（ｙは、自然数）とする。ここでは説明の関係上、ｙは４の倍数とするが、本発明はこれに限定されない。
【０１８９】
まず、ゲート信号線駆動回路１３０１Ａは、２つのブロック１３０１Ａ＿１及び１３０１Ａ＿２に分けられるものとする。また、ゲート信号線駆動回路１３０１Ｂは、２つのブロック１３０１Ｂ＿１及び１３０１Ｂ＿２に分けられるものとする。
【０１９０】
ゲート信号線駆動回路１３０１Ａ＿１は、画素領域３０３に配置された1本目から（ｙ／２）本までのゲート信号線Ｇ１〜Ｇ（ｙ／２）のうち偶数番目のゲート信号線に信号を入力する回路であるとする。ゲート信号線駆動回路１３０１Ａ＿２は、画素領域３０３に配置された1本目から（ｙ／２）本までのゲート信号線Ｇ１〜Ｇ（ｙ／２）のうち奇数番目のゲート信号線に信号を入力する回路であるとする。ゲート信号線駆動回路１３０１Ａ＿１及び１３０１Ａ＿２によって出力される信号が入力されるゲート信号線Ｇ１〜Ｇ（ｙ／２）が配置される画素領域３０３を、３０３＿Ａで示す。
【０１９１】
同様に、ゲート信号線駆動回路１３０１Ｂ＿１は、画素領域３０３に配置された（ｙ／２）＋1本目からｙ本までのゲート信号線Ｇ（ｙ／２）＋1〜Ｇｙのうち偶数番目のゲート信号線に信号を入力する回路であるとする。ゲート信号線駆動回路１３０１Ｂ＿２は、画素領域３０３に配置された（ｙ／２）＋1本目からｙ本までのゲート信号線Ｇ（ｙ／２）＋1〜Ｇｙのうち奇数番目のゲート信号線に信号を入力する回路であるとする。ゲート信号線駆動回路１３０１Ｂ＿１及び１３０１Ｂ＿２によって出力される信号が入力されるゲート信号線Ｇ（ｙ／２）＋1〜Ｇｙが配置される画素領域３０３を、３０３＿Ｂで示す。
【０１９２】
始めに、ゲート信号線駆動回路１３０１Ａ＿１からの出力信号を、領域３０３＿Ａに入力するための配線について詳細に説明する。図１３（Ｂ）、図１３（Ｃ）はそれぞれ、図１３（Ａ）中、１３１１ａ、１３１２ａで示した領域の詳細な構造である。
【０１９３】
図１３（Ｂ）に示すように、ゲート信号線駆動回路１３０１Ａ＿１の一部１３０１Ａａより出力された信号は、ゲート信号線Ｇｉ−４、Ｇｉ−２、Ｇｉ、Ｇｉ＋２、Ｇｉ＋４に入力される。ゲート信号線Ｇｉ−４、Ｇｉ−２、Ｇｉ、Ｇｉ＋２、Ｇｉ＋４は、ゲート信号線駆動回路１３０１Ａａとソース信号線駆動回路３０２の一部３０２ａの間で向きを変えられる。こうして、ゲート信号線駆動回路１３０１Ａ＿１から出力された信号は、ソース信号線駆動回路３０２と、ゲート信号線駆動回路１３０１Ａ＿１の間に平行に形成されたゲート信号線Ｇ１〜Ｇ（ｙ／２）のうちの偶数番目のゲート信号線を介して、ソース信号線駆動回路３０２の左端まで引き回される。ゲート信号線は、ソース信号線駆動回路３０２の左端まで引き回されたら方向を変え、シール材３０６と重なった画素領域３０３の左側の領域を、領域３０３＿Ａの左側まで引き回され、領域３０３＿Ａに入力される。図１３（Ｃ）において、シール材３０６の一部３０６ａと領域３０３＿Ａの一部３０３ａを示す。
【０１９４】
次に、ゲート信号線駆動回路１３０１Ａ＿２からの出力信号を、領域３０３＿Ａに入力するための配線について詳細に説明する。図１３（Ｄ）、図１３（Ｅ）はそれぞれ、図１３（Ａ）中、１３１１ｂ、１３１２ｂで示した領域の詳細な構造である。
【０１９５】
図１３（Ｄ）に示すように、ゲート信号線駆動回路１３０１Ａ＿２の一部１３０１Ａｂより出力された信号は、ゲート信号線Ｇｉ−５、Ｇｉ−３、Ｇｉ−１、Ｇｉ＋１、Ｇｉ＋３に入力される。ゲート信号線Ｇｉ−５、Ｇｉ−３、Ｇｉ−１、Ｇｉ＋１、Ｇｉ＋３は、ゲート信号線駆動回路１３０１Ａｂとソース信号線駆動回路３０２の一部３０２ｂの間で向きを変えられる。こうして、ゲート信号線駆動回路１３０１Ａ＿２から出力された信号は、ソース信号線駆動回路３０２と、ゲート信号線駆動回路１３０１Ａ＿２の間に平行に形成されたゲート信号線Ｇ１〜Ｇ（ｙ／２）のうちの奇数番目のゲート信号線を介して、ソース信号線駆動回路３０２の右端まで引き回される。ゲート信号線は、ソース信号線駆動回路３０２の右端まで引き回されたら方向を変え、シール材３０６と重なった画素領域３０３の右側の領域を、領域３０３＿Ａの右側まで引き回され、領域３０３＿Ａに入力される。図１３（Ｅ）において、シール材３０６の一部３０６ｂと領域３０３＿Ａの一部３０３ｂを示す。
【０１９６】
図１３（Ｆ）に示す用に、上記構成によって、画素領域３０３＿Ａの一部１３１３ａｂにおいてソース信号線（図中Ｓと表記）と垂直に形成されたゲート信号線Ｇｉ−５〜Ｇｉ＋４に、信号が入力される。
【０１９７】
同様にゲート信号線駆動回路１３０１Ｂ＿１及び１３０１Ｂ＿２からもゲート信号線が引き回され、画素領域３０３＿Ｂのゲート信号線と接続される。
【０１９８】
こうして、画素領域３０３のゲート信号線Ｇ１〜Ｇｙに、ゲート信号線駆動回路１３０１Ａ及び１３０１Ｂの信号が入力される。
【０１９９】
また、ＦＰＣ基板から、各駆動回路（ソース信号線駆動回路３０２及びゲート信号線駆動回路１３０１）に信号を入力する信号線や電源線は、画素領域３０３周りを引き回されるゲート信号線とは異なる層に形成する。
【０２００】
本実施例は、液晶表示装置、ＯＬＥＤ表示装置等、画素列を選択する駆動回路（ソース信号線駆動回路）及び画素行を選択する駆動回路（ゲート信号線駆動回路）によって駆動される画素を有する、あらゆる構成の表示装置に自由に適用することが可能である。
【０２０１】
また、本実施例の表示装置の画素には、画素列を選択する信号線（ソース信号線）及び画素行を選択する信号線（ゲート信号線）が配線される、公知の構成の画素を自由に用いることができる。また、各駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）は、公知の構成の駆動回路を自由に用いることができる。
【０２０２】
例えば、ゲート信号線駆動回路は、シフトレジスタ等を用て構成され順に信号を出力するタイプのものでも良いし、デコーダ等によって構成され任意の順に信号を出力可能なタイプのものでもよい。
【０２０３】
（実施例５）
本実施例では、本発明の表示装置をＯＬＥＤ表示装置に応用した例を示す。
【０２０４】
図１６に本発明のＯＬＥＤ表示装置の画素の構成を示す断面図を示す。なお、本実施例では、ＯＬＥＤ表示装置の画素を構成する素子として、ＯＬＥＤ素子及びＯＬＥＤ素子にドレイン電流を流す駆動用ＴＦＴのみを示す。
【０２０５】
ここで本明細書中では、ＯＬＥＤ素子は、電界が生じるとエレクトロルミネッセンス効果によって発光するＯＬＥＤ層を、陽極及び陰極で挟んだ構造を有する素子を示すものとする。
【０２０６】
なお、本明細書中において、ＯＬＥＤ素子とは、一重項励起子から基底状態に遷移する際の発光（蛍光）を利用するものと、三重項励起子から基底状態に遷移する際の発光（燐光）を利用するものの両方を示すものとする。
【０２０７】
ＯＬＥＤ層としては、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が挙げられる。ＯＬＥＤ素子は、基本的に、陽極／発光層／陰極の順に積み重ねた構造で示されるが、この他に、陽極／正孔注入層／発光層／電子注入層／陰極のの順に積み重ねた構造や、陽極／正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層／陰極の順に積み重ねた構造などがある。
【０２０８】
図１６（Ａ）において、画素基板１６００上に、駆動用ＴＦＴ１６０１が形成されている。駆動用ＴＦＴ１６０１は、第１のゲート電極１６０３ａと、第２のゲート電極１６０３ｂと、第１電極と第２のゲート電極に間に、絶縁膜１６０２及び絶縁膜１６０５を介して挟まれた、チャネル形成領域１６０４とを有する、デュアルゲート型ＴＦＴである。駆動用ＴＦＴ１６０１のソース領域とドレイン領域は、一方は１６０４ａ、もう一方は１６０４ｃである。駆動用ＴＦＴ１６０１が形成された後、層間膜１６０６が形成される。
【０２０９】
なお、駆動用ＴＦＴ１６０１としては、図に示した構成に限定されず、公知の構成のＴＦＴを自由に用いることができる。
【０２１０】
次に、ＩＴＯ等を代表とする透明導電膜を成膜し、所望の形状にパターニングして、画素電極１６０８を形成する。ここで、画素電極１６０８は、陽極である。層間膜１６０６に、駆動用ＴＦＴのソース領域及びドレイン領域、１６０４ａ、１６０４ｃに達するコンタクトホールを形成し、Ｔｉ、Ｔｉを含むＡｌおよびＴｉでなる積層膜を成膜し、所望の形状にパターニングして、配線１６０７及び配線１６０９を形成する。配線１６０９を、画素電極１６０８と接触させることによって、導通をとっている。
【０２１１】
続いて、アクリル等の有機樹脂材料等でなる絶縁膜を形成し、ＯＬＥＤ素子１６１４の画素電極１６０８に対応する位置に開口部を形成して絶縁膜１６１０を形成する。ここで、開口部の側壁の段差に起因するＯＬＥＤ層の劣化、段切れ等の問題を回避するため、開口部は、十分になだらかなテーパー形状の側壁を有するように形成する。
【０２１２】
次に、ＯＬＥＤ層１６１１を形成した後、ＯＬＥＤ素子１６１４の対向電極（陰極）１６１２を、２[nm]以下の厚さのセシウム(Ｃｓ)膜及び１０[nm]以下の厚さの銀(Ａｇ)膜を順に成膜した積層膜によって形成する。ＯＬＥＤ素子１６１４の対向電極１６１２の膜厚を極めて薄くすることにより、ＯＬＥＤ層１６１１で発生した光は対向電極１６１２を透過して、画素基板１６００とは逆の方向に出射される。次いで、ＯＬＥＤ素子１６１４の保護を目的として、保護膜１６１３を成膜する。
【０２１３】
このように、画素基板１６００とは逆の方向に光を放射する表示装置の場合、ＯＬＥＤ素子１６１４に対して、画素基板１６００側に形成された、駆動用ＴＦＴ１６０１をはじめとする素子を介して、ＯＬＥＤ素子１６１４の発光を視認する必要が無いため、開口率を大きくすることが可能である。
【０２１４】
なお、画素電極１６０８の材料として、ＴｉＮ等を用い、画素電極を陰極とし、対向電極１６１２をＩＴＯ等を代表とする透明導電膜を用いて形成し、陽極とする。こうして、陽極側から画素基板１６００とは逆の方向に、ＯＬＥＤ層１６１１が発光した光を放射する構成としてもよい。
【０２１５】
図１６（Ｂ）は、図１６（Ａ）と異なる構成のＯＬＥＤ素子を有する画素の構成を示す断面図である。
【０２１６】
図１６（Ｂ）において、図１６（Ａ）と同じ部分は同じ符号を用いて説明する。
【０２１７】
図１６（Ｂ）において、駆動用ＴＦＴ１６０１を形成し、層間膜１６０６を形成するまでは、図１６（Ａ）で示した構成と同様に作成することができる。
【０２１８】
次に、層間膜１６０６に、駆動用ＴＦＴのソース領域及びドレイン領域、１６０４ａ、１６０４ｃに達するコンタクトホールを形成する。その後、Ｔｉ、Ｔｉを含むＡｌおよびＴｉでなる積層膜を成膜し、続いて、ＩＴＯ等を代表とする透明導電膜を成膜する。Ｔｉ、Ｔｉを含むＡｌおよびＴｉでなる積層膜と、ＴＯ等を代表とする透明導電膜とを、所望の形状にパターニングして、１６１７及び１６１８ｂによって構成される配線１６２１と、配線１６１９と、画素電極１６２０を形成する。画素電極１６２０がＯＬＥＤ素子１６２４の陽極に相当する。
【０２１９】
続いて、アクリル等の有機樹脂材料等でなる絶縁膜を形成し、ＯＬＥＤ素子１６２４の画素電極１６２０に対応する位置に開口部を形成して絶縁膜１６１０を形成する。ここで、開口部の側壁の段差に起因するＯＬＥＤ層の劣化、段切れ等の問題を回避するため、開口部は、十分になだらかなテーパー形状の側壁を有するように形成する。
【０２２０】
次に、ＯＬＥＤ層１６１１を形成した後、ＯＬＥＤ素子１６２４の対向電極（陰極）１６１２を、２[nm]以下の厚さのセシウム(Ｃｓ)膜及び１０[nm]以下の厚さの銀(Ａｇ)膜を順に成膜した積層膜によって形成する。ＯＬＥＤ素子１６２４の対向電極１６１２の膜厚を極めて薄くすることにより、ＯＬＥＤ層１６１１で発生した光は対向電極１６１２を透過して、画素基板１６００とは逆の方向に出射される。次いで、ＯＬＥＤ素子１６２４の保護を目的として、保護膜１６１３を成膜する。
【０２２１】
このように、画素基板１６００とは逆の方向に光を放射する表示装置の場合、ＯＬＥＤ素子１６２４に対して、画素基板１６００側に形成された、駆動用ＴＦＴ１６０１をはじめとする素子を介して、ＯＬＥＤ素子１６２４の発光を視認する必要が無いため、開口率を大きくすることが可能である。
【０２２２】
なお、画素電極１６２０及び配線１６２１の材料として、ＴｉＮ等を用い、画素電極を陰極とし、対向電極１６１２をＩＴＯ等を代表とする透明導電膜を用いて形成し、陽極とする。こうして、陽極側から、画素基板１６００とは逆の方向に、ＯＬＥＤ層１６１１が発光した光を放射する構成としてもよい。
【０２２３】
図１６（Ｂ）で示した構成の画素は、図１６（Ａ）で示した構成の画素と比較して、駆動用ＴＦＴのソース領域またはドレイン領域と接続される配線１６１９と、画素電極１６２０を、共通のフォトマスクを用いてパターニン形成することができるため、作成工程において必要となるフォトマスクの削減及び工程の簡略化が可能となる。
【０２２４】
本実施例は、実施例１〜実施例４と自由に組み合わせて実施することが可能である。
【０２２５】
（実施例６）
本実施例では、本発明の表示装置は、電子機器に用いることができる。
【０２２６】
本発明の表示装置を用いた電子機器の一例を図１４に示す。
【０２２７】
図１４（Ａ）は、携帯情報端末である。携帯情報端末は、本体１４００、表示部１４０１、電源スイッチ１４０２、操作キー１４０３、外部接続ポート１４０４、音声出力部１４０５、音声入力部１４０６、カメラ部１４０７等によって構成される。本発明の表示装置は、表示部１４０１に用いることができる。これによって、図中１４（Ａ）で示す、表示部１４０１の有する表示画面周りの額縁の幅Ｗ１を小さくすることができるので、携帯情報装置の本体の幅Ｗ２を小さくすることができる。
【０２２８】
こうして、持ち運びに便利な携帯情報装置が提供される。
【０２２９】
図１４（Ｂ）は、携帯電話である。携帯電話は、本体１４１０、表示部１４１１、電源スイッチ１４１２、操作キー１４１３、外部入力ポート１４１４、音声出力部１４１５、音声入力部１４１６、アンテナ１４１７等によって構成される。本発明の表示装置は、表示部１４１１に用いることができる。これによって、図中１４（Ｂ）で示す、表示部の有する表示画面の額縁の幅Ｗ３を小さくすることができるので、携帯電話の本体の幅Ｗ４を小さくすることができる。
【０２３０】
こうして、持ち運びに便利な携帯電話が提供される。
【０２３１】
本発明の表示装置は、上記に限定されず、様々な電子機器に用いることができる。
【０２３２】
本実施例は、実施例１〜実施例４と自由に組み合わせて実施することが可能である。
【０２３３】
【発明の効果】
本発明は上記構成のように、複数の画素が形成された絶縁表面と同一の表面上に、それら複数の画素に入力する信号を制御する駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）が形成された表示装置において、ゲート信号線駆動回路をソース信号線駆動回路と平行に配置する。こうして、表示装置の横方向の額縁の面積を小さくすることができる。
【図面の簡単な説明】
【図１】 本発明の表示装置の構成を示す図。
【図２】 本発明の表示装置の画素の配線構造を示す図。
【図３】 本発明の表示装置の構成を示す図。
【図４】 本発明の表示装置の構成を示す模式図。
【図５】 本発明の表示装置の画素の配線構造を示す図。
【図６】 本発明の液晶表示装置の画素の構成を示す図。
【図７】 本発明のＯＬＥＤ表示装置の画素の構成を示す図。
【図８】 本発明のＯＬＥＤ表示装置の画素の構成を示す図。
【図９】 従来の表示装置の構成を示す図。
【図１０】 本発明の液晶表示装置の画素の構成を示す回路図。
【図１１】 本発明のＯＬＥＤ表示装置の画素の構成を示す回路図。
【図１２】 本発明のＯＬＥＤ表示装置の画素の構成を示す回路図。
【図１３】 本発明の表示装置の構成を示す図。
【図１４】 本発明の表示装置を用いた電子機器を示す図。
【図１５】 本発明の表示装置のシール材とゲート信号線の引き回し部分の構成を示す図。
【図１６】 本発明のＯＬＥＤ表示装置の画素の構成を示す断面図。
【発明の属する技術分野】
本発明は、絶縁表面上に複数の画素を設け、各画素の輝度を変化させ表示を行う表示装置に関する。特に、各画素の輝度を制御する駆動回路を、画素が形成された絶縁表面上と同一表面上に、設けた構成の表示装置に関する。また、前記表示装置を用いた電子機器に関する。
【０００２】
【従来の技術】
表示装置は、様々な電子機器に組み込まれ用いられている。特に、携帯型情報機器に用いられる表示装置では、携帯情報機器を小型化、低消費電力化するために、表示装置の小型化、低消費電力化が求められている。
【０００３】
小型・低消費電力の表示装置として、液晶表示装置や、ＯＬＥＤ（Organic Light Emitting Diode）素子を用いたＯＬＥＤ表示装置などのフラットパネルディスプレイが注目されている。
【０００４】
なお本明細書において、ＯＬＥＤ素子とは、一重項励起子からの発光（蛍光）と、三重項励起子からの発光（燐光）の両方を含むものとする。
【０００５】
これらのフラットパネルディスプレイは、絶縁表面を有する基板上に形成された複数のマトリクス状の画素を有する。駆動回路によって、１画素に選択的に映像信号を入力して、画素の輝度を変化させることによって、画像を表現する。
【０００６】
駆動回路と画素の接続の取り方としては、様々な手法がある。
【０００７】
画素の輝度を制御する駆動回路を、単結晶ＩＣ基板等の別基板上に形成し、画素が形成された絶縁表面を有する基板上に貼り付けて画素との接続を取る手法がある。この場合、単結晶ＩＣ基板と、画素が形成された絶縁表面を有する基板の張り合わせの際に必要となる面積が大きい。また、駆動回路と画素との間の配線抵抗が大きい。そのため、小型・低消費電力の表示装置を提供するのが困難である。
【０００８】
一方、画素が形成された絶縁表面上と同一の表面上に駆動回路を一体形成し、画素と駆動回路の接続を取る手法がある。画素が形成された絶縁表面と同一の表面上に、薄膜トランジスタ（TFT：Thin Film Transister）によって、駆動回路を形成する。これによって、小型化・低消費電力化可能な表示装置が提供される。
【０００９】
図９に、複数の画素がマトリクス状に形成された画素領域と、画素領域の周りに形成された駆動回路とを有する表示装置の上面図を示す。
【００１０】
絶縁表面を有する基板上９００に、ソース信号線駆動回路９０２と、ゲート信号線駆動回路９０１（９０１A及び９０１B）と、画素領域９０３が配置されている。各駆動回路（ソース信号線駆動回路９０２及びゲート信号線駆動回路９０１）に入力される信号は、ＦＰＣ基板９０４より入力される。
【００１１】
表示装置を上面から見た場合に、画素領域９０３以外の領域を額縁と呼ぶことにする。つまり、表示装置において額縁とは、画像の表示を行わない部分に相当する。
【００１２】
液晶表示装置では、各画素の輝度は、液晶素子の配向を制御することによって透過率を制御し、表現される。液晶素子は、２つの電極間に液晶材料が配置された構造を有する。駆動回路等が形成された基板（以下、画素基板と表記する）上に液晶素子の一方の電極（以下、画素電極と表記する）を形成し、別基板（以下、対向基板と表記する）上に、液晶素子のもう一方の電極（対向電極）を形成する。画素基板及び対向基板を、画素電極と対向電極が向かい合うように貼り付ける。
【００１３】
画素基板上において、画素領域及び各駆動回路を囲むようにシール材を配置し、対向基版を貼り付ける。画素基板、対向基板及びシール材によって囲まれた領域に液晶材料が封入される。図９に示す表示装置が液晶表示装置であるとすると、画素基板９００と対向基板を貼り付ける際に用いるシール材がを、９０６である。なお、図９において対向基板、液晶材料は、図示していない。
【００１４】
ＯＬＥＤ表示装置では、各画素の輝度は、ＯＬＥＤ素子の発光を制御することによって表現される。ＯＬＥＤ素子は、駆動回路等を構成するＴＦＴが形成された後、画素基板上に形成される。ここで、ＯＬＥＤ素子は、外気に触れると酸素や水分等によって著しく劣化する性質がある。そのため、ＯＬＥＤ表示装置は、ＯＬＥＤ素子を形成した後、カバー材を設けてＯＬＥＤ素子を外気から遮断する構造が用いられる。カバー材は、画素基板上にシール材を用いて貼り付けられる。
【００１５】
画素基板上において、画素領域及び各駆動回路を囲むようにシール材を配置し、カバー材を貼り付ける。画素基板、カバー材及びシール材によって囲まれた領域にOLED素子が密閉される。図９に示す表示装置がＯＬＥＤ表示装置であるとすると、シール材は、９０６である。なお、図９においてカバー材は、図示していない。
【００１６】
液晶表示装置やＯＬＥＤ表示装置などの表示装置に共通して、画素領域９０３には、並列に配置されたｘ本（ｘは、自然数）のソース信号線Ｓ１〜Ｓｘと、ソース信号線Ｓ１〜Ｓｘに垂直な方向に、並列に配置されたｙ（ｙは、自然数）のゲート信号線Ｇ１〜Ｇｙが形成される。これらのソース信号線Ｓ１〜Ｓｘと、ゲート信号線Ｇ１〜Ｇｙに入力された信号によって、画素が選択され、選択された画素の輝度が制御される。
【００１７】
複数のソース信号線Ｓ１〜Ｓｘに信号を入力するソース信号線駆動回路９０２と、複数のゲート信号線Ｇ１〜Ｇｙに信号を入力するゲート信号線駆動回路９０１（９０１Ａ及び９０１Ｂ）が、画素領域９０３の周りに形成されている。
【００１８】
シフトレジスタ等を用いたソース信号線駆動回路９０２では、図中矢印で示した走査方向に従って、順に信号を出力し、出力された信号は、複数のソース信号線Ｓ１〜Ｓｘに入力される。通常、複数の平行に配置されたソース信号線Ｓ１〜Ｓｘに対して、走査方向が垂直になるようにソース信号線駆動回路９０２が配置されている。同様に、シフトレジスタ等を用いたゲート信号線駆動回路９０１では、図中矢印で示した走査方向に従って、順に信号を出力し、出力された信号は、複数のゲート信号線Ｇ１〜Ｇｙに入力される。通常、複数の平行に配置されたゲート信号線Ｇ１〜Ｇｙに対して、走査方向が垂直になるようにゲート信号線駆動回路９０１が配置されている。
【００１９】
図９では、ゲート信号線駆動回路９０１（９０１Ａ及び９０１Ｂ）は、画素領域の両側に形成されているが、片側配置でもかまわない。
【００２０】
上記のように配置したゲート信号線駆動回路９０１の走査方向を、行方向と呼び、ソース信号線駆動回路９０２の走査方向を、列方向と呼ぶことにする。
【００２１】
図９では、四角形で示した画素領域９０３の１辺に平行にソース信号線駆動回路９０２が形成される。そして、ソース信号線駆動回路９０２が平行に形成された辺とは異なり、また対向しない２辺に、それぞれ平行にゲート信号線駆動回路９０１Ａ及び９０１Ｂが形成されている。
【００２２】
本明細書中において、画素基板９００上の画素領域９０３の４辺の周辺で、ＦＰＣ基板９０４が接続された辺の側を上部、その向かい合う辺の側を下部と言うことにする。
【００２３】
一方、画素基板９００上の画素領域９０３の４辺の周辺で、ＦＰＣ基板９０４が接続された辺と隣り合う辺の側と、その対向する辺の側とを、それぞれ画素領域の左部、右部と呼ぶ事にする。
【００２４】
通常、ソース信号線駆動回路は、ＦＰＣ基板が貼り付けられた部分から一番近い距離に配置される。そのため一般に、画素領域９０３の上部にはソース信号線駆動回路９０２が配置されている。一方、画素基板９００上の画素領域９０３の左右には、ゲート信号線駆動回路９０１が配置されている。
【００２５】
なお、ソース信号線駆動回路は、画素基板９００上の画素領域９０３の４辺の周辺で、ＦＰＣ基板９０４が接続された側と対向する側に配置されていても良い。このとき画素領域の下部にソース信号線駆動回路が配置される構成となる。
【００２６】
なお、画素領域９０３の上下左右は、表示装置の上下左右にそれぞれ対応するものと考える。
【００２７】
【発明が解決しようとする課題】
携帯電話等の携帯情報機器の場合、画像表示を行う画面をできるだけ大きくすること、及び、本体の幅を小さくして持ちやすくすることが、ユーザーから求められている。
【００２８】
表示画面をできるだけ大きくし、且つ、本体の幅をできるだけ小さくするために、本体に組み込まれる表示装置の額縁の面積を小さくすることが要求される。
【００２９】
ここで、図９に示した構造の表示装置では、ゲート信号線駆動回路９０１Ａ及び９０１Ｂが、画素領域９０３の左右に配置されている。
【００３０】
また、画素基板９００上の、ゲート信号線駆動回路９０１Ａ及び９０１Ｂの外側には、更にシール材９０６が形成される。そのため、表示装置の左右の額縁の面積を小さくすることができない問題がある。
【００３１】
なお、画素領域の上下方向は、ＦＰＣ基板が接続されているため、額縁の面積を小さくするには限界がある。
【００３２】
そこで、複数の画素が形成された絶縁表面と同一の表面上に、それら複数の画素に入力する信号を制御する駆動回路が形成された表示装置において、表示装置の横の額縁の面積を小さくすることを課題とする。
【００３３】
【課題を解決するための手段】
複数の画素が形成された絶縁表面と同一の表面上に、それら複数の画素に入力する信号を制御する駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）が形成された表示装置において、ゲート信号線駆動回路を、ソース信号線駆動回路と平行に設ける。つまり、ゲート信号線駆動回路を、画素領域の上や下に配置する。
【００３４】
こうして、画素領域の四方のうち、少なくとも対向する２方は、駆動回路が配置されない構成とする。
【００３５】
ここで、ゲート信号線駆動回路とソース信号線駆動回路を平行にするとは、ゲート信号線駆動回路の走査方向が、ソース信号線駆動回路の走査方向と平行になることを示す。
【００３６】
なお本明細書中では、駆動回路の走査方向とは、駆動回路において、駆動回路からの信号を入力する複数の信号線のそれぞれに対応する回路が、並んだ方向を示すものとする。
【００３７】
一般に、ソース信号線駆動回路から出力される信号は、短い距離で、画素領域に入力されるのが望ましい。そのため、ソース信号線駆動回路とゲート信号線駆動回路を画素領域の同じ側に形成した場合、ソース信号線駆動回路は、ゲート信号線駆動回路より画素領域に近い側に配置される。
【００３８】
なお、ゲート信号線駆動回路を、ソース信号線駆動回路より画素領域に近い側に配置する構成とすることも可能である。
【００３９】
また、ソース信号線駆動回路を画素領域の上部または下部にのみ配置し、ゲート信号線駆動回路を、画素領域のソース信号線駆動回路が形成された側の辺と対向する辺の側にのみ配置する構成でもよい。
【００４０】
前述のように、ソース信号線駆動回路及びゲート信号線駆動回路を配置した場合、画素領域のゲート信号線を順に走査するために以下の構成を用いる。
【００４１】
第１の構成としては、ゲート信号線駆動回路は、画素領域のゲート信号線に対して垂直な、引き回し用ゲート信号線に信号を出力する。
【００４２】
ここで、ゲート信号線駆動回路とソース信号線駆動回路を画素領域の同じ側で、且つ、ソース信号線駆動回路は、ゲート信号線駆動回路より画素領域に近い側に配置する構成の場合は、引き回し用ゲート信号線は、ゲート信号線駆動回路と画素領域の間に設けられたソース信号線駆動回路を貫通して、画素領域を引き回される。
【００４３】
引き回し用ゲート信号線は、画素領域において対応するゲート信号線に接続される。こうしてゲート信号線駆動回路は、画素領域のゲート信号線に信号を順次入力する。
【００４４】
画素領域において、ゲート信号線と接続される引き回し用ゲート信号線は、ゲート信号線と同じ層に形成されていても良いし、異なる層に形成されていてもよい。
【００４５】
また、引き回し用ゲート信号線は、画素領域において、ソース信号線等と平行に形成される。引き回し用ゲート信号線を、これらの平行な配線と重ねて形成することによって、開口率を大きくすることが可能である。
【００４６】
第２の構成としては、ゲート信号線駆動回路の出力を引き回して、画素領域の横方向から入力する。
【００４７】
このとき、ゲート信号線の上部にシール材を配置することができる。これによって、配線が占める面積による表示装置の横方向の額縁の面積も抑制することができる。
【００４８】
上記構成により、ゲート信号線駆動回路の分、従来ゲート信号線駆動回路が形成されていた表示装置の横方向の幅を小さくすることができ、横方向の額縁の面積が小さな表示装置を提供することができる。
【００４９】
【発明の実施の形態】
（実施の形態１）
複数の画素が形成された絶縁表面と同一の表面上に、それら複数の画素に入力する信号を制御する駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）が形成された表示装置において、ゲート信号線駆動回路を、画素領域の４辺の周辺のソース信号線駆動回路と同じ辺の側に配置する。このとき、ソース信号線駆動回路は、ゲート信号線駆動回路より画素領域に近い側に配置し、ゲート信号線駆動回路からの信号を、ソース信号線駆動回路を介して画素領域に入力する。
【００５０】
画素領域の左右には、各駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）を配置しない。
【００５１】
図１に、本発明の表示装置の実施の形態１の構成を示す。
【００５２】
図１（A）は、表示装置の構成を示す上面図である。表示装置は、画素基板１００上に、画素領域１０３と、ソース信号線駆動回路１０２と、ゲート信号線駆動回路１０１と、FPC基板１０４と、シール材１０６とが配置されている。
【００５３】
ソース信号線駆動回路１０２は、画素領域１０３の上部に形成され、ゲート信号線駆動回路１０１は、ソース信号線駆動回路１０２と平行に、画素領域１０３の上部に形成されている。
【００５４】
図１（A）中、領域１１０で示した部分の詳細な構成を図１（B）に、領域１１１で示した部分の詳細な構成を図１（C）に示す。
【００５５】
図１（B）に示す、１０１ａはゲート信号線駆動回路１０１の一部である。また、１０２ａはソース信号線駆動回路１０２の一部である。ここで、画素領域には、ｘ（ｘは自然数）本のソース信号線と、ｙ（ｙは自然数）本のゲート信号線が配置されているとする。
【００５６】
領域１１０において、ゲート信号線駆動回路１０１ａから出力された信号は、引き回し用ゲート信号線GDｉ−２〜GDｉ＋２（ｉは、３以上の自然数）に出力される。引き回し用ゲート信号線GDｉ−２〜GDｉ＋２は、ソース信号線駆動回路１０２ａを貫通して、画素領域１０３へ引き回される。また、ソース信号線駆動回路１０２ａは、ソース信号線Sｊ−２〜Sj＋２（ｊは、３以上の自然数）に信号を出力する。引き回し用ゲート信号線GDｉ−２〜GDｉ＋２とソース信号線Sｊ−２〜Sj＋２は、平行である。
【００５７】
なお本明細書において、ソース信号線の、ソース信号線駆動回路から画素領域に引き回される部分を、引き回し用のソース信号線とし、画素領域内のソース信号線と区別して呼ぶこともできるが、説明のため、画素領域のソース信号線と画素領域のソース信号線のどちらも、ソース信号線と呼ぶことにする。
【００５８】
図１（C）示す領域１１１において、画素領域１０３に引き回された、引き回し用ゲート信号線GDｉ−２〜GDｉ＋２は、ゲート信号線Gｉ−２〜Gｉ＋２とそれぞれ接続される。
【００５９】
なお、図１（C）において、ソース信号線等は図示していない。
【００６０】
領域１１０と同様に、ゲート信号線駆動回路１０１全体から、全ての引き回し用ゲート信号線GD１〜GDｚ（ｚは、自然数）に信号が入力され、画素領域に信号を入力する。また、ソース信号線駆動回路１０２全体から、ソース信号線S１〜Sｘに信号が入力され、画素領域１０３に信号を入力する。画素領域１０３において、領域１１１と同様に、全てのゲート信号線G１〜Gyそれぞれは、対応する引き回し用ゲート信号線GD１〜GDｚそれぞれと接続される。
【００６１】
ここでは、引き回し用ゲート信号線の本数ｚを、ゲート信号線の本数ｙと同じに設定する場合を想定する。
【００６２】
このとき、一般にソース信号線の数ｘは、ゲート信号線の数ｙと異なる。仮に、ソース信号線の数ｘが、ゲート信号線の数ｙより大きな場合、ソース信号線と引き回し用ゲート信号線が交互に画素領域へ引き回されている部分と、ソース信号線のみが画素領域へ引き回されている部分が生じる状態となる。または、引き回し用ゲート信号線の配線間隔が、ソース信号線の配線間隔より広くなる状態となる。
【００６３】
上記状態は、透過型の表示装置で画素の開口率が問題となる場合等に、画素の輝度のばらつきの原因となる可能性がある。そこで、引き回し用ゲート信号線の数ｚを、ソース信号線の数ｘと同じに設定し、引き回し用ゲート信号線のｘ−ｙ本分を、実際にはゲート信号線に信号を入力しない、ダミー配線として扱う構成としてもよい。
【００６４】
実施の形態１の第１の構成として、引き出し用ゲート信号線を、ゲート信号線と同じ層に形成する場合を例に説明する。
【００６５】
図２に、画素領域の一部の構成を示す上面図を示す。
【００６６】
図２（A）において、引き回し用ゲート信号線ＧＤｉ−１〜ＧＤｉ＋１と、ゲート信号線Ｇｉ−１〜Ｇｉ＋１は、同じ層に形成されている。ゲート信号線Ｇｉと、引き回し用ゲート信号線ＧＤｉの接続されるとする。一方、接続されないゲート信号線Ｇｉと、引き回し用ゲート信号線ＧＤｊ（ｊは、ｉとは異なるｙ以下の自然数）とは、ゲート信号線Ｇｉとは別の層に形成された配線を介して交わる。
【００６７】
こうして画素領域全体において、引き回し用ゲート信号線ＧＤ１〜ＧＤｙは、ゲート信号線Ｇ１〜Ｇｙとそれぞれ接続される。
【００６８】
図２（B）に、図２（A）中領域２００で示した部分の拡大図を示す。
【００６９】
引き回し用ゲート信号線GDｉは、ゲート信号線Gｉ、Gｉ−１等とは異なる層に形成された配線２０１を介して、ゲート信号線Gｉ−１と交わる。つまり、ゲート信号線Gｉ−１と交わる前に、ゲート信号線Gｉ−１と同じ層に形成された引き回し用ゲート信号線GDｉはコンタクトホール２０２ａによって、配線２０１と接続される。また、ゲート信号線Gｉ−１と交わった後、配線２０１は、コンタクトホール２０２ｂによって、再びゲート信号線Gｉ−１と同じ層に形成された引き回し用ゲート信号線GDｉに接続される。こうして、引き回し用ゲート信号線GDｉとゲート信号線Gｉは接続される。
【００７０】
図２に示した構成は、反射型液晶表示装置や上方放射のＯＬＥＤ表示装置等、画素基板を介さずに放出された光を視認するタイプの表示装置に有効である。
【００７１】
次に、実施の形態１の第２の構成として、引き出し用ゲート信号線を、ゲート信号線と異なる層に形成する場合を例を図５を用いて説明する。
【００７２】
図５（Ａ）〜図５（Ｃ）に、画素領域の一部の構成を示す上面図を示す。
【００７３】
図５（Ａ）に示す様に、引き出し用ゲート信号線ＧＤｉ、ＧＤｉ＋１をゲート信号線Ｇｉ、Ｇｉ＋１と異なる層に形成する。なお、図５（Ａ）において、ゲート信号線及び引き回し用ゲート信号線以外の配線は図示していない。
【００７４】
引き回し用ゲート信号線ＧＤｉとゲート信号線Ｇｉは、コンタクトホール５０１ｉによって接続される。同様に、引き回し用ゲート信号線ＧＤｉ＋１とゲート信号線Ｇｉ＋１は、コンタクトホール５０１ｉ＋１によって接続される。
【００７５】
図５（Ｂ）では、ソース信号線Ｓｊ、Ｓｊ＋１が、引き回し用ゲート信号線ＧＤｉ、ＧＤｉ＋１と重ねて配置した例を示す。このとき、ソース信号線Ｓｊ及びＳｊ＋１と、ゲート信号線Ｇｉ及びＧｉ＋１と、引き回し用ゲート信号線ＧＤｉ及びＧＤｉ＋１とをそれぞれ異なる層に形成される。1画素を、５００で示す。
【００７６】
引き回し用ゲート信号線ＧＤｉとゲート信号線Ｇｉは、コンタクトホール５０２ｉによって接続される。同様に、引き回し用ゲート信号線ＧＤｉ＋１とゲート信号線Ｇｉ＋１は、コンタクトホール５０２ｉ＋１によって接続される。
【００７７】
図５（Ｂ）のような、ソース信号線と引き回し用ゲート信号線を重ねて配置する構成では、画素の開口率を上げることができる。図５（Ｂ）に示した構成は、透過型液晶表示装置や下方放射のＯＬＥＤ表示装置等、画素基板を介して放出された光を視認するタイプの表示装置に有効である。
【００７８】
図５（Ｃ）では、電源線Ｖｉ、Ｖｉ＋１が、引き回し用ゲート信号線ＧＤｉ、ＧＤｉ＋１と重ねて配置した例を示す。このとき、電源線Ｖｉ及びＶｉ＋１と、ゲート信号線Ｇｉ及びＧｉ＋１と、引き回し用ゲート信号線ＧＤｉ及びＧＤｉ＋１とをそれぞれ異なる層に形成される。なお、電源線Ｖｉ、Ｖｉ＋１と、ソース信号線Ｓｊ、Ｓｊ＋１は同じ層に形成されていても良いし、異なる層に形成されていてもよい。1画素を、５００で示す。
【００７９】
引き回し用ゲート信号線ＧＤｉとゲート信号線Ｇｉは、コンタクトホール５０３ｉによって接続される。同様に、引き回し用ゲート信号線ＧＤｉ＋１とゲート信号線Ｇｉ＋１は、コンタクトホール５０３ｉ＋１によって接続される。
【００８０】
図５（Ｃ）のような、電源線と引き回し用ゲート信号線を重ねて配置する構成では、画素の開口率を上げることができる。図５（Ｃ）に示した構成は、透過型液晶表示装置や下方放射のＯＬＥＤ表示装置等、画素基板を介して放出された光を視認するタイプの表示装置に有効である。
【００８１】
実施の形態１では、ゲート信号線駆動回路を、ソース信号線駆動回路の上方に配置した。つまり、ソース信号線駆動回路を、ゲート信号線駆動回路より画素領域に近い側に配置する構成としたが、ゲート信号線駆動回路を、ソース信号線駆動回路より画素領域に近い側に配置する構成とすることも可能である。
【００８２】
実施の形態１で示した表示装置では、引き回し用ゲート信号線の引き回しの距離を短くすることができる。よって、実施の形態１は、画素領域の面積が比較的大きい表示装置に対して、有効である。
【００８３】
本実施の形態は、液晶表示装置、ＯＬＥＤ表示装置等、画素列を選択する駆動回路（ソース信号線駆動回路）及び画素行を選択する駆動回路（ゲート信号線駆動回路）によって駆動される画素を有する、あらゆる構成の表示装置に自由に適用することが可能である。
【００８４】
また、本実施の形態の表示装置の画素には、画素列を選択する信号線（ソース信号線）及び画素行を選択する信号線（ゲート信号線）が配線される、公知の構成の画素を自由に用いることができる。また、各駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）は、公知の構成の駆動回路を自由に用いることができる。
【００８５】
例えば、ゲート信号線駆動回路は、シフトレジスタ等を用て構成され順に信号を出力するタイプのものでも良いし、デコーダ等によって構成され任意の順に信号を出力可能なタイプのものでもよい。
【００８６】
（実施の形態２）
実施の形態２は、複数の画素が形成された絶縁表面と同一の表面上に、それら複数の画素に入力する信号を制御する駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）が形成された表示装置において、ゲート信号線駆動回路を、ソース信号線駆動回路と平行に配置し、ゲート信号線駆動回路からの信号出力を、ソース信号線駆動回路の周辺及び画素領域の周辺を引き回して、横方向より画素領域のゲート信号線に入力する構成である。上記構成の表示装置の模式図を図４に示す。
【００８７】
図４において、表示装置は、画素基板３００上にゲート信号線駆動回路３０１（３０１Ａ及び３０１Ｂ）、ソース信号線駆動回路３０２、画素領域３０３、ＦＰＣ基板３０４、シール材３０６が配置されている。
【００８８】
ゲート信号線駆動回路３０１（３０１Ａ及び３０１Ｂ）は、ソース信号線駆動回路３０２と平行になるように、画素領域３０３の上下に配置されている。各ゲート信号線駆動回路からの出力信号は、図中３３３で示した領域を引き回される配線によって、画素領域３０３の左右から、画素領域３０３のゲート信号線に入力される。
【００８９】
なお、ゲート信号線駆動回路３０１は、画素領域３０３の上部または下部の片側だけに配置してもよい。
【００９０】
ここで、画素領域の左右を引き回されるゲート信号線と重ねてシール材を形成することによって、表示装置の横の額縁の面積を更に小さくすることができる。
【００９１】
なお実施の形態２において、ゲート信号線の、ゲート信号線駆動回路から画素領域に引き回される部分を、引き回し用のゲート信号線とし、画素領域内のゲート信号線と区別して呼ぶこともできるが、説明のため、画素領域のゲート信号線と画素領域のゲート信号線のどちらも、ゲート信号線と呼ぶことにする。
【００９２】
引き回されたゲート信号線とシール材とを重ねて配置した構造の例を示す模式図を、図１５に示す。
【００９３】
図１５（Ａ）は、画素領域の左を引き回されるゲート信号線の上面図である。ゲート信号線Ｇ１〜Ｇｙ‘が並列に配置され、画素領域１５１０の左側の各場所で画素領域１５１０に引き回されている。ゲート信号線Ｇ１〜Ｇｙ‘の上部には、シール材１５１１が形成されている。図１５（Ａ）中、Ａ〜Ａ‘で示す部分の断面図を、図１５（Ｂ）に示す。図１５（Ｂ）において、ゲート信号線Ｇ１〜Ｇｙ‘は、画素基板１５００上の絶縁表面１５０１上に形成され、ゲート信号線Ｇ１〜Ｇｙ‘の上には、シール材１５１１が形成されている。
【００９４】
また、図１５（Ａ）や図１５（Ｂ）に示したように、画素領域１５１０の横の並列に配置されたゲート信号線Ｇ１〜Ｇｙ‘の全てが、シール材１５１１と重なった構成であってもよいし、画素領域１５１０の横に並列に配置されたゲート信号線Ｇ１〜Ｇｙ‘の一部が、シール材１５１１と重なって配置された構成であってもよい。図１５（Ｃ）に、画素領域１５１０の横側を引き回される、並列に配置されたゲート信号線Ｇ１〜Ｇｙ‘の一部のみがシール材１５１１と重ねて配置された構造の上面図を示す。また、図１５（Ｃ）中、Ｂ〜Ｂ‘の断面図が、図１５（Ｄ）である。なお、図１５（Ｃ）及び図１５（Ｄ）中、図１５（Ａ）及び図１５（Ｂ）と同じ部分は同じ符号を用いて示し、説明は省略する。
【００９５】
図１５では、シール材とゲート信号線が、接して形成される構成を示したが、シール材とゲート信号線は、その間に層間膜等を介して、重なっていてもかまわない。
【００９６】
なお、図１５に示した表示装置が、液晶表示装置の場合、対向基板や配向膜、液晶材料等は図示していない。また、図１５に示した表示装置がＯＬＥＤ表示装置の場合、カバー材等は、図示していない。
【００９７】
上述の引き回し部分のゲート信号線をシール材と重ねて配置する構造によって、ゲート信号線の数が多い場合にも、額縁の面積を小さく抑えることが可能である。
【００９８】
図３に、実施の形態２の表示装置の具体的な構成の一例を示す。
【００９９】
図３（Ａ）において、図４と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１００】
ゲート信号線駆動回路３０１Ａは、画素領域３０３の上部のソース信号線駆動回路３０２の更に上方に配置される。また、ゲート信号線駆動回路３０１Ｂが、画素領域３０３の下部にも配置される。
【０１０１】
ゲート信号線駆動回路３０１Ａ及び３０１Ｂの出力信号は、ソース信号線駆動回路３０２の周辺及び画素領域３０３の周辺を引き回され、画素領域３０３に入力される。
【０１０２】
各ゲート信号線駆動回路３０１Ａ及び３０１Ｂの出力信号を、画素領域に入力するまでのゲート信号線の引き回しの具体例の１つを、図３（Ｂ）〜図３（Ｊ）を用いて詳細に説明する。
【０１０３】
なお、画素領域に配置されるゲート信号線の本数をｙ（ｙは、自然数）とする。ここでは説明の関係上、ｙは４の倍数とするが、本発明はこれに限定されない。
【０１０４】
まず、ゲート信号線駆動回路３０１Ａは、２つのブロック３０１Ａ＿１及び３０１Ａ＿２に分けられるものとする。また、ゲート信号線駆動回路３０１Ｂは、２つのブロック３０１Ｂ＿１及び３０１Ｂ＿２に分けられるものとする。ゲート信号線駆動回路３０１Ａ＿１は、画素領域３０３に配置された1本目から（ｙ／４）本までのゲート信号線Ｇ１〜Ｇ（ｙ／４）に信号を入力する回路であるとする。ゲート信号線Ｇ１〜Ｇ（ｙ／４）が配置される画素領域を３０３＿１で示す。ゲート信号線駆動回路３０１Ａ＿２は、画素領域３０３に配置された（ｙ／４）＋１本目から（ｙ／２）本までのゲート信号線Ｇ（ｙ／４）＋１〜Ｇ（ｙ／２）に信号を入力する回路であるとする。ゲート信号線Ｇ（ｙ／４）＋１〜Ｇ（ｙ／２）が配置される画素領域を３０３＿２で示す。ゲート信号線駆動回路３０１Ｂ＿１は、画素領域３０３に配置された（ｙ／２）＋１本目から（３ｙ／４）本までのゲート信号線Ｇ（ｙ／２）＋１〜Ｇ（３ｙ／４）に信号を入力する回路であるとする。ゲート信号線Ｇ（ｙ／２）＋１〜Ｇ（３ｙ／４）が配置される画素領域を３０３＿３で示す。ゲート信号線駆動回路３０１Ｂ＿２は、画素領域３０３に配置された（３ｙ／４）＋１本目からｙ本までのゲート信号線Ｇ（３ｙ／４）＋１〜Ｇｙに信号を入力する回路であるとする。ゲート信号線Ｇ（３ｙ／４）＋１〜Ｇｙが配置される画素領域を３０３＿４で示す。
【０１０５】
始めに、ゲート信号線駆動回路３０１Ａ＿１からの出力信号を、領域３０３＿１に入力するための配線について詳細に説明する。図３（Ｂ）〜図３（Ｄ）はそれぞれ、図３（Ａ）中、３１１ａ、３１２ａ、及び３１３ａで示した領域の詳細な構造である。
【０１０６】
図３（Ｂ）に示すように、ゲート信号線駆動回路３０１Ａ＿１の一部３０１Ａａより出力された信号は、ゲート信号線Ｇｉ−２〜Ｇｉ＋２に入力される。ゲート信号線Ｇｉ−２〜Ｇｉ＋２は、ゲート信号線駆動回路３０１Ａａとソース信号線駆動回路３０２の一部３０２ａの間で向きを変えられる。こうして、ゲート信号線駆動回路３０１Ａ＿１から出力された信号は、ソース信号線駆動回路３０２と、ゲート信号線駆動回路３０１Ａ＿１の間に平行に形成されたゲート信号線Ｇ１〜Ｇ（ｙ／４）を介して、ソース信号線駆動回路３０２の左端まで引き回される。ゲート信号線Ｇ１〜Ｇ（ｙ／４）は、ソース信号線駆動回路３０２の左端まで引き回されたら方向を変え、シール材３０６と重なった画素領域３０３の左側の領域を、領域３０３＿１の左側まで引き回され、領域３０３＿１に入力される。図３（Ｃ）において、シール材３０６の一部３０６ａと領域３０３＿１の一部３０３ａを示す。こうして、図３（Ｄ）に示すように、画素領域３０３＿１においてソース信号線（図中Ｓと表記）と垂直に形成されたゲート信号線Ｇｉ−２〜Ｇｉ＋２に、信号が入力される。
【０１０７】
次に、ゲート信号線駆動回路３０１Ａ＿２からの出力信号を、領域３０３＿２に入力するための配線について詳細に説明する。図３（Ｅ）〜図３（Ｇ）はそれぞれ、図３（Ａ）中、３１１ｂ、３１２ｂ、及び３１３ｂで示した領域の詳細な構造である。
【０１０８】
図３（Ｅ）に示すように、ゲート信号線駆動回路３０１Ａ＿２の一部３０１Ａｂより出力された信号は、ゲート信号線Ｇｊ−２〜Ｇｊ＋２に入力される。ゲート信号線Ｇｊ−２〜Ｇｊ＋２は、ゲート信号線駆動回路３０１Ａｂとソース信号線駆動回路３０２の一部３０２ｂの間で向きを変えられる。こうして、ゲート信号線駆動回路３０１Ａ＿２から出力された信号は、ソース信号線駆動回路３０２と、ゲート信号線駆動回路３０１Ａ＿２の間に平行に形成されたゲート信号線Ｇ（ｙ／４）＋１〜Ｇ（ｙ／２）を介して、ソース信号線駆動回路３０２の右端まで引き回される。ゲート信号線Ｇ１〜Ｇ（ｙ／４）は、ソース信号線駆動回路３０２の右端まで引き回されたら方向を変え、シール材３０６と重なった画素領域３０３の右側の領域を、領域３０３＿２の右側まで引き回され、領域３０３＿２に入力される。図３（Ｆ）において、シール材３０６の一部３０６ｂと領域３０３＿２の一部３０３ｂを示す。こうして、図３（Ｇ）に示すように、画素領域３０３＿２においてソース信号線（図中Ｓと表記）と垂直に形成されたゲート信号線Ｇｊ−２〜Ｇｊ＋２に、信号が入力される。
【０１０９】
ゲート信号線駆動回路３０１Ｂ＿１からの出力信号を、領域３０３＿３に入力するための配線について詳細に説明する。図３（Ｈ）〜図３（Ｊ）はそれぞれ、図３（Ａ）中、３１１ｃ、３１２ｃ、及び３１３ｃで示した領域の詳細な構造である。
【０１１０】
図３（Ｈ）に示すように、ゲート信号線駆動回路３０１Ｂ＿１の一部３０１Ｂａより出力された信号は、ゲート信号線Ｇｋ−２〜Ｇｋ＋２に入力される。ゲート信号線Ｇｋ−２〜Ｇｋ＋２は、ゲート信号線駆動回路３０１Ｂａと画素領域３０３＿４の一部３０３ｃの間で向きを変えられる。こうして、ゲート信号線駆動回路３０１Ｂ＿１から出力された信号は、画素領域３０３と、ゲート信号線駆動回路３０１Ｂ＿１の間に平行に形成されたゲート信号線Ｇ（ｙ／２）＋１〜Ｇ（３ｙ／４）を介して、画素領域３０３の左端まで引き回される。ゲート信号線Ｇ（ｙ／２）＋１〜Ｇ（３ｙ／４）は、画素領域３０３の左端まで引き回されたら方向を変え、シール材３０６と重なった画素領域３０３の左側の領域を、領域３０３＿３の左側まで引き回され、領域３０３＿３に入力される。図３（Ｉ）において、シール材３０６の一部３０６ｃと領域３０３＿１の一部３０３ｃを示す。こうして、図３（Ｊ）に示すように、画素領域３０３＿３においてソース信号線（図中Ｓと表記）と垂直に形成されたゲート信号線Ｇｉ−２〜Ｇｉ＋２に、信号が入力される。
【０１１１】
同様に、図示しないが、ゲート信号線駆動回路３０１Ｂ＿２から出力される信号は、ゲート信号線駆動回路３０１Ｂ＿２と画素領域３０３＿４の間を、画素領域３０３の右端まで引き回され、方向を変えられ、シール材３０６と重なった画素領域３０３の右側の領域を、領域３０３＿４の右端まで引き回されて、領域３０３＿４に入力される。
【０１１２】
ここで、各ゲート信号線駆動回路３０１Ａ＿１、３０１Ａ＿２、３０１Ｂ＿１、３０１Ｂ＿２をそれぞれ走査し、ゲート信号線Ｇ１〜Ｇｙに順に信号を出力することによって、画素領域３０３のゲート信号線Ｇ１〜Ｇｙに順に信号を入力することができる。
【０１１３】
上記構成によって、画素領域の横側に、ゲート信号線駆動回路が無い分、画素領域の横方向の額縁の面積を更に減らすことができる。また、シール材をこれら画素領域の左右を引き回されるゲート信号線の上部に形成することによって、表示装置の左右の額縁の幅を更に小さくすることができる。
【０１１４】
また、上記構成の様に、画素領域の上部左、上部右、下部左、下部右の４方向からゲート信号線を引き回す場合は、画素領域の左右にはそれぞれに最多でｙ／４本のゲート信号線が並列に配置されている。仮に、ゲート信号線駆動回路を画素領域の上方のみに配置し、画素領域の上部左の１方向からゲート信号線を引き回す場合、画素領域の左には、最多でｙ本のゲート信号線が並列に配置されることになる。
【０１１５】
本実施の形態のように、画素領域の複数の方向がらゲート信号線を引き回すことで、画素領域の横側に並列に設けられる配線の数を減らすことができる。こうして、画素領域の横方向の額縁の面積を、更に減らすことが可能となる。
【０１１６】
また、ＦＰＣ基板から、各駆動回路（ソース信号線駆動回路３０２及びゲート信号線駆動回路３０１）に信号を入力する信号線や電源線は、画素領域３０３周りを引き回されるゲート信号線とは異なる層に形成する。
【０１１７】
実施の形態１と比較して実施の形態２では、ゲート信号線駆動回路から出力された信号を、画素領域３０３の左右まで引き回す必要がある。そのため、特に画素領域が大きな表示装置の場合、ゲート信号線Ｇ１〜Ｇｙの引き回し距離が長くなる。しかし、画素領域内に、ゲート信号線と垂直な引き回し用ゲート信号線を配置する必要がないので、透過型の表示装置において、開口率を大きくすることができる。また、引き回し用ゲート信号線が、ソース信号線駆動回路内を貫通する必要がないので、ソース信号線駆動回路のレイアウト上の制約が少ない。
【０１１８】
よって、実施の形態２は、比較的画素領域の小さな表示装置に対して有効である。
【０１１９】
本実施の形態は、液晶表示装置、ＯＬＥＤ表示装置等、画素列を選択する駆動回路（ソース信号線駆動回路）及び画素行を選択する駆動回路（ゲート信号線駆動回路）によって駆動される画素を有する、あらゆる構成の表示装置に自由に適用することが可能である。
【０１２０】
また、本実施の形態の表示装置の画素には、画素列を選択する信号線（ソース信号線）及び画素行を選択する信号線（ゲート信号線）が配線される、公知の構成の画素を自由に用いることができる。また、各駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）は、公知の構成の駆動回路を自由に用いることができる。
【０１２１】
例えば、ゲート信号線駆動回路は、シフトレジスタ等を用て構成され順に信号を出力するタイプのものでも良いし、デコーダ等によって構成され任意の順に信号を出力可能なタイプのものでもよい。
【０１２２】
【実施例】
（実施例１）
本実施例では、実施の形態１の第２の構成として、図５（Ｂ）に示した構成の液晶表示装置の一例を示す。
【０１２３】
図１０は、本実施例の画素の構成を示す回路図である。
【０１２４】
図１０において、1画素６００には、ソース信号線６０２＿１と、ゲート信号線６０３＿１と、スイッチング用ＴＦＴ６０７と、容量素子（保持容量）６０８が配置されてる。
【０１２５】
６０３＿１〜６０３＿３は、ゲート信号線である。６０１＿１〜６０１＿３は、引き回し用ゲート信号線である。６０６＿１〜６０６＿３は、コモン線である。
【０１２６】
なお、本実施例において、スイッチング用ＴＦＴ６０７は、第１のゲート電極と、第２のゲート電極とを有するデュアルゲート型ＴＦＴであるとする。スイッチング用ＴＦＴ６０７の第１のゲート電極と第２のゲート電極のうちの一方は、電位Ｖcomが与えられており、もう一方は、ゲート信号線６０３＿１に接続されている。
【０１２７】
スイッチング用ＴＦＴ６０７のソース領域またはドレイン領域は、一方はソース信号線６０２＿１と接続され、もう一方は、保持容量６０８の一方の電極及び液晶素子６０９に接続されている。保持容量６０８のもう一方の電極は、コモン線６０６＿１に接続されている。
【０１２８】
ゲート信号線６０３＿１は、引き回し用ゲート信号線６０１＿１と、コンタクトホール６０５＿１を介して接続されている。同様に、ゲート信号線６０３＿２は、引き回し用ゲート信号線６０１＿２と、コンタクトホール６０５＿２を介して接続されている。ゲート信号線６０３＿３は、引き回し用ゲート信号線６０１＿３と、コンタクトホール６０５＿３を介して接続されている。
【０１２９】
図６に、図１０に示した構成の液晶表示装置の画素の上面図及び断面図を示す。
【０１３０】
図６において、図１０と同じ部分は同じ符号を用いて示し、説明は省略する。
なお図６中において、液晶素子として画素電極のみを６０９で示し、対向基板、液晶層、配向膜等は図示しない。
【０１３１】
図６（Ａ）は、液晶表示装置の上面図である。また図６（Ａ）中、Ａ〜Ａ‘の断面図が図６（Ｂ）、Ｂ〜Ｂ’の断面図が図６（Ｃ）、Ｃ〜Ｃ‘の断面図が図６（Ｄ）である。
【０１３２】
図６（Ｂ）に示すように、画素基板６６６上に形成されたスイッチング用ＴＦＴ６０７のソース領域とドレイン領域の一方６６８ａは、ソース信号線６０２＿１に接続され、もう一方６６８ｃは、配線６１２を介して保持容量６０８の一方の電極６１３及び画素電極６０９に接続されている。ここで、保持容量６０８は、半導体層によって形成された電極６１３と、コモン線６０６＿１の間に絶縁膜６６９を挟んだ構成である。ここで、６７０は層間膜である。
【０１３３】
スイッチング用ＴＦＴ６０７は、チャネル部分６６８ｂに絶縁膜６６９を介して接する第１のゲート電極６０３＿１ａと、チャネル部分６６８ｂに絶縁膜６６７を介して接する第２のゲート電極６１０ａとを有する、デュアルゲート型のＴＦＴである。ここで、第１のゲート電極６０３＿１ａは、ゲート信号線６０３＿１の一部に相当する。また第２のゲート電極６１０ａは、電位Ｖcomが与えられる配線６１０の一部に相当する。
【０１３４】
引き回し用ゲート信号線６０１＿１は、ソース信号線６０２＿１と重ねて形成されている。
【０１３５】
図６（Ｃ）に示すように、スイッチング用ＴＦＴ６０７の第２のゲート電極６１０ａに電位Ｖcomを与える配線６１０は、コンタクトホール６１１によって配線６１４に接続され、引き回し用ゲート信号線６０１＿２上を引き回される。
【０１３６】
図６（Ｄ）に示すように、引き回し用ゲート信号線６０１＿２は、ゲート信号線６０３＿２とコンタクトホール６０５＿２を介して接続される。
【０１３７】
上記構成の様に、各画素に配置されたＴＦＴがデュアルゲート型ＴＦＴの場合、ＴＦＴの有する、異なる層に形成されたゲート電極のうち、一方のゲート電極が形成された層にゲート信号線を形成し、もう一方のゲート電極が形成された層に引き回し用ゲート信号線を形成することができる。
【０１３８】
（実施例２）
本実施例では、実施の形態１の第２の構成として、図５（Ｃ）に示した構成のＯＬＥＤ表示装置の一例を示す。
【０１３９】
図１１は、本実施例の画素の構成を示す回路図である。
【０１４０】
図１１において、１画素７００には、ソース信号線７０４＿１と、ゲート信号線７０３＿１と、電源線７０２＿２と、スイッチング用ＴＦＴ７０６と、駆動用ＴＦＴ７０７と、容量素子（保持容量）７０８が配置されてる。
【０１４１】
７０３＿１〜７０３＿３は、ゲート信号線である。７０１＿１〜７０１＿３は、引き回し用ゲート信号線である。７０４＿１〜７０４＿３は、ソース信号線である。７０２＿１〜７０２＿３は、電源線である。
【０１４２】
なお、本実施例において、スイッチング用ＴＦＴ７０６は、第１のゲート電極と、第２のゲート電極とを有するデュアルゲート型ＴＦＴであるとする。スイッチング用ＴＦＴ７０６の第１のゲート電極と第２のゲート電極のうちの一方は、電位Ｖcomが与えられており、もう一方は、ゲート信号線７０３＿１に接続されている。
【０１４３】
また、駆動用ＴＦＴ７０７も、第１のゲート電極と、第２のゲート電極とを有するデュアルゲート型ＴＦＴであるとする。駆動用ＴＦＴ７０７の第１のゲート電極と第２のゲート電極は接続されている。
【０１４４】
ＴＦＴをデュアルゲート型とすることで、ＴＦＴの特性バラツキを低減することが可能である。駆動用ＴＦＴ７０７は、特に特性バラツキを低減する必要がある。そのため、駆動用ＴＦＴ７０７をデュアルゲート型とすることは有効な手段である。
【０１４５】
スイッチング用ＴＦＴ７０６のソース領域またはドレイン領域は、一方はソース信号線７０４＿１と接続され、もう一方は、保持容量７０８の一方の電極及び駆動用ＴＦＴ７０７のゲート電極（第１のゲート電極及び第２のゲート電極）に接続されている。保持容量７０８のもう一方の電極は、電源線７０２＿２に接続されている。駆動用ＴＦＴ７０７のソース領域とドレイン領域は一方は、電源線７０２＿２に接続され、もう一方は、ＯＬＥＤ素子７０９の一方の電極（画素電極）に接続されている。
【０１４６】
ゲート信号線７０３＿１は、引き回し用ゲート信号線７０１＿１と、コンタクトホール７０５＿１を介して接続されている。同様に、ゲート信号線７０３＿２は、引き回し用ゲート信号線７０１＿２と、コンタクトホール７０５＿２を介して接続されている。ゲート信号線７０３＿３は、引き回し用ゲート信号線７０１＿３と、コンタクトホール７０５＿３を介して接続されている。
【０１４７】
図７に、図１１に示した構成のＯＬＥＤ表示装置の画素の上面図及び断面図を示す。
【０１４８】
図７において、図１１と同じ部分は同じ符号を用いて示し、説明は省略する。なお図６中において、ＯＬＥＤ素子として画素電極のみを７０９で示し、ＯＬＥＤ層、カバー材等は図示しない。
【０１４９】
図７（Ａ）は、ＯＬＥＤ表示装置の上面図である。また図７（Ａ）中、Ａ〜Ａ‘の断面図が図７（Ｂ）、Ｂ〜Ｂ’の断面図が図７（Ｃ）、Ｃ〜Ｃ‘の断面図が図７（Ｄ）、Ｄ〜Ｄ‘の断面図が図７（Ｅ）である。
【０１５０】
図７（Ｂ）に示すように、画素基板７７７上に形成されたスイッチング用ＴＦＴ７０６のソース領域とドレイン領域の一方７７９ａは、ソース信号線７０４＿１に接続され、もう一方７７９ｃは、配線７１２を介して配線７１５及び配線７１６と接続されている。７８１は層間膜である。
【０１５１】
スイッチング用ＴＦＴ７０６は、チャネル部分７７９ｂに絶縁膜７８０を介して接する第１のゲート電極７０３＿１ａと、チャネル部分７７９ｂに絶縁膜７７８を介して接する第２のゲート電極７１０ａとを有する、デュアルゲート型のＴＦＴである。ここで、第１のゲート電極７０３＿１ａは、ゲート信号線７０３＿１の一部に相当する。また第２のゲート電極７１０ａは、電位Ｖcomが与えられる配線７１０の一部に相当する。
【０１５２】
引き回し用ゲート信号線７０１＿１は、電源線７０２＿１と重ねて形成されている。
【０１５３】
図７（Ｃ）に示すように、駆動用ＴＦＴ７０７のソース領域とドレイン領域の一方７８２ａは、配線７１７を介して画素電極７０９と接続され、もう一方７８２ｃは、電源線７０２＿２と接続されている。また、引き回し用ゲート信号線７０１＿２と電源線７０２＿２は重ねて形成されている。
【０１５４】
駆動用ＴＦＴ７０７は、チャネル部分７８２ｂに絶縁膜７８０を介して接する第１のゲート電極７１５ａと、チャネル部分７８２ｂに絶縁膜７７８を介して接する第２のゲート電極７１６ａとを有する、デュアルゲート型のＴＦＴである。ここで、第１のゲート電極７１５ａは、配線７１５の一部に相当する。また第２のゲート電極７１６ａは、配線７１６の一部に相当する。なお、配線７１５と配線７１６は接続されている（図７Ｄ）参照）。
【０１５５】
図７（Ｄ）に示すように、配線７１５及び配線７１６は接続される。配線７１５が、保持容量７０８の一方の電極に相当する。保持容量のもう一方の電極は、半導体層によって形成される７８３であり、７８３はコンタクトホール７８４によって電源線７０２＿２に接続されている。
【０１５６】
また、引き回し用ゲート信号線７０１＿２は、ゲート信号線７０３＿２とコンタクトホール７０５＿２を介して接続される。
【０１５７】
図７（Ｅ）に示すように、スイッチング用ＴＦＴ７０６の第２のゲート電極７１０ａに電位Ｖcomを与える配線７１０は、コンタクトホール７１１によって配線７１４に接続され、引き回し用ゲート信号線７０１＿２上を引き回される。
【０１５８】
上記構成の様に、各画素に配置されたＴＦＴがデュアルゲート型ＴＦＴの場合、ＴＦＴの有する、異なる層に形成されたゲート電極のうち、一方のゲート電極が形成された層にゲート信号線を形成し、もう一方のゲート電極が形成された層に引き回し用ゲート信号線を形成することができる。
【０１５９】
（実施例３）
本実施例では、実施の形態１の第２の構成として、図５（Ｃ）に示した構成のＯＬＥＤ表示装置の、実施例２とは異なる例を示す。
【０１６０】
図１２は、本実施例の画素の構成を示す回路図である。なお、図１２において、図１１と同じ部分は同じ符号を用いて示す。
【０１６１】
図１２において、１画素７２４には、ソース信号線７０４＿１と、ゲート信号線７０３＿１と、電源線７０２＿２と、スイッチング用ＴＦＴ７０６と、駆動用ＴＦＴ７０７と、消去用ＴＦＴ７２２と、容量素子（保持容量）７０８が配置されてる。
【０１６２】
７０３＿１〜７０３＿３は、ゲート信号線である。７０１＿１〜７０１＿３は、引き回し用ゲート信号線である。７２１＿１〜７２１＿３は、消去用ゲート信号線である。７２０＿１〜７２０＿３は、引き回し用消去用ゲート信号線である。７０４＿１〜７０４＿３は、ソース信号線である。７０２＿１〜７０２＿３は、電源線である。
【０１６３】
なお、本実施例において、スイッチング用ＴＦＴ７０６は、第１のゲート電極と、第２のゲート電極とを有するデュアルゲート型ＴＦＴであるとする。スイッチング用ＴＦＴ７０６の第１のゲート電極と第２のゲート電極のうちの一方は、電位Ｖcomが与えられており、もう一方は、ゲート信号線７０３＿１に接続されている。
【０１６４】
また、駆動用ＴＦＴ７０７も、第１のゲート電極と、第２のゲート電極とを有するデュアルゲート型ＴＦＴであるとする。駆動用ＴＦＴ７０７の第１のゲート電極と第２のゲート電極は接続されている。
【０１６５】
更に、消去用ＴＦＴ７２２も、第１のゲート電極と、第２のゲート電極とを有するデュアルゲート型ＴＦＴであるとする。消去用ＴＦＴ７２２の第１のゲート電極と第２のゲート電極のうちの一方は、電位Ｖcomが与えられており、もう一方は、消去用ゲート信号線７２１＿１に接続されている。
【０１６６】
スイッチング用ＴＦＴ７０６のソース領域またはドレイン領域は、一方はソース信号線７０４＿１と接続され、もう一方は、保持容量７０８の一方の電極及び駆動用ＴＦＴ７０７のゲート電極（第１のゲート電極及び第２のゲート電極）に接続されている。保持容量７０８のもう一方の電極は、電源線７０２＿２に接続されている。駆動用ＴＦＴ７０７のソース領域とドレイン領域は一方は、電源線７０２＿２に接続され、もう一方は、ＯＬＥＤ素子７０９の一方の電極（画素電極）に接続されている。
【０１６７】
消去用ＴＦＴ７２２のソース領域とドレイン領域の一方は、電源線７０２＿２に接続され、もう一方は、駆動用ＴＦＴ７０７のゲート電極（第１のゲート電極及び第２のゲート電極）に接続されている。
【０１６８】
ゲート信号線７０３＿１は、引き回し用ゲート信号線７０１＿１と、コンタクトホール７０５＿１を介して接続されている。同様に、ゲート信号線７０３＿２は、引き回し用ゲート信号線７０１＿２と、コンタクトホール７０５＿２を介して接続されている。ゲート信号線７０３＿３は、引き回し用ゲート信号線７０１＿３と、コンタクトホール７０５＿３を介して接続されている。
【０１６９】
消去用ゲート信号線７２１＿１は、引き回し用消去用ゲート信号線７２０＿１と、コンタクトホール７２３＿１を介して接続されている。同様に、消去用ゲート信号線７２１＿２は、引き回し用消去用ゲート信号線７２０＿２と、コンタクトホール７２３＿２を介して接続されている。消去用ゲート信号線７２１＿３は、引き回し用消去用ゲート信号線７２０＿３と、コンタクトホール７２３＿３を介して接続されている。
【０１７０】
図８に、図１２に示した構成のＯＬＥＤ表示装置の画素の上面図及び断面図を示す。
【０１７１】
図８において、図１２と同じ部分は同じ符号を用いて示し、説明は省略する。なお図８中において、ＯＬＥＤ素子として画素電極のみを７０９で示し、ＯＬＥＤ層、カバー材等は図示しない。
【０１７２】
図８（Ａ）は、ＯＬＥＤ表示装置の上面図である。また図８（Ａ）中、Ａ〜Ａ‘の断面図が図８（Ｂ）、Ｃ〜Ｃ‘の断面図が図８（Ｃ）、Ｅ〜Ｅ‘の断面図が図８（Ｄ）、Ｄ〜Ｄ‘の断面図が図８（Ｅ）である。なお、図８（Ａ）中、Ｂ〜Ｂ’の断面図は、図７（Ｃ）と同様である。
【０１７３】
図８（Ｂ）に示すように、画素基板７７７上に形成されたスイッチング用ＴＦＴ７０６のソース領域とドレイン領域の一方７７９ａは、ソース信号線７０４＿１に接続され、もう一方７７９ｃは、配線７１２を介して配線７１５及び配線７１６と接続されている。７８１は層間膜である。
【０１７４】
スイッチング用ＴＦＴ７０６は、チャネル部分７７９ｂに絶縁膜７８０を介して接する第１のゲート電極７０３＿１ａと、チャネル部分７７９ｂに絶縁膜７７８を介して接する第２のゲート電極７１０ａとを有する、デュアルゲート型のＴＦＴである。ここで、第１のゲート電極７０３＿１ａは、ゲート信号線７０３＿１の一部に相当する。また第２のゲート電極７１０ａは、電位Ｖcomが与えられる配線７１０の一部に相当する。
【０１７５】
引き回し用ゲート信号線７０１＿１は、電源線７０２＿１と重ねて形成されている。また、引き回し用消去用ゲート信号線７２０＿１は、ソース信号線７０４＿１と重ねて形成されている。
【０１７６】
図７（Ｃ）に示すように、配線７１５及び配線７１６は接続される。配線７１５が、保持容量７０８の一方の電極に相当する。保持容量のもう一方の電極は、半導体層によって形成される７８３であり、７８３はコンタクトホール７８４によって電源線７０２＿２に接続されている。
【０１７７】
また、引き回し用ゲート信号線７０１＿２は、ゲート信号線７０３＿２とコンタクトホール７０５＿２を介して接続される。
【０１７８】
図８（Ｄ）に示すように、消去用ＴＦＴ７２２のソース領域とドレイン領域の一方７９９ａは、配線７１５に接続され、もう一方７９９ｃは、電源線７０２＿２と接続されている。
【０１７９】
消去用ＴＦＴ７２２は、チャネル部分７９９ｂに絶縁膜７８０を介して接する第１のゲート電極７２１＿１ａと、チャネル部分７９９ｂに絶縁膜７７８を介して接する第２のゲート電極７１０ａとを有する、デュアルゲート型のＴＦＴである。ここで、第１のゲート電極７２１＿１ａは、消去用ゲート信号線７２１＿１の一部に相当する。また第２のゲート電極７１０ａは、電位Ｖcomが与えられる配線７１０の一部に相当する。
【０１８０】
引き回し用消去用ゲート信号線７２０＿１は、ソース信号線７０４＿１と重ねて形成されている。引き回し用消去用ゲート信号線７２０＿１は、コンタクトホール７２３＿１によって、消去用ゲート信号線７２１＿１と接続されている。
【０１８１】
図７（Ｅ）に示すように、スイッチング用ＴＦＴ７０６Ｔの第２のゲート電極及び消去用ＴＦＴ７２２の第２のゲート電極７１０ａに電位Ｖcomを与える配線７１０は、コンタクトホール７１１によって配線７１４に接続され、引き回し用ゲート信号線７０１＿２及び引き回し用消去用ゲート信号線７２０＿１上を引き回される。
【０１８２】
上記構成の様に、各画素に配置されたＴＦＴがデュアルゲート型ＴＦＴの場合、ＴＦＴの有する、異なる層に形成されたゲート電極のうち、一方のゲート電極が形成された層にゲート信号線及び消去用ゲート信号線を形成し、もう一方のゲート電極が形成された層に引き回し用ゲート信号線及び引き回し用消去用ゲート信号線を形成することができる。
【０１８３】
（実施例４）
本実施例では、実施の形態２において図４で示した構成の表示装置の具体例として、図３で示した例とは異なる例を示す。
【０１８４】
図１３に本実施例の表示装置の構成を示す。なお、実施の形態２において示した、図３と同じ部分は同じ符号を用いて示す。
【０１８５】
図１３（Ａ）は、表示装置の上面図である。画素基板３００上に、ゲート信号線駆動回路１３０１（１３０１Ａ及び１３０１Ｂ）、ソース信号線駆動回路３０２、画素領域３０３、ＦＰＣ基板３０４、シール材３０６が配置されている。
【０１８６】
ゲート信号線駆動回路１３０１Ａ及び１３０１Ｂの出力信号は、ソース信号線駆動回路３０２の周辺及び画素領域３０３の周辺を引き回され、画素領域３０３に入力される。
【０１８７】
各ゲート信号線駆動回路１３０１Ａ及び１３０１Ｂの出力信号を、画素領域３０３に入力するまでのゲート信号線の引き回しの具体例の１つを、図１３（Ｂ）〜図１３（Ｆ）を用いて詳細に説明する。
【０１８８】
なお、画素領域に配置されるゲート信号線の本数をｙ（ｙは、自然数）とする。ここでは説明の関係上、ｙは４の倍数とするが、本発明はこれに限定されない。
【０１８９】
まず、ゲート信号線駆動回路１３０１Ａは、２つのブロック１３０１Ａ＿１及び１３０１Ａ＿２に分けられるものとする。また、ゲート信号線駆動回路１３０１Ｂは、２つのブロック１３０１Ｂ＿１及び１３０１Ｂ＿２に分けられるものとする。
【０１９０】
ゲート信号線駆動回路１３０１Ａ＿１は、画素領域３０３に配置された1本目から（ｙ／２）本までのゲート信号線Ｇ１〜Ｇ（ｙ／２）のうち偶数番目のゲート信号線に信号を入力する回路であるとする。ゲート信号線駆動回路１３０１Ａ＿２は、画素領域３０３に配置された1本目から（ｙ／２）本までのゲート信号線Ｇ１〜Ｇ（ｙ／２）のうち奇数番目のゲート信号線に信号を入力する回路であるとする。ゲート信号線駆動回路１３０１Ａ＿１及び１３０１Ａ＿２によって出力される信号が入力されるゲート信号線Ｇ１〜Ｇ（ｙ／２）が配置される画素領域３０３を、３０３＿Ａで示す。
【０１９１】
同様に、ゲート信号線駆動回路１３０１Ｂ＿１は、画素領域３０３に配置された（ｙ／２）＋1本目からｙ本までのゲート信号線Ｇ（ｙ／２）＋1〜Ｇｙのうち偶数番目のゲート信号線に信号を入力する回路であるとする。ゲート信号線駆動回路１３０１Ｂ＿２は、画素領域３０３に配置された（ｙ／２）＋1本目からｙ本までのゲート信号線Ｇ（ｙ／２）＋1〜Ｇｙのうち奇数番目のゲート信号線に信号を入力する回路であるとする。ゲート信号線駆動回路１３０１Ｂ＿１及び１３０１Ｂ＿２によって出力される信号が入力されるゲート信号線Ｇ（ｙ／２）＋1〜Ｇｙが配置される画素領域３０３を、３０３＿Ｂで示す。
【０１９２】
始めに、ゲート信号線駆動回路１３０１Ａ＿１からの出力信号を、領域３０３＿Ａに入力するための配線について詳細に説明する。図１３（Ｂ）、図１３（Ｃ）はそれぞれ、図１３（Ａ）中、１３１１ａ、１３１２ａで示した領域の詳細な構造である。
【０１９３】
図１３（Ｂ）に示すように、ゲート信号線駆動回路１３０１Ａ＿１の一部１３０１Ａａより出力された信号は、ゲート信号線Ｇｉ−４、Ｇｉ−２、Ｇｉ、Ｇｉ＋２、Ｇｉ＋４に入力される。ゲート信号線Ｇｉ−４、Ｇｉ−２、Ｇｉ、Ｇｉ＋２、Ｇｉ＋４は、ゲート信号線駆動回路１３０１Ａａとソース信号線駆動回路３０２の一部３０２ａの間で向きを変えられる。こうして、ゲート信号線駆動回路１３０１Ａ＿１から出力された信号は、ソース信号線駆動回路３０２と、ゲート信号線駆動回路１３０１Ａ＿１の間に平行に形成されたゲート信号線Ｇ１〜Ｇ（ｙ／２）のうちの偶数番目のゲート信号線を介して、ソース信号線駆動回路３０２の左端まで引き回される。ゲート信号線は、ソース信号線駆動回路３０２の左端まで引き回されたら方向を変え、シール材３０６と重なった画素領域３０３の左側の領域を、領域３０３＿Ａの左側まで引き回され、領域３０３＿Ａに入力される。図１３（Ｃ）において、シール材３０６の一部３０６ａと領域３０３＿Ａの一部３０３ａを示す。
【０１９４】
次に、ゲート信号線駆動回路１３０１Ａ＿２からの出力信号を、領域３０３＿Ａに入力するための配線について詳細に説明する。図１３（Ｄ）、図１３（Ｅ）はそれぞれ、図１３（Ａ）中、１３１１ｂ、１３１２ｂで示した領域の詳細な構造である。
【０１９５】
図１３（Ｄ）に示すように、ゲート信号線駆動回路１３０１Ａ＿２の一部１３０１Ａｂより出力された信号は、ゲート信号線Ｇｉ−５、Ｇｉ−３、Ｇｉ−１、Ｇｉ＋１、Ｇｉ＋３に入力される。ゲート信号線Ｇｉ−５、Ｇｉ−３、Ｇｉ−１、Ｇｉ＋１、Ｇｉ＋３は、ゲート信号線駆動回路１３０１Ａｂとソース信号線駆動回路３０２の一部３０２ｂの間で向きを変えられる。こうして、ゲート信号線駆動回路１３０１Ａ＿２から出力された信号は、ソース信号線駆動回路３０２と、ゲート信号線駆動回路１３０１Ａ＿２の間に平行に形成されたゲート信号線Ｇ１〜Ｇ（ｙ／２）のうちの奇数番目のゲート信号線を介して、ソース信号線駆動回路３０２の右端まで引き回される。ゲート信号線は、ソース信号線駆動回路３０２の右端まで引き回されたら方向を変え、シール材３０６と重なった画素領域３０３の右側の領域を、領域３０３＿Ａの右側まで引き回され、領域３０３＿Ａに入力される。図１３（Ｅ）において、シール材３０６の一部３０６ｂと領域３０３＿Ａの一部３０３ｂを示す。
【０１９６】
図１３（Ｆ）に示す用に、上記構成によって、画素領域３０３＿Ａの一部１３１３ａｂにおいてソース信号線（図中Ｓと表記）と垂直に形成されたゲート信号線Ｇｉ−５〜Ｇｉ＋４に、信号が入力される。
【０１９７】
同様にゲート信号線駆動回路１３０１Ｂ＿１及び１３０１Ｂ＿２からもゲート信号線が引き回され、画素領域３０３＿Ｂのゲート信号線と接続される。
【０１９８】
こうして、画素領域３０３のゲート信号線Ｇ１〜Ｇｙに、ゲート信号線駆動回路１３０１Ａ及び１３０１Ｂの信号が入力される。
【０１９９】
また、ＦＰＣ基板から、各駆動回路（ソース信号線駆動回路３０２及びゲート信号線駆動回路１３０１）に信号を入力する信号線や電源線は、画素領域３０３周りを引き回されるゲート信号線とは異なる層に形成する。
【０２００】
本実施例は、液晶表示装置、ＯＬＥＤ表示装置等、画素列を選択する駆動回路（ソース信号線駆動回路）及び画素行を選択する駆動回路（ゲート信号線駆動回路）によって駆動される画素を有する、あらゆる構成の表示装置に自由に適用することが可能である。
【０２０１】
また、本実施例の表示装置の画素には、画素列を選択する信号線（ソース信号線）及び画素行を選択する信号線（ゲート信号線）が配線される、公知の構成の画素を自由に用いることができる。また、各駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）は、公知の構成の駆動回路を自由に用いることができる。
【０２０２】
例えば、ゲート信号線駆動回路は、シフトレジスタ等を用て構成され順に信号を出力するタイプのものでも良いし、デコーダ等によって構成され任意の順に信号を出力可能なタイプのものでもよい。
【０２０３】
（実施例５）
本実施例では、本発明の表示装置をＯＬＥＤ表示装置に応用した例を示す。
【０２０４】
図１６に本発明のＯＬＥＤ表示装置の画素の構成を示す断面図を示す。なお、本実施例では、ＯＬＥＤ表示装置の画素を構成する素子として、ＯＬＥＤ素子及びＯＬＥＤ素子にドレイン電流を流す駆動用ＴＦＴのみを示す。
【０２０５】
ここで本明細書中では、ＯＬＥＤ素子は、電界が生じるとエレクトロルミネッセンス効果によって発光するＯＬＥＤ層を、陽極及び陰極で挟んだ構造を有する素子を示すものとする。
【０２０６】
なお、本明細書中において、ＯＬＥＤ素子とは、一重項励起子から基底状態に遷移する際の発光（蛍光）を利用するものと、三重項励起子から基底状態に遷移する際の発光（燐光）を利用するものの両方を示すものとする。
【０２０７】
ＯＬＥＤ層としては、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が挙げられる。ＯＬＥＤ素子は、基本的に、陽極／発光層／陰極の順に積み重ねた構造で示されるが、この他に、陽極／正孔注入層／発光層／電子注入層／陰極のの順に積み重ねた構造や、陽極／正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層／陰極の順に積み重ねた構造などがある。
【０２０８】
図１６（Ａ）において、画素基板１６００上に、駆動用ＴＦＴ１６０１が形成されている。駆動用ＴＦＴ１６０１は、第１のゲート電極１６０３ａと、第２のゲート電極１６０３ｂと、第１電極と第２のゲート電極に間に、絶縁膜１６０２及び絶縁膜１６０５を介して挟まれた、チャネル形成領域１６０４とを有する、デュアルゲート型ＴＦＴである。駆動用ＴＦＴ１６０１のソース領域とドレイン領域は、一方は１６０４ａ、もう一方は１６０４ｃである。駆動用ＴＦＴ１６０１が形成された後、層間膜１６０６が形成される。
【０２０９】
なお、駆動用ＴＦＴ１６０１としては、図に示した構成に限定されず、公知の構成のＴＦＴを自由に用いることができる。
【０２１０】
次に、ＩＴＯ等を代表とする透明導電膜を成膜し、所望の形状にパターニングして、画素電極１６０８を形成する。ここで、画素電極１６０８は、陽極である。層間膜１６０６に、駆動用ＴＦＴのソース領域及びドレイン領域、１６０４ａ、１６０４ｃに達するコンタクトホールを形成し、Ｔｉ、Ｔｉを含むＡｌおよびＴｉでなる積層膜を成膜し、所望の形状にパターニングして、配線１６０７及び配線１６０９を形成する。配線１６０９を、画素電極１６０８と接触させることによって、導通をとっている。
【０２１１】
続いて、アクリル等の有機樹脂材料等でなる絶縁膜を形成し、ＯＬＥＤ素子１６１４の画素電極１６０８に対応する位置に開口部を形成して絶縁膜１６１０を形成する。ここで、開口部の側壁の段差に起因するＯＬＥＤ層の劣化、段切れ等の問題を回避するため、開口部は、十分になだらかなテーパー形状の側壁を有するように形成する。
【０２１２】
次に、ＯＬＥＤ層１６１１を形成した後、ＯＬＥＤ素子１６１４の対向電極（陰極）１６１２を、２[nm]以下の厚さのセシウム(Ｃｓ)膜及び１０[nm]以下の厚さの銀(Ａｇ)膜を順に成膜した積層膜によって形成する。ＯＬＥＤ素子１６１４の対向電極１６１２の膜厚を極めて薄くすることにより、ＯＬＥＤ層１６１１で発生した光は対向電極１６１２を透過して、画素基板１６００とは逆の方向に出射される。次いで、ＯＬＥＤ素子１６１４の保護を目的として、保護膜１６１３を成膜する。
【０２１３】
このように、画素基板１６００とは逆の方向に光を放射する表示装置の場合、ＯＬＥＤ素子１６１４に対して、画素基板１６００側に形成された、駆動用ＴＦＴ１６０１をはじめとする素子を介して、ＯＬＥＤ素子１６１４の発光を視認する必要が無いため、開口率を大きくすることが可能である。
【０２１４】
なお、画素電極１６０８の材料として、ＴｉＮ等を用い、画素電極を陰極とし、対向電極１６１２をＩＴＯ等を代表とする透明導電膜を用いて形成し、陽極とする。こうして、陽極側から画素基板１６００とは逆の方向に、ＯＬＥＤ層１６１１が発光した光を放射する構成としてもよい。
【０２１５】
図１６（Ｂ）は、図１６（Ａ）と異なる構成のＯＬＥＤ素子を有する画素の構成を示す断面図である。
【０２１６】
図１６（Ｂ）において、図１６（Ａ）と同じ部分は同じ符号を用いて説明する。
【０２１７】
図１６（Ｂ）において、駆動用ＴＦＴ１６０１を形成し、層間膜１６０６を形成するまでは、図１６（Ａ）で示した構成と同様に作成することができる。
【０２１８】
次に、層間膜１６０６に、駆動用ＴＦＴのソース領域及びドレイン領域、１６０４ａ、１６０４ｃに達するコンタクトホールを形成する。その後、Ｔｉ、Ｔｉを含むＡｌおよびＴｉでなる積層膜を成膜し、続いて、ＩＴＯ等を代表とする透明導電膜を成膜する。Ｔｉ、Ｔｉを含むＡｌおよびＴｉでなる積層膜と、ＴＯ等を代表とする透明導電膜とを、所望の形状にパターニングして、１６１７及び１６１８ｂによって構成される配線１６２１と、配線１６１９と、画素電極１６２０を形成する。画素電極１６２０がＯＬＥＤ素子１６２４の陽極に相当する。
【０２１９】
続いて、アクリル等の有機樹脂材料等でなる絶縁膜を形成し、ＯＬＥＤ素子１６２４の画素電極１６２０に対応する位置に開口部を形成して絶縁膜１６１０を形成する。ここで、開口部の側壁の段差に起因するＯＬＥＤ層の劣化、段切れ等の問題を回避するため、開口部は、十分になだらかなテーパー形状の側壁を有するように形成する。
【０２２０】
次に、ＯＬＥＤ層１６１１を形成した後、ＯＬＥＤ素子１６２４の対向電極（陰極）１６１２を、２[nm]以下の厚さのセシウム(Ｃｓ)膜及び１０[nm]以下の厚さの銀(Ａｇ)膜を順に成膜した積層膜によって形成する。ＯＬＥＤ素子１６２４の対向電極１６１２の膜厚を極めて薄くすることにより、ＯＬＥＤ層１６１１で発生した光は対向電極１６１２を透過して、画素基板１６００とは逆の方向に出射される。次いで、ＯＬＥＤ素子１６２４の保護を目的として、保護膜１６１３を成膜する。
【０２２１】
このように、画素基板１６００とは逆の方向に光を放射する表示装置の場合、ＯＬＥＤ素子１６２４に対して、画素基板１６００側に形成された、駆動用ＴＦＴ１６０１をはじめとする素子を介して、ＯＬＥＤ素子１６２４の発光を視認する必要が無いため、開口率を大きくすることが可能である。
【０２２２】
なお、画素電極１６２０及び配線１６２１の材料として、ＴｉＮ等を用い、画素電極を陰極とし、対向電極１６１２をＩＴＯ等を代表とする透明導電膜を用いて形成し、陽極とする。こうして、陽極側から、画素基板１６００とは逆の方向に、ＯＬＥＤ層１６１１が発光した光を放射する構成としてもよい。
【０２２３】
図１６（Ｂ）で示した構成の画素は、図１６（Ａ）で示した構成の画素と比較して、駆動用ＴＦＴのソース領域またはドレイン領域と接続される配線１６１９と、画素電極１６２０を、共通のフォトマスクを用いてパターニン形成することができるため、作成工程において必要となるフォトマスクの削減及び工程の簡略化が可能となる。
【０２２４】
本実施例は、実施例１〜実施例４と自由に組み合わせて実施することが可能である。
【０２２５】
（実施例６）
本実施例では、本発明の表示装置は、電子機器に用いることができる。
【０２２６】
本発明の表示装置を用いた電子機器の一例を図１４に示す。
【０２２７】
図１４（Ａ）は、携帯情報端末である。携帯情報端末は、本体１４００、表示部１４０１、電源スイッチ１４０２、操作キー１４０３、外部接続ポート１４０４、音声出力部１４０５、音声入力部１４０６、カメラ部１４０７等によって構成される。本発明の表示装置は、表示部１４０１に用いることができる。これによって、図中１４（Ａ）で示す、表示部１４０１の有する表示画面周りの額縁の幅Ｗ１を小さくすることができるので、携帯情報装置の本体の幅Ｗ２を小さくすることができる。
【０２２８】
こうして、持ち運びに便利な携帯情報装置が提供される。
【０２２９】
図１４（Ｂ）は、携帯電話である。携帯電話は、本体１４１０、表示部１４１１、電源スイッチ１４１２、操作キー１４１３、外部入力ポート１４１４、音声出力部１４１５、音声入力部１４１６、アンテナ１４１７等によって構成される。本発明の表示装置は、表示部１４１１に用いることができる。これによって、図中１４（Ｂ）で示す、表示部の有する表示画面の額縁の幅Ｗ３を小さくすることができるので、携帯電話の本体の幅Ｗ４を小さくすることができる。
【０２３０】
こうして、持ち運びに便利な携帯電話が提供される。
【０２３１】
本発明の表示装置は、上記に限定されず、様々な電子機器に用いることができる。
【０２３２】
本実施例は、実施例１〜実施例４と自由に組み合わせて実施することが可能である。
【０２３３】
【発明の効果】
本発明は上記構成のように、複数の画素が形成された絶縁表面と同一の表面上に、それら複数の画素に入力する信号を制御する駆動回路（ソース信号線駆動回路及びゲート信号線駆動回路）が形成された表示装置において、ゲート信号線駆動回路をソース信号線駆動回路と平行に配置する。こうして、表示装置の横方向の額縁の面積を小さくすることができる。
【図面の簡単な説明】
【図１】 本発明の表示装置の構成を示す図。
【図２】 本発明の表示装置の画素の配線構造を示す図。
【図３】 本発明の表示装置の構成を示す図。
【図４】 本発明の表示装置の構成を示す模式図。
【図５】 本発明の表示装置の画素の配線構造を示す図。
【図６】 本発明の液晶表示装置の画素の構成を示す図。
【図７】 本発明のＯＬＥＤ表示装置の画素の構成を示す図。
【図８】 本発明のＯＬＥＤ表示装置の画素の構成を示す図。
【図９】 従来の表示装置の構成を示す図。
【図１０】 本発明の液晶表示装置の画素の構成を示す回路図。
【図１１】 本発明のＯＬＥＤ表示装置の画素の構成を示す回路図。
【図１２】 本発明のＯＬＥＤ表示装置の画素の構成を示す回路図。
【図１３】 本発明の表示装置の構成を示す図。
【図１４】 本発明の表示装置を用いた電子機器を示す図。
【図１５】 本発明の表示装置のシール材とゲート信号線の引き回し部分の構成を示す図。
【図１６】 本発明のＯＬＥＤ表示装置の画素の構成を示す断面図。
Claims (5)
- マトリクス状に配置された複数の画素と、前記複数の画素に電気的に接続された複数の第１の配線及び複数の第２の配線と、複数の引き回し配線と、を有する画素領域と、
前記複数の第１の配線のそれぞれに前記引き回し配線を介して信号を入力する第１の駆動回路と、
前記複数の第２の配線に信号を入力する第２の駆動回路とを有し、
前記画素領域と、前記第１の駆動回路と、前記第２の駆動回路とは、同一基板上に形成され、
前記第１の駆動回路と前記第２の駆動回路とは、前記画素領域の上下左右の４方のうち、同じ方に配置され、
前記第２の配線の数は前記第１の配線の数よりも多く、
前記引き回し配線の数は前記第２の配線の数と同じであることを特徴とする表示装置。 - 請求項１において、
前記複数の第２の配線は前記引き回し配線と平行であることを特徴とする表示装置。 - 請求項１または請求項２において、
前記第１の駆動回路はゲート信号線駆動回路であり、前記第２の駆動回路はソース信号線駆動回路であり、
前記第２の駆動回路は前記第１の駆動回路よりも前記画素領域に近い位置に配置されていることを特徴とする表示装置。 - 請求項１乃至請求項３のいずれか一において、
前記表示装置は透過型であることを特徴とする表示装置。 - 請求項１乃至請求項４のいずれか一において、
前記表示装置を用いることを特徴とする電子機器。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001241463A JP4789369B2 (ja) | 2001-08-08 | 2001-08-08 | 表示装置及び電子機器 |
| TW091116752A TW546597B (en) | 2001-08-08 | 2002-07-26 | Display device |
| US10/211,294 US6862008B2 (en) | 2001-08-08 | 2002-08-05 | Display device |
| KR1020020046259A KR100935415B1 (ko) | 2001-08-08 | 2002-08-06 | 표시장치 |
| CN2009101795791A CN101666951B (zh) | 2001-08-08 | 2002-08-08 | 显示装置 |
| CNB021437408A CN100565311C (zh) | 2001-08-08 | 2002-08-08 | 显示装置 |
| US11/041,454 US7573469B2 (en) | 2001-08-08 | 2005-01-25 | Display device |
| US12/535,734 US9972670B2 (en) | 2001-08-08 | 2009-08-05 | Display device |
| US13/594,944 US9105594B2 (en) | 2001-08-08 | 2012-08-27 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001241463A JP4789369B2 (ja) | 2001-08-08 | 2001-08-08 | 表示装置及び電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003058075A JP2003058075A (ja) | 2003-02-28 |
| JP2003058075A5 JP2003058075A5 (ja) | 2007-12-06 |
| JP4789369B2 true JP4789369B2 (ja) | 2011-10-12 |
Family
ID=19071901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001241463A Expired - Lifetime JP4789369B2 (ja) | 2001-08-08 | 2001-08-08 | 表示装置及び電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (4) | US6862008B2 (ja) |
| JP (1) | JP4789369B2 (ja) |
| KR (1) | KR100935415B1 (ja) |
| CN (2) | CN101666951B (ja) |
| TW (1) | TW546597B (ja) |
Families Citing this family (103)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4789369B2 (ja) * | 2001-08-08 | 2011-10-12 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| US7078322B2 (en) | 2001-11-29 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor |
| US6933527B2 (en) | 2001-12-28 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor device production system |
| EP1326273B1 (en) * | 2001-12-28 | 2012-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4011344B2 (ja) * | 2001-12-28 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6841797B2 (en) * | 2002-01-17 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed over a surface with a drepession portion and a projection portion |
| US6847050B2 (en) | 2002-03-15 | 2005-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and semiconductor device comprising the same |
| DE10308515B4 (de) | 2003-02-26 | 2007-01-25 | Schott Ag | Verfahren zur Herstellung organischer lichtemittierender Dioden und organische lichtemittierende Diode |
| US7250720B2 (en) * | 2003-04-25 | 2007-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP4689188B2 (ja) * | 2003-04-25 | 2011-05-25 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP3947848B2 (ja) | 2003-06-12 | 2007-07-25 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2005005227A (ja) * | 2003-06-16 | 2005-01-06 | Hitachi Displays Ltd | 有機ｅｌ発光表示装置 |
| KR100551046B1 (ko) * | 2003-08-28 | 2006-02-09 | 삼성에스디아이 주식회사 | 유기 이엘 소자 |
| US7532187B2 (en) * | 2004-09-28 | 2009-05-12 | Sharp Laboratories Of America, Inc. | Dual-gate transistor display |
| US7556645B2 (en) * | 2004-05-05 | 2009-07-07 | Direct Flow Medical, Inc. | Translumenally implantable heart valve with formed in place support |
| KR100601324B1 (ko) * | 2004-07-27 | 2006-07-14 | 엘지전자 주식회사 | 유기 전계 발광 소자 |
| US20060054889A1 (en) * | 2004-09-16 | 2006-03-16 | Jang-Soo Kim | Thin film transistor array panel |
| US8619007B2 (en) | 2005-03-31 | 2013-12-31 | Lg Display Co., Ltd. | Electro-luminescence display device for implementing compact panel and driving method thereof |
| DE102006014873B4 (de) * | 2005-03-31 | 2019-01-03 | Lg Display Co., Ltd. | Ansteuerungsverfahren für eine Elektrolumineszenz-Anzeigevorrichtung |
| US20060238463A1 (en) * | 2005-04-26 | 2006-10-26 | Lg Electronics Inc. | Electro luminescence display device |
| KR101227134B1 (ko) * | 2005-07-05 | 2013-01-28 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 |
| KR101149936B1 (ko) * | 2005-04-26 | 2012-05-30 | 엘지디스플레이 주식회사 | 유기전계발광패널 |
| KR100624314B1 (ko) * | 2005-06-22 | 2006-09-19 | 삼성에스디아이 주식회사 | 발광표시장치 및 박막트랜지스터 |
| TWI330726B (en) * | 2005-09-05 | 2010-09-21 | Au Optronics Corp | Display apparatus, thin-film-transistor discharge method and electrical driving method therefor |
| KR101240648B1 (ko) * | 2006-01-10 | 2013-03-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| JP4911983B2 (ja) * | 2006-02-08 | 2012-04-04 | 株式会社 日立ディスプレイズ | 表示装置 |
| TWI336945B (en) | 2006-06-15 | 2011-02-01 | Au Optronics Corp | Dual-gate transistor and pixel structure using the same |
| KR20080009889A (ko) * | 2006-07-25 | 2008-01-30 | 삼성전자주식회사 | 액정 표시 장치 |
| KR101274037B1 (ko) * | 2006-09-25 | 2013-06-12 | 삼성디스플레이 주식회사 | 표시 장치 |
| JP5282372B2 (ja) * | 2007-05-11 | 2013-09-04 | ソニー株式会社 | 表示装置及び電子機器 |
| JP2008292654A (ja) * | 2007-05-23 | 2008-12-04 | Funai Electric Co Ltd | 液晶モジュール |
| WO2009079327A1 (en) * | 2007-12-14 | 2009-06-25 | E. I. Du Pont De Nemours And Company | Backplane structures for electronic devices |
| JP5207885B2 (ja) * | 2008-09-03 | 2013-06-12 | キヤノン株式会社 | 画素回路、発光表示装置及びそれらの駆動方法 |
| JP5298862B2 (ja) * | 2009-01-07 | 2013-09-25 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| KR101310473B1 (ko) * | 2008-10-24 | 2013-09-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US8610155B2 (en) * | 2008-11-18 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, method for manufacturing the same, and cellular phone |
| JP2010157493A (ja) * | 2008-12-02 | 2010-07-15 | Sony Corp | 表示装置およびその製造方法 |
| TWI393947B (zh) * | 2009-06-12 | 2013-04-21 | Au Optronics Corp | 顯示裝置 |
| US20110058770A1 (en) * | 2009-09-10 | 2011-03-10 | E. I. Du Pont De Nemours And Company | Sub-surface engraving of oled substrates for improved optical outcoupling |
| JP5532797B2 (ja) * | 2009-09-29 | 2014-06-25 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2011112724A (ja) * | 2009-11-24 | 2011-06-09 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
| JP2011112723A (ja) * | 2009-11-24 | 2011-06-09 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
| KR101596977B1 (ko) * | 2010-04-05 | 2016-02-23 | 가부시키가이샤 제이올레드 | 유기 ｅｌ 표시 장치 및 그 제어 방법 |
| TWI408472B (zh) * | 2010-04-12 | 2013-09-11 | Wintek Corp | 主動元件陣列基板 |
| KR101142752B1 (ko) * | 2010-04-13 | 2012-05-03 | 삼성모바일디스플레이주식회사 | 평판표시장치 |
| CN102403320B (zh) * | 2010-09-16 | 2015-05-20 | 上海天马微电子有限公司 | 阵列基板及其制作方法、液晶显示面板 |
| CN102466931B (zh) * | 2010-11-03 | 2015-01-21 | 上海天马微电子有限公司 | 阵列基板及其制作方法、液晶显示面板 |
| TWI407406B (zh) * | 2010-12-30 | 2013-09-01 | Au Optronics Corp | 有機發光二極體之像素驅動電路 |
| KR20120089123A (ko) * | 2011-02-01 | 2012-08-09 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN102891163B (zh) * | 2011-07-19 | 2016-09-07 | 群创光电股份有限公司 | 有机电激发光显示装置 |
| TWI467756B (zh) * | 2011-07-19 | 2015-01-01 | Chimei Innolux Corp | 有機電激發光顯示裝置 |
| JP5832399B2 (ja) * | 2011-09-16 | 2015-12-16 | 株式会社半導体エネルギー研究所 | 発光装置 |
| US20130083080A1 (en) | 2011-09-30 | 2013-04-04 | Apple Inc. | Optical system and method to mimic zero-border display |
| KR101910340B1 (ko) | 2011-10-12 | 2018-10-23 | 삼성디스플레이 주식회사 | 내로우 베젤을 갖는 액정표시장치 |
| KR102004710B1 (ko) * | 2011-11-04 | 2019-07-30 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| KR101873723B1 (ko) | 2012-02-02 | 2018-07-04 | 삼성디스플레이 주식회사 | 유기전계발광표시장치 |
| WO2014077175A1 (ja) * | 2012-11-16 | 2014-05-22 | シャープ株式会社 | 駆動モジュール、表示パネル、表示装置、およびマルチディスプレイ装置 |
| KR101906248B1 (ko) * | 2012-12-13 | 2018-10-11 | 엘지디스플레이 주식회사 | 액정 디스플레이 장치 |
| US20140218873A1 (en) * | 2013-01-28 | 2014-08-07 | Motorola Mobility Llc | Symmetrical flat panel display |
| JP5526265B2 (ja) * | 2013-05-31 | 2014-06-18 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| TWI713943B (zh) | 2013-09-12 | 2020-12-21 | 日商新力股份有限公司 | 顯示裝置及電子機器 |
| GB2519085B (en) * | 2013-10-08 | 2018-09-26 | Flexenable Ltd | Transistor array routing |
| CN103941500B (zh) * | 2013-12-11 | 2017-10-24 | 上海天马微电子有限公司 | 一种显示面板和显示装置 |
| KR102180088B1 (ko) * | 2013-12-31 | 2020-11-18 | 삼성디스플레이 주식회사 | 표시 패널 및 그것을 포함하는 표시 장치 |
| US9336709B2 (en) * | 2014-04-25 | 2016-05-10 | Apple Inc. | Displays with overlapping light-emitting diodes and gate drivers |
| CN103985371B (zh) * | 2014-05-31 | 2017-03-15 | 深圳市华星光电技术有限公司 | 柔性拼接显示装置 |
| CN104253147B (zh) | 2014-09-18 | 2017-03-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示设备 |
| JP2016071082A (ja) | 2014-09-29 | 2016-05-09 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
| JP2016071083A (ja) | 2014-09-29 | 2016-05-09 | パナソニック液晶ディスプレイ株式会社 | 表示装置及び駆動回路 |
| US9293102B1 (en) * | 2014-10-01 | 2016-03-22 | Apple, Inc. | Display having vertical gate line extensions and minimized borders |
| CN104360558A (zh) * | 2014-12-08 | 2015-02-18 | 重庆京东方光电科技有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN104503177A (zh) * | 2014-12-23 | 2015-04-08 | 上海天马微电子有限公司 | 一种阵列基板及其制作方法、显示面板 |
| CN104536176B (zh) | 2014-12-25 | 2017-07-14 | 上海天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN104485349B (zh) * | 2014-12-26 | 2017-08-25 | 昆山工研院新型平板显示技术中心有限公司 | 无边框显示屏器件 |
| WO2016151429A1 (en) * | 2015-03-23 | 2016-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Display panel and information processing device |
| WO2016170443A1 (ja) * | 2015-04-20 | 2016-10-27 | 株式会社半導体エネルギー研究所 | 半導体装置および電子機器 |
| CN104865737B (zh) * | 2015-06-15 | 2017-07-25 | 京东方科技集团股份有限公司 | 一种显示面板、其驱动方法及显示装置 |
| CN104934458A (zh) * | 2015-06-29 | 2015-09-23 | 合肥京东方光电科技有限公司 | 显示基板及其制造方法和显示装置 |
| KR20170010141A (ko) * | 2015-07-15 | 2017-01-26 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102349494B1 (ko) * | 2015-08-13 | 2022-01-12 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
| KR102439308B1 (ko) * | 2015-10-06 | 2022-09-02 | 삼성디스플레이 주식회사 | 표시장치 |
| KR102514719B1 (ko) * | 2015-12-30 | 2023-03-28 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조방법 |
| WO2017119338A1 (ja) * | 2016-01-04 | 2017-07-13 | シャープ株式会社 | 表示装置 |
| JP6634302B2 (ja) | 2016-02-02 | 2020-01-22 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN106024838B (zh) * | 2016-06-21 | 2019-04-30 | 武汉华星光电技术有限公司 | 基于混合tft结构的显示元件 |
| KR102612734B1 (ko) | 2016-07-29 | 2023-12-13 | 엘지디스플레이 주식회사 | 표시장치 |
| JP6747156B2 (ja) * | 2016-08-05 | 2020-08-26 | 天馬微電子有限公司 | 表示装置 |
| CN106504689B (zh) * | 2016-11-08 | 2020-02-11 | 深圳市华星光电技术有限公司 | 显示驱动电路及显示面板 |
| CN108172174B (zh) * | 2016-12-07 | 2020-04-07 | 元太科技工业股份有限公司 | 像素阵列基板 |
| CN109307963B (zh) * | 2017-07-28 | 2022-04-29 | 群创光电股份有限公司 | 显示面板以及其驱动方法 |
| CN107481666A (zh) * | 2017-08-16 | 2017-12-15 | 深圳市华星光电半导体显示技术有限公司 | 一种有机发光二极管显示器 |
| US10720109B2 (en) | 2017-08-16 | 2020-07-21 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Organic light emitting diode display device |
| JP2019219629A (ja) * | 2018-06-22 | 2019-12-26 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
| KR102616771B1 (ko) * | 2019-01-17 | 2023-12-22 | 삼성디스플레이 주식회사 | 화소 회로 |
| CN112420735A (zh) * | 2019-08-20 | 2021-02-26 | 友达光电股份有限公司 | 像素阵列基板 |
| CN110488546A (zh) | 2019-08-21 | 2019-11-22 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、液晶显示面板及液晶显示器 |
| US11404449B2 (en) | 2020-04-08 | 2022-08-02 | Tcl China Star Optoelectronics Technology Co., Ltd. | Display panel |
| CN111341209A (zh) * | 2020-04-08 | 2020-06-26 | Tcl华星光电技术有限公司 | 显示面板 |
| KR20210153804A (ko) * | 2020-06-10 | 2021-12-20 | 삼성디스플레이 주식회사 | 개구율 계측 장치 및 이를 포함하는 표시 장치의 열화 보상 시스템 |
| KR20220030467A (ko) | 2020-09-01 | 2022-03-11 | 삼성디스플레이 주식회사 | 디스플레이 패널 및 디스플레이 장치 |
| CN112147824B (zh) * | 2020-09-27 | 2023-01-17 | 合肥京东方显示技术有限公司 | 阵列基板及其制作方法、显示装置 |
| CN112255852A (zh) * | 2020-10-23 | 2021-01-22 | 深圳市华星光电半导体显示技术有限公司 | 显示装置及发光面板 |
| CN114203043B (zh) * | 2021-12-10 | 2022-11-01 | Tcl华星光电技术有限公司 | 阵列基板与显示装置 |
Family Cites Families (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5148301A (en) | 1990-02-27 | 1992-09-15 | Casio Computer Co., Ltd. | Liquid crystal display device having a driving circuit inside the seal boundary |
| EP0603420B1 (en) * | 1992-07-15 | 2001-06-13 | Kabushiki Kaisha Toshiba | Liquid crystal display |
| JPH06202124A (ja) * | 1992-12-26 | 1994-07-22 | Nippondenso Co Ltd | 液晶表示装置 |
| US5694061A (en) * | 1995-03-27 | 1997-12-02 | Casio Computer Co., Ltd. | Semiconductor device having same conductive type MIS transistors, a simple circuit design, and a high productivity |
| JP2939865B2 (ja) * | 1995-07-03 | 1999-08-25 | カシオ計算機株式会社 | 薄膜半導体装置およびそれを用いた表示装置 |
| JPH0982978A (ja) * | 1995-09-20 | 1997-03-28 | Hitachi Ltd | 半導体装置及びこれを用いた液晶表示装置 |
| US5739880A (en) * | 1995-12-01 | 1998-04-14 | Hitachi, Ltd. | Liquid crystal display device having a shielding film for shielding light from a light source |
| JP3737176B2 (ja) * | 1995-12-21 | 2006-01-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP3511861B2 (ja) * | 1996-10-04 | 2004-03-29 | セイコーエプソン株式会社 | 液晶表示パネル及びその検査方法、並びに液晶表示パネルの製造方法 |
| KR100235589B1 (ko) * | 1997-01-08 | 1999-12-15 | 구본준 | 박막트랜지스터 액정표시장치의 구동방법 |
| KR100235590B1 (ko) * | 1997-01-08 | 1999-12-15 | 구본준 | 박막트랜지스터 액정표시장치의 구동방법 |
| KR100204909B1 (ko) * | 1997-02-28 | 1999-06-15 | 구본준 | 엘씨디 소스 드라이버 |
| JP3998755B2 (ja) * | 1997-05-22 | 2007-10-31 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US6465268B2 (en) * | 1997-05-22 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an electro-optical device |
| TWI224221B (en) * | 1998-01-30 | 2004-11-21 | Seiko Epson Corp | Electro-optic apparatus, electronic apparatus using the same, and its manufacturing method |
| GB9803763D0 (en) * | 1998-02-23 | 1998-04-15 | Cambridge Display Tech Ltd | Display devices |
| GB9803764D0 (en) * | 1998-02-23 | 1998-04-15 | Cambridge Display Tech Ltd | Display devices |
| TW561292B (en) * | 1998-04-01 | 2003-11-11 | Seiko Epson Corp | Liquid crystal device, method for manufacturing the liquid crystal device, and electronic apparatus |
| JPH11288001A (ja) | 1998-04-01 | 1999-10-19 | Citizen Watch Co Ltd | 液晶表示装置 |
| JPH11305681A (ja) * | 1998-04-17 | 1999-11-05 | Casio Comput Co Ltd | 表示装置 |
| JPH11305743A (ja) * | 1998-04-23 | 1999-11-05 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP3640527B2 (ja) * | 1998-05-19 | 2005-04-20 | 富士通株式会社 | プラズマディスプレイ装置 |
| KR100292048B1 (ko) * | 1998-06-09 | 2001-07-12 | 구본준, 론 위라하디락사 | 박막트랜지스터액정표시장치의제조방법 |
| US6720944B1 (en) * | 1998-07-27 | 2004-04-13 | Seiko Epson Corporation | Electro-optical device, method of manufacturing same, projector and electronic apparatus |
| JP4069991B2 (ja) * | 1998-08-10 | 2008-04-02 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP2000148096A (ja) * | 1998-11-10 | 2000-05-26 | Hitachi Ltd | デジタル画像信号入力対応周辺回路内蔵型液晶表示装置 |
| US7697052B1 (en) * | 1999-02-17 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Electronic view finder utilizing an organic electroluminescence display |
| US6894758B1 (en) | 1999-03-08 | 2005-05-17 | Seiko Epson Corporation | Liquid crystal device and manufacturing method thereof |
| US6475836B1 (en) * | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP3312691B2 (ja) * | 1999-04-19 | 2002-08-12 | セイコーインスツルメンツ株式会社 | 半導体装置 |
| JP2001222017A (ja) * | 1999-05-24 | 2001-08-17 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
| KR100441484B1 (ko) * | 1999-06-11 | 2004-07-23 | 세이코 엡슨 가부시키가이샤 | 액정장치 및 그 제조방법 |
| JP4092857B2 (ja) * | 1999-06-17 | 2008-05-28 | ソニー株式会社 | 画像表示装置 |
| KR100319098B1 (ko) * | 1999-06-28 | 2001-12-29 | 김순택 | 자동 전력 제어가 가능한 플라즈마 표시패널의 구동방법 및 장치 |
| JP2001075075A (ja) * | 1999-06-29 | 2001-03-23 | Seiko Epson Corp | 液晶装置、および電子機器 |
| US6590553B1 (en) * | 1999-07-23 | 2003-07-08 | Nec Corporation | Liquid crystal display device and method for driving the same |
| JP3746925B2 (ja) * | 1999-08-27 | 2006-02-22 | セイコーエプソン株式会社 | 液晶装置および電子機器 |
| TW540251B (en) * | 1999-09-24 | 2003-07-01 | Semiconductor Energy Lab | EL display device and method for driving the same |
| JP4718670B2 (ja) * | 1999-09-24 | 2011-07-06 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置 |
| JP4906017B2 (ja) * | 1999-09-24 | 2012-03-28 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US6641933B1 (en) * | 1999-09-24 | 2003-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting EL display device |
| TW525122B (en) * | 1999-11-29 | 2003-03-21 | Semiconductor Energy Lab | Electronic device |
| TW465122B (en) * | 1999-12-15 | 2001-11-21 | Semiconductor Energy Lab | Light-emitting device |
| US6922226B2 (en) * | 1999-12-31 | 2005-07-26 | Lg. Philips Lcd Co. Ltd. | Liquid crystal display device implementing improved electrical lines and the fabricating method |
| JP2001194461A (ja) * | 2000-01-07 | 2001-07-19 | Shimadzu Corp | ２次元アレイ型放射線検出器 |
| TW480727B (en) * | 2000-01-11 | 2002-03-21 | Semiconductor Energy Laboratro | Semiconductor display device |
| US6611108B2 (en) * | 2000-04-26 | 2003-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and driving method thereof |
| US6326913B1 (en) * | 2000-04-27 | 2001-12-04 | Century Semiconductor, Inc. | Interpolating digital to analog converter and TFT-LCD source driver using the same |
| US6989805B2 (en) * | 2000-05-08 | 2006-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| TW502236B (en) * | 2000-06-06 | 2002-09-11 | Semiconductor Energy Lab | Display device |
| JP3578110B2 (ja) * | 2000-06-15 | 2004-10-20 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| US7019718B2 (en) * | 2000-07-25 | 2006-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US6825820B2 (en) * | 2000-08-10 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| TW514854B (en) * | 2000-08-23 | 2002-12-21 | Semiconductor Energy Lab | Portable information apparatus and method of driving the same |
| JP2002123228A (ja) * | 2000-10-17 | 2002-04-26 | Seiko Epson Corp | 電気光学パネル、その駆動方法および電子機器 |
| US6693385B2 (en) * | 2001-03-22 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving a display device |
| JP4731718B2 (ja) * | 2001-04-27 | 2011-07-27 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP4789369B2 (ja) * | 2001-08-08 | 2011-10-12 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| KR100480332B1 (ko) * | 2002-04-08 | 2005-04-06 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 액정패널 |
| JP4001066B2 (ja) * | 2002-07-18 | 2007-10-31 | セイコーエプソン株式会社 | 電気光学装置、配線基板及び電子機器 |
| KR20040062065A (ko) * | 2002-12-31 | 2004-07-07 | 엘지.필립스 엘시디 주식회사 | 능동행렬 유기전기발광소자 |
| KR100769190B1 (ko) * | 2003-06-30 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 멀티도메인 액정표시장치 및 이의 제조방법 |
| KR101010162B1 (ko) * | 2004-12-28 | 2011-01-20 | 주식회사 탑 엔지니어링 | 액정표시소자의 실런트 적하장치 |
| KR101125252B1 (ko) * | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 폴리 액정 표시 패널 및 그 제조 방법 |
| US7623097B2 (en) * | 2005-08-17 | 2009-11-24 | Samsung Mobile Display Co., Ltd. | Emission control driver and organic light emitting display device having the same and a logical or circuit for an emission control driver for outputting an emission control signal |
| US20090153796A1 (en) * | 2005-09-02 | 2009-06-18 | Arthur Rabner | Multi-functional optometric-ophthalmic system for testing diagnosing, or treating, vision or eyes of a subject, and methodologies thereof |
| KR20080023466A (ko) * | 2006-09-11 | 2008-03-14 | 삼성에스디아이 주식회사 | 평판 표시 장치 |
| US7796224B2 (en) * | 2006-12-26 | 2010-09-14 | Sony Corporation | Liquid crystal display device |
| JP2008164787A (ja) * | 2006-12-27 | 2008-07-17 | Epson Imaging Devices Corp | 液晶表示装置 |
-
2001
- 2001-08-08 JP JP2001241463A patent/JP4789369B2/ja not_active Expired - Lifetime
-
2002
- 2002-07-26 TW TW091116752A patent/TW546597B/zh not_active IP Right Cessation
- 2002-08-05 US US10/211,294 patent/US6862008B2/en not_active Expired - Lifetime
- 2002-08-06 KR KR1020020046259A patent/KR100935415B1/ko active IP Right Grant
- 2002-08-08 CN CN2009101795791A patent/CN101666951B/zh not_active Expired - Lifetime
- 2002-08-08 CN CNB021437408A patent/CN100565311C/zh not_active Expired - Fee Related
-
2005
- 2005-01-25 US US11/041,454 patent/US7573469B2/en not_active Expired - Fee Related
-
2009
- 2009-08-05 US US12/535,734 patent/US9972670B2/en active Active
-
2012
- 2012-08-27 US US13/594,944 patent/US9105594B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101666951B (zh) | 2012-03-21 |
| US20050140578A1 (en) | 2005-06-30 |
| US9105594B2 (en) | 2015-08-11 |
| CN1407373A (zh) | 2003-04-02 |
| KR20030014598A (ko) | 2003-02-19 |
| US6862008B2 (en) | 2005-03-01 |
| TW546597B (en) | 2003-08-11 |
| US7573469B2 (en) | 2009-08-11 |
| CN101666951A (zh) | 2010-03-10 |
| JP2003058075A (ja) | 2003-02-28 |
| KR100935415B1 (ko) | 2010-01-06 |
| US9972670B2 (en) | 2018-05-15 |
| CN100565311C (zh) | 2009-12-02 |
| US20030030381A1 (en) | 2003-02-13 |
| US20120313907A1 (en) | 2012-12-13 |
| US20100073272A1 (en) | 2010-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4789369B2 (ja) | 表示装置及び電子機器 | |
| CN106935619B (zh) | 显示设备 | |
| JP4506810B2 (ja) | 表示装置 | |
| CN111326560A (zh) | 显示基板和显示装置 | |
| KR102652572B1 (ko) | 플렉서블 전계 발광 표시장치 | |
| KR20190045964A (ko) | 표시 장치 | |
| KR102649145B1 (ko) | 디스플레이 장치 | |
| CN114762125B (zh) | 显示基板及显示装置 | |
| KR20160149385A (ko) | 플렉서블 디스플레이 장치와, 이의 제조 방법 | |
| US11417713B2 (en) | Substrate and manufacturing method therefor, and electronic apparatus | |
| WO2021051729A1 (zh) | 有机发光二极管显示面板及有机发光二极管显示装置 | |
| US7166923B2 (en) | Semiconductor device, electro-optical unit, and electronic apparatus | |
| JP5422991B2 (ja) | 表示装置および表示装置の製造方法 | |
| JP4572510B2 (ja) | エレクトロルミネッセンス表示装置及び電子機器 | |
| JP2006139092A (ja) | 電気光学装置及び電子機器 | |
| US7259736B2 (en) | Electro-optical device, active-matrix substrate, and electronic apparatus | |
| JP2024517206A (ja) | 表示パネル及び表示装置 | |
| WO2023142044A1 (zh) | 显示基板 | |
| WO2023137663A1 (zh) | 显示基板和显示装置 | |
| WO2023159511A1 (zh) | 显示基板及其制备方法、显示装置 | |
| CN116417463A (zh) | 发光显示设备 | |
| CN117098419A (zh) | 一种显示面板及显示装置 | |
| JP2002099227A (ja) | 表示体及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071019 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110719 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4789369 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |