[第1の実施形態]
以下、本開示の第1の実施形態に係る表示装置1について、図面を用いて説明する。なお、本実施形態においては、表示装置1が液晶表示装置である例を説明するが、本発明に係る表示装置1は、液晶表示装置に限定されるものではなく、例えば、有機EL(エレクトロルミネッセンス)表示装置であってもよい。
図1は、本開示の第1の実施形態に係る表示装置1の構成を示す模式図である。図1に示すように、本実施形態に係る表示装置1は、薄膜トランジスタ基板である第1の基板SUBと、この第1の基板SUB内に形成された第1のTFTアレイAR1、及び第2のTFTアレイAR2と、を含む。第1のTFTアレイAR1は、第1の方向に延伸する複数の第1のゲート線GL1と、第1の方向に交差する第2の方向に延伸する複数の第1のソース線SL1と、を含む。第2のTFTアレイAR2は、第1の方向に延伸する複数の第2のゲート線GL2と、第2の方向に延伸する複数の第2のソース線SL2と、を含む。なお、表示装置1は、第1の基板SUBと対向して配置され、カラーフィルタなどを含む対向基板と、対向基板と第1の基板SUBとの間に配置された液晶層と、を含む。液晶層の配置例については、図19、20、及び図21を用いて後述する。
第1のTFTアレイAR1、及び第2のTFTアレイAR2は、第1の方向に互いに隣接して配置されている。また、第1のTFTアレイAR1と第2のTFTアレイAR2とは、互いに電気的に絶縁されている。即ち、第1のTFTアレイAR1にソース信号を供給する第1のソースドライバSDR1、及びゲート信号を供給する第1のゲートドライバGDR1は、第2のTFTアレイAR2にソース信号を供給する第2のソースドライバSDR2、及びゲート信号を供給する第2のゲートドライバGDR2と電気的に接続されていない。
このように、第1のTFTアレイAR1と第2のTFTアレイAR2とを第1の基板SUB内に形成する構成としているため、第1のTFTアレイAR1と第2のTFTアレイAR2との間において境界が視認し難くなる構成を実現することができる。
また、各TFTアレイ(図1に示す例においては、第1のTFTアレイAR1、及び第2のTFTアレイAR2)がそれぞれ別の駆動回路(図1に示す例においては、第1のソースドライバSDR1、第1のゲートドライバGDR1、第2のソースドライバSDR2、及び第2のゲートドライバGDR2)に接続される構成としているため、各駆動回路における画素数の制約を越えて、表示装置1全体としての画素数を増加できる。また、第1のソースドライバSDR1、及び第1のゲートドライバGDR1の駆動を制御する第1のタイミングコントローラTCON1と、第2のソースドライバSDR2、及び第2のゲートドライバGDR2の駆動を制御する第2のタイミングコントローラTCON2とを同期させるために、両者を配線でつなぐ必要がなく、第1のタイミングコントローラTCON1、及び第2のタイミングコントローラTCON2として、汎用のタイミングコントローラを使用することも可能である。
さらに、第1のTFTアレイAR1と第2のTFTアレイAR2とが相互に電気的に絶縁されているため、第1のTFTアレイAR1と第2のTFTアレイAR2との内の一方に何らかの不具合(例えば、駆動回路の故障等)が生じたような場合においても、他方への影響(例えば、不表示状態となること)を抑制することが可能となる。
なお、図1に示す例においては、第1の基板SUBが、第1の方向に延伸する第1の端辺ED1、および第2の端辺ED2と、第2の方向に延伸する第3の端辺ED3、及び第4の端辺ED4と、を有する。第1の端辺ED1と第2の端辺ED2は互いに対向して配置されており、第3の端辺ED3と第4の端辺ED4は互いに対向して配置されている。
第1のソース線SL1にソース信号を供給する第1のソースドライバSDR1は、第1の端辺ED1に沿って配置されている。第1のゲート線GL1にゲート信号を供給する第1のゲートドライバGDR1は、第3の端辺ED3に沿って配置されている。第2のソース線SL2にソース信号を供給する第2のソースドライバSDR2は、第1の端辺ED1に沿って配置されている。第2のゲート線GL2にゲート信号を供給する第2のゲートドライバGDR2は、第4の端辺ED4に沿って配置されている。
本実施形態に示す表示装置1の構成によれば、画像表示を行うための各駆動回路(第1のソースドライバSDR1、第1のゲートドライバGDR1、第2のソースドライバSDR2、及び第2のゲートドライバGDR2)を、第1の基板SUBにおけるいずれかの端辺に沿うように配置することにより、第1のTFTアレイAR1と第2のTFTアレイAR2との間において、各駆動回路を配置しない構成を実現することができる。
なお、図1に示す例においては、各駆動回路が第1の基板SUBとは別体のフィルム上に形成された、所謂COF(Chip on Film)の構成を例に挙げて説明したが、本発明はこの構成に限定されない。例えば、第1の基板SUBがガラス基板を含み、第1の基板SUB上に各駆動回路が形成される所謂COG(Chip on Glass)の構成を採用してもよい。COFの構成の場合、各駆動回路は、第1の基板SUBにおけるいずれかの端辺の外側に配置され、COGの構成の場合、各駆動回路は第1の基板SUBにおけるいずれかの端辺の内側に配置される。COF、COG、いずれの構成においても、各駆動回路は、第1の基板SUBにおけるいずれかの端辺に沿うように配置されている。また、図3以降に示す例においても同様に、COF、COG、いずれの構成を採用してもよい。
図2は、図1に示した第1のTFTアレイAR1と第2のTFTアレイAR2との境界部分を拡大した模式図である。図2に示すように、複数の第1のゲート線GL1と、複数の第2のゲート線GL2とは、それぞれ第1の方向に延伸しており、双方同じ間隔で配置されている。即ち、画素電極PITを挟んで隣り合う2つの第1のゲート線GL1間の第2の方向の距離が、画素電極PITを挟んで隣り合う2つの第2のゲート線GL2間の第2の方向の距離と等しい構成としている。また、図1及び図2に示す例においては、第1のTFTアレイAR1において画素電極PITを挟んで隣り合う2つの第1のソース線SL1間の第1の方向の距離が、第2のTFTアレイAR2において画素電極PITを挟んで隣り合う2つの第2のソース線SL2間の第1の方向の距離と等しい構成としている。また、複数の第1のソース線SL1の内、最も第2のTFTアレイAR2に近い第1のソース線SL1と、複数の第2のソース線SL2の内、最も第1のTFTアレイAR1に近い第2のソース線SL2との第1の方向の距離が、第1のTFTアレイAR1において画素電極PITを挟んで隣り合う2つの第1のソース線SL1間の第1の方向の距離と等しい構成としている。このような構成とすることにより、第1のTFTアレイAR1と第2のTFTアレイAR2との境界の視認性を更に下げることが可能となる。なお、図1においては、図示の便宜上、限られた本数のソース線、ゲート線を図示しているが、実際には、表示装置1は、さらに多くの本数のソース線、ゲート線を有していてもよい。
なお、図1に示す例においては、第1の端辺ED1に沿うように、第1のソースドライバSDR1、及び第2のソースドライバSDR2を配置する例を示したが、第1のソースドライバSDR1、第2のソースドライバSDR2の内の少なくとも一方を第2の端辺ED2に沿うように配置する構成としても構わない。ただし、第1のソースドライバSDR1、及び第2のソースドライバSDR2を、共通の端辺(第1の端辺ED1又は第2の端辺ED2)に沿う構成とすることにより、額縁領域の省スペース化が可能となり望ましい。
なお、図3に示すように、第1のTFTアレイAR1が、第2の方向に延伸し、複数の第1のゲート線GL1と接続された複数の第1のゲート引出線GD1を更に含む構成としてもよい。第1のゲート引出線GD1は、隣り合う2つの第1のソース線SL1間を延伸する。複数の第1のゲート引出線GD1には、第1のゲートドライバGDR1が接続されている。
図4は、図3における第1のゲート線GL1に沿った、第1の基板SUBの垂直断面の一部を示す断面図である。図4に示すように、第1のガラス基板GS1上に形成された複数の第1のゲート線GL1と、複数の第1のゲート引出線GD1と、の間には、第1の絶縁膜IF1が介在している。この第1の絶縁膜IF1に形成されたコンタクトホールCHを介して1つの第1のゲート引出線GD1と1つの第1のゲート線GL1とが電気的に接続されている。第1のゲートドライバGDR1から出力されたゲート信号は、複数の第1のゲート引出線GD1を介して、複数の第1のゲート線GL1に供給される。本実施形態においては、複数の第1のソース線SL1が、複数の第1のゲート引出線GD1と同層に形成されており、複数の第1のソース線SL1と、複数の第1のゲート引出線GD1と、を覆うように、第2の絶縁膜IF2を形成している。第2の絶縁膜IF2の表示面側にはコモン電極CITが形成され、コモン電極CITの表示面側には、画素電極PITが形成されている。コモン電極CITと画素電極PITとの間には第3の絶縁膜IF3が介在している。第3の絶縁膜IF3の表示面側においては、第1の配向膜AF1が、画素電極PITを覆うように形成されている。第1の配向膜AF1の表示面側には液晶層LCが配置されている。液晶層LCの表示面側には、第2の配向膜AF2と、第2のガラス基板GS2とを含む対向基板SUB2が配置されている。なお、第2のガラス基板GS2と第2の配向膜AF2との間に、カラーフィルタやブラックマトリクスが配置された構成としてもよい。
上記図3に示したように、第1のTFTアレイAR1が、複数の第1のゲート引出線GD1を含む構成とすることにより、第1のゲートドライバGDR1を、第1の方向に延伸する第1の端辺ED1、又は第2の端辺ED2に沿って配置することが可能となる。その結果として、第2の方向に延伸する端辺(図3に示す例においては、第3の端辺ED3)に沿って各駆動回路が配置されない構成を実現することができ、この第2の方向に延伸する端辺に沿った額縁領域の更なる省スペース化が可能となり望ましい。
ただし、図1に示したように、各TFTアレイが、ゲート引出線を有さない構成とする方が、配線容量を低減することができるため、高速駆動の観点からは望ましい。
なお、この図3に示す例においては、第2のゲートドライバGDR2は、第2の方向に延伸する第4の端辺ED4に沿って配置され、第2のソースドライバSDR2は、第1の方向に延伸する端辺(図3に示す例においては、第1の端辺ED1)に沿って配置される例を示したが、第1のソースドライバSDR1、第1のゲートドライバGDR1、及び第2のソースドライバSDR2の内の少なくとも一つを第2の端辺ED2に沿うように配置する構成としても構わない。ただし、第1のソースドライバSDR1、第1のゲートドライバGDR1、及び第2のソースドライバSDR2を、共通の端辺(第1の端辺ED1又は第2の端辺ED2)に沿う構成とすることにより、額縁領域の省スペース化が可能となり望ましい。
図5は、図3に示した第1のTFTアレイAR1と第2のTFTアレイAR2との境界部分を拡大した模式図である。図5に示す例では、第1のTFTアレイAR1において、第1の方向に配列された3つの画素電極PITに一本の割合で第1のゲート引出線GD1が配置される構成としている。第1のゲート引出線GD1は、コンタクトホールCHを介して第1のゲート線GL1と電気的に接続されている。また、図5に示す例においては、画素電極PITを挟んで隣り合う2つの第1のゲート線GL1間の第2の方向の距離が、画素電極PITを挟んで隣り合う2つの第2のゲート線GL2間の第2の方向の距離と等しい構成としている。また、第1のTFTアレイAR1において第1の方向に配列された3つの画素電極PITを挟む2つの第1のソース線SL1の第1の方向の距離が、第2のTFTアレイAR2において第1の方向に配列された3つの画素電極PITを挟む2つの第2のソース線SL2の第1の方向の距離と等しい構成としている。境界部分においても同様に、第1の方向に配列された3つの画素電極PITを挟む1つの第1のソース線SL1と、1つの第2のソース線SL2と、の間の第1の方向の距離が、第1方向に配列された3つの画素電極PITを挟む2つの第2のソース線SL2間の第1の方向の距離と等しい構成としている。例えば、複数の第2のソース線SL2の内、第1のTFTアレイAR1に最も近い第2のソース線SL2と、この第2のソース線SL2と第1の方向に配列された3つの画素電極を挟むよう配置された第1のソース線SL1と、の間の第1の方向の距離が、第1のTFTアレイAR1に最も近い第2のソース線SL2と、この第2のソース線SL2と第1の方向に配列された3つの画素電極を挟むように配置された他の第2のソース線SL2と、の間の第1の方向の距離が等しい構成としている。第1のTFTアレイAR1は、第1のゲート引出線GD1を含んでいる。一方、第2のTFTアレイAR1は、ゲート引出線を含んでいない。その結果、第1のTFTアレイAR1における画素電極PITの第1の方向の幅は、第2のTFTアレイAR2における画素電極PITの第1の方向の幅と等しい構成となる。なお、図3においては、図示の便宜上、限られた本数のソース線、ゲート線を図示しているが、実際には、表示装置1は、さらに多くの本数のソース線、ゲート線を有していてもよい。
さらに、図6に示すように、表示装置1が、第1のTFTアレイAR1に隣接し、第1のTFTアレイAR1に対して第2のTFTアレイAR2の反対側に配置された第3のTFTアレイAR3を更に含む構成としてもよい。図6に示す例においては、第3のTFTアレイAR3は、第1の方向に延伸する複数の第3のゲート線GL3と、第2の方向に延伸する複数の第3のソース線SL3と、を含む。このように、本実施形態においては、TFTアレイとは、複数のソース線と複数のゲート線と、これらに接続された複数の薄膜トランジスタとを含む構成を言い、また、TFTアレイが、複数のゲート引出線を更に含んでもよい。
第3のTFTアレイAR3は、第1のTFTアレイAR1、第2のTFTアレイAR2と共通の第1の基板SUB内に形成されており、且つ第1のTFTアレイAR1、及び第2のTFTアレイAR2と電気的に絶縁されている。即ち、第3のTFTアレイAR3に含まれる第3のソースドライバSDR3、及び第3のゲートドライバGDR3は、第1のTFTアレイAR1に含まれる第1のソースドライバSDR1、第1のゲートドライバGDR1、及び第2のTFTアレイAR2に含まれる第2のソースドライバSDR2、第2のゲートドライバGDR2と接続されていない。
このように、第1のTFTアレイAR1、第2のTFTアレイAR2、及び第3のTFTアレイAR3を第1の基板SUB内に形成する構成としているため、3つのTFTアレイ間において境界が視認し難い構成を実現することができる。
また、各TFTアレイがそれぞれ別の駆動回路に接続される構成としているため、各駆動回路における画素数の制約を越えて、表示装置1全体としての画素数を増加させることができる。
さらに、第1のTFTアレイAR1、第2のTFTアレイAR2、及び第3のTFTアレイAR3が互いに電気的に絶縁されているため、第1のTFTアレイAR1、第2のTFTアレイAR2、及び第3のTFTアレイAR3の内のいずれかに、何らかの不具合が生じたような場合においても、他のTFTアレイへの影響を抑制することが可能となる。
図6に示す例においては、複数の第3のゲート線GL3にゲート信号を供給する第3のゲートドライバGDR3が、第1の基板SUBにおける端辺の内、第2のゲートドライバGDR2が沿うように配置された端辺(図6に示す例においては第4の端辺ED4)と対向する端辺(図6に示す例においては第3の端辺ED3)に沿って配置されている。また、複数の第3のソース線SL3にソース信号を供給する第3のソースドライバSDR3が、第1の基板SUBにおける端辺の内、第1の方向に延伸する端辺(図6に示す例においては第1の端辺ED1)に沿って配置されている。
このように本実施形態に示す表示装置1の構成によれば、画像表示を行うための各駆動回路(第1のソースドライバSDR1、第1のゲートドライバGDR1、第2のソースドライバSDR2、第2のゲートドライバGDR2、第3のソースドライバSDR3、及び第3のゲートドライバGDR3)を、第1の基板SUBにおけるいずれかの端辺に沿うように配置することにより、第1のTFTアレイAR1、第2のTFTアレイAR2、及び第3のTFTアレイAR3の間において、各駆動回路を配置しない構成を実現することができる。
なお、図7に示すように、第2のTFTアレイAR2が、第2の方向に延伸し、複数の第2のゲート線GL2と接続された複数の第2のゲート引出線GD2を更に含む構成としてもよい。第2のゲート引出線GD2は、隣り合う2つの第2のソース線SL2間を延伸する。複数の第2のゲート引出線GD2には、第2のゲートドライバGDR2が接続されており、第2のゲートドライバGDR2から出力されたゲート信号は、複数の第2のゲート引出線GD2を介して、複数の第2のゲート線GL2に供給される。
このような構成とすることにより、第2のゲートドライバGDR2を、第1の方向に延伸する第1の端辺ED1、又は第2の端辺ED2に沿って配置することが可能となる。その結果として、第2の方向に延伸する端辺(図7に示す例においては、第4の端辺ED4)に沿って各駆動回路が配置されない構成を実現することができ、額縁領域の更なる省スペース化が可能となり望ましい。
同様に、図7に示すように、第3のTFTアレイAR3が、第2の方向に延伸し、複数の第3のゲート線GL3と接続された複数の第3のゲート引出線GD3を更に含む構成としてもよい。第3のゲート引出線GD3は、隣り合う2つの第3のソース線SL3間を延伸する。複数の第3のゲート引出線GD3には、第3のゲートドライバGDR3が接続されており、第3のゲートドライバGDR3から出力されたゲート信号は、複数の第3のゲート引出線GD3を介して、複数の第3のゲート線GL3に供給される。
このような構成とすることにより、第3のゲートドライバGDR3を、第1の方向に延伸する第1の端辺ED1、又は第2の端辺ED2に沿って配置することが可能となる。その結果として、第2の方向に延伸する端辺(図7に示す例においては、第3の端辺ED3)に沿って各駆動回路が配置されない構成を実現することができ、額縁領域の更なる省スペース化が可能となり望ましい。
また、各駆動回路を第1の方向に延伸する端辺のみに沿うように配置し、第2の方向に延伸する端辺に沿って各駆動回路が配置されない構成とすることにより、表示装置1が取り得る形状の適用可能範囲を広げることが可能となる。例えば、図8に示すように、第1の基板SUBにおいて、第2の方向に延伸する端辺(第3の端辺ED3、第4の端辺ED4)が、第1の方向と第2の方向に交差する第3の方向に湾曲しているような構成においては、第2の方向に延伸する端辺に沿うように各駆動回路を配置することは困難である。しかし、図7に示したように、第2の方向に延伸する端辺に沿って各駆動回路が配置されない構成とすることにより、各駆動回路を、湾曲する端辺を避けて配置することができるため、第1の基板SUBにおいて、第2の方向に延伸する端辺が、第3の方向に湾曲しているような構成に適用することが可能となる。
なお、図7に示す例においては、各駆動回路が第1の端辺ED1に沿って配置される例を示したが、各駆動回路の内の少なくとも一つを第2の端辺ED2に沿うように配置する構成としても構わない。ただし、各駆動回路を、共通の端辺(第1の端辺ED1又は第2の端辺ED2)に沿う構成とすることにより、額縁領域の省スペース化が可能となり望ましい。
ただし、図6に示したように、第2のTFTアレイAR2、第3のTFTアレイAR3が、第2のゲート引出線GD2、第3のゲート引出線GD3を有さない構成とする方が、配線容量を低減することができるため、高速駆動の観点からは望ましい。従って、第2のTFTアレイAR2、第3のTFTアレイAR3を高速駆動する必要がある場合には、図6に示したように、以下のような構成とすることが望ましい。まず、他の2以上のTFTアレイ間に配置された第1のTFTアレイAR1(更に他のTFTアレイが含まれてもよい)については、第2の方向に延伸する第1のゲート引出線GD1を設ける。次に、第1のソースドライバSDR1、第1のゲートドライバGDR1を第1の方向に延伸する端辺(第1の端辺ED1又は第2の端辺ED2)に沿うように配置させる。そして、第1の基板SUBにおける第2の方向に延伸する端辺(第3の端辺ED3又は第4の端辺ED4)に隣接して配置された第2のTFTアレイAR2、第3のTFTアレイAR3については、隣り合う2本の第2のソース線SL2間を延伸する第2のゲート引出線GD2、隣り合う2本の第3のソース線SL3間を延伸する第3のゲート引出線GD3を設けない。そして、各駆動回路(第2のゲートドライバGDR2、第2のソースドライバSDR2、第3のゲートドライバGDR3、及び第3のソースドライバSDR3)を第1の基板SUBのいずれかの端辺に沿うように配置する。このような構成とすることにより、各TFTアレイ間に各駆動回路を配置しない構成と、第1の基板SUBにおける第2の方向に延伸する端辺に隣接して配置されたTFTアレイにおける配線容量を低減する構成とを両立することができる。
図9は、図7に示した第1のTFTアレイAR1と第3のTFTアレイAR3との境界部分を拡大した模式図である。図9に示す例では、第1のTFTアレイAR1において、第1の方向に配列された3つの画素電極PITに2本の割合で第1のゲート引出線GD1が配置され、第3のTFTアレイAR3においては、第1の方向に配列された3つの画素電極PITに1本の割合で第3のゲート引出線GD3が配置される構成としている。第1のTFTアレイAR1において、第1の方向に配列された複数の画素電極PITの内の隣接する二つの画素電極PITの間には、第1のソース線SL1と、第1の第1のゲート引出線GD1と、が交互に配列されている。第3のTFTアレイAR3において、第1の方向に配列された複数の画素電極PITの内の隣接する二つの画素電極PITの間には、1本の第3のソース線SL3、1本の第3のソース線SL3、1本の第3のソース線SL3および1本の第3のゲート引出線GD3が、順番に繰り返し配列されている。第1のゲート引出線GD1は、コンタクトホールCHを介して第1のゲート線GL1と電気的に接続され、第3のゲート引出線GD3は、コンタクトホールCHを介して第3のゲート線GL3と電気的に接続されている。図9に示す例においては、第1のTFTアレイAR1が配置された領域における単位面積当たりの第1のゲート線GL1の本数が、第3のTFTアレイAR3が配置された領域における単位面積当たりの第3のゲート線GL3の本数よりも多い構成としている。同様に、第1のTFTアレイAR1が配置された領域における単位面積当たりの第1のゲート線GL1の本数が、第2のTFTアレイAR2が配置された領域における単位面積当たりの第2のゲート線GL2の本数よりも多い構成としている。また、図9に示す例においては、第1のTFTアレイAR1が配置された領域における単位面積当たりの第1のソース線SL1の本数が、第3のTFTアレイAR3が配置された領域における単位面積当たりの第3のソース線SL3の本数よりも少ない構成としている。同様に、第1のTFTアレイAR1が配置された領域における単位面積当たりの第1のソース線SL1の本数が、第2のTFTアレイAR2が配置された領域における単位面積当たりの第2のソース線SL2の本数よりも少ない構成としている。また、図9に示す例においては、第1のTFTアレイAR1において1つの画素電極PITを挟む2つの第1のゲート線GL1の第2の方向の距離が、第3のTFTアレイAR3において1つの画素電極PITを挟む2つの第3のゲート線GL3の第2の方向の距離よりも小さい構成となっている。同様に、第1のTFTアレイAR1において1つの画素電極PITを挟む2つの第1のゲート線GL1の第2の方向の距離が、第2のTFTアレイAR2において1つの画素電極PITを挟む2つの第2のゲート線GL2の第2の方向の距離よりも小さい構成となっている。なお、図7においては、図示の便宜上、限られた本数のソース線、ゲート線を図示しているが、実際には、表示装置1は、さらに多くの本数のソース線、ゲート線を有していてもよい。
なお、図10に示すように、第2のTFTアレイAR2において、複数の第2のソース線SL2が第1の方向に延伸し、複数の第2のゲート線GL2が第2の方向に延伸し、複数の第2のゲート引出線GD2が第1の方向に延伸する構成としてもよい。
このような構成とすることにより、第2のソースドライバSDR2、及び第2のゲートドライバGDR2を、第2の方向に延伸する端辺(図10に示す例においては、第4の端辺ED4)に沿って配置することが可能となる。
同様に、図10に示すように、第3のTFTアレイAR3おいて、複数の第3のソース線SL3が第1の方向に延伸し、複数の第3のゲート線GL3が第2の方向に延伸し、複数の第3のゲート引出線GD3が第1の方向に延伸する構成としてもよい。
このような構成とすることにより、第3のソースドライバSDR3、及び第3のゲートドライバGDR3を、第2の方向に延伸する端辺(図10に示す例においては、第3の端辺ED3)に沿って配置することが可能となる。
このように、第2のTFTアレイAR2、及び第3のTFTアレイAR3に接続される各駆動回路(第2のソースドライバSDR2、第2のゲートドライバGDR2、第3のソースドライバSDR3、及び第3のゲートドライバGDR3)を第2の方向に延伸する端辺のみに沿うように配置し、第2のTFTアレイAR2、及び第3のTFTアレイAR3が形成された領域において、第1の方向に延伸する端辺に沿って各駆動回路が配置されない構成とすることにより、表示装置1が取り得る形状の適用可能範囲を広げることが可能となる。例えば、図11に示すように、第1の方向に延伸する端辺(第1の端辺ED1、第2の端辺ED2)が、第1の方向と第2の方向に交差する第3の方向に湾曲し、第2のTFTアレイAR2、及び第3のTFTアレイAR3が形成された領域においてその曲率が大きくなるような構成においては、当該領域における第1の方向に延伸する端辺に沿うように各駆動回路を配置すると接続不良などの不具合が起こりやすくなる。しかし、図10に示した構成のように、第2のTFTアレイAR2、及び第3のTFTアレイAR3に接続される各駆動回路を第2の方向に延伸する端辺のみに沿うように配置することにより、各駆動回路を、湾曲する端辺(第1の端辺ED1、第2の端辺ED2)における曲率の高い領域を避けて配置することができる。
図12は、図10に示した第1のTFTアレイAR1と第3のTFTアレイAR3との境界部分を拡大した模式図である。図12に示す例では、第1のTFTアレイAR1において、第1の方向に配列された3つの画素電極PITに2本の割合で第1のゲート引出線GD1が配置され、第3のTFTアレイAR3においては、第2の方向に配列された3つの画素電極PITに1本の割合で第3のゲート引出線GD3が配置される構成としている。第1のゲート引出線GD1は、コンタクトホールCHを介して第1のゲート線GL1と電気的に接続され、第3のゲート引出線GD3は、コンタクトホールCHを介して第3のゲート線GL3と電気的に接続されている。図12に示す例においては、第1のTFTアレイAR1が配置された領域における単位面積当たりの第1のゲート線GL1の本数が、第3のTFTアレイAR3が配置された領域における単位面積当たりの第3のゲート線GL3の本数よりも多い構成としている。同様に、第1のTFTアレイAR1が配置された領域における単位面積当たりの第1のゲート線GL1の本数が、第2のTFTアレイAR2が配置された領域における単位面積当たりの第2のゲート線GL2の本数よりも多い構成としている。また、図12に示す例においては、第1のTFTアレイAR1が配置された領域における単位面積当たりの第1のソース線SL1の本数が、第3のTFTアレイAR3が配置された領域における単位面積当たりの第3のソース線SL3の本数よりも少ない構成としている。同様に、第1のTFTアレイAR1が配置された領域における単位面積当たりの第1のソース線SL1の本数が、第2のTFTアレイAR2が配置された領域における単位面積当たりの第2のソース線SL2の本数よりも少ない構成としている。また、図12に示す例においては、第1のTFTアレイAR1において1つの画素電極PITを挟む2つの第1のゲート線GL1の第2の方向の距離が、第3のTFTアレイAR3において3つの画素電極PITを挟む2つの第3のソース線SL3の第2の方向の距離と等しい構成となっている。同様に、第1のTFTアレイAR1において1つの画素電極PITを挟む2つの第1のゲート線GL1の第2の方向の距離が、第2のTFTアレイAR2において3つの画素電極PITを挟む2つの第2のソース線SL2の第2の方向の距離と等しい構成となっている。なお、図10においては、図示の便宜上、限られた本数のソース線、ゲート線を図示しているが、実際には、表示装置1は、さらに多くの本数のソース線、ゲート線を有していてもよい。
なお、図1乃至図12を用いて上述した例において、各TFTアレイが異なる駆動回路に接続されているため、各TFTアレイのリフレッシュレート(単位時間当たりの画像書換え頻度)を異ならせる構成とすることが可能となる。例えば、第1のTFTアレイAR1が形成された領域においてカーナビゲーションシステムとしての表示を行い、第2のTFTアレイAR2、及び第3のTFTアレイAR3が形成された領域においてカメラモニターシステムとしての表示を行うような場合、第2のTFTアレイAR2、及び第3のTFTアレイAR3において求められる駆動速度は、第1のTFTアレイAR1において求められる駆動速度よりも高くなる。そのため、第2のTFTアレイ、第3のTFTアレイAR3におけるリフレッシュレート(例えば、120Hz)が、第1のTFTアレイAR1におけるリフレッシュレート(例えば、60Hz)よりも高い構成を採用してもよい。
なお、各TFTアレイのドライブレートを異なる構成としてもよい。以下、図13、14を用いて、ドライブレートの概念について説明する。
図13に示す例においては、各画素電極PITが、薄膜トランジスタTFTを介して、それぞれ一本のソース線SLに接続されている。そのため、ゲート線GLからゲート信号が供給され、各薄膜トランジスタTFTがオン状態となるタイミングにおいて、各画素電極PITには、各ソース線SLからのソース信号が、時分割されることなく供給される。
一方、図14に示す例においては、隣り合う2つの画素電極PITが、薄膜トランジスタTFTを介して、共通の一本のソース線SLに接続されている。また、この隣り合う2つの画素電極PITは、それぞれ異なるゲート線GLに接続されており、ゲート信号の伝達に応じて、異なるタイミングでオン状態となる。そして、共通の一本のソース線SLに伝達されたソース信号が時分割されて、隣り合う2つの画素電極PITに供給される。
このように、一つのソース信号を時分割して、n個の画素電極PITに供給する構成を、時分割せずにソース信号を画素電極PITに供給する構成と比較して、n倍のドライブレートを有する構成であると定義する。即ち、図14に示した構成は、図13に示した構成と比較して、2倍のドライブレートを有することになる。別の言い方をすると、複数のゲート線の延伸方向に並んだ各画素電極PITに接続されるゲート線の本数が多い程、ドライブレートは高くなる。例えば、図13に示す例においては、第1の方向に1列に配列された画素電極PITは1本のゲート線GLと接続されている。一方、図14に示す例においては、第1の方向に1列に配列された画素電極PITは2本のゲート線GLと接続されている。そのため、図13に示す例のドライブレートを1とすると、、図14に示す例のドライブレートは2となる。従って、図14に示す例のドライブレートは、図13に示す例のドライブレートと比較して高い。
このドライブレートが高ければ高いほど、ソース線SLの本数を減らすことができるため、ソースドライバの数、又はソースドライバに設けられた端子の数を削減することができ、コスト削減を図ることが可能となる。
一方で、ドライブレートが高ければ高いほど、一つの画素電極PITにソース信号を書き込める時間が短くなる。即ち、n倍のドライブレートの構成においては、一つの画素電極PITにソース信号を書き込める時間は、1/n倍となる。そのため、薄膜トランジスタTFTの性能に応じて、ドライブレートの上限が存在する。特に、リフレッシュレートが高い領域においては、同じドライブレートであっても一つの画素電極PITに書き込める時間が短くなるため、リフレッシュレートが低い領域と比較して、ドライブレートの上限は低くなる。そのため、例えば第1のTFTアレイAR1におけるリフレッシュレートが、第2のTFTアレイAR2におけるリフレッシュレートよりも低いような場合には、第1のTFTアレイAR1におけるドライブレートを第2のTFTアレイAR2のドライブレートよりも高く設定する構成とすることが望ましい。このような構成とすることにより、高速駆動が必要な第2のTFTアレイAR2においてはリフレッシュレートを優先すると共に、高速駆動が不要な第1のTFTアレイAR1においては、コスト削減を優先する構成を実現することができる。
なお、図6、7、及び図10に示したような、第1のTFTアレイAR1におけるドライブレートが、第2のTFTアレイAR2のドライブレートよりも高い構成の場合、第1のTFTアレイAR1が配置された領域における単位面積当たりの第1のゲート線GL1の本数が、第2のTFTアレイAR2が配置された領域における単位面積当たりの第2のゲート線GL2の本数よりも多い構成となる。また、第1のTFTアレイAR1が配置された領域における単位面積当たりの第1のソース線SL1の本数が、第2のTFTアレイAR2が配置された領域における単位面積当たりの第2のソース線SL2の本数よりも少ない構成となる。
図15に示す例においては、第1のTFTアレイAR1が配置された領域における第2の方向の幅が、第2のTFTアレイAR2が配置された領域における第2の方向の幅よりも小さい構成としている。そのため、第1のTFTアレイAR1が配置された領域におけるゲートスキャン方向(第2の方向)の画素数が、第2のTFTアレイAR2が配置された領域におけるゲートスキャン方向(第2の方向)の画素数よりも少ない。その結果、各TFTアレイで、同じ性能の薄膜トランジスタTFTを用いていた場合であっても、第1のTFTアレイAR1におけるリフレッシュレートを、第2のTFTアレイAR2におけるリフレッシュレートよりも高く設定することが可能となる。また、第1のTFTアレイAR1におけるドライブレートを、第2のTFTアレイAR2におけるドライブレートよりも高く設定することが可能となる。なお、図15に示す例においては、第1のTFTアレイAR1が配置された領域における第2の方向の幅が、第2のTFTアレイAR2が配置された領域における第2の方向の幅よりも小さい構成としたが、第2のTFTアレイAR2が配置された領域における第2の方向の幅が、第1のTFTアレイAR1が配置された領域における第2の方向の幅よりも小さい構成としてもよい。そのような構成の場合、第2のTFTアレイAR2におけるリフレッシュレートを、第1のTFTアレイAR1におけるリフレッシュレートよりも高く設定してもよい。また、第2のTFTアレイAR2におけるドライブレートを、第1のTFTアレイAR1におけるドライブレートよりも高く設定してもよい。
なお、図1乃至図15を用いて上述した例において、各TFTアレイが互いに絶縁状態にあるため、各TFTアレイが配置された領域における単位面積当たりの画素数を異ならせる構成とすることも可能である。例えば、第2のTFTアレイAR2において、第1のTFTアレイAR1の解像度よりも高い解像度が要求される場合、第2のTFTアレイAR2が配置された領域における単位面積当たりの画素数を、第2のTFTアレイAR2が配置された領域における単位面積当たりの画素数よりも多い構成としてもよい。
なお、本実施形態における表示装置1は、第1の基板SUB内において、複数の画素電極と対向するように配置されたコモン電極を有している。コモン電極の配置例を示す模式図である図16に示すように、第1のTFTアレイAR1と対向する第1のコモン電極CIT1と、第2のTFTアレイと対向する第2のコモン電極CIT2とを別々に設け、相互に離間して配置することにより電気的に絶縁するとともに、第1のコモン電極CIT1に印加する電圧と、第2のコモン電極CIT2に印加する電圧とを異ならせる構成としてもよい。例えば、上述したドライブレート、及びリフレッシュレートの兼ね合いで、第2のTFTアレイAR2の画素電極PITに対するソース信号の書き込み時間が、第1のTFTアレイAR1の画素電極PITに対するソース信号の書き込み時間よりも短くなる場合がある。そのような場合、第2のTFTアレイAR2において用いる薄膜トランジスタTFTとして、第1のTFTアレイAR1において用いる薄膜トランジスタTFTよりも大きい面積を有するものを使用することが考えられる。薄膜トランジスタTFTの面積が大きくなると、薄膜トランジスタTFTとゲート線GLとの容量結合が大きくなるため、最適なコモン電圧が低くなる。そのため、第2のTFTアレイAR2において用いる薄膜トランジスタTFTとして、第1のTFTアレイAR1において用いる薄膜トランジスタTFTよりも大きい面積を有するものを使用する場合においては、第1のTFTアレイAR1と対向する第1のコモン電極CIT1に印加する電圧よりも、第2のTFTアレイAR2と対向する第2のコモン電極CIT2に印加する電圧を低く設定することが望ましい。同様に、第3のTFTアレイAR3と対向する第3のコモン電極CIT3を、第1のコモン電極CIT1、第2のコモン電極CIT2とは別に設けるとともに、第3のコモン電極CIT3に印加する電圧と、第1のコモン電極CIT1、第2のコモン電極CIT2に印加する電圧とを異ならせる構成としてもよい。
また、各TFTアレイにおける薄膜トランジスタTFTの大きさが異なる場合、所望の明るさを出すのに必要な電圧が変わる。そのため、各TFTアレイに供給するソース信号の階調特性を異ならせる構成としてもよい。図17は、第1のTFTアレイAR1に供給する第1のソース信号の階調特性と、第2のTFTアレイAR2に供給する第2のソース信号の階調特性とを異ならせる例を示す概念図である。図17おいて、実線は、第1のソースドライバSDR1からの出力電圧と階調との関係(第1の階調特性)を示し、破線は、第2のソースドライバSDR2からの出力電圧と階調との関係(第2の階調特性)を示す。例えば、第2のTFTアレイAR2において用いる薄膜トランジスタTFTとして、第1のTFTアレイAR1において用いる薄膜トランジスタTFTよりも大きい面積を有するものを使用する場合、所望の明るさを出すのに必要な電圧値は高くなる。従って、図17に示すように、同じ階調で比較した場合に、第2のソースドライバSDR2からの出力電圧を、第1のソースドライバSDR1からの出力電圧よりも高く設定することが望ましい。
また、各TFTアレイにおけるリフレッシュレートに応じて、各TFTアレイに供給するゲート信号の振幅を異ならせる構成としてもよい。図18において、実線は、第1のゲートドライバGDR1からの出力電圧と時間との関係を示し、破線は、第2のゲートドライバGDR2からの出力電圧と時間との関係を示す。例えば、第2のTFTアレイAR2のリフレッシュレートが、第1のTFTアレイAR1のリフレッシュレートよりも高い場合、第2のゲートドライバGDR2からの出力電圧を、第1のゲートドライバGDR1からの出力電圧よりも大きくすることが望ましい。このような構成とすることにより、第2のゲート線GL2に供給される第2のゲート信号の振幅を、第1のゲート線GL1に供給される第1のゲート信号の振幅よりも大きくすることができ、第2のTFTアレイAR2において、高い応答速度を得ることができる。
また、第1のTFTアレイAR1が形成された領域においてカーナビゲーションシステムのような静止画を表示する場合は、表示画像におけるムラの発生を抑制すべく、第1のゲート線GL1に供給される第1のゲート信号の振幅を、第2のゲート線GL2に供給される第2のゲート信号の振幅よりも小さくすることが望ましい。
図19は、本実施形態における液晶層LCと、液晶層LCの周囲に配置され、第1の基板SUBと、第1の基板SUBと対向して配置される対向基板とを接着するシール部材Lとの配置例を示す模式図である。図19に示す例においては、第1の基板SUB内に複数のTFTアレイが形成されていたとしても、それらの境界位置に関わらず、一つの液晶層LCが、平面視で第1の基板SUB全体に形成されている。このような構成とすることにより、各TFTアレイ間にシール部材が配置されないため、複数のTFTアレイ間における境界の視認性をより下げることが可能となる。
ただし、図20に示すように、TFTアレイ毎に液晶層を分離して設ける構成としてもよい。具体的には、第1のTFTアレイAR1が形成された領域には第1の液晶層LC1を形成し、この第1の液晶層LC1の周囲に第1のシール部材L1を形成する構成としてもよい。同様に、第2のTFTアレイAR2が形成された領域に、第2の液晶層LC2と、第2の液晶層LC2の周囲に配置された第2のシール部材L2と、を形成し、第3のTFTアレイAR3が形成された領域に、第3の液晶層LC3と、第3の液晶層LC3の周囲に配置された第3のシール部材L3と、を形成する構成としてもよい。図20に示した構成であれば、第1の液晶層LC1に用いる液晶材料と、第2の液晶層LC2に用いる液晶材料と、を異ならせることが可能となる。そのため、例えば第2のTFTアレイAR2におけるリフレッシュレートが、第1のTFTアレイAR1におけるリフレッシュレートよりも高い場合には、高速駆動に適した液晶材料を第2の液晶層LC2に用い、通常の液晶材料を第1の液晶層LC1に用いるような構成とすることが望ましい。例えば、第2の液晶層LC2に用いる液晶材料を、第1の液晶層LC1に用いる液晶材料よりも低粘度の材料を用いることが可能である。
さらに、図21に示すように、第1のTFTアレイAR1と第3のTFTアレイAR3との間には第1のシール部材L1の一辺のみを配置し、第1のTFTアレイAR1と第2のTFTアレイAR2との間には第2のシール部材L2の一辺のみを配置する構成としてもよい。このような構成とすることにより、各TFTアレイ間の第1の方向の距離を、その間に配置される一つのシール部材の幅とすることができるため、図20に示した構成と比較して、複数のTFTアレイ間における境界の視認性を下げることが可能となる。
以上、本開示の第1の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。