CN109307963B - 显示面板以及其驱动方法 - Google Patents
显示面板以及其驱动方法 Download PDFInfo
- Publication number
- CN109307963B CN109307963B CN201710633246.6A CN201710633246A CN109307963B CN 109307963 B CN109307963 B CN 109307963B CN 201710633246 A CN201710633246 A CN 201710633246A CN 109307963 B CN109307963 B CN 109307963B
- Authority
- CN
- China
- Prior art keywords
- gate
- circuit structure
- lines
- gate line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0221—Addressing of scan or signal lines with use of split matrices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种显示面板,包括一第一电路结构、一第二电路结构以及一虚置闸极线。第一电路结构与第二电路结构彼此相邻,第一电路结构及第二电路结构沿一第一方向排列,且第一电路结构与第二电路结构彼此电性隔离。虚置闸极线沿着一第二方向延伸,并位于第一电路结构与第二电路结构之间,其中第一方向垂直第二方向。透过虚置闸极线的设置可避免暗线产生。
Description
技术领域
本发明涉及一种显示面板以及其驱动方法,特别是涉及一种分开显示不同区域以构成单一画面的显示面板以及其驱动方法。
背景技术
随着科技日新月异,显示面板显示单一画面的画素数量越来越高,例如4K2K(3840×2160)或8K4K(7680×4320)的显示面板,因此可显示出极精细的影像。不过,随着画素数量越来越高,驱动画素的扫描线数量也越来越多,因此若利用将闸极讯号依序传送至各闸极线的方式来显示出单一画面的时间需花费更长的时间,且会造成画素充电时间不足以及输入讯号的带宽不足的问题。藉此发展出将显示面板所显示的画面切割成上下显示区域,以同时驱动上下显示区域的画素,进而确保画素具有充足的充电时间。然而,透过分割成不同显示区域来分别驱动画素的方法仍有些缺点有待改善,例如:由于不同显示区域中的电容耦合量不相同,使得不同显示区域所显示的影像有灰阶上的差异,或者邻近不同显示区域的画素列会与位于相同显示区域中的其他画素列具有不同的耦合电容值,以致于所显示的画面的中央会产生水平暗线,这些缺点均会造成使用者的不适。
发明内容
本发明的目的之一在于提供一种显示面板以及其驱动方法,以降低不同区域的灰阶值差异,或减少暗线。
本发明的一实施例提供一种显示面板,包括一第一电路结构、一第二电路结构以及一第一虚置闸极线。第一电路结构与第二电路结构彼此相邻,第一电路结构及第二电路结构沿一第一方向排列,且第一电路结构与第二电路结构彼此电性隔离。第一虚置闸极线沿着一第二方向延伸,并位于第一电路结构与第二电路结构之间,其中第一方向垂直第二方向。
本发明的另一实施例提供一种显示面板的驱动方法。首先,提供一显示面板,显示面板包括一第一电路结构与一第二电路结构,第一电路结构与第二电路结构彼此相邻,第一电路结构及第二电路结构沿一第一方向排列,且第一电路结构及第二电路结构彼此电性隔离,第一电路结构包括多条沿第二方向延伸且沿第一方向间隔排列的第一闸极线以及多条沿第一方向延伸且沿第二方向间隔排列的第一数据线,第一数据线重迭第一闸极线。随后,在面板驱动的情况下,量测第一电路结构中最邻近第二电路结构的第一闸极线其中之一的一第一电流值以及第一闸极线中非最邻近第二电路结构与非最远离第二电路结构的第一闸极线其中之一的一第二电流值。然后,计算第一电流值与第二电流值之间的一差值。接着,依据差值,调整输出给第一数据线的多数据讯号。
附图说明
图1所示为本发明第一实施例的显示面板的俯视示意图。
图2A所示为本发明第一实施例显示区中的部分显示面板的放大示意图。
图2B所示为本发明第一实施例的一变化实施例的显示面板的俯视示意图。
图3所示为本发明第一实施例的另一变化实施例的显示面板的俯视示意图。
图4绘示了本发明提供到第一闸极线的第一闸极讯号、提供到第二闸极线的第二闸极讯号以及提供到第一虚置闸极线的补偿讯号的时序图。
图5绘示了本发明对应同一条第一数据线与三条相邻第一闸极线的第一画素的电路示意图。
图6所示为本发明第一实施例的又一变化实施例的显示面板的俯视示意图。
图7A所示为本发明第一实施例的再一变化实施例的显示面板的俯视示意图。
图7B所示为本发明第一实施例的另再一变化实施例的显示面板的俯视示意图。
图8所示为本发明第一实施例的又再一变化实施例的显示面板的俯视示意图。
图9至图11绘示本发明第二实施例的显示面板的驱动方法。
图12绘示了本发明第一区域与第二区域的子区域的俯视示意图。
图13所示为子区域与补偿阶数的关系示意图。
图14至图16绘示本发明第三实施例的显示面板的驱动方法。
附图标记说明:100、200、300、400、500、600、700-显示面板;100a-第一区域;100b-第二区域;102a-第一电路结构;102b-第二电路结构;104-第一虚置闸极线;106-画素电极;108-晶体管;110a-第一闸极驱动组件;110b-第二闸极驱动组件;110c-第三闸极驱动组件;110d-第四闸极驱动组件;112a-第一数据驱动组件;112b-第二数据驱动组件;304-第二虚置闸极线;502a-第一电压补偿线;502b-第二电压补偿线;602-影像传感器;604-治具;DR-显示区;PR-周边区;D1-第一方向;D2-第二方向;Sub-基板;GLA、GLA1-GLAn-第一闸极线;GLB、GLB1-GLBm-第二闸极线;DLA-第一数据线;DLB-第二数据线;PXA-第一画素;PXB-第二画素;CLA-第一共同线;CLB-第二共同线;SA1-San-第一闸极讯号;SB1-SBm-第二闸极讯号;DA-第一数据讯号;DB-第二数据讯号;Cgs1-寄生电容;Cst-储存电容;Cgs2-耦合电容;SDG-补偿讯号;TC-时序控制器;DD-显示组件;DA’、DA”-第三数据讯号;DB’、DB”-第四数据讯号;V1、V1’-第一电压值;V2-第二电压值;ΔV-差值;V3、V3’-第三电压值;V4-第四电压值;Ra-第一子区域;Rb-第二子区域;Rc-第三子区域;Rd-第四子区域;Re-第五子区域;Rf-第六子区域;Rg-第七子区域;Rh-第八子区域;PI-电源控制器;I1-第一电流值;I2-第二电流值;I3-第三电流值;I4-第四电流值;I5-第五电流值;I6-第六电流值;I7-第七电流值;I8-第八电流值;Iga、Igb、Ica、Icb-电流讯号;Vca-第一共同电压讯号;Vcb-第二共同电压讯号。
具体实施方式
为使熟习本发明相关技术领域的技术人员能更进一步了解本发明,下文特列举本发明的多个实施例,并配合所附图式,详细说明本发明的构成内容及所欲达成的功效。这些实施例并非用于限定本发明。此外,可理解的是,术语"包括"和/或"具有",当在本说明书中使用时,指定了所述特征、区域、步骤、操作和/或组件的存在,但并不排除一个或多个其他特征、区域、步骤、操作、组件和/或其组合的存在或增加。应当理解,当诸如层或区域的组件被称为在另一组件(或其变型)"上"或延伸到另一组件"上"时,它可以直接在另一组件上或直接延伸到另一组件上,或者还可以存在***的组件。相反,当称一组件"直接在"另一组件(或其变型)上或者"直接"延伸到另一组件"上"时,不存在***组件。还应当理解,当一组件被称作"电性连接"到另一组件(或其变型)时,它可以直接连接到另一组件或通过一或多个组件间接地连接到另一组件。
请参考图1与图2A,图1所示为本发明第一实施例的显示面板的俯视示意图,图2A所示为本发明第一实施例显示区中的部分显示面板的放大示意图。如图1所示,显示面板100可具有显示区DR以及周边区PR,其中显示区DR具有彼此相邻且沿第一方向D1排列的第一区域100a与第二区域100b。显示面板100可包括第一电路结构102a、第二电路结构102b以及第一虚置闸极线104,设置于基板Sub上。第一电路结构102a设置于第一区域100a中,第二电路结构102b设置于第二区域100b中。第一电路结构102a与第二电路结构102b彼此相邻,第一电路结构102a与第二电路结构102b沿第一方向D1排列且彼此电性隔离,并用以分别显示出第一区域100a的影像与第二区域100b的影像,使第一区域100a的影像与第二区域100b的影像可构成一完整画面影像。并且,第一虚置闸极线104沿着第二方向D2延伸,并位于第一电路结构102a与第二电路结构102b之间的显示区DR中。举例来说,第一方向D1可约略垂直于第二方向D2,此处的垂直意指第一方向D1与第二方向D2的夹角在85度至95度的范围内。值得一提的是,由于第一虚置闸极线104设置于第一电路结构102a与第二电路结构102b之间,因此透过于第一虚置闸极线104中传送讯号,可同时补偿第一电路结构102a邻近第二电路结构102b的一画素PXA之电容耦合量以及第二电路结构102b邻近第一电路结构102a的一画素PXB之电容耦合量,藉此可避免画素PXA或PXB间因电容耦合量的差异造成暗线发生。
如图1与图2A所示,具体而言,第一电路结构102a可包括多条第一闸极线GLA、多条第一数据线DLA以及多个第一画素PXA,第二电路结构102b可包括多条第二闸极线GLB、多条第二数据线DLB以及多个第二画素PXB。于第一电路结构102a中,各第一闸极线GLA沿着第二方向D2延伸,第一数据线DLA重迭于第一闸极线GLA,且位于同一列的第一画素PXA电连接至同一第一闸极线GLA,位于第一区域100a中且位于同一行的第一画素PXA电连接至同一第一数据线DLA。藉此,可透过各第一闸极线GLA与各第一数据线DLA使各第一画素PXA显示出所欲的颜色与亮度,进而使第一区域100a显示出一影像。各第一画素列与各第一闸极线GLA可沿着第一方向D1依序交替排列。于第一电路结构102a中,第一闸极线GLA可区分为从基板Sub的上侧边排列到第一虚置闸极线104(即沿着第一方向D1的箭头方向依序排列)的第1条第一闸极线GLA1至第n条第一闸极线GLAn,其中n为正整数。
另外,于第二电路结构102b中,各第二闸极线GLB沿着第二方向D2延伸,第二数据线DLB重迭于第二闸极线GLB,且位于同一列的第二画素PXB电连接至同一第二闸极线GLB,位于第二区域100b中且位于同一行的第二画素PXB电连接至同一第二数据线DLB。藉此,可透过各第二闸极线GLB与各第二数据线DLB使各第二画素PXB显示出所欲的颜色与亮度,进而使第二区域100b显示出另一影像,如此一来第一区域100a与第二区域100b所呈现的影像可构成一完整且具有高画素数量的画面。于本实施例中,为使第一区域100a与第二区域100b所呈现的影像的结合不易被用户察觉,第一区域100a的第一画素PXA行的数量可与第二区域100b的第二画素PXB行的数量相同,因此第一数据线DLA的数量需与第二数据线DLB的数量相同,但不限于此。各第二画素列与各第二闸极线GLB可沿着第一方向D1依序交替排列。于第二电路结构102b中,第二闸极线GLB可区分为从基板Sub的下侧边排列到第一虚置闸极线104(即沿着相反于第一方向D1的箭头的方向依序排列)的第1条第二闸极线GLB1至第m条第二闸极线GLBn,其中m为正整数。于本实施例中,为避免第一电路结构102a与第二电路结构102b相互影响,第一数据线DLA并未重迭于第二闸极线GLB,第二数据线DLB并未重迭于第一闸极线GLA,且第一数据线DLA与第二数据线DLB彼此分隔。此外,各第一画素PXA可包括包括一第一画素电极106a以及一第一晶体管108a。各第二画素PXB可包括一第二画素电极106b以及一第二晶体管108b,其中各第一晶体管108a的闸极、源极与汲极可分别电连接到对应的第一闸极线GLA、对应的第一数据线DLA以及对应的第一画素电极106a,各第二晶体管108b的闸极、源极与汲极可分别电连接到对应的第二闸极线GLB、对应的第二数据线DLB以及对应的第二画素电极106b。值得说明的是,第一晶体管108a与第一闸极线GLA的连接结构以及第二晶体管108b与第二闸极线GLB的连接结构可相对于第一虚置闸极线104呈镜像对称,以使第一电路结构102a的第一画素PXA的电容耦合量与第二电路结构102b的第二画素PXB的电容耦合量相同,进而降低第一画素PXA与第二画素PXB所显示的灰阶差异。于本实施例中,各第一晶体管108a位于对应的第一闸极线GLA其中之一及第一虚置闸极线104之间,各第二晶体管108b位于对应的第二闸极线GLB其中之一及第一虚置闸极线104之间,但不限于此。于一变化实施例中,如图2B所示,各第一闸极线GLA可位于对应的第一晶体管108a其中之一及第一虚置闸极线104之间,且各第二闸极线GLB可位于对应的第二晶体管108b其中之一及第一虚置闸极线104之间。熟习本发明相关技术领域的技术人员应可知各画素可还包括其他组件,例如液晶层、共同电极、彩色滤光片或其他组件或膜层,因此在此不多赘述。
于本实施例中,第一电路结构102a还可包括多条第一共同线CLA,各第一共同线CLA分别相邻于对应的第一闸极线GLA设置,且第二电路结构102b还包括多条第二共同线CLB,各第二共同线CLB分别相邻于对应的第二闸极线GLB设置。举例而言,各第一闸极线GLA可设置于对应的第一共同线CLA与第一画素列之间。各第二闸极线GLB可设置于对应的第二共同线CLB与第二画素PXB之间。藉此,第一电路结构102a与第二电路结构102b可彼此对称于第一虚置闸极线104,但不限于此。于另一实施例中,各第一共同线CLA也可设置于对应的第一闸极线GLA与第一画素列之间,或第一画素列位于对应的第一闸极线GLA与第一共同线CLA之间。同理,各第二共同线CLB设置于对应的第二闸极线GLB与第二画素列之间,或第二画素列位于对应的第二闸极线GLB与第二共同线CLB之间。
此外,显示面板100还可包括第一闸极驱动组件110a与第二闸极驱动组件110b,设置于周边区PR中。第一闸极驱动组件110a设置于第一电路结构102a的第一闸极线GLA延伸出的一侧。第二闸极驱动组件110b设置于第二电路结构102b的第二闸极线GLB延伸出的一侧,以使是第二闸极线GLB的一端可电连接到第二闸极驱动组件110b,藉此透过第二闸极驱动组件110b可分别于不同时间点传送闸极讯号至对应的第二闸极线GLB。第一闸极驱动组件110a与第二闸极驱动组件110b可均设置于基板Sub的一侧边(例如左侧边)与显示区域DR之间或分别设置于显示区域DR的两相对侧边与显示区域DR之间。此外,本实施例的第一虚置闸极线104的一端可延伸到周边区PR并电连接到第一闸极驱动组件110a,以透过第一闸极驱动组件110a提供补偿讯号,但不限于此。于另一实施例中,第一虚置闸极线104的一端也可选择电连接到第二闸极驱动组件110b,以透过第二闸极驱动组件110b提供补偿讯号。
于本实施例中,显示面板100还可包括第三闸极驱动组件110c与第四闸极驱动组件110d。第一电路结构102a设置于第一闸极驱动组件110a与第三闸极驱动组件110c之间,使得第一闸极驱动组件110a与第三闸极驱动组件110c分别电连接到第一电路结构102a的两相对侧。第二电路结构102b设置于第二闸极驱动组件110b与第四闸极驱动组件110d之间,使得第二闸极驱动组件110b与第四闸极驱动组件110d分别电连接到第二电路结构102b的两相对侧。此即所谓的双边驱动。举例而言,第一电路结构102a中的奇数条第一闸极线GLA1-GLA(n-1)的一端分别延伸到周边区PR并电连接到第一闸极驱动组件110a,偶数条第一闸极线GLA2-GLA(n)的一端分别延伸到周边区PR并电连接到第三闸极驱动组件110c,因此透过第一闸极驱动组件110a与第三闸极驱动组件110c可依据第一闸极线GLA1-GLAn的排列顺序于不同的时间点传送闸极讯号至对应的第一闸极线GLA1-GLAn,但不限于此。第二电路结构102b中的奇数条第二闸极线GLA1-GLA(m-1)的一端分别延伸到周边区PR并电连接到第二闸极驱动组件110b,偶数条第二闸极线GLB2-GLB(m)的一端分别延伸到周边区PR并电连接到第四闸极驱动组件110d,因此透过第二闸极驱动组件110b与第四闸极驱动组件110d可依据第二闸极线GLB1-GLBm的排列顺序于不同的时间点传送闸极讯号至对应的第二闸极线GLB1-GLBm,但不限于此。于另一实施例中,第一虚置闸极线104的一端也可电连接到第三闸极驱动组件110c或第四闸极驱动组件110d。于另一变化实施例中,如图3所示,显示面板200也可不包括第三闸极驱动组件110c与第四闸极驱动组件110d,而仅为单边驱动。因此,各第一闸极线GLA的一端可均电连接到第一闸极驱动组件110a,并透过第一闸极驱动组件110a传送闸极讯号至对应的第一闸极线GLA1-GLAn。同理,各第二闸极线GLB的一端可均电连接到第二闸极驱动组件110b,并透过第二闸极驱动组件110b传送闸极讯号至对应的第二闸极线GLB1-GLBm。
此外,显示面板100还可包括多个第一数据驱动组件112a以及多个第二数据驱动组件112b,第一电路结构102a设置于第一数据驱动组件112a与第二电路结构102b之间,第二电路结构102b设置于第二数据驱动组件112b与第一电路结构102a之间,且第一数据驱动组件112a分别电连接各第一数据线DLA,用以传送数据讯号至第一区域100a中的第一画素PXA,第二数据驱动组件112b分别电连接各第二数据线DLB,用以传送数据讯号至第二区域100b中的第二画素PXB。
下文将进一步说明本实施例的显示面板的驱动方法,并具体说明本实施例改善暗线的方式。请参考图4并搭配图1与图2A。图4绘示了本发明在显示单一画面中提供到第一闸极线的第一闸极讯号、提供到第二闸极线的第二闸极讯号以及提供到第一虚置闸极线的补偿讯号的时序图。如图1、图2A与图4所示,于本实施例中,第一闸极驱动组件110a与第三闸极驱动组件110c会沿着第一闸极线GLA1-GLAn的排列顺序(即沿着第一方向D1的箭头方向)依序将第一闸极讯号SA1-SAn分别提供至第1条第一闸极线GLA1至第n条第一闸极线GLAn,举例来说,第一闸极驱动组件110a提供第一闸极讯号SA1、SA3…SA(n-1)至奇数条之第一闸极线GLA1、GLA3…GLA(n-1),而第三闸极驱动组件110c提供第一闸极讯号SA2、SA4…SAn至偶数条之第一闸极线GLA2、GLA4…GLAn。第二闸极驱动组件110b与第四闸极驱动组件110d会沿着第二闸极线GLB1-GLBm的排列顺序(即沿着相反于第一方向D1的箭头的方向)依序将第二闸极讯号SB1-SBm依序将第二闸极讯号SB1-SBm分别提供至第1条第二闸极线GLB1至第m条第二闸极线GLAm,举例来说,第二闸极驱动组件110b提供第二闸极讯号SB1、SB3…SB(m-1)至奇数条之第二闸极线GLB1、GLB3…GLB(m-1),而第四闸极驱动组件110d提供第二闸极讯号SB2、SB4…SBm至偶数条之第二闸极线GLB2、GLB4…GLBm。于另一实施例中,第二闸极讯号SB1-SBm传送到的二闸极线GLB的顺序也可为沿着第二闸极线GLBm-GLB1的排列顺序,也就是沿着第一方向D1的箭头方向,依序提供至第m条第二闸极线GLBm至第1条第二闸极线GLA1。值得说明的是,由于本实施例的第一闸极线GLA的数量与第二闸极线GLB的数量相同,即n=m,因此各第一闸极讯号SA1-SAn可分别与对应的第二闸极讯号SB1-SBm同步。举例而言,各第一闸极讯号SA1-SAn可分别与对应的第二闸极讯号SB1-SBm相同。藉此可降低第一区域100a的影像与第二区域100b的影像之间的可鉴别度,以避免使用者感到不适。于本实施例中,第一数据驱动组件112a可提供多个第一数据讯号DA分别至对应的第一数据线DLA,且第二数据驱动组件112b可提供多个第二数据讯号DB分别至对应的第二数据线DLB。图4以单一第一数据线DLA的第一数据讯号DA以及单一第二数据线DLB的第二数据讯号DB为例,但不以此为限。如图4所示,以第一画素PXA与第二画素PXB显示相同的灰阶为例,第一数据讯号DA在对应各第一闸极讯号SA1-SAn的时间点具有相同的电压值,第二数据讯号DB在对应各第二闸极讯号SB1-SBm的时间点具有相同的电压值,且第一数据讯号DA的电压值可与第二数据讯号DB的电压值相同。
请进一步参考图5,其绘示了本发明对应同一条第一数据线与三条相邻第一闸极线的第一画素的电路示意图。如图2A与图5所示,每个第一画素PXA除了第一晶体管108a之外,还可包括闸极与源极之间的寄生电容Cgs1以及储存电容Cst,且每条第一闸极线GLA会与相邻列的第一画素电极106a之间产生耦合电容Cgs2。举例而言,以对应同一条第一数据线DLA而言,三相邻第一画素PXA的第一画素电极106a与不同的第一共同线CLA之间分别具有储存电容Cst,且当第2条第一闸极线GLA2设置于对应第1条第一闸极线GLA1的第一画素电极106a以及与其电连接的第一画素电极106a之间时,第2条第一闸极线GLA2还会与对应第1条第一闸极线GLA1的第一画素电极106a产生耦合电容Cgs2。同理,第3条第一闸极线GLA3还会与对应第2条第一闸极线GLA2的第一画素电极106a产生耦合电容Cgs2。以此类推,第n条第一闸极线GLAn会与对应第(n-1)条第一闸极线GLA(n-1)的第一画素电极106a产生耦合电容Cgs2。由于对应非最邻近第二电路结构102b与非最远离第二电路结构102b的第2条第一闸极线GLA2至第(n-1)条第一闸极线GLA(n-1)的储存电容Cst与其他组件之间的电容耦合量约略相同,因此对应非最邻近第二电路结构102b且非最远离第二电路结构102b的第2条第一闸极线GLA2至第(n-1)条第一闸极线GLA(n-1)的第一画素PXA可具有约略相同的馈通(feed-through)效应,使得在提供相同数据讯号时可显示出相同的灰阶。值得一提的是,由于本实施例的第一电路结构102a与第二电路结构102b彼此对称,因此不仅对应非最邻近第一电路结构102a与非最远离第一电路结构102a的第2条第二闸极线GLB2至第(m-1)条第二闸极线GLB(m-1)的储存电容Cst与其他组件之间的电容耦合量可约略相同之外,当提供第一闸极讯号SA1-SAn至第一闸极线GLA的方向是与提供第二闸极讯号SB1-SBm至第二闸极线GLB的方向相反时,对应非最邻近第一电路结构102a且非最远离第一电路结构102a的第2条第二闸极线GLB2至第(m-1)条第二闸极线GLB(m-1)的储存电容Cst与其他组件之间的电容耦合量还可与对应非最邻近第二电路结构102b且非最远离第二电路结构102b的第2条第一闸极线GLA2至第(n-1)条第一闸极线GLA(n-1)的储存电容Cst与其他组件之间的电容耦合量相同,因此在提供相同数据讯号时第一画素PXA与第二画素PXB可显示出相同的灰阶,进而避免第一区域100a的影像与第二区域100b的影像有灰阶上的差异。
此外,请同时参考图4,为了避免位于显示区DR中央对应第n条第一闸极线GLAn的第一画素PXA因电容耦合量与对应非最邻近第二电路结构102b且非最远离第二电路结构102b的第2条第一闸极线GLA2至第(n-1)条第一闸极线GLA(n-1)的其中一第一画素PXA的电容耦合量不同,以及避免对应第m条第二闸极线GLBm的第二画素PXB的电容耦合量与对应非最邻近第一电路结构102a且非最远离第一电路结构102a的第2条第二闸极线GLB2至第(m-1)条第二闸极线GLB(m-1)的其中一第二画素PXB的电容耦合量不同,以减缓显示出的灰阶差异,也就是避免暗线产生,本实施例透过于第n条第一闸极线GLAn与第m条第二闸极线GLBm之间设置第一虚置闸极线104,并于第一虚置闸极线104中提供补偿讯号SDG,以同时补偿对应第n条第一闸极线GLAn的第一画素PXA以及对应第m条第二闸极线GLBm的第二画素PXB的电容耦合量,进而让对应第n条第一闸极线GLAn的第一画素PXA的电容耦合量可与对应第2条第一闸极线GLA2至第(n-1)条第一闸极线GLA(n-1)的第一画素PXA的电容耦合量相同,并让对应第m条第二闸极线GLBm的第二画素PXB的电容耦合量与对应第2条第二闸极线GLB2至第(m-1)条第二闸极线GLB(m-1)的第二画素PXB的电容耦合量相同,使得对应第n条第一闸极线GLAn的第一画素PXA以及对应第m条第二闸极线GLBm的第二画素PXB可显示出与对应第2条第一闸极线GLA2至第(n-1)条第一闸极线GLA(n-1)的第一画素PXA以及对应第2条第二闸极线GLB2至第(m-1)条第二闸极线GLB(m-1)的第二画素PXB相同的灰阶,进而可解决水平暗线的问题。于本实施例中,补偿讯号SDG可与各第一闸极讯号SA1-SAn具有相同的脉冲宽度以及相同的电压,且补偿讯号SDG的起始时间是紧接在第一闸极讯号SAn与第二闸极讯号SBm结束之后。
由上述可知,本实施例的显示面板100透过第一电路结构102a与第二电路结构102b的对称以及第一虚置闸极线104的设置可解决不同区域显示不同灰阶的问题,或画素中央有水平暗线的问题,进而避免使用者的不适。
于又一变化实施例中,如图6所示,显示面板300还可包括一第二虚置闸极线304,沿着该第二方向D2延伸,且第二虚置闸极线304位于第一电路结构102a与第二电路结构102b之间。于此变化实施例中,第一虚置闸极线104与第二虚置闸极线304可分别电连接不同的第一闸极驱动组件110a与第二闸极驱动组件110b。于另一实施例中,第二虚置闸极线304的一端也可选择性电连接至第四闸极驱动组件110d,但不以此为限。
于再一变化实施例中,如图7A所示,相较于上述第一实施例,本变化实施例的显示面板400中,第一晶体管108a与第一闸极线GLA的连接结构以及第二晶体管108b与第二闸极线GLB的连接结构可彼此相同。于本变化实施例中,各第一晶体管108a可位于对应的第一闸极线GLA其中之一及第一虚置闸极线104之间,且各第二闸极线GLB位于对应的第二晶体管108b其中之一及第一虚置闸极线104之间。于一实施例中,第一虚置闸极线104也可电连接第二闸极驱动组件110b,而非第一闸极驱动组件110a。于此变化实施例中,第一虚置闸极线104也可电连接第一闸极驱动组件110b,而非第二闸极驱动组件110a。于另再一变化实施例中,如图7B所示,各第一闸极线GLA可位于对应的第一晶体管108a其中之一及第一虚置闸极线104之间,且各第二晶体管108b位于对应的第二闸极线GLB其中之一及第一虚置闸极线104之间。
于又再一变化实施例中,如图8所示,本变化实施例的显示面板500的第一电路结构102a还可包括多条沿第二方向D2延伸且沿第一方向D1间隔排列的第一电压补偿线502a,且各第一电压补偿线502a对应第一闸极线GLA其中之一。各第一电压补偿线502a可相邻对应的第一闸极线GLA设置。第二电路结构102b还可包括多条沿第二方向D2延伸且沿第一方向D1间隔排列的第二电压补偿线502b,且各第二电压补偿线502b对应第二闸极线GLB其中之一。各第二电压补偿线502b可相邻对应的第二闸极线GLB设置。于本变化实施例中,各第一闸极线GLA设置于对应的第一电压补偿线502a其中之一与第一虚置闸极线104之间,且各第二闸极线GLB设置于对应的第二电压补偿线502b其中之一与第一虚置闸极线104之间,但不限于此。
本发明解决不同区域所显示的影像有灰阶上的差异以及暗线问题的方式并不以上述实施例为限。下文将继续揭示本发明的其它实施例,然为了简化说明并突显各实施例之间的差异,下文中使用相同标号标注相同组件,并不再对重复部分作赘述。
请参考图9至图11,且一并参考图2A。图9至图11绘示本发明第二实施例的显示面板的驱动方法。如图2A、图9与图10所示,显示面板600除了包括显示组件DD之外可还包括时序控制器TC,用以控制各第一闸极讯号SA1-SAn提供至第一闸极线GLA的时间与各第二闸极讯号SB1-SBm提供至第二闸极线GLB的时间,并控制第一数据讯号DA以及第二数据讯号DB的电压值。显示组件DD可为设置于显示区DR中的组件,如图2A所示,因此在此不多赘述。于另一实施例中,显示组件DD可选择性不包括虚置闸极线。
于本实施例中,首先将多个第一闸极讯号SA1-SAn沿着第一闸极线GLA1-GLAn的排列顺序分别依序提供至对应的第一闸极线GLA,并将多个第二闸极讯号SB1-SBm沿着第二闸极线GLB1-GLBm的排列顺序分别依序提供至对应的第二闸极线GLB,且提供第一数据讯号DA至第一数据线DLA以及提供第二数据讯号DB至第二数据线DLB。然后,利用影像传感器602侦测显示面板600所显示的影像,即侦测最邻近第二区域100b的第一画素PXA的灰阶值与非最邻近与最远离第二区域100b的第一画素PXA的灰阶值之间的差值。由于最邻近第二区域100b的第一画素PXA与非最邻近与最远离第二区域100b的第一画素PXA的电容耦合量并不相同,且本实施例在显示单一画面中第一闸极讯号SAn传送至第一闸极线GLAn之后并无进一步传送额外的第一闸极讯号,因此第一共同电压讯号Vca在对应第一闸极讯号SAn时间点的电压与对应其他第一闸极讯号SA1-SA(n-1)时间点的电压并不相同,如此造成对应第一闸极讯号SAn时间点的第一数据讯号DA与第一共同电压讯号Vca之间的电压差会降低,进而产生暗线。同理,第二共同电压讯号Vcb在对应第二闸极讯号SAm时间点的电压与对应其他第二闸极讯号SB1-SB(m-1)时间点的电压并不相同。因此,透过影像传感器602可侦测暗线与非暗线的亮度差异,即灰阶值差异。于本实施例中,差值可透过计算机从影像传感器602所拍摄的影像差异中计算出。接着,利用治具604将此差值输入至时序控制器TC中。随后,如图11所示,时序控制器TC可依据此差值于最邻近第二电路结构102b的第一闸极线GLAn再次接收第一闸极讯号SAn时,调整输出给第一数据线DLA的多第一数据讯号。举例而言,将第一数据讯号DA调整为第三数据讯号DA’。当对应第三数据讯号DA’的第一画素PXA显示相同的灰阶时,第三数据讯号DA’对应最邻近第二电路结构102b的第一闸极线GLAn(即对应第一闸极讯号SAn)的第一电压值V1大于或小于第三数据讯号DA’对应非最邻近第二电路结构102b且非最远离第二电路结构102b的第一闸极线GLA2-GLA(n-1)其中之一(即对应第一闸极讯号SA2-SA(n-1))的第二值V2。值得说明的是,透过上述侦测到的差值来调整对应第一闸极讯号SAn的第三数据讯号的第一电压值V1可补偿最邻近第二电路结构102b的第一画素PXA所呈现的影像与非最邻近第二电路结构102b且非最远离第二电路结构102b的第一画素PXA所呈现的影像之间的差异,进而降低灰阶值差异,并避免暗线产生。举例而言,第一电压值V1大于第二电压值V2,且第一电压值V1与第二电压值V2之间的差值ΔV可视为一补偿值,但不限于此。也就是说,可提高对应第一闸极讯号SAn的第三数据讯号的电压值至大于对应其他第一闸极讯号SA1-SA(n-1)的电压值,以弥补电容耦合量的不足,进而改善暗线。同样地,第二数据讯号DB可调整为第四数据讯号DB’,其中当对应第四数据讯号DB’的第二画素PXB显示相同的灰阶时,第四数据讯号DB’对应最邻近第一电路结构102a的第二闸极线GLBm的第三电压值V3大于或小于第四数据讯号DB’对应非最邻近第一电路结构102a与非最远离第一电路结构102a的第二闸极线GLB2-GLB(m-1)其中之一的第四电压值V4。
于本实施例中,时序控制器TC所增加的补偿值可为补偿系数乘上补偿阶数,其中补偿阶数=1±N,N可为0.5,1,2,3…等。补偿系数则另依据欲补偿的第一画素PXA距离第一闸极驱动组件110a的长短来决定。请参考图12,其绘示了本发明第一区域与第二区域的子区域的俯视示意图。如图12所示,第一区域100a可包括第一子区域Ra与第二子区域Rb,且第一子区域Ra较第二子区域Rb邻近第一闸极驱动组件110a。位于第一子区域Ra中且对应最邻近第二区域100b的第一子画素PXA的补偿系数可小于或等于位于第二子区域Rb中且对应最邻近第二区域100b的第一子画素PXA的补偿系数。举例而言,位于第一子区域Ra中且对应最邻近第二区域100b的第一子画素PXA的补偿值可为1灰阶,而位于第二子区域Rb中且对应最邻近第二区域100b的第一子画素PXA的补偿值可为1或2灰阶。于本实施例中,第一子区域Ra的第一子画素PXA与第二子区域Rb的第一子画素PXA分别透过不同的第一数据线DLA电连接至不同的第一数据驱动组件112a。于本实施例中,第一区域100a还可包括第五子区域Re与第六子区域Rf。当显示面板600为单边驱动时,对应第五子区域Re的补偿值与对应第六子区域Rf的补偿值大于或等于对应第二子区域Rb的补偿值,且可依序递增,例如如图13所示。第二区域100b可包括第三子区域Rc、第四子区域Rd、第七子区域Rg与第八子区域Rh。由于第二区域100b可相同于第一区域100a的补偿方式,因此在此不多赘述。于本实施例中,第三子区域Rc的第二子画素PXB与第四子区域Rd的第二子画素PXB分别透过不同的第二数据线DLB电连接至不同的第二数据驱动组件112b。
请参考图14至图16,且一并参考图2A与图10。图14至图16绘示本发明第三实施例的显示面板的驱动方法。如图14所示,相较于第二实施例,显示面板700还包括电源控制器PI,电连接至显示组件DD与时序控制器TC,用以提供电源讯号至显示组件DD。于本实施例中,首先提供显示组件DD,其可为设置于显示区DR中的组件,如图2A所示。然后,驱动显示面板600。举例而言,将多个第一闸极讯号SA1-SAn沿着第一闸极线GLA1-GLAn的排列顺序分别依序提供至对应的第一闸极线GLA,并将多个第二闸极讯号SB1-SBm沿着第二闸极线GLB1-GLBm的排列顺序分别依序提供至对应的第二闸极线GLB,且提供第一数据讯号DA至第一数据线DLA以及提供第二数据讯号DB至第二数据线DLB。
然后,在显示面板600驱动的情况下,利用时序控制器TC量测各第一闸极线GLA的电流讯号Iga,以获得最邻近第二电路结构102b的第一闸极线GLAn的第一电流值I1以及非最邻近第二电路结构102b且非最远离第二电路结构102b的第一闸极线GLA2-GLA(n-1)其中之一的第二电流值I2,或量测各第一共同线CLA的电流讯号Ica,以获得最邻近第二电路结构102b的第一共同线CLA的第三电流值I3以及非最邻近第二电路结构102b且非最远离第二电路结构102b的第一共同线CLA其中之一的第四电流值I4。其中,显示面板600驱动的情况系指使面板运作在正常操作的情况下。于本实施例中,时序控制器TC还可量测各第二闸极线GLB的电流讯号Igb,以获得最邻近第一电路结构102a的第二闸极线GLBm的第五电流值I5以及非最邻近第一电路结构102a且非最远离第一电路结构102a第二闸极线GLB2-GLB(m-1)其中之一的第六电流值I6,或量测各第二共同线CLB的电流讯号Icb,以获得最邻近第一电路结构102a的第二共同线CLB的第七电流值I7以及非最邻近第一电路结构102a且非最远离第一电路结构102a第二共同线CLB其中之一的第八电流值I8。
接着,计算第一电流值I1与第二电流值I2之间的一第一差值,或计算第三电流值I3与第四电流值I4之间的一第二差值。于本实施例中,显示面板700可包括内存与比较器。内存可用以纪录第一电流值I1、第二电流值I2、第三电流值I3与第四电流值I4,比较器可用以计算第一差值与第二差值。于本实施例中,比较器还可计算第五电流值I5与第六电流值I6之间的第三差值,或计算第七电流值I7与第八电流值I8之间的第四差值。
随后,如图16所示,依据第一差值或第二差值,调整输出给第一数据线DLA的多第一数据讯号DA。也就是说,于最邻近第二电路结构102b的第一闸极线GLAn再次接收第一闸极讯号SAn时,调整第一数据讯号DA为第三数据讯号DA’。举例而言,当对应第三数据讯号DA’的第一画素PXA显示相同的灰阶时,第三数据讯号DA’对应最邻近第二电路结构102b的第一闸极线GLAn的第一电压值V1大于或小于第三数据讯号DA’对应非最邻近第二电路结构102b且非最远离第二电路结构102b的第一闸极线GLA2-GLA(n-1)其中之一的第二电压值V2,也就是说第三数据讯号DA’调整为不同于第一数据讯号DA,以达到补偿效果。于本实施例中,第一电压值V1大于第二电压值V2,且第一电压值V1与第二电压值V2之间的差值ΔV可视为补偿值,但不限于此。同理,依据第三差值或该第四差值,调整输出给第二数据线DLB的多第二数据讯号DB。也就是说,于最邻近第一电路结构102a的第二闸极线GLBm再次接收第二闸极讯号SBm时,调整第二数据讯号DB为第四数据讯号DB’,其中当对应第四数据讯号DB’的第二画素PXB显示相同的灰阶时,第四数据讯号DB’对应最邻近第一电路结构102a的第二闸极线GLBm的第三电压值V3大于或小于第四数据讯号DB’对应非最邻近第一电路结构102a且非最远离第一电路结构102a的第二闸极线GLB2-GLB(m-1)其中之一的第四电压值V4。
此外,本实施例的第一区域100a与第二区域100b亦可如图12所示。因此,于最邻近第二电路结构102b的第一闸极线GLAn再次接收第一闸极讯号SAn时,除了将提供至位于第一子区域Ra中第一数据线DLA的第一数据讯号DA调整为第三数据讯号DA’之外,还可进一步调整提供至位于第二子区域Rb中另一第一数据线DLA的另一第一数据讯号DA为另一第三数据讯号DA”,其中第三数据讯号DA”对应最邻近第二电路结构102b的第一闸极线GLA的第一电压值V1’大于或等于第三数据讯号DA’的第一电压值V1。举例而言,位于第一子区域Ra中且对应最邻近第二电路结构102b的第一子画素PXA的补偿值可为1灰阶,而位于第二子区域Rb中且对应最邻近第二电路结构102b的第一子画素PXA的补偿值可为1或2灰阶。于本实施例中,第一子区域Ra的第一子画素PXA与第二子区域Rb的第一子画素PXA分别透过不同的第一数据线DLA电连接至不同的第一数据驱动组件112a。于本实施例中,第一区域100a还可包括第五子区域Re与第六子区域Rf。当显示面板600为单边驱动时,对应第五子区域Re的补偿值与对应第六子区域Rf的补偿值大于或等于对应第二子区域Rb的补偿值,且可依序递增,例如如图13所示。
同样地,于最邻近第一电路结构102a的第二闸极线GLBm再次接收第二闸极讯号SBm时,除了将提供至位于第三子区域Rc中第二数据线DLB的第二数据讯号DB调整为第四数据讯号DB’之外,还可进一步调整提供至位于第四子区域Rd中另一第二数据线DLB的另一第二数据讯号DB为另一第四数据讯号DB”,其中第四数据讯号DB”对应最邻近第一电路结构102a的第二闸极线GLBm的第三电压值V3’大于或等于第四数据讯号DB’的第三电压值V3。于本实施例中,第三子区域Rc的第二子画素PXB与第四子区域Rd的第二子画素PXB可分别透过不同的第二数据线DLB电连接至不同的第二数据驱动组件112b。由于本实施例的第一区域100a与第二区域100b可与上述第二实施例相同,因此可适用第二实施例中针对第五子区域Re、第六子区域Rf、第七子区域Rg与第八子区域Rh的补偿方式,所以不重复赘述。
综合以上所述,本发明的显示面板可透过第一电路结构与第二电路结构的对称或第一虚置闸极线的设置解决不同区域显示不同灰阶的问题,或画素中央有水平暗线的问题,进而避免使用者的不适。或者,本发明所提供的驱动方法也可透过计算出最邻近第二电路结构的第一闸极线的第一电流值与非最邻近第二电路结构且非最远离第二电路结构的第一闸极线其中之一的第二电流值之间的差值或计算出最邻近第二电路结构的第一共同线的第三电流值以及非最邻近第二电路结构且非最远离第二电路结构的第一共同线其中之一的第四电流值之间的差值,以进一步补偿对应的数据讯号,藉此可解决不同区域显示不同灰阶的问题,或画素中央有水平暗线的问题。
以上说明对本发明而言只是说明性的,而非限制性的,本领域普通技术人员理解,在不脱离以下所附权利要求所限定的精神和范围的情况下,可做出许多修改,变化,或等效,但都将落入本发明的保护范围内。
Claims (8)
1.一种显示面板,其特征在于,包括:
一第一电路结构;
一第二电路结构,与该第一电路结构彼此相邻,该第一电路结构及该第二电路结构沿一第一方向排列,且该第一电路结构及该第二电路结构彼此电性隔离;
一第一虚置闸极线,沿着一第二方向延伸,并位于该第一电路结构与该第二电路结构之间,其中该第一方向垂直该第二方向;以及
一第一闸极驱动组件以及一第二闸极驱动组件,该第一闸极驱动组件电连接到该第一电路结构,该第二闸极驱动组件电连接到该第二电路结构,且该第一虚置闸极线电连接到该第一闸极驱动组件或该第二闸极驱动组件,
其中该第一闸极驱动组件沿着该第一方向依序提供多个第一闸极讯号分别至该第一电路结构的各第一闸极线,该第二闸极驱动组件沿着相反于该第一方向的方向依序提供多个第二闸极讯号分别至该第二电路结构的各第二闸极线,第一闸极线的数量与第二闸极线的数量相等,各第一闸极讯号分别与对应的第二闸极讯号相同,该第一闸极驱动组件或该第二闸极驱动组件提供补偿讯号至该第一虚置闸极线,该补偿讯号与各该第一闸极讯号具有相同的脉冲宽度以及相同的电压,且该补偿讯号的起始时间是紧接在该多个第一闸极讯号与该多个第二闸极讯号结束之后。
2.如权利要求1所述的显示面板,其特征在于,还包括一第二虚置闸极线,沿着该第二方向延伸,且该第二虚置闸极线位于该第一电路结构与该第二电路结构之间。
3.如权利要求2所述的显示面板,其特征在于,该第一虚置闸极线电连接到该第一闸极驱动组件,且该第二虚置闸极线电连接到该第二闸极驱动组件。
4.如权利要求1所述的显示面板,其特征在于,该第一电路结构包括多条沿该第二方向延伸且沿该第一方向间隔排列的第一闸极线,该第二电路结构包括多条沿该第二方向延伸且沿该第一方向间隔排列的第二闸极线。
5.如权利要求1所述的显示面板,其特征在于,该第一电路结构包括多条沿该第二方向延伸且沿该第一方向间隔排列的第一闸极线及多个第一晶体管,该第二电路结构包括多条沿该第二方向延伸且沿该第一方向间隔排列的第二闸极线及多个第二晶体管,各该第一晶体管电连接至对应的该多条第一闸极线其中之一,各该第二晶体管电连接至对应的该多条第二闸极线其中之一,其中各该第一晶体管位于对应的该多条第一闸极线其中之一及该第一虚置闸极线之间,各该第二晶体管位于对应的该多条第二闸极线其中之一及该第一虚置闸极线之间。
6.如权利要求5所述的显示面板,其特征在于,该第一电路结构还包括多条沿该第二方向延伸且沿该第一方向间隔排列的第一电压补偿线,该第二电路结构还包括多条沿第二方向延伸且沿第一方向间隔排列的第二电压补偿线,其中各该第一电压补偿线对应该多条第一闸极线其中之一,且各该第二电压补偿线对应该多条第二闸极线其中之一。
7.如权利要求1所述的显示面板,其特征在于,该第一电路结构包括多条沿该第二方向延伸且沿该第一方向间隔排列的第一闸极线及多个第一晶体管,该第二电路结构包括多条沿该第二方向延伸且沿该第一方向间隔排列的第二闸极线及多个第二晶体管,各该第一晶体管电连接至对应的该多条第一闸极线其中之一,各该第二晶体管电连接至对应的该多条第二闸极线其中之一,其中各该第一闸极线位于对应的该多个第一晶体管其中之一及该第一虚置闸极线之间,各该第二闸极线位于对应的该多个第二晶体管其中之一及该第一虚置闸极线之间。
8.如权利要求1所述的显示面板,其特征在于,该第一电路结构包括多条沿该第二方向延伸且沿该第一方向间隔排列的第一闸极线及多个第一晶体管,该第二电路结构包括多条沿该第二方向延伸且沿该第一方向间隔排列的第二闸极线及多个第二晶体管,各该第一晶体管电连接至对应的该多条第一闸极线其中之一,各该第二晶体管电连接至对应的该多条第二闸极线其中之一,其中各该第一晶体管位于对应的该多条第一闸极线其中之一及该第一虚置闸极线之间,各该第二闸极线位于对应的该多个第二晶体管其中之一及该第一虚置闸极线之间。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710633246.6A CN109307963B (zh) | 2017-07-28 | 2017-07-28 | 显示面板以及其驱动方法 |
US16/034,317 US10650722B2 (en) | 2017-07-28 | 2018-07-12 | Display panel and driving method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710633246.6A CN109307963B (zh) | 2017-07-28 | 2017-07-28 | 显示面板以及其驱动方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109307963A CN109307963A (zh) | 2019-02-05 |
CN109307963B true CN109307963B (zh) | 2022-04-29 |
Family
ID=65038830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710633246.6A Active CN109307963B (zh) | 2017-07-28 | 2017-07-28 | 显示面板以及其驱动方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10650722B2 (zh) |
CN (1) | CN109307963B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102568650B1 (ko) * | 2018-10-18 | 2023-08-23 | 삼성디스플레이 주식회사 | 통신 장치, 그것을 이용한 표시 장치 검사 시스템 및 검사 방법 |
KR102651651B1 (ko) * | 2018-11-09 | 2024-03-28 | 엘지디스플레이 주식회사 | 표시장치 및 이의 구동방법 |
CN110716355B (zh) * | 2019-10-23 | 2022-05-03 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
CN111025697B (zh) * | 2019-12-16 | 2021-06-01 | 武汉华星光电技术有限公司 | 液晶显示面板以及显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103034007A (zh) * | 2012-12-14 | 2013-04-10 | 京东方科技集团股份有限公司 | 显示器及其驱动方法、显示装置 |
CN103943084A (zh) * | 2014-04-01 | 2014-07-23 | 京东方科技集团股份有限公司 | 一种显示面板、显示面板驱动方法及3d显示设备 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4789369B2 (ja) * | 2001-08-08 | 2011-10-12 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
KR102022698B1 (ko) * | 2012-05-31 | 2019-11-05 | 삼성디스플레이 주식회사 | 표시 패널 |
CN103278951B (zh) * | 2012-07-24 | 2016-12-21 | 上海天马微电子有限公司 | 液晶显示装置及其驱动方法 |
CN103472642A (zh) * | 2013-09-18 | 2013-12-25 | 友达光电股份有限公司 | 一种用于改善液晶面板的竖直云纹的控制方法 |
JP6185514B2 (ja) * | 2015-06-08 | 2017-08-23 | シャープ株式会社 | 表示装置、表示装置の制御方法、および表示装置の駆動方法 |
CN105448255B (zh) * | 2015-11-24 | 2018-11-30 | 昆山龙腾光电有限公司 | 液晶显示装置及其驱动方法 |
CN105551413B (zh) * | 2016-03-09 | 2018-09-11 | 京东方科技集团股份有限公司 | 一种显示模组及其显示不良的检测方法 |
CN106128359A (zh) * | 2016-09-06 | 2016-11-16 | 昆山国显光电有限公司 | Oled 显示装置及其亮度补偿方法 |
CN106444195B (zh) * | 2016-11-29 | 2019-11-15 | 南京中电熊猫液晶显示科技有限公司 | 液晶显示面板 |
JP6938188B2 (ja) * | 2017-03-27 | 2021-09-22 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
-
2017
- 2017-07-28 CN CN201710633246.6A patent/CN109307963B/zh active Active
-
2018
- 2018-07-12 US US16/034,317 patent/US10650722B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103034007A (zh) * | 2012-12-14 | 2013-04-10 | 京东方科技集团股份有限公司 | 显示器及其驱动方法、显示装置 |
CN103943084A (zh) * | 2014-04-01 | 2014-07-23 | 京东方科技集团股份有限公司 | 一种显示面板、显示面板驱动方法及3d显示设备 |
Also Published As
Publication number | Publication date |
---|---|
US10650722B2 (en) | 2020-05-12 |
US20190035323A1 (en) | 2019-01-31 |
CN109307963A (zh) | 2019-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109307963B (zh) | 显示面板以及其驱动方法 | |
KR101495695B1 (ko) | 능동 매트릭스 디스플레이 패널을 구동하는 방법, 장치 및 디스플레이 | |
US7126574B2 (en) | Liquid crystal display apparatus, its driving method and liquid crystal display system | |
US8228287B2 (en) | Liquid crystal display device for removing ripple voltage and method of driving the same | |
US8405597B2 (en) | Liquid crystal display panel and display apparatus having the same | |
JP2937130B2 (ja) | アクティブマトリクス型液晶表示装置 | |
US7050038B2 (en) | Active-matrix substrate and display device | |
JP4711404B2 (ja) | 表示装置 | |
US10229643B2 (en) | Liquid crystal display panel compensating sub pixel charging rate | |
US7502007B2 (en) | Electro-optical device, electronic apparatus, and electro-optical shielding device | |
US10209815B2 (en) | Touch screen control and display circuit and method alternating a frame update mode and a touch sensing mode | |
KR20050054215A (ko) | 액정표시장치 | |
US9230497B2 (en) | Display device having each pixel divided into sub pixels for improved view angle characteristic | |
US7948595B2 (en) | Liquid crystal display panel | |
CN107121863B (zh) | 液晶显示面板及液晶显示装置 | |
US20160307538A1 (en) | Pixel structure, method for driving pixel structure, display panel and display device | |
EP2515289A1 (en) | Lcd device | |
US20110063260A1 (en) | Driving circuit for liquid crystal display | |
US20150340000A1 (en) | Array substrate and method for driving the same, and liquid crystal display panel | |
US7804471B2 (en) | Liquid crystal display and driving method and driving circuit thereof | |
US9389475B2 (en) | Matrix substrate and liquid crystal display device | |
US20210132453A1 (en) | Liquid crystal display device | |
JP3245733B2 (ja) | 液晶表示装置およびその駆動方法 | |
JP2625248B2 (ja) | 液晶表示装置 | |
JPH11305743A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |