JP4011344B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4011344B2
JP4011344B2 JP2001401226A JP2001401226A JP4011344B2 JP 4011344 B2 JP4011344 B2 JP 4011344B2 JP 2001401226 A JP2001401226 A JP 2001401226A JP 2001401226 A JP2001401226 A JP 2001401226A JP 4011344 B2 JP4011344 B2 JP 4011344B2
Authority
JP
Japan
Prior art keywords
laser
semiconductor layer
substrate
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001401226A
Other languages
English (en)
Other versions
JP2003197527A5 (ja
JP2003197527A (ja
Inventor
好文 棚田
敦生 磯部
寛 柴田
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001401226A priority Critical patent/JP4011344B2/ja
Priority to US10/330,015 priority patent/US7226817B2/en
Publication of JP2003197527A publication Critical patent/JP2003197527A/ja
Publication of JP2003197527A5 publication Critical patent/JP2003197527A5/ja
Application granted granted Critical
Publication of JP4011344B2 publication Critical patent/JP4011344B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の作製方法および、当該作製方法によって作製された半導体装置に関する。なお、ここでいう半導体装置とは、液晶表示装置、発光装置等の電気光学装置および、これらを表示部として用いた電子機器も含まれるものとする。
【０００２】
【従来の技術】
近年、絶縁体上、特にガラス基板上に形成された非晶質半導体層を結晶化させ、結晶質半導体層を得、当該結晶質半導体層を活性層とした薄膜トランジスタ(以下、ＴＦＴと表記)を形成する技術が広く用いられており、その電気的特性も著しく向上してきている。
【０００３】
よって、当初はＩＣ等を用いて、外付けで実装されていた様々な信号処理回路を、ＴＦＴを用いて形成することが可能となり、基板上に画素部と駆動回路とを一体形成した表示装置が実現した。これらは部品点数の減少により、小型・軽量であり、さらに製造コストの大幅な削減を可能とし、最近では広く研究、開発が進んでいる。
【０００４】
非晶質半導体層を良好に結晶化する方法の１つとして、ＣＷ(Continuous Wave：連続発振)レーザを一方向に操作させながら半導体層に照射することで、操作方向に繋がって結晶を成長させ、その方向に長く伸びた単結晶を形成する技術がある。この方法を用いれば、少なくともＴＦＴのチャネル方向には結晶粒界のほとんどないものが得られると考えられている。さらに各結晶粒は、単結晶に近い組成となるため、電気的特性、均一性に優れている。
【０００５】
この方法においては、レーザのエネルギー密度が連続して十分な大きさを保ったまま半導体層に照射されるようにするため、レーザ光を線状に集光し、照射している。このため、基板上の半導体層全面を結晶化しようとすると、レーザ光を、基板に対して相対的に移動することによって基板上を走査し、レーザ照射を行うことになることから、処理に時間がかかる点が問題となっている。なお、レーザ光の形状は、正確には楕円形状もしくは矩形状としているが、そのアスペクト比は大きいので、ここでは線状と定義する。
【０００６】
また、半導体層の結晶性を向上させるための手段としては、グラフォエピタキシーの基本原理を応用したものがある。これは、育成する結晶が有する表面エネルギーの異方性、つまり、結晶成長の際に、あらゆる配向面がランダムに出現するのではなく、特定の条件下での配向に偏りが生ずる性質を利用したものである。
【０００７】
Ｓｉが平滑な非晶質石英基板またはＳｉＯ2膜２０１上に成長する際には、図２(Ａ)に示すように、基板と接触した面では(１００)配向面が現れやすい。しかし、面内の方位に対しては規制要素がないため、配向は任意となる。そこで、図２(Ｂ)に示すように、平滑面上に下地絶縁膜２０２でなるスリット状の凹凸部を設け、その上で結晶成長させると、Ｓｉは、スリットの底面、上面、および側面と接するため、それぞれの面に接する(１００)配向面およびそれと等価の(０１０)配向面および(００１)配向面が接するように成長する。このため、基板と垂直な方向および平行な面内方位とが揃った単結晶が成長することになる。同様に、図２(Ｃ)に示すように、斜めのスリット状の凹凸部を形成し、その上で結晶成長を行えば、(１１０)配向面を有する単結晶を得ることも可能である。この原理による結晶成長の詳細については、『CRYSTALLINE SILICON ON INSULATORS BY GRAPHOEPITAXY』(1979 IEEE 210-213)等に記載されている。
【０００８】
【発明が解決しようとする課題】
図１１(Ａ)において、基板１１０１上に下地層１１０２を形成し、続いて半導体層１１０３を形成、結晶化を行って結晶質半導体層を得る工程を考える。基板上に形成された半導体層が結晶化する際、層内では結晶化に伴う応力が発生する。面内の結晶化には時間差があるため、応力の分布は均一とはならず、応力が集中するある点が現れる。例えば、結晶粒１１０５同士の粒界近傍においては、図１１(Ａ)に示すような応力分布が現れ、本来１１０４で示す平滑面となるべき表面は、結晶粒中央近傍が盛り上がる形状となる。また、１１０６で示すように、亀裂が生ずる場合もある。
【０００９】
ところで、半導体装置の例として、表示装置の駆動回路を例に挙げる。図５(Ａ)は、一般的な表示装置の例を示したものである。基板５０１上には、画素部５０３、ソース信号線駆動回路５０４、ゲート信号線駆動回路５０５等を有し、対向基板５０２と貼りあわされている。外部からの信号は、フレキシブルプリント基板(Flexible Print Circuit：ＦＰＣ)５０６を介して入力される。
【００１０】
図５(Ｂ)は、表示装置のソース信号線駆動回路の構成を簡単に示したものであり、Ｄ−フリップフロップ５１２を複数段用いてなるシフトレジスタ５１１、ＮＡＮＤ５１３、バッファ５１４、サンプリングスイッチ(アナログスイッチ)５１５等を有する。
【００１１】
クロック信号(ＣＬＫ、ＣＬＫｂ)、スタートパルス(ＳＰ)にしたがって、シフトレジスタ５１１より、順次サンプリングパルスが出力される。続いて、ＮＡＮＤ５１３によって、隣接間で重複しないパルスに整形され、バッファ５１４を通った後、サンプリングスイッチ(アナログスイッチ)５１５へと入力される。サンプリングスイッチ(アナログスイッチ)５１５は、サンプリングパルスが入力されたタイミングでＯＮし、そのときの映像信号をソース信号線(Ｓ１、Ｓ２、・・・Ｓｎ)へと取り込む。
【００１２】
ここで、サンプリングスイッチ(アナログスイッチ)５１５は、それぞれに大きな負荷(ここでは、ソース信号線における配線抵抗、もしくは容量等)がついているため、十分な駆動能力を与えるべく、チャネル幅(Ｗ)を大きくしている。さらに、バッファ５１４においても、Ｗの大きいサンプリングスイッチ５１５を駆動するため、後段でのＷを大きくしている。負荷の大小によって異なるが、そのサイズは数１００μmとなる。
【００１３】
絶縁基板上に形成された半導体層を活性層として用いたＴＦＴにおいては、半導体結晶の面内の不均一さによる電気的特性のばらつきが問題となる。特に、サイズの大きいＴＦＴの場合、そのばらつきの大きさも無視できないものとなる。さらに、サンプリングスイッチ等がばらつくと、映像信号の取り込み動作に影響するため、表示画質の低下につながることから、深刻視されている。
【００１４】
本発明は、前述の問題を鑑みて、ＣＷレーザ照射によって良好に結晶化された半導体層を活性層として作製されるＴＦＴを用いて、電気的特性のばらつきの少ない回路を効率良く形成するための方法を提供することを課題とする。
【００１５】
【課題を解決するための手段】
本発明においては、図１３（Ａ）に示すように、基板上に絶縁材料でなる下地層を形成し、当該下地層をスリット状にパターニングすることによって凹凸を有する表面を形成する。その後半導体層を形成して結晶化を行い、当該結晶化された半導体層を所望の形状にパターニングして島状の半導体層を得る。当該島状の半導体層が、後にＴＦＴの活性層となる。
【００１６】
凹凸を有する基板上に形成された半導体層の結晶化に伴う応力が生じ、半導体層内に分布が生ずる。このとき、応力が集中する箇所は、基板上に設けた凹凸のエッジ近傍、すなわち凹部と凸部との境界近傍となる。つまり、スリット状の下地層の形状によって、応力集中が生ずる箇所を特定、制御することが出来る。
【００１７】
ＴＦＴの活性層となる島状の半導体層１３０５は、図１３（Ｂ）に示すように、凹凸を有する基板上の、凹部もしくは凸部に形成される。このとき、少なくともＴＦＴのチャネル形成領域となる部分は、凹部と凸部の境界をまたぐことなく形成されるようにする。凹部と凸部の境界においては、半導体層に応力集中が生じており、結晶性が芳しくないためである。なお、島状の半導体層１３０５を用いたＴＦＴを並列接続してＷの大きいＴＦＴを形成する場合、そのソース領域もしくはドレイン領域となる部分においては、互いの島状半導体層が、基板上の凹部と凸部との境界近傍で繋がった形状となっていても良い。
【００１８】
さらに、島状の半導体層１３０５は、チャネル形成領域における電荷の移動方向が、結晶化の際、基板上に照射されるレーザ光の走査方向と平行もしくはそれに準ずる方向に揃うようにあらかじめ配置を決定しておく。これによって、結晶粒の長軸方向と、チャネル形成領域における電荷の移動方向が平行もしくはそれに準ずる方向となるため、良好な電界効果移動度が得られる。
【００１９】
さらに、このように複数のＴＦＴを並列接続して形成されるＴＦＴが、図１３（Ｃ）のように複数並んでいる場合、それぞれのＴＦＴ１３０６〜１３０９間での特性ばらつきが平均化されるため、素子としての電気的特性を均一化することが可能となる。
【００２０】
本発明の構成を以下に記す。
【００２１】
本発明の半導体装置の作製方法は、
基板上に下地層を形成し、前記下地層をパターニングしてスリット形状とし、基板上に凹凸を有する表面を形成する工程と、
前記凹凸を有する表面上に非晶質半導体層を形成する工程と、
前記非晶質半導体層に、線状に集光されたレーザ光を、前記基板に対して相対的に走査しつつ照射し、前記半導体層を結晶化し、結晶質半導体層を得る工程と、
前記結晶質半導体層を所望の形状にパターニングし、島状半導体層を形成する工程とを有し、
前記島状半導体層を活性層としたトランジスタを形成することを特徴とする半導体装置の作製方法であって、
前記トランジスタは、前記島状半導体層を複数個並列に接続して形成されたものを含むことを特徴としている。
【００２２】
本発明の半導体装置の作製方法は、
基板上に下地層を形成し、前記下地層をパターニングしてスリット形状とし、基板上に凹凸を有する表面を形成する工程と、
前記凹凸を有する表面上に非晶質半導体層を形成する工程と、
前記非晶質半導体層上に金属含有層を形成し、熱処理を行って第１の結晶質半導体層を得る工程と、
前記第１の結晶質半導体層に、線状に集光されたレーザ光を、前記基板に対して相対的に走査しつつ照射し、第２の結晶質半導体層を得る工程と、
前記第２の結晶質半導体層を所望の形状にパターニングし、島状半導体層を形成する工程とを有し、
前記島状半導体層を活性層としたトランジスタを形成することを特徴とする半導体装置の作製方法であって、
前記トランジスタは、前記島状半導体層を複数個並列に接続して形成されたものを含むことを特徴としている。
【００２３】
本発明の半導体装置の作製方法は、
前記島状半導体層は、前記トランジスタのチャネル形成領域が、前記凹凸を有する表面のうち、凹部と凸部との境界をまたぐことのない形状にパターニングされることを特徴としている。
【００２４】
本発明の半導体装置の作製方法は、
前記レーザ光は、連続発振の固体レーザ、気体レーザ、あるいは金属レーザから発振されたものであることを特徴としている。
【００２５】
本発明の半導体装置の作製方法は、前記レーザ光は、連続発振のＹＡＧレーザ、ＹＶＯ 4 レーザ、ＹＬＦレーザ、ＹＡｌＯ 3 レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザから選ばれた１種から発振されたものであることを特徴としている。
【００２６】
本発明の半導体装置の作製方法は、前記レーザ光は、連続発振のエキシマレーザ、Ａｒレーザ、Ｋｒレーザ、ＣＯ 2 レーザから選ばれた１種から発振されたものであることを特徴としている。
【００２７】
本発明の半導体装置の作製方法は、
前記レーザ光は、連続発振のヘリウムカドミウムレーザ、銅蒸気レーザ、金蒸気レーザから選ばれた１種から発振されたものであることを特徴としている。
【００２８】
本発明の半導体装置の作製方法は、
前記下地層は、膜厚が３０nm以上３００nm以下、幅１μm以上１０μm以下のスリット形状にパターニングされることを特徴としている。
【００２９】
本発明の半導体装置は、
複数のトランジスタを用いて回路が構成された半導体装置において、
前記トランジスタの活性層として用いる島状半導体層は、基板上に形成された下地層をスリット形状にパターニングして形成された凹凸を有する表面上に形成され、
前記トランジスタは、前記島状半導体層を複数個並列に接続して形成されたものを含むことを特徴としている。
【００３０】
本発明の半導体装置は、
複数のトランジスタを用いて回路が構成された半導体装置において、
前記トランジスタの活性層として用いる島状半導体層は、
基板上に下地層を形成し、前記下地層をパターニングしてスリット形状とし、基板上に凹凸を有する表面を形成し、
前記凹凸を有する表面上に半導体層を形成し、
前記半導体層に、線状に集光されたレーザ光を、前記基板に対して相対的に走査しつつ照射し、前記半導体層を結晶化し、前記半導体層を所望の形状にパターニングして形成され、
前記トランジスタは、前記島状半導体層を複数個並列に接続して形成されたものを含むことを特徴としている。
【００３１】
本発明の半導体装置は、
複数のトランジスタを用いて回路が構成された半導体装置において、
前記トランジスタの活性層として用いる島状半導体層は、
基板上に下地層を形成し、前記下地層をパターニングしてスリット形状とし、基板上に凹凸を有する表面を形成し、
前記凹凸を有する表面上に半導体層を形成し、
前記半導体層上に金属含有層を形成し、熱処理を行って第１の結晶質半導体層を得、
前記第１の結晶質半導体層に、線状に集光されたレーザ光を、前記基板に対して相対的に走査しつつ照射し、第２の結晶質半導体層を得、
前記第２の結晶質半導体層を所望の形状にパターニングして形成され、
前記トランジスタは、前記島状半導体層を複数個並列に接続して形成されたものを含むことを特徴としている。
【００３２】
本発明の半導体装置は、
前記トランジスタは、バッファ回路、増幅回路、サンプリングスイッチから選ばれたいずれか１種の回路を構成するトランジスタであることを特徴としている。
【００３３】
本発明の半導体装置は、
前記トランジスタは、そのチャネル形成領域における電荷の移動方向が全て平行もしくはそれに準ずる方向に揃うように配置されていることを特徴としている。
【００３４】
本発明の半導体装置は、
前記トランジスタは、そのチャネル形成領域における電荷の移動方向が、前記レーザ光の照射方向と平行もしくはそれに準ずる方向に揃うように配置されていることを特徴としている。
【００３５】
本発明によって、
ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置等の電子機器が提供される。
【００３６】
【発明の実施の形態】
本発明の一実施形態を、図１に沿って説明する。
【００３７】
基板１０１上に、酸化珪素膜、窒化珪素膜、もしくは酸化窒化珪素膜等の絶縁膜でなる下地層１０２を形成する。なお、基板１０１としては、半導体装置の作製を通じての処理温度に耐えうる材質のものであれば良く、例えば石英基板、シリコン基板、バリウムホウケイ酸ガラスあるいはアルミノホウケイ酸ガラス等の無アルカリガラス基板、金属基板の表面に絶縁膜を形成した基板等を用いることが出来る。また、処理温度に耐えうる程度の耐熱性を有するプラスチック基板であっても良い。基板全面に下地層１０２を製膜した後、スリット状にパターニングし、溝状の凹凸を設けた基板表面を得る。なお、ここでは特に図示していないが、基板１０１と下地層１０２との間に、下地膜を、絶縁膜等によって形成しても良い。
【００３８】
続いて、半導体層１０３を形成する(図１(Ｂ))。半導体層１０３は、公知の技術(スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等)を用いて成膜すれば良い。また、半導体層１０３は、非晶質半導体層であっても良いし、微結晶半導体層、多結晶半導体層であっても良い。
【００３９】
続いて、半導体層１０３の表面にレーザ光１０４を照射することによって、半導体層１０３を結晶化する。ここで、半導体層１０３があらかじめある程度結晶化が進んでいる(前工程において、何らかの結晶化処理を行っている場合を含む)場合、このレーザ照射工程により、その結晶性がより高められる。ここでは、レーザ光はスリット(図示せず)によってエネルギー密度が低い領域を遮蔽し、半導体層に当たらないようにしている。エネルギー密度の低いレーザ光が半導体層に照射されて結晶化すると、溶融が不十分なために再配列〜結晶化が十分に行われず、その結晶粒は０．１μm程度もしくはそれ以下の微結晶粒となってしまい、そのような結晶性半導体層では優れた電気的特性が得られないためである。
【００４０】
エネルギー密度が十分か否かは、半導体層において、所望の結晶粒が得られるか否かで判断され、設計者が適宜判断すれば良い。よって、設計者にとって結晶性が十分でないと判断される場合、そのときのエネルギー密度は低いと判断される。
【００４１】
レーザ光のエネルギー密度は、スリットを介して得られたレーザ光の端部近傍において低くなっているため、照射端部近傍においては結晶粒が小さく、結晶の粒界に沿って突起した部分(リッジ)が出現する。そのため、レーザ光の軌跡(図１(Ｃ)に点線で表記)と、後工程にて島状半導体層を形成する領域とが重ならないようにすると良い。レーザ光照射位置と基板との位置合わせは、下地層１０２のパターニング時にマーカーを形成しておいても良いし、コンピュータ等にマスク情報およびレーザ照射ピッチ等のパラメータを入力して制御を行っても良い。
【００４２】
本発明では、半導体層に照射するレーザとして、公知のレーザを用いることが出来る。レーザは、パルス発振または連続発振の気体レーザもしくは固体レーザを用いることが出来る。気体レーザとして、エキシマレーザ、Ａｒレーザ、Ｋｒレーザ等があり、固体レーザとして、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡＬＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザ等が挙げられる。また、固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、ＮｉまたはＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡＬＯ3等の結晶を用いたレーザが適用される。当該レーザの基本波はドーピングする材料によって異なり、１μm前後の基本波を有するレーザ光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得られる。
【００４３】
さらに、固体レーザより発せられた赤外レーザ光を非線形光学素子でグリーンレーザ光に変換後、さらに別の非線形光学素子によって得られる紫外レーザ光を用いることが出来る。
【００４４】
このように、結晶化に際し、レーザ照射法を用いることによって、基板全面を加熱することなく、レーザの照射されている面にのみ十分なエネルギーを与えて半導体層を溶融し、結晶化を行うことが出来るため、特に耐熱性の高くない材質の基板を用いる場合にも有効な手段である。
【００４５】
結晶化に伴い半導体層１０５内部に生ずる応力は、基板１０１上に設けた凹凸のエッジ部分に集中することにより、基板全面での応力が分散される。
【００４６】
続いて、図１（Ｃ）に示すように、結晶性半導体層１０５をパターニングすることによって、所望の形状の島状半導体層１０６を形成する。凹凸のエッジ部分には、半導体層の結晶化に伴う応力が集中し、結晶性が良好でないため、島状半導体層１０６は、凹凸のエッジ部分を避けた平坦な領域に形成するのが望ましい。
【００４７】
なお、ビームの幅は、基板表面に形成したスリット状の凹凸の幅によって適宜変えることができる。図１９に、２通りの幅を有するスリット状の凹凸を有する基板上の半導体層に、スリットの幅を変えてレーザ光を走査する場合について示す。図１９(Ａ)に、走査方向と垂直な方向における凹凸の幅が小さい場合を、図１９(Ｂ)に走査方向と垂直な方向における凹凸の幅が大きい場合の、レーザ光の走査する部分と、第１の島状半導体層との関係を示す。
【００４８】
図１９(Ａ)におけるレーザ光１９０１の幅をＷ1、図１９(Ｂ)におけるレーザ光１９０２の幅をＷ2とすると、Ｗ1＜Ｗ2となる。もちろん、レーザ光の幅はこれに限られず、自由にその幅を設定することができる。
【００４９】
なお本発明では、図１９(Ａ)(Ｂ)に示すように、レーザ光を基板全面に照射するのではなく、後に島状半導体層となる部分を最低限結晶化できるようにレーザ光を走査する。基板全面を照射するのではなく、島状半導体層となる領域が良好に結晶化できるように、必要最低限の部分にレーザ光が照射されるので、１枚の基板にかかる処理時間を抑えることができ、基板処理の効率を高めることができる。
【００５０】
その後、ゲート絶縁膜１０７、層間絶縁膜１０９、およびゲート電極１０８、配線１１１を形成し、ＴＦＴが形成される。図１(Ｄ)において、配線１１０はＴＦＴのソース領域もしくはドレイン領域と電気的に接続された電極となる。
【００５１】
ここまでの工程を簡単に図示したものを図３(Ａ)〜(Ｅ)に、それぞれ上面図と断面図として示す。図３において、点線枠３００で囲まれた部分が、図１(Ａ)〜(Ｄ)に示した部分に該当する。なおここでは、島状半導体層３０６を複数用い、マルチチャネル型ＴＦＴを形成しているが、それぞれの島状半導体層を単独で活性層として用いるＴＦＴを複数作製することも出来る。
【００５２】
特に、大負荷を駆動する能力が求められる、アナログスイッチ、バッファ等のような回路を形成するＴＦＴは、チャネル幅Ｗを大きくする必要がある（図１２（Ａ））が、図１２(Ｂ)に示すように、Ｗの小さい複数の活性層を並列に用いることによって、個々のばらつきが平均化され、ＴＦＴとしてはばらつきの少ないものを形成することが出来る。
【００５３】
また、レーザ結晶化に伴う半導体層内の応力が、基板上の凹凸のエッジ部分に集中するため、下地層１０２のパターニングによって、応力を集中させる部位を人為的に特定することが出来る。よって、後に活性層として用いる部分に応力が集中してしまうのを防ぐことが可能となる。
【００５４】
さらに、島状半導体層３０６は、チャネル形成領域における電荷の移動方向と、レーザ光の走査方向、すなわち結晶粒の長軸方向とが平行となるように素子を配置しているため、ＴＦＴとしてさらに良好な電気的特性が得られる。
【００５５】
【実施例】
以下に、本発明の実施例について記載する。
【００５６】
[実施例１]
本実施例においては、ＣＷレーザを用いたレーザ結晶化工程の一例について述べる。
【００５７】
本方法に適当なＣＷレーザとしては、波長が５５０nm以下で出力安定性の著しく高いものが望ましい。例えば、ＹＶＯ4レーザの第２高調波や、ＹＡＧレーザの第２高調波、ＹＬＦレーザの第２高調波、ガラスレーザの第２高調波、ＹＡｌＯ3レーザの第２高調波、Ａｒレーザ等が該当する。あるいは、前記レーザのさらなる高次高調波を用いても良い。あるいは、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザ、連続発振のエキシマレーザ、Ｋｒレーザ、ＣＯ2レーザ、連続発振のヘリウムカドミウムレーザ、銅蒸気レーザ、金蒸気レーザ等のレーザを使用しても良い。さらに、これらのレーザを複数、あるいは複数種用いることも可能である。
【００５８】
図７は、ＣＷレーザ結晶化を行うための装置を模式的に表したものであり、レーザ発振器７０１、ミラー７０２、凸レンズ７０３、Ｘ−Ｙステージ７０４等からなる。ここで用いるレーザは、出力１０Wで連続発振のＹＶＯ4レーザである。レーザ発振器７０１には、非線形光学素子が内蔵されており、射出口より第２高調波が射出される。
【００５９】
レーザ発振器７０１から射出されたレーザビームは、図７中、Ａで示すように円形状をしている。前記レーザビームは水平方向に射出され、ミラー７０２によって鉛直方向から２０°前後の方向に偏向される。その後、水平方向に配置された凸レンズ７０３により集光される。Ｘ−Ｙステージ７０４に基板７０５を固定し、基板上に形成された半導体層上の照射面を、凸レンズ７０３の焦点に合わせる。このとき、照射面が凸レンズ７０３と平行になるように配置する。すなわち基板７０５は水平配置される。凸レンズ７０３には、２０°前後の角度でレーザビームが入射するため、凸レンズの非点収差によって、照射面でのレーザビーム光の形状は楕円形状となる。照射面におけるビーム形状は、凸レンズ７０３への入射角度によって決定するため、凸レンズに対し、鉛直方向により大きな角度を持ってレーザビームを入射させることによって、さらにアスペクト比の大きい楕円とすることが出来るが、反面、焦点深度が浅くなるために均一な照射が困難となることから、偏向角度は２０°前後が妥当であるとしている。
【００６０】
基板全面の半導体層を結晶化するためには、適当な照射ピッチで楕円ビームをその長径方向にずらしながら基板上を走査させることを繰り返す必要がある。この動作は、レーザ発振器７０１、ミラー７０２、凸レンズ７０３からなるレーザ出力部分を固定し、Ｘ−Ｙステージ７０４を用いて、基板上を楕円ビームが走査するように基板を移動させて行う。照射対象である基板のサイズが、図７においてＸ方向６００mm、Ｙ方向７２０mmであるとし、楕円ビームの長軸長さが２００μmであるとき、図７に示す方向で走査すると、３０００回(１５００往復)の走査によって、基板全面にレーザ照射を行うことが出来る。
【００６１】
基板上を走査するレーザ光は、等速で走査されるようにする必要があるため、図７に示すとおり、基板上にレーザが照射されない範囲で、加速・減速の区間を設ける。この区間においては、レーザ発振器７０１の出力を停止していても良い。
【００６２】
また、後の実施例で詳しく説明するが、レーザ発振器を複数台用い、楕円ビームを長軸方向に複数並べて平行に走査することにより、走査回数を減らし、処理時間を短縮することも可能である。こうすることにより、単体レーザ光の両端部における、エネルギー密度の低い部分が隣接間で互いに重なり合い、エネルギー密度を高くすることが出来る。よって、有効照射領域を広く、かつ１回の照射領域における有効照射領域の割合を大きくすることが出来、回路レイアウトの際の制約をより小さくすることも出来る。
【００６３】
なお、本実施例は他の実施例と組み合わせて実施することが可能である。
【００６４】
[実施例２]
本実施例においては、実施例１とは異なる光学系を用いてレーザビームの偏光を行う例について、図８に沿って説明する。
【００６５】
レーザ発振器８０１から射出されたレーザビームは、図８中、Ａで示すように円形状をしている。前記レーザビームは水平方向に射出され、ミラー８０２によって鉛直方向に偏向される。その後、第１のシリンドリカルレンズ８０３によってＸ方向に集光される。このときのビーム形状は、図８中、Ｂで示すように、円形状がＸ方向に集光されて、Ｙ方向を長軸とする楕円形状となる。続いて、第２のシリンドリカルレンズ８０４によってＹ方向に集光される。このときのビーム形状は、図８中、Ｃで示すように、さらにＹ方向に集光されて、Ｘ方向を長軸とする楕円形状となる。このような光学系を用いると、実施例２で示したよりもさらにアスペクト比の大きい楕円形状のビームを得ることが出来る。その後、Ｘ−Ｙステージ８０５に固定された基板８０６に照射される。基板上のレーザビームの走査については、実施例３と同様にして行えばよい。
【００６６】
また、レーザ発振器を複数台用い、楕円ビームを長軸方向に複数並べて平行に走査することにより、走査回数を減らし、処理時間を短縮することも可能である。こうすることにより、単体レーザ光の両端部における、エネルギー密度の低い部分が隣接間で互いに重なり合い、エネルギー密度を高めることが出来る。よって、有効照射領域を広くすることが出来、より回路レイアウトに制約を与えないようにすることも出来る。
【００６７】
なお、本実施例は他の実施例と組み合わせて実施することが可能である。
【００６８】
[実施例３]
ＣＷレーザによって、実施形態に示した工程に従って半導体層を結晶化する場合、単体のレーザ発振器より発振されるレーザ光の、被照射面における形状は、楕円形状もしくは矩形状である。また、照射面でのエネルギー密度を高めるためにレーザ光を絞り込んでいるため、その照射範囲は図６(Ａ)に示すようになる。
【００６９】
照射範囲を絞り込んだレーザ光の中では、さらにエネルギー密度に分布がある。図６(Ａ)において、長軸方向、Ｘ断面すなわち楕円の長軸方向におけるエネルギー分布を図６(Ｂ)に示す。
【００７０】
図６(Ｂ)に示すように、レーザ光の中では、中心部から端部に向かって徐々にエネルギー密度が減少する分布を有する。ここで、Ｅと示しているのは、半導体層を良好に結晶化させるために最低限必要なエネルギー密度とする。すると、図６(Ｃ)において、Ｄで示した範囲のレーザ光が照射された半導体層は良好に結晶化し、優れた電気的特性を有する。反面、ｄで示した範囲のレーザ光が照射された半導体層は、レーザ光のエネルギー密度が十分でないために溶融が十分でなく、微結晶化する。このような領域においては十分な電気的特性が得られないため、活性層として用いるには適さない。
【００７１】
本発明のように、複数のＴＦＴを１つの第１の島状半導体層をパターニングして得られる半導体層を用いて作製するには、Ｄで示した範囲がより広いことが望ましい。しかしレーザ光径を大きくするには限度があるため、その限られた幅で回路を構成しようとすると、素子のレイアウトが困難になる。結果として配線等の引き回しが長くなり、非効率な回路レイアウトとなってしまう。
【００７２】
そこで本実施例においては、複数のレーザ発振器から出力されるレーザ光を用いて、効率的なレーザ照射を行う方法の一例について説明する。
【００７３】
図４(Ａ)を参照する。４０１〜４０３は、それぞれ異なる３台のレーザ発振器より出力されたレーザ光を、光学系を用いて集光したものである。各レーザ光４０１〜４０３は、各楕円の長軸が直線上に並び、かつ互いのレーザ光の一部が重なることによって合成され、１つのレーザ光となっている。
【００７４】
図４(Ｂ)に、各レーザ光４０１〜４０３の、長軸方向のエネルギー密度分布を４０４〜４０６で示す。各レーザ光のエネルギー密度は等しく、そのピーク値はＥ0で表される。合成されたレーザ光においては、重なり合う領域のエネルギー密度は加算され、図４(Ｂ)に４０７で示したようなエネルギー密度分布となる。
【００７５】
このとき、隣接したレーザ光４０４、４０５が重なり合う領域と、４０５、４０６が重なり合う領域においては、２つのレーザ光のエネルギー密度が加算され、半導体層を良好に結晶化させるのに十分なエネルギー密度を有する。よって、合成後の形状は、図４(Ｃ)に４０８で示す形状となり、この中で半導体層を良好に結晶化させることの出来る範囲はＤ0となる。
【００７６】
なお、隣接したレーザ光の重なり合う領域におけるエネルギー密度の和は、単体レーザ光のピーク値Ｅ0に等しくなる（図４（Ｂ）中、太点線にて表記）のが理想であるが、Ｄ0の範囲で半導体層を良好に、かつ均一に結晶化できる範囲の値となるように、適宜レーザ光の重なり幅を設定すれば良い。なお、具体的には、図４(Ｂ)にＤ0で示す範囲内のエネルギー密度の分布が、±５％以下となるようにするのが良い。さらに好ましくは、±１％以下となるようにするのが望ましい。
【００７７】
図４(Ａ)(Ｃ)からわかるように、複数のレーザ光を重ね合わせてエネルギー密度の低い部分を互いに補うようにすることで、より広い幅でのレーザ照射が可能となる。
【００７８】
図４に戻る。合成レーザ光の使用は、単に広い領域の走査を可能とするだけでなく、効率面でも有利である。単独のレーザ光を用いた場合の照射領域の幅は(Ｄ＋２ｄ)であり、図４(Ｃ)に示したような合成レーザ光を用いた場合の照射領域の幅は(Ｄ0＋２ｄ)である。レーザ光１走査幅あたり、良好な結晶化が行える幅の比は、前者は(Ｄ／(Ｄ＋２ｄ))であり、後者は(Ｄ0／(Ｄ0＋２ｄ))となる。Ｄ＜Ｄ0であるから、より効率良く、良好な結晶化を行うことが出来るといえる。
【００７９】
また、合成レーザ光において、長軸方向の両端に位置する、エネルギー密度の低い領域を、図４(Ｄ)に示すように、スリット４０９を用いて遮蔽し、半導体層に当たらないようにするとより望ましい。このとき、半導体層表面でのレーザ光の形状は、図４(Ｅ)に示すようになり、長軸方向にＤ1(＜Ｄ0)の幅を有する、矩形に近い形状となる。
【００８０】
このような形状で半導体層に照射されるレーザ光においては、エネルギー密度の低い領域が存在しない。もしくは存在しても、スリットを用いていない場合と比較してはるかに幅が小さいので、レーザ光の照射端部が第１の島状半導体層上を走査しないように位置を制御するのがより容易になる。よって、レーザ光の走査経路および、第１の島状半導体層または第２の島状半導体層のレイアウト時の制約を小さくすることが出来る。
【００８１】
さらに、スリットを用いることで、レーザ発振器の出力を止めることなく、エネルギー密度を一定に保ったままでレーザ光の幅を変更することが出来るため、レーザ光の照射端部が第２の島状半導体層もしくはそのチャネル形成領域を走査するのを防ぐことが出来る。また、基板上の不必要な領域にもレーザ光を照射して、基板にダメージが与えられるのを防ぐ効果も期待できる。
【００８２】
[実施例４]
本発明において用いられるレーザ照射装置の制御系を含めた構成について、図９(Ａ)を用いて説明する。９０１はレーザ発振器である。図９(Ａ)では３つのレーザ発振器を用いているが、レーザ照射装置が有するレーザ発振器はこの数に限定されない。
【００８３】
図９（Ａ）のレーザ照射装置は、中央演算処理装置及びメモリ等の記憶手段を兼ね備えたコンピュータ９０８を有している。コンピュータ９０８は、レーザ発振器９０１の発振を制御し、なおかつレーザ光スポットがマスクのパターン情報に従って定められる領域を覆うように、基板９０６へのレーザ光スポットの照射位置を制御すべく、基板を所定の位置に移動させることができる。
【００８４】
なお、レーザ発振器９０１は、チラー９０２を用いてその温度を一定に保つようにしても良い。チラー９０２は必ずしも設ける必要はないが、レーザ発振器９０１の温度を一定に保つことで、出力されるレーザ光のエネルギーが温度によってばらつくのを抑えることができる。
【００８５】
また９０４は光学系であり、レーザ発振器９０１から出力された光路を変更したり、そのレーザ光の形状を加工したりして、レーザ光を集光することができる。さらに、図９(Ａ)のレーザ照射装置では、光学系９０４によって、複数のレーザ発振器９０１から出力されたレーザ光を互いに一部を重ね合わせることで、合成することができる。
【００８６】
なお、レーザ光を一次的に完全に遮蔽することができるＡＯ変調器９０３を、被処理物である基板９０６とレーザ発振器９０１との間の光路に設けても良い。また、ＡＯ変調器９０３の代わりに、テニュエイター(光量調整フィルタ)を設けて、レーザ光のエネルギー密度を調整するようにしても良い。
【００８７】
また、被処理物である基板９０６とレーザ発振器９０１との間の光路に、レーザ発振器９０１から出力されたレーザ光のエネルギー密度を測定する手段(エネルギー密度測定手段)９１０を設け、測定したエネルギー密度の経時変化をコンピュータ９０８において監視するようにしても良い。この場合、レーザ光のエネルギー密度の減衰を補うように、レーザ発振器９０１からの出力を高めるようにしても良い。
【００８８】
合成されたレーザ光は、スリット９０５を介して被処理物である基板９０６に照射される。スリット９０５は、レーザ光を遮ることが可能であり、なおかつレーザ光によって変形または損傷しないような材質で形成するのが望ましい。そして、スリット９０５はスリットの幅が可変であり、当該スリットの幅によってレーザ光の幅を変更することができる。
【００８９】
なお、スリット９０５を介さない場合の、レーザ発振器９０１から発振されるレーザ光の基板９０６におけるレーザ光の形状は、レーザの種類によって異なり、また光学系により成形することもできる。
【００９０】
基板９０６はＸ−Ｙステージ９０７上に載置されている。図９(Ａ)では、Ｘ−Ｙステージ９０７は、コンピュータによって制御され、被処理物すなわち基板９０６を移動することによってレーザ光の照射位置を制御している。
【００９１】
さらに本発明では、コンピュータ９０８によって、スリット９０５の幅を制御し、マスクのパターン情報に従ってレーザ光の幅を変更することができる。
【００９２】
さらに図９(Ａ)のレーザ照射装置は、被処理物の温度を調節する手段を備えていても良い。また、レーザ光は指向性およびエネルギー密度の高い光であるため、ダンパーを設けて、反射光が不適切な箇所に照射されるのを防ぐようにしても良い。ダンパーは、反射光を吸収させる性質を有していることが望ましく、ダンパー内に冷却水を循環させておき、反射光の吸収により隔壁の温度が上昇するのを防ぐようにしても良い。また、Ｘ−Ｙステージ９０７に基板９０６を加熱するための手段(基板加熱手段)を設けるようにしても良い。
【００９３】
なお、アライメントマーカーをレーザで形成する場合、マーカー用のレーザ発振器を設けるようにしても良い。この場合、マーカー用のレーザ発振器の発振を、コンピュータ９０８において制御するようにしても良い。さらにマーカー用のレーザ発振器を設ける場合、マーカー用のレーザ発振器から出力されたレーザ光を集光するための光学系を別途設ける。なおマーカーを形成する際に用いるレーザは、代表的にはＹＡＧレーザ、ＣＯ2レーザ等が挙げられるが、もちろんこの他のレーザを用いて形成することは可能である。
【００９４】
またマーカーを用いた位置合わせのために、ＣＣＤカメラ９０９を１台、場合によっては数台設けるようにしても良い。
【００９５】
なお、マーカーを設けずに、ＣＣＤカメラ９０９によって位置合わせを行うようにしても良い。この場合、コンピュータ９０８に入力されたマスクによる島状半導体層のパターン情報と、ＣＣＤカメラ９０９において収集された情報とを照らし合わせて、基板の位置情報を把握することができる。この場合マーカーを別途設ける必要がない。
【００９６】
なお、図９(Ａ)では、レーザ発振器を複数台設けたレーザ照射装置の構成について示したが、レーザ発振器は１台であってもよい。図９(Ｂ)に、レーザ発振器を１台用いたレーザ照射装置の構成を示す。図９(Ｂ)において、９０１はレーザ発振器、９０２はチラーである。また９１０はエネルギー密度測定装置、９０３はＡＯ変調器、９０４は光学系、９０５はスリット、９０９はＣＣＤカメラである。基板９０６はＸ−Ｙステージ９０７上に設置され、レーザ光の基板９０６への照射位置が制御されている。そして図９(Ａ)に示したものと同様に、コンピュータ９０８によって、レーザ照射装置が有する各手段の動作が制御されている。図９(Ａ)と異なるのはレーザ発振器が１つであることである。したがって、光学系９０４もまた図９(Ａ)の場合と異なり、１つのレーザ光を集光する機能を有していれば良い。
【００９７】
[実施例５]
本実施例においては、基板上の回路配置とＣＷレーザ照射方向等について数例を挙げて説明する。
【００９８】
表示装置の構成例としては、図１４(Ａ)に示すように、基板１４００の中央部に画素部１４０１を有し、画素部１４０１の上側もしくは下側に、ソース信号線駆動回路１４０２を有し、画素部１４０１の左右いずれかもしくは両側に、ゲート信号線駆動回路１４０３を有する構成が一般的といえる。各駆動回路を動作させるための信号および電源は、基板外部よりフレキシブルプリント基板(Flexible Print Circuit：ＦＰＣ)１４０４を介して入力される。
【００９９】
図１４(Ａ)に示すように、ソース信号線駆動回路１４０２は、画素の列方向に延びて配置されており、ゲート信号線駆動回路１４０３は、画素の行方向に延びて配置されているため、実施形態に示したようにＣＷレーザ照射を行うと、図１４(Ｂ)に示すように、ソース信号線駆動回路の配置方向に方向を合わせた場合、ゲート信号線駆動回路の配置方向に、ＣＷレーザの照射方向が合致しないことになる。しかし、一般的に高速駆動が要求されるソース信号線駆動回路に対し、ゲート信号線駆動回路は、その駆動周波数はおよそ数百分の１で良く、仮にゲート信号線駆動回路を構成するＴＦＴの活性層に微結晶半導体層でなる部分が含まれていたとしても、回路の動作に関しては問題ないといえる。
【０１００】
ここで、図１４(Ｃ)に示すように、走査方向を途中で切り替える方法を用いても良い。つまり、第１に、ソース信号線駆動回路に合わせて、第１のレーザ走査を行い、続いて、基板を固定しているステージを９０°回転させる等によって、レーザの走査方向を変更し、今度はゲート信号線駆動回路と画素部とに合わせて、第２のＣＷレーザ照射を行っても良い。
【０１０１】
また、図１４(Ｄ)に示すように、特願２００１−２４１４６３号に記載の技術によって、ソース信号線駆動回路１４０２と、ゲート信号線駆動回路１４０３とを、画素部の１辺側、もしくは対向する２辺の側に平行配置することにより、図１４(Ｅ)に示すように、１度のＣＷレーザ照射によって結晶化し、かつ画素部、駆動回路における半導体層を、１方向のみのレーザ光照射によって構成することが可能となる。
【０１０２】
本実施例にて示した方法はあくまでも一例であり、例えば高速駆動が要求される駆動回路部のみをレーザ照射によって結晶化し、画素部等、比較的高速駆動が必要でない部分においては、従来の結晶化方法を用いて作製しても良い。なお、本実施例は他の実施例と組み合わせて実施することが可能である。
【０１０３】
[実施例６]
本実施例では、アクティブマトリクス基板の作製方法について図１５、１６を用いて説明する。本明細書ではＣＭＯＳ回路を有する駆動回路と、画素部とを同一基板上に形成された基板を、便宜上アクティブマトリクス基板と呼ぶ。
【０１０４】
まず、本実施例ではバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板５０００を用いる。なお、基板５０００としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【０１０５】
次いで、基板５０００上に酸化珪素膜、窒化珪素膜、もしくは酸化窒化珪素膜などの絶縁膜から成る下地絶縁膜５００１を公知の手段(スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等)により形成する。本実施例では下地絶縁膜５００１として５００１ａ、５００１ｂの２層の膜を用いているが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。
【０１０６】
続いて、下地絶縁膜５００１上に、酸化珪素膜、窒化珪素膜、もしくは酸化窒化珪素膜などの絶縁膜から成る下地層５００２を公知の手段(スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法)により３０〜３００nmの厚さで形成し、幅１〜１０μmのスリット状にパターニングする。
【０１０７】
ここで、下地絶縁膜５００１と、下地層５００２については、下地層５００２のエッチング処理によって、下地絶縁膜５００１が侵食されない材料の組み合わせとする。例えば、下地絶縁膜５００１を窒化珪素膜、下地層５００２を酸化窒化珪素膜などとすれば良い。
【０１０８】
次いで、下地絶縁膜５００１および下地層５００２を覆うように、絶縁層５００２ｂを形成し、その後連続成膜によって、公知の手段(スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等)により３０〜２００nm(好ましくは３０〜６０nm)の厚さで半導体層５００３を形成する。なお、この半導体層は、非晶質半導体層であっても良いし、微結晶半導体層、あるいは結晶性半導体層であっても良い。また、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体層を用いても良い(図１５(Ａ))。
【０１０９】
次に、半導体層５００３をレーザ結晶化法により結晶化させる。半導体層が微結晶半導体層、あるいは結晶性半導体層の場合、この工程によってその結晶性がさらに高められる。レーザ結晶化法は、本発明の実施形態や実施例１〜５に記載されたレーザ照射方法を用いて行う。具体的には、レーザ照射装置のコンピュータに入力されたマスクの情報に従って、溝状の凹凸と平行な方向にレーザ光５００４を走査しつつ、半導体層５００３の全面もしくは後に島状の半導体層を形成する場所に照射する。もちろん、レーザ結晶化法だけでなく、他の公知の結晶化法(ＲＴＡやファーネスアニール炉を用いた熱結晶化法、結晶化を助長する金属元素を用いた熱結晶化法等)と組み合わせて行ってもよい。
【０１１０】
半導体層の結晶化に際しては、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を用いることで、大粒径の結晶を得ることができる。代表的には、Ｎｄ:ＹＶＯ4レーザ(基本波１０６４nm)の第２高調波(５３２nm)や第３高調波(３５５nm)を用いるのが望ましい。具体的には、出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００MW/cm2程度(好ましくは０．１〜１０MW/cm2)が必要である。そして、１０〜２０００cm/s程度の速度でレーザ光に対して相対的に半導体層が形成された基板５００１を移動させて照射する。
【０１１１】
なおレーザ照射は、パルス発振または連続発振の気体レーザもしくは固体レーザを用いることができる。気体レーザとして、エキシマレーザ、Ａｒレーザー、Ｋｒレーザーなどがあり、固体レーザとして、ＹＡＧレーザ、ＹＶＯ4レーザー、ＹＬＦレーザ、ＹＡｌＯ3レーザー、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザ等も使用可能である。当該レーザの基本波はドーピングする材料によって異なり、１μm前後の基本波を有するレーザ光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。
【０１１２】
上述したレーザ結晶化によって、半導体層５００３にレーザ光が照射されて結晶性が高められ、結晶化した半導体層５００５を得る(図１５(Ｂ))。
【０１１３】
次に、半導体層５００５を所望の形状にパターニングして、島状半導体層５００６〜５００９を形成する(図１５(Ｃ))。
【０１１４】
また、島状半導体層５００６〜５００９を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。
【０１１５】
次いで、島状半導体層５００６〜５００９を覆うゲート絶縁膜５０１０を形成する。ゲート絶縁膜５０１０はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０nmの厚さで酸化窒化珪素膜(組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％)で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０１１６】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ(Tetraethyl Orthosilicate)とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波(１３．５６MHz)電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【０１１７】
次いで、ゲート絶縁膜５０１０上に膜厚２０〜１００nmの第１の導電層５０１１と、膜厚１００〜４００nmの第２の導電層５０１２とを積層形成する。本実施例では、膜厚３０nmのＴａＮ膜からなる第１の導電層５０１１と、膜厚３７０nmのＷ膜からなる第２の導電層５０１２を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタする。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン(ＷＦ6)を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩcm以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ(純度９９．９９９９％)のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩcmを実現することができる。
【０１１８】
なお、本実施例では、第１の導電層５０１１をＴａＮ、第２の導電層５０１２をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体層を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電層をタンタル(Ｔａ)膜で形成し、第２の導電層をＷ膜とする組み合わせ、第１の導電層を窒化チタン(ＴｉＮ)膜で形成し、第２の導電層をＷ膜とする組み合わせ、第１の導電層を窒化タンタル(ＴａＮ)で形成し、第２の導電層をＷとする組み合わせ、第１の導電層を窒化タンタル(ＴａＮ)膜で形成し、第２の導電層をＡｌ膜とする組み合わせ、第１の導電層を窒化タンタル(ＴａＮ)膜で形成し、第２の導電層をＣｕ膜とする組み合わせとしてもよい。
【０１１９】
また、２層構造に限定されず、例えば、タングステン膜、アルミニウムとシリコンの合金(Ａｌ−Ｓｉ)膜、窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、タングステンに代えて窒化タングステンを用いてもよいし、アルミニウムとシリコンの合金(Ａｌ−Ｓｉ)膜に代えてアルミニウムとチタンの合金膜(Ａｌ−Ｔｉ)を用いてもよいし、窒化チタン膜に代えてチタン膜を用いてもよい。
【０１２０】
なお、導電層の材料によって、適宜最適なエッチングの方法や、エッチャントの種類を選択することが重要である(図１５(Ｄ))。
【０１２１】
次に、フォトリソグラフィ法を用いてレジストからなるマスク５０１３を形成し、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。本実施例では第１のエッチング条件として、ＩＣＰ(Inductively Coupled Plasma：誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５：２５：１０sccmとし、１Paの圧力でコイル型の電極に５００ＷのＲＦ(１３．５６MHz)電力を投入してプラズマを生成してエッチングを行う。基板側(試料ステージ)にも１５０ＷのＲＦ(１３．５６MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【０１２２】
この後、レジストからなるマスク５０１３を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０：３０sccmとし、１Paの圧力でコイル型の電極に５００ＷのＲＦ(１３．５６MHz)電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側(試料ステージ)にも２０ＷのＲＦ(１３．５６MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【０１２３】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１４〜５０１８(第１の導電層５０１４ａ〜５０１８ａと第２の導電層５０１４ｂ〜５０１８ｂ)を形成する。ゲート絶縁膜５０１０においては、第１の形状の導電層５０１４〜５０１８で覆われない領域は２０〜５０nm程度エッチングされ、薄くなった領域が形成される(図１５(Ｅ))。
【０１２４】
次いで、レジストからなるマスク５０１３を除去せずに第２のエッチング処理を行う。ここでは、エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第４のエッチング処理により第２の導電層５０１９ｂ〜５０２３ｂを形成する。一方、第１の導電層５０１４ａ〜５０１８ａはほとんどエッチングされず、第１の導電層５０１９ａ〜５０２３ａを形成し、第２の形状の導電層５０１９〜５０２３を形成する(図１６(Ａ))。
【０１２５】
そして、レジストからなるマスク５０１３を除去せずに第１のドーピング処理を行い、島状半導体層にｎ型を付与する不純物元素を低濃度に添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14/cm2とし、加速電圧を４０〜８０keVとして行う。本実施例ではドーズ量を１．５×１０13/cm2とし、加速電圧を６０keVとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン(Ｐ)または砒素(Ａｓ)を用いるが、ここではリン(Ｐ)を用いる。この場合、導電層５０１９〜５０２３がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に不純物領域５０２４〜５０２７が形成される。不純物領域５０２４〜５０２７には１×１０18〜１×１０20/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【０１２６】
次に、レジストからなるマスク５０１３を除去した後、新たにレジストからなるマスク５０２８を形成して第１のドーピング処理よりも高い加速電圧で第２のドーピング処理を行う。イオンドープ法の条件はドーズ量を１×１０13〜１×１０15/cm2とし、加速電圧を６０〜１２０keVとして行う。ドーピング処理は第２の導電層５０１９ｂ〜５０２３ｂを不純物元素に対するマスクとして用い、第１の導電層のテーパー部の下方の島状半導体層に不純物元素が添加されるようにドーピングする。続いて、第２のドーピング処理より加速電圧を下げて第３のドーピング処理を行って図１６(Ｂ)の状態を得る。イオンドープ法の条件はドーズ量を１×１０15〜１×１０17/cm2とし、加速電圧を５０〜１００keVとして行う。第２のドーピング処理および第３のドーピング処理により、第１の導電層と重なる低濃度不純物領域５０２９、５０３０には１×１０18〜５×１０19/cm3の濃度範囲でｎ型を付与する不純物元素を添加され、高濃度不純物領域５０３２〜５０３４には１×１０19〜５×１０21/cm3の濃度範囲でｎ型を付与する不純物元素が添加される。
【０１２７】
もちろん、適当な加速電圧にすることで、第２のドーピング処理および第３のドーピング処理は１回のドーピング処理で、低濃度不純物領域および高濃度不純物領域を形成することも可能である。
【０１２８】
次いで、レジストからなるマスク５０２８を除去した後、新たにレジストからなるマスク５０３５を形成して第４のドーピング処理を行う。この第４のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる島状半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域５０３６、５０３７を形成する。第２の導電層５０１９ａ〜５０２３ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域５０３６、５０３７はジボラン(Ｂ2Ｈ6)を用いたイオンドープ法で形成する(図１６(Ｃ))。この第４のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する島状半導体層はレジストからなるマスク５０３５で覆われている。第１乃至３のドーピング処理によって、不純物領域５０３６、５０３７にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を１×１０19〜５×１０21/cm3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として十分に機能することが出来る。
【０１２９】
以上までの工程で、それぞれの島状半導体層に不純物領域が形成される。
【０１３０】
次いで、レジストからなるマスク５０３５を除去して第１の層間絶縁膜５０３８を形成する。この第１の層間絶縁膜５０３８としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０nmの酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜５０３８は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０１３１】
次いで、第２の島状半導体層に添加された不純物を活性化する処理を行う。活性化処理としては、レーザアニール法を用いる。レーザアニール法を用いる場合、結晶化の際に用いたレーザを使用することが可能である。活性化の場合は、移動速度は結晶化と同じにし、０．０１〜１００MW/cm2程度(好ましくは０．０１〜１０MW/cm2)のエネルギー密度が必要となる。また結晶化の際には連続発振のレーザを用い、活性化の際にはパルス発振のレーザを用いるようにしても良い(図１６(Ｄ))。
【０１３２】
また、第１の層間絶縁膜を形成する前に活性化処理を行っても良い。
【０１３３】
そして、加熱処理(３００〜５５０℃で１〜１２時間の熱処理)を行うと水素化を行うことができる。この工程は第１の層間絶縁膜５０３８に含まれる水素により第２の島状半導体層のダングリングボンドを終端する工程である。第１の層間絶縁膜の存在に関係なく第２の島状半導体層を水素化することができる。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)や、３〜１００％の水素を含む雰囲気中で、３００〜６５０℃で１〜１２時間の加熱処理を行っても良い。
【０１３４】
次いで、第１の層間絶縁膜５０３８上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜５０３９を形成する。本実施例では、膜厚１．６μmのアクリル樹脂膜を形成した。次に、第２の層間絶縁膜５０３９を形成した後、第２の層間絶縁膜５０３９に接するように、第３の層間絶縁膜５０４０を形成する。
【０１３５】
そして、配線５０４１〜５０４５を形成する。なお、これらの配線は、膜厚５０nmのＴｉ膜と、膜厚５００nmの合金膜(ＡｌとＴｉとの合金膜)との積層膜をパターニングして形成する。もちろん、二層構造に限らず、単層構造でもよいし、三層以上の積層構造にしてもよい。また、配線の材料としては、ＡｌとＴｉに限らない。例えば、ＴａＮ膜上にＡｌやＣｕを形成し、さらにＴｉ膜を形成した積層膜をパターニングして配線を形成してもよい。(図１６(Ｅ))
【０１３６】
以上の様にして、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴからなるＣＭＯＳ回路を有する駆動回路と、画素ＴＦＴと保持容量とを有する画素部を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
【０１３７】
なお、本実施例は他の実施例と組み合わせて実施することが可能である。
【０１３８】
［実施例７］
本実施例では、実施例６で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図１６、１７を用いる。
【０１３９】
まず、実施例６に従い、図１６（Ｅ）の状態のアクティブマトリクス基板を得た後、当該アクティブマトリクス基板上、少なくとも配線（画素電極）５０４５上に配向膜５０５３を形成しラビング処理を行う。なお、本実施例では配向膜５０５３を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ５０５２を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１４０】
次いで、対向基板５０４６を用意する。対向基板５０４６上に着色層(カラーフィルタ)５０４７、５０４８(ここでは２色のカラーフィルタのみを図示しているが、実際にはＲ、Ｇ、Ｂの３色を用いて良い。)および平坦化膜５０４９を形成する。ここでは、赤色のカラーフィルタ５０４７と青色のカラーフィルタ５０４８とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。同様に、隣接した画素間の隙間をカラーフィルタの積層によって遮光する。このようにして、遮光膜の形成工程を省略した。
【０１４１】
次いで、平坦化膜５０４９を形成し、当該平坦化膜５０４９上に透明導電膜からなる対向電極５０５０を少なくとも画素部に形成し、対向基板の全面に配向膜５０５１を形成し、ラビング処理を施した。
【０１４２】
そして、アクティブマトリクス基板と対向基板とをシール材(図示せず)で貼り合わせる。シール材にはフィラーが混入されており、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料５０５４を注入し、封止剤(図示せず)によって完全に封止する。液晶材料５０５４には公知の液晶材料を用いれば良い。このようにして図１７に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板(図示せず)を貼りつけた。そして、公知の技術を用いてフレキシブルプリント基板(Flexible Print Circuit：ＦＰＣ)を貼りつけた。
【０１４３】
以上のようにして作製される液晶表示装置はエネルギー分布が周期的または一様なレーザ光が照射され、大粒径の結晶粒が形成された半導体膜を用いて作製されたＴＦＴを有しており、前記液晶表示装置の動作特性や信頼性を十分なものとなり得る。そして、このような液晶表示装置は各種電子機器の表示部として用いることが出来る。
【０１４４】
なお、本実施例は他の実施例と組み合わせて実施することが可能である。
【０１４５】
［実施例８］
本実施例では、実施例６に示したアクティブマトリクス基板の作製方法を用いて作製されたアクティブマトリクス基板を用いて、発光装置を作製する例を以下に説明する。発光装置とは、基板上に形成された発光素子を、当該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにＴＦＴ等を実装した表示用モジュールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる有機化合物を含む層（発光層）と陽極層と、陰極層とを有する。また、有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）があり、これらのうちどちらか、あるいは両方の発光を含む。
【０１４６】
なお、本明細書中では、発光素子において陽極と陰極の間に形成された全ての層をＥＬ層と定義する。ＥＬ層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的に発光素子は、陽極層、発光層、陰極層が順に積層された構造を有しており、この構造に加えて、陽極層、正孔注入層、発光層、陰極層や、陽極層、正孔注入層、発光層、電子輸送層、陰極層等の順に積層した構造を有していることもある。
【０１４７】
実施例７に従って第３の層間絶縁膜５１０２まで形成した後、発光素子の陽極となる画素電極を、透明導電膜からなる材料にて形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０１４８】
第３の層間絶縁膜５１０２は、発光装置の場合、第２の層間絶縁膜５１０１に含まれる水分が有機発光層に入るのを防ぐのに効果的である。第２の層間絶縁膜５１０１が有機樹脂材料を有している場合、有機樹脂材料は水分を多く含むため、第３の層間絶縁膜５１０２を設けることは特に有効である。また、本実施例においては、樹脂からなる第２の層間絶縁膜５１０１を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１４９】
駆動回路が有するｎチャネル型ＴＦＴ、ｐチャネル型ＴＦＴは実施例５の作製方法を用いて形成される。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１５０】
次に、図１８(Ｂ)に示すように、第３の層間絶縁膜５１０２を覆うように黒色染料、カーボンまたは黒色の顔料などを分散した樹脂膜を成膜し、発光素子となる部分に開口部を形成することで、遮蔽膜(図示せず)を成膜する。なお樹脂として、代表的にはポリイミド、ポリアミド、アクリル、ＢＣＢ(ベンゾシクロブテン)等が挙げられるが、上記材料に限定されない。また有機樹脂の他に、遮蔽膜の材料として例えば、珪素、酸化珪素、酸化窒化珪素などに黒色染料、カーボンまたは黒色の顔料を混入したものを用いることも可能である。遮蔽膜は、配線５１０４〜５１１０において反射した外光が、観察者の目に入るのを防ぐ効果がある。その後、各不純物領域に達するコンタクトホールを開口し、配線５１０４〜５１１０を形成する。
【０１５１】
続いて、樹脂材料でなる土手５１１１を形成する。土手５１１１は１〜２μm厚のアクリル膜またはポリイミド膜をパターニングして画素電極５１０３の一部を露出させるように形成する。
【０１５２】
画素電極５１０３の上にはＥＬ層５１１２が形成される。なお、図１８(Ｂ)では一画素しか図示していないが、本実施例ではＲ(赤)、Ｇ(緑)、Ｂ(青)の各色に対応したＥＬ層を作り分けている。また、本実施例では蒸着法により低分子系有機発光材料を形成している。具体的には、正孔注入層として２０nm厚の銅フタロシアニン(ＣｕＰｃ)膜を設け、その上に発光層として７０nm厚のトリス−８−キノリノラトアルミニウム錯体(Ａｌｑ3)膜を設けた積層構造としている。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。
【０１５３】
但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて発光層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。例えば、本実施例では低分子系有機発光材料を発光層として用いる例を示したが、中分子系有機発光材料や高分子系有機発光材料を用いても良い。なお、ここでいう中分子系有機発光材料とは、昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０μm以下の有機発光材料を指す。また、高分子系有機発光材料を用いる例として、正孔注入層として２０nmのポリチオフェン(ＰＥＤＯＴ)膜をスピン塗布法により設け、その上に発光層として１００nm程度のパラフェニレンビニレン(ＰＰＶ)膜を設けた積層構造としても良い。なお、ＰＰＶのπ共役系高分子を用いると、赤色から青色まで発光波長を選択できる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用いることができる。
【０１５４】
次に、ＥＬ層５１１２の上には、陰極として画素電極５１１３が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜(マグネシウムと銀との合金膜)を用いても良い。陰極材料としては、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。
【０１５５】
この画素電極５１１３まで形成された時点で発光素子が完成する。なお、ここでいう発光素子とは、画素電極(陽極)５１０３、ＥＬ層５１１２、および陰極５１１３で形成された素子を指す。
【０１５６】
また、発光素子を完全に覆うようにして保護膜５１１４を設けても良い。保護膜５１１４としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、当該絶縁膜を単層もしくは組み合わせた積層で用いる。
【０１５７】
この際、カバレッジの良い膜を保護膜５１１４として用いることが好ましく、炭素膜、特にＤＬＣ(ダイヤモンドライクカーボン)膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い発光層５１１２の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、発光層５１１２の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に発光層５１１２が酸化するといった問題を防止できる。
【０１５８】
本実施例では、発光層５１１２は全てバリア性の高い炭素膜、窒化珪素、窒化酸化珪素、窒化アルミニウムもしくは窒化酸化アルミニウム等の無機絶縁膜で覆われているため、水分や酸素等が発光層に入って発光層が劣化するのをより効果的に防ぐことができる。
【０１５９】
また、第３の層間絶縁膜５１０２、保護膜５１１４を、シリコンをターゲットとしたスパッタリング法により作製される窒化珪素膜を用いることで、より発光層への不純物の侵入を防ぐことができる。成膜条件は適宜選択すれば良いが、特に好ましくはスパッタガスには窒素(Ｎ2)又は窒素とアルゴンの混合ガスを用い、高周波電力を印加してスパッタリングを行う。基板温度は室温の状態とし、加熱手段を用いなくても良い。既に有機絶縁膜や有機化合物層を形成した後は、基板を加熱せずに成膜することが望ましい。但し、吸着又は吸蔵している水分を十分除去するために、真空中で数分〜数時間、５０〜１００℃程度で加熱して脱水処理することは好ましい。
【０１６０】
室温でシリコンをターゲットとし、１３．５６MHzの高周波電力を印加し、窒素ガスのみ用いたスパッタリング法で形成された窒化珪素膜は、その赤外吸収スペクトルにおいてＮ−Ｈ結合とＳｉ−Ｈ結合の吸収ピークが観測されず、またＳｉ−Ｏの吸収ピークも観測されていないことが特徴的であり、膜中に酸素濃度及び水素濃度は１原子％以下であることがわかっている。このことからも、より効果的に酸素や水分などの不純物の侵入を防ぐことができるのがわかる。
【０１６１】
こうして図１８(Ｂ)に示すような構造の発光装置が完成する。なお、土手５１１１を形成した後、保護膜５１１４を形成するまでの工程を、大気解放せずに連続的に処理することは有効である。
【０１６２】
なお本実施例では遮蔽膜を第３の層間絶縁膜５１０２と土手５１１１との間に形成したが、本発明はこの構成に限定されない。配線５１０４〜５１１０において反射した外光が、観察者の目に入るのを防ぐことができる位置に設けることが肝要である。例えば、本実施例のように発光素子から発せられる光が基板側に向かう構成である場合、第１の層間絶縁膜と第２の層間絶縁膜５１０１との間に遮蔽膜を設けるようにしても良い。そしてこの場合においても、遮蔽膜は発光素子からの光が通過できるように開口部を有する。
【０１６３】
さらに、実施例７において説明したように、ゲート電極に絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いｎチャネル型ＴＦＴを形成することができる。そのため、信頼性の高い発光装置を実現できる。
【０１６４】
また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。
【０１６５】
以上のようにして作製される発光装置はエネルギー分布が周期的または一様なレーザ光が照射され、大粒径の結晶粒が形成された半導体膜を用いて作製されたＴＦＴを有しており、前記発光装置の動作特性や信頼性を十分なものとなり得る。そして、このような発光装置は各種電子機器の表示部として用いることができる。
【０１６６】
なお、本実施例では、発光素子から発せられる光がＴＦＴ側に向かっているが、発光素子がＴＦＴとは反対側に向かっていても良い。この場合、土手５１１１に黒色染料、カーボンまたは黒色の顔料を混入した樹脂を用いることができる。この場合、画素電極５１０３には反射性に優れた材料を用い、画素電極５１１３には透明導電膜を用いる。
【０１６７】
なお、本実施例は他の実施例と組み合わせて実施することが可能である。
【０１６８】
[実施例９]
本発明が課題を解決する手段の項でも説明したが、基板上にスリット状の凹凸を形成し、その凹凸のエッジ近傍に、半導体層の結晶化に伴う応力集中を生じさせるため、ＴＦＴの配置例としては、図１０に示すように、そのチャネル形成領域が、凹凸のエッジをまたぐことのない形状とするのが望ましい。
【０１６９】
ＴＦＴの活性層となる島状半導体層は、図１０（Ａ）に示すように、下地層１００２の上のみ、すなわち凹凸表面の凸部のみに形成されても良いし、図１０（Ｂ）に示すように、基板１００１の上のみ、すなわち凹凸表面の凹部のみに形成されても良い。さらに、図１０（Ｃ）に示すように、その両方に形成されても良い。これらの図を見て明らかなように、いずれの島状半導体層も、凹凸のエッジ部分をまたぐことなく形成されているのがわかる。
【０１７０】
ただし、図１０（Ｄ）に示すように、マルチチャネル型ＴＦＴのソース領域もしくはドレイン領域となる部分は、凹凸のエッジ部分をまたいでも構わない。この場合も、チャネル形成領域は、凹凸のエッジ部分を回避するように分離して形成されているのがわかる。
【０１７１】
[実施例１０]
本発明を適用して作製される電子機器の一例として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(ＤＶＤ)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図２０に示す。
【０１７２】
図２０(Ａ)は発光素子表示装置であり、筐体３００１、支持台３００２、表示部３００３、スピーカー部３００４、ビデオ入力端子３００５等を含む。本発明は表示部３００３の作製に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光素子表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０１７３】
図２０(Ｂ)はデジタルスチルカメラであり、本体３１０１、表示部３１０２、受像部３１０３、操作キー３１０４、外部接続ポート３１０５、シャッター３１０６等を含む。本発明は表示部３１０２の作製に用いることができる。
【０１７４】
図２０(Ｃ)はノート型パーソナルコンピュータであり、本体３２０１、筐体３２０２、表示部３２０３、キーボード３２０４、外部接続ポート３２０５、ポインティングマウス３２０６等を含む。本発明は表示部３２０３の作製に用いることができる。
【０１７５】
図２０(Ｄ)はモバイルコンピュータであり、本体３３０１、表示部３３０２、スイッチ３３０３、操作キー３３０４、赤外線ポート３３０５等を含む。本発明は表示部２３０２の作製に用いることができる。
【０１７６】
図２０(Ｅ)は記録媒体を備えた携帯型の画像再生装置(具体的にはＤＶＤ再生装置)であり、本体３４０１、筐体３４０２、表示部Ａ３４０３、表示部Ｂ３４０４、記録媒体(ＤＶＤ等)読込部３４０５、操作キー３４０６、スピーカー部３４０７等を含む。表示部Ａ３４０３は主として画像情報を表示し、表示部Ｂ３４０４は主として文字情報を表示するが、本発明はこれら表示部Ａ、Ｂ３４０３、３４０４の作製に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１７７】
図２０(Ｆ)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体３５０１、表示部３５０２、アーム部３５０３を含む。本発明は表示部３５０２の作製に用いることができる。
【０１７８】
図２０(Ｇ)はビデオカメラであり、本体３６０１、表示部３６０２、筐体３６０３、外部接続ポート３６０４、リモコン受信部３６０５、受像部３６０６、バッテリー３６０７、音声入力部３６０８、操作キー３６０９等を含む。本発明は表示部３６０２の作製に用いることができる。
【０１７９】
図２０(Ｈ)は携帯電話であり、本体３７０１、筐体３７０２、表示部３７０３、音声入力部３７０４、音声出力部３７０５、操作キー３７０６、外部接続ポート３７０７、アンテナ３７０８等を含む。本発明は表示部３７０３の作製に用いることができる。なお、表示部３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。
【０１８０】
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０１８１】
また、上記電子機器はインターネットやＣＡＴＶ(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０１８２】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【発明の効果】
本発明によると、基板上にスリット状の凹凸部を設けることによって、半導体層を結晶化する際の応力が凹凸部のエッジ近傍に集中する。すなわち設計者が、応力集中箇所を制御することが可能となり、良好な結晶性の得られた半導体層を効率良く用いて回路を作製することが出来る。
【０１８３】
また、バッファやサンプリングスイッチ等において、Ｗの大きいＴＦＴを作製する場合、基板上のスリット状の凹凸部とチャネル形成領域が平行もしくはそれに準ずる方向に揃うように形成された活性層を用いた、Ｗの小さいＴＦＴを並列接続した構造とすることにより、個々のＴＦＴの特性がばらついた場合にも、そのばらつきを平均化することが出来る。よって、Ｗの大きい１つの活性層でなるＴＦＴと比較して、ばらつきの小さなものを作製することが出来る。
【図面の簡単な説明】
【図１】 本発明の一実施形態を説明する図。
【図２】 グラフォエピタキシーの基本原理を説明する図。
【図３】 本発明の一実施形態を説明する図。
【図４】 複数のレーザ光から、合成レーザ光を生成する図。
【図５】 表示装置の概略図および、ソース信号線駆動回路の代表的な回路構成例を示す図。
【図６】 レーザ光とそのエネルギー密度分布を説明する図。
【図７】 レーザ光照射工程の概略図。
【図８】 レーザ光照射工程の概略図。
【図９】 制御系を含むレーザ照射装置の概略図。
【図１０】 凹凸部を有する基板表面への島状半導体層の配置例を示す図。
【図１１】 半導体層の結晶化に伴う応力分布を模式的に示す図。
【図１２】 Ｗの大きいＴＦＴを、１つの活性層を用いて構成する場合と、Ｗの小さい活性層を複数並列に用いて構成する場合について示す図。
【図１３】 Ｗの小さい活性層を複数並列に用いて、それぞれのＴＦＴを構成した場合の素子ばらつきについて説明する図。
【図１４】 基板上でのレーザ光走査方向の例を説明する図。
【図１５】 半導体装置の作製工程を説明する図。
【図１６】 半導体装置の作製工程を説明する図。
【図１７】 液晶表示装置の作製工程を説明する図。
【図１８】 発光装置の作製工程を説明する図。
【図１９】 基板照射中のレーザ光の照射幅の変更について説明する図。
【図２０】 本発明が適用可能な電子機器の例を示す図。

Claims (5)

  1. スリット状の凹凸を有する表面上に形成された半導体層に対して、連続発振されたレーザ光を前記スリットと平行な方向に走査することにより、前記半導体層を結晶化し、
    前記半導体層をパターニングにより、チャネル形成領域となる部分が前記表面上の凹部と凸部との境界をまたぐことがないように、前記凹部上及び前記凸部上に複数の島状半導体層を形成し、
    且つ前記パターニングにより、前記複数の島状半導体層は、前記チャネル形成領域となる部分における電荷の移動方向が全て前記レーザ光の走査方向と平行方向若しくはそれに準ずる方向に揃うように形成し、
    前記複数の島状半導体層を用いて複数のトランジスタを形成し、
    前記複数のトランジスタを形成する際に、前記凹部上に形成された前記複数の島状半導体層の一部と、前記凸部上に形成された前記複数の島状半導体層の一部と、を複数個並列に接続したトランジスタを形成することを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記レーザ光は、固体レーザ、気体レーザ、あるいは金属レーザから発振されたものであることを特徴とする半導体装置の作製方法。
  3. 請求項１において、
    前記レーザ光は、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、又はＴｉ：サファイアレーザから発振されたものであることを特徴とする半導体装置の作製方法。
  4. 請求項１において、
    前記レーザ光は、エキシマレーザ、Ａｒレーザ、Ｋｒレーザ、又はＣＯ２レーザから発振されたものであることを特徴とする半導体装置の作製方法。
  5. 請求項１において、
    前記レーザ光は、ヘリウムカドミウムレーザ、銅蒸気レーザ、又は金蒸気レーザから発振されたものであることを特徴とする半導体装置の作製方法。
JP2001401226A 2001-12-28 2001-12-28 半導体装置の作製方法 Expired - Fee Related JP4011344B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001401226A JP4011344B2 (ja) 2001-12-28 2001-12-28 半導体装置の作製方法
US10/330,015 US7226817B2 (en) 2001-12-28 2002-12-27 Method of manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001401226A JP4011344B2 (ja) 2001-12-28 2001-12-28 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2003197527A JP2003197527A (ja) 2003-07-11
JP2003197527A5 JP2003197527A5 (ja) 2005-08-04
JP4011344B2 true JP4011344B2 (ja) 2007-11-21

Family

ID=27605336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001401226A Expired - Fee Related JP4011344B2 (ja) 2001-12-28 2001-12-28 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US7226817B2 (ja)
JP (1) JP4011344B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
JP4137460B2 (ja) * 2002-02-08 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6884668B2 (en) * 2002-02-22 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
TWI303882B (en) * 2002-03-26 2008-12-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6906343B2 (en) * 2002-03-26 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
JP2003332350A (ja) 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
JP4813743B2 (ja) * 2002-07-24 2011-11-09 株式会社 日立ディスプレイズ 画像表示装置の製造方法
JP4593073B2 (ja) * 2002-12-26 2010-12-08 株式会社半導体エネルギー研究所 レーザ照射装置
JP2005144487A (ja) * 2003-11-13 2005-06-09 Seiko Epson Corp レーザ加工装置及びレーザ加工方法
KR101022559B1 (ko) * 2003-12-30 2011-03-16 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
TWI406688B (zh) * 2004-02-26 2013-09-01 Semiconductor Energy Lab 運動器具，娛樂工具，和訓練工具
KR100600874B1 (ko) * 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
JP4834853B2 (ja) 2004-06-10 2011-12-14 シャープ株式会社 薄膜トランジスタ回路、薄膜トランジスタ回路の設計方法、薄膜トランジスタ回路の設計プログラム、設計プログラム記録媒体、及び表示装置
US20060103299A1 (en) * 2004-11-15 2006-05-18 The Hong Kong University Of Science And Technology Polycrystalline silicon as an electrode for a light emitting diode & method of making the same
TWI268122B (en) * 2005-01-25 2006-12-01 Au Optronics Corp Semiconductor structure having multilayer of polysilicon and display panel applied with the same
US7710739B2 (en) 2005-04-28 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
TW200703667A (en) * 2005-07-05 2007-01-16 Adv Lcd Tech Dev Ct Co Ltd Thin-film transistor, method for manufacturing thin-film transistor, and display using thin-film transistors
JP5371144B2 (ja) 2007-06-29 2013-12-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法、並びに電子機器
TW201001624A (en) * 2008-01-24 2010-01-01 Soligie Inc Silicon thin film transistors, systems, and methods of making same
KR101782557B1 (ko) * 2010-10-25 2017-09-28 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR102103913B1 (ko) 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4330363A (en) 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
JPS57157519A (en) 1981-03-23 1982-09-29 Fujitsu Ltd Manufacture of semiconductor device
JPS58151042A (ja) 1982-03-03 1983-09-08 Fujitsu Ltd 半導体装置の製造方法
JPS5999713A (ja) 1982-11-30 1984-06-08 Agency Of Ind Science & Technol 薄膜トランジスタ用基板の製造方法
JPS59125663A (ja) 1983-01-05 1984-07-20 Seiko Instr & Electronics Ltd 薄膜半導体装置の製造方法
JPH0810668B2 (ja) 1985-10-31 1996-01-31 旭硝子株式会社 多結晶シリコン膜の製造方法
US4710604A (en) 1985-12-20 1987-12-01 Nippon Kogaku K. K. Machining apparatus with laser beam
JPS6331108A (ja) 1986-07-25 1988-02-09 Citizen Watch Co Ltd Ｓｏｉ素子の製造方法
KR970008455B1 (en) 1988-03-18 1997-05-24 Seiko Epson Corp Thin film transistor
US5470265A (en) * 1993-01-28 1995-11-28 Canon Kabushiki Kaisha Multi-electron source, image-forming device using multi-electron source, and methods for preparing them
JP2973492B2 (ja) * 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
US5163220A (en) 1991-10-09 1992-11-17 The Unites States Of America As Represented By The Secretary Of The Army Method of enhancing the electrical conductivity of indium-tin-oxide electrode stripes
NL194848C (nl) 1992-06-01 2003-04-03 Samsung Electronics Co Ltd Vloeibaar-kristalindicatorinrichting.
JP3431647B2 (ja) 1992-10-30 2003-07-28 株式会社半導体エネルギー研究所 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法
CA2112431C (en) * 1992-12-29 2000-05-09 Masato Yamanobe Electron source, and image-forming apparatus and method of driving the same
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5589406A (en) * 1993-07-30 1996-12-31 Ag Technology Co., Ltd. Method of making TFT display
EP0640864B1 (en) 1993-08-25 2001-12-12 Kabushiki Kaisha Toshiba Liquid crystal display apparatus and fabrication method thereof
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
CA2137873C (en) * 1993-12-27 2000-01-25 Hideaki Mitsutake Electron source and electron beam apparatus
US6700133B1 (en) 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3150840B2 (ja) 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
US5831387A (en) * 1994-05-20 1998-11-03 Canon Kabushiki Kaisha Image forming apparatus and a method for manufacturing the same
JP3897826B2 (ja) * 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP3326020B2 (ja) 1994-08-29 2002-09-17 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
TW395008B (en) 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5854803A (en) 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
JP3727034B2 (ja) 1995-01-13 2005-12-14 株式会社半導体エネルギー研究所 レーザー照射装置
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JP3216861B2 (ja) 1995-04-10 2001-10-09 シャープ株式会社 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法
US6066516A (en) * 1995-06-26 2000-05-23 Seiko Epson Corporation Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices
GB9521855D0 (en) * 1995-10-25 1996-01-03 Philips Electronics Nv Manufacture of electronic devices comprising thin-film circuitry
JP3453972B2 (ja) 1995-12-27 2003-10-06 トヨタ自動車株式会社 レーザ溶接方法および装置
JPH09234579A (ja) 1996-02-28 1997-09-09 Semiconductor Energy Lab Co Ltd レーザー照射装置
JPH09321310A (ja) 1996-05-31 1997-12-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3580033B2 (ja) 1996-06-20 2004-10-20 ソニー株式会社 薄膜半導体装置及びその製造方法とレーザアニール装置
US6759628B1 (en) 1996-06-20 2004-07-06 Sony Corporation Laser annealing apparatus
US5970368A (en) * 1996-09-30 1999-10-19 Kabushiki Kaisha Toshiba Method for manufacturing polycrystal semiconductor film
US5981974A (en) 1996-09-30 1999-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
JP3597331B2 (ja) 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645377B2 (ja) 1996-10-24 2005-05-11 株式会社半導体エネルギー研究所 集積回路の作製方法
TW451284B (en) 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JPH10154816A (ja) 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
KR100307385B1 (ko) 1997-03-05 2001-12-15 구본준, 론 위라하디락사 액정표시장치의구조및그제조방법
JP4566294B2 (ja) 1997-06-06 2010-10-20 株式会社半導体エネルギー研究所 連続粒界結晶シリコン膜、半導体装置
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JPH1184418A (ja) 1997-09-08 1999-03-26 Sanyo Electric Co Ltd 表示装置
US5994174A (en) * 1997-09-29 1999-11-30 The Regents Of The University Of California Method of fabrication of display pixels driven by silicon thin film transistors
JPH11177102A (ja) * 1997-12-08 1999-07-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR20010033202A (ko) 1997-12-17 2001-04-25 모리시타 요이찌 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법
JP2000068520A (ja) 1997-12-17 2000-03-03 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
CN1120463C (zh) 1998-10-16 2003-09-03 精工爱普生株式会社 电光装置的驱动电路及其驱动方法和电子装置
TW457553B (en) 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
JP2000243967A (ja) * 1999-02-22 2000-09-08 Sony Corp 半導体装置の製造方法
KR100524622B1 (ko) * 1999-04-03 2005-11-01 엘지.필립스 엘시디 주식회사 폴리실리콘 반도체층을 포함한 박막트랜지스터 제조방법
KR100317623B1 (ko) * 1999-04-16 2001-12-22 구본준, 론 위라하디락사 실리콘 박막을 결정화하는 방법과 이를 이용하여 제조되는 박막트랜지스터 및 그 제조방법
JP4403599B2 (ja) 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
WO2000063956A1 (fr) 1999-04-20 2000-10-26 Sony Corporation Procede et dispositif pour realiser un depot de couches minces, et procede pour la production d'un dispositif a semiconducteur a couches minces
TW517260B (en) * 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
JP3425392B2 (ja) * 1999-05-27 2003-07-14 シャープ株式会社 半導体装置の製造方法
JP2000349296A (ja) 1999-06-08 2000-12-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4053691B2 (ja) 1999-06-29 2008-02-27 三井化学株式会社 ホスフィンオキシド化合物およびその製造方法
JP2001023918A (ja) 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
TW473783B (en) 1999-08-13 2002-01-21 Semiconductor Energy Lab Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device
US6410368B1 (en) 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
JP5408829B2 (ja) 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
GB0006958D0 (en) * 2000-03-23 2000-05-10 Koninkl Philips Electronics Nv Method of manufacturing a transistor
US6747289B2 (en) 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
JP2002100689A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 不揮発性半導体記憶装置
US7015882B2 (en) 2000-11-07 2006-03-21 Sony Corporation Active matrix display and active matrix organic electroluminescence display
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
KR100865542B1 (ko) 2000-12-06 2008-10-27 소니 가부시끼 가이샤 표시장치용 타이밍 발생회로 및 이것을 탑재한 표시장치
JP3950988B2 (ja) 2000-12-15 2007-08-01 エルジー フィリップス エルシーディー カンパニー リミテッド アクティブマトリックス電界発光素子の駆動回路
TWI221645B (en) 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
US6602758B2 (en) * 2001-06-15 2003-08-05 Agere Systems, Inc. Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing
JP4789369B2 (ja) 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP2003204067A (ja) 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
EP1326273B1 (en) 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6841433B2 (en) * 2001-12-29 2005-01-11 Lg.Philips Lcd Co., Ltd. Method of fabricating polysilicon thin film transistor
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
TWI261358B (en) 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI272666B (en) 2002-01-28 2007-02-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4137460B2 (ja) 2002-02-08 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6884668B2 (en) 2002-02-22 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
KR100979926B1 (ko) 2002-03-05 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체소자 및 그것을 사용한 반도체장치
US6847050B2 (en) 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6812491B2 (en) 2002-03-22 2004-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory cell and semiconductor memory device
US6841434B2 (en) 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6906343B2 (en) 2002-03-26 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
TWI303882B (en) 2002-03-26 2008-12-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP2003332578A (ja) * 2002-05-09 2003-11-21 Sharp Corp 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置

Also Published As

Publication number Publication date
US20030181043A1 (en) 2003-09-25
JP2003197527A (ja) 2003-07-11
US7226817B2 (en) 2007-06-05

Similar Documents

Publication Publication Date Title
JP4011344B2 (ja) 半導体装置の作製方法
US7445974B2 (en) Laser beam irradiating apparatus, laser beam irradiating method, and method of manufacturing a semiconductor device
JP3992976B2 (ja) 半導体装置の作製方法
US7884369B2 (en) Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same
JP4030758B2 (ja) 半導体装置の作製方法
US6596571B2 (en) Method of manufacturing semiconductor device
US7618904B2 (en) Method of manufacturing a semiconductor device
JP5078205B2 (ja) レーザ照射装置
US7459354B2 (en) Method for manufacturing a semiconductor device including top gate thin film transistor and method for manufacturing an active matrix device including top gate thin film transistor
US20120171795A1 (en) Method of manufacturing a semiconductor device
JP2004179389A6 (ja) レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法
JP2004179474A (ja) レーザー照射装置
JP2003152086A (ja) 半導体装置
JP2003045820A (ja) レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法
JP4827305B2 (ja) 半導体装置の作製方法
JP4397582B2 (ja) 半導体装置の作製方法
JP3949709B2 (ja) レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法
JP2007043191A (ja) レーザ照射装置及びレーザ照射方法
JP2004200559A6 (ja) レーザ照射方法および半導体装置の作製方法
JP2003115456A (ja) 半導体装置の作製方法
JP2004153022A6 (ja) レーザ照射方法および半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070905

R150 Certificate of patent or registration of utility model

Ref document number: 4011344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees