JP4768335B2 - 有機膜の化学的機械的研磨方法、半導体装置の製造方法、およびプログラム - Google Patents

有機膜の化学的機械的研磨方法、半導体装置の製造方法、およびプログラム Download PDF

Info

Publication number
JP4768335B2
JP4768335B2 JP2005193001A JP2005193001A JP4768335B2 JP 4768335 B2 JP4768335 B2 JP 4768335B2 JP 2005193001 A JP2005193001 A JP 2005193001A JP 2005193001 A JP2005193001 A JP 2005193001A JP 4768335 B2 JP4768335 B2 JP 4768335B2
Authority
JP
Japan
Prior art keywords
polishing
film
organic film
resist
polishing head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005193001A
Other languages
English (en)
Other versions
JP2007012936A (ja
Inventor
之輝 松井
学 南幅
厚 重田
博之 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005193001A priority Critical patent/JP4768335B2/ja
Priority to US11/418,070 priority patent/US7402521B2/en
Publication of JP2007012936A publication Critical patent/JP2007012936A/ja
Application granted granted Critical
Publication of JP4768335B2 publication Critical patent/JP4768335B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31058After-treatment of organic layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B24B37/044Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385Making a connection between the transistor and the capacitor, e.g. buried strap

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、レジスト膜等の有機膜に対する化学的機械的研磨方法、半導体装置の製造方法、およびプログラムに関する。
半導体装置の製造プロセスにおいては、所望の構造を形成するためにレジスト膜が犠牲膜として用いられる。例えば、半導体基板にトレンチ、あるいは絶縁膜にホールを形成した後、レジストを塗布して犠牲膜が形成され、この犠牲膜をリセスあるいは剥離することによって、所望の構造が得られる。こうした方法は、例えば、トレンチキャパシタを有する半導体記憶装置の製造において、ストレージノード電極とセルトランジスタ拡散層とを電気的に接続する埋め込みストラップを形成するために用いられる。また、Cuデュアルダマシン構造(Cu DD構造)の形成プロセスにおいて、ヴィアホール先形成(Via first DD)プロセスにも有用である。
いずれの場合も、レジスト膜の膜厚は、ウエハー全体にわたって均一であることが要求される。しかしながら、パターン密度が高いトレンチあるいはホールにレジストが埋め込まれる場合には、密パターン上のレジスト体積が減少する。このため、密パターン上のレジスト膜厚と、疎なパターン上あるいはフィールド上のレジスト膜厚との間には、数100nmオーダーのバラツキが生じてしまう。
レジストの膜厚バラツキは、その後に施されるリセス工程においてさらに増大してデバイス形状を悪化させ、焦点深度の低下や歩留まり悪化を引き起こす。こうしたレジスト膜厚のバラツキに起因した問題を解消すべく、研磨ヘッドおよび研磨布を30rpm程度の低回転数で回転させて研磨を行なう方法が提案されている(例えば、特許文献1参照。)。すなわち、レジストのような疎水性膜のCMPにおいては、摩擦を維持することが困難であり一般に実用的な研磨速度を得ることが難しい。そこで、研磨布と研磨ヘッドとの間の摩擦を高く維持して研磨速度の上昇を図り、ひいては短時間で安定したレジスト膜の研磨を実現するべく、研磨ヘッドおよび研磨布を低回転数で回転させ、ストライベック線図における境界潤滑領域で研磨が行なわれる。しかしながら、従来の方法では、摩擦の向上には限界があった。
特開2004−363191号公報
本発明は、短時間で安定してレジスト膜等の有機膜を化学的機械的に研磨する方法を提供することを目的とする。
また本発明は、平坦性および均一性が高いレジスト埋め込み構造を短時間で安定に形成することが可能な、半導体装置の製造方法を提供することを目的とする。
さらに本発明は、短時間で安定してレジスト膜等の有機膜を化学的機械的に研磨するためのプログラムを提供することを目的とする。
本発明の一態様にかかる有機膜の化学的機械的研磨方法は、半導体基板上に堆積された有機膜を化学的機械的に研磨する方法であって、
研磨布上にスラリーを供給する工程と、
研磨ヘッドに保持され、有機膜を有する半導体基板を前記研磨布に当接させる工程と、
研磨布および研磨ヘッドを回転させる工程と、
研磨布および研磨ヘッドを停止させる工程とを含み、
前記研磨布および研磨ヘッドの回転および停止を繰り返して前記有機膜を化学的機械的に研磨することを特徴とする。
本発明の一態様にかかる半導体装置の製造方法は、下地としての半導体基板または半導体基板上に堆積された絶縁膜に凹部を形成する工程、
前記凹部が形成された下地の全面にレジスト膜を形成する工程、および
前記レジスト膜を前述の方法により化学的機械的に研磨して、前記凹部内に選択的に前記レジスト膜を埋め込む工程
を具備することを特徴とする。
本発明の一態様にかかるプログラムは、被研磨膜としての有機膜が設けられた半導体基板を保持した研磨ヘッドを、スラリーが供給された研磨布に当接させる処理と、互いに当接した前記研磨布および研磨ヘッドの回転および停止を繰り返させる処理とを含む制御をコンピュータに行なわせることを特徴とする。
本発明の態様によれば、短時間で安定してレジスト膜等の有機膜を化学的機械的に研磨する方法が提供される。本発明の他の態様によれば、平坦性および均一性が高いレジスト埋め込み構造を短時間で安定に形成することが可能な、半導体装置の製造方法が提供される。本発明のさらに他の態様によれば、短時間で安定してレジスト膜等の有機膜を化学的機械的に研磨する方法を制御するためのプログラムが提供される。
以下、本発明の実施形態を説明する。
本発明者らは、従来の有機膜の化学的機械的研磨方法において回転数を低下しすぎると、遠心力によるスラリーの研磨布上への広がりが得られにくくなることに着目した。これによって、有機膜の研磨速度は低下する場合があるため、回転数の低減にも限界がある。例えば、10rpm未満の回転数では、この傾向が顕在化し始める。なお、10rpmはスラリーが研磨布上に分散可能な回転数の下限である。こうした知見に基づいて、本発明者らは、有機膜を安定して短時間に研磨するためには、静止摩擦係数を利用して摩擦を高めることが有効であることを見出した。静止摩擦係数を利用するために、本発明の実施形態においては、研磨布および研磨ヘッドの回転・停止が繰り返される。
本発明の実施形態にかかる有機膜の化学的機械的研磨方法においては、樹脂粒子を含有する有機膜用化学的機械的研磨スラリーが用いられる。樹脂粒子としては、PMMA(ポリメチルメタクリレート)等のメタクリル樹脂、PST(ポリスチレン)樹脂、ユリア樹脂、メラミン樹脂、ポリアセタール樹脂、およびポリカーボネイト樹脂からなる群から選択される粒子を用いることができる。特に、CMPに適した硬度・弾性を有することから、PMMAあるいはPST樹脂が好ましい。
樹脂粒子の一次粒子径が0.05μm未満の場合には、有機膜が埋め込まれる凹部、すなわち半導体基板に設けられたトレンチあるいは絶縁膜に設けられたホール内に粒子が侵入しやすくなって、ディッシングが拡大する傾向にある。一方、5μmを越えると粒子の分散性を制御するのが困難になり、スラリーが沈降しやすくなる。したがって、本発明の実施形態においては、用いられる樹脂粒子の一次粒子径は0.05μm以上5μm以下であることが好ましい。なお、樹脂粒子の一次粒子径は、より好ましくは0.1μm以上3.0μm以下である。
こうした樹脂粒子の表面には、アニオン系、カチオン系、両性系、および非イオン系官能基から選択される少なくとも1種の官能基を導入することができる。アニオン系官能基としては、例えば、カルボン酸型、スルホン酸型、硫酸エステル型、リン酸エステル型等が挙げられ、カチオン系官能基としては、例えば、アミン塩型、第4級アンモニウム塩型等が挙げられる。両性系官能基としては、例えば、アルカノールアミド型、カルボキシベタイン型、およびグリシン型等が挙げられ、非イオン系官能基としては、例えば、エーテル型、エステル型等が挙げられる。粒子の製造が容易であることから、カルボキシル基が特に好ましい。
樹脂粒子を安定して分散させるためには、ζ電位の絶対値が所定値以上であることが好ましい。具体的には、ζ電位の絶対値は20mV程度以上であることが望まれる。官能基の割合を0.05mol/L程度以上とすることによって、これを達成することができる。なお、ζ電位は、例えば電気泳動法により測定することができる。場合によっては、2種以上の官能基が同時に存在していてもよい。官能基が樹脂粒子の表面に存在することによって、界面活性剤を添加することなく、樹脂粒子同士の電気的反発力により分散性を高めることができる。
例えば、官能基としてカルボキシル基(COOH)を表面に有する樹脂粒子の場合、カルボキシル基はスラリー中でCOOH→COO- + H+と解離して、樹脂粒子の表面がマイナスに帯電する。このため、電気的反発力により粒子同士の凝集を防ぎ、分散性を高めて寿命を長くすることが可能である。
カルボキシル基(COOH)を表面に有するPMMA粒子は、例えば、次のような手法により合成することができる。まず、メチルメタクリレート、メタクリル酸、ジビニルベンゼン、ラウリル硫酸アンモニウムおよび過硫酸アンモニウムを、十分な量のイオン交換水とともにフラスコ中に収容する。これを、窒素ガス雰囲気下、攪拌しつつ70〜80℃に昇温して、6〜8時間重合させる。こうして、表面にカルボキシル基を有するとともに一次粒子径0.15〜0.25μm程度のPMMA粒子が得られる。反応温度や時間、その他の製造条件を変更することによって、0.05〜5μmの範囲内で樹脂粒子の一次粒子径を制御することができる。
上述したような官能基を表面に有する樹脂粒子を水中に分散させることによって、本発明の実施形態にかかる有機膜の化学的機械的研磨に用いられるスラリーが得られる。水としては、イオン交換水、純水等を用いることができる。樹脂粒子は、スラリー中0.01〜30wt%程度の濃度となるよう分散させることが好ましい。0.01wt%未満の場合には、十分に高い速度で有機膜を研磨することが困難となる。一方、30wt%を越えると、有機膜が埋め込まれるSiN、SiO2等といった絶縁膜との選択比が取れなくなるおそれがある。
スラリー中には、酸化剤、有機酸あるいは界面活性剤といった添加剤を、通常用いられている量で必要に応じて配合してもよい。
本発明の実施形態にかかるスラリーは、pHが2以上8以下の範囲内であることが好ましい。pHが2未満の場合には、COOH等の官能基が解離しづらく分散性が悪化するおそれがある。一方、pHが8を越えると、レジスト膜等の有機膜への化学的ダメージが大きくなってディッシングが増大する場合がある。
pH調整剤を適宜配合することによって、上述した範囲のpHに調整することができる。pH調整剤としては、例えば、硝酸、リン酸、塩酸、硫酸、クエン酸等を用いることができる。
上述したような有機膜用化学的機械的研磨スラリーは、所定の粒径の樹脂粒子を含有しているので、本発明の実施形態にかかる有機膜の化学的機械的研磨に好適に用いることができる。特に、樹脂粒子の表面に官能基が存在する場合には、界面活性剤を別途添加することなく粒子同士の電気的反発力によって分散性を高めることができる。樹脂粒子の分散性の確保は、研磨特性上、さらには保存安定性の観点から非常に重要な要因である。粒子が良好に分散されていない場合には、粗大粒子が形成されてスクラッチの原因となるおそれがある。あるいは、スラリーがハードケーキ化して、保存安定性が悪化してしまう。樹脂粒子の表面に官能基が存在しているので、上述したスラリーでは、こうした不都合が生じることはない。
しかも、スラリーのpHを所定の範囲内に規定することによって、研磨対象である有機膜に何等化学的ダメージを与えることなく、樹脂粒子表面の官能基を十分に解離させることができる。
本発明の実施形態にかかるスラリーを用いた有機膜の研磨は、基本的には、例えば次のように行なうことができる。図1に示すように、研磨布31上に、スラリー供給ノズル35から100〜300cc/minの流量でスラリー37を供給しつつ、研磨布31が貼付されたターンテーブル30および研磨ヘッド33を、所定の回転数で回転させる。研磨ヘッド33は、200〜600gf/cm2の研磨荷重で研磨布31に当接させることが好ましい。また、ターンテーブル30の回転数は10〜50rpmとすることができ、研磨ヘッド33の回転数は5〜60rpmとすることができる。ただし、研磨布31の回転速度に対する半導体基板32の相対速度は、0.17乃至1.06m/secの範囲内となるように、ターンテーブル30および研磨ヘッド33の回転数を決定することが好ましく、これについては後述する。なお、図1には、水供給ノズル34およびドレッサー36も併せて示してある。
研磨布31としては、例えばIC1000(ニッタ・ハース(株)社製)を用いることができる。このIC1000は、例えばSuba400(ニッタ・ハース(株)社製)に支持されていてもよい。
本発明の実施形態においては、静止摩擦係数を利用して有機膜の研磨が行なわれる。すなわち、まず、スラリーを研磨布31上に滴下した後、研磨ヘッド33を研磨布31に当接させ、所定の荷重を印加する。次いで、研磨布31および研磨ヘッド33を所定の回転数まで回転させる。所定時間回転を維持してもよいが、静止摩擦係数の効果を十分に発揮させるためには、研磨布31および研磨ヘッド33を直ちに停止させて、繰り返し回数を多くすることが好ましい。その後、研磨布31および研磨ヘッド33を再度、所定の回転数まで回転させる。上述したシーケンスを数回繰り返すことにより研磨が終了する。図2のグラフには、こうしたシーケンスの一例を示す。
図示するグラフに示されるように、本発明の実施形態にかかる方法においては、研磨ヘッド33を研磨布31に押し付けて(タッチダウン)から、研磨布31を回転させる。研磨ヘッド33も、研磨布31がタッチダウンされた後に回転させる。研磨ヘッド33と研磨布31とを当接させた後にこれらを回転させるため、回転開始時の静止摩擦係数を利用することで摩擦を高く維持することができる。図示するシーケンスにおいては、所定の回転数に達したところで所定時間保持して研磨を行なった後、研磨ヘッド33および研磨布31の回転を停止する。その後、再度、これらを上述のシーケンスで回転させる。静止の状態から所定の回転数に達するまでは、半導体基板32と研磨布31との間の摩擦は静止摩擦係数により支配されるので、この静止摩擦係数に支配される研磨を複数回行なって、摩擦を高いレベルに維持することができる。研磨ヘッド33および研磨布31の回転および停止を所定回数繰り返した後には、研磨布31と半分程度当接する状態まで研磨ヘッド33をスライドさせた後、両者は切り離される(オーバーハング)。
なお、従来の方法においては、図3のシーケンスに示されるように、スラリーを供給した後、研磨ヘッドを当接させて一定時間研磨が行なわれる。研磨ヘッドが研磨布に当接する前に研磨布を回転させておき、所定の回転数になったところで、研磨ヘッドを回転させつつ研磨布に当接して荷重を印加する。こうして研磨が行なわれるので、研磨布と研磨ヘッドとは、それぞれが回転している最中に接触する。したがって、研磨ヘッドと研磨布との間の摩擦は、動摩擦係数により支配されることとなる。静止摩擦係数に比べ、動摩擦係数は小さいため、高いレベルに摩擦を維持するのが困難であり、動摩擦係数を専ら利用する研磨シーケンスでは摩擦の向上には限界があった。
本発明の実施形態にかかる方法においては、静止摩擦係数を利用することにより摩擦を高く維持できるため、レジスト残り等のプロセス不安定性を解消して、生産性を高めることが可能となった。しかも、研磨ヘッドおよび研磨布は、回転・停止が繰り返されることによって、トータルの研磨時間は従来の方法よりも短縮される。その結果、スループットの向上にもつながる。
本発明の実施形態にかかる方法を制御するプログラムのフローチャートを図4に示し、使用し得る研磨装置の構成を図5に示す。これらを参照しつつ、本発明の実施形態にかかる有機膜の化学的機械的研磨方法を詳細に説明する。
図5に示されるように、制御パネル41には、メモリが内蔵されたCPU42が接続され、このCPU42から制御装置431、432、433に信号が送られる。制御装置431は、研磨ヘッド33を上下に移動する駆動装置46を駆動するとともに、この研磨ヘッド33を回転させるモーター451の回転を制御する。また、制御装置432は、ターンテーブル30を回転させるモーター452の回転を制御する。さらに、制御装置433は、スラリー供給装置44から研磨布31上へのスラリー37の供給を制御する。
こうした装置は、本発明の実施形態にかかるプログラムによって制御される。すなわち、半導体基板を保持した研磨ヘッドを、スラリーが供給された研磨布に当接させる処理と、互いに当接した前記研磨布および研磨ヘッドの回転および停止を繰り返させる処理とを含む制御をコンピュータに行なわせるためのプログラムである。こうしたプログラムは、例えばCPU内蔵のメモリに格納することができる。あるいは、CD−ROM等の媒体に記憶させて設置してもよい。
図4に、本発明の実施形態にかかるプログラムをフローチャートにて示す。まず、研磨布31上にスラリー37を供給させる(ステップS1)。次いで、研磨ヘッド33を研磨布31に当接させ(ステップS2)、i=0とする(ステップS3)。その後、研磨ヘッド33を回転させるとともに、研磨布31が貼付されたターンテーブル30を回転させる(ステップS4)。所定の回転数に達するまでの間、静止摩擦係数によって、研磨ヘッド33と研磨布31との間の摩擦が支配される。すでに説明したように、研磨ヘッド33の回転数は10〜50rpmとすることができ、研磨ヘッド33の回転数は5〜60rpmとすることができる。これらが所定の回転数に達したところで、研磨ヘッド33および研磨布31の回転を停止する(ステップS5)。180sec未満であれば、研磨ヘッド33および研磨布31を所定の回転数に保持して回転させてもよい。180sec以上保持した場合には、静止摩擦係数の効果を十分に得ることが困難となる。
回転を停止したところで、CPUはiの値を1だけ増加する(ステップS6)。したがって、i=1となる。次に、ステップS7において、iが所定値に達したか否かを判断すし、iが所定値に達していれば研磨を終了する。一方、所定値に達していない場合には、ステップS4に戻り、研磨布31および研磨ヘッド33の回転、および停止(ステップS5)が繰り返される。繰り返しの回数は、レジスト除去量等に応じて決定することができる。
すでに説明したように、停止の状態から所定の回転数まで増加する間は、静止摩擦係数によって摩擦が支配されるので、これを繰り返すことによって、高いレベルに摩擦を維持することが可能となる。
本発明の実施形態においては、上述したようなシーケンスで行なわれるので、短時間で安定してレジスト膜等の有機膜を研磨することができる。
ここで、本発明の実施形態にかかるレジストCMPの研磨条件について、さらに詳細に説明する。
レジストCMPは、研磨布あるいは研磨粒子の機械的研磨力によりレジスト膜を剥ぎ取ることによって、主としてレジスト膜の除去が進行する。このような機械的要素が極めて強いCMPにおいては、ウエハーと研磨布との間の摩擦を高く維持することが、高い研磨速度を得るために極めて重要である。
通常のCMP、例えばSiO2−CMPでは、研磨布表面および被研磨面はいずれも親水性である。このため、研磨中におけるこれらの間の摩擦係数は、研磨布の回転数が実用的な範囲内であれば、いわゆるストライベック線図の境界潤滑領域にある。したがって、通常のPrestonの式により、研磨布の回転速度が増加すると研磨速度も上昇する傾向にある。
図6に示したストライベック線図を参照して、これについて説明する。図6のグラフにおいて、横軸は負荷特性を表わし、ηはスラリー粘度、vは相対速度であり、Pは研磨圧力である。また、縦軸は摩擦係数(任意単位)を表わす。
例えばSiO2の場合には、研磨布の回転数が10rpmから100rpmの広い範囲内で境界潤滑領域となり、十分に大きな摩擦係数が確保される。なお、10rpm未満の場合には、スラリーが研磨布上に十分に分散せず、100rpmを越えると、ウエハーがヘッドから飛び出すといった危険性が生ずる。研磨布中心とウエハー中心との距離Rを170mmとして計算すると、前述の回転数の場合、ウエハーの相対速度は、それぞれ0.17m/sおよび1.57m/sとなる。
これに対して、疎水性材料であるレジスト膜を研磨するレジストCMPの場合は、ウエハーの相対速度が低いほど研磨速度は大きくなる。これは、レジスト削りカスに起因して研磨後の研磨布表面が疎水性となるためであると考えられる。研磨布表面およびウエハー表面はいずれも疎水性となるため、ある程度の相対速度以上になると摩擦係数が急激に低下する。この状態は、図6に示したストライベック線図の液体潤滑領域であり、ウエハーと研磨布との間の接触がほとんどゼロの状態になる。この場合、レジスト膜の研磨速度は非常に小さくなる。
図2に示したシーケンスでレジスト膜をCMPするに当たって、200mmウエハーを用いて研磨布中心とウエハー中心との距離Rを170mmとし、研磨布の回転数Ωを変化させて、摩擦の状態に及ぼす相対速度の影響を調べた。ここでの相対速度は、研磨ヘッドの回転数および研磨布の回転数が極大となった際の値である。その結果、研磨布の回転数が10rpm乃至60rpmでは境界潤滑領域であり、70rpm以上のとき液体潤滑領域となった。境界潤滑領域内でレジストCMPを達成するには、ウエハーの相対速度vは、0.17m/sec乃至1.06m/secの範囲内に設定すればよい。
図7を参照して、上述したようなウエハーの相対速度を変化させた際の、CMP時間とレジスト除去面積率との関係を説明する。レジスト除去面積率とは、レジスト膜が全面に存在するCMP前の状態を0%とし、CMP完了後のレジスト残りのない状態を100%として定義する。ここでは、膜厚3μmのレジスト膜を従来の方法で研磨して調べた。図7のグラフには、ウエハーの相対速度が異なる3種類の結果を示してある。曲線a、bおよびcは、それぞれウエハーの相対速度が0.53m/s、1.24m/sおよび1.57m/sの場合の結果である。なお、これらの相対速度の際の研磨布の回転数は、それぞれ30rpm、70rpmおよび100rpmである。上述したように70rpm以上、すなわち、1.24m/s以上の相対速度でレジストCMPを行なうと、ストライベック線図の液体潤滑領域に入り、摩擦係数が小さくなる。このため、曲線bに示されるようにCMPを完了するためには270sec以上の長時間を要し、研磨速度は極めて低い。
これに対して、30rpm、すなわち0.53m/sの相対速度では、境界潤滑の領域に入るために摩擦は高く維持される。曲線aに示されるように、わずか20sec程度で研磨が完了する。
なお、曲線cに示されるように、液体潤滑領域となる1.57m/sの場合には、270秒の研磨を行なったところで、レジスト除去面積率は15%程度にとどまっている。
図8のグラフには、45秒間の研磨を行なった際の相対速度とレジスト除去面積率との関係を示す。相対速度が0.17m/sec乃至1.06m/secの範囲内であれば、45秒間の研磨によって80%以上のレジスト除去面積率を達成することができる。
したがって、本発明の実施形態にかかる方法においては、研磨ヘッドの回転数および研磨布の回転数が極大となった際のウエハーの相対速度を上述したような範囲内に設定することで、研磨ヘッドおよび研磨布を所定の回転数に保持して研磨を行なう時間についても、十分な摩擦係数が保持され得る。この結果、研磨速度をよりいっそう高めることができる。
なお、十分な研磨速度を確保するために、CMP中の荷重は、200乃至600gf/cm2の範囲内とすることが好ましい。200gf/cm2未満の場合には、ストライベック線図の液体潤滑領域に入りやすく、摩擦を維持することが困難となる。一方、600gf/cm2を越えると、スラリーが被研磨面に供給され難くなり、研磨速度が低下するとともにスクラッチが増加するおそれがある。
本発明の実施形態にかかる有機膜のCMPにおいては、レジストは、半導体基板または絶縁膜のような下地に設けられたトレンチ内に埋め込まれる。そこで、用いられるスラリーにおける樹脂粒子の粒径は、このトレンチの開口径に応じて決定することが望まれる。以下に、これについて詳細に説明する。
図9には、トレンチ部における研磨粒子の状態を示す。トレンチの開口径dtは2μmとする。なお、図9は、後述するような埋め込みストラップの形成工程を表わし、半導体基板11上には、Pad酸化膜12およびPad窒化膜13が順次設けられる。この半導体基板11に設けられたトレンチ内の側面には、カラー酸化膜18が形成されており、こうしたトレンチ内には、スラリーを用いたCMPによってレジスト膜19が埋め込まれる。
例えば、スラリーとして一次粒子径0.035μmのシリカ粒子を1wt%含有するスラリーを用いた場合には、シリカ粒子サイズはトレンチ径より著しく小さい。このため、図9(a)に示されるように、シリカ粒子23はトレンチ内に侵入して、ディッシングを進行させる。一方、ある程度の大きさの樹脂粒子24を用いた場合には、図9(b)に示されるように、トレンチ内に侵入しにくくなるためディッシングが進行しない。
図9に示したそれぞれの場合について、ウエハー位置とディッシング量との関係を、図10のグラフに示す。図10中、曲線fおよび曲線gは、それぞれ図9(b)および図9(a)の場合である。曲線gに示されるように、粒径の小さなシリカ粒子が用いられる場合には、レジストディッシングは50nmを越え、かつ面内均一性も悪い。また、ディッシング形状が歪になってリセス後の形状を悪化させる。しかも、トレンチ内に侵入したシリカ粒子は、容易に除去することができず残留しやすい。この場合、レジストリセス時のマスクとなって、リセス深さのバラツキの原因となる。
一方、粒径の大きな樹脂粒子の場合には、曲線fに示されるように、ディッシングは25nm程度に抑制される。万一トレンチ内に残留しても、樹脂粒子はレジストと同様の有機材料であるために、リセス(CDE、Chemical Dry Etching)により除去可能である。したがって、粒子残留によるリスクは極めて小さい。さらに、SiN膜に対する研磨力が小さく、シリカ粒子に比べてSiN研磨速度を1/10に抑制できるという利点もある。
図11には、粒子サイズ/トレンチサイズ比と、ディッシング量との関係を示す。40nm程度のディッシングは、実質的に影響を及ぼさないので許容される。したがって、粒子サイズ/トレンチサイズ比は、70%以上とすることが好ましい。粒子サイズ/トレンチサイズ比が200%を越えると、ディッシング量は15%程度と一定のレベルにとどまる。また、すでに説明したような理由から、樹脂粒子の一次粒子径は5μm以下に制限される。これらを考慮して、粒子サイズ/トレンチサイズ比の上限を決定することが望まれる。
図12には、樹脂粒子のサイズとディッシング量との関係を示す。ここでのサイズは一次粒子径であり、0.05μm以上の場合には、ディッシング量を40nm以下に抑えることができる。
以上述べたように、本発明の実施形態にかかる方法により、短時間で、ディッシングおよびそのバラツキの小さいレジスト埋め込み構造を形成することが可能である。しかも、レジスト残りは回避されて、プロセスの安定性が向上する。したがって、埋め込みストラップの形成に適用した場合には、抵抗バラツキを著しく低減することができる。
以下、ストレージノード電極とセルトランジスタ拡散層とを電気的に接続する埋め込みストラップを形成するプロセスを例に挙げて、本発明の実施形態を説明する。
図13乃至図21は、埋め込みストラップの形成方法を表わす。
まず、図13に示すように、Pad酸化膜12およびPad窒化膜13が順次堆積された半導体基板11に対し、フォトリソグラフィ法およびドライエッチング法により、凹部としてのトレンチ14を形成する。トレンチ14の直径は0.14μmとし、深さは1μmとした。トレンチ周面の下部には、n型の不純物を拡散させることによって埋め込みプレート電極15を形成する。
こうして形成された埋め込みプレート電極15の内周にキャパシタ誘電膜16を堆積し、さらに、このキャパシタ誘電膜上にストレージノード電極となるAs−dopedポリシリコン膜(以下、ストレージノードと称す)17を堆積する。このストレージノード17によってトレンチ14内が埋め込まれる。次に、ストレージノード17を所望の深さまでエッチバックし、H3PO4等の溶液を用いてトレンチ14側壁のキャパシタ誘電膜16をエッチングにより除去して、図14に示す構造を得る。その後、半導体基板上に熱酸化膜(図示せず)を形成する。
さらに、図15に示すように、ストレージノード17が埋め込まれていないトレンチ14の上部内壁にカラー酸化膜18を堆積する。このカラー酸化膜18は、埋め込みプレート電極15とセルトランジスタの拡散層(図示せず)とを電気的に絶縁する機能を有する。その後、後述するポリシリコン膜とストレージノード17とのコンタクトをとるために、ドライエッチング法を用いて、ストレージノード上のカラー酸化膜18を除去する。
次いで、図16に示すように全面にJSR製レジスト(IX405)を塗布して膜厚3μmのレジスト膜19を形成した。その後、レジスト膜にCMPを施し、図17に示すように平坦化してPad窒化膜13の表面を露出する。レジスト膜19の研磨には、本発明の実施形態にかかる方法を適用した。
具体的には、研磨布としてIC1000を用いて、上述したような方法により行なった。図1に示したように、まず、スラリー供給ノズル35から150cc/minの流量でスラリー37を研磨布31上に滴下した。
ここで用いたスラリーは、以下の処方で調製した。まず、スチレン92重量部、メタクリル酸4重量部、ヒドロキシエチルアクリレート4重量部、ラウリル硫酸アンモニウム0.1重量部、過硫酸アンモニウム0.5重量部、およびイオン交換水400重量部を、容量2リットルのフラスコに収容した。窒素ガス雰囲気下で攪拌しながら70℃に昇温し、6時間重合させた。これによって、カルボキシル基を有し、一次粒子径0.2μmのPST粒子が得られた。このPST粒子を1wt%の濃度で純水に分散させ、硝酸を添加してpHを3に調整して、得られたスラリーである。基板に設けられたトレンチ14の直径は0.14μmであるので、本実施形態においては、スラリー中に含有される樹脂粒子の一次粒子径は、トレンチ径の140%程度となる。
スラリーを研磨布31上に滴下した後、研磨ヘッド32を研磨布31に当接させ、500gf/cm2まで印加した。次いで、3secかけて研磨布31および研磨ヘッド32を30rpmまで回転させた。その後、30sec保持した後、3secかけて研磨布31および研磨ヘッド32を停止させた。こうしたシーケンスを2回繰り返して、72secの総研磨時間で研磨を終了した。
研磨後には、レジスト膜19はトレンチ内に良好に埋め込まれ、Pad窒化膜13上にレジストが残留していないことが断面SEM観察により確認された。Pad窒化膜上にレジストが残留した場合には、リワークにより生産性が低下するとともに、これに起因してプロセス安定性が低下する。本発明の実施形態にかかる方法においては、こうした不都合は回避される。また、レジスト膜19表面のディッシングも十分に抑制されるので、CMP後のレジストリセス工程後におけるレジスト膜厚バラツキ低減の点でも有利である。
その後、図18に示すように、セルトランジスタ拡散層(図示せず)とのコンタクトをとるために必要な深さまで、CDE法によりレジスト膜19がリセスされる。
ウエットエッチング法により、図19に示すようにカラー酸化膜18の一部を除去して、トレンチ14内に半導体基板11の一部を露出する。カラー酸化膜18の表面は、図示するようにレジスト膜19の表面よりも下方に存在し、埋め込みストラップの開口部20が形成される。
図20に示すようにレジスト膜19を除去した後、図21に示すように、セルトランジスタの拡散層(図示せず)とストレージノード17とのコンタクトをとるためのポリシリコン膜21を堆積する。このポリシリコン膜21により埋め込みストラップの開口部20が埋め込まれる。これにより、埋め込みストラップが形成される。
レジスト残りを生じることなくレジスト膜19を平坦化した後、リセスが行なわれるので、均一な深さでレジスト膜をリセスすることができる。したがって、エッチバック後のカラー酸化膜18の膜厚にバラツキを生じさせることはない。しかも、レジスト膜19の研磨後にレジスト残りが生じないため、リワークが不要で生産性が向上する。こうして、プロセス安定性も高められた。
なお、レジスト膜19を予め平坦化した後、リセスが行なわれるので、本発明の実施形態にかかる方法により、均一な深さでレジスト膜をリセスすることができる。したがって、エッチバック後のカラー酸化膜18の膜厚にバラツキを生じさせることはない。カラー酸化膜18の膜厚バラツキは、埋め込みストラップの抵抗値バラツキを招き、歩留まり低下の原因となる。本発明の実施形態にかかる方法によって、埋め込みストラップにおけるカラー酸化膜18の膜厚バラツキは極力低減することが可能となった。
比較のため、従来の方法によりレジスト膜19を研磨して、埋め込みストラップを形成した。具体的には、図3に示したシーケンスで、研磨ヘッドおよび研磨布の回転・停止を繰り返さずに、一定時間連続してレジスト膜の研磨を行なった。タッチダウン後の研磨時間は180secとし、研磨ヘッドの研磨荷重、研磨ヘッドおよびターンテーブルの回転数といった条件は上述と同様とした。研磨後の表面を目視、光学顕微鏡により観察したところ、Pad窒化膜上にレジスト残りが確認された。こうして残留したレジストは、その後のリセス工程において膜厚バラツキを引き起こし、プロセス不安定の原因となる
本発明の実施形態にかかる方法を用いることによって、レジスト残りがなく、プロセス安定性に優れたレジストCMPプロセスを実現することができる。なお、本発明の実施形態にかかる研磨方法は、フォトレジスト膜や有機SOGなどの有機膜に対しても適用することができ、この場合も同様の効果が得られる。
CMPの状態を示す概略図。 本発明の実施形態にかかる方法におけるシーケンスを表わすグラフ図。 従来の方法におけるシーケンスを表わすグラフ図。 本発明の実施形態にかかる方法のフローチャート。 本発明の実施形態にかかる方法に用いられる研磨装置の構成を表わす概略図。 ストライベック線図を示すグラフ図。 CMP時間とレジスト除去面積率との関係を示すグラフ図。 相対速度とレジスト除去面積率との関係を示すグラフ図。 トレンチ部における研磨粒子の状態を示す模式図。 ウエハー位置とディッシング量との関係を示すグラフ図。 粒子サイズ/トレンチサイズ比とディッシング量との関係を示すグラフ図。 研磨粒子サイズとディッシング量との関係を示すグラフ図。 本発明の一実施形態にかかる半導体装置の製造方法を示す工程断面図。 図13に続く工程を示す断面図。 図14に続く工程を示す断面図。 図15続く工程を示す断面図。 図16に続く工程を示す断面図。 図17に続く工程を示す断面図。 図18に続く工程を示す断面図。 図19続く工程を示す断面図。 図20に続く工程を示す断面図。
符号の説明
11…半導体基板; 12…Pad酸化膜; 13…Pad窒化膜; 14…トレンチ
15…プレート電極; 16…キャパシタ誘電膜; 17…ストレージノード
18…カラー酸化膜; 19…レジスト膜; 20…埋め込みストラップの開口部
21…ポリシリコン膜; 23…シリカ粒子; 24…樹脂粒子
30…ターンテーブル; 31…研磨布; 32…半導体基板; 33…研磨ヘッド
34…水供給ノズル; 35…スラリー供給ノズル; 36…ドレッサー
37…スラリー; 41…制御パネル; 42…CPU
431,432,433…制御装置 44…スラリー供給装置
451,452…モーター; 46…駆動装置。

Claims (5)

  1. 半導体基板上に堆積された有機膜を化学的機械的に研磨する方法であって、
    研磨布上にスラリーを供給する工程と、
    研磨ヘッドに保持され、有機膜を有する半導体基板を前記研磨布に当接させる工程と、
    研磨布および研磨ヘッドを回転させる工程と、
    研磨布および研磨ヘッドを停止させる工程とを含み、
    前記研磨布および研磨ヘッドの回転および停止を繰り返して前記有機膜を化学的機械的に研磨することを特徴とする有機膜の化学的機械的研磨方法。
  2. 前記半導体基板を、200乃至600gf/cm2の圧力で前記研磨布に当接することを特徴とする請求項1記載の有機膜の化学的機械的研磨方法。
  3. 前記研磨ヘッドを、前記研磨布に対して1.06m/sec以下の相対速度で回転させることを特徴とする請求項1または2に記載の有機膜の化学的機械的研磨方法。
  4. 下地としての半導体基板または半導体基板上に堆積された絶縁膜に凹部を形成する工程、
    前記凹部が形成された下地の全面にレジスト膜を形成する工程、および
    前記レジスト膜を請求項1ないし3のいずれか1項に記載の方法により化学的機械的に研磨して、前記凹部内に選択的に前記レジスト膜を埋め込む工程
    を具備することを特徴とする半導体装置の製造方法。
  5. 被研磨膜としての有機膜が設けられた半導体基板を保持した研磨ヘッドを、スラリーが供給された研磨布に当接させる処理と、
    互いに当接した前記研磨布および研磨ヘッドの回転および停止を繰り返させる処理とを含む制御をコンピュータに行なわせるためのプログラム。
JP2005193001A 2005-06-30 2005-06-30 有機膜の化学的機械的研磨方法、半導体装置の製造方法、およびプログラム Expired - Fee Related JP4768335B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005193001A JP4768335B2 (ja) 2005-06-30 2005-06-30 有機膜の化学的機械的研磨方法、半導体装置の製造方法、およびプログラム
US11/418,070 US7402521B2 (en) 2005-06-30 2006-05-05 Method for chemically mechanically polishing organic film, method of manufacturing semiconductor device, and program therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005193001A JP4768335B2 (ja) 2005-06-30 2005-06-30 有機膜の化学的機械的研磨方法、半導体装置の製造方法、およびプログラム

Publications (2)

Publication Number Publication Date
JP2007012936A JP2007012936A (ja) 2007-01-18
JP4768335B2 true JP4768335B2 (ja) 2011-09-07

Family

ID=37588222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005193001A Expired - Fee Related JP4768335B2 (ja) 2005-06-30 2005-06-30 有機膜の化学的機械的研磨方法、半導体装置の製造方法、およびプログラム

Country Status (2)

Country Link
US (1) US7402521B2 (ja)
JP (1) JP4768335B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4012180B2 (ja) * 2004-08-06 2007-11-21 株式会社東芝 Cmp用スラリー、研磨方法、および半導体装置の製造方法
JP2007220891A (ja) * 2006-02-16 2007-08-30 Toshiba Corp ポストcmp処理液、およびこれを用いた半導体装置の製造方法
US8357286B1 (en) 2007-10-29 2013-01-22 Semcon Tech, Llc Versatile workpiece refining
JP2009123782A (ja) * 2007-11-12 2009-06-04 Toshiba Corp 半導体装置の製造方法
JP2009146998A (ja) * 2007-12-12 2009-07-02 Toshiba Corp 半導体装置の製造方法
JP5336799B2 (ja) 2008-09-24 2013-11-06 東京エレクトロン株式会社 化学的機械研磨装置、化学的機械研磨方法及び制御プログラム
JP5750877B2 (ja) * 2010-12-09 2015-07-22 株式会社Sumco ウェーハの片面研磨方法、ウェーハの製造方法およびウェーハの片面研磨装置
KR20150009914A (ko) * 2013-07-17 2015-01-27 삼성전자주식회사 유기막 연마용 cmp 슬러리 조성물 및 이를 이용하는 반도체 장치의 제조 방법
US20150021513A1 (en) * 2013-07-17 2015-01-22 Yun-jeong Kim Cmp slurry composition for polishing an organic layer and method of forming a semiconductor device using the same
JP6444785B2 (ja) * 2015-03-19 2018-12-26 株式会社荏原製作所 研磨装置およびその制御方法ならびにドレッシング条件出力方法
US10354866B2 (en) * 2015-07-27 2019-07-16 Graphenea, S.A. Equipment and method to automatically transfer a graphene monolayer to a substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445996A (en) * 1992-05-26 1995-08-29 Kabushiki Kaisha Toshiba Method for planarizing a semiconductor device having a amorphous layer
JPH06325529A (ja) * 1993-05-13 1994-11-25 Matsushita Electric Ind Co Ltd スライダーの製造方法
JPH1187287A (ja) * 1997-09-05 1999-03-30 Fujitsu Ltd 基板の平坦化研磨方法
JP2000286218A (ja) * 1999-03-30 2000-10-13 Nikon Corp 研磨部材、研磨装置及び研磨方法
JP2000311876A (ja) * 1999-04-27 2000-11-07 Hitachi Ltd 配線基板の製造方法および製造装置
JP4623819B2 (ja) * 2000-12-12 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP3823816B2 (ja) * 2001-12-12 2006-09-20 三菱電機株式会社 半導体ウエハの研磨方法
JP4202826B2 (ja) * 2003-06-02 2008-12-24 株式会社東芝 有機膜の化学的機械的研磨方法および半導体装置の製造方法
TWI241626B (en) 2003-06-02 2005-10-11 Toshiba Corp Chemical mechanical polishing method of organic film and method of manufacturing semiconductor device
EP1566420A1 (en) * 2004-01-23 2005-08-24 JSR Corporation Chemical mechanical polishing aqueous dispersion and chemical mechanical polishing method

Also Published As

Publication number Publication date
JP2007012936A (ja) 2007-01-18
US7402521B2 (en) 2008-07-22
US20070000872A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
JP4768335B2 (ja) 有機膜の化学的機械的研磨方法、半導体装置の製造方法、およびプログラム
JP4537010B2 (ja) 化学機械的ポリシングスラリー及びこれを用いた化学機械的研磨方法
JP4272409B2 (ja) 化学機械的ポリシングスラリー及びこれを用いた化学機械的ポリシング方法
KR102289577B1 (ko) 혼합된 연마제 연마 조성물
US8685857B2 (en) Chemical mechanical polishing method of organic film and method of manufacturing semiconductor device
CN101346806B (zh) 金属用研磨液以及被研磨膜的研磨方法
TWI450952B (zh) Cmp漿料以及使用其之研磨方法
JP2004349426A (ja) Sti用化学機械研磨方法
EP1660606A1 (en) Abrasive particles for chemical mechanical polishing
JP2003514061A (ja) 誘電性CMPスラリーにおけるCsOHの使用
JP2005175498A (ja) スラリー組成物及びそれを用いる化学機械的研磨工程を含む半導体素子の製造方法
JP4202826B2 (ja) 有機膜の化学的機械的研磨方法および半導体装置の製造方法
JP3668046B2 (ja) 研磨布及びこの研磨布を用いた半導体装置の製造方法
WO2000002235A1 (en) Method of planarizing integrated circuits
JP2005203394A (ja) 半導体装置の製造方法
JP4202955B2 (ja) 有機膜の化学的機械的研磨方法
JP2008021704A (ja) 半導体装置の製造方法
JP3161425B2 (ja) Stiの形成方法
JP2009146998A (ja) 半導体装置の製造方法
US7214623B2 (en) Planarization system and method using a carbonate containing fluid
US8211325B2 (en) Process sequence to achieve global planarity using a combination of fixed abrasive and high selectivity slurry for pre-metal dielectric CMP applications
JP2009094450A (ja) アルミニウム膜研磨用研磨液及び基板の研磨方法
JP2007019428A (ja) 半導体装置の製造方法
TWI354326B (ja)
JP2004023068A (ja) 銅系金属用研磨スラリーおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110404

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110616

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees