JP2004023068A - 銅系金属用研磨スラリーおよび半導体装置の製造方法 - Google Patents
銅系金属用研磨スラリーおよび半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004023068A JP2004023068A JP2002180227A JP2002180227A JP2004023068A JP 2004023068 A JP2004023068 A JP 2004023068A JP 2002180227 A JP2002180227 A JP 2002180227A JP 2002180227 A JP2002180227 A JP 2002180227A JP 2004023068 A JP2004023068 A JP 2004023068A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- polishing
- film
- alumina
- polishing slurry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Grinding-Machine Dressing And Accessory Apparatuses (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】保管時等においてアルミナからなる研磨砥粒の沈降凝縮、固化を抑制して前記砥粒が安定して分散された銅系金属用研磨スラリーを提供する。
【解決手段】銅と反応して錯体を生成する水溶性の有機酸と、アルミナからなる研磨砥粒と、重量平均分子量が１０，０００〜８，０００，０００のポリアクリルアルキルオキサイドとを含み、
前記ポリアクリルアルキルオキサイドは、３１４６．９×Ａ−０．６１６６（ただし、Ａはポリアクリルアルキルオキサイドの重量平均分子量を示す）から算出される量（重量％）を含有することを特徴とする銅系金属用研磨スラリー。
【選択図】 なし
【解決手段】銅と反応して錯体を生成する水溶性の有機酸と、アルミナからなる研磨砥粒と、重量平均分子量が１０，０００〜８，０００，０００のポリアクリルアルキルオキサイドとを含み、
前記ポリアクリルアルキルオキサイドは、３１４６．９×Ａ−０．６１６６（ただし、Ａはポリアクリルアルキルオキサイドの重量平均分子量を示す）から算出される量（重量％）を含有することを特徴とする銅系金属用研磨スラリー。
【選択図】 なし
Description
【０００１】
【発明の属する技術分野】
本発明は、銅系金属用研磨スラリーおよび半導体装置の製造方法関する。
【０００２】
【従来の技術】
半導体装置の製造工程の一つである配線層形成においては、次のようなケミカルメカニカルポリシング（ＣＭＰ）技術を用いて埋め込み配線層を形成し、表面の段差を解消する方法が知られている。すなわち、半導体基板上の例えばＳｉＯ２からなる層間絶縁膜に溝を形成し、この溝を含む前記層間絶縁膜全面に銅または銅合金からなる配線材料膜を前記溝を十分に埋めるように形成した後、ポリシング装置および研磨スラリーを用いて前記配線材料膜にＣＭＰ処理を施すことにより前記溝内に銅または銅合金の膜を残存させて埋め込み配線層を形成する。このような埋込み配線層の形成において、必要に応じて前記溝形成後、前記配線材料膜の形成前にＴａ膜のような銅拡散防止膜が前記溝内面を含む前記層間絶縁膜に形成される。
【０００３】
ところで、前記配線材料膜をＣＭＰ処理するための従来の研磨スラリーとしてはキナルジン酸のような銅と反応して錯体を生成する水溶性の有機酸と、コロイダルアルミナのようなアルミナからなる研磨砥粒とを含む組成のものが用いられている。
【０００４】
【発明が解決しようとする課題】
しかしながら、研磨砥粒としてアルミナを用いる研磨スラリーは保管時等において沈降凝縮して固化するため、研磨スラリー中のアルミナからなる研磨砥粒の分散性が損なわれて分散された研磨砥粒の量が変動する。その結果、前記Ｃｕのような配線材料膜をＣＭＰ処理する際、ロット間およびロット内で研磨速度が変動するため、研磨時間をある設計範囲に定めると配線材料膜の研磨が過少または過多になり、所期目的の加工形状を有する埋込み配線層の形成が困難になる。
【０００５】
本発明は、保管時等においてアルミナからなる研磨砥粒の沈降凝縮、固化を抑制して前記研磨砥粒が安定して分散された銅系金属用研磨スラリーを提供しようとするものである。
【０００６】
本発明は、銅または銅合金からなる配線材料膜をＣＭＰ処理して埋め込み配線層を形成する工程において前記配線材料膜のロット間およびロット内での研磨ばらつきを生じることなく、配線材料膜を安定的に研磨することが可能な半導体装置の製造方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明に係る銅系金属用研磨スラリーは、銅と反応して錯体を生成する水溶性の有機酸と、アルミナからなる研磨砥粒と、重量平均分子量が１０，０００〜８，０００，０００のポリアクリルアルキルオキサイドとを含み、
前記ポリアクリルアルキルオキサイドは、３１４６．９×Ａ−０．６１６６（ただし、Ａはポリアクリルアルキルオキサイドの重量平均分子量を示す）から算出される量（重量％）を含有することを特徴とするものである。
【０００８】
本発明に係る半導体装置の製造方法は、半導体基板上の絶縁膜に配線層の形状に相当する溝およびビアフィルの形状に相当する開口部から選ばれる少なくとも１つの埋込み用部材を形成する工程；
前記埋込み用部材の内面を含む前記絶縁膜上に銅または銅合金からなる配線材料膜を形成する工程；
前記銅系金属用研磨スラリーを用いて前記配線材料膜を化学機械研磨することにより前記埋込み用部材内に配線層およびビアフィルから選ばれる少なくとも１つの導電部材を形成する工程；
を含むことを特徴とするものである。
【０００９】
【発明の実施の形態】
以下、本発明に係る銅系金属用研磨スラリーを詳細に説明する。
【００１０】
この銅系金属用研磨スラリーは、銅と反応して錯体を生成する水溶性の有機酸と、アルミナからなる研磨砥粒と、重量平均分子量が１０，０００〜８，０００，０００のポリアクリルアルキルオキサイド（以下ＰＡＡＯと称す）とを含む組成を有する。前記ＰＡＡＯの含有量（重量％）は、３１４６．９×Ａ−０．６１６６（ただし、ＡはＰＡＡＯの重量平均分子量を示す）から算出される。具体的には、前記ＰＡＡＯの重量平均分子量とＰＡＡＯの含有量とは図１に示す関係を有する。
【００１１】
前記有機酸としては、例えば酢酸、アミノ酢酸（グリシン）、２−キノリンカルボン酸（キナルジン酸）、２−ピリジンカルボン酸、２，６−ピリジンカルボン酸、キノリン等を挙げることができる。特に、２−キノリンカルボン酸（キナルジン酸）が好ましい。
【００１２】
前記アルミナとしては、例えばコロイダルアルミナ、θ−アルミナから選ばれる少なくとも１つを挙げることができる。
【００１３】
前記研磨砥粒は、０．０２〜０．１μｍの平均一次粒径を有し、球状もしくは球に近似した形状を有することが好ましい。このような研磨砥粒を含む研磨スラリーを用いてＣｕまたはＣｕ合金を研磨処理すると、ＣｕまたはＣｕ合金の研磨表面への損傷を抑制することができる。
【００１４】
前記ポリアクリルアルキルオキサイド（ＰＡＡＯ）としては、例えばポリアクリルエチルオキサイド、ポリアクリルプロピルオキサイド、ポリアクリルブチルオキサイド等を挙げることができる。
【００１５】
本発明に係る研磨スラリーにおいて、錯体生成促進剤を含有することを許容する。この錯体生成促進剤としては、例えば過酸化水素（Ｈ２ Ｏ２ ）、次亜塩素酸ソーダ（ＮａＣｌＯ）のような酸化剤を用いることができる。
【００１６】
本発明に係る銅系金属用研磨スラリーは、さらに非イオン性、両性イオン性、陰イオン性、陽イオン性の界面活性剤が添加されることを許容する。このような界面活性剤をさらに含む研磨スラリーは、後述するようにＣｕまたはＣｕ合金とＳｉＮ膜およびＳｉＯ２ のような絶縁膜との選択研磨性を高めることが可能になる。
【００１７】
前記非イオン性界面活性剤としては、例えばポリエチレングリコールフェニルエーテル、エチレングリコール脂肪酸エステルを挙げることができる。
【００１８】
前記両性イオン性界面活性剤としては、例えばイミダゾリベタイン等を挙げることができる。
【００１９】
前記陰イオン性界面活性剤としては、例えばドデシル硫酸ナトリウム、ドデシル硫酸アンモニウム等を挙げることができる。
【００２０】
前記陽イオン性界面活性剤としては、例えばステアリントリメチルアンモニウムクロライド等を挙げることができる。
【００２１】
前述した界面活性剤は、２種以上の混合物の形態で用いてもよい。
【００２２】
本発明に係る銅系金属用研磨スラリーを用いて例えば基板上の絶縁膜に溝を形成し、この溝を含む前記絶縁膜上にＣｕ膜またはＣｕ合金膜を成膜し、これらＣｕ膜またはＣｕ合金膜を研磨するには、図２に示すポリシング装置が用いられる。すなわち、ターンテーブル１上には例えば布、独立気泡を有するポリウレタン発泡体から作られた研磨パッド２が被覆されている。研磨スラリーを供給するための供給管３は、前記研磨パッド２の上方に配置されている。上面に支持軸４を有する基板ホルダ５は、研磨パッド２の上方に上下動自在でかつ回転自在に配置されている。
【００２３】
このようなポリシング装置において、前記ホルダ５により基板６をその研磨面（例えばＣｕ膜）が前記研磨パッド２に対向するように保持し、前記供給管３から前述した組成の研摩液７を供給しながら、前記支持軸４により前記基板６を前記研磨パッド２に向けて所望の加重を与え、さらに前記ホルド５および前記ターンテーブル１をそれぞれ同方向に回転させることにより前記基板６上のＣｕ膜が研磨される。
【００２４】
以上説明した本発明に係る銅系金属用研磨スラリーは、例えばキナルジン酸のような銅と反応して錯体を生成する水溶性の有機酸と、アルミナからなる研磨砥粒と、重量平均分子量が１０，０００〜８，０００，０００のポリアクリルアルキルオキサイド（ＰＡＡＯ）とを含み、かつ前記ＰＡＡＯが３１４６．９×Ａ−０． ６１６６（ただし、ＡはＰＡＡＰの重量平均分子量を示す）から算出される量（重量％）を含有することによって、保管時等において前記アルミナからなる研磨砥粒が沈降凝縮して固化するのを前記ＰＡＡＯにより抑制することができるため、保管前後の研磨スラリーに分散されるアルミナの研磨砥粒量をほぼ一定にすることができる。その結果、Ｃｕ膜を本発明の研磨スラリーを用いてＣＭＰ処理する際、処理ロット間で研磨速度が変動することなく一定にできるため、前記Ｃｕ膜を安定的に研磨処理することができる。
【００２５】
次に、本発明に係わる半導体装置の製造方法を説明する。
【００２６】
まず、半導体基板上の絶縁膜に配線層の形状に相当する溝およびビアフィルの形状に相当する開口部から選ばれる少なくとも１つの埋込み用部材を形成する。つづいて、この埋込み用部材の内面を含む前記絶縁膜上に銅または銅合金からなる配線材料膜を形成した後、前述した組成の銅系金属用研磨スラリーを用いて前記配線材料膜をＣＭＰ処理を施すことによって前記埋込み用部材内に銅または銅合金からなる配線層およびビアフィルから選ばれる少なくとも１つの導電部材を形成して半導体装置の製造する。
【００２７】
前記絶縁膜としては、例えばシリコン酸化膜、ボロン添加ガラス膜（ＢＰＳＧ膜）、リン添加ガラス膜（ＰＳＧ膜）、ＳｉＯＦ、有機スピンオングラス、ポリイミド、フッ素添加ポリイミド、ポリテトラフルオロエチレン、フッ化ポリアリルエーテル、フッ素添加パレリン、Ｌｏｗ−Ｋ膜等を用いることができる。
【００２８】
前記Ｃｕ合金としては、例えばＣｕ−Ｓｉ合金、Ｃｕ−Ａｌ合金、Ｃｕ−Ｓｉ−Ａｌ合金、Ｃｕ−Ａｇ合金等を用いることができる。
【００２９】
前記ＣｕまたはＣｕ合金からなる配線材料膜は、スパッタ蒸着、真空蒸着、または無電解メッキ等により形成される。具体的には、銅もしくは銅合金をスパッタ法またはＣＶＤ法により堆積し、さらに無電解銅メッキを施して銅または銅合金からなる配線材料膜を形成する。
【００３０】
前記銅系金属用研磨スラリーによるＣＭＰ処理は、例えば前述した図２に示すポリシング装置が用いて行われる。
【００３１】
図２に示すポリシング装置を用いる研磨処理において、基板ホルダで保持された基板を前記研磨パッドに与える荷重は研磨スラリーの組成により適宜選定されるが、例えば５０〜１０００ｇ／ｃｍ２ にすることが好ましい。
【００３２】
本発明に係る半導体装置の製造方法において、前記埋込み用部材の形成後、前記配線材料膜の形成前にこの埋込み部材を含む前記絶縁膜に銅拡散防止膜を形成することを許容する。この銅拡散防止膜としては、例えばＴａ，ＴａＮ、Ｗから選ばれる１層または２層以上から作られる。
【００３３】
以上説明した本発明に係る半導体装置の製造方法は、埋込み用部材の内面を含む絶縁膜上に銅または銅合金からなる配線材料膜を形成した後、この配線材料膜をＣＭＰ処理する際、キナルジン酸のような銅と反応して錯体を生成する水溶性の有機酸と、アルミナからなる研磨砥粒と、重量平均分子量が１０，０００〜８，０００，０００のポリアクリルアルキルオキサイド（ＰＡＡＯ）とを含み、かつ前記ＰＡＡＯが３１４６．９×Ａ−０．６１６６（ただし、ＡはＰＡＡＯの重量平均分子量を示す）から算出される量（重量％）を含有する銅系金属用研磨スラリーを用いてなされる。このような研磨スラリーは、前述したように保管時等において前記アルミナからなる研磨砥粒が沈降凝縮して固化するのを前記ＰＡＡＯにより抑制することができるため、研磨スラリー中のアルミナ研磨砥粒の分散性を保管前の状態にほぼ維持でき、分散されたアルミナの研磨砥粒量をほぼ一定にすることができる。その結果、前記配線材料膜を前記研磨スラリーを用いてＣＭＰ処理することによって、ロット（半導体装置）間およびロット内で前記配線材料膜の研磨速度が変動することなく一定にできるため、所期目的の加工形状を有する埋込み配線層のような導電部材が再現性よく形成された半導体装置を製造することができる。
【００３４】
【実施例】
以下、本発明の好ましい実施例を図面を参照しして詳細に説明する。
【００３５】
（実施例１）
まず、ソース、ドレイン等の拡散層が形成されたシリコン基板上にＣＶＤ法によりＳｉＯ２ 膜を堆積した後、このＳｉＯ２ 膜にフォトエッチング技術により配線層に相当する形状を有する深さ５００ｎｍの複数の溝２３を形成した。つづいて、前記溝を含む前記ＳｉＯ２ 膜上にスパッタ蒸着により厚さ６００ｎｍのＣｕ膜を形成した。
【００３６】
次いで、前述した図２に示すポリシング装置の基板ホルダ５に前記基板を逆さにして保持し、前記ホルダ５の支持軸４により前記基板をターンテーブル１上のロデール社製商品名；ＩＣ１０００からなる研磨パッド２に５００ｇ／ｃｍ２ の荷重を与え、前記ターンテーブル１およびホルダ５をそれぞれ１０３ｒｐｍ、１００ｒｐｍの速度で同方向に回転させながら、保管日数が７日間、６０日間、１８０日間経過した後の下記組成の銅系金属用研磨スラリーを供給管３から５０ｍｌ／分の速度で前記研磨パッド２に供給して前記基板に形成したＣｕ膜を前記ＳｉＯ２ 膜表面が露出するまで研磨した。
【００３７】
＜銅系金属用研磨スラリー；各成分量は水に対する割合＞
・２−キノリンカルボン酸（キナルジン酸）；０．６７重量％、
・θアルミナ；１．６７重量％、
・過酸化水素；４．６７重量％、
・重量平均分子量が６０００のポリアクリルエチルオキサイド；２０重量％。
【００３８】
その結果、銅系金属用研磨スラリーの保管日数に関係なく、ロット間、ロット内の研磨の均一性は１０％以内に保たれ、ＳｉＯ２ 膜表面とほぼ面一な所期加工形状を有する埋め込みＣｕ配線層を形成することができた。
【００３９】
（比較例１）
保管日数が１日間、７日間、６０日間、１８０日間経過した後の下記組成を有する４つの銅系金属用研磨スラリーを用いた以外、実施例１と同一条件で埋め込みＣｕ配線層を形成した。
【００４０】
＜銅系金属用研磨スラリー；各成分量は水に対する割合＞
・２−キノリンカルボン酸（キナルジン酸）；０．６７重量％、
・θアルミナ；１．６７重量％、
・過酸化水素；４．６７重量％。
【００４１】
その結果、ロット間およびロット内においてＳｉＯ２ 膜の溝に形成された埋め込みＣｕ配線層の形状にばらつきを生じた。特に、保管日数が多い銅系金属用研磨スラリーを用いた場合ほど、Ｃｕからなる配線材料膜のＣＭＰ処理が十分になされず、同一のＳｉＯ２ 膜の複数の溝に形成された埋め込みＣｕ配線層の形状にばらつきを生じた。
【００４２】
（実施例２）
まず、図３の（Ａ）に示すように表面に図示しないソース、ドレイン等の拡散層が形成されたシリコン基板２１上にＣＶＤ法により絶縁膜としての例えば厚さ１０００ｎｍのＳｉＯ２ 膜２２を堆積した後、このＳｉＯ２ 膜２２にフォトエッチング技術により配線層に相当する形状を有する深さ５００ｎｍの複数の溝２３を形成した。つづいて、図３の（Ｂ）に示すように前記溝２３を含む前記ＳｉＯ２ 膜２２上にスパッタ蒸着により厚さ１５ｎｍのＴａＮからなる銅拡散防止膜２４および厚さ６００ｎｍのＣｕ膜２５をこの順序で形成した。
【００４３】
次いで、前述した図２に示すポリシング装置の基板ホルダ５に図３の（Ｂ）に示す基板２１を逆さにして保持し、前記ホルダ５の支持軸４により前記基板をターンテーブル１上のロデール社製商品名；ＩＣ１０００からなる研磨パッド２に５００ｇ／ｃｍ２ の荷重を与え、前記ターンテーブル１およびホルダ５をそれぞれ１０３ｒｐｍ、１００ｒｐｍの速度で同方向に回転させながら、保管日数が１日間経過した後の下記組成の銅系金属用研磨スラリーを供給管３から５０ｍｌ／分の速度で前記研磨パッド２に供給して前記基板２１に形成したＣｕ膜２５を前記ＳｉＯ２ 膜２２上の前記銅拡散防止膜２４の表面が露出するまで研磨した。
【００４４】
＜銅系金属用研磨スラリー；各成分量は水に対する割合＞
・２−キノリンカルボン酸（キナルジン酸）；０．６７重量％、
・θアルミナ；１．６７重量％、
・過酸化水素；４．６７重量％、
・重量平均分子量が６０００のポリアクリルエチルオキサイド；２０重量％。
【００４５】
前記研磨工程において、前記研磨スラリーはＣｕ膜との接触時にエッチングが全く起こらず、前記研磨パッドによる研磨時の研磨速度が約８００ｎｍ／分であった。このため、研磨工程において図３の（Ｂ）に示す凸状のＣｕ膜２５は前記研磨パッドと機械的に接触する表面から優先的にポリシングされた。
【００４６】
次いで、前述したＣｕ膜研磨に用いたポリシング装置に隣接された図２と同構造を有する別のポリシング装置の基板ホルダ５に図３の（Ｂ）に示す基板２１を逆さにして保持し、前記ホルダ５の支持軸４により前記基板をターンテーブル１上のロデール社製商品名；ＩＣ１０００からなる研磨パッド２に５００ｇ／ｃｍ２ の荷重を与え、前記ターンテーブル１およびホルダ５をそれぞれ１０３ｒｐｍ、１００ｒｐｍの速度で同方向に回転させながら、下記組成の銅拡散防止材料用研磨スラリーを供給管３から１００ｍｌ／分の速度で前記研磨パッド２に供給して前記基板２１に形成した銅拡散防止膜２４を前記ＳｉＯ２ 膜２２表面が露出するまで研磨した。その結果、図３の（Ｃ）に示すように前記溝２３内に銅拡散防止膜２４が残存すると共に、前記銅拡散防止膜２４で覆われた前記溝２３内に前記ＳｉＯ２ 膜２２表面とほぼ面一な所期加工形状を有する埋め込みＣｕ配線層２６が形成された。
【００４７】
＜銅拡散防止材料用研磨スラリー；各成分量は水に対する割合＞
・２−キノリンカルボン酸（キナルジン酸）；０．６７重量％、
・Θ−アルミナ；１．６７重量％、
・過酸化水素；１７重量％。
【００４８】
【発明の効果】
以上説明したように、本発明によれば保管時等においてアルミナからなる研磨砥粒の沈降凝縮、固化を抑制して前記砥粒が安定して分散された銅系金属用研磨スラリーを提供することができる。
【００４９】
また、本発明によれば銅または銅合金からなる配線材料膜をＣＭＰ処理して埋込み配線層のような導電部材を形成する工程においてロット間およびロット内での研磨ばらつきを生じることなく、配線材料膜を安定的に研磨でき、ロット間およびロット内で所期目的の加工形状を有する導電部材を形成することが可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】ＰＡＡＯの重量平均分子量とＰＡＡＯの含有量とは関係を示すグラフ。
【図２】本発明の研磨工程に使用されるポリシング装置を示す概略図。
【図３】本発明の実施例２における半導体装置の製造工程を示す断面図。
【符号の説明】
１…ターンテーブル、
２…研磨パッド、
３…供給管、
５…ホルダ、
２１…シリコン基板、
２５…Ｃｕ膜、
２２…ＳｉＯ２ 膜、
２３…溝、
２４…銅拡散防止膜、
２６…Ｃｕ配線層。
【発明の属する技術分野】
本発明は、銅系金属用研磨スラリーおよび半導体装置の製造方法関する。
【０００２】
【従来の技術】
半導体装置の製造工程の一つである配線層形成においては、次のようなケミカルメカニカルポリシング（ＣＭＰ）技術を用いて埋め込み配線層を形成し、表面の段差を解消する方法が知られている。すなわち、半導体基板上の例えばＳｉＯ２からなる層間絶縁膜に溝を形成し、この溝を含む前記層間絶縁膜全面に銅または銅合金からなる配線材料膜を前記溝を十分に埋めるように形成した後、ポリシング装置および研磨スラリーを用いて前記配線材料膜にＣＭＰ処理を施すことにより前記溝内に銅または銅合金の膜を残存させて埋め込み配線層を形成する。このような埋込み配線層の形成において、必要に応じて前記溝形成後、前記配線材料膜の形成前にＴａ膜のような銅拡散防止膜が前記溝内面を含む前記層間絶縁膜に形成される。
【０００３】
ところで、前記配線材料膜をＣＭＰ処理するための従来の研磨スラリーとしてはキナルジン酸のような銅と反応して錯体を生成する水溶性の有機酸と、コロイダルアルミナのようなアルミナからなる研磨砥粒とを含む組成のものが用いられている。
【０００４】
【発明が解決しようとする課題】
しかしながら、研磨砥粒としてアルミナを用いる研磨スラリーは保管時等において沈降凝縮して固化するため、研磨スラリー中のアルミナからなる研磨砥粒の分散性が損なわれて分散された研磨砥粒の量が変動する。その結果、前記Ｃｕのような配線材料膜をＣＭＰ処理する際、ロット間およびロット内で研磨速度が変動するため、研磨時間をある設計範囲に定めると配線材料膜の研磨が過少または過多になり、所期目的の加工形状を有する埋込み配線層の形成が困難になる。
【０００５】
本発明は、保管時等においてアルミナからなる研磨砥粒の沈降凝縮、固化を抑制して前記研磨砥粒が安定して分散された銅系金属用研磨スラリーを提供しようとするものである。
【０００６】
本発明は、銅または銅合金からなる配線材料膜をＣＭＰ処理して埋め込み配線層を形成する工程において前記配線材料膜のロット間およびロット内での研磨ばらつきを生じることなく、配線材料膜を安定的に研磨することが可能な半導体装置の製造方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明に係る銅系金属用研磨スラリーは、銅と反応して錯体を生成する水溶性の有機酸と、アルミナからなる研磨砥粒と、重量平均分子量が１０，０００〜８，０００，０００のポリアクリルアルキルオキサイドとを含み、
前記ポリアクリルアルキルオキサイドは、３１４６．９×Ａ−０．６１６６（ただし、Ａはポリアクリルアルキルオキサイドの重量平均分子量を示す）から算出される量（重量％）を含有することを特徴とするものである。
【０００８】
本発明に係る半導体装置の製造方法は、半導体基板上の絶縁膜に配線層の形状に相当する溝およびビアフィルの形状に相当する開口部から選ばれる少なくとも１つの埋込み用部材を形成する工程；
前記埋込み用部材の内面を含む前記絶縁膜上に銅または銅合金からなる配線材料膜を形成する工程；
前記銅系金属用研磨スラリーを用いて前記配線材料膜を化学機械研磨することにより前記埋込み用部材内に配線層およびビアフィルから選ばれる少なくとも１つの導電部材を形成する工程；
を含むことを特徴とするものである。
【０００９】
【発明の実施の形態】
以下、本発明に係る銅系金属用研磨スラリーを詳細に説明する。
【００１０】
この銅系金属用研磨スラリーは、銅と反応して錯体を生成する水溶性の有機酸と、アルミナからなる研磨砥粒と、重量平均分子量が１０，０００〜８，０００，０００のポリアクリルアルキルオキサイド（以下ＰＡＡＯと称す）とを含む組成を有する。前記ＰＡＡＯの含有量（重量％）は、３１４６．９×Ａ−０．６１６６（ただし、ＡはＰＡＡＯの重量平均分子量を示す）から算出される。具体的には、前記ＰＡＡＯの重量平均分子量とＰＡＡＯの含有量とは図１に示す関係を有する。
【００１１】
前記有機酸としては、例えば酢酸、アミノ酢酸（グリシン）、２−キノリンカルボン酸（キナルジン酸）、２−ピリジンカルボン酸、２，６−ピリジンカルボン酸、キノリン等を挙げることができる。特に、２−キノリンカルボン酸（キナルジン酸）が好ましい。
【００１２】
前記アルミナとしては、例えばコロイダルアルミナ、θ−アルミナから選ばれる少なくとも１つを挙げることができる。
【００１３】
前記研磨砥粒は、０．０２〜０．１μｍの平均一次粒径を有し、球状もしくは球に近似した形状を有することが好ましい。このような研磨砥粒を含む研磨スラリーを用いてＣｕまたはＣｕ合金を研磨処理すると、ＣｕまたはＣｕ合金の研磨表面への損傷を抑制することができる。
【００１４】
前記ポリアクリルアルキルオキサイド（ＰＡＡＯ）としては、例えばポリアクリルエチルオキサイド、ポリアクリルプロピルオキサイド、ポリアクリルブチルオキサイド等を挙げることができる。
【００１５】
本発明に係る研磨スラリーにおいて、錯体生成促進剤を含有することを許容する。この錯体生成促進剤としては、例えば過酸化水素（Ｈ２ Ｏ２ ）、次亜塩素酸ソーダ（ＮａＣｌＯ）のような酸化剤を用いることができる。
【００１６】
本発明に係る銅系金属用研磨スラリーは、さらに非イオン性、両性イオン性、陰イオン性、陽イオン性の界面活性剤が添加されることを許容する。このような界面活性剤をさらに含む研磨スラリーは、後述するようにＣｕまたはＣｕ合金とＳｉＮ膜およびＳｉＯ２ のような絶縁膜との選択研磨性を高めることが可能になる。
【００１７】
前記非イオン性界面活性剤としては、例えばポリエチレングリコールフェニルエーテル、エチレングリコール脂肪酸エステルを挙げることができる。
【００１８】
前記両性イオン性界面活性剤としては、例えばイミダゾリベタイン等を挙げることができる。
【００１９】
前記陰イオン性界面活性剤としては、例えばドデシル硫酸ナトリウム、ドデシル硫酸アンモニウム等を挙げることができる。
【００２０】
前記陽イオン性界面活性剤としては、例えばステアリントリメチルアンモニウムクロライド等を挙げることができる。
【００２１】
前述した界面活性剤は、２種以上の混合物の形態で用いてもよい。
【００２２】
本発明に係る銅系金属用研磨スラリーを用いて例えば基板上の絶縁膜に溝を形成し、この溝を含む前記絶縁膜上にＣｕ膜またはＣｕ合金膜を成膜し、これらＣｕ膜またはＣｕ合金膜を研磨するには、図２に示すポリシング装置が用いられる。すなわち、ターンテーブル１上には例えば布、独立気泡を有するポリウレタン発泡体から作られた研磨パッド２が被覆されている。研磨スラリーを供給するための供給管３は、前記研磨パッド２の上方に配置されている。上面に支持軸４を有する基板ホルダ５は、研磨パッド２の上方に上下動自在でかつ回転自在に配置されている。
【００２３】
このようなポリシング装置において、前記ホルダ５により基板６をその研磨面（例えばＣｕ膜）が前記研磨パッド２に対向するように保持し、前記供給管３から前述した組成の研摩液７を供給しながら、前記支持軸４により前記基板６を前記研磨パッド２に向けて所望の加重を与え、さらに前記ホルド５および前記ターンテーブル１をそれぞれ同方向に回転させることにより前記基板６上のＣｕ膜が研磨される。
【００２４】
以上説明した本発明に係る銅系金属用研磨スラリーは、例えばキナルジン酸のような銅と反応して錯体を生成する水溶性の有機酸と、アルミナからなる研磨砥粒と、重量平均分子量が１０，０００〜８，０００，０００のポリアクリルアルキルオキサイド（ＰＡＡＯ）とを含み、かつ前記ＰＡＡＯが３１４６．９×Ａ−０． ６１６６（ただし、ＡはＰＡＡＰの重量平均分子量を示す）から算出される量（重量％）を含有することによって、保管時等において前記アルミナからなる研磨砥粒が沈降凝縮して固化するのを前記ＰＡＡＯにより抑制することができるため、保管前後の研磨スラリーに分散されるアルミナの研磨砥粒量をほぼ一定にすることができる。その結果、Ｃｕ膜を本発明の研磨スラリーを用いてＣＭＰ処理する際、処理ロット間で研磨速度が変動することなく一定にできるため、前記Ｃｕ膜を安定的に研磨処理することができる。
【００２５】
次に、本発明に係わる半導体装置の製造方法を説明する。
【００２６】
まず、半導体基板上の絶縁膜に配線層の形状に相当する溝およびビアフィルの形状に相当する開口部から選ばれる少なくとも１つの埋込み用部材を形成する。つづいて、この埋込み用部材の内面を含む前記絶縁膜上に銅または銅合金からなる配線材料膜を形成した後、前述した組成の銅系金属用研磨スラリーを用いて前記配線材料膜をＣＭＰ処理を施すことによって前記埋込み用部材内に銅または銅合金からなる配線層およびビアフィルから選ばれる少なくとも１つの導電部材を形成して半導体装置の製造する。
【００２７】
前記絶縁膜としては、例えばシリコン酸化膜、ボロン添加ガラス膜（ＢＰＳＧ膜）、リン添加ガラス膜（ＰＳＧ膜）、ＳｉＯＦ、有機スピンオングラス、ポリイミド、フッ素添加ポリイミド、ポリテトラフルオロエチレン、フッ化ポリアリルエーテル、フッ素添加パレリン、Ｌｏｗ−Ｋ膜等を用いることができる。
【００２８】
前記Ｃｕ合金としては、例えばＣｕ−Ｓｉ合金、Ｃｕ−Ａｌ合金、Ｃｕ−Ｓｉ−Ａｌ合金、Ｃｕ−Ａｇ合金等を用いることができる。
【００２９】
前記ＣｕまたはＣｕ合金からなる配線材料膜は、スパッタ蒸着、真空蒸着、または無電解メッキ等により形成される。具体的には、銅もしくは銅合金をスパッタ法またはＣＶＤ法により堆積し、さらに無電解銅メッキを施して銅または銅合金からなる配線材料膜を形成する。
【００３０】
前記銅系金属用研磨スラリーによるＣＭＰ処理は、例えば前述した図２に示すポリシング装置が用いて行われる。
【００３１】
図２に示すポリシング装置を用いる研磨処理において、基板ホルダで保持された基板を前記研磨パッドに与える荷重は研磨スラリーの組成により適宜選定されるが、例えば５０〜１０００ｇ／ｃｍ２ にすることが好ましい。
【００３２】
本発明に係る半導体装置の製造方法において、前記埋込み用部材の形成後、前記配線材料膜の形成前にこの埋込み部材を含む前記絶縁膜に銅拡散防止膜を形成することを許容する。この銅拡散防止膜としては、例えばＴａ，ＴａＮ、Ｗから選ばれる１層または２層以上から作られる。
【００３３】
以上説明した本発明に係る半導体装置の製造方法は、埋込み用部材の内面を含む絶縁膜上に銅または銅合金からなる配線材料膜を形成した後、この配線材料膜をＣＭＰ処理する際、キナルジン酸のような銅と反応して錯体を生成する水溶性の有機酸と、アルミナからなる研磨砥粒と、重量平均分子量が１０，０００〜８，０００，０００のポリアクリルアルキルオキサイド（ＰＡＡＯ）とを含み、かつ前記ＰＡＡＯが３１４６．９×Ａ−０．６１６６（ただし、ＡはＰＡＡＯの重量平均分子量を示す）から算出される量（重量％）を含有する銅系金属用研磨スラリーを用いてなされる。このような研磨スラリーは、前述したように保管時等において前記アルミナからなる研磨砥粒が沈降凝縮して固化するのを前記ＰＡＡＯにより抑制することができるため、研磨スラリー中のアルミナ研磨砥粒の分散性を保管前の状態にほぼ維持でき、分散されたアルミナの研磨砥粒量をほぼ一定にすることができる。その結果、前記配線材料膜を前記研磨スラリーを用いてＣＭＰ処理することによって、ロット（半導体装置）間およびロット内で前記配線材料膜の研磨速度が変動することなく一定にできるため、所期目的の加工形状を有する埋込み配線層のような導電部材が再現性よく形成された半導体装置を製造することができる。
【００３４】
【実施例】
以下、本発明の好ましい実施例を図面を参照しして詳細に説明する。
【００３５】
（実施例１）
まず、ソース、ドレイン等の拡散層が形成されたシリコン基板上にＣＶＤ法によりＳｉＯ２ 膜を堆積した後、このＳｉＯ２ 膜にフォトエッチング技術により配線層に相当する形状を有する深さ５００ｎｍの複数の溝２３を形成した。つづいて、前記溝を含む前記ＳｉＯ２ 膜上にスパッタ蒸着により厚さ６００ｎｍのＣｕ膜を形成した。
【００３６】
次いで、前述した図２に示すポリシング装置の基板ホルダ５に前記基板を逆さにして保持し、前記ホルダ５の支持軸４により前記基板をターンテーブル１上のロデール社製商品名；ＩＣ１０００からなる研磨パッド２に５００ｇ／ｃｍ２ の荷重を与え、前記ターンテーブル１およびホルダ５をそれぞれ１０３ｒｐｍ、１００ｒｐｍの速度で同方向に回転させながら、保管日数が７日間、６０日間、１８０日間経過した後の下記組成の銅系金属用研磨スラリーを供給管３から５０ｍｌ／分の速度で前記研磨パッド２に供給して前記基板に形成したＣｕ膜を前記ＳｉＯ２ 膜表面が露出するまで研磨した。
【００３７】
＜銅系金属用研磨スラリー；各成分量は水に対する割合＞
・２−キノリンカルボン酸（キナルジン酸）；０．６７重量％、
・θアルミナ；１．６７重量％、
・過酸化水素；４．６７重量％、
・重量平均分子量が６０００のポリアクリルエチルオキサイド；２０重量％。
【００３８】
その結果、銅系金属用研磨スラリーの保管日数に関係なく、ロット間、ロット内の研磨の均一性は１０％以内に保たれ、ＳｉＯ２ 膜表面とほぼ面一な所期加工形状を有する埋め込みＣｕ配線層を形成することができた。
【００３９】
（比較例１）
保管日数が１日間、７日間、６０日間、１８０日間経過した後の下記組成を有する４つの銅系金属用研磨スラリーを用いた以外、実施例１と同一条件で埋め込みＣｕ配線層を形成した。
【００４０】
＜銅系金属用研磨スラリー；各成分量は水に対する割合＞
・２−キノリンカルボン酸（キナルジン酸）；０．６７重量％、
・θアルミナ；１．６７重量％、
・過酸化水素；４．６７重量％。
【００４１】
その結果、ロット間およびロット内においてＳｉＯ２ 膜の溝に形成された埋め込みＣｕ配線層の形状にばらつきを生じた。特に、保管日数が多い銅系金属用研磨スラリーを用いた場合ほど、Ｃｕからなる配線材料膜のＣＭＰ処理が十分になされず、同一のＳｉＯ２ 膜の複数の溝に形成された埋め込みＣｕ配線層の形状にばらつきを生じた。
【００４２】
（実施例２）
まず、図３の（Ａ）に示すように表面に図示しないソース、ドレイン等の拡散層が形成されたシリコン基板２１上にＣＶＤ法により絶縁膜としての例えば厚さ１０００ｎｍのＳｉＯ２ 膜２２を堆積した後、このＳｉＯ２ 膜２２にフォトエッチング技術により配線層に相当する形状を有する深さ５００ｎｍの複数の溝２３を形成した。つづいて、図３の（Ｂ）に示すように前記溝２３を含む前記ＳｉＯ２ 膜２２上にスパッタ蒸着により厚さ１５ｎｍのＴａＮからなる銅拡散防止膜２４および厚さ６００ｎｍのＣｕ膜２５をこの順序で形成した。
【００４３】
次いで、前述した図２に示すポリシング装置の基板ホルダ５に図３の（Ｂ）に示す基板２１を逆さにして保持し、前記ホルダ５の支持軸４により前記基板をターンテーブル１上のロデール社製商品名；ＩＣ１０００からなる研磨パッド２に５００ｇ／ｃｍ２ の荷重を与え、前記ターンテーブル１およびホルダ５をそれぞれ１０３ｒｐｍ、１００ｒｐｍの速度で同方向に回転させながら、保管日数が１日間経過した後の下記組成の銅系金属用研磨スラリーを供給管３から５０ｍｌ／分の速度で前記研磨パッド２に供給して前記基板２１に形成したＣｕ膜２５を前記ＳｉＯ２ 膜２２上の前記銅拡散防止膜２４の表面が露出するまで研磨した。
【００４４】
＜銅系金属用研磨スラリー；各成分量は水に対する割合＞
・２−キノリンカルボン酸（キナルジン酸）；０．６７重量％、
・θアルミナ；１．６７重量％、
・過酸化水素；４．６７重量％、
・重量平均分子量が６０００のポリアクリルエチルオキサイド；２０重量％。
【００４５】
前記研磨工程において、前記研磨スラリーはＣｕ膜との接触時にエッチングが全く起こらず、前記研磨パッドによる研磨時の研磨速度が約８００ｎｍ／分であった。このため、研磨工程において図３の（Ｂ）に示す凸状のＣｕ膜２５は前記研磨パッドと機械的に接触する表面から優先的にポリシングされた。
【００４６】
次いで、前述したＣｕ膜研磨に用いたポリシング装置に隣接された図２と同構造を有する別のポリシング装置の基板ホルダ５に図３の（Ｂ）に示す基板２１を逆さにして保持し、前記ホルダ５の支持軸４により前記基板をターンテーブル１上のロデール社製商品名；ＩＣ１０００からなる研磨パッド２に５００ｇ／ｃｍ２ の荷重を与え、前記ターンテーブル１およびホルダ５をそれぞれ１０３ｒｐｍ、１００ｒｐｍの速度で同方向に回転させながら、下記組成の銅拡散防止材料用研磨スラリーを供給管３から１００ｍｌ／分の速度で前記研磨パッド２に供給して前記基板２１に形成した銅拡散防止膜２４を前記ＳｉＯ２ 膜２２表面が露出するまで研磨した。その結果、図３の（Ｃ）に示すように前記溝２３内に銅拡散防止膜２４が残存すると共に、前記銅拡散防止膜２４で覆われた前記溝２３内に前記ＳｉＯ２ 膜２２表面とほぼ面一な所期加工形状を有する埋め込みＣｕ配線層２６が形成された。
【００４７】
＜銅拡散防止材料用研磨スラリー；各成分量は水に対する割合＞
・２−キノリンカルボン酸（キナルジン酸）；０．６７重量％、
・Θ−アルミナ；１．６７重量％、
・過酸化水素；１７重量％。
【００４８】
【発明の効果】
以上説明したように、本発明によれば保管時等においてアルミナからなる研磨砥粒の沈降凝縮、固化を抑制して前記砥粒が安定して分散された銅系金属用研磨スラリーを提供することができる。
【００４９】
また、本発明によれば銅または銅合金からなる配線材料膜をＣＭＰ処理して埋込み配線層のような導電部材を形成する工程においてロット間およびロット内での研磨ばらつきを生じることなく、配線材料膜を安定的に研磨でき、ロット間およびロット内で所期目的の加工形状を有する導電部材を形成することが可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】ＰＡＡＯの重量平均分子量とＰＡＡＯの含有量とは関係を示すグラフ。
【図２】本発明の研磨工程に使用されるポリシング装置を示す概略図。
【図３】本発明の実施例２における半導体装置の製造工程を示す断面図。
【符号の説明】
１…ターンテーブル、
２…研磨パッド、
３…供給管、
５…ホルダ、
２１…シリコン基板、
２５…Ｃｕ膜、
２２…ＳｉＯ２ 膜、
２３…溝、
２４…銅拡散防止膜、
２６…Ｃｕ配線層。
Claims (5)
- 銅と反応して錯体を生成する水溶性の有機酸と、アルミナからなる研磨砥粒と、重量平均分子量が１０，０００〜８，０００，０００のポリアクリルアルキルオキサイドとを含み、
前記ポリアクリルアルキルオキサイドは、３１４６．９×Ａ−０．６１６６（ただし、Ａはポリアクリルアルキルオキサイドの重量平均分子量を示す）から算出される量（重量％）を含有することを特徴とする銅系金属用研磨スラリー。 - 前記アルミナは、コロイダルアルミナおよびΘ−アルミナから選ばれる少なくとも１つであることを特徴とする請求項１記載の銅系金属用研磨スラリー。
- さらに、錯体生成促進剤を含有することを特徴とする請求項１記載の銅系金属用研磨スラリー。
- 半導体基板上の絶縁膜に配線層の形状に相当する溝およびビアフィルの形状に相当する開口部から選ばれる少なくとも１つの埋込み用部材を形成する工程；
前記埋込み用部材の内面を含む前記絶縁膜上に銅または銅合金からなる配線材料膜を形成する工程；
請求項１記載の銅系金属用研磨スラリーを用いて前記配線材料膜を化学機械研磨することにより前記埋込み用部材内に配線層およびビアフィルから選ばれる少なくとも１つの導電部材を形成する工程；
を含むことを特徴とする半導体装置の製造方法。 - さらに前記埋込み用部材の形成後、前記配線材料膜の形成前に前記埋込み用部材を含む前記絶縁膜上に銅拡散防止膜を形成することを特徴とする請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002180227A JP2004023068A (ja) | 2002-06-20 | 2002-06-20 | 銅系金属用研磨スラリーおよび半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002180227A JP2004023068A (ja) | 2002-06-20 | 2002-06-20 | 銅系金属用研磨スラリーおよび半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004023068A true JP2004023068A (ja) | 2004-01-22 |
Family
ID=31177417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002180227A Pending JP2004023068A (ja) | 2002-06-20 | 2002-06-20 | 銅系金属用研磨スラリーおよび半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004023068A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184395A (ja) * | 2006-01-06 | 2007-07-19 | Fujifilm Corp | 金属用研磨液 |
| JP2008205432A (ja) * | 2007-01-25 | 2008-09-04 | Jsr Corp | 電気光学表示装置用基板に設けられた銅または銅合金からなる配線層を研磨するための化学機械研磨用水系分散体および該化学機械研磨用水系分散体を調製するためのキット、ならびに化学機械研磨方法 |
-
2002
- 2002-06-20 JP JP2002180227A patent/JP2004023068A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184395A (ja) * | 2006-01-06 | 2007-07-19 | Fujifilm Corp | 金属用研磨液 |
| JP2008205432A (ja) * | 2007-01-25 | 2008-09-04 | Jsr Corp | 電気光学表示装置用基板に設けられた銅または銅合金からなる配線層を研磨するための化学機械研磨用水系分散体および該化学機械研磨用水系分散体を調製するためのキット、ならびに化学機械研磨方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW527660B (en) | Slurry for chemical mechanical polishing and manufacturing method of semiconductor device | |
| US6521574B1 (en) | Copper-based metal polishing solution and method for manufacturing a semiconductor device | |
| US7029373B2 (en) | Chemical mechanical polishing compositions for metal and associated materials and method of using same | |
| US6800218B2 (en) | Abrasive free formulations for chemical mechanical polishing of copper and associated materials and method of using same | |
| US6692546B2 (en) | Chemical mechanical polishing compositions for metal and associated materials and method of using same | |
| KR100869044B1 (ko) | 구리 및 텅스텐을 포함하는 반도체 장치 도전성 구조체들의폴리싱에 있어서 고정 연마제 폴리싱 패드들과 함께사용하기 위한 슬러리 및 폴리싱 방법들 | |
| JP2000183003A (ja) | 銅系金属用研磨組成物および半導体装置の製造方法 | |
| JP2009158810A (ja) | 化学的機械的研磨用スラリーおよび半導体装置の製造方法 | |
| JP3192968B2 (ja) | 銅系金属用研磨液および半導体装置の製造方法 | |
| JP2002141314A (ja) | 化学機械研磨用スラリおよび半導体装置の製造方法 | |
| US6858540B2 (en) | Selective removal of tantalum-containing barrier layer during metal CMP | |
| JP2009059908A (ja) | 研磨液および半導体装置の製造方法 | |
| JP2003031529A (ja) | Ｃｍｐ用スラリー、およびこれを用いた半導体装置の製造方法 | |
| Cadien et al. | Chemical mechanical polishing method and practice | |
| JP4077192B2 (ja) | 化学機械研磨方法および半導体装置の製造方法 | |
| JP4202826B2 (ja) | 有機膜の化学的機械的研磨方法および半導体装置の製造方法 | |
| WO2009070967A1 (fr) | Liquide de polissage chimico-mécanique | |
| JP2004193495A (ja) | 化学的機械的研磨用スラリーおよびこれを用いた半導体装置の製造方法 | |
| JP2004179294A (ja) | 研磨液及び研磨方法 | |
| JP2008098652A (ja) | 化学機械研磨用スラリおよび半導体装置の製造方法 | |
| JP2002155268A (ja) | 化学的機械的研磨用スラリ及び半導体装置の製造方法 | |
| CN1170909C (zh) | 金属布线的化学机械平面化 | |
| JP4713767B2 (ja) | 洗浄液および半導体装置の製造方法 | |
| JP2002158194A (ja) | 化学的機械的研磨用スラリ及び半導体装置の製造方法 | |
| JP2004023068A (ja) | 銅系金属用研磨スラリーおよび半導体装置の製造方法 |