JPH1187287A - 基板の平坦化研磨方法 - Google Patents
基板の平坦化研磨方法Info
- Publication number
- JPH1187287A JPH1187287A JP9241409A JP24140997A JPH1187287A JP H1187287 A JPH1187287 A JP H1187287A JP 9241409 A JP9241409 A JP 9241409A JP 24140997 A JP24140997 A JP 24140997A JP H1187287 A JPH1187287 A JP H1187287A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- slurry
- stopper layer
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 191
- 239000000758 substrate Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000002002 slurry Substances 0.000 claims abstract description 62
- 239000010409 thin film Substances 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 239000002245 particle Substances 0.000 claims description 12
- 230000002378 acidificating effect Effects 0.000 claims description 2
- 230000001747 exhibiting effect Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 114
- 239000004642 Polyimide Substances 0.000 description 25
- 229920001721 polyimide Polymers 0.000 description 25
- 239000011229 interlayer Substances 0.000 description 20
- 239000011265 semifinished product Substances 0.000 description 18
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
Abstract
(57)【要約】
【課題】 本発明は薄膜多層基板の製造に適用される基
板の平坦化研磨方法に関し、形成されている構造物によ
って表面が低い部分とこの低い部分から突き出た高い部
分とよりなる表面形状を有し且つ表面を覆う研磨ストッ
パー層を有する基板を研磨するときの研磨時間の短縮化
を図ることをする課題とする。 【解決手段】 研磨を、研磨ストッパー層２６のうち高
い部分２５を覆う部分２６ａを研磨除去するべく研磨ス
トッパー層に対する研磨能力が高い第１のスラリーを使
用して行う第１の研磨工程５１と、第１の研磨工程によ
って研磨ストッパー層が除去された部分５４を研磨する
べく研磨ストッパー層に対する研磨能力が第１のスラリ
ーより低い第２のスラリーを使用して研磨を行う第２の
研磨工程５２との二段階で行う。
板の平坦化研磨方法に関し、形成されている構造物によ
って表面が低い部分とこの低い部分から突き出た高い部
分とよりなる表面形状を有し且つ表面を覆う研磨ストッ
パー層を有する基板を研磨するときの研磨時間の短縮化
を図ることをする課題とする。 【解決手段】 研磨を、研磨ストッパー層２６のうち高
い部分２５を覆う部分２６ａを研磨除去するべく研磨ス
トッパー層に対する研磨能力が高い第１のスラリーを使
用して行う第１の研磨工程５１と、第１の研磨工程によ
って研磨ストッパー層が除去された部分５４を研磨する
べく研磨ストッパー層に対する研磨能力が第１のスラリ
ーより低い第２のスラリーを使用して研磨を行う第２の
研磨工程５２との二段階で行う。
Description
【０００１】
【発明の属する技術分野】本発明は基板の平坦化研磨方
法に係り、特に、薄膜多層基板の製造に適用される基板
の平坦化研磨方法に関する。薄膜多層基板は、基板本体
上に複数の層を積み重ねて形成され、各層が精度良く形
成されるように、一層を形成する都度その表面を平坦化
する研磨工程が行われる。薄膜多層基板の生産性の向上
のために、他の工程に比べて時間がかかる研磨工程を短
縮することが望まれている。
法に係り、特に、薄膜多層基板の製造に適用される基板
の平坦化研磨方法に関する。薄膜多層基板は、基板本体
上に複数の層を積み重ねて形成され、各層が精度良く形
成されるように、一層を形成する都度その表面を平坦化
する研磨工程が行われる。薄膜多層基板の生産性の向上
のために、他の工程に比べて時間がかかる研磨工程を短
縮することが望まれている。
【０００２】
【従来の技術】薄膜の配線層を多層化すると、ビアや配
線のある部分と無い部分で厚みが大きく変わってしまい
多層化が困難となる。そのため、３層程度の配線層しか
形成できず、それ以上の多層化を実現しようとすると歩
留りが極めて下がってしまう。そこで、多層化を実現す
るためには、各層を形成する都度その表面を平坦化する
する方法がとられている。この平坦化は、CHEMICAL MEC
HANICAL POLISHING (CMP) という研磨によって行われて
いる。
線のある部分と無い部分で厚みが大きく変わってしまい
多層化が困難となる。そのため、３層程度の配線層しか
形成できず、それ以上の多層化を実現しようとすると歩
留りが極めて下がってしまう。そこで、多層化を実現す
るためには、各層を形成する都度その表面を平坦化する
する方法がとられている。この平坦化は、CHEMICAL MEC
HANICAL POLISHING (CMP) という研磨によって行われて
いる。
【０００３】しかし、更なる多層化あるいは歩留りの向
上を図るためには、ＣＭＰによる研磨のみでは平坦化が
不完全であり、更なる平坦化技術が必要となる。このた
めにの平坦化技術が、「Pan Pacific Microelectronics
Symposium-PROCEEDINGS ofThe Technical Program-Hon
olulu, Hawaii February 6-8, 1966 」で発表のタイト
ル「CHEMICAL MECHANICAL POLISHING (CMP) OF COPPER/
POLYIMIDE WITH POLISH STOP FOR MICROELECTRONIC INT
EGRATION」で開示されている。この方法は、先ず、１層
目の配線パターン及びパッドが形成されたセラミック基
板本体の上面に、フォトレジスト層を形成し、このフォ
トレジスト層の各パッドに対応する部分に穴を空け、次
に、例えばＣＶＤ法又はメッキ等を行い、穴内にＣｕ製
の層間接続用ポストを形成し、次いで、フォトレジスト
層を除去し、誘電体層（ポリイミド層）を形成し、この
後にタングステンの硬質なマスク層（ストッパ層）を形
成し、このマスク層に対する研磨能力の低いスラリーを
用いてＣＭＰによる研磨を行う方法である。この方法に
よれば、極めて平坦な層を得ることが出来る。このとき
に用いられるスラリーは、タングステン層をストッパ層
として機能させるためにタングステンに対する研磨能力
を下げるようにｐＨが３であり、且つ、高い部分を選択
的に研磨するのに適したシリカ（Ｓｉ０2 ）を混入した
ものである。また、この研磨は一段階で行っている。
上を図るためには、ＣＭＰによる研磨のみでは平坦化が
不完全であり、更なる平坦化技術が必要となる。このた
めにの平坦化技術が、「Pan Pacific Microelectronics
Symposium-PROCEEDINGS ofThe Technical Program-Hon
olulu, Hawaii February 6-8, 1966 」で発表のタイト
ル「CHEMICAL MECHANICAL POLISHING (CMP) OF COPPER/
POLYIMIDE WITH POLISH STOP FOR MICROELECTRONIC INT
EGRATION」で開示されている。この方法は、先ず、１層
目の配線パターン及びパッドが形成されたセラミック基
板本体の上面に、フォトレジスト層を形成し、このフォ
トレジスト層の各パッドに対応する部分に穴を空け、次
に、例えばＣＶＤ法又はメッキ等を行い、穴内にＣｕ製
の層間接続用ポストを形成し、次いで、フォトレジスト
層を除去し、誘電体層（ポリイミド層）を形成し、この
後にタングステンの硬質なマスク層（ストッパ層）を形
成し、このマスク層に対する研磨能力の低いスラリーを
用いてＣＭＰによる研磨を行う方法である。この方法に
よれば、極めて平坦な層を得ることが出来る。このとき
に用いられるスラリーは、タングステン層をストッパ層
として機能させるためにタングステンに対する研磨能力
を下げるようにｐＨが３であり、且つ、高い部分を選択
的に研磨するのに適したシリカ（Ｓｉ０2 ）を混入した
ものである。また、この研磨は一段階で行っている。
【０００４】
【発明が解決しようとする課題】しかし、マスク層を研
磨をストップさせる高さの部分にのみ選択的に形成させ
るためには平坦でない部分をマスクする必要があり、製
造性が悪くなる。そこで、マスク層を全体に形成し、Ｃ
ＭＰを用いて高い部分を選択的に研磨してしまうことで
製造性をあげていた。しかし、硬いタングステンを短時
間で研磨するためには、ｐＨをアルカリ性にして、化学
的に研磨力を促進したり、研磨速度の高い研磨粒子を用
いる必要があるが、このようなスラリーを用いたので
は、ストッパ層として機能してほしい部分のタングステ
ンまで研磨されてしまい、銅やポリイミドが研磨されて
平坦になる前にストッパ層が無くなってしまう。この結
果、平坦にしなければならない層が平坦にはならなくな
ってしまう。そこで、ストッパ層を機能させるために、
ｐＨ３のシリカのスラリーを用いなければならなかっ
た。この結果、高い部分のタングステンを研磨する能力
が低く、時間がかかると共に、銅やポリイミドを高速に
研磨できるアルミナ（Ａｌ2 Ｏ3 ）を使用していないた
め、表面が平坦化されるまで研磨するに要する時間は約
９０分と非常に長い時間がかかってしまっていた。この
研磨が、薄膜多層基板の生産性の向上を妨げていた。
磨をストップさせる高さの部分にのみ選択的に形成させ
るためには平坦でない部分をマスクする必要があり、製
造性が悪くなる。そこで、マスク層を全体に形成し、Ｃ
ＭＰを用いて高い部分を選択的に研磨してしまうことで
製造性をあげていた。しかし、硬いタングステンを短時
間で研磨するためには、ｐＨをアルカリ性にして、化学
的に研磨力を促進したり、研磨速度の高い研磨粒子を用
いる必要があるが、このようなスラリーを用いたので
は、ストッパ層として機能してほしい部分のタングステ
ンまで研磨されてしまい、銅やポリイミドが研磨されて
平坦になる前にストッパ層が無くなってしまう。この結
果、平坦にしなければならない層が平坦にはならなくな
ってしまう。そこで、ストッパ層を機能させるために、
ｐＨ３のシリカのスラリーを用いなければならなかっ
た。この結果、高い部分のタングステンを研磨する能力
が低く、時間がかかると共に、銅やポリイミドを高速に
研磨できるアルミナ（Ａｌ2 Ｏ3 ）を使用していないた
め、表面が平坦化されるまで研磨するに要する時間は約
９０分と非常に長い時間がかかってしまっていた。この
研磨が、薄膜多層基板の生産性の向上を妨げていた。
【０００５】そこで、本発明は、上記課題を解決した基
板の平坦化研磨方法を提供することを目的とする。
板の平坦化研磨方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、請求項１の発明は、形成されている構造物によって
表面が低い部分とこの低い部分から突き出た高い部分と
よりなる表面形状を有し且つ表面を覆う研磨ストッパー
層を有する基板の表面の研磨を、研磨ストッパー層のう
ち高い部分を覆う部分を研磨除去するべく上記研磨スト
ッパー層に対する研磨能力が高い第１のスラリーを使用
して行う第１の研磨工程と、該第１の研磨工程によって
研磨ストッパー層が除去された部分を研磨するべく上記
研磨ストッパー層に対する研磨能力が上記第１のスラリ
ーより低く、上記高い部分に対し研磨能力が高い第２の
スラリーを使用して研磨を行う第２の研磨工程との二段
階で行うようにしたものである。
に、請求項１の発明は、形成されている構造物によって
表面が低い部分とこの低い部分から突き出た高い部分と
よりなる表面形状を有し且つ表面を覆う研磨ストッパー
層を有する基板の表面の研磨を、研磨ストッパー層のう
ち高い部分を覆う部分を研磨除去するべく上記研磨スト
ッパー層に対する研磨能力が高い第１のスラリーを使用
して行う第１の研磨工程と、該第１の研磨工程によって
研磨ストッパー層が除去された部分を研磨するべく上記
研磨ストッパー層に対する研磨能力が上記第１のスラリ
ーより低く、上記高い部分に対し研磨能力が高い第２の
スラリーを使用して研磨を行う第２の研磨工程との二段
階で行うようにしたものである。
【０００７】第１のスラリーを使用して行う第１の研磨
工程によって、研磨ストッパー層のうち高い部分を覆う
部分が速やかに研磨除去される。第２のスラリーを使用
して研磨を行う第２の研磨工程では、研磨ストッパー層
が研磨除去されて内部が露出した高い部分の研磨が進
み、且つ、低い部分を覆う研磨ストッパー層が研磨スト
ッパーとして機能して、低い部分は研磨が進まないよう
にする。
工程によって、研磨ストッパー層のうち高い部分を覆う
部分が速やかに研磨除去される。第２のスラリーを使用
して研磨を行う第２の研磨工程では、研磨ストッパー層
が研磨除去されて内部が露出した高い部分の研磨が進
み、且つ、低い部分を覆う研磨ストッパー層が研磨スト
ッパーとして機能して、低い部分は研磨が進まないよう
にする。
【０００８】請求項２の発明は、上記第１のスラリー
は、アルカリ性を有するものであり、上記第２のスラリ
ーは、酸性を有するものであるようにしたものである。
請求項３の発明は、上記第１のスラリーは、平均の粒径
が０．１μｍより小さいものであり、上記第２のスラリ
ーは、平均の粒径が０．１μｍより大きいものであるよ
うにしたものである。
は、アルカリ性を有するものであり、上記第２のスラリ
ーは、酸性を有するものであるようにしたものである。
請求項３の発明は、上記第１のスラリーは、平均の粒径
が０．１μｍより小さいものであり、上記第２のスラリ
ーは、平均の粒径が０．１μｍより大きいものであるよ
うにしたものである。
【０００９】請求項４の発明は、上記第１のスラリー
は、硬度が第２のスラリーより高いものであり、上記第
２のスラリーは、硬度が第１のスラリーより低いもので
あるようにしたものである。請求項５の発明は、上記第
１のスラリーは、アルカリ性を有し、平均の粒径が０．
１μｍより小さく、且つ硬度が第２のスラリーより高い
ものであり、上記第２のスラリーは、酸性を有し、平均
の粒径が０．１μｍより大きく、且つ硬度が第１のスラ
リーより低いものであるあるようにしたものである。
は、硬度が第２のスラリーより高いものであり、上記第
２のスラリーは、硬度が第１のスラリーより低いもので
あるようにしたものである。請求項５の発明は、上記第
１のスラリーは、アルカリ性を有し、平均の粒径が０．
１μｍより小さく、且つ硬度が第２のスラリーより高い
ものであり、上記第２のスラリーは、酸性を有し、平均
の粒径が０．１μｍより大きく、且つ硬度が第１のスラ
リーより低いものであるあるようにしたものである。
【００１０】請求項６の発明は、薄膜多層基板の製造方
法において、研磨工程に請求項１の基板の平坦化研磨方
法を適用したものである。研磨工程に要する時間が短縮
されて、薄膜多層基板の生産性が向上する。請求項７の
発明は、研磨工程に請求項１の基板の平坦化研磨方法を
適用して製造してなるようにしたものである。
法において、研磨工程に請求項１の基板の平坦化研磨方
法を適用したものである。研磨工程に要する時間が短縮
されて、薄膜多層基板の生産性が向上する。請求項７の
発明は、研磨工程に請求項１の基板の平坦化研磨方法を
適用して製造してなるようにしたものである。
【００１１】
【発明の実施の形態】先ず、説明の便宜上、本発明の基
板の平坦化研磨方法が適用される薄膜多層基板の製造に
ついて概略的に説明する。図３（Ｇ）は、図３（Ａ）乃
至（Ｆ）の工程を経て製造された薄膜多層基板１０を示
す。薄膜多層基板１０は、セラミック基板本体１１の上
面に、第１層目の配線パターン１２、第２層目の配線パ
ターン１３、第３層目の配線パターン１４を有する。特
定の第１層目の配線パターン１２と特定の第２層目の配
線パターン１３とは、第１層目の配線パターン１２の端
のパッド１５と第２層目の配線パターン１３の端のパッ
ド１６とを接続する層間接続用ポスト１７によって接続
されている。特定の第２層目の配線パターン１３と特定
の第３層目の配線パターン１４とは、層間接続用ポスト
１８によって接続されている。特定の第１層目の配線パ
ターン１２と特定の第３層目の配線パターン１４とは、
層間接続用ポスト１７及び１８によって接続されてい
る。第１層目の配線パターン１２と第２層目の配線パタ
ーン１３との間は第１のポリイミド層１９によって絶縁
されている。第２層目の配線パターン１３と第３層目の
配線パターン１４との間は第２のポリイミド層２０によ
って絶縁されている。層間接続用ポスト１７は第１のポ
リイミド層１９を貫通しており、第２層目の配線パター
ン１３は第１のポリイミド層１９の上面に形成されてい
る。層間接続用ポスト１８は第２のポリイミド層２０を
貫通しており、第３層目の配線パターン１４は第２のポ
リイミド層２０の上面に形成されている。
板の平坦化研磨方法が適用される薄膜多層基板の製造に
ついて概略的に説明する。図３（Ｇ）は、図３（Ａ）乃
至（Ｆ）の工程を経て製造された薄膜多層基板１０を示
す。薄膜多層基板１０は、セラミック基板本体１１の上
面に、第１層目の配線パターン１２、第２層目の配線パ
ターン１３、第３層目の配線パターン１４を有する。特
定の第１層目の配線パターン１２と特定の第２層目の配
線パターン１３とは、第１層目の配線パターン１２の端
のパッド１５と第２層目の配線パターン１３の端のパッ
ド１６とを接続する層間接続用ポスト１７によって接続
されている。特定の第２層目の配線パターン１３と特定
の第３層目の配線パターン１４とは、層間接続用ポスト
１８によって接続されている。特定の第１層目の配線パ
ターン１２と特定の第３層目の配線パターン１４とは、
層間接続用ポスト１７及び１８によって接続されてい
る。第１層目の配線パターン１２と第２層目の配線パタ
ーン１３との間は第１のポリイミド層１９によって絶縁
されている。第２層目の配線パターン１３と第３層目の
配線パターン１４との間は第２のポリイミド層２０によ
って絶縁されている。層間接続用ポスト１７は第１のポ
リイミド層１９を貫通しており、第２層目の配線パター
ン１３は第１のポリイミド層１９の上面に形成されてい
る。層間接続用ポスト１８は第２のポリイミド層２０を
貫通しており、第３層目の配線パターン１４は第２のポ
リイミド層２０の上面に形成されている。
【００１２】図３（Ａ）乃至（Ｆ）は薄膜多層基板１０
の製造工程を示す。先ず、図３（Ａ）に示すように、１
層目の配線パターン１２及びパッド１５が形成されたセ
ラミック基板本体１１の上面に、フォトレジスト層２１
を形成する。フォトレジスト層２１は、各パッド１５に
対応する部分に穴２２を有する。次に、例えばＣＶＤ法
又はメッキ等を行い、図３（Ｂ）に示すように、穴２２
内に銅（Ｃｕ）製の層間接続用ポスト１７Ａを形成す
る。層間接続用ポスト１７Ａの高さｈ１ａは、層間接続
用ポスト１７の高さｈ１より少し高い。次いで、フォト
レジスト層２１を除去し、ポリイミドをスピンコートし
キュアして、図３（Ｃ）に示すように、ポリイミド層２
３を、上記第１のポリイミド層１９の厚さｔ１に対応す
る厚さｔ１で、且つ、層間接続用ポスト１７Ａの個所で
は盛り上がって層間接続用ポスト１７Ａを覆う状態とさ
れる。即ち、ポリイミド層２３の表面は、大部分が低い
部分２４で占められ、この低い部分２４より盛り上がっ
て高くなっている凸部分２５が分散している状態であ
る。層間接続用ポスト１７Ａ及びポリイミド層２３が、
特許請求の範囲の欄記載の「構造物」を構成する。
の製造工程を示す。先ず、図３（Ａ）に示すように、１
層目の配線パターン１２及びパッド１５が形成されたセ
ラミック基板本体１１の上面に、フォトレジスト層２１
を形成する。フォトレジスト層２１は、各パッド１５に
対応する部分に穴２２を有する。次に、例えばＣＶＤ法
又はメッキ等を行い、図３（Ｂ）に示すように、穴２２
内に銅（Ｃｕ）製の層間接続用ポスト１７Ａを形成す
る。層間接続用ポスト１７Ａの高さｈ１ａは、層間接続
用ポスト１７の高さｈ１より少し高い。次いで、フォト
レジスト層２１を除去し、ポリイミドをスピンコートし
キュアして、図３（Ｃ）に示すように、ポリイミド層２
３を、上記第１のポリイミド層１９の厚さｔ１に対応す
る厚さｔ１で、且つ、層間接続用ポスト１７Ａの個所で
は盛り上がって層間接続用ポスト１７Ａを覆う状態とさ
れる。即ち、ポリイミド層２３の表面は、大部分が低い
部分２４で占められ、この低い部分２４より盛り上がっ
て高くなっている凸部分２５が分散している状態であ
る。層間接続用ポスト１７Ａ及びポリイミド層２３が、
特許請求の範囲の欄記載の「構造物」を構成する。
【００１３】次に、図３（Ｄ）に示すように、ポリイミ
ド層２３の表面に、タングステン（Ｗ）製の研磨ストッ
パー層２６を形成する。Ｗ製の研磨ストッパー層２６が
研磨される速さはポリイミド層２３が研磨される速さの
約１／１０であり、Ｗ製の研磨ストッパー層２６は研磨
を抑制して研磨がそれ以上進まないようにする研磨スト
ッパーとして機能する。図３（Ｄ）に示すものが研磨対
象物であり、第１の半完成品２７と呼ぶ。
ド層２３の表面に、タングステン（Ｗ）製の研磨ストッ
パー層２６を形成する。Ｗ製の研磨ストッパー層２６が
研磨される速さはポリイミド層２３が研磨される速さの
約１／１０であり、Ｗ製の研磨ストッパー層２６は研磨
を抑制して研磨がそれ以上進まないようにする研磨スト
ッパーとして機能する。図３（Ｄ）に示すものが研磨対
象物であり、第１の半完成品２７と呼ぶ。
【００１４】次に、この第１の半完成品２７を後述する
ように研磨装置に固定して後述するように研磨して、ポ
リイミド層２３のうち凸部分２５及び層間接続用ポスト
１７Ａの上端の部分を研磨除去して、図３（Ｅ）及び
（Ｆ）に示す第２の半完成品２８を得る。層間接続用ポ
スト１７Ａの上端の部分が研磨除去されると、層間接続
用ポスト１７Ａは層間接続用ポスト１７となる。第２の
半完成品２８は、平坦な上面２９を有する。平坦な上面
２９は、低い部分２４上のＷ製の研磨ストッパー層２６
と、層間接続用ポスト１７の上端面１７ａと、層間接続
用ポスト１７の上端面１７ａの周囲のポリイミド面２３
ａとよりなる。
ように研磨装置に固定して後述するように研磨して、ポ
リイミド層２３のうち凸部分２５及び層間接続用ポスト
１７Ａの上端の部分を研磨除去して、図３（Ｅ）及び
（Ｆ）に示す第２の半完成品２８を得る。層間接続用ポ
スト１７Ａの上端の部分が研磨除去されると、層間接続
用ポスト１７Ａは層間接続用ポスト１７となる。第２の
半完成品２８は、平坦な上面２９を有する。平坦な上面
２９は、低い部分２４上のＷ製の研磨ストッパー層２６
と、層間接続用ポスト１７の上端面１７ａと、層間接続
用ポスト１７の上端面１７ａの周囲のポリイミド面２３
ａとよりなる。
【００１５】この平坦な上面２９に、図３（Ａ）乃至
（Ｆ）に示すと同じ加工を施して、図３（Ｇ）に示す薄
膜多層基板１０が製造される。次に、上記第１の半完成
品２７を研磨して第２の半完成品２８とするときの研磨
方法について説明する。研磨は、図２のＣＭＰと呼ばれ
る研磨装置４０を使用して、図１（Ａ）に示すように、
第１のスラリーを供給して第１の研磨工程５１を行い、
次いで、第２のスラリーを供給して第２の研磨工程５２
を行う。即ち、研磨は、スラリーを変えて、二段階で行
う。
（Ｆ）に示すと同じ加工を施して、図３（Ｇ）に示す薄
膜多層基板１０が製造される。次に、上記第１の半完成
品２７を研磨して第２の半完成品２８とするときの研磨
方法について説明する。研磨は、図２のＣＭＰと呼ばれ
る研磨装置４０を使用して、図１（Ａ）に示すように、
第１のスラリーを供給して第１の研磨工程５１を行い、
次いで、第２のスラリーを供給して第２の研磨工程５２
を行う。即ち、研磨は、スラリーを変えて、二段階で行
う。
【００１６】研磨装置４０は、研磨対象物が固定され矢
印Ａ方向に回転する回転盤４１と、上面に研磨パッド４
２が固定してあり矢印Ｂ方向に回転する大径の回転盤４
３とを有する。 （１）第１の研磨工程５１ 第１の研磨工程５１は、第１の半完成品２７の表面の凸
部分２５を研磨してＷ製の研磨ストッパー層２６のうち
凸部分２５を覆う部分２６ａを選択的に研磨除去する目
的で行う。回転盤４１の下面に図１（Ａ）に示す第１の
半完成品２７を固定し、回転盤４１と回転盤４３とを回
転させ、研磨パッド４２上に第１のスラリーを供給し、
第１の半完成品２７を研磨パッド４２に押し当てて研磨
を行う。研磨パッド４２は第１の半完成品２７に比べる
と極めて柔らかいため、研磨ストッパー層２６の全体に
接触する。そこで、第１のスラリーはタングステン
（Ｗ）に対する研磨能力が高く、且つ、研磨パッド４２
に当たる圧力が高い上記の覆う部分２６ａを選択的に研
磨することが可能である。第１のスラリーは、ｐＨが９
であるシリカ（Ｓｉ０2 ）のスラリーである。Ｓｉ０2
の平均の粒径は０．０５μｍである。Ｓｉ０2 の硬度は
Ｗの硬度より高い。研磨時間Ｔ１は約１４分である。
印Ａ方向に回転する回転盤４１と、上面に研磨パッド４
２が固定してあり矢印Ｂ方向に回転する大径の回転盤４
３とを有する。 （１）第１の研磨工程５１ 第１の研磨工程５１は、第１の半完成品２７の表面の凸
部分２５を研磨してＷ製の研磨ストッパー層２６のうち
凸部分２５を覆う部分２６ａを選択的に研磨除去する目
的で行う。回転盤４１の下面に図１（Ａ）に示す第１の
半完成品２７を固定し、回転盤４１と回転盤４３とを回
転させ、研磨パッド４２上に第１のスラリーを供給し、
第１の半完成品２７を研磨パッド４２に押し当てて研磨
を行う。研磨パッド４２は第１の半完成品２７に比べる
と極めて柔らかいため、研磨ストッパー層２６の全体に
接触する。そこで、第１のスラリーはタングステン
（Ｗ）に対する研磨能力が高く、且つ、研磨パッド４２
に当たる圧力が高い上記の覆う部分２６ａを選択的に研
磨することが可能である。第１のスラリーは、ｐＨが９
であるシリカ（Ｓｉ０2 ）のスラリーである。Ｓｉ０2
の平均の粒径は０．０５μｍである。Ｓｉ０2 の硬度は
Ｗの硬度より高い。研磨時間Ｔ１は約１４分である。
【００１７】第１の研磨工程５１の過程で、Ｗ製の研磨
ストッパー層２６のうち凸部分２５を覆う部分が研磨除
去され、図１（Ｂ）に示す中間の半完成品５３となる。
符号５５は研磨除去された部分である。中間の半完成品
５３は、低くてなだらかな凸部分５４を有し、この部分
５４については、Ｗ製の研磨ストッパー層２６が研磨除
去されてポリイミド層２３が露出している。
ストッパー層２６のうち凸部分２５を覆う部分が研磨除
去され、図１（Ｂ）に示す中間の半完成品５３となる。
符号５５は研磨除去された部分である。中間の半完成品
５３は、低くてなだらかな凸部分５４を有し、この部分
５４については、Ｗ製の研磨ストッパー層２６が研磨除
去されてポリイミド層２３が露出している。
【００１８】Ｗ製の研磨ストッパー層２６のうち凸部分
２５を覆う部分２６ａが研磨除去され、且つ、この部分
２６ａを研磨除去するのに要する研磨時間Ｔ１が約１４
分と短いのは、以下の理由による。第１の半完成品２
７のうち凸部分２５が研磨パッド４２に当たる圧力が高
い。第１のスラリーのｐＨが９でありＷ製の研磨スト
ッパー層２６に対する研磨レートが高い。Ｓｉ０2 の
硬度がＷの硬度より高く且つアルミナ（Ａｌ2 Ｏ3 ）の
硬度より高い。Ｓｉ０2 の平均の粒径が０．０５μｍ
であり、０．１μｍより小さい。
２５を覆う部分２６ａが研磨除去され、且つ、この部分
２６ａを研磨除去するのに要する研磨時間Ｔ１が約１４
分と短いのは、以下の理由による。第１の半完成品２
７のうち凸部分２５が研磨パッド４２に当たる圧力が高
い。第１のスラリーのｐＨが９でありＷ製の研磨スト
ッパー層２６に対する研磨レートが高い。Ｓｉ０2 の
硬度がＷの硬度より高く且つアルミナ（Ａｌ2 Ｏ3 ）の
硬度より高い。Ｓｉ０2 の平均の粒径が０．０５μｍ
であり、０．１μｍより小さい。
【００１９】（２）第２の研磨工程５２ 続いて、第２の研磨工程５２を行う。第２の研磨工程５
２は、中間の半完成品５３の表面を平坦にする目的で行
うものであり、研磨装置４０を動作させたままで、第１
のスラリーに代えて第２のスラリーを供給して行う。第
２のスラリーは、ｐＨが３であるアルミナ（Ａｌ
2 Ｏ3 ）のスラリーである。Ａｌ2 Ｏ3 の平均の粒径は
０．６μｍである。Ａｌ2 Ｏ3 の硬度はＷの硬度より高
いけれども、前記のＳｉ０2 の硬度よりは低い。スラリ
ーは硝酸（ＨＮＯ3 ）を加えることによってｐＨ３とさ
れている。研磨時間Ｔ２は約６分である。
２は、中間の半完成品５３の表面を平坦にする目的で行
うものであり、研磨装置４０を動作させたままで、第１
のスラリーに代えて第２のスラリーを供給して行う。第
２のスラリーは、ｐＨが３であるアルミナ（Ａｌ
2 Ｏ3 ）のスラリーである。Ａｌ2 Ｏ3 の平均の粒径は
０．６μｍである。Ａｌ2 Ｏ3 の硬度はＷの硬度より高
いけれども、前記のＳｉ０2 の硬度よりは低い。スラリ
ーは硝酸（ＨＮＯ3 ）を加えることによってｐＨ３とさ
れている。研磨時間Ｔ２は約６分である。
【００２０】第２の研磨工程５２の過程で、ポリイミド
層２３が露出している低くてなだらかな凸部分５４が研
磨除去され、平坦な上面２９を有する図１（Ｂ）に示す
第２の半完成品２８となる。符号５６は研磨除去された
部分である。平坦な上面２９となるのは、第１の半完成
品２７の表面の大部分を占める低い部分２４上に有るＷ
製の研磨ストッパー層２６が研磨ストッパー層として効
果的に機能するため、即ち、研磨がそれ以上進まないよ
うに機能するためである。Ｗ製の研磨ストッパー層２６
が研磨ストッパー層として効果的に機能するのは以下の
理由による。第２のスラリーのｐＨが３であるため、
Ｗ製の研磨ストッパー層２６に対する研磨レートが遅
い。Ａｌ2 Ｏ3 平均の粒径が０．６μｍであり、０．
１μｍより大きく、よって、Ｗ製の研磨ストッパー層２
６が研磨されにくい。Ａｌ2 Ｏ3 の硬度が前記のＳｉ
０2 の硬度よりは低く、よって、Ｗ製の研磨ストッパー
層２６が研磨されにくい。
層２３が露出している低くてなだらかな凸部分５４が研
磨除去され、平坦な上面２９を有する図１（Ｂ）に示す
第２の半完成品２８となる。符号５６は研磨除去された
部分である。平坦な上面２９となるのは、第１の半完成
品２７の表面の大部分を占める低い部分２４上に有るＷ
製の研磨ストッパー層２６が研磨ストッパー層として効
果的に機能するため、即ち、研磨がそれ以上進まないよ
うに機能するためである。Ｗ製の研磨ストッパー層２６
が研磨ストッパー層として効果的に機能するのは以下の
理由による。第２のスラリーのｐＨが３であるため、
Ｗ製の研磨ストッパー層２６に対する研磨レートが遅
い。Ａｌ2 Ｏ3 平均の粒径が０．６μｍであり、０．
１μｍより大きく、よって、Ｗ製の研磨ストッパー層２
６が研磨されにくい。Ａｌ2 Ｏ3 の硬度が前記のＳｉ
０2 の硬度よりは低く、よって、Ｗ製の研磨ストッパー
層２６が研磨されにくい。
【００２１】研磨時間Ｔ１が約６分と短いのは、以下の
理由による。中間の半完成品５３のうち低くてなだら
かな凸部分５４が研磨パッド４２に当たる圧力が高い。
低くてなだらかな凸部分５４はＷ製の研磨ストッパー
層２６が除去されてポリイミド層２３が露出しており、
この露出しているポリイミド層２３は第２のスラリーに
よって研磨され易い。
理由による。中間の半完成品５３のうち低くてなだら
かな凸部分５４が研磨パッド４２に当たる圧力が高い。
低くてなだらかな凸部分５４はＷ製の研磨ストッパー
層２６が除去されてポリイミド層２３が露出しており、
この露出しているポリイミド層２３は第２のスラリーに
よって研磨され易い。
【００２２】なお、層間接続用ポスト１７はＣｕ製であ
り、第２のスラリーによって研磨され易く、この上端部
は、ポリイミド層２３と一緒に研磨されて除去される。
なお、第１の半完成品２７の表面の大部分を占める低い
部分２４上に有るＷ製の研磨ストッパー層２６が研磨ス
トッパー層として効果的に機能して研磨がそれ以上進ま
ないようになるため、上記の平坦な上面２９の高さ位置
は低い部分２４の表面を覆う研磨ストッパー層２６の高
さに一致した面に決まる。よって、ポリイミド層２３の
厚さはｔ１に精度良く決まる。
り、第２のスラリーによって研磨され易く、この上端部
は、ポリイミド層２３と一緒に研磨されて除去される。
なお、第１の半完成品２７の表面の大部分を占める低い
部分２４上に有るＷ製の研磨ストッパー層２６が研磨ス
トッパー層として効果的に機能して研磨がそれ以上進ま
ないようになるため、上記の平坦な上面２９の高さ位置
は低い部分２４の表面を覆う研磨ストッパー層２６の高
さに一致した面に決まる。よって、ポリイミド層２３の
厚さはｔ１に精度良く決まる。
【００２３】上記のように、研磨をスラリーを変えて、
二段階で行うことによって、研磨に要する時間は約２０
分で済み、従来の方法での研磨に要する時間の９０分の
約４分の１に短縮される。よって、薄膜多層基板１０は
従来に比べて生産性良く製造される。
二段階で行うことによって、研磨に要する時間は約２０
分で済み、従来の方法での研磨に要する時間の９０分の
約４分の１に短縮される。よって、薄膜多層基板１０は
従来に比べて生産性良く製造される。
【００２４】
【発明の効果】以上説明したように、請求項１の発明に
よれば、形成されている構造物によって表面が低い部分
とこの低い部分から突き出た高い部分とよりなる表面形
状を有し且つ表面を覆う研磨ストッパー層を有する基板
の表面の研磨を、異なるスラリーを使用して研磨を二段
階で行い、第１の研磨工程は、研磨ストッパー層のうち
高い部分を覆う研磨ストッパー層を研磨除去するべく上
記研磨ストッパー層に対する研磨能力が高い第１のスラ
リーを使用して行い、第２の研磨工程は、第１の研磨工
程によって研磨ストッパー層が除去された部分を研磨す
るべく上記研磨ストッパー層に対する研磨能力が上記第
１のスラリーより低く、上記高い部分に対し研磨能力が
高い第２のスラリーを使用して研磨を行う構成であるた
め、第１の研磨工程でもって高い部分を覆う研磨ストッ
パー層の研磨除去を速やかに行うことが出来、第２の研
磨工程では、低い部分の表面を覆う研磨ストッパー層が
効果的に機能することによって、即ち、低い部分の表面
を覆う研磨ストッパー層によって研磨がそれ以上進まな
いことによって、低い部分の表面を覆う研磨ストッパー
層の高さに一致した平坦面、即ち、厚さが精度良く定め
られて且つ上面が平坦面である層を得ることが出来る。
即ち、第１の研磨工程でもって高い部分を覆う研磨スト
ッパー層の研磨除去を速やかに行うことが出来たことに
よって、厚さが精度良く定められて且つ上面が平坦面で
ある層を、従来に比べて格段に短い時間で得ることが出
来る。よって、例えば、薄膜多層基板を製造する場合に
研磨の工程に要する時間を短縮することが出来、よっ
て、薄膜多層基板の生産性を向上させることが出来る。
よれば、形成されている構造物によって表面が低い部分
とこの低い部分から突き出た高い部分とよりなる表面形
状を有し且つ表面を覆う研磨ストッパー層を有する基板
の表面の研磨を、異なるスラリーを使用して研磨を二段
階で行い、第１の研磨工程は、研磨ストッパー層のうち
高い部分を覆う研磨ストッパー層を研磨除去するべく上
記研磨ストッパー層に対する研磨能力が高い第１のスラ
リーを使用して行い、第２の研磨工程は、第１の研磨工
程によって研磨ストッパー層が除去された部分を研磨す
るべく上記研磨ストッパー層に対する研磨能力が上記第
１のスラリーより低く、上記高い部分に対し研磨能力が
高い第２のスラリーを使用して研磨を行う構成であるた
め、第１の研磨工程でもって高い部分を覆う研磨ストッ
パー層の研磨除去を速やかに行うことが出来、第２の研
磨工程では、低い部分の表面を覆う研磨ストッパー層が
効果的に機能することによって、即ち、低い部分の表面
を覆う研磨ストッパー層によって研磨がそれ以上進まな
いことによって、低い部分の表面を覆う研磨ストッパー
層の高さに一致した平坦面、即ち、厚さが精度良く定め
られて且つ上面が平坦面である層を得ることが出来る。
即ち、第１の研磨工程でもって高い部分を覆う研磨スト
ッパー層の研磨除去を速やかに行うことが出来たことに
よって、厚さが精度良く定められて且つ上面が平坦面で
ある層を、従来に比べて格段に短い時間で得ることが出
来る。よって、例えば、薄膜多層基板を製造する場合に
研磨の工程に要する時間を短縮することが出来、よっ
て、薄膜多層基板の生産性を向上させることが出来る。
【００２５】請求項２乃至５の発明によれば、第１のス
ラリーは研磨ストッパー層に対する研磨能力が高いた
め、第１の研磨工程でもって高い部分を覆う研磨ストッ
パー層の研磨除去を速やかに行うことが出来る。また、
第２のスラリーは研磨ストッパー層に対する研磨能力が
低いため、厚さが精度良く定められて且つ上面が平坦面
である層を得ることが出来る。
ラリーは研磨ストッパー層に対する研磨能力が高いた
め、第１の研磨工程でもって高い部分を覆う研磨ストッ
パー層の研磨除去を速やかに行うことが出来る。また、
第２のスラリーは研磨ストッパー層に対する研磨能力が
低いため、厚さが精度良く定められて且つ上面が平坦面
である層を得ることが出来る。
【００２６】請求項６の発明によれば、研磨工程に請求
項１の基板の平坦化研磨方法を適用したため、薄膜多層
基板を製造する場合に研磨の工程に要する時間を短縮す
ることが出来、よって、薄膜多層基板の生産性を向上さ
せることが出来る。請求項７の発明によれば、研磨工程
に請求項１の基板の平坦化研磨方法を適用して製造して
なるようにしたものであるため、生産性良く製造出来、
製造コストを低減出来る。
項１の基板の平坦化研磨方法を適用したため、薄膜多層
基板を製造する場合に研磨の工程に要する時間を短縮す
ることが出来、よって、薄膜多層基板の生産性を向上さ
せることが出来る。請求項７の発明によれば、研磨工程
に請求項１の基板の平坦化研磨方法を適用して製造して
なるようにしたものであるため、生産性良く製造出来、
製造コストを低減出来る。
【図１】本発明の一実施例になる基板の平坦化研磨方法
を説明する図である。
を説明する図である。
【図２】研磨装置を示す図である。
【図３】薄膜多層基板の製造工程を説明する図である。
１０ 薄膜多層基板 １７Ａ 層間接続用ポスト ２３ ポリイミド層 ２４ 低い部分 ２５ 凸部分 ２６ Ｗ製の研磨ストッパー層 ２６ａ 凸部分を覆う部分 ２７ 第１の半完成品 ２８ 第２の半完成品 ２９ 平坦な上面 ５１ 第１の研磨工程 ５２ 第２の研磨工程
Claims (7)
- 【請求項１】 形成されている構造物によって表面が低
い部分とこの低い部分から突き出た高い部分とよりなる
表面形状を有し且つ表面を覆う研磨ストッパー層を有す
る基板の表面の研磨を、研磨ストッパー層のうち高い部
分を覆う部分を研磨除去するべく上記研磨ストッパー層
に対する研磨能力が高い第１のスラリーを使用して行う
第１の研磨工程と、該第１の研磨工程によって研磨スト
ッパー層が除去された部分を研磨するべく上記研磨スト
ッパー層に対する研磨能力が上記第１のスラリーより低
く、上記高い部分に対し研磨能力が高い第２のスラリー
を使用して研磨を行う第２の研磨工程との二段階で行う
ことを特徴とする基板の平坦化研磨方法。 - 【請求項２】 上記第１のスラリーは、アルカリ性を有
するものであり、上記第２のスラリーは、酸性を有する
ものであることを特徴とする請求項１記載の基板の平坦
化研磨方法。 - 【請求項３】 上記第１のスラリーは、平均の粒径が
０．１μｍより小さいものであり、上記第２のスラリー
は、平均の粒径が０．１μｍより大きいものであること
を特徴とする請求項１記載の基板の平坦化研磨方法。 - 【請求項４】 上記第１のスラリーは、硬度が第２のス
ラリーより高いものであり、上記第２のスラリーは、硬
度が第１のスラリーより低いものであることを特徴とす
る請求項１記載の基板の平坦化研磨方法。 - 【請求項５】 上記第１のスラリーは、アルカリ性を有
し、平均の粒径が０．１μｍより小さく、且つ硬度が第
２のスラリーより高いものであり、上記第２のスラリー
は、酸性を有し、平均の粒径が０．１μｍより大きく、
且つ硬度が第１のスラリーより低いものであることを特
徴とする請求項１記載の基板の平坦化研磨方法。 - 【請求項６】 研磨工程に請求項１の基板の平坦化研磨
方法を適用したことを特徴とする薄膜多層基板の製造方
法。 - 【請求項７】 研磨工程に請求項１の基板の平坦化研磨
方法を適用して製造してなる薄膜多層基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9241409A JPH1187287A (ja) | 1997-09-05 | 1997-09-05 | 基板の平坦化研磨方法 |
| US09/033,959 US6171514B1 (en) | 1997-09-05 | 1998-03-03 | Polishing method for planarizing a substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9241409A JPH1187287A (ja) | 1997-09-05 | 1997-09-05 | 基板の平坦化研磨方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187287A true JPH1187287A (ja) | 1999-03-30 |
Family
ID=17073868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9241409A Pending JPH1187287A (ja) | 1997-09-05 | 1997-09-05 | 基板の平坦化研磨方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6171514B1 (ja) |
| JP (1) | JPH1187287A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060017A (ja) * | 2001-08-10 | 2003-02-28 | Kyocera Corp | 電極内蔵セラミック部材及びその製造方法 |
| JP2009081209A (ja) * | 2007-09-25 | 2009-04-16 | Panasonic Electric Works Co Ltd | プリント配線板の製造方法 |
| US7713879B2 (en) | 2004-12-28 | 2010-05-11 | Samsung Electronics Co., Ltd. | Chemical mechanical polishing method |
| CN108436604A (zh) * | 2018-04-23 | 2018-08-24 | 宜特(上海)检测技术有限公司 | 应用于低介电材质覆晶芯片的防脱层研磨方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6638145B2 (en) * | 2001-08-31 | 2003-10-28 | Koninklijke Philips Electronics N.V. | Constant pH polish and scrub |
| US6585567B1 (en) | 2001-08-31 | 2003-07-01 | Koninklijke Philips Electronics N.V. | Short CMP polish method |
| JP4768335B2 (ja) * | 2005-06-30 | 2011-09-07 | 株式会社東芝 | 有機膜の化学的機械的研磨方法、半導体装置の製造方法、およびプログラム |
| JP5168966B2 (ja) * | 2007-03-20 | 2013-03-27 | 富士通セミコンダクター株式会社 | 研磨方法及び研磨装置 |
| GB2485594B (en) * | 2010-11-22 | 2012-10-24 | Alan Wilkinson | Shim-mask stencil |
| JP7467188B2 (ja) * | 2020-03-24 | 2024-04-15 | キオクシア株式会社 | Ｃｍｐ方法及びｃｍｐ用洗浄剤 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5272117A (en) * | 1992-12-07 | 1993-12-21 | Motorola, Inc. | Method for planarizing a layer of material |
| JP3397501B2 (ja) * | 1994-07-12 | 2003-04-14 | 株式会社東芝 | 研磨剤および研磨方法 |
| US5693239A (en) * | 1995-10-10 | 1997-12-02 | Rodel, Inc. | Polishing slurries comprising two abrasive components and methods for their use |
-
1997
- 1997-09-05 JP JP9241409A patent/JPH1187287A/ja active Pending
-
1998
- 1998-03-03 US US09/033,959 patent/US6171514B1/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060017A (ja) * | 2001-08-10 | 2003-02-28 | Kyocera Corp | 電極内蔵セラミック部材及びその製造方法 |
| JP4646461B2 (ja) * | 2001-08-10 | 2011-03-09 | 京セラ株式会社 | 電極内蔵セラミック部材及びその製造方法 |
| US7713879B2 (en) | 2004-12-28 | 2010-05-11 | Samsung Electronics Co., Ltd. | Chemical mechanical polishing method |
| US8592315B2 (en) | 2004-12-28 | 2013-11-26 | Samsung Electronics Co., Ltd. | Chemical mechanical polishing method |
| JP2009081209A (ja) * | 2007-09-25 | 2009-04-16 | Panasonic Electric Works Co Ltd | プリント配線板の製造方法 |
| CN108436604A (zh) * | 2018-04-23 | 2018-08-24 | 宜特(上海)检测技术有限公司 | 应用于低介电材质覆晶芯片的防脱层研磨方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6171514B1 (en) | 2001-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6482730B1 (en) | Method for manufacturing a semiconductor device | |
| TWI674655B (zh) | 封裝及其形成方法 | |
| JP3297359B2 (ja) | 半導体ウェハを平坦化する方法 | |
| KR20040040352A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH09219451A (ja) | 半導体装置及びその製造方法 | |
| JPH03136243A (ja) | 集積回路構造の形成方法 | |
| JPH1187287A (ja) | 基板の平坦化研磨方法 | |
| KR102357520B1 (ko) | Ｒｄｌ의 형성 방법 및 이의 형성된 구조물 | |
| JP3904496B2 (ja) | 半導体装置の製造方法 | |
| TWI766979B (zh) | 用於半導體封裝處理之方法與設備 | |
| TW202117875A (zh) | 封裝結構及其形成方法 | |
| EP0791954A2 (en) | Method for planarizing a semiconductor layer | |
| JP2000021882A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPH10335460A (ja) | 半導体装置及びその製造方法 | |
| CN108054137B (zh) | 金属互连结构及其制作方法 | |
| JP7121499B2 (ja) | 半導体装置の製造方法 | |
| TWI744203B (zh) | 鍵合兩半導體結構的方法 | |
| US7074702B2 (en) | Methods of manufacturing semiconductor devices | |
| JPS61287245A (ja) | 多層配線法 | |
| CN110060928B (zh) | 一种改善平坦化工艺中金属挤压缺陷的方法 | |
| US6426297B1 (en) | Differential pressure chemical-mechanical polishing in integrated circuit interconnects | |
| TW202320601A (zh) | 包括超微通孔的多層電路板的製造方法以及該多層電路板 | |
| KR19980016862A (ko) | 보이드를 방지하기 위한 층간 절연막 평탄화 방법 | |
| KR100829361B1 (ko) | 자기 메모리 소자의 제조방법 | |
| CN118280847A (zh) | 一种硅转接板背面铝布线工艺与对准方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020716 |