JP2005175498A - スラリー組成物及びそれを用いる化学機械的研磨工程を含む半導体素子の製造方法 - Google Patents

スラリー組成物及びそれを用いる化学機械的研磨工程を含む半導体素子の製造方法 Download PDF

Info

Publication number
JP2005175498A
JP2005175498A JP2004359039A JP2004359039A JP2005175498A JP 2005175498 A JP2005175498 A JP 2005175498A JP 2004359039 A JP2004359039 A JP 2004359039A JP 2004359039 A JP2004359039 A JP 2004359039A JP 2005175498 A JP2005175498 A JP 2005175498A
Authority
JP
Japan
Prior art keywords
polishing
relationship
integer
satisfies
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004359039A
Other languages
English (en)
Inventor
Jaekwang Choi
在光 崔
Jae-Dong Lee
在東 李
Changki Hong
昌基 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/807,139 external-priority patent/US7314578B2/en
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005175498A publication Critical patent/JP2005175498A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】 ポリシリコン層のＣＭＰを含む工程に使用できる新たなスラリー組成物を提供する。
【解決手段】 シリコン酸化物及びシリコン窒化物に対してポリシリコン除去速度を低め、研磨された表面の平坦度を改善するために露出されたポリシリコン表面上にパッシベーション層を選択的に形成できる一つまたはそれ以上の非イオン性ポリマー界面活性剤を含むスラリー組成物。典型的な界面活性剤はＥＯ−ＰＯブロックポリマーよりなるアルキル及びアリールアルコールを含み、前記界面活性剤はより少量なら効果的であるが、５Ｗｔ％以下の量でスラリー組成物に存在できる。他のスラリー添加剤として、粘度調節剤、ｐＨ調節剤、分散剤、キレート剤、及びアミンまたはイミン界面活性剤を含んでシリコン窒化物及びシリコン酸化物の相対的な除去速度を調節する。
【選択図】 図２Ｇ

Description

本発明は、スラリー組成物及び半導体素子の製造中に蒸着された物質層の化学機械的研磨に前記スラリー組成物を用いる方法に関する。より詳しくは、本発明は、相異なる物質の相対的除去率を調節するための一つまたはそれ以上の添加剤を含むスラリー組成物に係り、さらに詳しくは、半導体基板に存在する他の物質に対するポリシリコンの除去率を減らすための一つまたはそれ以上の添加剤を含むスラリー組成物に関する。
高性能及び高集積化された半導体素子に対する需要が、微細ピッチ（ｆｉｎｅ ｐｉｔｃｈ）の多層配線構造（ｍｕｌｔｉｌａｙｅｒ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｓｔｒｕｃｔｕｒｅ）の使用を要求する。このような多層配線構造は、典型的には絶縁物蒸着、パターニング、エッチング、導電体蒸着及び平坦化（ｐｌａｎａｒｉｚａｔｉｏｎ）段階を順次に含む工程によって形成される。前記平坦化段階は、継続的に蒸着工程及び狭い大きさ範囲内の臨界線幅（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ）を有するパターンを作るためのパターニング工程を行うのに必要な平坦化表面を得るために非常に重要である。
特別な半導体製造工程、特定されたパターン及び製造工程内の特定段階に用いられる物質層によって多様な平坦化方法が用いられている。平坦化技術はシリコン酸化膜のような絶縁体、銅のような導電体、ポリイミド、スピンオンガラス（ｓｐｉｎ−ｏｎ−ｇｌａｓｓ）、ドープガラス（例えば、ＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）のようなレジンをコーティングし、エッチバック、リフロー、化学機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：以下、ＣＭＰ）ステップのような工程を行って後続工程で平坦面を得ることを含む。
ＣＭＰにおいて、半導体基板は典型的に回転するプレートやホルダーに搭載され、その次に基板の表面は研磨パッド（ｐｏｌｉｓｈｉｎｇ Ｐａｄ）の研磨表面と接触する。次に半導体基板上に形成された物質層やパターンの一定部分は、研磨パッドの研磨表面に一つまたはそれ以上のスラリー組成物を供給しつつ基板と研磨パッドとの間の相対的な運動（ｍｏｔｉｏｎ）によって除去される。除去される物質により、ＣＭＰ工程は基本的に機械的でありうる。前記除去される物質は研磨剤（ａｂｒａｓｉｖｅ）、すなわち、スラリーの一つまたはそれ以上の組成物と除去される物質との間の化学作用及び研磨機（ｐｏｌｉｓｈｅｒ）の機械的作用の混合作用によって除去される。
平坦化工程中に、研磨パッドの研磨表面は継続的に研磨スラリー及び／または所望の平坦表面を得るための平坦化液体によって濡れている。基板及び／またはパッドの研磨表面は平坦ロード（ｌｏａｄ）または圧力を得るために接触されて設けられ、互いに相対的に移動して物質層の上側の部分を除去して平坦面を得ることになる。基板と研磨表面との相対的な運動は単純あるいは複雑であり、研磨パッド及び／または基板によって一つまたはそれ以上の水平（ｌａｔｅｒａｌ）、循環（ｒｏｔａｔｉｏｎａｌ）、回転（ｒｅｖｏｌｖｉｎｇ）、または軌道移動（ｏｒｂｉｔａｌ ｍｏｖｅｍｅｎｔ）を含んで基板表面を横切る物質層を均一に除去できる。
ここで、水平移動（ｌａｔｅｒａｌ ｍｏｖｅｍｅｎｔ）は単一方向への移動であり、循環移動（ｒｏｔａｔｉｏｎａｌ ｍｏｖｅｍｅｎｔ）は循環物体の中心点を貫通する軸線に対して回転することであり、回転移動は中心点ではない軸線に対して回転物体が回転することであり、軌道移動（ｏｒｂｉｔａｌ ｍｏｖｅｍｅｎｔ）は振動と結合されて循環または回転運動することである。上述のように基板と平坦パッドとの相対的な運動は、異形の移動を含むことができるが、平坦な基板表面を得るために基板の表面に平行する面（ｐｌａｎｅ）に限られねばならない。
ＣＭＰが行われる条件（ｐａｒａｍｅｔｅｒ）だけではなく、特別なスラリー組成は、基板表面から除去される多様な第一次及び第２次物質の特異な性質の関数とすることができる。特に、ポリシリコン層及びシリコン酸化物層が、基本研磨剤としてシリカ（ＳｉＯ２）を用いたシリカ系スラリーを用いて研磨される時、ポリシリコンの除去率はシリコン酸化物の除去率よりも高い傾向を表す。同一研磨条件でお互いに異なる物質に対する異なる除去率は典型的に選択比（ｓｅｌｅｃｔｉｖｉｔｙ ｒａｔｉｏ）で表される。ＣＭＰ工程は、膜厚さ及びウェハー平坦度の変化の補償のために過研磨（ｏｖｅｒｐｏｌｉｓｈｉｎｇ）を許容できるように、除去される物質層の下に共通的に研磨阻止層（研磨ストップ層）、すなわち非常に低い除去率を有する物質を提供することで除去速度の差異を用いる。前記過研磨は、下地パターン（ｕｎｄｅｒｌｙｉｎｇ ｐａｔｔｅｒｎ）を損傷させずに意図された物質層を全て除去する。しかし、場合によっては、研磨阻止層を用いることが不可能なこともあり、あるいは除去される物質の相対的特性がより容易に除去される物質からなってディッシング（ｄｉｓｈｉｎｇ）またはカッピング（ｃｕｐｐｉｎｇ）をもたらすことがあり、所望よりもさらに非均一な表面を作って後続工程を追加せねばならないこともある。
例えば、図１Ａないし図１Ｄに示したように、シリコン窒化物パターン上に蒸着されたポリシリコン層の上側の部分の除去は実質的に非均一な表面をもたらす。図１に示したように、基板１００は、分離領域１０４によって分離された活性領域１０２を有する。前記活性領域１０２は、最終的な半導体素子が適当に動作するために電気的コンタクトが行われねばならない、典型的には一つまたはそれ以上のドープ領域（図示せず）を含む。ゲート電極パターン１０６は基板上に形成される。ポリシリコン１０８と、金属、例えば、タングステン、コバルトまたはニッケル、または金属合金がポリシリコンの一定部分と反応して形成された金属シリサイド１１０と、を含むゲート電極１０６は、シリコン酸化物及び／またはシリコン窒化物を含む絶縁スペーサ構造１１２によって保護される。スペーサ構造１１２の間には半導体基板の表面のコンタクト部分が露出され、ポリシリコン層１１４は、基板と電気的コンタクトを行うための手段として前記構造上に蒸着される。
図１Ｂに示したように、ポリシリコン層１１４の上側の部分は除去されてスペーサ構造１１２の間にポリシリコンプラグ１１４ａを形成する。しかし、ポリシリコンがシリコン酸化物またはシリコン窒化物が除去される速度よりも５０倍ないし１００倍大きく除去されるため、過度のポリシリコンが除去される傾向があり、スペーサ構造の間に凹部（ｄｅｐｒｅｓｓｉｏｎｓ）１１６が形成されて非平坦表面（ｎｏｎ−ｐｌａｎａｒ ｓｕｒｆａｃｅ）が作られる。図１Ｃに示したように、ＣＭＰ工程が完了すると、層間絶縁膜（ｉｎｔｅｒｌａｙｅｒ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ：以下、ＩＬＤ）１１８が基板上に蒸着され得る。次に、フォトレジストコンタクトパターン（図示せず）がＩＬＤ１１８上に形成され、ＩＬＤ物質がエッチングされてＩＬＤを貫通し、ポリシリコンパッドやプラグ１１４ａに延びるコンタクト開口部１２０が形成される。
しかし、過度のポリシリコン除去の結果により、ポリシリコンプラグ１１４の表面がスペーサ構造１１２の上部表面に比べてリセスされ、コンタクトをオープンするために除去されなければならないＩＬＤ１１８の厚さは増加する。増加した厚さは、図１Ｅに示したように、エッチングがコンタクト開口部の全てをオープンするのに不十分で、コンタクト開口部の底に残留ＩＬＤを残すことになる低エッチング（ｕｎｄｅｒｅｔｃｈ）の問題点をもたらす。同様に、図１Ｆに示したように、エッチングの深さがポリシリコンに至るに十分な場合は、コンタクトパターンがミスアラインされ、コンタクト開口部はゲート電極１０６または他の導電構造物を露出させて領域Ｓでショート（ｓｈｏｒｔ）をもたらす。オープンやショートは製造収率を減少させ、かつ／または最終的な半導体素子の信頼性を減少させる。
大韓民国特許出願２００３−００９０５５１号（２００３年１２月１２日に出願） 米国特許出願１０，０８７，１３９号の優先権主張出願（２００４年３月２４日に出願）
本発明の典型的な実施例は、ポリシリコン層のＣＭＰに含まれた工程に使用される新しいスラリー組成物を提供してポリシリコン層の過度の除去を減少または防止することによって、一般的なＣＭＰ工程の前記の問題点を処理するものである。
本発明の典型的な実施例は、スラリー組成物及び／または一つまたはそれ以上のスラリー添加剤を用いてポリシリコン層の過度の除去を減少または防止するＣＭＰ工程を含む半導体素子の製造方法を含む。特に、本発明の典型的な実施例によるＣＭＰ工程は、一つまたはそれ以上の非イオン性界面活性剤（ｎｏｎ−ｉｏｎｉｃ ｓｕｒｆａｃｔａｎｔｓ）を含んでシリコン酸化物及びシリコン窒化物に対するポリシリコンの除去率を選択的に調節することを提供する。典型的な界面活性剤は、エチレン酸化物（Ｅｔｈｙｌｅｎ Ｏｘｉｄｅ：以下、ＥＯ）及びプロピレン酸化物（Ｐｒｏｐｙｌｅｎｅ Ｏｘｉｄｅ：以下、ＰＯ）のコポリマー（ｃｏｐｏｌｙｍｅｒ、共重合体）アルコールを含み、約５重量％（ｗｔ％）までスラリー組成物に含ませることができる。他のスラリー添加剤は、一つまたはそれ以上のアミン（ａｍｉｎｅ）またはイミン（ｉｍｉｎｅ）界面活性剤を含み、シリコン窒化物及び／またはシリコン酸化物の相対的除去速度を変更する。
本発明を実現するために用いられる素子及び方法の典型的な実施例は添付された図面を参照して以下にさらに十分に説明される。
本発明の典型的な実施例は、キャリア液体、研磨剤粒子、及び親水性（ｈｙｄｒｏｐｈｉｌｉｃ）及び疎水性（ｈｙｄｒｏｐｈｏｂｉｃ）機能基（ｆｕｎｃｔｉｏｎａｌ ｇｒｏｕｐ）を含むポリマー界面活性剤を含むポリシリコン層のＣＭＰ用スラリー組成物で構成される。前記ポリマー界面活性剤は、コポリマーやトリブロック（ｔｒｉｂｌｏｃｋ）ポリマーとして、ＥＯ及びＰＯを含む少なくとも一つのポリマーアルコールを含む。
ポリシリコンを研磨する時に使用される疎水性機能基のポリマー界面活性剤は、露出されたポリシリコン表面に優先的に付着されてパッシベーション層を形成する。このようなパッシベーション層は、露出されたシリコン酸化物やシリコン窒化物の表面に対してポリシリコン層の除去率を減少させたり、ポリシリコンの過度の除去を防止したりするのに十分である。もちろん、スラリー組成物は優先的に湿式剤（ｗｅｔｔｉｎｇ ａｇｅｎｔｓ）、溶剤（ｓｏｌｖｅｎｔｓ）、粘度調節剤（ｖｉｓｃｏｓｉｔｙ ｍｏｄｉｆｉｅｒｓ）、ｐＨ調節剤及びバッファリング剤（ｂｕｆｆｅｒｉｎｇ ａｇｅｎｔｓ）のような追加的な成分（ｃｏｍｐｏｎｅｎｔｓ）を含むことがある。
研磨粒子は、一つまたはそれ以上の微細な研磨物質、すなわち代表的にはシリカ（ｓｉｌｉｃａ）、セリア（ｃｅｒｉａ）、アルミナ（ａｌｕｍｉｎａ）、ジルコ二ア（ｚｉｒｃｏｎｉａ）及びチタニア（ｔｉｔａｎｉａ）で構成された群から選ばれた一つまたはそれ以上の非有機酸化物（ｉｎｏｒｇａｎｉｃ ｏｘｉｄｅ）を含み、約５ｎｍと１μｍとの間の平均粒子の大きさを有する。好ましくは、前記研磨粒子は１μｍ以下または１００ｎｍ以下の平均粒子の大きさを有する。
本発明によると、ＣＭＰ動作が疎水性物質、代表的にはポリシリコン上で行われると、本発明によって典型的なスラリー組成物に露出された疎水性表面はポリマー界面活性剤よりなる層を集めたり吸収したりする。ポリマー界面活性剤よりなる層はパッシベーション層として作用してスラリーと研磨パッドとの研磨作用の効果から疎水性表面を保護する。しかし、親水性の表面が露出された程度により、疎水性表面はポリマー界面活性剤よりなるパッシベーション層を集めたり吸収したりできない傾向があり、これによりスラリーと研磨パッドとの研磨作用によって一般的な速度よりもさらに速く除去される。
＜スラリー組成物＞
本発明によるスラリー組成物の典型的な実施例は、代表的には基本キャリア液体、通常脱イオン水における研磨粒子よりなる分散剤（ｄｉｓｐｅｒｓｉｏｎ）または懸濁液（ｓｕｓｐｅｎｓｉｏｎ）で構成される。多様な液状のスラリー組成物は、当業者ならば一般会社から商業的に手に入れることができ、多様な研磨粒子形及び大きさで構成してシリコン酸化物、シリコン窒化物、ポリシリコン、シリサイド、タンタルや銅のような金属の除去に合わせられる。研磨粒子はシリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、セリア（ＣｅＯ２）、マガ二ア（ｍａｇａｎｉａ、Ｍｎ２Ｏ３）を含む多様な酸化物から選ばれうる。スラリー内の研磨粒子の大きさ分布及び量は研磨効率に大きな影響を及ぼし、スラリー組成物の１ないし３０ｗｔ％の範囲を有することができ、代表的には５ないし３０ｗｔ％または１０ないし２０ｗｔ％を有する。
基本的なスラリー組成物、すなわちキャリア液体及び研磨粒子には多様な添加剤が含まれ得、及び／または、基本的なスラリー組成物はスラリーが研磨表面に適用されつつ、一つまたはそれ以上の成分を追加して選択的に調節され得る。追加的な成分は、例えば、粘度調節剤、消泡剤（ａｎｔｉ−ｆｏａｍｉｎｇ ａｇｅｎｔｓ）、キレート剤（ｃｈｅｌａｔｉｎｇ ａｇｅｎｔｓ）及び分散剤（ｄｉｓｐｅｒｓａｌ ａｇｅｎｔｓ）が含まれて所望の性質を有するスラリー組成物を得ることができる。
スラリー組成物のｐＨは、バッファリング剤を含むかまたは含まない適当な酸及び塩基を導入して調節されて所望のｐＨ範囲内でスラリー組成物を作ることができる。所望のスラリーｐＨを保つためにカリウム水酸化物（ｐｏｔａｓｓｉｕｍ ｈｙｄｒｏｘｉｄｅ、ＫＯＨ）、アンモニウム水酸化物（ＮＨ４ＯＨ）、トリメチルアミン（ＴＭＡ、ｔｒｉｍｅｔｈｙｌａｍｉｎｅ）、トリエチルアミン（ＴＥＡ、ｔｒｉｅｔｈｙｌａｍｉｎｅ）及びテトラメチルアンモニウム水酸化物（ＴＭＡＨ、ｔｅｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ）を含む塩基、または硫酸（Ｈ２ＳＯ４）、硝酸（ＨＮＯ３）、塩酸（ＨＣｌ）、燐酸（Ｈ３ＰＯ４）を含む酸が少量で追加され、所望のｐＨ範囲内にｐＨを合わせるのに十分なスラリー量に調節される。スラリー組成物のｐＨは少なくとも７、好ましくは７ないし１２の間、８ないし１２の間または１０ないし１１の間に調節される。
スラリー組成物は、親水性基グループ（ｈｙｄｒｏｐｈｉｌｉｃ ｆｕｎｃｔｉｏｎａｌ ｇｒｏｕｐ）及び疎水性基グループ（ｈｙｄｒｏｐｈｏｂｉｃ ｆｕｎｃｔｉｏｎａｌ ｇｒｏｕｐ）を全て含む一つまたはそれ以上の非イオン性ポリマー界面活性剤をさらに含む。−ＯＨ、−ＣＯＯＫ、−ＮＨ２及び−ＳＯ３Ｈグループのように酸素、窒素及びイオウを含む極性グループは親水性を表す傾向がある一方、一つまたはそれ以上の極性グループを含んでない脂肪性（ａｌｉｐｈａｔｉｃ）及び芳香性（ａｒｏｍａｔｉｃ）水酸化炭素グループは疎水性を表す傾向がある。本発明による典型的なポリマー界面活性剤は、ポリマーアルコールでＥＯ及びＰＯの組合わせでコポリマー形、すなわちＥＯｘ−ＰＯｙで構成されるか、トリブロックコポリマー形、すなわちＥＯｘ−ＰＯｙ−ＥＯｚまたはＰＯｘ−ＥＯｙ−ＰＯｚで構成される。このような典型的なポリマー界面活性剤は優先的にポリシリコンの疎水性表面に結合される。ポリマー界面活性剤はスラリー組成物の少なくとも０．００１ｗｔ％、好ましくは約０．００１ないし５ｗｔ％の量でスラリー組成物に含まれることがある。また、典型的には前記ポリマー界面活性剤は、スラリー組成物の乾燥重量に基づいて０．００５ｗｔ％ないし０．１ｗｔ％、０．００５ｗｔ％ないし０．２ｗｔ％、０．００５ないし０．０２ｗｔ％または０．０５ないし０．２ｗｔ％の間に調節される。
典型的なＥＯ−ＰＯブロックコポリマーアルコールは、式Iで表される第１グループのアルコールと、式IIで表される第２グループのアルコールと、から構成されるグループより選ばれうる。
＜式I＞
ＣＨ３―（ＣＨ２）ｎ―（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｙ―（ＣＨ２ＣＨ２Ｏ）ｘ―ＯＨ
＜式II＞
Ｒ２―Ｃ６Ｈ４Ｏ―（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｙ―（ＣＨ２ＣＨ２Ｏ）ｘ―ＯＨ
ここで、Ｒ２は−Ｃ９Ｈ１９または−Ｃ８Ｈ１７であり、ｚ、ｙ及びｘは各々３≦ｎ≦２２、１≦ｙ≦３０及び１≦ｘ≦３０を満足する整数である。好ましいアルコールはｘ及びｙが少なくとも５である。
同様に、典型的なＥＯ−ＰＯトリブロックコポリマーアルコールは、式IIIで表される第１グループのアルコールと、式IVで表される第２グループのアルコールと、から構成されるグループより選ばれ得る。
＜式III＞
（ＣＨ２ＣＨ２Ｏ）ｚ―（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｙ―（ＣＨ２ＣＨ２Ｏ）ｘ―ＯＨ
＜式IV＞
（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｚ―（ＣＨ２ＣＨ２Ｏ）ｙ―（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｘ―ＯＨ
ここで、ｚ、ｙ及びｘは各々１≦ｚ≦３０、１≦ｙ≦３０及び１≦ｘ≦３０を満足する整数である。好ましいアルコールはｘ及びｙが少なくとも５である。
式Iないし式IVにおいて、好ましくはｚ、ｙ及びｘは各々１０≦ｚ≦３０、１０≦ｙ≦３０及び１０≦ｘ≦３０を満足する整数である。さらに、好ましくはｚ、ｙ及びｘは２０≦ｚ＋ｙ＋ｘ≦７０の関係を満足する。
スラリー組成物は、ＣＭＰ工程でポリシリコン層１１４がシリコン酸化物及びシリコン窒化物の２つの表面が露出された構造上に蒸着された時、シリコン酸化物及びシリコン窒化物の相対的な除去速度を変更するために追加的な界面活性剤を含むことができる。前記追加的な界面活性剤はイミンまたはアミン化合物であり、研磨スラリー組成物の０．００１ｗｔ％と１０ｗｔ％との間に含まれ得る。ｐＨを含んで研磨スラリーの組成物は、ＣＭＰ工程の全過程にわたって一定する必要はないが、その代りに除去速度、均一度及び経済性を提供するために変更することができる。基板から除去されなければならない特別な組成及び厚さの物質がＣＭＰ工程中に変更される場合、スラリー組成物は漸進的にまたは急激に変更されうる。
例えば、典型的なポリマー界面活性剤がない場合、４５００Å／分程度のポリシリコン除去速度を、一般的な研磨スラリーで得ることができる。しかし、典型的なポリマー界面活性剤を０．０２ｗｔ％以下の少量で追加すると、２０００Å／分以下にポリシリコン除去速度を減らすことができ、且つ平坦度を向上させることができる。多数のポリシリコン層が高い除去速度で除去されるようにポリシリコン表面に典型的な界面活性剤を適用すれば、工程スループットを増加させることができ、改善された平坦度及び減少された物質コストの利益を得ることができる。もちろん、他の構成成分だけではなく、スラリー組成物のｐＨにも同様の内容を適用することができ、これによってＣＭＰ工程の調節性を向上させることができる。
本発明に係る典型的なポリマー界面活性剤を用いるＣＭＰ工程をもって半導体素子を製造することが図２Ａないし図２Ｄに示されている。図２Ａに示したように、基板１００は分離領域（ｉｓｏｌａｔｉｏｎ ｒｅｇｉｏｎ）１０４により分離された活性領域（ａｃｔｉｖｅ ｒｅｇｉｏｎ）１０２を有する。活性領域１０２は、代表的には一つまたはそれ以上のドープされた領域（図示せず）を含んで最終的な半導体素子が適当に動作するように電気的コンタクトが行われなければならない。ゲート電極パターン１０６または他の構造は基板上に形成される。ゲート電極１０６は、ポリシリコン１０８及び金属シリサイド１１０を含む積層構造を有し、タングステン、コバルトまたはニッケルのような金属や金属合金がポリシリコンの一定部分と反応して形成される。ゲート電極は、シリコン酸化物及び／またはシリコン窒化物を含むスペーサ構造１１２によって保護される。スペーサ構造１１２上には半導体基板の表面のコンタクト部分が露出され、ポリシリコン層１１４は基板と電気的コンタクトを得る目的で前記構造上に蒸着される。
図２Ｂないし図２Ｃに示したように、ポリシリコン層１１４の上側の部分は除去されてスペーサ構造１１２の間にポリシリコンプラグ１１４ａを形成する。しかし、ポリシリコンが、一つまたはそれ以上のポリマー界面活性剤を含む典型的なスラリー組成物を用いてＣＭＰ工程で除去されるため、パッシベーション層２００がポリシリコン層の表面に形成されてポリシリコンが除去される速度を下げる。ポリシリコン層１１４が除去されてスペーサ構造１１２の間に露出されると、残っているパッシベーション層２００ａは実質的に残っているポリシリコン領域を限定してスペーサ構造を構成する物質の除去速度に限定される。
その結果、図２Ｄに示したように、スペーサ構造の間に形成された凹部１１６の深さは減少し、一般的な平坦な表面が作られる。ところが、図２Ｅに示したように、ポリシリコン表面上に形成されたパッシベーション層が十分であり、スペーサ構造の間の上部表面を露出する平坦表面を作るようになり、ポリシリコン表面に対応する凹部がほとんど形成されない。また、前記研磨されたポリシリコン表面は、前記研磨されたポリシリコン表面と隣接した露出されたストップ層、すなわちスペーサ構造によって限られた平面よりも２５Åまたは５０Å小さい。
図２Ｆないし図２Ｇに示したように、一度ＣＭＰ工程が完了すればＩＬＤ（ＩＬＤ）１１８を基板上に蒸着することができる。前記ＩＬＤ１１８は酸化膜を用いることができる。次に、フォトレジストコンタクトパターン（図示せず）がＩＬＤ１１８上に形成される。その後、ＩＬＤ物質はエッチングされてＩＬＤを貫通してポリシリコンプラグ１１４ａの表面を露出するコンタクト開口部（ｃｏｎｔａｃｔ ｏｐｅｎｉｎｇｓ）１２０を形成する。
ところが、ポリマー界面活性剤の使用により、ポリシリコン除去速度が下がった典型的なスラリー組成物によって、スペーサ構造１１４の上部表面と実質的に平坦にポリシリコンプラグ１１４ａの表面を維持できる。その結果、コンタクト開口部はエッチングされ、図２Ｆのようにポリシリコンプラグ１１４ａの上部表面を露出し、図１Ｅのような低エッチング（ｕｎｄｅｒｅｔｃｈ）を減少させることができる。
同様に、図２Ｇに示したように、ポリシリコンの過度のエッチングを避け、ゲート構造１０６に比べてポリシリコンプラグ１１４ａの高さを高めることにより、スペーサ構造１１２は追加的な過エッチングマージン（ｍａｒｇｉｎ）を提供する。追加的なマージンにより、コンタクトエッチング工程が完了した後に参照番号１１２ａで示したように、十分な程度のスペーサ構造が残ってミスアラインコンタクトパターンによってゲートショートを減らすことができる。このような追加的なエッチングマージンは図１Ｆに示したような状況を減少させる。オープン及びショートの両方とも最終的な半導体素子の製造収率や信頼性を減少させるため、本発明によるスラリー組成物を用いてＣＭＰ工程と関連した問題点を改善すれば素子の製造収率や信頼性を増加させることができる。
上述したように、本発明によれば、親水性基及び疎水性基の両方を有する一つまたはそれ以上の典型的なポリマーが、ポリシリコン層の上側の部分除去に用いられるＣＭＰスラリーに含まれうる。このような構成の典型的なポリマーは疎水性表面、すなわちポリシリコン上にパッシベーション層を形成し、シリコン窒化物及びシリコン酸化物に対するポリシリコンの除去速度を低めることにより、過度のポリシリコン除去と関連したカッピング及びディッシングを除去または減少させて結果表面の平坦度を向上させる。
＜比較実験データ＞
図２Ａに該当する半導体基板が準備され、その次にＣＭＰ工程が行われてポリシリコン層の上側の部分を除去してスペーサ構造の上側の部分を露出させる。商業的に得られる一般的なスラリー組成物は、３０ｎｍの平均粒子の大きさを有するシリカ研磨剤と、３０ｗｔ％以下の溶剤と、ＣＭＰ中に少なくともｐＨ７を保つｐＨ調節剤（ｐＨ ｍｏｄｉｆｉｅｒｓ）と、が含まれる。
一般的なスラリー組成物は変更されず、本発明の典型的な実施例によりポリマー界面活性剤が０．０２Ｖｏｌ％が追加されて変形された典型的なスラリー組成物が備えられる。次に、一般的なスラリー組成物及び典型的なスラリー組成物を用いて実質的に同じＣＭＰ条件下でテスト基板が研磨される。
研磨が完了した後、研磨基板を切断してその断面を電子顕微鏡（ＳＥＭ）で撮影して図３Ａないし図３Ｂのような写真を得る。図３Ａに示したように、一般的な研磨スラリー組成物はスペーサ構造の間でポリシリコン領域に明らかなカッピングを引き起こす。それに対し、本発明に係るポリマー界面活性剤の少量添加でポリシリコン層の過度の除去を抑制するのに十分である。サンプルに反映されたポリシリコンリセス（ｒｅｃｅｓｓ）の大きさは計算されて表１に表される。
Figure 2005175498
表１に表したように、ポリマー界面活性剤に比較的少量、すなわち０．０２ｖｏｌ％を添加しても９０％以上のポリシリコンリセス深さの減少が表れる。ＣＭＰ工程において典型的なポリマー界面活性剤の消耗は、ポリシリコンＣＭＰ工程の最終部分にのみ使用して限定することで減らすことができる。ポリシリコン除去をあらかじめ減らさないこのような試みにより、従来のように製造スループットを得ることができ、典型的なＣＭＰ方法の改善された平坦度も得ることができる。
このような図面は実施例を説明するための目的で、本発明の典型的な実施例の方法及び物質の一般的な特性を表すために提起されたものである。しかし、このような図面は縮尺（ｓｃａｌｅ）通りに描かれたのではなく、与えられた実施例の特性を精密に反映しないこともあって、本発明の範囲（ｓｃｏｐｅ）内に実施例の値や性質を限定または制限すると理解してはいけない。
特に、膜または領域の相対的厚さ及び位置は便宜上、縮少または拡大できる。さらに、ある膜が基板またはまた他の膜上に形成されると説明される時、それは、ある膜が特定膜や基板上に直接形成されたことでもあり、特定膜上の他の膜やパターン上に形成されたことでもある。
他の変更や変形が上述した化学機械的方法及びスラリー組成物に付加されても本発明の概念から逸脱しない限り当業者に明らかである。尚、本明細書に含まれている全ての事項は説明するためのものであり、制限的な概念として理解されてはいけない。
本発明のスラリー組成物は、半導体素子の製造中に蒸着された物質層のＣＭＰに用いられる。
一般的なＣＭＰ方法で工程段階及びこのような工程と関連した特徴的な問題点を示す図面である。 一般的なＣＭＰ方法で工程段階及びこのような工程と関連した特徴的な問題点を示す図面である。 一般的なＣＭＰ方法で工程段階及びこのような工程と関連した特徴的な問題点を示す図面である。 一般的なＣＭＰ方法で工程段階及びこのような工程と関連した特徴的な問題点を示す図面である。 一般的なＣＭＰ方法で工程段階及びこのような工程と関連した特徴的な問題点を示す図面である。 一般的なＣＭＰ方法で工程段階及びこのような工程と関連した特徴的な問題点を示す図面である。 本発明による典型的なＣＭＰ方法での工程段階を示す図面である。 本発明による典型的なＣＭＰ方法での工程段階を示す図面である。 本発明による典型的なＣＭＰ方法での工程段階を示す図面である。 本発明による典型的なＣＭＰ方法での工程段階を示す図面である。 本発明による典型的なＣＭＰ方法での工程段階を示す図面である。 本発明による典型的なＣＭＰ方法での工程段階を示す図面である。 本発明による典型的なＣＭＰ方法での工程段階を示す図面である。 各々一般的な方法及び典型的な発明方法によって製造された半導体素子の断面を表すＳＥＭイメージである。 各々一般的な方法及び典型的な発明方法によって製造された半導体素子の断面を表すＳＥＭイメージである。 実質的に同じＣＭＰ工程条件で、研磨剤スラリー組成に含まれたポリマーの量とポリシリコンエッチング速度との間の相互関係を示したグラフである。
符号の説明
１１２、１１２ａ スペーサ構造
１１４ａ ポリシリコンプラグ
１１８ ＩＬＤ
１２０ コンタクト開口部

Claims (38)

  1. シリコン窒化物を含む構造上に形成されたポリシリコン層の化学機械的研磨に用いられる研磨スラリー組成物において、
    キャリア液体と、
    研磨粒子と、
    前記ポリシリコン層の露出された表面上にパッシベーション層を選択的に形成する非イオン性界面活性剤と、
    からなることを特徴とする研磨スラリー組成物。
  2. 化学機械的研磨中にシリコン窒化物またはシリコン酸化物の除去速度を減少させることができる第２パッシベーション層を選択的に形成する第２界面活性剤をさらに備えることを特徴とする請求項１に記載の研磨スラリー組成物。
  3. 目標スラリーｐＨを保つためにＫＯＨ、ＮＨ４ＯＨ及びＴＭＡからなるグループより選択されたｐＨ調節剤を含む研磨スラリーと、前記目標スラリーｐＨは７ないし１２の間であり、エチレン酸化物−プロピレン酸化物ブロックコポリマーアルコール及びエチレン酸化物−プロピレン酸化物トリブロックポリマーからなるグループより選択された少なくとも一つの混合物を含む非イオン性界面活性剤と、を含むことを特徴とする請求項１に記載の研磨スラリー組成物。
  4. 前記エチレン酸化物−プロピレン酸化物ブロックコポリマーアルコールは、式Iで表される第１グループのアルコールと、式IIで表される第２グループのアルコールと、から構成されるグループより選択されることを特徴とする請求項３に記載の研磨スラリー組成物：
    ＜式I＞
    ＣＨ３―（ＣＨ２）ｎ（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｙ―（ＣＨ２ＣＨ２Ｏ）ｘ―ＯＨ
    ＜式II＞
    Ｒ２―Ｃ６Ｈ４Ｏ―（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｙ―（ＣＨ２ＣＨ２Ｏ）ｘ―ＯＨ
    ここで、Ｒ２は−Ｃ９Ｈ１９または−Ｃ８Ｈ１７であり、ｎは３≦ｎ≦２２の関係を満足する整数であり、ｙは１≦ｙ≦３０を満足する整数であり、ｘは１≦ｘ≦３０の関係を満足する整数である。
  5. 前記エチレン酸化物−プロピレン酸化物トリブロックポリマーは、式IIIで表される第１グループのポリマーと、式IVで表される第２グループのポリマーと、から構成されるグループより選択されることを特徴とする請求項３に記載の研磨スラリー組成物：
    ＜式III＞
    （ＣＨ２ＣＨ２Ｏ）ｚ―（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｙ―（ＣＨ２ＣＨ２Ｏ）ｘ―ＯＨ
    ＜式IV＞
    （ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｚ―（ＣＨ２ＣＨ２Ｏ）ｙ―（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｘ―ＯＨ
    ここで、ｚは１≦ｚ≦３０の関係を満足する整数である。
  6. ｚは５≦ｚ≦３０の関係を満足する整数であり、ｙは５≦ｙ≦３０の関係を満足する整数であり、ｘは５≦ｘ≦３０の関係を満足する整数であることを特徴とする請求項５に記載の研磨スラリー組成物。
  7. ２０≦ｚ＋ｙ＋ｘ≦７０を満足することを特徴とする請求項６に記載の研磨スラリー組成物。
  8. ｚは１０≦ｚ≦３０の関係を満足する整数であり、ｙは１０≦ｙ≦３０の関係を満足する整数であり、ｘは１０≦ｘ≦３０の関係を満足する整数であることを特徴とする請求項５に記載の研磨スラリー組成物。
  9. 前記研磨粒子はシリカであり、１μｍ以下の平均大きさを有し、スラリー組成の５ないし３０ｗｔ％であり、前記目標スラリーｐＨは８と１２との間であり、非イオン性界面活性剤は少なくとも研磨スラリー組成の０．００１ｗｔ％であることを特徴とする請求項５に記載の研磨スラリー組成物。
  10. 前記研磨粒子はシリカであり、１００ｎｍ以下の平均大きさを有し、スラリー組成の１０ないし２０ｗｔ％であり、前記目標スラリーｐＨは１０と１１との間であり、非イオン性界面活性剤は少なくとも研磨スラリー組成の０．００５ｗｔ％と０．１ｗｔ％との間であることを特徴とする請求項５に記載の研磨スラリー組成物。
  11. 前記研磨粒子はシリカであり、１μｍ以下の平均大きさを有し、スラリー組成の５ないし３０ｗｔ％であり、前記目標スラリーｐＨは７と１２との間であり、非イオン性界面活性剤は少なくとも研磨スラリー組成の０．００１ｗｔ％であり、第２界面活性剤はイミンまたはアミン化合物であり、研磨スラリー組成の０．００１ｗｔ％と１０ｗｔ％との間であることを特徴とする請求項２に記載の研磨スラリー組成物。
  12. ストップ層を含むパターン上に形成されたポリシリコン層の上側の部分を除去する半導体素子の製造方法において、
    前記ポリシリコン層を研磨スラリーで研磨して前記ポリシリコン層の上側の部分を除去し、研磨されたポリシリコン表面を形成して前記ストップ層の上側の部分を露出し、前記研磨されたポリシリコン表面及びストップ層の露出された表面は同じ平面を有する段階を含み、
    ここで、前記研磨スラリーは、前記ポリシリコン層上にパッシベーション層を選択的に形成する非イオン性界面活性剤を含むことを特徴とする半導体素子の製造方法。
  13. 基板の主表面からシリコン窒化物及びシリコン酸化物構造上に形成されたポリシリコン層の上側の部分を除去する半導体素子の製造方法において、
    目標スラリーｐＨを有する研磨スラリーを研磨パッドの研磨表面に適用する段階と、
    前記基板の主表面と平行する平面で一定の力を印加しつつ、前記基板と研磨パッドとの間の相対的な運動によって前記研磨表面と前記主表面とを接触させる段階と、
    前記研磨スラリーで基板の主表面を研磨して、前記基板の主表面から前記ポリシリコン層の上側の部分を除去して研磨されたポリシリコン表面を形成し、前記シリコン窒化物構造の表面を露出し、シリコン酸化物構造の表面を露出し、前記研磨されたポリシリコン表面と前記シリコン窒化物構造の露出された表面とは同一平面を有する段階と、を含み、
    ここで、前記研磨スラリーは、前記ポリシリコン層上にパッシ ベーション層を選択的に形成する非イオン性界面活性剤を含むことを特徴とする半導体素子の製造方法。
  14. 前記非イオン性界面活性剤は、式Iで表されるエチレン酸化物−プロピレン酸化物ブロックコポリマーアルコール、式IIで表されるエチレン酸化物−プロピレン酸化物ブロックコポリマーアリールアルコール、式IIIで表されるエチレン酸化物−プロピレン酸化物−エチレン酸化物トリブロックコポリマー、及び式IVで表されるプロピレン酸化物−エチレン酸化物−プロピレン酸化物トリブロックポリマーから選ばれた一つまたはそれ以上の界面活性剤を含むことを特徴とする請求項１３に記載の半導体素子の製造方法：
    ＜式I＞
    ＣＨ３―（ＣＨ２）ｎ―（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｙ―（ＣＨ２ＣＨ２Ｏ）ｘ―ＯＨ
    ＜式II＞
    Ｒ２―Ｃ６Ｈ４Ｏ―（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｙ―（ＣＨ２ＣＨ２Ｏ）ｘ―ＯＨ
    ここで、Ｒ２は−Ｃ９Ｈ１９または−Ｃ８Ｈ１７であり、
    ＜式III＞
    （ＣＨ２ＣＨ２Ｏ）ｚ―（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｙ―（ＣＨ２ＣＨ２Ｏ）ｘ―ＯＨ
    ＜式IV＞
    （ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｚ―（ＣＨ２ＣＨ２Ｏ）ｙ―（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｘ―ＯＨ
    ここで、ｎは３≦ｎ≦２２の関係を満足する整数であり、ｚは１≦ｚ≦３０の関係を満足する整数であり、ｙは１≦ｙ≦３０の関係を満足する整数であり、ｘは１≦ｘ≦３０の関係を満足する整数である。
  15. ｚは５≦ｚ≦３０の関係を満足する整数であり、ｙは５≦ｙ≦３０の関係を満足する整数であり、ｘは５≦ｘ≦３０の関係を満足する整数であることを特徴とする請求項１４に記載の半導体素子の製造方法。
  16. ２０≦ｚ＋ｙ＋ｘ≦７０の関係を満足することを特徴とする請求項１４に記載の半導体素子の製造方法。
  17. ｚは１０≦ｚ≦３０の関係を満足する整数であり、ｙは１０≦ｙ≦３０の関係を満足する整数であり、ｘは１０≦ｘ≦３０の関係を満足する整数であることを特徴とする請求項１４に記載の半導体素子の製造方法。
  18. 前記非イオン性界面活性剤は少なくとも０．００１ｗｔ％の研磨スラリーを含むことを特徴とする請求項１４に記載の半導体素子の製造方法。
  19. 前記研磨スラリーは７と１２との間のスラリーｐＨを有することを特徴とする請求項１８に記載の半導体素子の製造方法。
  20. 前記研磨スラリーは１０と１１との間のスラリーｐＨを有することを特徴とする請求項１９に記載の半導体素子の製造方法。
  21. 前記研磨スラリーは第２界面活性剤を含み、前記第２界面活性剤はシリコン窒化物構造の表面上に第２パッシベーション層を選択的に形成して、研磨中にシリコン酸化物及びポリシリコンに比べてシリコン窒化物の除去速度を変更することを特徴とする請求項１８に記載の半導体素子の製造方法。
  22. 前記第２界面活性剤はイミンまたはアミン合成物であり、研磨スラリー組成中０．００１と１０ｗｔ％との間の濃度で存在することを特徴とする請求項２１に記載の半導体素子の製造方法。
  23. 前記研磨されたポリシリコン表面は、前記研磨されたポリシリコン表面と隣接した露出されたストップ層によって限られた平面よりも５０Å小さいことを特徴とする請求項１３に記載の半導体素子の製造方法。
  24. 前記研磨されたポリシリコン表面は、前記研磨されたポリシリコン表面と隣接した露出されたストップ層によって限られた平面よりも２５Å小さいことを特徴とする請求項１３に記載の半導体素子の製造方法。
  25. 基板の主表面からシリコン窒化物構造上に形成されたポリシリコン層の上側の部分を除去する半導体素子の製造方法において、
    第１目標スラリーｐＨを有する第１研磨スラリーを研磨パッドの研磨表面に適用する段階と、
    前記基板の主表面と平行する平面で一定の力を印加しつつ前記基板と研磨パッドとの間の相対的な運動によって前記研磨表面と前記主表面とを接触させる段階と、
    前記第１研磨スラリーで基板の主表面を研磨し、前記基板の主表面から前記ポリシリコン層の第１部分を除去して中間研磨されたポリシリコン表面を形成する段階と、
    少なくとも７である第２スラリーｐＨを有する第２研磨スラリーを前記研磨パッドの前記研磨表面に適用する段階と、
    前記基板の主表面と平行する平面で一定の力を印加しつつ前記基板と研磨パッドとの間の相対的な運動によって前記研磨表面と前記主表面とを接触させる段階と、
    前記第２研磨スラリーで基板の主表面を研磨して、前記基板の主表面から前記ポリシリコン層の第２部分を除去して最終研磨されたポリシリコン表面を形成し、前記シリコン窒化物構造の表面を露出し、前記研磨されたポリシリコン表面と前記シリコン窒化物構造の露出された表面とが、同一平面を有する段階と、を含み、
    ここで、前記第１研磨スラリーは、前記ポリシリコン層上にパッシベーション層を選択的に形成する全ての界面活性剤とは関係なく、第２研磨スラリーは、前記ポリシリコン層上にパッシベーション層を選択的に形成する非イオン性界面活性剤を含むことを特徴とする半導体素子の製造方法。
  26. 前記第２研磨スラリーは、第１研磨スラリーに少なくとも０．００１ｗｔ％の非イオン性界面活性剤を導入して形成されることを特徴とする請求項２５に記載の半導体素子の製造方法。
  27. 前記第２研磨スラリーを前記研磨表面に適用する前に、前記非イオン性界面活性剤が第１研磨スラリーと混合されて第２研磨スラリーを形成することを特徴とする請求項２５に記載の半導体素子の製造方法。
  28. 前記非イオン界面活性剤は、式Iで表されるエチレン酸化物−プロピレン酸化物ブロックコポリマーアルコール、式IIで表されるエチレン酸化物−プロピレン酸化物ブロックコポリマーアリールアルコール、式IIIで表されるエチレン酸化物−プロピレン酸化物−エチレン酸化物トリブロックコポリマーアルコール、及び式IVで表されるプロピレン酸化物−エチレン酸化物−プロピレン酸化物トリブロックポリマーアルコールから選ばれた一つまたはそれ以上の界面活性剤を含むことを特徴とする請求項２５に記載の半導体素子の製造方法：
    ＜式I＞
    ＣＨ３―（ＣＨ２）ｎ―（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｙ―（ＣＨ２ＣＨ２Ｏ）ｘ―ＯＨ
    ＜式II＞
    Ｒ２―Ｃ６Ｈ４Ｏ―（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｙ―（ＣＨ２ＣＨ２Ｏ）ｘ―ＯＨ
    ここで、Ｒ２は−Ｃ９Ｈ１９または−Ｃ８Ｈ１７であり、
    ＜式III＞
    （ＣＨ２ＣＨ２Ｏ）ｚ―（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｙ―（ＣＨ２ＣＨ２Ｏ）ｘ―ＯＨ
    ＜式IV＞
    （ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｚ―（ＣＨ２ＣＨ２Ｏ）ｙ―（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｘ―ＯＨ
    ここで、ｎは３≦ｎ≦２２の関係を満足する整数であり、ｚは１≦ｚ≦３０の関係を満足する整数であり、ｙは１≦ｙ≦３０の関係を満足する整数であり、ｘは１≦ｘ≦３０の関係を満足する整数である。
  29. ｚは５≦ｚ≦３０の関係を満足する整数であり、ｙは５≦ｙ≦３０の関係を満足する整数であり、ｘは５≦ｘ≦３０の関係を満足する整数であることを特徴とする請求項２８に記載の半導体素子の製造方法。
  30. ２０≦ｚ＋ｙ＋ｘ≦７０の関係を満足することを特徴とする請求項２８に記載の半導体素子の製造方法。
  31. ｚは１０≦ｚ≦３０の関係を満足する整数であり、ｙは１０≦ｙ≦３０の関係を満足する整数であり、ｘは１０≦ｘ≦３０の関係を満足する整数であることを特徴とする請求項２８に記載の半導体素子の製造方法。
  32. 導電体パターンを形成する段階と、
    前記導電パターンを包み込んで保護パターンを形成するように絶縁物質からなる絶縁スペーサを形成する段階と、
    前記絶縁スペーサ上にポリシリコン層を蒸着する段階と、
    研磨スラリーを用いる化学機械的研磨によって前記ポリシリコン層の上側の部分を除去し、前記絶縁スペーサの上部表面を露出して研磨されたポリシリコン表面を形成する段階と、
    層間酸化膜（ＩＬＯ）を蒸着する段階と、
    前記層間酸化膜にコンタクト開口部を形成して前記研磨されたポリシリコン表面の一定部分を露出する段階と、を含み、
    前記研磨スラリーは、前記ポリシリコン上にパッシベーション層を形成する一つまたはそれ以上のポリマー界面活性剤を含み、前記界面活性剤は、式Iで表されるエチレン酸化物−プロピレン酸化物ブロックコポリマーアルコール、式IIで表されるエチレン酸化物−プロピレン酸化物ブロックコポリマーアリールアルコール、式IIIで表されるエチレン酸化物−プロピレン酸化物−エチレン酸化物トリブロックコポリマーアルコール、及び式IVで表されるプロピレン酸化物−エチレン酸化物−プロピレン酸化物トリブロックポリマーアルコールからなるグループより選ばれ、ポリシリコン除去速度と絶縁物質除去速度との間の選択比は前記パッシベーション層の形成によって少なくとも６０％減少されることを特徴とする半導体素子の製造方法：
    ＜式I＞
    ＣＨ３―（ＣＨ２）ｎ―（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｙ―（ＣＨ２ＣＨ２Ｏ）ｘ―ＯＨ
    ＜式II＞
    Ｒ２―Ｃ６Ｈ４Ｏ―（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｙ―（ＣＨ２ＣＨ２Ｏ）ｘ―ＯＨ
    ここで、Ｒ２は−Ｃ９Ｈ１９または−Ｃ８Ｈ１７であり、
    ＜式III＞
    （ＣＨ２ＣＨ２Ｏ）ｚ―（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｙ―（ＣＨ２ＣＨ２Ｏ）ｘ―ＯＨ
    ＜式IV＞
    （ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｚ―（ＣＨ２ＣＨ２Ｏ）ｙ―（ＣＨ（ＣＨ３）ＣＨ２Ｏ）ｘ―ＯＨ
    ここで、ｎは３≦ｎ≦２２の関係を満足する整数であり、ｚは１≦ｚ≦３０の関係を満足する整数であり、ｙは１≦ｙ≦３０の関係を満足する整数であり、ｘは１≦ｘ≦３０の関係を満足する整数である。
  33. 前記絶縁物質は、シリコン窒化物、シリコン酸化物及びシリコン酸化窒化物からなるグループより選ばれた少なくとも一つの物質を含むことを特徴とする請求項３２に記載の半導体素子の製造方法。
  34. 前記研磨されたポリシリコンの表面は、隣接した絶縁スペーサの露出された上部表面によって限られた平面よりも５０Å小さいことを特徴とする請求項３２に記載の半導体素子の製造方法。
  35. 前記研磨されたポリシリコンの表面は、隣接した絶縁スペーサの露出された上部表面によって限られた平面よりも２５Å小さいことを特徴とする請求項３２に記載の半導体素子の製造方法。
  36. 前記研磨スラリーは、
    前記露出されたポリシリコンの表面上にパッシベーション層を形成することができるポリマー界面活性剤とは関係なく、前記ポリシリコン層の第１部分を除去する間に用いられる第１スラリーと、
    前記露出されたポリシリコンの表面上にパッシベーション層を形成することができる一定量の一つまたはそれ以上のポリマー界面活性剤を含み、前記絶縁スペーサの上部表面を露出するのに十分にポリシリコン層の第２部分を除去する間に使用される第２スラリーと、
    を含むことを特徴とする請求項３２に記載の半導体素子の製造方法。
  37. 一つまたはそれ以上のポリマー界面活性剤の全量は、前記第２スラリーの０．００５ｗｔ％と０．２ｗｔ％との間であることを特徴とする請求項３６に記載の半導体素子の製造方法。
  38. 一つまたはそれ以上のポリマー界面活性剤の全量は、前記第２スラリーの０．００５ｗｔ％と０．０２ｗｔ％との間であることを特徴とする請求項２６に記載の半導体素子の製造方法。
JP2004359039A 2003-12-12 2004-12-10 スラリー組成物及びそれを用いる化学機械的研磨工程を含む半導体素子の製造方法 Pending JP2005175498A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20030090551 2003-12-12
US10/807,139 US7314578B2 (en) 2003-12-12 2004-03-24 Slurry compositions and CMP methods using the same

Publications (1)

Publication Number Publication Date
JP2005175498A true JP2005175498A (ja) 2005-06-30

Family

ID=34742211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004359039A Pending JP2005175498A (ja) 2003-12-12 2004-12-10 スラリー組成物及びそれを用いる化学機械的研磨工程を含む半導体素子の製造方法

Country Status (4)

Country Link
US (1) US7718535B2 (ja)
JP (1) JP2005175498A (ja)
KR (1) KR100640600B1 (ja)
CN (1) CN100526409C (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344786A (ja) * 2005-06-09 2006-12-21 Hitachi Chem Co Ltd ポリシリコン用研磨材およびその研磨方法
JP2009510797A (ja) * 2005-10-04 2009-03-12 キャボット マイクロエレクトロニクス コーポレイション ポリシリコンの除去を制御するための方法
US7799687B2 (en) 2006-10-10 2010-09-21 Samsung Electronics Co., Ltd. Slurry composition for a chemical mechanical polishing process and method of manufacturing a semiconductor device using the slurry composition
JP2012044197A (ja) * 2005-11-11 2012-03-01 Hitachi Chem Co Ltd 酸化ケイ素用研磨剤、添加液および研磨方法
WO2012043418A1 (ja) * 2010-09-27 2012-04-05 株式会社 フジミインコーポレーテッド 表面処理組成物及びそれを用いた表面処理方法
JP2013149993A (ja) * 2013-03-05 2013-08-01 Fujimi Inc 研磨用組成物及びそれを用いた研磨方法、並びにディッシング低減剤及びそれを用いたディッシング低減方法
US8778803B2 (en) 2007-09-21 2014-07-15 Hitachi Chemical Company, Ltd. CPM slurry for silicon film polishing and polishing method
WO2015019911A1 (ja) * 2013-08-09 2015-02-12 コニカミノルタ株式会社 Ｃｍｐ用研磨液
US9434046B2 (en) 2008-02-01 2016-09-06 Fujimi Incorporated Polishing composition and polishing method using the same
KR20210154886A (ko) * 2014-03-28 2021-12-21 가부시키가이샤 후지미인코퍼레이티드 연마용 조성물

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684877B1 (ko) * 2005-01-05 2007-02-20 삼성전자주식회사 슬러리 조성물 및 이를 이용한 화학적 기계적 연마 공정을포함하는 반도체 소자 제조 방법
KR100750191B1 (ko) * 2005-12-22 2007-08-17 삼성전자주식회사 슬러리 조성물, 이를 이용한 화학 기계적 연마 방법 및상기 방법을 이용한 비 휘발성 메모리 소자의 제조 방법
CN100383209C (zh) * 2006-05-31 2008-04-23 河北工业大学 用于硼酸锂铯晶体的化学机械无水抛光液及平整化方法
KR100793240B1 (ko) * 2006-06-02 2008-01-10 삼성전자주식회사 슬러리 조성물, 이를 이용한 연마 방법 및 불휘발성 메모리장치의 제조 방법
CN101195729A (zh) * 2006-12-08 2008-06-11 安集微电子（上海）有限公司 非离子型聚合物在自停止多晶硅抛光液制备及使用中的应用
CN101367189A (zh) * 2007-08-15 2009-02-18 江苏海迅实业集团股份有限公司 硅片抛光表面划伤的控制方法
WO2009101121A2 (de) * 2008-02-14 2009-08-20 Basf Se Feste kieselsäurezubereitung
SG10201606566SA (en) 2010-09-08 2016-09-29 Basf Se Aqueous polishing composition and process for chemically mechanically polishing substrates containing silicon oxide dielectric and polysilicon films
JP6196155B2 (ja) 2010-09-08 2017-09-13 ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ 水性研磨剤組成物、並びに電気、機械及び光学デバイス用の基板材料を研磨する方法
MY158489A (en) 2010-10-07 2016-10-14 Basf Se Aqueous polishing composition and process for chemically mechanically polishing substrates having patterned or unpatterned low-k dielectric layers
JP6096670B2 (ja) * 2010-12-10 2017-03-15 ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ 酸化ケイ素誘電体膜およびポリシリコン膜を含有する基板を化学的機械的に研磨するための水性研磨組成物および方法
CN102533117A (zh) * 2010-12-13 2012-07-04 安集微电子（上海）有限公司 一种用于3d封装tsv硅抛光的化学机械抛光液
KR101210125B1 (ko) 2010-12-14 2012-12-07 한양대학교 산학협력단 절연막 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법
WO2012123839A1 (en) 2011-03-11 2012-09-20 Basf Se Method for forming through-base wafer vias
TWI573864B (zh) * 2012-03-14 2017-03-11 卡博特微電子公司 具有高移除率及低缺陷率之對氧化物及氮化物有選擇性之ｃｍｐ組成物
EP2666833A1 (en) * 2012-05-23 2013-11-27 Basf Se A process for the manufacture of semiconductor devices comprising the chemical mechanical polishing (cmp) of iii-v material in the presence of a cmp composition comprising a specific non-ionic surfactant
KR20150014982A (ko) * 2012-05-23 2015-02-09 바스프 에스이 특정 비이온 계면활성제를 포함하는 화학 기계 연마 (cmp) 조성물의 존재하에서 iii-v 재료의 cmp를 포함하는 반도체 디바이스들의 제조 방법
SG11201505490RA (en) * 2013-02-01 2015-08-28 Fujimi Inc Surface selective polishing compositions
CN104934316A (zh) * 2014-03-18 2015-09-23 上海华虹宏力半导体制造有限公司 解决光刻胶不足的钝化层蚀刻方法
WO2017069202A1 (ja) * 2015-10-23 2017-04-27 ニッタ・ハース株式会社 研磨用組成物
US9944829B2 (en) * 2015-12-03 2018-04-17 Treliant Fang Halite salts as silicon carbide etchants for enhancing CMP material removal rate for SiC wafer
US11901186B2 (en) * 2018-02-22 2024-02-13 Massachusetts Institute Of Technology Method of reducing semiconductor substrate surface unevenness

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146732A (ja) * 1988-07-28 1990-06-05 Fujitsu Ltd 研摩液及び研摩方法
JPH10284596A (ja) * 1997-04-03 1998-10-23 Nec Corp 半導体装置の製造方法
JP2001110760A (ja) * 1999-10-04 2001-04-20 Asahi Denka Kogyo Kk シリコンウェハー用研磨助剤
JP2001240850A (ja) * 2000-02-29 2001-09-04 Sanyo Chem Ind Ltd 研磨用砥粒分散剤および研磨用スラリー

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10102040A (ja) 1996-09-30 1998-04-21 Hitachi Chem Co Ltd 酸化セリウム研磨剤及び基板の研磨法
JPH10298538A (ja) * 1997-04-30 1998-11-10 Hitachi Chem Co Ltd 酸化セリウム研磨剤及び基板の研磨法
SG79235A1 (en) * 1998-07-16 2001-03-20 Univ Singapore Highly selective and complete interconnect metal line and via/contact hole filling by electroless plating
KR100674895B1 (ko) * 2000-07-18 2007-01-26 삼성전자주식회사 산화막 ｃｍｐ용 슬러리
US6503807B2 (en) * 2001-03-13 2003-01-07 United Microelectronics Corp. MOS transistor with two empty side slots on its gate and its method of formation
US6540935B2 (en) * 2001-04-05 2003-04-01 Samsung Electronics Co., Ltd. Chemical/mechanical polishing slurry, and chemical mechanical polishing process and shallow trench isolation process employing the same
US6811470B2 (en) * 2001-07-16 2004-11-02 Applied Materials Inc. Methods and compositions for chemical mechanical polishing shallow trench isolation substrates
US6677239B2 (en) * 2001-08-24 2004-01-13 Applied Materials Inc. Methods and compositions for chemical mechanical polishing
US6776810B1 (en) * 2002-02-11 2004-08-17 Cabot Microelectronics Corporation Anionic abrasive particles treated with positively charged polyelectrolytes for CMP

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146732A (ja) * 1988-07-28 1990-06-05 Fujitsu Ltd 研摩液及び研摩方法
JPH10284596A (ja) * 1997-04-03 1998-10-23 Nec Corp 半導体装置の製造方法
JP2001110760A (ja) * 1999-10-04 2001-04-20 Asahi Denka Kogyo Kk シリコンウェハー用研磨助剤
JP2001240850A (ja) * 2000-02-29 2001-09-04 Sanyo Chem Ind Ltd 研磨用砥粒分散剤および研磨用スラリー

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344786A (ja) * 2005-06-09 2006-12-21 Hitachi Chem Co Ltd ポリシリコン用研磨材およびその研磨方法
JP2009510797A (ja) * 2005-10-04 2009-03-12 キャボット マイクロエレクトロニクス コーポレイション ポリシリコンの除去を制御するための方法
JP2012044197A (ja) * 2005-11-11 2012-03-01 Hitachi Chem Co Ltd 酸化ケイ素用研磨剤、添加液および研磨方法
US7799687B2 (en) 2006-10-10 2010-09-21 Samsung Electronics Co., Ltd. Slurry composition for a chemical mechanical polishing process and method of manufacturing a semiconductor device using the slurry composition
US8778803B2 (en) 2007-09-21 2014-07-15 Hitachi Chemical Company, Ltd. CPM slurry for silicon film polishing and polishing method
US9434046B2 (en) 2008-02-01 2016-09-06 Fujimi Incorporated Polishing composition and polishing method using the same
WO2012043418A1 (ja) * 2010-09-27 2012-04-05 株式会社 フジミインコーポレーテッド 表面処理組成物及びそれを用いた表面処理方法
US9028709B2 (en) 2010-09-27 2015-05-12 Fujimi Incorporated Surface treatment composition and surface treatment method using same
KR101728200B1 (ko) * 2010-09-27 2017-04-18 가부시키가이샤 후지미인코퍼레이티드 표면 처리 조성물 및 그것을 사용한 표면 처리 방법
JP2013149993A (ja) * 2013-03-05 2013-08-01 Fujimi Inc 研磨用組成物及びそれを用いた研磨方法、並びにディッシング低減剤及びそれを用いたディッシング低減方法
WO2015019911A1 (ja) * 2013-08-09 2015-02-12 コニカミノルタ株式会社 Ｃｍｐ用研磨液
KR20210154886A (ko) * 2014-03-28 2021-12-21 가부시키가이샤 후지미인코퍼레이티드 연마용 조성물
KR102451385B1 (ko) 2014-03-28 2022-10-07 가부시키가이샤 후지미인코퍼레이티드 연마용 조성물

Also Published As

Publication number Publication date
KR20050059420A (ko) 2005-06-20
KR100640600B1 (ko) 2006-11-01
US20080124913A1 (en) 2008-05-29
CN1637102A (zh) 2005-07-13
US7718535B2 (en) 2010-05-18
CN100526409C (zh) 2009-08-12

Similar Documents

Publication Publication Date Title
JP2005175498A (ja) スラリー組成物及びそれを用いる化学機械的研磨工程を含む半導体素子の製造方法
US7314578B2 (en) Slurry compositions and CMP methods using the same
KR100442873B1 (ko) 화학적 기계적 폴리싱 슬러리 및 이를 사용한 화학적기계적 폴리싱 방법
US6626968B2 (en) Slurry for chemical mechanical polishing process and method of manufacturing semiconductor device using the same
JP3868809B2 (ja) 化学機械的研磨スラリー、化学機械的研磨方法及びこれを採用する浅いトレンチ素子分離方法
US5861054A (en) Polishing slurry
US6069083A (en) Polishing method, semiconductor device fabrication method, and semiconductor fabrication apparatus
JP4452009B2 (ja) 化学機械的研磨方法
US7754611B2 (en) Chemical mechanical polishing process
US5968239A (en) Polishing slurry
JP4851536B2 (ja) 研磨選択度調節補助剤及びこれを含有するｃｍｐスラリー
US20060124594A1 (en) Chemical mechanical polishing (CMP) slurries and CMP methods using and making the same
US20130078784A1 (en) Cmp slurry and method for manufacturing semiconductor device
JP2003514061A (ja) 誘電性ＣＭＰスラリーにおけるＣｓＯＨの使用
KR20110104443A (ko) 폴리실리콘, 실리콘 옥사이드 및 실리콘 니트라이드를 포함하는 기판의 연마 방법
JP2003086548A (ja) 半導体装置の製造方法及びその研磨液
JP4202826B2 (ja) 有機膜の化学的機械的研磨方法および半導体装置の製造方法
WO1999046081A1 (en) Multi-step chemical mechanical polishing process and device
JP4851535B2 (ja) 研磨選択度調節補助剤及びこれを含有するｃｍｐスラリー
WO2000002235A1 (en) Method of planarizing integrated circuits
JP2005203394A (ja) 半導体装置の製造方法
US20060143993A1 (en) Slurry compositions for use in chemical mechanical polishing and method of manufacturing semiconductor device using the same
US20060189152A1 (en) Slurry composition, method of polishing an object and method of forming a contact in a semiconductor device using the slurry composition
TWI354326B (ja)
CN111378367A (zh) 一种化学机械抛光液

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110311

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110517