JP4738090B2

JP4738090B2 - Ｂｔｌ方式の増幅回路

Info

Publication number: JP4738090B2
Application number: JP2005228462A
Authority: JP
Inventors: 博幸鶴見
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-08-05
Filing date: 2005-08-05
Publication date: 2011-08-03
Anticipated expiration: 2025-08-05
Also published as: CN1909364B; CN1909364A; US7420413B2; US20070252645A1; JP2007049220A

Description

本発明は、増幅回路に係り、特にオーディオ用のＢＴＬ(Bridge Tied Load)方式のパワーアンプ（ＢＴＬパワーアンプ）に関するもので、例えば高出力仕様のカーオーディオ用のパワーアンプに使用されるものである。

図６は、従来のＢＴＬパワーアンプの回路図である。図６において、入力信号Vinは、前置アンプであるgmアンプ60で電圧−電流変換（Ｖ−Ｉ変換）されてＢＴＬ信号電流となり、抵抗素子R3とR6が直列接続された回路に出力される。抵抗素子R3とR6の直列接続ノードは、基準入力端子Ref2に接続されている。抵抗素子R3に発生した電圧は、第１の演算増幅回路（オペアンプ）１で増幅され、入力信号Vinと同相の正相出力電圧VoutPを得る。一方、抵抗素子R6に発生した電圧は、第２のオペアンプ２で増幅され、入力信号Vinと逆相の逆相出力電圧VoutMを得る。オペアンプ１の閉ループ利得GvPとオペアンプ２の閉ループ利得GvMは、下記の（１）、（２）式で与えられる。

オペアンプ１とオペアンプ２の帰還量をそれぞれf1およびf2とすれば、f1、f2は下記の（３）、（４）式で与えられる。

この帰還量は周波数に依存せず、一定値であるので、図６に示したＢＴＬパワーアンプは発振安定性に優れている。また、オペアンプ１とオペアンプ２の回路構成を全く同一にすることで、ＢＴＬパワーアンプの回路対称性も得られ、設計し易いという利点がある。

しかし、図６のパワーアンプは、gmアンプ60で発生するノイズやオフセット電圧を、オペアンプ１およびオペアンプ２が増幅してしまうので、低ノイズや低オフセット電圧のパワーアンプには不向きである。低オフセット電圧を得るためには、gmアンプ60を構成する素子に高精度が要求されるので、gmアンプ60のチップ面積を大きくする必要もある。特に、集積回路化されたオーディオパワーアンプ等に図６の回路を適用する場合、ノイズが大きいと音質が劣化し、オフセット電圧が大きいとＰＯＰノイズが大きくなる。

なお、特許文献１には、図６の回路中の前置アンプであるgmアンプ60の一具体例が開示されている。
特開平４−３４３５０６号公報

本発明は前記した従来の問題点を解決すべくなされたもので、簡易な構成で、最大出力電力を大きく得ることができ、出力オフセット電圧やノイズが低く、また、発振安定性に優れた高性能なＢＴＬ方式の増幅回路を提供することを目的とする。

本発明のＢＴＬ方式の増幅回路は、信号入力端子に入力する入力信号と同相の出力信号を出力する第１の演算増幅回路と、前記入力信号とは逆相の出力信号を出力する第２の演算増幅回路と、前記入力信号の中間電圧を発生させる分圧回路と、前記第１の演算増幅回路の出力端子と逆相入力端子との間に接続された第１の抵抗素子と、前記第１の演算増幅回路の逆相入力端子と第２の演算増幅回路の逆相入力端子との間に直列に接続された第２の抵抗素子および第３の抵抗素子と、前記第２の演算増幅回路の出力端子と逆相入力端子との間に接続された第４の抵抗素子と、前記分圧回路の中間電圧ノードと前記第２の抵抗素子および第３の抵抗素子の直列接続ノードと間に接続された利得が１のバッファ回路とを具備する。

本発明のＢＴＬパワーアンプによれば、簡易な構成で、最大出力電力を大きく得ることができ、出力オフセット電圧やノイズが低く、また、発振安定性に優れ、高性能化を実現することができる。特に最大出力電力が重要視される場合に好適である。

まず、本発明のＢＴＬ方式の増幅回路を説明する前に、従来例を改善した本発明に対しての比較例に係る増幅回路を、図７を用いて説明する。

図７は、図６のパワーアンプの欠点を対策したＢＴＬパワーアンプの回路図である。図７において、オペアンプ１は、入力信号Vinが正相入力端子（＋）に入力し、出力端子の電圧VoutPをＢＴＬパワーアンプの正相出力端子71に出力する。オペアンプ２は、基準電圧Refが正相入力端子（＋）に入力し、出力端子の電圧VoutMをＢＴＬパワーアンプの逆相出力端子72に出力する。正相出力端子71とオペアンプ１の逆相入力端子（−）である(ａ点)間には帰還用の抵抗素子R1が接続され、逆相出力端子72とオペアンプ２の逆相入力端子（−）である(ｂ点)間には帰還用の抵抗素子R3が接続されている。ａ点とｂ点の間には、抵抗素子R2が接続されている。

図７に示したＢＴＬパワーアンプでは、入力信号VinからＢＴＬ出力信号を得るので、図６中に示したようなgmアンプ60が不要であり、低ノイズや低出力オフセット電圧化が期待できる。しかし、図７のＢＴＬパワーアンプには、（１）最大出力電力を大きく取れない、（２）発振安定性が低いという問題点が存在する。以下、図７の回路の動作例および問題点について図８に示す波形図を参照しながら詳細に説明する。

（１）最大出力電力を大きく取れない点について以下に説明する。例えば、オペアンプ１の出力電圧VoutPがクリップする前後の動作について考える。入力電圧Vinが与えられ、オペアンプ１の出力電圧VoutPがクリップしていない場合には、オペアンプ１の正相入力端子（＋）とａ点の電位は略同電位（仮想接地が成立）になるので、Vinの変化がそのままａ点に現れる。これにより、R2に流れる電流はVinに応じた電流となり、R2に流れる電流がそのままR3に流れるので、オペアンプ２の出力電圧VoutMとして、オペアンプ１の出力電圧VoutPとは反転した信号が出力されることになる。

いま、VoutP、VoutMのいずれもクリップしていない場合について考察する。R2に流れるAC（交流）電流をi(R2)で表わすと、VoutP、VoutMは下記の（５）、（６）式で与えられ、オペアンプ１の閉ループ利得GvPとオペアンプ２の閉ループ利得GvMは下記の（７）、（８）式で与えられ、

一方、Vinがさらに大きくなり、オペアンプ１の出力電圧VoutPがクリップした場合、もはや、オペアンプ１の正相入力端子（＋）とａ点の仮想接地は成立しなくなる、いわゆる帰還が外れた状態となり、Vinがさらに増加しても、R2に流れる電流は変化せず、i(R2)=0の状態である。この状態を（５）〜（８）式に当てはめると、オペアンプ１の出力電圧VoutPがクリップした途端に、オペアンプ２の利得GvMも０になることが分かる。つまり、仮にオペアンプ２の出力電圧VoutMがクリップしていなくても、オペアンプ２の出力をさらに駆動させ、それ以上の出力電力を得ることは不可能である。

即ち、図７のパワーアンプにおいて、最大出力電力を損ねないためには、オペアンプ１，２の閉ループ利得GvP、GvMが均一に揃っており、また、各オペアンプ１、２の上下の出力トランジスタのオン抵抗にばらつきが無く、さらに電源電圧Vccに対して基準電圧Refが略完全に中間電位(Vcc/2)になっている必要がある。基準電圧RefがVcc/2から変動すると、各オペアンプ１、２のクリップ時における上下の出力残り電圧にばらつきが生じ、最大出力電力を損ねることになる。最大出力電力を損ねないためには、上下の出力残り電圧を一般にオペアンプの出力トランジスタのオン抵抗で決まる限度まで小さくすることが、温度特性を含めて必要である。言い換えれば、パワーアンプを構成する素子の精度はそこまでは期待できないので、最大出力電力を損ねることになる。

（２）発振安定性が低い点について以下に説明する。一般に負帰還増幅回路の発振安定性を決める主な要因として帰還量が挙げられる。帰還量が多い程、負帰還増幅回路が発振し易いことは周知の事実であるが、図７に示したパワーアンプの場合には、高周波において帰還量が増えて発振し易くなるという性質を持つ。

ここで、ａ点のオペアンプ１の出力電圧VoutPに対する比である帰還量f1を計算する。R2側からｂ点を見たインピーダンスZ2は下記の（９）式で与えられる。

但し、a2はオペアンプ２の開ループ利得、Vbはｂ点の電圧、VoutM=-a2×Vbを使用した。したがって、f1は下記の（１０）式となる。

ここで、a2は、一般的に、周波数特性を持ち、高周波では小さくなることが知られている。（１０）式より、f1は周波数依存性を持ち，周波数が高くなるにつれて大きくなることが分かる。例えば、R1=3.6kΩ、R2=400Ω、R3=4kΩを選択した場合には、a2が十分に大きい低周波ではf1=0.1であるのに対して、a2=1となる高周波ではf1は0.4にもなることが分かる。即ち、図７のパワーアンプでは、高周波における帰還量が増加するので、発振安定性が悪い（出力電圧に高周波ノイズが重畳する）という欠点がある。

以下、図面を参照して本発明の実施形態を説明する。この説明に際して、全図にわたり共通する部分には共通する参照符号を付す。

＜第１の実施形態＞
図１は、本発明の第１の実施形態に係るＢＴＬパワーアンプの一例の回路図を示す。

図１において、第１のオペアンプ（演算増幅回路）１は、信号入力端子１０から入力電圧Vinが正相入力端子（＋）に入力し、出力端子から入力電圧Vinと同相の出力電圧VoutPをＢＴＬパワーアンプの正相出力端子１１に出力する。このオペアンプ１の出力端子と逆相入力端子（−）(ａ点)との間には帰還用の第１の抵抗素子R1が接続されている。

このオペアンプ１の逆相入力端子（−）と第２のオペアンプ２の逆相入力端子（−）との間には、第２の抵抗素子R2および第３の抵抗素子R3が直列に接続されている。

第２のオペアンプ２は、基準電圧端子１３から基準電圧Refが正相入力端子（＋）に入力し、出力端子から入力電圧Vinとは逆相の出力電圧VoutMをＢＴＬパワーアンプの逆相出力端子１２に出力する。このオペアンプ２の出力端子と逆相入力端子（−）(ｃ点)との間には帰還用の第４の抵抗素子R4が接続されている。

信号入力端子１０と基準電圧端子１３との間には、入力電圧Vinの中間電圧を発生させる分圧回路１４が接続されている。この分圧回路１４は、第５の抵抗素子Rin1および第６の抵抗素子Rin2が直列に接続されており、中間電圧ノード(ｄ点)と第２の抵抗素子R2および第３の抵抗素子R3の直列接続ノード(ｂ点)と間にインピーダンス変換回路３が接続されている。ここで、第２の抵抗素子R2および第３の抵抗素子R3の抵抗値比は１：ｎ（任意数）であり、第５の抵抗素子Rin1および第６の抵抗素子Rin2の抵抗値比は、第２の抵抗素子R2および第３の抵抗素子R3の抵抗値比と同一である。

次に、図１の回路の動作例について図２に示す波形図を参照しながら説明する。本例では、Rin1とRin2の抵抗値比、R2とR3の抵抗値比はそれぞれ１：１である。即ち、Rin1＝Rin2＝Rin/2、R2＝R3である。インピーダンス変換回路３は利得１のバッファアンプ３であるとすると、中間電圧ノード(ｄ点)にはVin/2の電圧が発生する。

（ａ）まず、図１の回路の最大出力電力について考察する。いま、オペアンプ１、２の各出力電圧VoutP、VoutMがいずれもクリップされていない場合を考える。

オペアンプ１の開ループ利得とオペアンプ２の開ループ利得をそれぞれa1、a2とすると、a1、a2が十分に大きければ、オペアンプ１の正相入力端子（＋）とａ点との間の電圧は略０であり（仮想接地が成立）、また、オペアンプ２の正相入力端子（＋）とｃ点との間の電圧も略０となる。よって、R2とR3の直列接続ノード(ｂ点)にもVin/2の電圧が発生する。

したがって、ｄ点とｂ点との間には、利得１のバッファアンプ３が接続されているにも拘らず、バッファアンプ３は電流の供給や電流の吸い込みを必要としない。換言すれば、バッファアンプ３がない時と動作上の違いはない。ここで、R2に流れるAC電流をi(R2)、R3に流れるAC電流をi(R3)で表わすと、i(R2)、i(R3)は下記の（１１）式で与えられる。

（１１）式中のi(R2)とi(R3)とは、オペアンプ１の出力端子からR1を経由して供給され、さらにR4を経由してオペアンプ２の出力端子に流れる。オペアンプ１の出力電圧VoutPとオペアンプ２の出力電圧VoutMがいずれもクリップしていない場合、VoutPとVoutMは下記の（１２）、（１３）式で与えられ、オペアンプ１の閉ループ利得GvPとオペアンプ２の閉ループ利得GvMは下記の（１４）、（１５）式で与えられる。

したがって、オペアンプ１の出力電圧VoutPとオペアンプ２の出力電圧VoutMとして、互いに位相の反転した信号が出力されることになり、ＢＴＬ出力信号を得る。

一方、Vinがさらに大きくなり、オペアンプ１の出力電圧VoutPとオペアンプ２の出力電圧VoutMのいずれかがクリップした場合、例えば、オペアンプ１の出力電圧VoutPのみがクリップした場合を考える。オペアンプ１の正相入力端子（＋）とａ点の仮想接地は成立しなくなる（いわゆる帰還が外れた状態になる）が、バッファアンプ３の出力にはVin/2が出力されるので、R3、R4はバッファアンプ３により駆動されるようになる。この時、i(R3)は下記の（１６）式で与えられ、VoutMおよびオペアンプ２の閉ループ利得GvMは下記の（１７）、（１８）式で与えられる。

ここで、（１６）式は、（１１）式で示されたクリップ直前の電流と差異がないことに留意されたい。つまり、バッファアンプ３の効果により、VoutPがクリップする前後において、クリップされていないオペアンプ２の利得を変化させずに、増幅作用を持たせる（実質的に出力振幅を大きくする）ことができる。このバッファアンプ３の振幅補正作用は、オペアンプ１の出力電圧VoutPとオペアンプ２の出力電圧VoutMのいずれもクリップするまで継続する。なお、オペアンプ１の出力電圧VoutPとオペアンプ２の出力電圧VoutMの両方がクリップした場合、バッファアンプ３は増幅するが、振幅補正作用は得られない。

したがって、第１の実施形態のＢＴＬパワーアンプによれば、オペアンプ１、２の閉ループ利得GvP、GvMが均一に揃っていない場合や、各オペアンプ１、２のクリップ時における出力残り電圧（一般にオペアンプの出力トランジスタのオン抵抗で決まる）にばらつきがある場合、各オペアンプ１、２の無信号時の出力電位がばらついた場合においても、オペアンプ１とオペアンプ２の上下の出力残り電圧を一般にオペアンプの出力トランジスタのオン抵抗で決まる限度まで小さくすることができて、十分に駆動することが可能になり、ＢＴＬパワーアンプの最大出力電力を十分に大きく得ることが可能となる。

（ｂ）次に、図１の回路の発振安定性について考察する。いま、オペアンプ１の出力電圧VoutPに対するａ点の電圧の比である帰還量f1を計算してみる。前述したように、開ループ利得a1、a2が十分高い低周波においては、ｂ点におけるバッファアンプ３の電流のやりとりはないので、バッファアンプ３の出力インピーダンスは帰還量f1には関係しない。つまり、低周波における帰還量f1は略、次の（１９）式で表わせる。

一方、開ループ利得a1、a2が小さくなる高周波（例えば数百ＫＨｚ〜数ＭＨｚ）において、次第にバッファアンプ３の出力インピーダンスが帰還量f1に影響を与えることになる。簡易的に見積もると、R3側からｃ点を見たインピーダンスZcは次の（２０）式で表わせる。

但し、a2はオペアンプ２の開ループ利得、Vcはｃ点の端子電圧、VoutM=-a2×Vcを使用した。バッファアンプ３の出力インピーダンスをr0とすると、R2側からｂ点を見たインピーダンスZbは略、次の（２１）式で表される。バッファアンプ３を、エミッタホロアなどで構成した場合、通常は、オペアンプ１やオペアンプ２よりも高周波特性に優れているので、r0が支配的になる。

よって、高周波における帰還量f1は、次の（２２）式で表される。

したがって、バッファアンプ３として、入力インピーダンスが高く、出力インピーダンスが低い広帯域のエミッタホロアなどを使用することで、高周波においても、帰還量f1を異常に高くすることなく、ＢＴＬパワーアンプの発振安定性を向上させることができる。

また、バッファアンプ３の入力および出力間で発生するオフセット電圧は、R2とR3に均等にかかるので、ＢＴＬ出力間のオフセットを増加させない。つまり、バッファアンプ３の設計は、低オフセットの高精度アンプは不要であり、簡易なエミッタホロアなどで十分である。さらに、図１のＢＴＬパワーアンプでは、VinからＢＴＬ出力信号を得るための前置アンプも不要であるので、前置アンプを採用した場合に比較して、低オフセット電圧化や、低ノイズ化が期待できる。

したがって、図１のＢＴＬパワーアンプによれば、簡易な構成で、最大出力電力を損ねずに、出力オフセット電圧やノイズが低く、発振安定性に優れ、高性能のＢＴＬパワーアンプを実現することができる。特に最大出力電力が重要視される高出力仕様のカーオーディオ用のパワーアンプに使用して好適である。

＜第１の実施形態の具体例＞
図３は、図１の回路についてインピーダンス変換用のバッファアンプ３の一具体例を示す回路図である。

図３中に示すバッファアンプ３において、npnトランジスタQ1は、ベースが入力ノード（ｄ点）に接続され、コレクタが電源ノードVccに接続され、エミッタが定電流源I1を介して接地ノードVssに接続されている。pnpトランジスタQ2は、ベースが入力ノード（ｄ点）に接続され、コレクタが接地ノードVssに接続され、電源ノードVccとエミッタとの間に定電流源I2が接続されている。npnトランジスタQ3は、ベースがpnpトランジスタQ2のエミッタに接続され、コレクタが電源ノードVccに接続され、エミッタが出力ノード（ｂ点）に接続されている。pnpトランジスタQ4は、ベースがnpnトランジスタQ1のエミッタに接続され、コレクタが接地ノードVssに接続され、エミッタが出力ノード（ｂ点）に接続されている。

＜第１の実施形態の変形例＞
図４は、第１の実施形態の変形例に係るＢＴＬパワーアンプの回路図を示す。

図４に示す回路は、図１を参照して前述した回路と比べて、バッファアンプ３の出力ノードとｂ点との間に抵抗素子R5が接続されている点が異なり、その他は同じである。

＜第２の実施形態＞
図５は、第２の実施形態に係るＢＴＬパワーアンプの一例の回路図を示す。

図５に示す回路は、図１を参照して前述した回路と比べて、信号入力端子１０とオペアンプ１の正相入力端子（＋）との間に入力保護用の抵抗素子R6が接続されており、交流接地(ACGND)端子１５とオペアンプ２の正相入力端子（＋）との間に入力保護用の抵抗素子R7が接続されており、基準入力(Ref)端子１３と交流接地端子１５との間に抵抗素子Rin3およびRin4が直列に接続されている。

このようにすれば、Refから見たオペアンプ１の正相入力端子とオペアンプ２の正相入力端子のインピーダンスをマッチングさせることが可能になる。

本発明の第１の実施形態に係るＢＴＬパワーアンプの回路図。図１の回路の動作例を示す波形図。図１の回路についてインピーダンス変換用のバッファアンプの一具体例を示す回路図。第１の実施形態の変形例に係るＢＴＬパワーアンプを示す回路図。本発明の第２の実施形態に係るＢＴＬパワーアンプの回路図。従来のＢＴＬパワーアンプの回路図。本発明の比較例に係るＢＴＬパワーアンプの回路図。図７の回路の動作例を示す波形図。

符号の説明

１…第１のオペアンプ、２…第２のオペアンプ、３…インピーダンス変換回路（バッファアンプ）、１０…信号入力端子、１１…ＢＴＬパワーアンプの正相出力端子、１２…ＢＴＬパワーアンプの逆相出力端子、１３…基準電圧端子、１４…分圧回路、R1…第１の抵抗素子、R2…第２の抵抗素子、R3…第３の抵抗素子、R4…第４の抵抗素子、Rin1…第５の抵抗素子、Rin2…第６の抵抗素子。

Claims

信号入力端子に入力する入力信号と同相の出力信号を出力する第１の演算増幅回路と、
前記入力信号とは逆相の出力信号を出力する第２の演算増幅回路と、
前記入力信号の中間電圧を発生させる分圧回路と、
前記第１の演算増幅回路の出力端子と逆相入力端子との間に接続された第１の抵抗素子と、
前記第１の演算増幅回路の逆相入力端子と第２の演算増幅回路の逆相入力端子との間に直列に接続された第２の抵抗素子および第３の抵抗素子と、
前記第２の演算増幅回路の出力端子と逆相入力端子との間に接続された第４の抵抗素子と、
前記分圧回路の中間電圧ノードと前記第２の抵抗素子および第３の抵抗素子の直列接続ノードと間に接続された利得が１のバッファ回路と
を具備することを特徴とするＢＴＬ方式の増幅回路。
前記分圧回路は、前記第１の演算増幅回路の正相入力端子と基準入力端子との間に直列に接続された第５の抵抗素子および第６の抵抗素子で構成され、第５の抵抗素子および第６の抵抗素子の抵抗値比は、前記第２の抵抗素子および第３の抵抗素子の抵抗値比と同一であることを特徴とする請求項１記載のＢＴＬ方式の増幅回路。
前記第５の抵抗素子および第６の抵抗素子の抵抗値比、第２の抵抗素子および第３の抵抗素子の抵抗値比はそれぞれ１：１であることを特徴とする請求項２記載のＢＴＬ方式の増幅回路。
前記第１の演算増幅回路の正相入力端子は前記信号入力端子に接続され、前記第２の演算増幅回路の正相入力端子は前記基準入力端子に接続されていることを特徴とする請求項２記載のＢＴＬ方式の増幅回路。
前記第１の演算増幅回路の正相入力端子は第７の抵抗素子を介して前記信号入力端子に接続され、前記第２の演算増幅回路の正相入力端子は第８の抵抗素子を介して交流接地端子に接続され、前記基準入力端子と前記交流接地端子との間に第９の抵抗素子および第１０の抵抗素子が直列に接続されていることを特徴とする請求項２記載のＢＴＬ方式の増幅回路。