JP3922906B2 - 広帯域差動増幅回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、広帯域差動増幅回路に関するもので、特に電源電圧を大きくすることなく入出力信号レベルを大きく確保できる広帯域差動増幅回路に関する。
【０００２】
【従来の技術】
従来、広帯域差動増幅回路として図９に示すような回路が知られている。この図９に示す回路は、「BIPOLAR AND MOS ANALOG INTEGRATED CIRCUIT DESIGN」（ALAN B.GREBENE 著、第 422頁）に記載されている回路である。
【０００３】
図９に示す広帯域差動増幅回路は、Ｒ１，Ｒ２からなる負荷インピーダンス回路101 と、トランジスタＱ１，Ｑ２，電流源I1，及び抵抗Ｒ７，Ｒ８による直列帰還抵抗つまりエミッタ帰還抵抗を用いた電圧電流変換回路102 と、トランジスタＱ３，Ｑ４，抵抗Ｒ３，Ｒ４，電流源Ｉ２，電流バッファを構成するトランジスタＱ５，Ｑ６と電流源Ｉ３，Ｉ４，及び抵抗Ｒ５，Ｒ６による並列帰還抵抗を用いた電流電圧変換回路103 とを備え、図９に示すよう接続して構成されている。そして、この構成により広帯域、高利得の電圧増幅を実現している。
【０００４】
次に、図９に示した差動増幅回路の動作について説明する。この回路の電圧利得Gain１は、主に抵抗Ｒ７，Ｒ８及び抵抗Ｒ５，Ｒ６によってきまる。すなわち次式（１）で示される。
Gain１≒（R5＋R6）／（R7＋R8） ・・・・・・・・・・（１）
実際このような回路の各抵抗値及び電流源値の設定は、入力電圧範囲、出力電圧範囲、電源電圧等を考慮して決定し、抵抗Ｒ７，Ｒ８と電流源Ｉ１は、入力電圧の最大振幅レベルＶinMAX が次式（２）を満足するように設定される。
ＶinMAX ＜（R7×I1）＝（R8×I1） ・・・・・・・・・（２）
【０００５】
抵抗Ｒ１，Ｒ２は、入力電圧の最大振幅レベルのピーク値ＶinPEAKが電源電圧VCC （図中ではVREF２としている）より次式（３）を満足するように設定される。
ＶinPEAK＜VCC −（R1×I1÷２）＝VCC −（R2×I1÷２）・・・・・（３）
【０００６】
抵抗Ｒ３，Ｒ４及び電流源Ｉ２は、出力電圧の最大振幅レベルＶoutMAXが次式（４）を満足するように設定される。
ＶoutMAX＜（R3×I2）＝（R4×I2） ・・・・・・・・・（４）
但し、同時に次式（５）を満足させる必要がある。
[VCC−（R3×I2)]−[VCC−（R1×I1÷２）−VBEQ] ≧VCEsatQ3＝ 0.5Ｖ
・・・・・・・・（５）
ここでは、抵抗Ｒ５，Ｒ６を流れる電流は、電流源Ｉ１に比べ小さいものとする。また VBEQ3はトランジスタＱ３のベースエミッタ間電圧、VCEsatQ3はトランジスタＱ３のコレクタエミッタ間飽和電圧である。
【０００７】
例えば、抵抗Ｒ１で発生する電圧を電源電圧VCC の１／２と設定した場合、
R1×I1÷２＝ VCC÷２
となり、VoutMAX は、式（４），式（５）より、
〔 VCC−（R3×I2）〕−〔 VCC−（R1×I1÷２）−VBEQ3 〕−VCEsatQ3
＝〔 VCC−（R3×I2）〕−〔 VCC−（VCC ÷２）−VBEQ3 〕−VCEsatQ3
＝〔 VCC−（R3×I2）〕−〔（VCC ÷２）−VBEQ3 〕−VCEsatQ3
・・・・・・・・（６）
VoutMAX ＜（R3×I2）＝（VCC ÷２）＋VBEQ3 −VCEsatQ3 ・・・・（７）
となる。
【０００８】
【発明が解決しようとする課題】
ところで、近年パソコン等の電子機器の高速化により、それらに使用されるＬＳＩの広帯域周波数特性への要求が高くなってきている。しかしながら、データ記録装置などは、記録容量の高密度化により再生信号レベルのバラツキも大きくなっている。そのため、メディアの再生信号バラツキを考慮した、入出力信号レベルが大きい信号処理回路が要求されてきている。
【０００９】
しかしながら、図９に示す従来の差動増幅回路では、上述した式からわかるように、電源電圧を上げれば入出力信号レベルを大きく出来るが、近年では電源電圧の低電圧化も求められているため、電源電圧を上げることは好ましくない。
【００１０】
このような観点から、本発明は、従来の広帯域差動増幅回路における上記問題点を解消するためになされたもので、従来の電源電圧でも同等以上に入出力信号レベルが大きく確保できる広帯域差動増幅回路を提供することを目的とするものである。
【００１１】
【課題を解決するための手段及び作用効果】
上記問題点を解決するため請求項１に係る発明は、差動入力端に入力された一対の入力信号を増幅し、差動出力端から出力する広帯域差動増幅回路であって、前記一対の入力信号の差分に応じ、各前記入力信号を対応する一対の電流信号に変換して出力する電圧電流変換回路と、前記電圧電流変換回路の各出力と第１の電源との間に接続された第１の負荷インピーダンスと、前記電圧電流変換回路の各出力と前記第１の負荷インピーダンスとの各接続点に接続された一対の第１の入力端の各々に一端が接続され他端が一対の第１の出力端の各々に接続されて各前記第１の入力端の電圧レベルに対して各前記第１の出力端の電圧レベルをシフトさせる一対の電圧レベルシフト素子、前記第１の電源に一端が接続され他端が前記電圧レベルシフト素子の一端に接続された一対の第１の電流源、及び第２の電源に一端が接続され他端が前記電圧レベルシフト素子の他端に接続された一対の第２の電流源よりなる電圧レベルシフト回路と、一対の第２の入力端と前記差動出力端の各々に接続された一対の第２の出力端とを有し、各前記第２の入力端は各前記第１の出力端に接続され、前記電圧レベルシフト回路を介して各前記第２の入力端に入力される前記電流信号を増幅し、前記第１の電源の電圧レベルと各前記第２の入力端の電圧レベルとの差分電圧レベルに基づき、前記増幅された電流信号を対応する電圧信号に変換して各第２の出力端より出力する電流電圧変換回路と、前記電圧電流変換回路の各出力と前記第１の負荷インピーダンスとの各接続点に一端が接続され他端が各前記第２の出力端に接続された一対の第２の負荷インピーダンスとを有して広帯域差動増幅回路を構成するものである。
【００１２】
このように構成した広帯域差動増幅回路においては、前記電圧電流変換回路の出力と前記電流電圧変換回路との間に前記構成よりなる電圧レベルシフト回路を接続しているので、前記電圧レベルシフト回路から前記電圧電流変換回路及び第１の負荷インピーダンスへの電流の流れ込みが抑えられ、前記電圧電流変換回路の入力信号の最大振幅レベルのピーク値Ｖ inPEAKA を大きくすること、及び前記電流電圧変換回路の出力電圧の最大振幅レベルを大きくすることを共に可能としつつ、且つ電圧レベルシフト素子の一端に第１の電流源をその他端に第２の電流源を接続することで電圧レベルシフト回路の入力側における寄生容量の影響が抑えられ、更なる高周波信号領域においても良好な特性を確保することが可能となる。
【００１３】
また、請求項２に係る発明は、請求項１に係る広帯域差動増幅回路において、前記電圧レベルシフト素子はダイオードであることを特徴とするものである。
【００１４】
このように構成した広帯域差動増幅回路においては、前記電圧レベルシフト素子をダイオードのみで簡単に構成することが可能となる。
【００１５】
【発明の実施の形態】
次に、図面を用いて、まず本発明の実施の形態の説明に先立って本発明に関連する参照例について説明する。図１は、本発明に関連する広帯域差動増幅回路の第１の参照例の概要を示す概念図である。この参照例に係る差動増幅回路は、図１に示すように、前段に配置され入力信号Ｖinを増幅し電流信号を出力する電圧電流変換回路１と、後段に配置され前記電圧電流変換回路１が出力する電流信号を増幅して電圧信号Ｖout を出力する電流電圧変換回路２と、前記電圧電流変換回路１の出力と電源電圧VREF２との間に接続された第１の負荷インピーダンス回路３と、前記電圧電流変換回路１の出力と前記電流電圧変換回路２の入力との間に接続された電圧レベルシフト回路４と、前記電圧レベルシフト回路４の入力と前記電流電圧変換回路２の出力との間に接続され、前記電圧電流変換回路１の電流を電圧に変換する第２の負荷インピーダンス回路５とで構成されている。
【００１６】
このように構成されている広帯域差動増幅回路においては、入力信号は電圧電流変換回路１の入力に印加することにより電流に変換される。変換された電流は、第１の負荷インピーダンス回路３と電圧レベルシフト回路４の入力及び第２の負荷インピーダンス回路５へ夫々出力されが、前記第２の負荷インピーダンス回路５は電流電圧変換回路２の出力信号を前記電圧レベルシフト回路４の入力へ帰還させるように接続しているので、前記電圧電流変換回路１からの電流は殆ど前記第２の負荷インピーダンス回路５へ流れ、該第２の負荷インピーダンス回路５で発生する電圧が、本回路の出力電圧Ｖout となる。ここで電圧電流変換回路１の出力と電流電圧変換回路２の入力との間に前記電圧レベルシフト回路４を接続し、電圧レベルシフト回路４の入力である前記電圧電流変換回路１の出力電圧と、電圧レベルシフト回路４の出力である前記電流電圧変換回路２の入力電圧に電圧差を設けることにより、前記電圧電流変換回路１の入力電圧Ｖinの最大振幅レベルと前記電流電圧変換回路２の出力電圧Ｖout の最大振幅レベルを、夫々大きくすることが可能となる。
【００１７】
図２は、図１に示した第１の参照例における具体的な構成例を示す図である。図２において、Ｒ１，Ｒ２は第１の負荷インピーダンス回路３を構成しており、トランジスタＱ１，Ｑ２，電流源Ｉ１，Ｉ２，及びトランジスタＱ１，Ｑ２のエミッタ帰還抵抗抵抗Ｒ７を用いて電圧電流変換回路１を構成している。また、トランジスタＱ３，Ｑ４，抵抗Ｒ３，Ｒ４，電流源Ｉ３及び、電流バッファを構成するトランジスタＱ５，Ｑ６，電流源Ｉ４，Ｉ５とで電流電圧変換回路２を構成している。また前記電圧電流変換回路１の出力と前記電流電圧変換回路２の入力との間に接続した、ダイオードＤ１，Ｄ２と、電流源Ｉ６，Ｉ７とで電圧レベルシフト回路４を構成している。但し、この電圧レベルシフト回路４において、電流源Ｉ６，Ｉ７は低周波領域で使用する場合は無くても構わない。また、電圧レベルシフト回路４の入力と電流電圧変換回路２の出力の間に接続した抵抗Ｒ５，Ｒ６による並列帰還抵抗で第２の負荷インピーダンス回路５を構成している。なお、図２において、VREF１は電源電圧の最低電位を、VREF２は電源電圧の最高電位を、VREF３は電圧電流変換回路１の入力バイアス電圧を示している。
【００１８】
このように構成した広帯域差動増幅回路の電圧利得GainＡは、主に抵抗Ｒ５，Ｒ６及び抵抗Ｒ７によって決まり、次式（1A）で示される。
GainＡ≒（R5＋R6）／（R7） ・・・・・・・・・・・・（1A）
電圧電流変換回路１の入力電圧の最大振幅レベルＶinMAXAは、次式（2A）で表され、
ＶinMAXA＜（R7×I1）＝（R7×I2） ・・・・・・・・・（2A）
入力電圧の最大振幅レベルのピーク値ＶinPEAKA は、次式（3A）で表され、
ＶinPEAKA ＜VREF2 −（R1×I1）＝VREF2 −（R2×I2） ・・・・・・（3A）
電流電圧変換回路２の出力電圧の最大振幅レベルＶoutMAXA は、次式（4A）で表され、
ＶoutMAXA ＜（R3×I3）＝（R4×I3）・・・・・・・・・（4A）
但し、同時に次式（5A）を満足させる必要がある。
[VREF2−（R3×I3)]−[VREF2−（R1×I1）−VBEQ3 −VD2]≧VCEsatQ3＝0.5V
・・・・・・・・ (5A）
ここでは、第２の負荷インピーダンス回路５を構成する抵抗Ｒ５，Ｒ６を流れる電流は、電流源Ｉ１，Ｉ２の電流に比べ小さいものとする。また、VBEQ3 はトランジスタＱ３のベースエミッタ間電圧、VCEsatQ3はトランジスタＱ３のコレクタエミッタ間飽和電圧、VD2 はダイオードＤ２の両端子間の電圧を示している。
【００１９】
例えば、従来技術の説明と同様にＲ１で発生する電圧を電源電圧VREFの１／２と設定した場合、次式が成立する。
R1×I1＝VCC ÷２（但し、電源電圧VCC は、VCC ＝VREF２−VREF１とする）
出力電圧の最大振幅レベルＶoutMAXA は、式（4A），式（5A）より、
[VCC−（R3×I3)]−[VCC−（R1×I1）−VBEQ3 −VD2]−VCEsatQ3
＝[VCC−（R3×I3)]−[VCC−（VCC ÷２）−VBEQ3 −VD2]−VCEsatQ3
＝[VCC−（R3×I3)]−[(VCC ÷２）−VBEQ3 −VD2]−VCEsatQ3
・・・・・・・・（6A）
ＶoutMAXA ＜（R3×I3）＝（VCC ÷２）＋VBEQ3 ＋VD2 −VCEsatQ3
・・・・・・・・（7A）
となる。
【００２０】
上記（7A）式と（７）式の差より、次式（８）が成立する。
（VCC ÷２）＋VBEQ3 ＋VD2 −VCEsatQ3−[(VCC ÷２）＋VBEQ3 −VCEsatQ3] ＝VD2
・・・・・・・・・・・・・・・・・・（８）
よって、電圧レベルシフト回路４で生じる電圧レベル（図２に示した構成例ではダイオードＤ１，Ｄ２の電圧）の大きさだけ、電流電圧変換回路２の最大出力電圧レベルを大きくすることが可能となる。
【００２１】
また、出力電圧Ｖout の最大振幅レベルＶoutMAXA を従来技術と同じ値に設定した場合は、電圧電流変換回路１の入力電圧Ｖinの最大振幅レベルのピーク値ＶinPEAKA は、電圧レベルシフト回路４で生じる電圧レベル（図２に示した構成例ではダイオードＤ１，Ｄ２の電圧）の大きさだけ、大きくすることが可能となる。
【００２２】
図３は、本発明に関連する第１の参照例の他の具体的な構成例を示す図である。図３に示す構成例においては、上述の図１に示した第１の参照例における電圧レベルシフト回路４を、複数ダイオード（Ｄ１，Ｄ２，Ｄ３，Ｄ４）の直列構成にしたものである。このように構成した広帯域差動増幅回路は、基本的に図２に示した構成例と効果は同じであるが、電圧レベルシフト回路４で生じる電圧レベルを、ダイオードの数だけ大きく設定できる。なお、この構成は、後述する第２の参照例及び本発明の実施の形態における電圧レベルシフト回路４にも適用可能である。
【００２３】
図４は、本発明に関連する第１の参照例の更に他の具体的な構成例を示す図である。図４に示す構成例においては、上述の図１に示した第１の参照例における電圧レベルシフト回路４を、コレクタ・ベース間に抵抗Ｒ８を、ベース・エミッタ間に抵抗Ｒ９を接続したトランジスタＱ７と、コレクタ・ベース間に抵抗Ｒ10を、ベース・エミッタ間に抵抗Ｒ11を接続したトランジスタＱ８とで構成するようにしたものである。なお、この構成は、後述する第２の参照例及び本発明の実施の形態における電圧レベルシフト回路４にも適用可能である。
【００２４】
このように構成した広帯域差動増幅回路は、基本的に図２に示した構成例と効果は同じであるが、電圧レベルシフト回路４で生じる電圧レベルVSを、以下の式（９）に従い、Ｒ８とＲ９（Ｒ10とＲ11）との抵抗比により大きく設定できる。
VS＝ VBEQ7÷R9×R8＋VBEQ7 ＝VBEQ8 ÷R11 ×R10 ＋VBEQ8 ・・・・（９）
【００２５】
図５は、本発明に関連する第２の参照例の概要を示す概念図である。この第２の参照例は、図１に示した第１の参照例における第２の負荷インピーダンス回路５の接続を、電流電圧変換回路２の出力信号から電圧レベルシフト回路４の出力へ負帰還させる構成としたものである。基本的な効果は第１の参照例と同じであるが、前段の電圧電流変換回路１の出力信号と、前記の電流電圧変換回路２の出力信号との電位差が大きい場合、前記第２の負荷インピーダンス回路５に流れる電流を小さくすることができ、電圧電流変換回路１の入力電圧の最大振幅レベルのピーク値ＶinPEAKA を大きくすることが可能となる。
【００２６】
図６は、第２の参照例における具体的な構成例を示す図である。図６においては、図２に示した上述の第１の参照例の具体的な構成例における、並列帰還抵抗である抵抗Ｒ５，Ｒ６による第２の負荷インピーダンス回路５を、電流電圧変換回路２の出力と電圧レベルシフト回路４の出力側に接続した構成としたものである。このように構成した広帯域差動増幅回路は、基本的に第１の参照例の構成例と効果は同じであるが、前段の電圧電流変換回路１の出力端と、後段の電流電圧変換回路２の出力端の電位差が大きい場合、並列帰還抵抗Ｒ５，Ｒ６に流れる電流を小さくすることができ、電圧電流変換回路１の入力電圧の最大振幅レベルのピーク値ＶinPEAKA を、大きくすることが可能となる。
【００２７】
図７は、本発明に係る広帯域差動増幅回路の実施の形態の概要を示す概念図である。図７においては、図１及び図５に示した第１及び第２の参照例における電圧電流変換回路１の出力と電源電圧VREF2 間に、電流源６を接続したものである。この電流源６の値を、電圧レベルシフト回路４に流れる電流値に設定することにより、前記電圧電流変換回路１の入力電圧の最大振幅レベルのピーク値ＶinPEAKA を、大きくすることが可能となる。
【００２８】
図８は、本実施の形態における具体的な構成例を示す図である。図８においては、図２に示した上述の第１の参照例の具体的な構成例における、電圧電流変換回路１の出力端と電源電圧VREF2 間に、電流源Ｉ８，Ｉ９を接続した構成とするものである。このように構成した広帯域差動増幅回路は、基本的に第１の参照例の構成例と効果は同じであるが、電流源Ｉ６，Ｉ７と電流源Ｉ８，Ｉ９の値を同じにすることにより、電流源Ｉ６，Ｉ７の電流が第１の負荷インピーダンス回路３を構成する抵抗Ｒ１，Ｒ２へ流れなくなるため、電圧電流変換回路１の入力電圧の最大振幅レベルのピーク値ＶinPEAKA を、大きくすることが可能となる。
【００２９】
【発明の効果】
以上実施の形態に基づいて詳細に説明したように、本発明によれば、電圧電流変換回路の出力と電流電圧変換回路との間に上記構成よりなる電圧レベルシフト回路を接続しているので、前記電圧レベルシフト回路から前記電圧電流変換回路及び第１の負荷インピーダンスへの電流の流れ込みが抑えられ、前記電圧電流変換回路の入力信号の最大振幅レベルのピーク値Ｖ in ＰＥＡＫＡを大きくすること、及び前記電流電圧変換回路の出力電圧の最大振幅レベルを大きくすることを共に可能としつつ、且つ電圧レベルシフト素子の一端に第１の電流源をその他端に第２の電流源を接続することで電圧レベルシフト回路の入力側における寄生容量の影響が抑えられ、更なる高周波信号領域においても良好な特性を確保することが可能となる。
【図面の簡単な説明】
【図１】 本発明に係る広帯域差動増幅回路に関連する第１の参照例を示す概念図である。
【図２】 図１に示した第１の参照例の具体的な構成例を示す回路構成図である。
【図３】 図１に示した第１の参照例の具体的な他の構成例を示す回路構成図である。
【図４】 図１に示した第１の参照例の具体的な更に他の構成例を示す回路構成図である。
【図５】 本発明に関連する第２の参照例を示す概念図である。
【図６】 図５に示した第２の参照例の具体的な構成例を示す回路構成図である。
【図７】 本発明に係る広帯域差動増幅回路の実施の形態を示す概念図である。
【図８】 図７に示した本発明の実施の形態の具体的な構成例を示す回路構成図である。
【図９】 従来の広帯域差動増幅回路の構成例を示す回路構成図である。
【符号の説明】
１ 電圧電流変換回路
２ 電流電圧変換回路
３ 第１の負荷インピーダンス回路
４ 電圧レベルシフト回路
５ 第２の負荷インピーダンス回路
６ 電流源

Claims (2)

1. 差動入力端に入力された一対の入力信号を増幅し、差動出力端から出力する広帯域差動増幅回路であって、
   前記一対の入力信号の差分に応じ、各前記入力信号を対応する一対の電流信号に変換して出力する電圧電流変換回路と、
   前記電圧電流変換回路の各出力と第１の電源との間に接続された第１の負荷インピーダンスと、
   前記電圧電流変換回路の各出力と前記第１の負荷インピーダンスとの各接続点に接続された一対の第１の入力端の各々に一端が接続され他端が一対の第１の出力端の各々に接続されて各前記第１の入力端の電圧レベルに対して各前記第１の出力端の電圧レベルをシフトさせる一対の電圧レベルシフト素子、前記第１の電源に一端が接続され他端が前記電圧レベルシフト素子の一端に接続された一対の第１の電流源、及び第２の電源に一端が接続され他端が前記電圧レベルシフト素子の他端に接続された一対の第２の電流源よりなる電圧レベルシフト回路と、
   一対の第２の入力端と前記差動出力端の各々に接続された一対の第２の出力端とを有し、各前記第２の入力端は各前記第１の出力端に接続され、前記電圧レベルシフト回路を介して各前記第２の入力端に入力される前記電流信号を増幅し、前記第１の電源の電圧レベルと各前記第２の入力端の電圧レベルとの差分電圧レベルに基づき、前記増幅された電流信号を対応する電圧信号に変換して各第２の出力端より出力する電流電圧変換回路と、
   前記電圧電流変換回路の各出力と前記第１の負荷インピーダンスとの各接続点に一端が接続され他端が各前記第２の出力端に接続された一対の第２の負荷インピーダンスとを有する広帯域差動増幅回路。
2. 前記電圧レベルシフト素子はダイオードであることを特徴とする請求項１に係る広帯域差動増幅回路。

Images