JP5498998B2 - 電力増幅回路 - Google Patents
電力増幅回路 Download PDFInfo
- Publication number
- JP5498998B2 JP5498998B2 JP2011176970A JP2011176970A JP5498998B2 JP 5498998 B2 JP5498998 B2 JP 5498998B2 JP 2011176970 A JP2011176970 A JP 2011176970A JP 2011176970 A JP2011176970 A JP 2011176970A JP 5498998 B2 JP5498998 B2 JP 5498998B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- resistor
- input terminal
- terminal
- inverting input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 4
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
- H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
- H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
Description
電力増幅回路は、非反転入力端子が第2の信号入力端子に接続された第2のオペアンプを備える。電力増幅回路は、一端が前記第2のオペアンプの反転入力端子に接続され、他端が前記第2の抵抗の他端に接続された第3の抵抗を備える。電力増幅回路は、前記第2のオペアンプの出力端子と前記第2のオペアンプの反転入力端子との間に接続された第4の抵抗を備える。電力増幅回路は、非反転入力端子が前記第1のオペアンプの出力端子に接続され、反転入力端子が前記第2のオペアンプの出力端子に接続され、非反転出力端子が第1の信号出力端子に接続され、反転出力端子が第2の信号出力端子に接続され、差動利得を一定に保つ全差動オペアンプを備える。電力増幅回路は、前記第2の抵抗の他端と接地との間に接続されたスイッチ回路を備える。電力増幅回路は、前記第1の信号入力端子と基準電圧が印加される基準端子との間に接続された第1の入力抵抗を備える。電力増幅回路は、前記第2の信号入力端子と前記基準端子との間に接続された第2の入力抵抗を備える。電力増幅回路は、電源電圧を監視し、前記電源電圧の値に応じて前記スイッチ回路を制御する中点電位制御回路と、を備える。
先ず、実施形態の比較対象として、アイドリングストップ対応していない基本的な電力増幅回路について説明する。
K1=1+R1/R2=1+Ra/Ra=2 (1)
KA=K1−K2=2−0=2 (2)
K1=1+R1/(R2+R3)=1+Ra/(2Ra)=1.5 (3)
K2=−R4/(R2+R3)=−Ra/2Ra=−0.5 (4)
KA=K1−K2=1.5−(−0.5)=2 (5)
スイッチ回路SWがオフ状態であるので、第1のオペアンプOP1と第2のオペアンプOP2の出力電位は、ほぼ基準端子Trefと同電位となり、電源電圧Vbatの1/4となる。
Vth=2Vref+Vhr (6)
図5において、電源電圧Vbatの波形は、典型的なアイドリングストップ後のエンジ
2 SVRフィルタ
3 全差動オペアンプ
100 電力増幅回路
R1 第1の抵抗
R2 第2の抵抗
R3 第3の抵抗
R4 第4の抵抗
R5 第5の抵抗
R6 第6の抵抗
R7 第7の抵抗
R8 第8の抵抗
R9 第9の抵抗
R10 第10の抵抗
R11 第1の入力抵抗
R12 第2の入力抵抗
OP1 第1のオペアンプ
OP2 第2のオペアンプ
OP3 第3のオペアンプ
OP4 第4のオペアンプ
SW スイッチ回路
Claims (10)
- 非反転入力端子が第1の信号入力端子に接続された第1のオペアンプと、
前記第1のオペアンプの出力端子と前記第1のオペアンプの反転入力端子との間に接続された第1の抵抗と、
一端が前記第1のオペアンプの反転入力端子に接続された第2の抵抗と、
非反転入力端子が第2の信号入力端子に接続された第2のオペアンプと、
一端が前記第2のオペアンプの反転入力端子に接続され、他端が前記第2の抵抗の他端に接続された第3の抵抗と、
前記第2のオペアンプの出力端子と前記第2のオペアンプの反転入力端子との間に接続された第4の抵抗と、
非反転入力端子が前記第1のオペアンプの出力端子に接続され、反転入力端子が前記第2のオペアンプの出力端子に接続され、非反転出力端子が第1の信号出力端子に接続され、反転出力端子が第2の信号出力端子に接続され、差動利得を一定に保つ全差動オペアンプと、
前記第2の抵抗の他端と接地との間に接続されたスイッチ回路と、
前記第1の信号入力端子と基準電圧が印加される基準端子との間に接続された第1の入力抵抗と、
前記第2の信号入力端子と前記基準端子との間に接続された第2の入力抵抗と、
電源電圧を監視し、前記電源電圧の値に応じて前記スイッチ回路を制御する中点電位制御回路と、を備え、
前記中点電位制御回路は、
前記電源電圧が予め設定された切替閾値以上である場合には、前記スイッチ回路をオンし、
一方、前記電源電圧が前記切替閾値未満である場合には、前記スイッチ回路をオフする
ことを特徴とする電力増幅回路。 - 前記切替閾値は、前記第1および第2のオペアンプが動作して所定の信号を出力することができる電源電圧の値である
ことを特徴とする請求項1に記載の電力増幅回路。 - 前記切替閾値は、前記基準電圧に基づいて設定されることを特徴とする請求項1または2に記載の電力増幅回路。
- 前記中点電位制御回路は、
前記電源電圧と前記基準電圧とを比較した結果に基づいて、前記スイッチ回路を制御することを特徴とする請求項3に記載の電力増幅回路。 - 前記切替閾値は、安定時の電源電圧の2分の1よりも高く設定されることを特徴とする請求項1ないし4のいずれか一項に記載の電力増幅回路。
- 前記基準電圧は、SVRフィルタにより、前記基準端子に供給され、
前記SVRフィルタは、前記電源電圧を前記電源電圧の中間電圧よりも低い値に分圧して前記基準電圧を生成し、且つ、生成した前記基準電圧に対する電源電圧変動除去比を、前記基準端子と接地との間に接続されたキャパシタにより、高めている
ことを特徴とする請求項1ないし5のいずれか一項に記載の電力増幅回路。 - 前記基準電圧は、前記電源電圧の4分の1に設定されることを特徴とする請求項1ないし6のいずれか一項に記載の電力増幅回路。
- 前記第1、第2、第3、および第4の抵抗は、同じ第1の抵抗値をそれぞれ有することを特徴とする請求項1ないし7のいずれか一項に記載の電力増幅回路。
- 前記全差動オペアンプは、
一端が前記全差動オペアンプの非反転入力端子に接続された第5の抵抗と、
一端が前記全差動オペアンプの反転入力端子に接続された第6の抵抗と、
一端が前記第5の抵抗の他端に接続された第7の抵抗と、
一端が前記第6の抵抗の他端に接続された第8の抵抗と、
非反転入力端子が前記第5の抵抗の他端に接続され、反転入力端子が前記第8の抵抗の他端に接続され、出力端子が前記全差動オペアンプの非反転出力端子に接続された第3のオペアンプと、
前記第3のオペアンプの出力端子と前記第3のオペアンプの反転入力端子との間に接続された第9の抵抗と、
非反転入力端子が前記第6の抵抗の他端に接続され、反転入力端子が前記第7の抵抗の他端に接続され、出力端子が前記全差動オペアンプの反転出力端子に接続された第4のオペアンプと、
前記第4のオペアンプの出力端子と前記第4のオペアンプの反転入力端子との間に接続された第10の抵抗と、を有する
ことを特徴とする請求項1ないし8のいずれか一項に記載の電力増幅回路。 - 前記第5および第6の抵抗は、同じ第2の抵抗値をそれぞれ有し、
前記第9および第10の抵抗は、同じ第3の抵抗値をそれぞれ有し、
前記第7および第8の抵抗の抵抗値は、前記第3の抵抗値よりも小さいことを特徴とする請求項9に記載の電力増幅回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011176970A JP5498998B2 (ja) | 2011-08-12 | 2011-08-12 | 電力増幅回路 |
US13/418,594 US8552799B2 (en) | 2011-08-12 | 2012-03-13 | Power amplifying circuit |
CN201210068859.7A CN102931929B (zh) | 2011-08-12 | 2012-03-15 | 功率放大电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011176970A JP5498998B2 (ja) | 2011-08-12 | 2011-08-12 | 電力増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013042285A JP2013042285A (ja) | 2013-02-28 |
JP5498998B2 true JP5498998B2 (ja) | 2014-05-21 |
Family
ID=47646659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011176970A Active JP5498998B2 (ja) | 2011-08-12 | 2011-08-12 | 電力増幅回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8552799B2 (ja) |
JP (1) | JP5498998B2 (ja) |
CN (1) | CN102931929B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102916657B (zh) * | 2012-10-24 | 2015-08-19 | 四川和芯微电子股份有限公司 | 高频带宽放大电路 |
JP6360453B2 (ja) | 2015-03-16 | 2018-07-18 | 株式会社東芝 | 電力増幅装置 |
JP7204440B2 (ja) | 2018-11-21 | 2023-01-16 | 株式会社東芝 | 電力増幅装置 |
CN109995343B (zh) * | 2019-03-27 | 2023-06-30 | 无锡海斯凯尔医学技术有限公司 | 阻抗匹配装置及超声成像*** |
CN116760379A (zh) * | 2023-08-21 | 2023-09-15 | 长春精意科技有限公司 | 一种通信***设备的信号功率控制电路 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4337441A (en) * | 1980-02-11 | 1982-06-29 | Tektronix, Inc. | Supply-voltage driver for a differential amplifier |
JPH0112411Y2 (ja) * | 1980-09-22 | 1989-04-11 | ||
JPH0736499B2 (ja) * | 1989-10-06 | 1995-04-19 | 日本電気アイシーマイコンシステム株式会社 | 電力増幅回路 |
JPH03283804A (ja) | 1990-03-30 | 1991-12-13 | Hitachi Ltd | 音響増幅器 |
JP2665072B2 (ja) * | 1991-05-21 | 1997-10-22 | 日本電気アイシーマイコンシステム株式会社 | 増幅回路 |
US5987375A (en) | 1996-02-14 | 1999-11-16 | Visteon Technologies, Llc | Method and apparatus for selecting a destination in a vehicle navigation system |
JP3260098B2 (ja) * | 1997-06-03 | 2002-02-25 | 松下電器産業株式会社 | Btl増幅装置 |
JP3881448B2 (ja) | 1998-03-31 | 2007-02-14 | 株式会社東芝 | 電力増幅回路 |
JP3071700U (ja) * | 2000-03-13 | 2000-09-14 | 船井電機株式会社 | オーディオ信号出力回路 |
JP2003273655A (ja) * | 2002-03-13 | 2003-09-26 | Nec Saitama Ltd | 駆動回路制御装置及び携帯端末装置 |
JP4342245B2 (ja) * | 2003-08-26 | 2009-10-14 | 三洋電機株式会社 | ショック音抑制回路 |
DE60317806T2 (de) * | 2003-12-23 | 2008-10-30 | Stmicroelectronics S.R.L., Agrate Brianza | Verfahren zum Verhindern abrupter Spannungsänderungen am Ausgang eines Verstärkerpaars und Regelschaltung für ein selbstkonfigurierendes Verstärkerpaar in einer Brückenkonfiguration |
TWI260141B (en) * | 2004-11-25 | 2006-08-11 | Sunplus Technology Co Ltd | Apparatus for removing DC offset and amplifying signal with variable gain simultaneously |
JP4738090B2 (ja) | 2005-08-05 | 2011-08-03 | 株式会社東芝 | Btl方式の増幅回路 |
US7525375B2 (en) * | 2005-12-20 | 2009-04-28 | Mettler-Toledo Ag | Method of correcting the output signal of an analog amplifier, amplifier module and measuring device |
JP2009278583A (ja) * | 2008-05-19 | 2009-11-26 | Toshiba Corp | Btlアンプ |
JP2011182384A (ja) | 2010-02-05 | 2011-09-15 | Toshiba Corp | 増幅器 |
-
2011
- 2011-08-12 JP JP2011176970A patent/JP5498998B2/ja active Active
-
2012
- 2012-03-13 US US13/418,594 patent/US8552799B2/en active Active
- 2012-03-15 CN CN201210068859.7A patent/CN102931929B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102931929A (zh) | 2013-02-13 |
CN102931929B (zh) | 2015-09-02 |
US20130038395A1 (en) | 2013-02-14 |
US8552799B2 (en) | 2013-10-08 |
JP2013042285A (ja) | 2013-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5498998B2 (ja) | 電力増幅回路 | |
JP6491520B2 (ja) | リニア電源回路 | |
JP6038516B2 (ja) | ボルテージレギュレータ | |
JP6006913B2 (ja) | 電流制限回路及び電源回路 | |
JP2012022537A (ja) | 圧電アクチュエータ駆動装置 | |
JP2017134557A (ja) | レギュレータ用半導体集積回路 | |
JP2015130744A (ja) | 電源回路 | |
US11772586B2 (en) | Linear power supply circuit | |
JP2017054253A (ja) | 電圧レギュレータ回路 | |
JP2015180148A (ja) | 電源回路 | |
JP2019062647A (ja) | 電源装置 | |
JP2014006794A (ja) | レギュレータ | |
JP2014126908A (ja) | 定電圧電源装置 | |
JP4655154B2 (ja) | ウィンドウコンパレータ回路 | |
JP2009093446A (ja) | 電圧制御回路 | |
JP2016115206A (ja) | リファレンス回路 | |
JP2013232055A (ja) | 電源回路 | |
JP2017168986A (ja) | 半導体装置 | |
JP5810935B2 (ja) | スイッチングアンプ | |
JP6108617B2 (ja) | 電圧レギュレータ回路 | |
JP2019106679A (ja) | 増幅装置 | |
JP2018022632A (ja) | リレー駆動回路 | |
JP2016086284A (ja) | ミュート回路、及び、スイッチングアンプ | |
JP4465419B2 (ja) | 極性反転回路 | |
JP4613932B2 (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140310 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5498998 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |