CN1909364A - Btl方式的放大电路 - Google Patents

Abstract

本发明提供一种BTL方式的放大电路，具备第1运算放大电路，输出与输入到信号输入端子的输入信号同相的输出信号；第2运算放大电路，输出与所述输入信号反相的输出信号；分压电路，产生所述输入信号的中间电压；第1电阻元件，连接于所述第1运算放大电路的输出端子与反相输入端子之间；第2电阻元件和第3电阻元件，串联连接于所述第1运算放大电路的反相输入端子与第2运算放大电路的反相输入端子之间；第4电阻元件，连接于所述第2运算放大电路的输出端子与反相输入端子之间；和阻抗变换电路，连接于所述分压电路的中间电压节点与所述第2电阻元件和第3电阻元件的串联连接节点之间。

Description

BTL方式的放大电路

相关申请的交叉引用

本申请基于并主张2005年8月5日提交的在先日本专利申请2005-228462的优先权，这里引入并参照其全部内容。

技术领域

本发明涉及一种放大电路，尤其涉及一种音频用BTL(BridgeTied Load)方式的功率放大器(BTL功率放大器)，例如用于高输出规格的汽车音频用功率放大器。

背景技术

就以前的BTL功率放大器而言，输入信号Vin被作为前置放大器的gm放大器进行电压-电流变换(V-I变换)后，变为BTL信号电流，输出到第1和第2电阻元件串联连接的电路。第1和第2电阻元件的串联连接节点连接于基准输入端子。第1电阻元件中产生的电压被第1运算放大器(运算放大电路)放大，作为与输入信号Vin同相的正相输出电压VoutP，从第1运算放大器输出。另一方面，第2电阻元件中产生的电压被第2运算放大器放大，作为与输入信号Vin反相的反相输出电压VoutM，从第2运算放大器输出。第1运算放大器的闭环增益GvP和第2运算放大器的闭环增益GvM由下式(1)、(2)提供。

$\mathrm{GvP}=\frac{\mathrm{VoutP}}{\mathrm{Vin}}=\mathrm{gm}\·R3\·\frac{R1+R2}{R2}...\left(1\right)$

$\mathrm{GvM}=\frac{\mathrm{VoutM}}{\mathrm{Vin}}=-\mathrm{gm}\·R6\·\frac{R4+R5}{R5}...\left(2\right)$

若将第1运算放大器与第2运算放大器的反馈量分别设为f1和f2，则f1、f2由下式(3)、(4)提供。

$f1=\frac{R2}{R1+R2}...\left(3\right)$

$f2=\frac{R5}{R4+R5}...\left(4\right)$

由于该反馈量不取决于频率而为恒定值，所以上述构成的BTL功率放大器在振荡稳定性上优良。另外，通过使第1运算放大器与第2运算放大器的电路结构相同，上述结构的BTL功率放大器还得到了电路对称性，从而具有易于设计的优点。

但是，上述构成的功率放大器由于第1运算放大器和第2运算放大器会放大由gm放大器产生的噪声或补偿电压，所以不利于低噪声或低补偿电压的功率放大。尤其是在将上述构成的电路适用于集成电路化的音频功率放大器等的情况下，若噪声大，则音质恶化，若补偿电压大，则POP噪声变大。为了得到低补偿电压，要求构成gm放大器的元件具有高精度，所以还必需增大gm放大器的芯片面积。

另外，上述构成的BTL功率放大器电路中的前置放大器、即gm放大器的一个具体例公开于特开平4-343506中。

发明内容

根据本发明的一个方面，提供一种BTL方式的放大电路，具备：

第1运算放大电路，输出与输入到信号输入端子的输入信号同相的输出信号；

第2运算放大电路，输出与所述输入信号反相的输出信号；

分压电路，产生所述输入信号的中间电压；

第1电阻元件，连接于所述第1运算放大电路的输出端子与反相输入端子之间；

第2电阻元件和第3电阻元件，串联连接于所述第1运算放大电路的反相输入端子与第2运算放大电路的反相输入端子之间；

第4电阻元件，连接于所述第2运算放大电路的输出端子与反相输入端子之间；和

阻抗变换电路，连接于所述分压电路的中间电压节点与所述第2电阻元件和第3电阻元件的串联连接节点之间。

根据本发明的另一方面，提供一种BTL方式的放大电路，具备：

第1运算放大电路，输出与输入到信号输入端子的输入信号同相的输出信号；

第2运算放大电路，输出与所述输入信号反相的输出信号；

中间电压产生电路，产生所述输入信号的中间电压；

第1反馈电路，连接于所述第1运算放大电路的输出端子与反相输入端子之间；

串联电阻电路，包括串联连接于所述第1运算放大电路的反相输入端子与第2运算放大电路的反相输入端子之间的串联电阻；

第2反馈电路，连接于所述第2运算放大电路的输出端子与反相输入端子之间；和

阻抗变换电路，连接于所述中间电压产生电路的中间电压输出节点与所述串联电阻电路的串联电阻的串联连接节点之间。

附图说明

图1是本发明第1实施方式的BTL功率放大器的电路图。

图2是表示图1电路的动作的波形图。

图3是详细表示图1中BTL功率放大器电路中的缓冲器放大器的构成图。

图4是表示第1实施方式的变形例的BTL功率放大器的电路图。

图5是本发明第2实施方式的BTL功率放大器的电路图。

图6是与本发明实施方式的BTL功率放大器比较用的BTL功率放大器的电路图。

图7是表示图6的电路动作的波形图。

具体实施方式

首先，在说明本发明的实施方式的BTL方式的放大电路之前，用图6来说明改善了现有例的、与本发明实施方式的BTL方式的放大电路比较用的放大电路。

图6是以现有功率放大器的缺点为对策的BTL功率放大器的电路图。在图6的BTL功率放大器中，向运算放大器1的正相输入端子(+)输入输入信号Vin，从构成BTL功率放大器的一个输出端子的其正相输出端子71输出输出电压VoutP。向运算放大器2的正相输入端子(+)输入基准电压Ref，从构成BTL功率放大器的另一输出端子的其反相输出端子72输出输出电压VoutM。在正相输出端子71与作为运算放大器1的反相输入端子(-)的A点之间，连接反馈用电阻元件R1，在反相输出端子72与作为运算放大器2的反相输入端子(-)的C点之间，连接反馈用电阻元件R3。在A点与C点之间，连接电阻元件R2。

在图6所示的BTL功率放大器中，由于根据输入信号Vin得到BTL输出信号，所以不再需要在以前的BTL功率放大器中使用的gm放大器60，可期待低噪声或低输出补偿电压。但是，在图6的BTL功率放大器中，存在(1)最大输出功率不能取大值、(2)振荡稳定性低等问题。下面，参照图7所示的波形图来详细说明图6的电路的动作和问题。

(1)下面说明最大输出功率不能取大值这一点。例如，考虑运算放大器1的输出电压VoutP被钳位的前后的动作。输入输入电压Vin，在运算放大器1的输出电压VoutP未被钳位的情况下，由于运算放大器1的正相输入端子(+)与A点的电位变为大致相同的电位(虚拟接地成立)，所以输入电压Vin的变化在A点原样呈现。由此，流入电阻元件R2的电流变为对应于输入电压Vin的电流，流入电阻元件R2的电流原样流入电阻元件R3，所以输出与运算放大器1的输出电压VoutP反转后的信号，作为运算放大器2的输出电压VoutM。

现在，考察输出电压VoutP、VoutM均未被钳位的情况。若用i(R2)表示流入电阻元件R2的AC(交流)电流，则输出电压VoutP、VoutM由下式(5)、(6)提供，运算放大器1的闭环增益GvP与运算放大器2的闭环增益GvM由下式(7)、(8)提供。

$\mathrm{VoutP}=\mathrm{Vin}+R1\·i\left(R2\right)=\mathrm{Vin}+\frac{R1}{R2}\mathrm{Vin}...\left(5\right)$

$\mathrm{VoutM}=-R3\·i\left(R2\right)=-\frac{R3}{R2}\mathrm{Vin}...\left(6\right)$

$\mathrm{GvP}=\frac{\mathrm{VoutP}}{\mathrm{Vin}}=(1+\frac{R1}{R2})=\frac{R1+R2}{R2}...\left(7\right)$

$\mathrm{GvM}=\frac{\mathrm{VoutM}}{\mathrm{Vin}}=-\frac{R3}{R2}...\left(8\right)$

另一方面，在输入电压Vin进一步变大，运算放大器1的输出电压VoutP被钳位的情况下，变为运算放大器1的正相输入端子(+)与A点的虚拟接地已经不成立的所谓脱离反馈的状态，即便输入电压Vin进一步增加，流入电阻元件R2的电流也不再变化，而成为i(R2)＝0的状态。若将该状态代入式(5)-(8)，则在运算放大器1的输出电压VoutP被钳位的最后，可知运算放大器2的增益GvM也变为0。即，即便假设运算放大器2的输出电压VoutM未被钳位，也不能进一步驱动运算放大器2的输出，得到进一步放大的输出功率。

即，在图6的功率放大器中，为了不损害最大输出功率，必需使运算放大器1、2的闭环增益GvP、GvM一致，另外，使运算放大器1、2各自的驱动侧和负荷侧的输出晶体管的导通电阻无差异，且基准电压Ref相对于电源电压Vcc大致为中间电压(Vcc/2)。若基准电压Ref从Vcc/2起发生变动，则在各运算放大器1、2的钳位时，在运算放大器1、2各自的驱动侧和负荷侧的输出晶体管的输出残留电压上产生差异，从而损害最大输出功率。为了不损害最大输出功率的取得，必需将驱动侧和负荷侧的输出晶体管的输出残留电压减小到一般由运算放大器的输出晶体管的导通电阻确定的限度。但是，由于不能期待构成功率放大器的元件的最大程度的高精度，因此，损害最大输出功率。

(2)下面说明振荡稳定性低这一点。通常，例举反馈量作为确定负反馈放大电路的振荡稳定性的主要因素。反馈量越多，则负反馈放大电路越易振荡，这是公知的事实，但在图6所示的功率放大器的情况下，就高频输入信号而言，具有反馈量大、易振荡的性质。

这里，计算作为A点与运算放大器1的输出电压VoutP的电压之比的反馈量f1。从电阻元件R2侧看C点的阻抗Z2由下式(9)提供。

$Z2=\frac{\mathrm{Vb}}{i}=\frac{\mathrm{Vb}}{\frac{\mathrm{Vb}-\mathrm{VoutM}}{R3}}=\frac{R3}{1+a2}...\left(9\right)$

其中，a2是运算放大器2的开环增益，Vb是B点的电压，VoutM＝-a2×Vb。因此，f1变为下式(10)。

$f1=\frac{R2+\frac{R3}{1+a2}}{R2+\frac{R3}{1+a2}+R1}...\left(10\right)$

其中，已知a2通常具有频率特性，在高频下变小。从式(10)可知，f1具有频率依赖性，在频率高时变大。例如，在设R1＝3.6kΩ、R2＝400Ω、R3＝4kΩ的情况下，可知在a2足够大的低频下，f1＝0.1，相反，在a2＝1的高频下，f1也为0.4。即，在图6的功率放大器中，存在由于高频输入中的反馈量增加而使振荡稳定性差(高频噪声重叠于输出电压上)的缺点。

下面，参照附图来说明本发明的实施方式。在下面的说明中，向图中共同的部分附加相同的参照符号。

<第1实施方式>

图1是本发明第1实施方式的BTL功率放大器的电路图。

在图1的BTL功率放大器中，从信号输入端子10向第1运算放大器(运算放大电路)1的正相输入端子(+)输入输入电压Vin，从构成BTL功率放大器的一个输出端子的其正相输出端子11输出与输入电压Vin同相的输出电压VoutP。在运算放大器1的输出端子与作为反相输入端子(-)的A点之间，连接反馈用第1电阻元件R1。

在运算放大器1的反相输入端子(-)与第2运算放大器2的反相输入端子(-)之间，串联连接第2电阻元件R2和第3电阻元件R3。

从基准电压端子13向第2运算放大器2的正相输入端子(+)输入基准电压Ref，从构成BTL功率放大器的另一输出端子的其输出端子输出与输入电压Vin反相的输出电压VoutM。在运算放大器2的输出端子与作为反相输入端子(-)的C点之间，连接反馈用第4电阻元件R4。

在信号输入端子10与基准电压端子13之间，连接产生输入电压Vin的中间电压的分压电路14。该分压电路14串联连接第5电阻元件Rin1和第6电阻元件Rin2，在中间电压节点D点与第2电阻元件R2和第3电阻元件R3的串联连接节点B点之间，连接阻抗变换电路3。其中，第2电阻元件R2和第3电阻元件R3的电阻值之比为1∶n(任意数)，第5电阻元件Rin1和第6电阻元件Rin2的电阻值之比与第2电阻元件R2和第3电阻元件R3的电阻值之比相等。

下面，参照图2所示的波形图来说明图1的BTL功率放大器的动作。在本例中，电阻元件Rin1与Rin2的电阻值之比、电阻元件R2与R3的电阻值之比分别为1∶1。即，Rin1＝Rin2＝Rin/2，R2＝R3。阻抗变换电路3若为增益1的缓冲放大器3，则在中间电压节点D点产生Vin/2的电压。

(a)首先，考察图1的BTL功率放大器的最大输出功率。现在，考虑运算放大器1、2的各输出电压VoutP、VoutM均未被钳位的情况。

若将运算放大器1的开环增益与运算放大器2的开环增益分别设为a1、a2，则如果a1、a2足够大，则运算放大器1的正相输入端子(+)与A点之间的电压大致为0(虚拟接地成立)，而且运算放大器2的正相输入端子(+)与C点之间的电压也大致为0。由此，在R2与R3的串联连接节点(B点)也产生Vin/2的电压。

因此，只要在D点与B点之间连接有增益1的缓冲放大器3，则缓冲放大器3不会产生电流提供和吸收。换言之，在动作上与没有缓冲放大器3时无异。其中，若用i(R2)表示流入电阻元件R2的AC电流，用i(R3)表示流入电阻元件R3的AC电流，则i(R2)、i(R3)由下式(11)提供。

$i\left(R2\right)=i\left(R3\right)=\frac{\mathrm{Vin}}{R2+R3}=\frac{\mathrm{Vin}}{2\&times;R2}...\left(11\right)$

式(11)中的i(R2)与i(R3)经由电阻元件R1从运算放大器1的输出端子被提供，再经由电阻元件R4流入运算放大器2的输出端子。在运算放大器1的输出电压VoutP与运算放大器2的输出电压VoutM均未被钳位的情况下，VoutP、VoutM分别由下式(12)、(13)提供，运算放大器1的闭环增益GvP与运算放大器2的闭环增益GvM由下式(14)、(15)提供。

$\mathrm{VoutP}=\mathrm{Vin}+R1\&CenterDot;i\left(R2\right)=\mathrm{Vin}+\frac{R1}{2\&times;R2}\mathrm{Vin}...\left(12\right)$

$\mathrm{VoutM}=-R4\&CenterDot;i\left(R3\right)=-\frac{R4}{2\&times;R2}\mathrm{Vin}...\left(13\right)$

$\mathrm{GvP}=\frac{\mathrm{VoutP}}{\mathrm{Vin}}=(1+\frac{R1}{2\&times;R2})=\frac{R1+2\&CenterDot;R2}{2\&CenterDot;R2}...\left(14\right)$

$\mathrm{GvM}=\frac{\mathrm{VoutM}}{\mathrm{Vin}}=-\frac{R4}{2\&CenterDot;R2}...\left(15\right)$

因此，输出相位彼此反转的信号作为运算放大器1的输出电压VoutP与运算放大器2的输出电压VoutM，并得到BTL输出信号。

另一方面，考虑Vin进一步变大，运算放大器1的输出电压VoutP与运算放大器2的输出电压VoutM之一被钳位的情况，例如只有运算放大器1的输出电压VoutP被钳位的情况。在这种情况下，尽管运算放大器1的正相输入端子(+)与A点的虚拟接地已不成立(变为所谓脱离反馈的状态)，但由于缓冲放大器3的输出为Vin/2，所以变为电阻元件R3、R4由缓冲放大器3驱动。在这种情况下，i(R3)由下式(16)提供，VoutM和运算放大器2的闭环增益GvM分别由下式(17)、(18)提供。

$i\left(R3\right)=\frac{\mathrm{Vin}}{2}\&times;\frac{1}{R3}=\frac{\mathrm{Vin}}{2\&times;R2}...\left(16\right)$

$\mathrm{VoutM}=-R4\&CenterDot;i\left(R3\right)=-\frac{R4}{2\&times;R2}\mathrm{Vin}...\left(17\right)$

$\mathrm{GvM}=\frac{\mathrm{VoutM}}{\mathrm{Vin}}=-\frac{R4}{2\&CenterDot;R2}...\left(18\right)$

其中，请注意式(16)所示的电流值与式(11)所示的在钳位之前的电流值相等。即，利用缓冲放大器3的效应，能够在作为运算放大器1的输出电压的VoutP被钳位的前后，使未被钳位的运算放大器2的增益不发生变化地具有放大作用(实质上增大输出振幅)。该缓冲放大器3的振幅修正作用持续到运算放大器1的输出电压VoutP与运算放大器2的输出电压VoutM均被钳位为止。在运算放大器1的输出电压VoutP与运算放大器2的输出电压VoutM双方都被钳位的情况下，缓冲放大器3进行放大，但得不到振幅修正作用。

因此，在第1实施方式的BTL功率放大器中，在运算放大器1、2的闭环增益GvP、GvM不一致的情况、或各运算放大器1、2的钳位时的输出残留电压(一般由运算放大器的输出晶体管的导通电阻确定的电压)有差异的情况、或各运算放大器1、2无信号时的输出电位不同的情况下，可将运算放大器1与运算放大器2各自的驱动侧和负荷侧的输出晶体管的输出残留电压减小到一般由运算放大器的输出晶体管的导通电阻确定的限度，所以BTL功率放大器可充分地进行驱动，并能够充分大地得到BTL功率放大器的最大输出功率。

(b)下面，考察图1的BTL功率放大器的振荡稳定性。现在计算作为A点电压与运算放大器1的输出电压VoutP之比的反馈量f1。如前所述，在开环增益a1、a2充分高的低频下，由于不会产生缓冲放大器3向B点提供电流或从B点吸收电流，所以缓冲放大器3的输出阻抗与反馈量f1无关。即，低频下的反馈量f1大致由下式(19)表示。

$f1=\frac{R2+R3}{R1+R2+R3}...\left(19\right)$

另一方面，在开环增益a1、a2变小的高频(例如数百KHz-数MHz)下，缓冲放大器3的输出阻抗对反馈量f1产生影响。若简单地进行估计，则从电阻元件R3侧看C点的阻抗Zc由下式(20)表示。

$\mathrm{Zc}=\frac{\mathrm{Vc}}{i\left(R4\right)}=\frac{\mathrm{Vc}}{\frac{\mathrm{Vc}-\mathrm{VoutM}}{R4}}=\frac{R4}{1+a2}...\left(20\right)$

其中，a2是运算放大器2的开环增益，Vc是C点的端子电压，VoutM＝-a2×Vc。若设缓冲放大器3的输出阻抗为r0，则从电阻元件R2侧看B点的阻抗Zb大致由下式(21)表示。在由射极追随器电路等构成缓冲放大器3的情况下，由于通常高频特性优于运算放大器1或运算放大器2，所以就阻抗Zb而言，管理性地成为r0。

Zb≈r0//(R3+Zc)≈r0                    …(21)

由此，高频下的反馈量f1由下式(22)表示。

$f1=\frac{R2+\mathrm{Zb}}{R1+R2+\mathrm{Zb}}=\frac{R2+r0}{R1+R2+r0}...\left(22\right)$

因此，通过使用输入阻抗高、输出阻抗低的宽带射极追随器等作为缓冲放大器3，即便在高频下，反馈量f1也不会异常地高，从而能够提高BTL功率放大器的振荡稳定性。

另外，由于在缓冲放大器3的输入和输出间产生的补偿电压均匀施加于R2与R3，所以BTL输出VoutP、VoutM之间的补偿电压并不增加。即，不必使用低补偿电压的高精度放大器作为缓冲放大器3，只要使用容易设计的射极追随器等即可。并且，在图1的BTL功率放大器中，由于不再需要根据Vin得到BTL输出信号的前置放大器，所以与采用前置放大器的情况相比，可期待低补偿电压化或低噪声化。

因此，依据图1的BTL功率放大器，可通过简单的构成，不损害最大输出功率地实现输出补偿电压或噪声低、振荡稳定性好、高性能的BTL功率放大器。尤其最适用于重视最大输出功率的高输出规格的汽车音频用功率放大器中。

<第1实施方式的具体例>

图3是详细表示图1的BTL功率放大器电路中缓冲放大器的构成图。

在图3的BTL功率放大器的缓冲放大器3中，npn晶体管Q1的基极连接于输入节点D点，集电极连接于电源节点Vcc，发射极经恒流源I1连接于接地节点Vss。pnp晶体管Q2的基极连接于缓冲放大器3的输入节点D点，集电极连接于接地节点Vss，在电源节点Vcc与发射极之间连接恒流源I2。npn晶体管Q3的基极连接于pnp晶体管Q2的发射极，集电极连接于电源节点Vcc，发射极连接于缓冲放大器3的输出节点B点。pnp晶体管Q4的基极连接于npn晶体管Q1的发射极，集电极连接于接地节点Vss，发射极连接于缓冲放大器3的输出节点B点。

<第1实施方式的变形例>

图4是表示第1实施方式的变形例的BTL功率放大器的电路图。

图4所示的电路与参照图1所述的电路相比，不同之处在于在缓冲放大器3的输出节点与B点之间连接有电阻元件R5，其它相同。

<第2实施方式>

图5是本发明第2实施方式的BTL功率放大器的电路图。

图5所示的BTL功率放大器与参照图1所示的所述第2实施方式的BTL功率放大器的不同之处在于，在信号输入端子10与运算放大器1的正相输入端子(+)之间，连接有输入保护用电阻元件R6，在交流接地(ACGND)端子15与运算放大器2的正相输入端子(+)之间，连接有输入保护用电阻元件R7，在基准输入(Ref)端子13与交流接地端子15之间，串联连接有电阻元件Rin3和Rin4。

因此，可使从基准输入(Ref)端子13看到的运算放大器1的正相输入端子与运算放大器2的正相输入端子的阻抗相匹配。

对本领域技术人员而言，其它优点和变更将是显而易见的。因此，本发明在保护范围方面不限于这里示出和描述的特定细节和代表性的实施例。因此，在不脱离后附权利要求及其等同描述所定义的一般发明原理的精神或范围下，可进行各种变更。

Claims (20)

1、一种BTL方式的放大电路，具备：

第1运算放大电路，输出与输入到信号输入端子的输入信号同相的输出信号；

第2运算放大电路，输出与所述输入信号反相的输出信号；

分压电路，产生所述输入信号的中间电压；

第1电阻元件，连接于所述第1运算放大电路的输出端子与反相输入端子之间；

第2电阻元件和第3电阻元件，串联连接于所述第1运算放大电路的反相输入端子与第2运算放大电路的反相输入端子之间；

第4电阻元件，连接于所述第2运算放大电路的输出端子与反相输入端子之间；和

阻抗变换电路，连接于所述分压电路的中间电压节点与所述第2电阻元件和第3电阻元件的串联连接节点之间。

2、根据权利要求1所述的BTL方式的放大电路，其特征在于：

所述分压电路包括串联连接于所述第1运算放大电路的正相输入端子与基准输入端子之间的第5电阻元件和第6电阻元件，第5电阻元件和第6电阻元件的电阻值之比与所述第2电阻元件和第3电阻元件的电阻值之比实质相等。

3、根据权利要求2所述的BTL方式的放大电路，其特征在于：

所述第5电阻元件和第6电阻元件的电阻值之比、第2电阻元件和第3电阻元件的电阻值比均为1∶1。

4、根据权利要求1所述的BTL方式的放大电路，其特征在于：

所述第1运算放大电路的正相输入端子连接于所述信号输入端子，所述第2运算放大电路的正相输入端子连接于基准输入端子。

5、根据权利要求1所述的BTL方式的放大电路，其特征在于：

还具备连接于所述阻抗变换电路的输出端子与所述第2电阻元件和第3电阻元件的串联连接节点之间的电阻元件。

6、根据权利要求2所述的BTL方式的放大电路，其特征在于：

还具备连接于所述信号输入端子与所述第1运算放大电路的正相输入端子之间的第7电阻元件、连接于交流接地端子与所述第2运算放大电路的正相输入端子之间的第8电阻元件、连接于所述基准输入端子与所述交流接地端子之间的第9电阻元件和第10电阻元件。

7、根据权利要求1所述的BTL方式的放大电路，其特征在于：

所述阻抗变换电路包括射极追随器型电路。

8、一种BTL方式的放大电路，具备：

第1运算放大电路，输出与输入到信号输入端子的输入信号同相的输出信号；

第2运算放大电路，输出与所述输入信号反相的输出信号；

中间电压产生电路，产生所述输入信号的中间电压；

第1反馈电路，连接于所述第1运算放大电路的输出端子与反相输入端子之间；

串联电阻电路，包括串联连接于所述第1运算放大电路的反相输入端子与第2运算放大电路的反相输入端子之间的串联电阻；

第2反馈电路，连接于所述第2运算放大电路的输出端子与反相输入端子之间；和

阻抗变换电路，连接于所述中间电压产生电路的中间电压输出节点与所述串联电阻电路的串联电阻的串联连接节点之间。

9、根据权利要求8所述的BTL方式的放大电路，其特征在于：

所述中间电压产生电路包括串联连接于所述信号输入端子与基准输入端子之间的第1电阻元件和第2电阻元件，是该第1电阻元件和第2电阻元件的串联连接节点形成了所述中间电压输出节点的分压电路。

10、根据权利要求8所述的BTL方式的放大电路，其特征在于：

所述串联电阻电路包括串联连接于所述第1运算放大电路的反相输入端子与第2运算放大电路的反相输入端子之间的第1电阻元件和第2电阻元件，是该第1电阻元件和第2电阻元件的串联连接节点形成了所述串联连接节点的串联电阻电路。

11、根据权利要求8所述的BTL方式的放大电路，其特征在于：

所述中间电压产生电路包括串联连接于所述信号输入端子与基准输入端子之间的第1电阻元件和第2电阻元件，所述串联电阻电路包括串联连接于所述第1运算放大电路的反相输入端子与第2运算放大电路的反相输入端子之间的第1电阻元件和第2电阻元件，所述中间电压产生电路的第1电阻元件和第2电阻元件的电阻值之比与所述串联电阻电路的第1电阻元件和第2电阻元件的电阻值之比实质相等。

12、根据权利要求11所述的BTL方式的放大电路，其特征在于：

所述中间电压产生电路的第1电阻元件和第2电阻元件的电阻值之比和所述串联电阻电路的第1电阻元件和第2电阻元件的电阻值之比均为1∶1。

13、根据权利要求8所述的BTL方式的放大电路，其特征在于：

所述第1运算放大电路的正相输入端子连接于所述信号输入端子，所述第2运算放大电路的正相输入端子连接于基准输入端子。

14、根据权利要求8所述的BTL方式的放大电路，其特征在于：

连接于所述第1运算放大电路的输出端子与反相输入端子之间的第1反馈电路和连接于所述第2运算放大电路的输出端子与反相输入端子之间的第2反馈电路分别包括电阻元件。

15、根据权利要求8所述的BTL方式的放大电路，其特征在于：

还具备连接于所述阻抗变换电路的输出端子与所述串联电阻电路的串联电阻的串联连接节点之间的电阻元件。

16、根据权利要求8所述的BTL方式的放大电路，其特征在于：

还具备连接于所述信号输入端子与所述第1运算放大电路的正相输入端子之间的第1输入保护电路、连接于交流接地端子与所述第2运算放大电路的正相输入端子之间的第2输入保护电路、连接于所述基准输入端子与所述交流接地端子之间的电阻电路。

17、根据权利要求16所述的BTL方式的放大电路，其特征在于：

所述第1输入保护电路和第2输入保护电路分别包括电阻元件，所述电阻电路包括串联连接于所述基准输入端子与所述交流接地端子之间的第1电阻元件和第2电阻元件。

18、根据权利要求8所述的BTL方式的放大电路，其特征在于：

所述阻抗变换电路包括缓冲器放大器电路。

19、根据权利要求8所述的BTL方式的放大电路，其特征在于：

所述阻抗变换电路包括射极追随器型电路。

20、根据权利要求8所述的BTL方式的放大电路，其特征在于：

所述阻抗变换电路包括第1npn晶体管、第1pnp晶体管、第2npn晶体管和第2pnp晶体管构成，其中所述第1npn晶体管的基极连接于作为阻抗变换电路的输入节点的所述中间电压产生电路的中间电压输出节点上、集电极连接于电源节点、发射极经第1恒流源连接于接地节点，所述第1pnp晶体管的基极连接于所述中间电压产生电路的中间电压输出节点上、集电极连接于接地节点、发射极经第2恒流源连接于电源节点，所述第2npn晶体管的基极连接于第1pnp晶体管的发射极、集电极连接于电源节点、发射极连接于作为阻抗变换电路的输出节点的所述串联电阻电路的串联连接节点，所述第2pnp晶体管的基极连接于第1npn晶体管的发射极、集电极连接于接地节点、发射极连接于所述串联电阻电路的串联连接节点。

Images