JP4692733B2 - 交流交流直接電力変換器の制御装置 - Google Patents

交流交流直接電力変換器の制御装置 Download PDF

Info

Publication number
JP4692733B2
JP4692733B2 JP2005133891A JP2005133891A JP4692733B2 JP 4692733 B2 JP4692733 B2 JP 4692733B2 JP 2005133891 A JP2005133891 A JP 2005133891A JP 2005133891 A JP2005133891 A JP 2005133891A JP 4692733 B2 JP4692733 B2 JP 4692733B2
Authority
JP
Japan
Prior art keywords
input
input current
input voltage
voltage
power converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005133891A
Other languages
English (en)
Other versions
JP2006311759A (ja
Inventor
以久也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2005133891A priority Critical patent/JP4692733B2/ja
Publication of JP2006311759A publication Critical patent/JP2006311759A/ja
Application granted granted Critical
Publication of JP4692733B2 publication Critical patent/JP4692733B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Ac-Ac Conversion (AREA)

Description

本発明は、半導体スイッチング素子を用いて多相の交流電圧を任意の大きさ及び周波数の交流電圧に変換する半導体電力変換器の制御装置に関し、詳しくは、マトリクスコンバータのように電解コンデンサ等の大形のエネルギーバッファを持たずに交流電圧を直接、交流電圧に変換する直接電力変換器において、入力電流の安定化制御を行うための制御装置に関するものである。
マトリクスコンバータは、長寿命、省スペースであって入力電流を制御できるために電力回生が可能であり、電源高調波を抑制できるという特徴がある。
一方、マトリクスコンバータでは、入力電圧に高調波が含まれる場合に入力電流を正弦波に制御すると、有効電力が脈動する。この有効電力脈動は、大形のエネルギーバッファを有する電力変換器では吸収可能であるが、エネルギーバッファのないマトリクスコンバータでは、入力電圧の歪みが出力電圧を歪ませる原因となる。この出力電圧の歪みは、負荷として電動機が接続されている場合に電動機の脈動や騒音を生じさせるだけでなく、高調波電流により銅損が増加し、効率を低下させるため好ましくない。
このため、瞬時有効電力を一定にするような入力電流指令を演算し、入力電圧に高調波が含まれる場合や入力電圧が不平衡である場合にも出力電圧を歪ませないようにした制御装置が、本出願人による特願2004−80302(本願出願時において未だ出願公開されていない)として提案されている。
図3はこの先願発明の構成を示しており、10は三相交流電源、20は系統インピーダンス、30はLCフィルタ等からなる入力フィルタ、40は双方向に電流を制御可能な複数の交流スイッチSからなるマトリクスコンバータ、50は交流電動機等の負荷、60はいわゆる仮想AC/DC/AC方式を用いた制御装置である。
上記制御装置60において、電圧検出手段61はマトリクスコンバータ40の入力電圧を検出し、入力電流制御手段62は、検出された入力電圧と瞬時有効電力指令p及び瞬時無効電力指令qとから、数式1により入力電流指令を演算し、これを三相各相の入力電流指令に変換する。
なお、瞬時有効電力により入力電圧及び入力電流指令を規格化すれば、瞬時有効電力指令pは“1”となる。また、瞬時無効電力指令qをゼロとすることにより、入力力率を1に制御することができる。
整流器制御手段63は、得られた入力電流指令から、仮想的な整流器のPWMパルスパターンを演算し、インバータ制御手段64は、出力電圧指令から仮想的なインバータのPWMパルスパターンを演算する。PWMパルス合成手段65は、各制御手段63,64から出力されたPWMパルスパターン(スイッチング関数)を合成し、マトリクスコンバータ40のPWMパルスパターンを生成する。このパルスパターンに従ってマトリクスコンバータ40の交流スイッチのオンオフを制御し、所望の出力電圧を得る。
これにより、入力電圧に高調波が含まれていても常に瞬時有効電力が一定となるように入力電流を制御することができ、原理的に出力電圧の歪みは発生せず、負荷50としての電動機に脈動や騒音等を生じさせることなく高効率に運転することが可能である。
ここで、図3における系統インピーダンス20は、電源10と受電端との間の配線長やトランスの漏れインダクタンス等によるものであり、瞬時値制御では、この系統インピーダンス20が装置容量に対して無視できない場合に、制御系が不安定になる恐れがある。
図4は、図3の系統インピーダンス20及び入力フィルタ30の構成を詳細に示したものであり、Lは上記インダクタンス成分、L,C,Rは入力フィルタ30の各インピーダンスを示す。
上記の系統インピーダンス20等に起因して制御系が不安定になると、入力電流の歪みが増大し、マトリクスコンバータ40の過熱、損傷のみならず、電源10と受電端との間に接続されたトランスの損傷、破壊を招く恐れがあり、好ましくない。また、制御を安定化させるためにフィルタ等の外部装置を追加することは、装置の体積やコストの増加を招く。
更に、瞬時値制御以外でも、入力電流の歪みや不平衡が存在すると出力電圧も歪み、騒音や効率低下などが問題となる。
このように、系統インピーダンスや入力フィルタの値、マトリクスコンバータの負荷条件等によって制御系が不安定になり、入力電流が振動するという問題を解決するために、マトリクスコンバータの入力電流を補正するようにした従来技術が、非特許文献1に記載されている。
図5は、非特許文献1に記載された従来技術を示すブロック図であり、10は三相交流電源、21は系統インピーダンス、31は入力フィルタ、40はマトリクスコンバータ、51は受動負荷や誘導電動機等の負荷を示している。また、70は制御装置であり、71はマトリクスコンバータ40の入力電圧を検出する電圧検出手段、72は検出した入力電圧を振幅V及び位相角θに分離する三相/二相変換手段、73,74はそれぞれ時定数τ,τを有するローパスフィルタ、75は乗算手段、76は乗算手段75から出力される指令に基づいてマトリクスコンバータ40の交流スイッチに対するPWMパルスを生成するパルス生成手段である。
図5に示した従来技術によれば、マトリクスコンバータ40の入力電圧の振幅V及び位相角θに含まれる振動成分をローパスフィルタ73,74により除去することで入力電流指令を補正し、これによってマトリクスコンバータ40の入力電流の振動成分をある程度抑制することが可能である。
しかし、非特許文献1の従来技術では、入力電流指令の補正分がローパスフィルタ73,74の特性によって決まってしまうという問題があり、入力電流や出力電圧の歪みの抑制は未だ十分ではない。
上記の点に鑑み、出願人は、特願2005−73233(本願出願時において未だ出願公開されていない)として、入力電圧に含まれる振動成分をハイパスフィルタにより抽出し、これに補償ゲインを乗じて大きさを調節した補正成分を用いて入力電流指令を補正することにより、制御系の不安定要素となる正帰還ループのゲインを抑制して制御系全体の安定化を可能にした制御装置を既に提案した。
以下、この特願2005−73233に記載された先願発明を略述する。
この先願発明における主回路及び制御装置の全体構成は図3に示したものと実質的に同一であるが、この先願発明では、入力電流制御手段62の内部構成に特徴がある。
すなわち、入力電流制御手段62は、図3の電圧検出手段61により検出された静止座標上の入力電圧検出値vα,vβに基づいて入力電流指令を補正する機能を持つ。
図6は上記特願2005−73233に係る先願発明の第1実施形態における入力電流制御手段62の構成を示すブロック図である。
図6において、演算手段62aは、電圧検出値vα,vβから、前述した数式1に基づいて静止座標上の入力電流指令iα ,iβ を演算する。なお、演算手段62aには、規格化された瞬時有効電力指令p(=1)が入力されている。
一方、電圧検出値vα,vβをハイパスフィルタ62bに入力して入力電圧の高調波成分vαrip,vβripを抽出し、ゲイン乗算手段62cにより補償ゲインKを乗じて電流の補正項iαrip,iβripを得る。そして、加算手段62d,62eにおいて、電流指令iα ,iβ に補正項iαrip,iβripをそれぞれ加えることにより、最終的な入力電流指令iα **,iβ **を求める。すなわち、入力電流指令iα **,iβ **は数式2により与えられる。なお、数式3はハイパスフィルタ62bにより抽出される高調波成分vαrip,vβripである。
この実施形態によれば、入力電圧検出値の振動成分をハイパスフィルタ62bにより抽出し、これに補償ゲインKを乗じて大きさを調節した補正項iαrip,iβripをもとの入力電流指令iα ,iβ に加えて最終的な入力電流指令iα **,iβ **を得ているので、制御系の不安定要素となる正帰還ループのゲインを抑制し、制御系の交差角周波数を位相余有が確保できるように移動させる結果として、制御系全体の安定化が可能となった。
次に、図7は特願2005−73233に係る先願発明の第2実施形態における入力電流制御手段62のブロック図である。
この実施形態は、回転座標上の瞬時値制御により入力電流指令を補正するものであり、前述した電圧検出手段61の出力から求めた入力電圧位相θinが入力電流制御手段62に入力されている。
ここで、入力電圧位相θinは、入力電圧検出値vα,vβから数式4を用いて求める。なお、この位相θinは、PLLを用いて検出してもよい。
図7において、座標変換手段62fは、入力電圧検出値vα,vβ及び位相θinを用いて、入力角周波数ωで回転する電圧の直交座標成分v,vを演算する。次に、これらの直交座標成分v,vから、数式5に示す回転座標上の瞬時値制御により、入力電流指令i ,i を演算する。
一方、補正項idrip,iqripは、ハイパスフィルタ62h及びゲイン乗算手段62iにより、数式6のように演算される。
加算手段62j,62kは、数式7の演算により、入力電流指令i ,i に補正項idrip,iqripをそれぞれ加算して補正後の入力電流指令i **,i **を求める。
座標変換手段62lでは、これらの入力電流指令i **,i **及び位相θinを用いて静止座標上の入力電流指令iα **,iβ **を求める。以後の動作は、先願発明の第1実施形態と同様である。
次いで、特願2005−73233に係る先願発明の第3実施形態を説明する。
図8は、この実施形態における入力電流制御手段62のブロック図であり、入力電流制御手段62が、入力電圧検出値vα,vβ、入力電圧位相θin及び入力力率指令φin を用いて入力電流指令iα **,iβ **を求める。入力電流制御手段62以後の構成は、先願発明の第1,第2実施形態と同様である。
図8において、第1の演算手段62mは、受電端の電圧検出値vα,vβから入力電圧ベクトルの大きさを演算する。この入力電圧ベクトルの大きさ|Vin|は、数式8によって求められる。
ここで、瞬時有効電力Pを入力電圧ベクトルの大きさ|Vin|と入力電流ベクトルの大きさ|Iin|とを用いて表すと、数式9となる。
数式9から瞬時有効電力を1として規格化すると共にK=1として入力電流指令ベクトルの大きさ|Iin |を求めると、数式10となる。
第2の演算手段62nは、上記数式10を演算する。ここで、補正後の入力電流指令ベクトルの大きさ|Iin **|を、数式11のように仮定する。なお、|Irip|を数式12とおく。
詳細な式の変形は省略するが、数式2を極座標表示で表すと数式11と等価となる。
従って、数式11に基づいて入力電流指令ベクトルを補正し、直交二軸の入力電流指令が数式2と同一であれば、先願発明の第1実施形態と全く同様の効果を得ることができる。
以上より、数式11の入力電流指令ベクトルの大きさ|Iin **|から求めた直交二軸の入力電流指令iα **’,iβ **’が、数式2のiα **,iβ **と等価になればよい。
まず、数式11を、数式13のように直交二軸の入力電流指令iα **’,iβ **’によって表す。なお、数式13における|Iin |は数式14の通りである。
数式2を、入力位相指令θin 、入力電流指令ベクトルの大きさ|Iin |、及び補正電圧ベクトルの大きさ|Vrip|によって表すと、数式15となる。
数式13と数式15とが等価になるための補正量Δα,Δβは、数式16となる。
数式13により求めた補正後の入力電流指令iα **’,iβ **’(iα **,iβ **)によりマトリクスコンバータ40を制御すれば、先の第1,第2実施形態と同様の作用効果を得ることができる。なお、図8における第3の演算手段62oは、数式13の演算を行うものである。
また、図8において、62pは|Vin|から振動成分の大きさ|Vrip|を抽出するためのハイパスフィルタ、62qは|Vrip|に補償ゲインKを乗じて|Irip|を求めるためのゲイン乗算手段、62rはvα,vβからvαrip,vβripを求めるためのハイパスフィルタ、62s,62tは数式16を演算する除算手段、62u,62vは数式13の演算に必要な補正項を演算するための乗算手段、62wは加算手段である。
Furong Liu, Christian Klumpner, Frede Blaabjerg, "Stability Analysis and Experimental Evaluation of a Matrix Converter Drive System", IEEE, 2003, p.2059-2065
上述した特願2005−73233に係る先願発明には、以下のような問題がある。
(1)静止座標上のvα,vβをハイパスフィルタ62b,62rに入力するため、ハイパスフィルタの時定数が大きいと基本波位相が変化し、出力電圧の制御性能が悪化する。
(2)上記の(1)の制約によりハイパスフィルタの時定数を大きくできないため、系統リアクタンスが大きくなると安定化に限界がある。
(3)上記先願発明の第2実施形態(図7)、第3実施形態(図8)では、電源からの入力電圧位相θを検出する必要がある。この位相θを検出するためには、PLLまたは数式4のアークタンジェント演算を用いているが、PLLの場合は、一定に収束するまで最低でも電源半周期以上はかかる。従って、電源が確立したとしても半周期以上は運転を待機する必要があり、例えば、負荷に電動機が接続されている状態で、瞬間的な停電が発生し、復帰後に高速にトルクを出力する用途には不利となる。また、アークタンジェント演算は、マイクロプロセッサなどの演算装置に負荷がかかるだけでなく、不連続点などが存在するため演算精度に問題がある。
図9は、特願2005−73233に係る先願発明の第1実施形態を用いた安定化のシミュレーション結果を示しており、上から受電端のR相電圧v(p.u.)、系統リアクタンスのR相電流i(p.u.)、出力側にローパスフィルタを挿入した場合のU−V相出力線間電圧Vuv(p.u.)をそれぞれ示している。
このシミュレーションでは、系統リアクタンスを5%とし、図9の領域Aでは、入力電流指令iα ,iβ を数式1(特願2004−80302による)のみにより制御し、領域Bでは、数式2により補正した入力電流指令iα **,iβ **を用いた。
図9の領域Bを領域Aと比較すれば、特願2005−73233に係る先願発明によりある程度の安定化は達成されているが、最下段の出力線間電圧にひずみが生じているのがわかる。これは、系統リアクタンスが大きいため、安定化のためにハイパスフィルタ62bのカットオフ周波数を低く(時定数を長く)する必要があるためである。
つまり、特願2005−73233に係る先願発明の第1実施形態のように、静止座標上で入力電流指令を補正すると、交流成分の基本周波数とハイパスフィルタのカットオフ周波数が近くなり、基本周波数成分の位相が変化するため、入力電流指令にひずみが生じて、結果として出力電圧制御性能を悪化させることになる。
上記の理由により、系統リアクタンスが大きくなるにつれて出力電圧制御性能の悪化を招くため、ハイパスフィルタのカットオフ時定数に制約が存在する。
また、特願2005−73233に係る先願発明の第2実施形態、第3実施形態では、基本波周波数で回転する回転座標上で入力電流指令を補正するため、ハイパスフィルタの時定数に制約は存在しないが、前述した如く入力電圧位相の検出に伴なう種々の問題がある。
そこで、本発明は、前記(1),(2),(3)の課題を解決し、出力電圧制御性能の悪化も招かず、入力電圧位相の検出を必要としない安価な制御装置を提供しようとするものである。
上記課題を解決するため、請求項1に記載した発明は、大形のエネルギーバッファを用いずに交流電源電圧を任意の大きさ及び周波数の交流電圧に直接変換する交流交流直接電力変換器の制御装置であって、
電力変換器の入力電圧を検出する電圧検出手段と、この手段により得た入力電圧検出値から電力変換器の入力電流指令を演算する入力電流制御手段と、前記入力電流指令に基づいて電力変換器の出力電圧を制御する手段と、を備えた制御装置において、
前記入力電流制御手段は、
前記入力電圧検出値の直交二軸の静止座標上で表した各成分から入力電圧ベクトルを演算する演算手段と、
前記各成分及び前記入力電圧ベクトルの大きさから入力電圧位相の三角関数を演算する手段と、
前記入力電圧ベクトルに含まれる任意の周波数成分を抽出する抽出手段と、
前記周波数成分の大きさを調節するゲイン調節手段と、
前記三角関数と前記ゲイン調節手段の出力を用いて、前記周波数成分に起因した入力電流の振動を抑制するための補正量を演算する補正量生成手段と、
前記補正量を用いて前記入力電流指令を補正する補正手段と、を備えたものである。
本発明において求められる入力電圧ベクトルの入力基本波成分は直流量となるため、ハイパスフィルタ等の抽出手段のカットオフ周波数に制約はなく、基本波成分も変化しないため、出力電圧制御性能の悪化は生じない。このため、系統リアクタンスが大きくなっても安定した制御を行うことができる。
また、特願2005−73233に係る先願発明のように、PLLやアークタンジェント演算によって入力電圧位相を直接演算する必要がないので、運転待機時間の短縮、演算負荷の軽減が可能である。
以下、図に沿って本発明の実施形態を説明する。
この実施形態に係る交流交流直接電力変換器の主回路及び制御装置の全体構成は図3に示したものと実質的に同一であるが、この実施形態では、入力電流制御手段62の構成、機能に特徴がある。
まず、本実施形態における入力電流指令の補正方法を数式にて説明する。
前述した数式2から補正項Kαrip,Kβripを抜き出し、これらをiαrip,iβripとして表すと、数式17、数式18となる。なお、数式17、数式18において、HPFはハイパスフィルタの伝達関数を示す。
数式17、数式18を、直交二軸成分の静止座標上で表した入力電圧検出値vα,vβを用いて、数式19、数式20のように変形する。
ここで、電力変換器の入力電圧ベクトルVは数式21によって表される。
また、入力電圧位相θの三角関数は、数式22、数式23によって表される。
数式21、数式22、数式23を数式19、数式20に代入すると、数式24、数式25が得られる。
入力電圧ベクトルVから入力電流の振動成分の抽出を行うものとすると、数式24、数式25はそれぞれ数式26、数式27となる。
以上より、数式2における補正項Kαrip,Kβrip(つまりiαrip,iβrip)を、入力電圧ベクトルVと入力電圧位相θの三角関数とによって置き換えることが可能である。すなわち、数式26、数式27は数式2における補正項Kαrip,Kβripと等価とみなすことができる。つまり、本実施形態の特徴は、振動成分を静止座標上の交流成分vα,vβからではなく、入力電圧ベクトルVから抽出することにある。
ここで、入力電圧位相θの三角関数は、数式22、数式23に基づいてvα,vβから四則演算により演算できるため、入力電圧位相θを直接検出する必要はない。
この実施形態によれば、入力電圧ベクトルVの入力基本波成分は直流量となるため、(1)ハイパスフィルタのカットオフ周波数に制約は存在せず、基本波成分も変化しないため、出力電圧制御性能の悪化は生じない、
(2)上記(1)より、系統リアクタンスが大きくなっても安定した制御を行うことができる、
(3)入力電圧位相角θを検出する必要がないため、その検出にPLLを用いる場合に比べて運転待機時間を短くでき、また、アークタンジェント演算等に伴う演算負荷の大幅な増大を防ぐことができる。
図1は、上述した入力電流指令の補正動作を行うためのブロック図であり、図3における入力電流制御手段62の機能に相当するものである。
図1において、図3の電圧検出手段61により検出した直交二軸成分の入力電圧検出値vα,vβはベクトルの大きさ演算手段101に入力され、この演算手段101により数式21を用いて入力電圧ベクトルV(の大きさ)を演算する。次に、この入力電圧ベクトルVをハイパスフィルタ102及びゲイン調節手段103に順次入力し、数式26、数式27における三角関数cosθ,sinθを除いた振動成分を抽出する。
一方、除算手段104,105は、入力電圧検出値vα,vβ及び入力電圧ベクトルVを用いて、数式22、数式23より入力電圧位相θの三角関数cosθ,sinθを演算する。次に、補正量生成手段としての乗算手段106,107において、上記三角関数cosθ,sinθにゲイン調節手段103を介した前記振動成分をそれぞれ乗じることにより、数式26、数式27に示す補正項iαrip,iβripを生成する。
なお、図1における瞬時値制御手段108は、電圧検出値vα,vβから数式1に基づいて静止座標上の入力電流指令iα ,iβ を演算するものであり、図6における演算手段62aと実質的に同一である。
この瞬時値制御手段108から出力された入力電流指令iα ,iβ と前記補正項iαrip,iβripとを、補正手段としての加算手段109,110にてそれぞれ加算することにより、最終的な入力電流指令iα **,iβ **が求められる。以降の構成及び動作は、図6と同一である。
図1に示す実施形態では、図6と比べて、除算手段104,105や数式21を実行するルート演算手段、乗算手段106,107等が必要であるが、ハイパスフィルタ102による振動成分の抽出には直交二軸成分の入力電圧検出値vα,vβから求めた入力電圧ベクトルVのみを用いればよいため、演算負荷の大幅な増大を招くおそれはない。
次に、図2は、本実施形態を用いた安定化のシミュレーション結果であり、図9と同様に、図2の上から受電端のR相電圧v(p.u.)、系統リアクタンスのR相電流i(p.u.)、出力側にローパスフィルタを挿入した場合のU−V相出力線間電圧Vuv(p.u.)をそれぞれ示している。また、系統リアクタンスは5%とし、図2の領域Aでは、入力電流指令iα ,iβ を数式1(特願2004−80302による)のみにより制御し、領域Bでは、数式26、数式27の補正項により補正した入力電流指令iα **,iβ **を用いた。
図2の領域Bでは、図9と比較して出力電圧にひずみが存在せず、良好に制御されていることが明らかである。また、ハイパスフィルタのカットオフ時定数、補償ゲインKともに先願発明にかかる図6の場合と全く同じ数値でよく、入力電圧ひずみに対する出力電圧制御性能などの効果以外は、図6の場合と全く同様である。
なお、上記実施形態では、振動成分の抽出にハイパスフィルタを用いているが、バンドパスフィルタを用いてもよい。
更に、数式26、数式27をそれぞれ数式28、数式29のように置き換えて入力電圧ベクトルの二乗の値から振動成分を抽出し、演算してもよい。この場合には、ルート演算を行わずに実現できるため、更なる演算負荷の低減が見込めることになる。
また、上記実施形態において説明した入力電流指令演算手段はあくまで一例であり、入力電圧を検出し、入力電圧位相を用いずに入力電圧情報に基づいて入力電流指令を演算するものであれば、いかなる構成も本発明に包含されるものである。
本発明の実施形態の主要部を示すブロック図である。 本発明の実施形態を用いた安定化のシミュレーション結果を示す図である。 先願発明(特願2004−80302)のブロック図である。 図3における主要部の構成図である。 非特許文献1に記載された従来技術を示すブロック図である。 先願発明(特願2005−73233)の第1実施形態における入力電流制御手段のブロック図である。 先願発明(特願2005−73233)の第2実施形態における入力電流制御手段のブロック図である。 先願発明(特願2005−73233)の第3実施形態における入力電流制御手段のブロック図である。 先願発明(特願2005−73233)の第1実施形態を用いた安定化のシミュレーション結果を示す図である。
符号の説明
10:三相交流電源
20:系統インピーダンス
30:入力フィルタ
40:マトリクスコンバータ
50:負荷
60:制御装置
61:電圧検出手段
62:入力電流制御手段
63:整流器制御手段
64:インバータ制御手段
65:PWMパルス合成手段
101:ベクトルの大きさ演算手段
102:ハイパスフィルタ
103:ゲイン調節手段
104,105:除算手段
106,107:乗算手段
108:瞬時値制御手段
109,110:加算手段

Claims (1)

  1. 大形のエネルギーバッファを用いずに交流電源電圧を任意の大きさ及び周波数の交流電圧に直接変換する交流交流直接電力変換器の制御装置であって、
    電力変換器の入力電圧を検出する電圧検出手段と、この手段により得た入力電圧検出値から電力変換器の入力電流指令を演算する入力電流制御手段と、前記入力電流指令に基づいて電力変換器の出力電圧を制御する手段と、を備えた制御装置において、
    前記入力電流制御手段は、
    前記入力電圧検出値の直交二軸の静止座標上で表した各成分から入力電圧ベクトルを演算する演算手段と、
    前記各成分及び前記入力電圧ベクトルの大きさから入力電圧位相の三角関数を演算する手段と、
    前記入力電圧ベクトルに含まれる任意の周波数成分を抽出する抽出手段と、
    前記周波数成分の大きさを調節するゲイン調節手段と、
    前記三角関数と前記ゲイン調節手段の出力を用いて、前記周波数成分に起因した入力電流の振動を抑制するための補正量を演算する補正量生成手段と、
    前記補正量を用いて前記入力電流指令を補正する補正手段と、
    を備えたことを特徴とする交流交流直接電力変換器の制御装置。
JP2005133891A 2005-05-02 2005-05-02 交流交流直接電力変換器の制御装置 Expired - Fee Related JP4692733B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005133891A JP4692733B2 (ja) 2005-05-02 2005-05-02 交流交流直接電力変換器の制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005133891A JP4692733B2 (ja) 2005-05-02 2005-05-02 交流交流直接電力変換器の制御装置

Publications (2)

Publication Number Publication Date
JP2006311759A JP2006311759A (ja) 2006-11-09
JP4692733B2 true JP4692733B2 (ja) 2011-06-01

Family

ID=37477938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005133891A Expired - Fee Related JP4692733B2 (ja) 2005-05-02 2005-05-02 交流交流直接電力変換器の制御装置

Country Status (1)

Country Link
JP (1) JP4692733B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5419656B2 (ja) * 2009-12-02 2014-02-19 東洋電機製造株式会社 電力変換制御装置
JP5549644B2 (ja) * 2011-06-17 2014-07-16 株式会社安川電機 電力変換装置およびその制御方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002354815A (ja) * 2001-05-29 2002-12-06 Yaskawa Electric Corp Pwmサイクロコンバータの入力電流制御方法とpwmサイクロコンバータ装置
JP2004248430A (ja) * 2003-02-14 2004-09-02 Fuji Electric Holdings Co Ltd 交流−交流電力変換器の制御装置
JP2005269805A (ja) * 2004-03-19 2005-09-29 Fuji Electric Holdings Co Ltd 交流交流電力変換器の制御装置
JP2006262560A (ja) * 2005-03-15 2006-09-28 Nagaoka Univ Of Technology 交流交流直接電力変換器の制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002354815A (ja) * 2001-05-29 2002-12-06 Yaskawa Electric Corp Pwmサイクロコンバータの入力電流制御方法とpwmサイクロコンバータ装置
JP2004248430A (ja) * 2003-02-14 2004-09-02 Fuji Electric Holdings Co Ltd 交流−交流電力変換器の制御装置
JP2005269805A (ja) * 2004-03-19 2005-09-29 Fuji Electric Holdings Co Ltd 交流交流電力変換器の制御装置
JP2006262560A (ja) * 2005-03-15 2006-09-28 Nagaoka Univ Of Technology 交流交流直接電力変換器の制御装置

Also Published As

Publication number Publication date
JP2006311759A (ja) 2006-11-09

Similar Documents

Publication Publication Date Title
JP4683387B2 (ja) 交流交流直接電力変換器の制御装置
JP5542609B2 (ja) 無効電力補償装置
JP4905777B2 (ja) 交流交流直接変換器の制御装置
JP6295782B2 (ja) 電力変換装置、発電システム、制御装置および電力変換方法
JP5645956B2 (ja) 電力変換装置
JP5712987B2 (ja) 電力変換装置の制御方法
JP5742980B1 (ja) 電力変換装置の制御方法
CN105024406B (zh) 并网逆变器复合型虚拟谐波阻抗控制方法
JP6035976B2 (ja) 電力変換装置の制御装置
JP2015186432A (ja) 電力変換装置、電力変換装置の制御装置および電力変換装置の制御方法
JP6848622B2 (ja) 電力変換器及びその制御装置
JP5888074B2 (ja) 電力変換装置
JP4029284B2 (ja) 交流−交流電力変換器の制御装置
JP4479292B2 (ja) 交流交流電力変換器の制御装置
JP4692733B2 (ja) 交流交流直接電力変換器の制御装置
JP4724844B2 (ja) 交流交流直接電力変換器の制御装置
JP2005073380A (ja) 電力変換器の制御装置
JP4407215B2 (ja) 交流−交流直接変換器の制御装置
JP4439846B2 (ja) 多相電流供給回路
JP5768957B2 (ja) 3相v結線式インバータの制御装置
KR101943297B1 (ko) 하이브리드 능동 필터
JP6691035B2 (ja) 2巻線モータを制御する制御装置
JP5527054B2 (ja) コンバータの制御装置
JP6194694B2 (ja) 電力変換装置
JPH11103600A (ja) 誘導発電機の電圧制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees