JP4634154B2 - 昇圧回路 - Google Patents
昇圧回路 Download PDFInfo
- Publication number
- JP4634154B2 JP4634154B2 JP2005001173A JP2005001173A JP4634154B2 JP 4634154 B2 JP4634154 B2 JP 4634154B2 JP 2005001173 A JP2005001173 A JP 2005001173A JP 2005001173 A JP2005001173 A JP 2005001173A JP 4634154 B2 JP4634154 B2 JP 4634154B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- channel transistor
- capacitor
- reference voltage
- booster circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
図1は、本実施の形態1の昇圧回路を示す図である。図1に示すように、本実施の形態1の昇圧回路は、先行技術の昇圧回路にディスチャージを目的とする放電抵抗7が設けられている。
また、放電抵抗7をトランジスタに置き換えることでも上記と同様の効果が得られる。以下に放電抵抗7をトランジスタに置き換えた場合の昇圧回路を図6を用いて説明する。
また、上記では昇圧基準電圧VCIの2倍昇圧を行う昇圧回路について説明をしたが、負昇圧回路の場合でも上記と同様の効果が得られる。以下に−1倍の昇圧を行う負昇圧回路を図8を用いて説明する。
また、昇圧基準電圧VCIの2倍昇圧を行う昇圧回路と同様に負昇圧回路でも放電抵抗15をトランジスタに置き換えることでも、同様の効果が得られる。以下に放電抵抗15をトランジスタに置き換えた場合の負昇圧回路である−1倍の昇圧回路を図10を用いて説明する。
VSS グランド電圧
1 容量
2 Pチャンネルトランジスタ
3 Pチャンネルトランジスタ
4 容量
5 Pチャンネルトランジスタ
6 Nチャンネルトランジスタ
7 抵抗
S2 スイッチ(Pチャンネルトランジスタ2の等価回路)
S3 スイッチ(Pチャンネルトランジスタ3の等価回路)
S5 スイッチ(Pチャンネルトランジスタ5の等価回路)
S6 スイッチ(Nチャンネルトランジスタ6の等価回路)
Claims (9)
- 供給された電圧に対応する電荷を蓄積する昇圧対象用容量と、前記昇圧対象用容量に接続された制御用スイッチ素子を有し、前記制御用スイッチ素子を介して前記昇圧対象用容量に電圧を供給する昇圧電圧発生手段と、前記昇圧対象用容量に蓄積された電荷を前記制御用スイッチ素子を介してディスチャージする第1のディスチャージ手段と、前記昇圧対象用容量に接続されて、前記昇圧対象用容量に蓄積された電荷をディスチャージする第2のディスチャージ手段とを備え、前記昇圧電圧発生手段が、所与のクロックに基づきチャージ・ポンプ動作によって所望の電圧を生成する昇圧回路であって、
前記昇圧電圧発生手段は、前記昇圧対象用容量に前記制御用スイッチ素子を介して接続される電圧印加用容量と、前記電圧印加用容量の前記制御用スイッチ素子側に接続された第1のスイッチ素子と、前記電圧印加用容量の前記第1のスイッチ素子と反対側に接続されて前記制御用スイッチ素子がオフの状態で前記第1のスイッチ素子がオンのときにオンされることにより前記電圧印加用容量を充電可能にする第2のスイッチ素子と、前記電圧印加用容量の前記第2のスイッチ素子側に接続されて前記第1のスイッチ素子および前記第2のスイッチ素子がオフのとき前記制御用スイッチ素子を介して前記電圧印加用容量に蓄積された電圧を前記昇圧対象用容量に印加可能にする第3のスイッチ素子とを有し、
前記第1のディスチャージ手段は、前記制御用スイッチ素子と前記第1のスイッチ素子とにより構成される昇圧回路。 - 前記第1のスイッチ素子は、ドレインが基準電圧供給線に接続され、ソースが前記電圧印加用容量の一方の電極と前記制御用スイッチとの接続点に接続されたPチャンネルトランジスタであり、前記第2のスイッチ素子は、ソースがグランドに接続され、ドレインが前記電圧印加用容量の他方の電極に接続されたNチャンネルトランジスタであり、前記第3のスイッチ素子は、ソースが前記基準電圧供給線に接続され、ドレインが前記電圧印加用容量の他方の電極に接続されたPチャンネルトランジスタであり、
前記第2のディスチャージ手段が前記昇圧対象用容量の一端と前記グランドとの間に設けられた抵抗を含み、
所定の期間においては、前記基準電圧供給線を前記グランドの電位に固定し、前記制御用スイッチ素子および前記第1のスイッチ素子をオンとすることで、前記第1のディスチャージ手段および前記第2のディスチャージ手段を介して、前記昇圧対象用容量に蓄積された電荷をディスチャージする請求項1記載の昇圧回路。 - 前記所定の期間において、前記第1のスイッチ素子のゲートには前記グランドの電位が供給され、前記第2のスイッチ素子および前記第3のスイッチ素子のゲートには前記所定の期間以外で前記基準電圧供給線から供給される基準電圧より電位が高い昇圧回路動作電圧が供給されている請求項2記載の昇圧回路。
- 前記第1のスイッチ素子は、ドレインが基準電圧供給線に接続され、ソースが前記電圧印加用容量の一方の電極と前記制御用スイッチとの接続点に接続されたPチャンネルトランジスタであり、前記第2のスイッチ素子は、ソースがグランドに接続され、ドレインが前記電圧印加用容量の他方の電極に接続されたNチャンネルトランジスタであり、前記第3のスイッチ素子は、ソースが前記基準電圧供給線に接続され、ドレインが前記電圧印加用容量の他方の電極に接続されたPチャンネルトランジスタであり、
前記第2のディスチャージ手段が前記昇圧対象用容量の一端と前記グランドとの間に設けられたディスチャージ用Nチャンネルトランジスタを含み、
所定の期間においては、前記基準電圧供給線を前記グランドの電位に固定し、前記制御用スイッチ素子、前記第1のスイッチ素子および前記ディスチャージ用Nチャンネルトランジスタをオンとすることで、前記第1のディスチャージ手段および前記第2のディスチャージ手段を介して、前記昇圧対象用容量に蓄積された電荷をディスチャージする請求項1記載の昇圧回路。 - 前記所定の期間において、前記第1のスイッチ素子のゲートには前記グランドの電位が供給され、前記第2のスイッチ素子、前記第3のスイッチ素子および前記ディスチャージ用Nチャンネルトランジスタのゲートには前記所定の期間以外で前記基準電圧供給線から供給される基準電圧より電位が高い昇圧回路動作電圧が供給されている請求項4記載の昇圧回路。
- 前記第1のスイッチ素子は、ドレインがグランドに接続され、ソースが前記電圧印加用容量の一方の電極と前記制御用スイッチとの接続点に接続されたNチャンネルトランジスタであり、前記第2のスイッチ素子は、ソースが基準電圧供給線に接続され、ドレインが前記電圧印加用容量の他方の電極に接続されたPチャンネルトランジスタであり、前記第3のスイッチ素子は、ソースが前記グランドに接続され、ドレインが前記電圧印加用容量の他方の電極に接続されたNチャンネルトランジスタであり、
前記第2のディスチャージ手段が前記昇圧対象用容量の一端と前記グランドとの間に設けられた抵抗を含み、
所定の期間においては、前記基準電圧供給線を前記グランドの電位に固定し、前記制御用スイッチ素子および前記第1のスイッチ素子をオンとすることで、前記第1のディスチャージ手段および前記第2のディスチャージ手段を介して、前記昇圧対象用容量に蓄積された電荷をディスチャージする請求項1記載の昇圧回路。 - 前記所定の期間において、前記第1のスイッチ素子のゲートには前記グランドの電位が供給され、前記第2のスイッチ素子および前記第3のスイッチ素子のゲートには前記所定の期間以外で前記基準電圧供給線から供給される基準電圧より電位が高い昇圧回路動作電圧が供給されている請求項6記載の昇圧回路。
- 前記第1のスイッチ素子は、ドレインがグランドに接続され、ソースが前記電圧印加用容量の一方の電極と前記制御用スイッチとの接続点に接続されたNチャンネルトランジスタであり、前記第2のスイッチ素子は、ソースが基準電圧供給線に接続され、ドレインが前記電圧印加用容量の他方の電極に接続されたPチャンネルトランジスタであり、前記第3のスイッチ素子は、ソースが前記グランドに接続され、ドレインが前記電圧印加用容量の他方の電極に接続されたNチャンネルトランジスタであり、
前記第2のディスチャージ手段が前記昇圧対象用容量の一端と前記グランドとの間に設けられたディスチャージ用Nチャンネルトランジスタを含み、
所定の期間においては、前記基準電圧供給線を前記グランドの電位に固定し、前記制御用スイッチ素子、前記第1のスイッチ素子および前記ディスチャージ用Nチャンネルトランジスタをオンとすることで、前記第1のディスチャージ手段および前記第2のディスチャージ手段を介して、前記昇圧対象用容量に蓄積された電荷をディスチャージする請求項1記載の昇圧回路。 - 前記所定の期間において、前記第1のスイッチ素子のゲートには前記グランドの電位が供給され、前記第2のスイッチ素子、前記第3のスイッチ素子および前記ディスチャージ用Nチャンネルトランジスタのゲートには前記所定の期間以外で前記基準電圧供給線から供給される基準電圧より電位が高い昇圧回路動作電圧が供給されていることを特徴とする請求項8記載の昇圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005001173A JP4634154B2 (ja) | 2004-01-06 | 2005-01-06 | 昇圧回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004001145 | 2004-01-06 | ||
JP2005001173A JP4634154B2 (ja) | 2004-01-06 | 2005-01-06 | 昇圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005224095A JP2005224095A (ja) | 2005-08-18 |
JP4634154B2 true JP4634154B2 (ja) | 2011-02-16 |
Family
ID=34999291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005001173A Expired - Fee Related JP4634154B2 (ja) | 2004-01-06 | 2005-01-06 | 昇圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4634154B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5211898A (en) * | 1975-07-18 | 1977-01-29 | Seiko Epson Corp | Liquid crystal dispiay equipment |
JPS61281293A (ja) * | 1985-06-07 | 1986-12-11 | 株式会社東芝 | 液晶表示制御装置 |
JPH11167366A (ja) * | 1997-09-30 | 1999-06-22 | Casio Comput Co Ltd | 表示素子の駆動回路及び駆動方法 |
-
2005
- 2005-01-06 JP JP2005001173A patent/JP4634154B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5211898A (en) * | 1975-07-18 | 1977-01-29 | Seiko Epson Corp | Liquid crystal dispiay equipment |
JPS61281293A (ja) * | 1985-06-07 | 1986-12-11 | 株式会社東芝 | 液晶表示制御装置 |
JPH11167366A (ja) * | 1997-09-30 | 1999-06-22 | Casio Comput Co Ltd | 表示素子の駆動回路及び駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005224095A (ja) | 2005-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4557577B2 (ja) | チャージポンプ回路 | |
US7208997B2 (en) | Charge pump power supply circuit | |
JP4712519B2 (ja) | ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路 | |
JP5749551B2 (ja) | チャージポンプ型の昇圧システム及び半導体チップ | |
JP4944571B2 (ja) | チャージポンプ回路 | |
JP2005278383A (ja) | 電源回路 | |
JP2010119226A (ja) | チャージポンプ回路 | |
JP2008161014A (ja) | 昇圧型チャージポンプ回路 | |
US20150214837A1 (en) | Charge pump circuit | |
JP2008099481A (ja) | チャージポンプ回路 | |
JP5211355B2 (ja) | 電源回路及び携帯機器 | |
JP6406947B2 (ja) | 集積回路装置、表示パネルドライバ、表示装置、及び昇圧方法 | |
JP4634154B2 (ja) | 昇圧回路 | |
JP5475612B2 (ja) | 電源装置 | |
JP5588891B2 (ja) | 圧電素子の駆動装置 | |
JP2005044203A (ja) | 電源回路 | |
CN111490676B (zh) | 电荷泵电路、半导体装置以及半导体存储装置 | |
JP4877334B2 (ja) | チャージポンプ回路 | |
JP4281359B2 (ja) | チャージポンプ回路 | |
JP2005117830A (ja) | チャージポンプ回路 | |
JP4281360B2 (ja) | チャージポンプ回路 | |
JP4877333B2 (ja) | チャージポンプ回路 | |
JP4281358B2 (ja) | パルス昇圧回路 | |
JP4877332B2 (ja) | パルス昇圧回路 | |
JP6263898B2 (ja) | 降圧装置、昇圧装置及び変圧装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060921 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101118 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |