JP2005117830A - チャージポンプ回路 - Google Patents

Abstract

【課題】電源電圧Ｖｄｄを、電力ロスを伴うことなく１．５Ｖｄｄ又は２Ｖｄｄに昇圧できると共に、特に、出力電圧として２Ｖｄｄを得る場合に、昇圧能力を向上させる。
【解決手段】クロックドライバーＣＤの入力クロックであるクロックφがＬｏｗレベルのときには、第１のコンデンサＣ１を電源電圧Ｖｄｄに充電し、第２のコンデンサＣ２を放電して、出力端子に２Ｖｄｄを供給する。クロックがＨｉｇｈレベルのときには、反対に、第２のコンデンサＣ２を電源電圧Ｖｄｄに充電し、第１のコンデンサＣ１を放電して、出力端子に２Ｖｄｄを供給する。このチャージポンプ回路によれば、クロックφがＬｏｗレベルの時及びＨｉｇｈレベルの時を通じて出力端子に２Ｖｄｄが供給されるため昇圧能力が高い。
【選択図】図１

Description

本発明は、チャージポンプ回路に関し、特に昇圧電圧を切り替え可能なチャージポンプ回路に関する。

ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）やフラッシュメモリ(Flash Memory)の書き込み／消去システム、ＬＣＤ(Liquid Crystal Display)システム、アナログスイッチを駆動するシステムなどにおいては、電源電圧より高い電圧を供給する必要がある。

そこで、このような集積回路においてはチャージポンプ回路を内蔵する方法が幅広く用いられている。チャージポンプ回路は簡単な回路で電源電圧を昇圧できる回路であり、システムの単一電源で、より高い電圧を提供することができる。

最も基本的なチャージポンプ回路は、電荷転送用のトランジスタを直列接続し、それらの各接続点にコンデンサを介して、クロックを供給することにより、入力電圧（電源電圧）を昇圧する。入力電圧をＶｄｄ、電荷転送用のトランジスタの閾値電圧をＶｔ、昇圧電圧をＶｏｕｔとすると、Ｎ段チャージポンプ回路において、昇圧電圧Ｖｏｕｔは、次式で表される。
Ｖｏｕｔ＝（Ｎ＋１）（Ｖｄｄ−Ｖｔ）
このチャージポンプ回路を電源回路として用いる場合、所望の高電圧に設定するために、適当な段数を設定し、さらに昇圧電圧Ｖｏｕｔをレギュレータによって調整することが考えられる。しかしながら、チャージポンプ回路は、Ｖｄｄのステップでしか昇圧できなかったため、電力ロスが生じ、電源回路の効率が十分得られなかった。

そこで、Ｖｄｄ以下の小さなステップで昇圧を行う新しいタイプのチャージポンプ回路が開発された（特許文献１）。このチャージポンプ回路について図５を参照しながら説明する。このチャージポンプ回路は、電源電圧Ｖｄｄを１．５Ｖｄｄに昇圧することができる回路である。

図５（ａ）（ｂ）において、ダイオードＤ１、Ｄ２が直列に接続され、ダイオードＤ１のアノードには電源電圧Ｖｄｄが供給されている。ダイオードＤ１、Ｄ２は、ゲートとドレインを共通接続したＭＯＳトランジスタによって構成することができる。Ｓ１、Ｓ２、Ｓ３は、ダイオードＤ１、Ｄ２の接続点に、コンデンサＣ１Ａ、Ｃ１Ｂを並列または直列に切換えて接続するためのスイッチである。

これらのスイッチＳ１、Ｓ２、Ｓ３は、ＭＯＳトランジスタによって構成することができる。１１はコンデンサＣ１Ｂにクロックを供給するクロックドライバーである。クロックドライバー１１は、２段のＣＭＯＳインバータによって構成される。１２は、ダイオードＤ２から出力される昇圧電圧ＶＨが供給される負荷である。また、ＣＬはダイオードＤ２の出力ノードが有する容量である。

このチャージポンプ回路の動作を説明すると、以下の通りである。クロックドライバー１１の入力クロックがＬレベル（ＣＬＫ＝Ｌｏｗ）のとき、図５（ａ）に示すように、Ｓ１＝オフ，Ｓ２＝オン，Ｓ３＝オフとすると、２つのコンデンサＣ１Ａ、ＣＩＢは、ダイオードＤ１、Ｄ２の接続点に直列接続される。すると、各コンデンサＣ１Ａ、Ｃ１Ｂは、Ｖｄｄ／２に充電される。このとき、電源電圧ＶｄｄからコンデンサＣ１Ａ，Ｃ１Ｂに流れ込んだ電流をＩｉｎとすると、クロックドライバー１１には同じ電流 Ｉｄｖ＝Ｉｉｎ が流れ込む。

次に、クロックドライバー１１の入力クロックがＨレベル（ＣＬＫ＝Ｈｉｇｈ）のとき、図５（ｂ）に示すように、Ｓ１＝オン，Ｓ２＝オフ，Ｓ３＝オンとすると、２つのコンデンサＣ１Ａ、Ｃ１ＢはダイオードＤ１、Ｄ２の接続点に並列接続される。すると、各コンデンサＣ１Ａ、Ｃ１Ｂにかかる電圧は、コンデンサＣ１Ａ、Ｃ１Ｂの容量値が等しければ、Ｖｄｄ／２であるから、クロックドライバー１１の出力をＶｄｄとすると、ダイオードＤ１、Ｄ２の接続点の電圧ＶＨ１は１．５Ｖｄｄに昇圧される。

また、このとき、２つのコンデンサＣ１Ａ、Ｃ１Ｂから次段のダイオードＤ２に流れ出る電流は２×Ｉｉｎとなる。クロックドライバー１１からは同じ電流 Ｉｄｖ＝２×ｌｉｎが流れ出る。

ダイオードＤ２から出力される出力電流Ｉｏｕｔを一定とし、各電流を全て時間平均電流とすると、定常時には以下のようになる。
Ｉｉｎ＝Ｉｏｕｔ／２Ｖｏｕｔ＝１．５Ｖｄｄ（ただし、ドライバーの電源電圧をＶｄｄとする）
Ｉｄｖ＝Ｉｏｕｔ／２（クロックドライバーに流れ込む電流）
Ｉｄｖ＝Ｉｏｕｔ（クロックドライバーの電源Ｖｄｄから流れ出る電流）
ただし、Ｖｏｕｔは、ダイオードＤ２から出力される出力電圧であり、簡単のため、ダイオードＤ１、Ｄ２のしきい値電圧を０Ｖとする。

このチャージポンプ回路の要点は、クロックＣＬＫのレベルに応じて、コンデンサＣ１Ａ，Ｃ１Ｂを直列接続して充電し、並列接続して放電することを繰り返すことにより、Ｖｄｄ／２のステップで昇圧を行うものである。また、ここで重要な点は、ＣＬＫ＝Ｌのとき、電源電圧Ｖｄｄからの入力電流Ｉｉｎが出力電流Ｉｏｕｔの１／２であるという点である。これにより、出力電圧のレギュレーションを行わない場合の回路の理論効率ηを１００％とすることができ、昇圧電圧を１．５Ｖｄｄにしたことによる電力ロスはない。

すなわち、入力電流は、ＣＬＫ＝ＨのときのＩｏｕｔと、ＣＬＫ＝ＬのときのＩｏｕｔ／２との和となるから、η＝出力電力／入力電力＝（１＋０．５）Ｖｄｄ×Ｉｏｕｔ／Ｖｄｄ×１．５Ｉｏｕｔ＝１００％これは、実質的に、０．５段チャージポンプ回路と言える。しかも、回路の理論効率ηは１００％とすることができる。

０．５Ｖｄｄという電圧を作る方法は他にも考えられる。たとえば、抵抗分割による方法である。しかし、回路の効率ηを１００％とすることはできず、電力ロスを伴うものである。これに対して、このチャージポンプ回路によれば、コンデンサの接続をクロックＣＬＫのレベルに応じて、並列と直列に交互に切換えているので、電力ロスを理論的に０％とすることができる。

また、２つのコンデンサＣ１Ａ、Ｃ１ＢをクロックＣＬＫの状態によらず、直列にしたままで動作させれば（Ｓ１＝オフ，Ｓ２＝オン，Ｓ３＝オフ）、従来のチャージポンプと同じ働きをし、Ｖｏｕｔ＝２Ｖｄｄとなる。この場合、スイッチ制御回路（負図示）を設け、このスイッチ制御回路からスイッチＳ１、Ｓ２、Ｓ３にスイッチ制御信号を供給することにより、２つのコンデンサＣ１Ａ、Ｃ１Ｂを常時直列に接続するかクロックＣＬＫの電圧レベルに応じて直列又は並列に接続するかを切換可能とするように構成される。

すなわち、このチャージポンプ回路は、出力電圧Ｖｏｕｔとして、１．５Ｖｄｄ、あるいは２Ｖｄｄを得ることができる。換言すれば、０．５段と１段との切換が可能である。
特開２００１−２３１２４９号公報 「改良された電圧増幅回路技術を用いたＮＭＯＳ集積回路におけるオンチップ高電圧の発生」"On-chip High-Voltage Generation in NMOS Integrated Circuits Using an Improved Voltage Multiplier Technique" アイ・イー・イー・イー ジャーナル・オブ・ソリッドステート サーキット ＳＣ−１１巻 ＮＯ．３ ３７４−３７８頁 １９７６年６月

上述したように、このチャージポンプ回路は、出力電圧Ｖｏｕｔとして、１．５Ｖｄｄ、あるいは２Ｖｄｄを得ることができる。そして、出力電圧Ｖｏｕｔとして、２Ｖｄｄを得ようとする場合、２つのコンデンサＣ１Ａ、Ｃ１ＢをクロックＣＬＫの状態によらず、直列にしたままで動作させればよい。（Ｓ１＝オフ，Ｓ２＝オン，Ｓ３＝オフ）。しかしながら、２つのコンデンサＣ１Ａ、Ｃ１Ｂを直列接続して、１つのコンデンサとして用いるとコンデンサの容量が小さくなってしまい、昇圧能力が落ち、十分な出力電流が得られなくなる。

そこで、本発明のチャージポンプ回路は、電源電圧Ｖｄｄが印加された第１のスイッチング素子と、この第１のスイッチング素子と直列に接続された第２のスイッチング素子と、第１及び第２のコンデンサと、前記第１及び第２のコンデンサにクロックを供給するクロックドライバーと、前記第２のスイッチング素子の一端である出力端子から、２Ｖｄｄ、１．５Ｖｄｄのいずれかを切り替えて出力するための切り替え制御回路とを備えたチャージポンプ回路において、
前記切り替え制御回路は、前記出力電圧として２Ｖｄｄを出力するときは、前記クロックが第１の電圧レベルのときに前記第２のコンデンサを前記第１のスイッチング素子を介して電源電圧Ｖｄｄと接地との間に接続して充電すると共に前記第１のコンデンサを電源電圧Ｖｄｄと出力端子の間に接続して放電し、
前記クロックが第２の電圧レベルのときに前記第１のコンデンサを電源電圧Ｖｄｄと接地との間に接続して充電すると共に前記第２のコンデンサを前記第２のスイッチング素子を介して電源電圧Ｖｄｄと出力端子との間に接続して放電することを特徴とするものである。

さらに具体的な態様は、電源電圧Ｖｄｄが印加された第１のスイッチング素子と、この第１のスイッチング素子と直列に接続された第２のスイッチング素子と、一方の端子にクロックが供給された第１のコンデンサと、一方の端子が前記第１のスイッチング素子と前記第２のスイッチング素子との接続点に接続された第２のコンデンサと、前記第２のコンデンサの他方の端子と電源電圧Ｖｄｄの間に接続された第３のスイッチング素子と、前記第１のコンデンサの他方の端子と前記第２のコンデンサの他方の端子の間に接続された第４のスイッチング素子と、前記第２のコンデンサの他方の端子と接地の間に接続された第５のスイッチング素子と、前記第１のコンデンサの他方の端子と前記第２のスイッチング素子の出力端子に接続された第６のスイッチング素子と、を備え、
前記出力電圧として２Ｖｄｄを出力するときは、前記クロックが第１の電圧レベルのときに、前記第１、第５のスイッチング素子をオンして、前記第２のコンデンサを電源電圧Ｖｄｄと接地との間に接続して充電すると共に、前記第６のスイッチング素子をオンして前記第１のコンデンサを電源電圧Ｖｄｄと出力端子の間に接続して放電し、
前記クロックが第２の電圧レベルのときに、前記第３、第４のスイッチング素子をオンして前記第１のコンデンサを電源電圧Ｖｄｄと接地との間に接続して充電すると共に、前記第２のスイッチング素子をオンして前記第２のコンデンサを電源電圧Ｖｄｄと前記出力端子との間に接続して放電することを特徴とするものである。

本発明によれば、電源電圧Ｖｄｄを、電力ロスを伴うことなく１．５Ｖｄｄ又は２Ｖｄｄに昇圧できると共に、特に、出力電圧として２Ｖｄｄを得る場合に、昇圧能力が向上し、十分な出力電流を得ることができる。

次に本発明を実施するための最良の形態（以下、本実施形態という）について、図面を参照しながら、詳しく説明する。図１は、本実施形態に係るチャージポンプ回路の回路図である。図１は、出力電圧Ｖｏｕｔとして、電源電圧Ｖｄｄの２倍の２Ｖｄｄを得るための動作を併せて説明した図であり、図１（ａ）は、クロックドライバーＣＤの入力クロックであるクロックφがＬｏｗレベル（ロウレベル）の場合、図１（ｂ）はクロックφがＨｉｇｈレベル（ハイレベル）の場合を示している。

図１に示すように、第１のスイッチング用ＭＯＳトランジスタＭ１のソースに電源電圧Ｖｄｄが印加され、この第１のスイッチング用ＭＯＳトランジスタＭ１のドレインは、第２のスイッチング用ＭＯＳトランジスタＭ２のソースに接続されている。第１のスイッチング用ＭＯＳトランジスタＭ１及び第２のスイッチング用ＭＯＳトランジスタＭ２は、電荷転送素子として機能する。ここで、第１のスイッチング用ＭＯＳトランジスタＭ１及び第２のスイッチング用ＭＯＳトランジスタＭ２は、いずれもＰチャネル型である。

また、第１のコンデンサＣ１の一方の端子には、クロックドライバーＣＤの出力が接続されている。クロックドライバーＣＤは、電源電圧Ｖｄｄと接地の間に、Ｐチャネル型ＭＯＳトランジスタＭ７、Ｎチャネル型ＭＯＳトランジスタＭ８を直列に接続してＣＭＯＳインバータとして構成される。そして、クロックドライバーＣＤにはクロックφが印加され、このクロックφはクロックドライバーＣＤによって反転される。その反転クロック＊φが、クロックドライバーＣＤの出力として第１のコンデンサＣ１の一方の端子に印加される。

また、第２のコンデンサＣ２は、その一方の端子が第１及び第２のスイッチング用ＭＯＳトランジスタＭ１，Ｍ２の接続点に接続されている。第３のスイッチング用ＭＯＳトランジスタＭ３は、第２のコンデンサＣ２の他方の端子と電源電圧Ｖｄｄの間に接続されている。

また、第４のスイッチング用ＭＯＳトランジスタＭ４は、第１のコンデンサＣ１の他方の端子と第２のコンデンサＣ２の他方の端子の間に接続されている。第５のスイッチング用ＭＯＳトランジスタＭ５は、第２のコンデンサＣ２の他方の端子と接地の間に接続されている。第６のスイッチング用ＭＯＳトランジスタＭ６は、第１のコンデンサＣ１の他方の端子と第２のスイッチング用ＭＯＳトランジスタＭ２のドレインである出力端子に接続されている。そして、このチャージポンプ回路は、第２のスイッチング用ＭＯＳトランジスタＭ２のドレインから出力電圧Ｖｏｕｔを得るものである。

ここで、第３及び第６のスイッチング用ＭＯＳトランジスタＭ３，Ｍ６はＰチャネル型、第４及び第５のスイッチング用ＭＯＳトランジスタＭ４，Ｍ５はＮチャネル型である。また、第１及び第２のコンデンサＣ１，Ｃ２は互いに等しい容量値を有しているものとする。また、第１，第２，第３，第４，第５及び第６のスイッチング用ＭＯＳトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６は、クロックφの電圧レベルに応じて、不図示の制御回路によってゲート電圧を制御することにより、後述するようにそれらのオン（ＯＮ）、オフ（ＯＦＦ）が制御されている。

次に、このチャージポンプ回路の出力電圧Ｖｏｕｔとして、２Ｖｄｄを得る場合の動作について図１（ａ）（ｂ）、図２を参照しながら説明する。図２はこのチャージポンプ回路の定常状態における動作タイミング図である。

まず、クロックφがＬｏｗレベルの時のチャージポンプ回路の動作について説明する（図１（ａ）、図２参照）。このとき、クロックドライバーＣＤのＰチャネル型ＭＯＳトランジスタＭ７はオンし、反転クロック＊φはＨｉｇｈレベル（Ｖｄｄ）となる。また、第１，第５，第６のスイッチング用ＭＯＳトランジスタＭ１，Ｍ５，Ｍ６をオンし、第２，第３，第４のスイッチング用ＭＯＳトランジスタＭ２，Ｍ３，Ｍ４をオフする。

すると、図１（ａ）中の太い破線で示すように、電源電圧Ｖｄｄから、第１のスイッチング用ＭＯＳトランジスタＭ１、第２のコンデンサＣ２、第５のスイッチング用ＭＯＳトランジスタＭ５を通る経路で、第２のコンデンサＣ２がＶｄｄに充電される。すなわち、第２のコンデンサＣ２の他方の端子の電圧Ｖ２はＶｄｄに充電される。

一方、図１（ａ）中の太い実線で示すように、電源電圧Ｖｄｄから、クロックドライバーＣＤのＰチャネル型ＭＯＳトランジスタＭ７、第１のコンデンサＣ１、第６のスイッチング用ＭＯＳトランジスタＭ６を通して、第１のコンデンサＣ１の電荷が放電され、出力端子に２Ｖｄｄが供給される。これは、第１のコンデンサの他方の端子の電圧Ｖ１は後述するようにクロックφがＨｉｇｈレベルのときに、Ｖｄｄに充電されているため、反転クロック＊φがＶｄｄに変化することに伴って、第１のコンデンサの容量結合により、Ｖｄｄから２Ｖｄｄに昇圧されるためである。

次に、クロックφがＨｉｇｈレベルの時のチャージポンプ回路の動作について説明する（図１（ｂ）、図２参照）。このとき、クロックドライバーＣＤのＮチャネル型ＭＯＳトランジスタＭ７はオンし、反転クロック＊φはＬｏｗレベル（接地電位０Ｖ）となる。また、第１，第５，第６のスイッチング用ＭＯＳトランジスタＭ１，Ｍ５，Ｍ６をオフし、第２，第３，第４のスイッチング用ＭＯＳトランジスタＭ２，Ｍ３，Ｍ４をオンする。

図１（ａ）中の太い破線で示すように、電源電圧Ｖｄｄから、第３のスイッチング用ＭＯＳトランジスタＭ３、第２のコンデンサＣ２、第２のスイッチング用ＭＯＳトランジスタＭ２を通して、第２のコンデンサＣ２の電荷が放電され、出力端子に２Ｖｄｄが供給される。これは、第２のコンデンサの一方の端子の電圧Ｖ２はクロックφがＬｏｗレベルのときにＶｄｄに充電されているため、第３のスイッチング用ＭＯＳトランジスタＭ３がオンすることにより、第２のコンデンサの他方の端子の電圧Ｖ３が０ＶからＶｄｄに変化することに伴って、第２のコンデンサＣ２の容量結合により、第２のコンデンサの一方の端子の電圧Ｖ２はＶｄｄから２Ｖｄｄに昇圧されるためである。

一方、図１（ｂ）中の太い破線で示すように、電源電圧Ｖｄｄから、第３のスイッチング用ＭＯＳトランジスタＭ３、第４のスイッチング用ＭＯＳトランジスタＭ４、第１のコンデンサＣ１、クロックドライバーＣＤのＮチャネル型ＭＯＳトランジスタＭ８を通る経路で、第１のコンデンサＣ１がＶｄｄに充電される。すなわち、第１のコンデンサＣ１の他方の端子の電圧Ｖ１はＶｄｄに充電される。

このクロックφがＬｏｗレベルの時の動作と、Ｈｉｇｈレベル時の動作を交互に繰り返すことにより、出力電圧Ｖｏｕｔとして、電源電圧Ｖｄｄを２倍した２Ｖｄｄが得られる。そして、このチャージポンプ回路によれば、クロックφがＬｏｗレベルのときは、第１のコンデンサＣ１から２Ｖｄｄが出力端子に供給され、クロックφがＨｉｇｈレベルのときは、第２のコンデンサＣ２から２Ｖｄｄが出力端子に供給される。すなわち、クロックφがＬｏｗレベルの時及びＨｉｇｈレベルの時を通じて出力端子に２Ｖｄｄが供給されるため昇圧能力が高い。

しかも、従来例のように、第１のコンデンサＣ１と第２のコンデンサＣ２を直列接続することがなく、それぞれ１つのコンデンサとして独立に動作させているので、従来例に比して結合コンデンサとしての容量値を高くすることができる。これにより、昇圧能力が高くなり、大きな出力電流が得られる。また、昇圧能力が高くなるので、各ＭＯＳトランジスタのサイズも小さく設計できるようになる。さらに、このチャージポンプ回路によれば、上記の動作説明から明らかなように、２系統の昇圧回路がクロックφの電圧レベルに応じて交互に充放電を繰り返すため、出力のリップルを小さくできるという効果もある。

次に、このチャージポンプ回路の出力電圧Ｖｏｕｔとして、１．５Ｖｄｄを得る場合の動作について図３（ａ）（ｂ）、図４を参照しながら説明する。図４はこのチャージポンプ回路の定常状態における動作タイミング図である。この動作モードでは、第５のスイッチング用ＭＯＳトランジスタＭ５は動作に寄与せず、常にオフ状態に設定される。

まず、クロックφがＨｉｇｈレベルの時のチャージポンプ回路の動作について説明する（図３（ａ）、図４参照）。このとき、クロックドライバーＣＤのＮチャネル型ＭＯＳトランジスタＭ８はオンし、反転クロック＊φはＬｏｗレベル（０Ｖ）となる。また、第１，第４のスイッチング用ＭＯＳトランジスタＭ１，Ｍ４をオンし、第２，第３，第６のスイッチング用ＭＯＳトランジスタＭ２，Ｍ３，Ｍ６をオフする。すると、図３（ａ）中の太い破線で示すように、電源電圧Ｖｄｄから、第１のスイッチング用ＭＯＳトランジスタＭ１、第２のコンデンサＣ２、第４のスイッチング用ＭＯＳトランジスタＭ４、第１のコンデンサＣ１、クロックドライバーＣＤのＮチャネル型ＭＯＳトランジスタＭ８を通る経路で、第１のコンデンサＣ１及び第２のコンデンサＣ２が直列接続されて充電される。 これにより、第１のコンデンサＣ１の一方の端子の電圧Ｖ１はＶｄｄに充電され、その他方の端子の電圧Ｖ２は０．５Ｖｄｄに充電され、第１のコンデンサの他方の端子の電圧Ｖ１も０．５Ｖｄｄに充電される。

次に、クロックφがＬｏｗレベルの時のチャージポンプ回路の動作について説明する（図３（ｂ）、図４参照）。このとき、クロックドライバーＣＤのＰチャネル型ＭＯＳトランジスタＭ７はオンし、反転クロック＊φはＨｉｇｈレベルとなる。また、第１，第４のスイッチング用ＭＯＳトランジスタＭ１，Ｍ４をオフし、第２，第３，第６のスイッチング用ＭＯＳトランジスタＭ２，Ｍ３，Ｍ６をオンする。

すると、図１（ａ）中の太い破線で示すように、２つの経路から出力端子に１．５Ｖｄｄが供給される。１つの経路は、電源電圧Ｖｄｄから、第３のスイッチング用ＭＯＳトランジスタＭ３、第２のコンデンサＣ２、第２のスイッチング用ＭＯＳトランジスタＭ２を通して、第２のコンデンサＣ２の電荷が放電され、出力端子に１．５Ｖｄｄが供給される。これは、第２のコンデンサの他方の電圧Ｖ３はクロックφがＨｉｇｈレベルのときに０．５Ｖｄｄに充電されているため、第３のスイッチング用ＭＯＳトランジスタＭ３がオンすることにより、電圧Ｖ２が０．５ＶｄｄからＶｄｄに変化することに伴って、第２のコンデンサＣ２の容量結合により、第２のコンデンサの一方の端子の電圧Ｖ２はＶｄｄから１．５Ｖｄｄに昇圧されるためである。

もう１つの経路は、電源電圧Ｖｄｄから、クロックドライバーＣＤのＰチャネル型ＭＯＳトランジスタＭ７、第１のコンデンサＣ１、第６のスイッチング用ＭＯＳトランジスタＭ６を通して、第１のコンデンサＣ１の電荷が放電され、出力端子に１．５Ｖｄｄが供給される。これは、クロックφがＨｉｇｈレベルのときに、第１のコンデンサＣ１の他方端子の電圧Ｖ１は０．５Ｖｄｄに充電されるが、クロックφがＬｏｗレベルに変化すると、Ｐチャネル型ＭＯＳトランジスタＭ７がオンすることにより、第１のコンデンサＣ１の一方の端子の電圧が０ＶからＶｄｄに変化することに伴い、第１のコンデンサＣ１の容量結合により、第２のコンデンサの一方の端子の電圧Ｖ２はＶｄｄから１．５Ｖｄｄに昇圧されるためである。

このクロックφがＬｏｗレベルの時の動作と、Ｈｉｇｈレベル時の動作を交互に繰り返すことにより、出力電圧Ｖｏｕｔとして、電源電圧Ｖｄｄを１．５倍した１．５Ｖｄｄが得られる。

このチャージポンプ回路は、１．５Ｖｄｄ、２Ｖｄｄを切り替えて出力することができるが、この回路は単独で利用しても良いし、この回路を一段目として、後段にディクソン型チャージポンプ回路を接続してもよい。この多段構成のチャージポンプ回路の段数をＮ段とすると、（Ｎ＋０．５）Ｖｄｄ、（Ｎ＋１）Ｖｄｄのいずれかを切り替えて出力することができる。また、第１及び第２のスイッチング素子Ｍ１，Ｍ２は、制御回路によってオン、オフが制御されているが、これに限らず、ゲートとドレインとを接続してダイオードの構成としても良い。

本発明の実施形態に係るチャージポンプ回路の回路図である。 本発明の実施形態に係るチャージポンプ回路の動作タイミング図である。 本発明の実施形態に係るチャージポンプ回路の回路図である。 本発明の実施形態に係るチャージポンプ回路の動作タイミング図である。 従来例に係るチャージポンプ回路の回路図である。

符号の説明

Ｍ１ 第１のスイッチング用ＭＯＳトランジスタ
Ｍ２ 第２のスイッチング用ＭＯＳトランジスタ
Ｍ３ 第３のスイッチング用ＭＯＳトランジスタ
Ｍ４ 第４のスイッチング用ＭＯＳトランジスタ
Ｍ５ 第５のスイッチング用ＭＯＳトランジスタ
Ｍ６ 第６のスイッチング用ＭＯＳトランジスタ
Ｍ７ Ｐチャネル型ＭＯＳトランジスタ
Ｍ８ Ｎチャネル型ＭＯＳトランジスタ
ＣＤ クロックドライバー
Ｃ１ 第１のコンデンサ
Ｃ２ 第２のコンデンサ

Claims (6)

1. 電源電圧Ｖｄｄが印加された第１のスイッチング素子と、この第１のスイッチング素子と直列に接続された第２のスイッチング素子と、第１及び第２のコンデンサと、前記第１及び第２のコンデンサにクロックを供給するクロックドライバーと、前記第２のスイッチング素子の一端である出力端子から、２Ｖｄｄ、１．５Ｖｄｄのいずれかを切り替えて出力するための切り替え制御回路とを備えたチャージポンプ回路において、
   前記切り替え制御回路は、前記出力電圧として２Ｖｄｄを出力するときは、前記クロックが第１の電圧レベルのときに前記第２のコンデンサを前記第１のスイッチング素子を介して電源電圧Ｖｄｄと接地との間に接続して充電すると共に前記第１のコンデンサを電源電圧Ｖｄｄと出力端子の間に接続して放電し、
   前記クロックが第２の電圧レベルのときに前記第１のコンデンサを電源電圧Ｖｄｄと接地との間に接続して充電すると共に前記第２のコンデンサを前記第２のスイッチング素子を介して電源電圧Ｖｄｄと出力端子との間に接続して放電することを特徴とするチャージポンプ回路。
2. 前記切り替え回路は、前記出力電圧として１．５Ｖｄｄを出力するときには、クロックが第２の電圧レベルのときに、前記第１及び第２のコンデンサを前記第１のスイッチング素子を介して電源電圧Ｖｄｄと接地との間に直列に接続して充電し、クロックが第１の電圧レベルのときに、前記第１のコンデンサを電源電圧Ｖｄｄと前記出力端子との間に接続して放電すると共に前記第２のコンデンサを前記第２のスイッチング素子を介して電源電圧Ｖｄｄと前記出力端子との間に接続して放電することを特徴とする請求項１に記載のチャージポンプ回路。
3. 電源電圧Ｖｄｄが印加された第１のスイッチング素子と、この第１のスイッチング素子と直列に接続された第２のスイッチング素子と、一方の端子にクロックが供給された第１のコンデンサと、一方の端子が前記第１のスイッチング素子と前記第２のスイッチング素子との接続点に接続された第２のコンデンサと、前記第２のコンデンサの他方の端子と電源電圧Ｖｄｄの間に接続された第３のスイッチング素子と、前記第１のコンデンサの他方の端子と前記第２のコンデンサの他方の端子の間に接続された第４のスイッチング素子と、前記第２のコンデンサの他方の端子と接地の間に接続された第５のスイッチング素子と、前記第１のコンデンサの他方の端子と前記第２のスイッチング素子の出力端子に接続された第６のスイッチング素子と、を備え、
   前記出力電圧として２Ｖｄｄを出力するときは、前記クロックが第１の電圧レベルのときに、前記第１、第５のスイッチング素子をオンして、前記第２のコンデンサを電源電圧Ｖｄｄと接地との間に接続して充電すると共に、前記第６のスイッチング素子をオンして前記第１のコンデンサを電源電圧Ｖｄｄと出力端子の間に接続して放電し、
   前記クロックが第２の電圧レベルのときに、前記第３、第４のスイッチング素子をオンして前記第１のコンデンサを電源電圧Ｖｄｄと接地との間に接続して充電すると共に、前記第２のスイッチング素子をオンして前記第２のコンデンサを電源電圧Ｖｄｄと前記出力端子との間に接続して放電することを特徴とするチャージポンプ回路。
4. 前記出力電圧として１．５Ｖｄｄを出力するときには、クロックが第２の電圧レベルのときに、前記第１、第４のスイッチング素子をオンして前記第１及び第２のコンデンサを前記第１のスイッチング素子を介して電源電圧Ｖｄｄと接地との間に直列に接続して充電し、クロックが第１の電圧レベルのときに、前記第６のスイッチング素子をオンして、前記第１のコンデンサを電源電圧Ｖｄｄと前記出力端子との間に接続して放電すると共に、前記第第２及び第３のスイッチング素子をオンして前記第２のコンデンサを前記第２のスイッチング素子を介して電源電圧Ｖｄｄと前記出力端子との間に接続して放電することを特徴とする請求項３に記載のチャージポンプ回路。
5. 前記第１及び第２のスイッチング素子がＭＯＳトランジスタで構成されることを特徴とする請求項１又は請求項２に記載のチャージポンプ回路。
6. 前記第１、第２、第３、第４、第５及び第６のスイッチング素子が、ＭＯＳトランジスタで構成されることを特徴とする請求項３又は請求項４に記載のチャージポンプ回路。

Images