JP4604450B2 - プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法 - Google Patents
プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4604450B2 JP4604450B2 JP2003034912A JP2003034912A JP4604450B2 JP 4604450 B2 JP4604450 B2 JP 4604450B2 JP 2003034912 A JP2003034912 A JP 2003034912A JP 2003034912 A JP2003034912 A JP 2003034912A JP 4604450 B2 JP4604450 B2 JP 4604450B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- metal
- flexible
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の属する技術分野】
本発明は、半導体ウエハにプローブ試験を行うためのプローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
半導体プロセス工程で半導体ウエハ上に多数のICチップを形成した場合には、その半導体ウエハのまま個々のICチップについて電気的特性の検査を行い、不良品をスクリーニングするようにしている。そして、この検査には通常、プローブ装置が用いられている。このプローブ装置は半導体ウエハ上の個々のICチップが有する電極端子にプローブカードのプローブ針を接触させ、プローブ針から所定の電圧を印加することにより各ICチップの導通試験などの電気的検査を行って個々のICチップが電気的特性を有するか否かをテスタを介して試験する装置である。
【0003】
上記プローブ装置は、半導体ウエハ上のICチップに電圧を印加する試料用電源やICチップからの出力を測定部に取り込むための入力部などからなるピンエレクトロニクスを有するテストヘッドと、ICチップ上の所定の電極端子に接触させるプローブ針を有するプローブカードと、テストヘッドとプローブ針とを電気的に接続させるためのポゴピンを有する接続リングとを備えている。そして、このようなプローブ装置には必要に応じてリニアマザーボードやパーフォーマンスボード等の中継基板が設けられ、これらの中継基板によりプローブカードとテスタを電気的に接続するようにしている。
【0004】
図11(a)は、従来の半導体装置の一例としての液晶ドライバー用ICチップを示す平面図であり、図11(b)は、図11(a)に示す領域101を拡大し、領域101の入出力端子にプローブカードのプローブ針を接触させている様子を示す斜視図である。
プローブカードは、表面及び内部にプリント配線が設けられたプローブカード基板を有し、このプローブカード基板にはその中央部に基板開口エリアが設けられている。
【0005】
前記プローブカード基板の下面側には前記基板開口エリアの周辺に合わせてプローブ針固定用のモールド樹脂からなる固定リングが配置されている。さらに、前記プローブカード基板の下面側には複数のプローブ針102〜106が固定リング(図示せず)の周囲に沿って固定されている。
【0006】
プローブカードによって実際に電気的特性試験を行う場合には、図11(a)に示すICチップ109がチップ毎に分割される前のウエハ状態で、図11(b)に示すように、プローブ針102〜106の先端をウエハのICチップ109の各電極端子である入力端子108及び出力端子107に接触させ、所定圧力で先端を電極端子に押圧する。これにより、プローブ針と電極端子とが電気的に接続され、ICチップの電気的特性試験が行われる。
【0007】
【発明が解決しようとする課題】
ところで、液晶ドライバー用IC製品の端子はチップ外周に1列で配置されており、特に出力端子107の端子数は入力端子108に比べて多い。このため、出力端子とプローブカードのプローブ針をコンタクトすることは一般的に困難である。そこで、従来技術においても出力端子とプローブ針とのコンタクトに工夫が施されている。即ち、図11(b)に示すように、プローブ針を1層目から4層目までの多層針立て構造とし、端子数の多い出力端子に対してもプローブ針を接触させることができるようにしている。
【0008】
しかしながら、近年、更なるICの高密度化が進む中で、図11(b)に示すようなプローブカード上の多層針立て構造のみでは、電極端子とプローブ針を安定してコンタクトすることが困難になり、隣接するプローブ針同士がショートするおそれがある。特に、ICの高密度化に伴い、更に端子数が増えて、もともと端子数の多い出力端子が狭ピッチ化されると、出力端子とプローブカードのプローブ針をコンタクトすることが極めて困難になる。従って、電極端子の狭ピッチ化に対応でき、プローブ針同士がショートすることなく確実にコンタクトできるプローブカードが求められている。
【0009】
本発明は上記のような事情を考慮してなされたものであり、その目的は、狭ピッチ化された電極端子に対しても、その電極端子と検針とを確実にコンタクトできるプローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法を提供することにある。
【0010】
【課題を解決するための手段】
上記課題を解決するため、本発明に係るプローブカードは、被測定側のICチップの電極端子とほぼ同じ位置関係にある検針用のコンタクト端子であって、メッキ法により形成されたコンタクト端子を具備することを特徴とする。
【0011】
上記プローブカードによれば、被測定側のICチップの電極端子とほぼ同じ位置関係にある検針用のコンタクト端子をメッキ法により形成しているため、電極端子の狭ピッチ化に対応でき、検針同士がショートすることなく電極端子とコンタクト端子とを確実に接触させることができる。
【0012】
本発明に係るプローブカードは、基板上に形成された配線と、
前記配線上に形成され、被測定側のICチップの電極端子とほぼ同じ位置関係にある検針用のコンタクト端子であって、メッキ法により形成されたコンタクト端子と、
前記配線上にメッキ法により形成された接続端子と、
を具備することを特徴とする。
【0013】
本発明に係るプローブカードは、基板上に形成されたクッション層と、
前記クッション層及び前記基板の上に形成されたバリア層と、
前記バリア層上に形成された金属層と、
前記金属層上にメッキ法により形成された金属配線と、
前記金属配線上にメッキ法により形成された金属コンタクタと、
前記金属コンタクタ上にメッキ法により形成されたコンタクト端子と、
前記金属配線上にメッキ法により形成された接続端子と、
前記金属コンタクタ、前記金属配線、前記クッション層及び前記基板上に形成された、前記コンタクト端子及び前記接続端子の根元を補強するための樹脂と、
を具備することを特徴とする。
【0014】
本発明に係るプローブカードは、補強基板上に配置されたフレキシブル基板と、
前記フレキシブル基板に形成されたホールと、
前記フレキシブル基板に形成され且つ前記ホール内に引き出されたフレキシブル配線と、
前記補強基板上に配置され、前記ホール内に位置する第1のクッション層と、
前記第1のクッション層上に形成された基板と、
前記基板上に形成された第2のクッション層と、
前記第2のクッション層及び前記基板の上に形成されたバリア層と、
前記バリア層上に形成された金属層と、
前記金属層上にメッキ法により形成された金属配線と、
前記金属配線上にメッキ法により形成された金属コンタクタと、
前記金属コンタクタ上にメッキ法により形成されたコンタクト端子と、
前記金属配線上にメッキ法により形成された接続端子と、
前記金属コンタクタ、前記金属配線、前記クッション層及び前記基板上に形成された、前記コンタクト端子及び前記接続端子の根元を補強するための樹脂と、
を具備し、
前記ホール内又はホール上で前記接続端子が前記フレキシブル配線に接続されていることを特徴とする。
【0015】
本発明に係るプローブカードは、基板上に形成されたバリア層と、
前記バリア層と基板との間に形成された空間と、
前記バリア層上に形成された金属層と、
前記金属層上にメッキ法により形成された金属配線と、
前記金属配線上にメッキ法により形成された金属コンタクタと、
前記金属コンタクタ上にメッキ法により形成され、前記空間の上方に配置されたコンタクト端子と、
前記金属配線上にメッキ法により形成された接続端子と、
を具備することを特徴とする。
【0016】
本発明に係るプローブカードは、補強基板上に配置されたフレキシブル基板と、
前記フレキシブル基板に形成されたホールと、
前記フレキシブル基板に形成され且つ前記ホール内に引き出されたフレキシブル配線と、
前記補強基板上に配置され、前記ホール内に位置するクッション層と、
前記クッション層上に形成された基板と、
前記基板上に形成されたバリア層と、
前記バリア層と基板との間に形成された空間と、
前記バリア層上に形成された金属層と、
前記金属層上にメッキ法により形成された金属配線と、
前記金属配線上にメッキ法により形成された金属コンタクタと、
前記金属コンタクタ上にメッキ法により形成され、前記空間の上方に配置されたコンタクト端子と、
前記金属配線上にメッキ法により形成された接続端子と、
を具備し、
前記ホール内又はホール上で前記接続端子が前記フレキシブル配線に接続されていることを特徴とする。
【0017】
本発明に係るプローブカードは、基板上に形成されたバリア層と、
前記バリア層と基板との間に形成された空間と、
前記バリア層上に形成された金属層と、
前記金属層上にメッキ法により形成された第1の金属配線と、
前記第1の金属配線上にメッキ法により形成された金属コンタクタと、
前記金属コンタクタ上にメッキ法により形成され、前記空間の上方に配置されたコンタクト端子と、
前記基板に形成され、上端がバリア層に接続されたスルーホール接続部材と、
前記スルーホール接続部材の下端に接続され、前記基板下に形成された第2の金属配線と、
前記第2の金属配線下にメッキ法により形成された接続端子と、
を具備することを特徴とするプローブカード。
【0018】
本発明に係るプローブカードは、補強基板上に配置されたフレキシブル基板と、
前記フレキシブル基板に形成されたホールと、
前記フレキシブル基板に形成され且つ前記ホール内に引き出されたフレキシブル配線と、
前記補強基板上に配置され、前記ホール内に位置するクッション層と、
前記クッション層上に形成された基板と、
前記基板上に形成されたバリア層と、
前記バリア層と基板との間に形成された空間と、
前記バリア層上に形成された金属層と、
前記金属層上にメッキ法により形成された第1の金属配線と、
前記第1の金属配線上にメッキ法により形成された金属コンタクタと、
前記金属コンタクタ上にメッキ法により形成され、前記空間の上方に配置されたコンタクト端子と、
前記基板に形成され、上端がバリア層に接続されたスルーホール接続部材と、
前記スルーホール接続部材の下端に接続され、前記基板下に形成された第2の金属配線と、
前記第2の金属配線下にメッキ法により形成された接続端子と、
を具備し、
前記ホール内又はホール上で前記接続端子が前記フレキシブル配線に接続されていることを特徴とする。
【0019】
また、本発明に係るプローブカードにおいて、前記スルーホール接続部材は、前記基板に形成されたスルーホールと、該スルーホール内に形成された積層メッキと、を有し、この積層メッキで導通を取るものであることが好ましい。
本発明に係るプローブ装置は、前記のプローブカードを具備することを特徴とする。
【0020】
本発明に係るプローブ試験方法は、前記のプローブカードを用いてプローブ試験を行う方法であって、
被測定側のICチップの電極端子に前記コンタクト端子を接触させ、前記コンタクト端子と前記電極端子とを導通可能な状態にすることによりプローブ試験を行うことを特徴とする。
【0021】
本発明に係る半導体装置の製造方法は、前記のプローブカードを用いてプローブ試験を行う工程を具備する半導体装置の製造方法であって、
被測定側の半導体装置の電極端子に前記コンタクト端子を接触させ、前記コンタクト端子と前記電極端子とを導通可能な状態にすることによりプローブ試験を行う工程を具備することを特徴とする。
【0022】
本発明に係るプローブカードの製造方法は、被測定側のICチップの電極端子とほぼ同じ位置関係にある検針用のコンタクト端子をメッキ法により形成する工程を具備することを特徴とする。
【0023】
本発明に係るプローブカードの製造方法は、基板上に配線を形成する工程と、
被測定側のICチップの電極端子とほぼ同じ位置関係にある検針用のコンタクト端子を前記配線上にメッキ法により形成すると共に、前記配線上にメッキ法により接続端子を形成する工程と、
を具備することを特徴とする。
【0024】
本発明に係るプローブカードの製造方法は、基板上にクッション層を形成する工程と、
前記クッション層及び前記基板の上にバリア層を形成する工程と、
前記バリア層上に金属層を形成する工程と、
前記金属層上にメッキ法により金属配線を形成する工程と、
前記金属配線上にメッキ法により金属コンタクタを形成する工程と、
前記金属コンタクタ上にメッキ法によりコンタクト端子を形成すると共に、前記金属配線上にメッキ法により接続端子を形成する工程と、
前記金属コンタクタ、前記金属配線、前記クッション層及び前記基板上に、前記コンタクト端子及び前記接続端子の根元を補強するための樹脂を形成する工程と、
を具備することを特徴とする。
【0025】
本発明に係るプローブカードの製造方法は、基板上にレジスト膜を形成する工程と、
前記レジスト膜及び前記基板の上にバリア層を形成する工程と、
前記バリア層上に金属層を形成する工程と、
前記金属層上にメッキ法により金属配線を形成する工程と、
前記金属配線上にメッキ法により金属コンタクタを形成する工程と、
前記金属コンタクタ上にメッキ法によりコンタクト端子を形成すると共に、前記金属配線上にメッキ法により接続端子を形成する工程と、
前記コンタクト端子、前記接続端子、前記金属コンタクタ及び前記金属配線をマスクとして前記金属層及び前記バリア層をエッチングすることにより前記レジスト膜の一部を露出させる工程と、
前記レジスト膜を除去する工程と、
を具備することを特徴とする。
【0026】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図1は、本発明に係る第1の実施の形態によるプローブカードを示す断面図である。
図1に示すように、プローブカードはセラミック又はガラスからなる補強基板(プローブカード基板)1を有している。補強基板1の上にはポリイミドテープなどのフレキシブル基板4が配置されており、このフレキシブル基板4の中央部にはホール4aが設けられている。
【0027】
このフレキシブル基板4の下面にはフレキシブルメタル配線5が配置されており、このフレキシブルメタル配線5はホール4a内に引き出されている。このホール4a内であって補強基板1上には、検針を電極端子に接触させてプローブ試験を行う際にクッション層として作用する厚膜のポリイミド膜2が配置されている。このポリイミド膜2の上には検針部3が配置されており、この検針部3はホール4a内に位置している。
【0028】
検針部3はSi又はガラスからなる基板(Si又はガラスのチップ)6を有しており、この基板6の上にはコンタクト端子(プローブ針に相当)7a,7bが形成されている。このコンタクト端子7a,7bは配線を介して接続端子8a,8bに電気的に接続されている。この接続端子8a,8bはフレキシブルメタル配線5に接続されている。フレキシブル基板4上、ホール4a内及び検針部3の周囲は液状コーティング材9により埋められている。但し、コンタクト端子7a,7bの先端部は液状コーティング材9から露出している。なお、液状コーティング材9は検針部3などを補強できるものであれば、種々の材質を用いることが可能であり、例えば樹脂等を用いても良い。
【0029】
次に、図1に示すプローブカードの製造方法について図2〜図6を参照しつつ説明する。
図2(a)〜(d)は、図1に示すプローブカードの各部品に分解した断面図である。
【0030】
図2(a)に示すように、ポリイミドテープなどからなるフレキシブル基板4を準備し、このフレキシブル基板4に検針部3を配置するためのホール4aを設ける。そして、フレキシブル基板4の下面に銅箔を形成し、この銅箔をエッチングする。これにより、フレキシブル基板の下面にはフレキシブルメタル配線5が形成され、このフレキシブルメタル配線5はホール4a内まで引き出され、このホール内のフレキシブルメタル配線はインナーリードとして作用するものである。
【0031】
次いで、図2(b)に示すコンタクト端子7a,7b及びそのコンタクト端子から引き出された接続端子8a,8b、基板6上に形成されたメタル層による再配置配線を有する検針部3を準備する。なお、検針部3の作製方法は後述する。
次いで、図2(c)に示す厚膜のポリイミド膜2を準備する。このポリイミド膜2は、被測定側のICチップとコンタクト端子7a,7bをコンタクトする時、検針部3の基板6の下面への加圧を緩和するためのクッション層として作用するものである。
次いで、図2(d)に示す検針部3を固定するための補強基板(プローブカード基板)1を準備する。
【0032】
次いで、図1に示すように、前記補強基板1の上にポリイミド膜2を載置する。次いで、このポリイミド膜2の上に検針部3を載置する。次いで、前記補強基板1の上に前記フレキシブル基板4を載置する。この際、ホール4a内にポリイミド膜2及び検針部3が位置するようにフレキシブル基板4を配置する。そして、ホール4a内でフレキシブルメタル配線5のインナーリードと接続端子8a,8bを加熱・加圧により接続する。
【0033】
次いで、ホール4a内、フレキシブル基板4上及びコンタクト端子の先端部を除く検針部3上に液状のコーティング材9を塗布する。この際、コンタクト端子7a,7bの先端部に液状コーティング材9が塗布されない様にするために、コンタクト端子の先端部をマスク用の絶縁膜(図示せず)で被覆しておき、液状コーティング材9を塗布した後に前記絶縁膜を剥離することが好ましい。
【0034】
なお、ポリイミド膜2と補強基板1とを接着剤によって接着しても良く、検針部3とポリイミド膜2とを接着剤によって接着しても良く、フレキシブル基板4と補強基板1とを接着剤によって固定しても良い。
【0035】
次に、前記検針部3を作製する方法について図3〜図6を参照しつつ説明する。図3〜図6は、図2(b)に示す検針部の作製方法を説明する断面図である。
まず、図3(a)に示すように、Si又はガラスからなる基板6を用意し、この基板6上に感光性のある厚膜のポリイミド膜を塗布する。次いで、このポリイミド膜を露光、現像してパターニングした後、加熱処理(ポリイミドキュア)を行う。これにより、基板6上にはポリイミドからなるクッション層10が形成される。
【0036】
この後、図3(b)に示すように、クッション層10を含む全面上にスパッタリングによりTiW層11を形成する。このTiW層11は、クッション層10へ配線材料が拡散するのを防止するためのバリア層である。次いで、TiW層11の上にスパッタリングによりCu層12を形成する。このCu層12は、TiW層11と後記金属配線14a,14bとの密着性を向上させるためのものである。
【0037】
次に、図3(c)に示すように、Cu層12の上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、Cu層上にはレジストパターン13が形成される。このレジストパターン13は金属配線を形成する領域が開口されたパターンである。
次いで、図3(d)に示すように、レジストパターン13の開口部内のCu層12上に電界メッキ法により金属配線14a,14bが形成される。この金属配線は例えばCu配線を用いることが好ましい。
【0038】
この後、図4(e)に示すように、レジストパターン13を剥離する。
次いで、図4(f)に示すように、金属配線14a,14bを含む全面上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、Cu層上にはレジストパターン15が形成される。このレジストパターン15は金属コンタクタを形成する領域が開口されたパターンである。
【0039】
次に、図4(g)に示すように、レジストパターン15の開口部内の金属配線14a,14b上に電界メッキ法により金属コンタクタ16a,16bが形成される。この金属コンタクタは例えばNiからなることが好ましい。
この後、図4(h)に示すように、レジストパターン15を剥離する。これにより、各々の金属配線14a,14bの一部が露出する。
【0040】
次に、図5(i)に示すように、金属コンタクタ16a,16bを含む全面上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、金属コンタクタ及びCu層の上にはレジストパターン17が形成される。このレジストパターン17はコンタクト端子及び接続端子を形成する領域が開口されたパターンである。
【0041】
次いで、図5(j)に示すように、レジストパターン17の開口部内の金属コンタクタ及び金属配線の上に電界メッキ法によりバンプ状のコンタクト端子7a,7b及び接続端子8a,8bが形成される。即ち、金属コンタクタ16a,16b上にはコンタクト端子7a,7bが形成され、金属配線14a,14b上には接続端子8a,8bが形成される。
【0042】
前記コンタクト端子7a,7bは、プローブ針に相当するものであって、電気的特性試験(プローブ試験)の際に被測定側のICチップの電極端子(パッド又はバンプ)に接触させるものである。つまり、コンタクト端子7a,7bは、フォトリソグラフィ技術によって被測定側ICチップの電極端子の中心座標と同一な個所に形成されたものである。
また、前記接続端子8a,8bは、前記フレキシブルメタル配線5のインナーリードの先端に接続するものである。なお、コンタクト端子7a,7b及び接続端子8a,8bそれぞれは、例えばNi、Pd、Au及びSn−Ag合金の群から選ばれた一の金属からなることが好ましい。
【0043】
この後、図5(k)に示すように、レジストパターン17を剥離する。
次いで、図6(l)に示すように、コンタクト端子、接続端子、金属コンタクタ及び金属配線をマスクとしてCu層12及びTiW層11をエッチングすることにより、クッション層10の一部及び基板6の一部が露出され、コンタクト端子7aとコンタクト端子7bが電気的に分離される。これにより、コンタクト端子7aは金属コンタクタ16a及び金属配線14aを介して接続端子8aに電気的に接続され、コンタクト端子7bは金属コンタクタ16b及び金属配線14bを介して接続端子8bに電気的に接続される。
【0044】
次に、図6(m)に示すように、コンタクト端子及び接続端子を含む全面上に、これらの端子の根元を補強するための樹脂18をコーティングする。
次いで、図6(n)に示すように、この樹脂18の表面をドライエッチングすることにより、コンタクト端子7a,7b及び接続端子8a,8bそれぞれの先端側を樹脂18から露出させる。このようにして図2(b)に示す検針部3を作製する。
【0045】
次に、図1に示すプローブカードを用いてプローブ試験を行うためのプローブ装置について図7を参照しつつ説明する。
図7は、第1の実施の形態によるプローブ装置を概略的に示す構成図である。
このプローブ装置は、図示せぬ昇降機構によって昇降可能に構成されたテストヘッド31と、このテストヘッド31の下方で図示せぬ装置本体内に順次配設されたパフォーマンスボード32と、このパフォーマンスボード32と接続するようにインサートリング33により支持された接続リング34と、この接続リング34の下方に配設されたプローブカード35を備えている。
【0046】
上記テストヘッド31の内部には被検査体としての半導体ウエハW上のICチップに電圧を印加する試料用電源やICチップからの出力を測定部に取り込むための入力部などからなるピンエレクトロニクス36が内蔵されている。このピンエレクトロニクス36はパフォーマンスボード32上に搭載された複数の電子部品回路37に対して電気的に接続されている。これらの電子部品回路37は、例えばマトリックス・リレー、ドライバー回路等からなる各種測定回路として構成され、各電子部品回路37の接続リング34との接続端子38はパフォーマンスボード32の本体である例えばエポキシ系樹脂製の基板39の下面に例えば基板39と同心円をなす4つの円周上に配列されている。
【0047】
また、上記接続リング34の上面には接続端子38に対応するポゴピン40が同心円をなすように形成された4つの円周上に配列され、その下面には各ポゴピン40に導通するポゴピン41が接続部材42に対応して設けられている。この接続部材42はプローブカード35の下面のテスタ接続端子に下方から接続されるように構成されている。これによりテストヘッド31は、パフォーマンスボード32、接続リング34及び接続部材42を介してプローブカード35と電気的に接続できるように構成されている。
【0048】
また、接続リング34の下面にはゴムなどのクッション材からなるスペーサ43が配置されており、このスペーサ43はプローブカード35の上面に対応する位置に形成されている。これにより、プローブカード35の上面の広い面積をスペーサ43で下方へ加圧できるようになっている。その加圧の際、ポゴピン41によって接続部材42に電気的に接続できるようになっており、この接続部材42はプローブカード35のテスタ接続端子に電気的に接続されている。
【0049】
プローブカード35は図1に示すものである。
プローブカード35に対して半導体ウエハWをアライメントするアライメント機構について説明する。プローブカード35の下方には略円形状のステージ27が設けられ、このステージ27の上面に配設されたウエハチャック28により半導体ウエハWを水平に保持するようになっている。このウエハチャック28の内部には加熱装置29及び冷却媒体の循環路30が温度調整機構として設けられ、検査時に必要に応じて加熱装置29により半導体ウエハWを例えば150℃まで加熱でき、また循環路30を流れる冷却媒体により半導体ウエハWを例えば−10℃まで冷却できるようになっている。
【0050】
また、上記ステージ27はウエハチャック28を水平方向、上下方向及びθ方向で駆動させる駆動機構(図示せず)を有し、半導体ウエハWのアライメント時に駆動機構の駆動によりステージ27がレール24,25上でX、Y方向へ移動すると共にウエハチャック28がθ方向で回転し、更に、上下方向へ昇降するようになっている。更に、ウエハチャック28にはターゲット板26が取り付けられており、その上方に配設された光学的撮像装置44,45及び静電容量センサ46によりターゲット板26及び所定のICチップを検出し、この検出信号に基づいてプローブカード35と半導体ウエハW上のICチップの位置を演算するようになっている。そして、この演算結果に基づいてステージ27の駆動機構が駆動制御されて半導体ウエハW上の検査すべきICチップをプローブカード35にアライメントするようにしてある。
【0051】
次に、動作について説明する。ICチップが複数作製された半導体ウエハWの電気的検査を例えば150℃の温度下で行う場合には、加熱装置29を作動させ半導体ウエハWを加熱し、例えば150℃に温度設定し、その温度を維持する。次いで、ターゲット板26、光学的撮像装置44,45及び静電容量センサ46などから得られた検出データに基づいてステージ27が駆動して半導体ウエハWをプローブカード35に対してアライメントする。
【0052】
アライメント終了後、テストヘッド1を下降させると共にプローブカード35及びそれと電気的に接続された接続部材42を上昇させる。これにより、パフォーマンスボード32下面の接続端子38が接続リング34上面のポゴピン40と電気的に接続されると共に、接続部材42が接続リング34下面のポゴピン41と電気的に接続される。その結果、テストヘッド31のピンエレクトロニクス36とパフォーマンスボード32の電子部品回路37が電気的に接続され、更にこれらは接続リング34のポゴピン40,41及び接続部材42を介してプローブカード35のテスタ接続端子に電気的に接続され、ピンエレクトロニクス36とコンタクト端子7a,7bとが導通可能な状態になる。
【0053】
その後、ウエハチャック28を上昇させて半導体ウエハW上のICチップの電極端子にコンタクト端子7a,7bの針先を接触させ、更にウエハチャック28を所定量オーバードライブさせてコンタクト端子7a,7bと電極端子とを導通可能な状態にする。
【0054】
この導通可能な状態でテストヘッド31から所定の電気信号を送信し、パフォーマンスボード32、接続リング34、接続部材42、コンタクト端子7a,7b及び電極端子を介してICチップに電気信号を入力すると、この入力信号に基づいた出力信号がICチップの電極端子から接続リング34及びパフォーマンスボード32の電子部品回路37を介してピンエレクトロニクス36に取り込まれ、ICチップの電気的検査が行われる。
【0055】
プローブカードのプローブ針の母材径と針立て技術の限界が見え始めている中で、ICに配列されるパッドのシュリンク化にも従来技術では限界があった。本実施の形態では、フォトリソグラフィ技術によってICチップの電極端子の中心座標に対応する個所に従来のプローブ針に代わるコンタクト端子を形成したプローブカードを用いることにより、従来技術のようなニードルタイプの針立て限界の制約が無くなり、電極端子の更なるシュリンク化と微細パッドピッチに強い技術を確立することができた。
【0056】
尚、上記第1の実施の形態では、プローブカード及びその製造方法、プローブ装置、プローブ試験方法についての発明を説明しているが、本実施の形態によるプローブカードを用いてプローブ試験を行う工程を具備する半導体装置の製造方法に本発明を適用することも可能である。
【0057】
図8(a)は、本発明に係る第2の実施の形態によるプローブカードを示す断面図であり、図1と同一部分には同一符号を付し、異なる部分についてのみ説明する。
本実施の形態によるプローブカードは、図1に示す検針部3におけるクッション層10及び樹脂18を無くしたものである。クッション層10を無くしたが、この部分は空洞(空間)になっているため、金属配線14a,14b及び金属コンタクタ16a,16bがクッションとして作用する。
【0058】
次に、検針部3の作製方法について図3〜図6(l)及び図8(b)を参照しつつ説明する。
図8(b)は、図8(a)に示す検針部の作製方法を説明する断面図であり、図3〜図6と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【0059】
まず、図3(a)に示す工程で、補助基板6上にクッション層10を形成する代わりに、補助基板6上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、クッション層10と同じ形状のレジストパターンを補助基板6上に形成する。
次いで、図3(b)に示す工程で、前記レジストパターンを含む全面上にスパッタリングによりTiW層11を形成し、この後の工程から図6(l)に示す工程までは第1の実施の形態と同様である。
【0060】
次に、図8(b)に示すように、クッション層10の代わりに形成したレジストパターンを除去する。これにより、第1の実施の形態でクッション層10が形成されていた部分は空洞(空間)となる。このようにして図8(b)に示す検針部3を作製する。
上記第2の実施の形態においても第1の実施の形態と同様の効果を得ることができる。
なお、前記プローブカードを製造する方法については第1の実施の形態と同様である。
【0061】
図9(a)は、本発明に係る第1及び第2の実施の形態によるフレキシブル基板の第1の変形例を示す断面図であり、図2(a)と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【0062】
フレキシブル基板4の上面及び下面に銅箔を形成し、この銅箔をエッチングする。これにより、フレキシブル基板の下面にはフレキシブルメタル配線5aが形成され、このフレキシブルメタル配線5aはホール4a内まで引き出され、このホール内のフレキシブルメタル配線はインナーリードとして作用するものである。これと共に、フレキシブル基板の上面にはフレキシブルメタル配線5bが形成され、このフレキシブルメタル配線5bはホール4a内まで引き出され、このホール内のフレキシブルメタル配線はインナーリードとして作用するものである。このようにフレキシブルメタル配線をフレキシブル基板の上面と下面の2層構造とすることにより、フレキシブルメタル配線の自由度を向上させることができる。
【0063】
図9(b)は、本発明に係る第1及び第2の実施の形態によるフレキシブル基板の第2の変形例を示す断面図であり、図2(a)と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【0064】
フレキシブル基板4の上面及び下面に銅箔を形成し、この銅箔をエッチングする。これにより、フレキシブル基板の下面にはフレキシブルメタル配線5aが形成される。これと共に、フレキシブル基板の上面にはフレキシブルメタル配線5bが形成され、このフレキシブルメタル配線5bはホール4a内まで引き出され、このホール内のフレキシブルメタル配線はインナーリードとして作用するものである。このようにフレキシブルメタル配線をフレキシブル基板の上面と下面の2層構造とすることにより、フレキシブルメタル配線の自由度を向上させることができる。
【0065】
図9(c)は、本発明に係る第1及び第2の実施の形態によるフレキシブル基板の第3の変形例を示す断面図であり、図2(a)と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【0066】
第1のフレキシブル基板24aの上面及び下面に銅箔を形成し、この銅箔をエッチングする。これにより、第1のフレキシブル基板24aの下面にはフレキシブルメタル配線5aが形成され、このフレキシブルメタル配線5aはホール4a内まで引き出され、このホール内のフレキシブルメタル配線はインナーリードとして作用するものである。これと共に、第1のフレキシブル基板24aの上面にはフレキシブルメタル配線5bが形成され、このフレキシブルメタル配線5bはホール4a内まで引き出され、このホール内のフレキシブルメタル配線はインナーリードとして作用するものである。
【0067】
第2のフレキシブル基板24bの上面に銅箔を形成し、この銅箔をエッチングする。これにより、第2のフレキシブル基板24bの上面にはフレキシブルメタル配線5cが形成され、このフレキシブルメタル配線5cはホール4a内まで引き出され、このホール内のフレキシブルメタル配線はインナーリードとして作用するものである。
【0068】
第1のフレキシブル基板24aの上にフレキシブルメタル配線5bを介して第2のフレキシブル基板24bを配置する。このように第1のフレキシブル基板24aに第2のフレキシブル基板24bを重ねて配置し、フレキシブルメタル配線を第1のフレキシブル基板24aの上面と下面と第2のフレキシブル基板24bの上面との3層構造とすることにより、フレキシブルメタル配線の自由度をさらに向上させることができる。
【0069】
図10(a)は、本発明に係る第3の実施の形態によるプローブカードを示す断面図であり、図8(a)と同一部分には同一符号を付し、異なる部分についてのみ説明する。
本実施の形態によるプローブカードは、図8(a)に示す検針部3における接続端子8a,8bを基板6の下面(コンタクト端子7a,7bを形成している面と逆側の面)に配置し、この接続端子8a,8bをメタル配線17a,17b及びスルーホール接続部材18a,18bによって金属配線14a,14bに電気的に接続したものである。
【0070】
メタル配線17a,17bは基板6の下面に形成されている。スルーホール接続部材18a,18bは、レーザーとエッチングにより基板6にスルーホールを開け、このスルーホール内に積層メッキで導通を取ったものである。スルーホール接続部材18a,18bの下端はメタル配線17a,17bに接続されており、スルーホール接続部材18a,18bの上端はバリア層11に接続されている。
【0071】
次に、検針部3の作製方法について図10(b)を参照しつつ説明する。
図10(b)は、図10(a)に示す検針部の作製方法を説明する断面図であり、図8(b)と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【0072】
まず、図10(b)に示すように、基板6にスルーホールを開け、スルーホール内に積層メッキを施すことにより、該基板6にはスルーホール接続部材18a,18bが形成される。次いで、基板6の下面にメタル配線17a,17bを形成する。このメタル配線17a,17bはスルーホール接続部材18a,18bの下端に接続される。次いで、このメタル配線17a,17bの表面上に電界メッキ法により接続端子8aを形成する。
【0073】
この後、図8(b)に示す第2の実施の形態の場合と同様に、図3(a)に示す工程で、補助基板6上にクッション層10を形成する代わりに、補助基板6上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、クッション層10と同じ形状のレジストパターンを補助基板6上に形成する。
次いで、図3(b)に示す工程で、前記レジストパターンを含む全面上にスパッタリングによりTiW層11を形成し、この後の工程から図4(h)に示す工程までは第1の実施の形態と同様である。
【0074】
次の図5(i)に示す工程で、接続端子を形成する領域が開口されず、コンタクト端子を形成する領域のみが開口されたレジストパターンを形成し、この後の工程からは第2の実施の形態の場合と同様である。このようにして図10(b)に示す検針部3を作製する。
上記第3の実施の形態においても第2の実施の形態と同様の効果を得ることができる。
【0075】
なお、前記プローブカードを製造する方法については第1の実施の形態と同様である。
また、本発明は上記第1乃至第3の実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【図1】 第1の実施の形態によるプローブカードを示す断面図。
【図2】 図1に示すプローブカードの各部品に分解した断面図。
【図3】 図2(b)に示す検針部の作製方法を説明する断面図。
【図4】 図2(b)に示す検針部の作製方法を説明する断面図。
【図5】 図2(b)に示す検針部の作製方法を説明する断面図。
【図6】 図2(b)に示す検針部の作製方法を説明する断面図。
【図7】 第1の実施の形態によるプローブ装置を概略的に示す構成図。
【図8】 第2の実施の形態によるプローブカードを示す断面図。
【図9】 フレキシブル基板の第1乃至第3の変形例を示す断面図。
【図10】 第3の実施の形態によるプローブカードを示す断面図。
【図11】 従来の半導体装置を示す平面図。
【符号の説明】
1…補強基板(プローブカード基板)、2…ポリイミド膜、3…検針部、4…フレキシブル基板、4a…ホール、5,5a〜5c…フレキシブルメタル配線、6…基板、7a,7b…コンタクト端子、8a,8b…接続端子、9…液状コーティング材、10…クッション層、11TiW層、12…Cu層、13,15,17…レジストパターン、14a,14b…金属配線、16a,16b…金属コンタクタ、17a,17b…メタル配線、18…樹脂、18a,18b…スルーホール接続部材、24a…第1のフレキシブル基板、24b…第2のフレキシブル基板、24,25…レール、26…ターゲット板、27…ステージ、28…ウエハチャック、29…加熱装置、30…冷却媒体の循環路、31…テストヘッド、32…パフォーマンスボード、33…インサートリング、34…接続リング、35…プローブカード、36…ピンエレクトロニクス、37…電子部品回路、38…接続端子、39…エポキシ系樹脂製の基板、40,41…ポゴピン、42…接続部材、43…スペーサ、44,45…光学的撮像装置、46…静電容量センサ、W…半導体ウエハ、101…領域、102〜106…プローブ針、107…出力端子、108…入力端子、109…ICチップ
Claims (8)
- 補強基板上に配置されたフレキシブル基板と、
前記フレキシブル基板に形成されたホールと、
前記フレキシブル基板に形成され且つ前記ホール内に引き出されたフレキシブル配線と、
前記補強基板上に配置され、前記ホール内に位置する第1のクッション層と、
前記ホール内に配置され、前記第1のクッション層上に形成された基板と、
前記基板上に形成された第2のクッション層と、
前記第2のクッション層及び前記基板の上に形成されたバリア層と、
前記バリア層上に形成された金属層と、
前記金属層上に形成された金属配線と、
前記金属配線上に形成された金属コンタクタと、
前記金属コンタクタ上に形成されたコンタクト端子と、
前記ホール内に配置され、前記金属配線上に形成された接続端子と、
前記金属コンタクタ、前記金属配線、前記コンタクト端子及び前記接続端子の根元を補強するための樹脂と、
前記ホール内に埋め込まれ、前記ホール内に前記第1のクッション層、前記基板及び前記フレキシブル配線を固定するための補強材と、
を具備し、
前記ホール内又はホール上で前記接続端子が前記フレキシブル配線に接続されていることを特徴とするプローブカード。 - 補強基板上に配置されたフレキシブル基板と、
前記フレキシブル基板に形成されたホールと、
前記フレキシブル基板に形成され且つ前記ホール内に引き出されたフレキシブル配線と、
前記補強基板上に配置され、前記ホール内に位置するクッション層と、
前記ホール内に配置され、前記クッション層上に形成された基板と、
前記基板上に形成されたバリア層と、
前記バリア層と基板との間に形成された空間と、
前記バリア層上に形成された金属層と、
前記金属層上に形成された金属配線と、
前記金属配線上に形成された金属コンタクタと、
前記金属コンタクタ上に形成され、前記空間の上方に配置されたコンタクト端子と、
前記ホール内に配置され、前記金属配線上に形成された接続端子と、
前記ホール内に埋め込まれ、前記ホール内に前記クッション層、前記基板及び前記フレキシブル配線を固定するための補強材と、
を具備し、
前記ホール内又はホール上で前記接続端子が前記フレキシブル配線に接続されていることを特徴とするプローブカード。 - 補強基板上に配置されたフレキシブル基板と、
前記フレキシブル基板に形成されたホールと、
前記フレキシブル基板に形成され且つ前記ホール内に引き出されたフレキシブル配線と、
前記補強基板上に配置され、前記ホール内に位置するクッション層と、
前記クッション層上に形成された基板と、
前記基板上に形成されたバリア層と、
前記バリア層と基板との間に形成された空間と、
前記バリア層上に形成された金属層と、
前記金属層上に形成された第1の金属配線と、
前記第1の金属配線上に形成された金属コンタクタと、
前記金属コンタクタ上に形成され、前記空間の上方に配置されたコンタクト端子と、
前記基板に形成され、上端がバリア層に接続されたスルーホール接続部材と、
前記スルーホール接続部材の下端に接続され、前記基板下に形成された第2の金属配線と、
前記第2の金属配線下に形成された接続端子と、
前記ホール内に埋め込まれ、前記ホール内に前記クッション層を固定するための補強材と、
を具備し、
前記ホール内又はホール上で前記接続端子が前記フレキシブル配線に接続されていることを特徴とするプローブカード。 - 前記スルーホール接続部材は、前記基板に形成されたスルーホールと、該スルーホール内に形成された積層メッキと、を有し、この積層メッキで導通を取るものであることを特徴とする請求項3に記載のプローブカード。
- 請求項1乃至3のいずれか一項において、前記フレキシブル配線は、前記フレキシブル基板の両面に形成されていることを特徴とするプローブカード。
- 請求項1乃至5のうちのいずれか一項に記載のプローブカードを具備することを特徴とするプローブ装置。
- 請求項1乃至5のうちのいずれか一項に記載のプローブカードを用いてプローブ試験を行う方法であって、
被測定側のICチップの電極端子に前記コンタクト端子を接触させ、前記コンタクト端子と前記電極端子とを導通可能な状態にすることによりプローブ試験を行うことを特徴とするプローブ試験方法。 - 請求項1乃至5のうちのいずれか一項に記載のプローブカードを用いてプローブ試験を行う工程を具備する半導体装置の製造方法であって、
被測定側の半導体装置の電極端子に前記コンタクト端子を接触させ、前記コンタクト端子と前記電極端子とを導通可能な状態にすることによりプローブ試験を行う工程を具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003034912A JP4604450B2 (ja) | 2003-02-13 | 2003-02-13 | プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003034912A JP4604450B2 (ja) | 2003-02-13 | 2003-02-13 | プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004245669A JP2004245669A (ja) | 2004-09-02 |
JP4604450B2 true JP4604450B2 (ja) | 2011-01-05 |
Family
ID=33020475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003034912A Expired - Fee Related JP4604450B2 (ja) | 2003-02-13 | 2003-02-13 | プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4604450B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190112615A (ko) * | 2018-03-26 | 2019-10-07 | 영남대학교 산학협력단 | 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8016624B2 (en) | 2005-09-22 | 2011-09-13 | Enplas Corporation | Electric contact and socket for electrical part |
JPWO2010038433A1 (ja) | 2008-09-30 | 2012-03-01 | ローム株式会社 | プローブカードの製造方法、プローブカード、半導体装置の製造方法およびプローブの形成方法 |
WO2019190102A1 (ko) * | 2018-03-26 | 2019-10-03 | 영남대학교 산학협력단 | 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법 |
WO2024004205A1 (ja) * | 2022-07-01 | 2024-01-04 | 日本電子材料株式会社 | プローブカード |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000111576A (ja) * | 1998-09-21 | 2000-04-21 | Advantest Corp | コンタクトストラクチャのパッケ―ジング・相互接続 |
JP2000221210A (ja) * | 1999-01-29 | 2000-08-11 | Advantest Corp | コンタクトストラクチャのパッケ―ジング・相互接続 |
JP2000304773A (ja) * | 1999-03-31 | 2000-11-02 | Advantest Corp | コンタクトストラクチャのパッケージング・相互接続 |
JP2002176082A (ja) * | 2000-12-08 | 2002-06-21 | Hitachi Ltd | 半導体検査装置およびそれを用いた半導体装置の検査方法および半導体装置の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0669054B2 (ja) * | 1986-04-09 | 1994-08-31 | 田中貴金属工業株式会社 | 半導体ウエ−ハの電気的特性測定用プロ−ブ針 |
JP3215545B2 (ja) * | 1993-05-27 | 2001-10-09 | イビデン株式会社 | 薄膜多層配線板及びその製造方法 |
JPH0727789A (ja) * | 1993-07-09 | 1995-01-31 | Nitto Denko Corp | 回路配線板およびその製造方法 |
-
2003
- 2003-02-13 JP JP2003034912A patent/JP4604450B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000111576A (ja) * | 1998-09-21 | 2000-04-21 | Advantest Corp | コンタクトストラクチャのパッケ―ジング・相互接続 |
JP2000221210A (ja) * | 1999-01-29 | 2000-08-11 | Advantest Corp | コンタクトストラクチャのパッケ―ジング・相互接続 |
JP2000304773A (ja) * | 1999-03-31 | 2000-11-02 | Advantest Corp | コンタクトストラクチャのパッケージング・相互接続 |
JP2002176082A (ja) * | 2000-12-08 | 2002-06-21 | Hitachi Ltd | 半導体検査装置およびそれを用いた半導体装置の検査方法および半導体装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190112615A (ko) * | 2018-03-26 | 2019-10-07 | 영남대학교 산학협력단 | 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법 |
KR20200038228A (ko) * | 2018-03-26 | 2020-04-10 | 영남대학교 산학협력단 | 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법 |
KR102107101B1 (ko) | 2018-03-26 | 2020-05-12 | 영남대학교 산학협력단 | 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법 |
KR102145325B1 (ko) | 2018-03-26 | 2020-08-18 | 영남대학교 산학협력단 | 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2004245669A (ja) | 2004-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4171513B2 (ja) | コンタクタ、該コンタクタを備えたコンタクトストラクチャ、プローブカード、及び、試験装置 | |
JP4862017B2 (ja) | 中継基板、その製造方法、プローブカード | |
US4961052A (en) | Probing plate for wafer testing | |
US4983908A (en) | Probing card for wafer testing and method of manufacturing the same | |
JP4465995B2 (ja) | プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法 | |
JPH11160356A (ja) | ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法 | |
JPH11191577A (ja) | テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器 | |
JP2010021362A (ja) | 半導体装置の製造方法 | |
JP4535494B2 (ja) | 薄膜プローブシートの製造方法および半導体チップの検査方法 | |
JP4604450B2 (ja) | プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法 | |
KR100280952B1 (ko) | 패키지로 실장된 베어칩에 결합된 기생 부품과 등가인 더미 부품과 함께 직접되는 프로브카드 | |
JP4944982B2 (ja) | 半導体ウェハの検査方法および半導体装置の製造方法 | |
TWI484192B (zh) | Probe card, inspection device and inspection method | |
JP2004245671A (ja) | プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法 | |
JPH11154694A (ja) | ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法 | |
JP2004247459A (ja) | 半導体装置及びその製造方法、プローブカード、プローブ装置、プローブ試験方法 | |
JPH0783953A (ja) | 回路基板検査用プローブおよびこれを備えた回路基板検査システム並びに回路基板検査用プローブの製造方法 | |
JP3898363B2 (ja) | ウエハ一括コンタクトボード用多層配線基板、該多層配線基板に接続するコネクタ、及びそれらの接続構造、並びに検査装置 | |
JP4492976B2 (ja) | 半導体装置 | |
JP3842879B2 (ja) | ウェハ一括型プローブカードおよび半導体装置の検査方法 | |
JP4185225B2 (ja) | コンタクトプローブの検査装置 | |
JP4520689B2 (ja) | コンタクトプローブ、プローブ装置及びコンタクトプローブの製造方法 | |
KR20120110290A (ko) | 일체형 프로브 블록의 제조 방법 및 그 프로브 블록을 포함하는 전기신호 검사 장치 | |
JP2005201659A (ja) | プローブカード、プローブ装置、プローブ試験方法及び半導体装置の製造方法 | |
JP3686301B2 (ja) | 接続装置の製造方法ならびに検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100920 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |