JP2005201659A - プローブカード、プローブ装置、プローブ試験方法及び半導体装置の製造方法 - Google Patents
プローブカード、プローブ装置、プローブ試験方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005201659A JP2005201659A JP2004005481A JP2004005481A JP2005201659A JP 2005201659 A JP2005201659 A JP 2005201659A JP 2004005481 A JP2004005481 A JP 2004005481A JP 2004005481 A JP2004005481 A JP 2004005481A JP 2005201659 A JP2005201659 A JP 2005201659A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- probe card
- needles
- semiconductor device
- card substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】 プローブ針を精度よく半導体装置の端子に接続でき、かつプローブカードのメンテナンスを容易にする。
【解決手段】 プローブカード基板101と、プローブカード基板101に実装され、半導体装置が有する複数の端子それぞれに電気的に接続する複数のプローブ針102a,102bと、複数のプローブ針102a,102bそれぞれとプローブカード基板の間に位置し、プローブ針102a,102bが半導体装置の端子に接続するときにプローブ針102a,102bをプローブカード基板101に向けて沈み込ませる複数の弾性部材104a,104bとを具備する。複数のプローブ針102a,102bは、プローブカード基板101に異なる密度で実装されていてもよい。弾性部材104a,104bは例えば導電性エラストマである。
【選択図】 図4
【解決手段】 プローブカード基板101と、プローブカード基板101に実装され、半導体装置が有する複数の端子それぞれに電気的に接続する複数のプローブ針102a,102bと、複数のプローブ針102a,102bそれぞれとプローブカード基板の間に位置し、プローブ針102a,102bが半導体装置の端子に接続するときにプローブ針102a,102bをプローブカード基板101に向けて沈み込ませる複数の弾性部材104a,104bとを具備する。複数のプローブ針102a,102bは、プローブカード基板101に異なる密度で実装されていてもよい。弾性部材104a,104bは例えば導電性エラストマである。
【選択図】 図4
Description
本発明は、プローブカード、プローブ装置、プローブ試験方法及び半導体装置の製造方法に関する。特に本発明は、プローブ針を精度よく半導体装置の端子に接続でき、かつメンテナンスを容易にしたプローブカード、プローブ装置、プローブ試験方法及び半導体装置の製造方法に関する。
半導体プロセス工程で半導体ウェハ上に多数の半導体装置を形成した場合には、その半導体ウェハのまま個々の半導体装置について電気的特性の検査を行い、不良品をスクリーニングするようにしている。そして、この検査には通常、プローブ装置が用いられている。このプローブ装置はプローブカードを半導体ウェハに対向させ、互いの距離を近づけることにより、プローブカードのプローブ針を、半導体ウェハ上の個々の半導体装置が有する端子に接触させている。そしてプローブ針から所定の電圧を印加することにより各半導体装置の導通試験などの電気的検査を行い、個々の半導体装置が電気的特性を有するか否かをテスタを介して試験をする(例えば特許文献1参照)。
特開2003−188218号公報(第3段落〜第5段落)
液晶ドライバー用IC製品の端子はチップ外周に1列で配置されているが、出力端子の端子数は入力端子に比べて多い。このためプローブカードのプローブ針の密度も、出力端子側と入力端子側とで異なる。この場合、IC製品の端子に対するプローブ針の押圧力も、出力端子側と入力端子側とで異なる。そして入力端子側におけるプローブ針の押圧力が強くなりすぎ、その反発力からプローブ針が接触すべき端子から外れる可能性があった。この場合、正常なIC製品も不良品と判断してしまう。
またIC製品の端子に対するプローブ針の押圧力が異なるとプローブ針の磨耗量が異なってくる。このため入力端子側のプローブ針の磨耗量が相対的に多くなる。この場合、プローブカードのメンテナンス時に出力端子側のプローブ針を入力側のプローブ針よりも多く研磨しなければならず、プローブカードのメンテナンスに手間がかかる。またプローブ針の寿命も短くなる。
本発明は上記のような事情を考慮してなされたものであり、その目的は、プローブ針を精度よく半導体装置の端子に接続でき、かつメンテナンスを容易にしたプローブカード、プローブ装置、プローブ試験方法及び半導体装置の製造方法を提供することにある。
上記課題を解決するため、本発明は、半導体装置にプローブ試験を行うためのプローブカードであって、
プローブカード基板と、
前記プローブカード基板に実装され、半導体装置が有する複数の端子それぞれに電気的に接続する複数のプローブ針と、
前記複数のプローブ針それぞれの基端と前記プローブカード基板の間に位置し、前記プローブ針それぞれの先端部が前記端子に接触する際に前記プローブ針を前記プローブカード基板に向けて沈み込ませる複数の弾性部材と
を具備する。
プローブカード基板と、
前記プローブカード基板に実装され、半導体装置が有する複数の端子それぞれに電気的に接続する複数のプローブ針と、
前記複数のプローブ針それぞれの基端と前記プローブカード基板の間に位置し、前記プローブ針それぞれの先端部が前記端子に接触する際に前記プローブ針を前記プローブカード基板に向けて沈み込ませる複数の弾性部材と
を具備する。
このプローブカードによれば、プローブカード基板とプローブ針の間には弾性部材が設けられている。そしてプローブ針が半導体装置の端子に押圧すると、プローブ針はプローブカード基板に向けて沈み込む。このためプローブ針は、弾性部材を設けない場合と比べて反発力が小さくなり、接触すべき端子から外れにくくなる。
この発明は、複数のプローブ針の一部が、他のプローブ針とは異なる密度でプローブカード基板に実装されている場合に特に効果を発揮する。この場合、一部のプローブ針に対応する弾性部材は、他の弾性部材とは弾性率が異なっていてもよい。さらにこの場合、一部のプローブ針は、他のプローブ針より低い密度で形成されており、一部のプローブ針に対応する弾性部材は、他の弾性部材より弾性率が低くてもよい。
複数の弾性部材の一部は、他の弾性部材とは弾性率が異なっていてもよい。
複数の弾性部材の一部は、他の弾性部材とは弾性率が異なっていてもよい。
弾性部材は導電性エラストマであってもよいし、導電性の材料で形成されたバネ部材であってもよい。弾性部材は、プローブカード基板に設けられた凹部に少なくとも一部が埋め込まれており、さらに、弾性部材とプローブ針の接合部及び凹部の開口面は、柔軟性を有する接着剤により封止されていてもよい。
複数の弾性部材の弾性率は、端子の弾性率より低いのが好ましい。
複数の弾性部材の弾性率は、端子の弾性率より低いのが好ましい。
本発明にかかるプローブ装置は、半導体装置に対してプローブ試験を行うプローブ装置であって、
テストヘッドと、
前記テストヘッドに組みつけられたプローブカードと、
半導体装置を前記プローブカードに対してアライメントするステージと
を具備し、
前記プローブカードは、
プローブカード基板と、
前記プローブカード基板に実装され、半導体装置が有する複数の端子それぞれに電気的に接続する複数のプローブ針と、
前記複数のプローブ針それぞれの基端と前記プローブカード基板の間に位置し、前記プローブ針それぞれの先端部が前記端子に接触する際に前記プローブ針を前記プローブカード基板に向けて沈み込ませる複数の弾性部材とを有する。
テストヘッドと、
前記テストヘッドに組みつけられたプローブカードと、
半導体装置を前記プローブカードに対してアライメントするステージと
を具備し、
前記プローブカードは、
プローブカード基板と、
前記プローブカード基板に実装され、半導体装置が有する複数の端子それぞれに電気的に接続する複数のプローブ針と、
前記複数のプローブ針それぞれの基端と前記プローブカード基板の間に位置し、前記プローブ針それぞれの先端部が前記端子に接触する際に前記プローブ針を前記プローブカード基板に向けて沈み込ませる複数の弾性部材とを有する。
本発明にかかるプローブ試験方法は、
テストヘッドと、
前記テストヘッドに組みつけられたプローブカードと、
半導体装置を前記プローブカードに対してアライメントするステージと
を具備し、
前記プローブカードは、
プローブカード基板と、
前記プローブカード基板に実装され、半導体装置が有する複数の端子それぞれに電気的に接続する複数のプローブ針と、
前記複数のプローブ針それぞれの基端と前記プローブカード基板の間に位置し、前記プローブ針それぞれの先端部が前記端子に接触する際に前記プローブ針を前記プローブカード基板に向けて沈み込ませる複数の弾性部材とを有するプローブ装置を用いて半導体装置にプローブ試験を行う方法であって、
前記プローブ装置の前記ステージに半導体ウェハを載置する工程と、
半導体ウェハに形成された半導体装置の複数の端子それぞれに、前記プローブカードの前記プローブ針を接触させて互いに導通可能な状態にすることによりプローブ試験を行う工程と、
を具備する。
テストヘッドと、
前記テストヘッドに組みつけられたプローブカードと、
半導体装置を前記プローブカードに対してアライメントするステージと
を具備し、
前記プローブカードは、
プローブカード基板と、
前記プローブカード基板に実装され、半導体装置が有する複数の端子それぞれに電気的に接続する複数のプローブ針と、
前記複数のプローブ針それぞれの基端と前記プローブカード基板の間に位置し、前記プローブ針それぞれの先端部が前記端子に接触する際に前記プローブ針を前記プローブカード基板に向けて沈み込ませる複数の弾性部材とを有するプローブ装置を用いて半導体装置にプローブ試験を行う方法であって、
前記プローブ装置の前記ステージに半導体ウェハを載置する工程と、
半導体ウェハに形成された半導体装置の複数の端子それぞれに、前記プローブカードの前記プローブ針を接触させて互いに導通可能な状態にすることによりプローブ試験を行う工程と、
を具備する。
本発明にかかる半導体装置の製造方法は、
テストヘッドと、
前記テストヘッドに組みつけられたプローブカードと、
半導体装置を前記プローブカードに対してアライメントするステージと
を具備し、
前記プローブカードは、
プローブカード基板と、
前記プローブカード基板に実装され、半導体装置が有する複数の端子それぞれに電気的に接続する複数のプローブ針と、
前記複数のプローブ針それぞれの基端と前記プローブカード基板の間に位置し、前記プローブ針それぞれの先端部が前記端子に接触する際に前記プローブ針を前記プローブカード基板に向けて沈み込ませる複数の弾性部材とを有するプローブ装置を用いて半導体装置を製造する方法であって、
半導体ウェハに、複数の端子を有する半導体装置を形成する工程と、
前記プローブ装置の前記ステージに半導体ウェハを載置する工程と、
半導体ウェハに形成された半導体装置の複数の端子それぞれに、前記プローブカードの前記プローブ針を接触させて互いに導通可能な状態にすることによりプローブ試験を行う工程と、
を具備する。
テストヘッドと、
前記テストヘッドに組みつけられたプローブカードと、
半導体装置を前記プローブカードに対してアライメントするステージと
を具備し、
前記プローブカードは、
プローブカード基板と、
前記プローブカード基板に実装され、半導体装置が有する複数の端子それぞれに電気的に接続する複数のプローブ針と、
前記複数のプローブ針それぞれの基端と前記プローブカード基板の間に位置し、前記プローブ針それぞれの先端部が前記端子に接触する際に前記プローブ針を前記プローブカード基板に向けて沈み込ませる複数の弾性部材とを有するプローブ装置を用いて半導体装置を製造する方法であって、
半導体ウェハに、複数の端子を有する半導体装置を形成する工程と、
前記プローブ装置の前記ステージに半導体ウェハを載置する工程と、
半導体ウェハに形成された半導体装置の複数の端子それぞれに、前記プローブカードの前記プローブ針を接触させて互いに導通可能な状態にすることによりプローブ試験を行う工程と、
を具備する。
以下、図面を参照して本発明の実施の形態について説明する。図1は、第1の実施の形態によるプローブ装置を概略的に示す構成図である。
このプローブ装置は、図示せぬ昇降機構によって昇降可能に構成されたテストヘッド31と、このテストヘッド31の下方で図示せぬ装置本体内に順次配設されたパフォーマンスボード32と、このパフォーマンスボード32と接続するようにインサートリング33により支持された接続リング34と、この接続リング34の下方に配設されたプローブカード100と、被試験体である半導体ウェハ1をプローブカード100に対してアライメントするアライメント機構20を備えている。
このプローブ装置は、図示せぬ昇降機構によって昇降可能に構成されたテストヘッド31と、このテストヘッド31の下方で図示せぬ装置本体内に順次配設されたパフォーマンスボード32と、このパフォーマンスボード32と接続するようにインサートリング33により支持された接続リング34と、この接続リング34の下方に配設されたプローブカード100と、被試験体である半導体ウェハ1をプローブカード100に対してアライメントするアライメント機構20を備えている。
上記テストヘッド31の内部には半導体ウェハ1上の半導体装置に電圧を印加する試料用電源や半導体装置からの出力を測定部に取り込むための入力部などからなるピンエレクトロニクス36が内蔵されている。このピンエレクトロニクス36はパフォーマンスボード32上に搭載された複数の電子部品回路37に対して電気的に接続されている。これらの電子部品回路37は、例えばマトリックス・リレー、ドライバー回路等からなる各種測定回路として構成され、各電子部品回路37の接続リング34との接続端子38はパフォーマンスボード32の本体である例えばエポキシ系樹脂製の基板39の下面に例えば基板39と同心円をなす4つの円周上に配列されている。
また、上記接続リング34の上面には接続端子38に対応するポゴピン40が同心円をなすように形成された4つの円周上に配列され、その下面には各ポゴピン40に導通するポゴピン41が接続部材42に対応して設けられている。この接続部材42はプローブカード100の下面のテスタ接続端子に下方から接続されるように構成されている。これによりテストヘッド31は、パフォーマンスボード32、接続リング34及び接続部材42を介してプローブカード100と電気的に接続できるように構成されている。
また、接続リング34の下面にはゴムなどのクッション材からなるスペーサ43が配置されており、このスペーサ43はプローブカード100の上面に対応する位置に形成されている。これにより、プローブカード100の上面の全体をスペーサ43で下方へ加圧できるようになっている。その加圧の際、ポゴピン41によって接続部材42に電気的に接続できるようになっており、この接続部材42はプローブカード100のテスタ接続端子に電気的に接続されている。
プローブカード100は、半導体ウェハ1に形成されている単数又は複数の半導体装置2を同時に測定することが可能なものである。プローブカード100は、表面及び内部にプリント配線(図示せず)が設けられたプローブカード基板101を有している。プローブカード基板101は例えばプリント基板である。このプローブカード基板101の下面の外周には接続端子エリアが設けられており、この接続端子エリアには、接続部材42に接続するテスタ接続端子が配置されている。プローブカード基板101は、針立て面とテスタ接続端子面を同じ面(図1では下面)に配置する構造としている。従って、電気的接続のための接続部材42も下面からコンタクトを取るような構造となっている。
プローブカード基板101の下面側には複数のプローブ針102a,102bが固定されており、その固定された基端がプローブカード基板101のプリント配線に接続されている。プリント配線はジャンパー配線(図示せず)を介してテスタ接続端子に接続されているか、または、プリント基板内のマルチワイヤー配線(登録商標)でテスタ接続端子に接続されている。
次にアライメント機構20について説明する。プローブカード100の下方には略円形状のステージ25が設けられ、このステージ25の上面に配設されたウェハチャック24により半導体ウェハ1を水平に保持するようになっている。このウェハチャック24の内部には加熱装置(図示せず)及び冷却媒体の循環路(図示せず)が温度調整機構として設けられ、検査時に必要に応じて加熱装置により半導体ウェハ1を例えば150℃まで加熱でき、また循環路を流れる冷却媒体により半導体ウェハ1を例えば−10℃まで冷却できるようになっている。
また、上記ステージ25はウェハチャック24を水平方向、上下方向及びθ方向で駆動させる駆動機構(図示せず)を有し、半導体ウェハ1のアライメント時に駆動機構の駆動によりステージ25がレール21,22上でX、Y方向へ移動すると共にウェハチャック24がθ方向で回転し、さらに、上下方向へ昇降するようになっている。さらに、ウェハチャック24にはターゲット板23が取り付けられており、その上方に配設された光学的撮像装置44,45及び静電容量センサ46によりターゲット板23及び半導体ウェハ1上に形成された所定の半導体装置を検出し、この検出信号に基づいてプローブカード100と半導体装置の位置を演算するようになっている。そして、この演算結果に基づいてステージ25の駆動機構が駆動制御されて半導体ウェハ1上の検査すべき半導体装置をプローブカード100にアライメントするようにしてある。
図2は、プローブ装置によってプローブ試験される半導体装置2の構成を示す平面図である。半導体ウェハ1には半導体装置2が複数形成されている。半導体装置2は、例えば液晶表示装置のドライバーであり、プローブ装置によってプローブ試験が行われた後に、半導体ウェハ1から分割される。
半導体装置2は細長い形状をしており、一方の長辺に沿ってパッド等の入力端子2aを、他方の長辺に沿ってパッド等の出力端子2b、それぞれ複数一列に備える。出力端子2bの数は入力端子2aの数より多く、例えば入力端子2aの2倍以上である。
半導体装置2は細長い形状をしており、一方の長辺に沿ってパッド等の入力端子2aを、他方の長辺に沿ってパッド等の出力端子2b、それぞれ複数一列に備える。出力端子2bの数は入力端子2aの数より多く、例えば入力端子2aの2倍以上である。
図3は、プローブ装置が有するプローブカード100の下面の拡大図である。プローブカード100は半導体ウェハ1に形成された複数の半導体装置2それぞれを試験するために、複数のプローブ針群103を有する。各プローブ針群103それぞれは、半導体装置2が有する複数の入力端子2aそれぞれに接続する複数のプローブ針102a、及び複数の出力端子2bそれぞれに接続する複数のプローブ針102bを備える。プローブ針102bの数はプローブ針102aの数より多く、その密度もプローブ針102aの密度より高い。
またプローブ針102a及びプローブ針102bそれぞれの基端は、プローブカード基板101の下面に埋め込まれている導電性エラストマ(例えば導電性ゴム)104a,104bに差し込まれており、この導電性エラストマ104a,104bを介してプローブカード基板101のプリント配線に接続している。このため、プローブ針102a及びプローブ針102bそれぞれは、荷重が加わるとプローブカード基板101に向けて沈み込む。なお導電性エラストマ104a,104bの弾性率それぞれは入力端子2a及び出力端子2bの弾性率より低い。また導電性エラストマ104bの弾性率は導電性エラストマ104aの弾性率より高い。
図4は、図3のA−A断面を示す断面図である。本図はプローブ針102aと導電性エラストマ104aの接合部分の構造を示しているが、プローブ針102bと導電性エラストマ104bの接合部分の構造も本図に示す構造である。
プローブカード基板101にはプローブ針102aそれぞれ毎に凹部101aが設けられている。凹部101aにはプリント配線(図示せず)が露出しており、また導電性エラストマ104aが埋め込まれている。導電性エラストマ104aにはプローブ針102aの基端が差し込まれている。そして凹部101aの表面、及び導電性エラストマ104aとプローブ針102aの接合部は、柔軟性を有する接着剤105によって封止されている。このため導電性エラストマ104aとプローブ針102aの接合部は乖離しにくい。また導電性エラストマ104a及びプローブ針102aは、プローブカード基板101から外れにくい。
プローブカード基板101にはプローブ針102aそれぞれ毎に凹部101aが設けられている。凹部101aにはプリント配線(図示せず)が露出しており、また導電性エラストマ104aが埋め込まれている。導電性エラストマ104aにはプローブ針102aの基端が差し込まれている。そして凹部101aの表面、及び導電性エラストマ104aとプローブ針102aの接合部は、柔軟性を有する接着剤105によって封止されている。このため導電性エラストマ104aとプローブ針102aの接合部は乖離しにくい。また導電性エラストマ104a及びプローブ針102aは、プローブカード基板101から外れにくい。
次に、このプローブ装置を用いた半導体装置の製造方法について説明する。まず半導体ウェハ1に単数又は複数の半導体装置2が形成される。次いで半導体ウェハ1がステージ25に載置される。次いでターゲット板23、光学的撮像装置44,45及び静電容量センサ46などから得られた検出データに基づいてステージ25が駆動して半導体ウェハ1をプローブカード100に対してアライメントする。
アライメント終了後、テストヘッド31を下降させると共にプローブカード100及びそれと電気的に接続された接続部材42を上昇させる。これにより、パフォーマンスボード32下面の接続端子38が接続リング34上面のポゴピン40と電気的に接続されると共に、接続部材42が接続リング34下面のポゴピン41と電気的に接続される。その結果、テストヘッド31のピンエレクトロニクス36とパフォーマンスボード32の電子部品回路37が電気的に接続され、さらにこれらは接続リング34のポゴピン40,41及び接続部材42を介してプローブカード100のテスタ接続端子に電気的に接続され、ピンエレクトロニクス36とプローブ針102a,102bとが導通可能な状態になる。
その後、ウェハチャック24を上昇させて半導体ウェハ1上の半導体装置2の入力端子2a,出力端子2bそれぞれにプローブ針102a,102bの針先を接触させ、さらにウェハチャック24を所定量(例えば30μm以上60μm以下)オーバードライブさせることにより、入力端子2a,出力端子2bそれぞれとプローブ針102a,102bとを導通可能な状態にする。
ウェハチャック24をオーバードライブさせるとき、プローブ針102aの密度がプローブ針102bの密度より低いため、プローブ針102aの針先はプローブ針102bの針先より大きな荷重を受けやすい。これに対し本実施形態においてはプローブ針102a,102bそれぞれの基端とプローブカード基板101の間には導電性エラストマ104a,104bが設けられている。このためプローブ針102a,102bの針先が半導体装置2の入力端子2a,出力端子2bに押圧するとき、プローブ針102a,102bの基端は導電性エラストマ104a,104bの中に沈み込む。このためプローブ針102a,102bそれぞれの針先に加わる荷重は、導電性エラストマ104a,104bを設けない場合と比べて小さくなる。また導電性エラストマ104a,104bの弾性率それぞれは入力端子2a及び出力端子2bの弾性率より低い。このため、プローブ針102a,102bの針先は入力端子2a及び出力端子2bに適度な力で押圧する。
従って、プローブ針102aは導通すべき入力端子2aから外れにくくなる。
従って、プローブ針102aは導通すべき入力端子2aから外れにくくなる。
また導電性エラストマ104aの弾性率を導電性エラストマ104bの弾性率より低くしたため、プローブ針102aはプローブ針102bより小さな荷重で同じ量ほど沈み込む。従って導電性エラストマ104a,104bの弾性率が同じ場合と比べてプローブ針102aが荷重を受けにくくなり、プローブ針102a,102bそれぞれの針先に加わる荷重は、互いに近い大きさになる。従ってプローブ針102aは、針先に加わる荷重がさらに小さくなり、導通すべき入力端子2aから外れにくくなる。
そして導通可能な状態においてテストヘッド31から所定の電気信号を送信し、パフォーマンスボード32、接続リング34、接続部材42、プローブ針102aを介して半導体装置2の入力端子2aに電気信号を入力すると、この入力信号に基づいた出力信号が半導体装置2の出力端子2bからプローブ針102b、接続リング34及びパフォーマンスボード32の電子部品回路37を介してピンエレクトロニクス36に取り込まれる。このようにして半導体装置の電気的検査が行われる。
このように、本実施形態にかかるプローブカード100において、プローブ針102a,102bそれぞれとプローブカード基板101の間には導電性エラストマ104a,104bが設けられている。このため、プローブ針102aの密度がプローブ針102bの密度より高くても、プローブ針102a,102bそれぞれを半導体ウェハ1に形成された入力端子2a,2bに接触させる時に、プローブ針102aに加わる荷重は小さくなる。従ってプローブ針102aは接続すべき入力端子2aから外れにくくなり、精度よくプローブ試験を行うことができる。
またプローブ針102a,102bそれぞれの磨耗量は互いに近い量になるため、プローブカード100をメンテナンスするときに、プローブ針102a,102bを研磨しやすくなる。従ってプローブカード100のメンテナンスは容易になる。またプローブ針102a,102bの研磨量は少なくなるため、プローブ針102a,102bの寿命は長くなる。
次に第2の実施形態にかかるプローブ装置について説明する。本実施形態はプローブカード100の構成を除いて第1の実施形態と同じである。
図5はプローブカード100の断面図であり、第1の実施形態における図4に相当する図である。本実施形態のプローブカード100は、導電性エラストマ104a,104bそれぞれの代わりにバネ部材106a,106bそれぞれが用いられている点を除いて第1の実施形態と同じである。
図5はプローブカード100の断面図であり、第1の実施形態における図4に相当する図である。本実施形態のプローブカード100は、導電性エラストマ104a,104bそれぞれの代わりにバネ部材106a,106bそれぞれが用いられている点を除いて第1の実施形態と同じである。
バネ部材106a,106bは導電性の材料、例えば金属線によって形成されたコイルバネである。バネ部材106a,106bは、基端が、プローブカード基板101に形成された凹部101aに露出しているプリント配線(図示せず)に接続されており、他端が、プローブ針102a,102bの基端に接合されている。そして凹部101aの開口面、及びバネ部材106a,106bとプローブ針102a,102bの接合部分は、柔軟性を有する接着剤105によって封止されている。またバネ部材106aの弾性率はバネ部材106bの弾性率より低い。
本実施形態においても第1の実施形態と同じ効果を得ることができる。
本実施形態においても第1の実施形態と同じ効果を得ることができる。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
1…半導体ウェハ、2…半導体装置、2a…入力端子、2b…出力端子、20…アライメント機構、21,22…レール、23…ターゲット板、24…ウェハチャック、25…ステージ、31…テストヘッド、32…パフォーマンスボード、33…インサートリング、34…接続リング、36…ピンエレクトロニクス、37…電子部品回路、38…接続端子、39…基板、40,41…ポゴピン、42…接続部材、43…スペーサ、44,45…光学的撮像装置、46…静電容量センサ、100…プローブカード、101…プローブカード基板、101a…凹部、102a,102b…プローブ針、103…プローブ針群、104a,104b…導電性エラストマ、105…接着剤、106a,106b…バネ部材
Claims (12)
- 半導体装置にプローブ試験を行うためのプローブカードであって、
プローブカード基板と、
前記プローブカード基板に実装され、半導体装置が有する複数の端子それぞれに電気的に接続する複数のプローブ針と、
前記複数のプローブ針それぞれの基端と前記プローブカード基板の間に位置し、前記プローブ針それぞれの先端部が前記端子に接触する際に前記プローブ針を前記プローブカード基板に向けて沈み込ませる複数の弾性部材と
を具備するプローブカード。 - 前記複数のプローブ針の一部は、他の前記プローブ針とは異なる密度で前記プローブカード基板に実装されている請求項1に記載のプローブカード。
- 前記一部のプローブ針に対応する前記弾性部材は、他の前記弾性部材とは弾性率が異なる請求項2に記載のプローブカード。
- 前記一部のプローブ針は、前記他のプローブ針より低い密度で形成されており、
前記一部のプローブ針に対応する前記弾性部材は、前記他の弾性部材より弾性率が低い請求項3に記載のプローブカード。 - 前記複数の弾性部材の一部は、他の前記弾性部材とは弾性率が異なる請求項1に記載のプローブカード。
- 前記弾性部材は導電性エラストマである請求項1〜5のいずれかに記載のプローブカード。
- 前記弾性部材は導電性の材料で形成されたバネ部材である請求項1〜5のいずれかに記載のプローブカード。
- 前記弾性部材は、前記プローブカード基板に設けられた凹部に少なくとも一部が埋め込まれており、
さらに、前記弾性部材と前記プローブ針の接合部及び前記凹部の開口面は、柔軟性を有する接着剤により封止されている請求項1〜7のいずれかに記載のプローブカード。 - 前記複数の弾性部材の弾性率は、前記端子の弾性率より低い請求項1〜7のいずれかに記載のプローブカード。
- 半導体装置に対してプローブ試験を行うプローブ装置であって、
テストヘッドと、
前記テストヘッドに組みつけられたプローブカードと、
半導体装置を前記プローブカードに対してアライメントするステージと
を具備し、
前記プローブカードは、
プローブカード基板と、
前記プローブカード基板に実装され、半導体装置が有する複数の端子それぞれに電気的に接続する複数のプローブ針と、
前記複数のプローブ針それぞれの基端と前記プローブカード基板の間に位置し、前記プローブ針それぞれの先端部が前記端子に接触する際に前記プローブ針を前記プローブカード基板に向けて沈み込ませる複数の弾性部材とを有するプローブ装置。 - テストヘッドと、
前記テストヘッドに組みつけられたプローブカードと、
半導体装置を前記プローブカードに対してアライメントするステージと
を具備し、
前記プローブカードは、
プローブカード基板と、
前記プローブカード基板に実装され、半導体装置が有する複数の端子それぞれに電気的に接続する複数のプローブ針と、
前記複数のプローブ針それぞれの基端と前記プローブカード基板の間に位置し、前記プローブ針それぞれの先端部が前記端子に接触する際に前記プローブ針を前記プローブカード基板に向けて沈み込ませる複数の弾性部材とを有するプローブ装置を用いて半導体装置にプローブ試験を行う方法であって、
前記プローブ装置の前記ステージに半導体ウェハを載置する工程と、
半導体ウェハに形成された半導体装置の複数の端子それぞれに、前記プローブカードの前記プローブ針を接触させて互いに導通可能な状態にすることによりプローブ試験を行う工程と、
を具備するプローブ試験方法。 - テストヘッドと、
前記テストヘッドに組みつけられたプローブカードと、
半導体装置を前記プローブカードに対してアライメントするステージと
を具備し、
前記プローブカードは、
プローブカード基板と、
前記プローブカード基板に実装され、半導体装置が有する複数の端子それぞれに電気的に接続する複数のプローブ針と、
前記複数のプローブ針それぞれの基端と前記プローブカード基板の間に位置し、前記プローブ針それぞれの先端部が前記端子に接触する際に前記プローブ針を前記プローブカード基板に向けて沈み込ませる複数の弾性部材とを有するプローブ装置を用いて半導体装置を製造する方法であって、
半導体ウェハに、複数の端子を有する半導体装置を形成する工程と、
前記プローブ装置の前記ステージに半導体ウェハを載置する工程と、
半導体ウェハに形成された半導体装置の複数の端子それぞれに、前記プローブカードの前記プローブ針を接触させて互いに導通可能な状態にすることによりプローブ試験を行う工程と、
を具備する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004005481A JP2005201659A (ja) | 2004-01-13 | 2004-01-13 | プローブカード、プローブ装置、プローブ試験方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004005481A JP2005201659A (ja) | 2004-01-13 | 2004-01-13 | プローブカード、プローブ装置、プローブ試験方法及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005201659A true JP2005201659A (ja) | 2005-07-28 |
Family
ID=34819791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004005481A Withdrawn JP2005201659A (ja) | 2004-01-13 | 2004-01-13 | プローブカード、プローブ装置、プローブ試験方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005201659A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100972995B1 (ko) | 2008-08-08 | 2010-07-30 | 윌테크놀러지(주) | 프로브 본딩 방법 |
US8383958B2 (en) | 2004-04-26 | 2013-02-26 | Formfactor, Inc. | Method to build robust mechanical structures on substrate surfaces |
CN103808992A (zh) * | 2012-11-12 | 2014-05-21 | 旺矽科技股份有限公司 | 低电源损耗的探针卡结构 |
-
2004
- 2004-01-13 JP JP2004005481A patent/JP2005201659A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8383958B2 (en) | 2004-04-26 | 2013-02-26 | Formfactor, Inc. | Method to build robust mechanical structures on substrate surfaces |
KR100972995B1 (ko) | 2008-08-08 | 2010-07-30 | 윌테크놀러지(주) | 프로브 본딩 방법 |
CN103808992A (zh) * | 2012-11-12 | 2014-05-21 | 旺矽科技股份有限公司 | 低电源损耗的探针卡结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100196195B1 (ko) | 프로우브 카드 | |
JP4099412B2 (ja) | 半導体集積回路装置の製造方法 | |
JP5016892B2 (ja) | 検査装置及び検査方法 | |
US20080048685A1 (en) | Probe card having vertical probes | |
JP2011034999A (ja) | 半導体装置およびその製造方法 | |
JP2005136302A (ja) | 半導体集積回路装置の製造方法 | |
JP3388307B2 (ja) | プローブカード及びその組立方法 | |
JPH10111315A (ja) | プローブカードおよびこれを用いた試験装置 | |
JP2966671B2 (ja) | プローブカード | |
JP5854879B2 (ja) | 非接触型プローブカード | |
KR20180130687A (ko) | 전자 소자 검사용 프로브 | |
JP2005201659A (ja) | プローブカード、プローブ装置、プローブ試験方法及び半導体装置の製造方法 | |
TWI484192B (zh) | Probe card, inspection device and inspection method | |
KR100737384B1 (ko) | 모바일용 디스플레이 패널의 검사장치 및 방법 | |
JP2559242B2 (ja) | プローブカード | |
JP3596500B2 (ja) | 半導体検査装置の製造方法、半導体検査装置および半導体装置の検査方法 | |
JPH07321168A (ja) | プローブカード | |
JP2004245669A (ja) | プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法 | |
JP2004245671A (ja) | プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法 | |
KR20070108589A (ko) | 표시기판의 검사방법 및 이를 이용한 표시기판의 검사장치 | |
JP2003258044A (ja) | プローブカード、プローブ装置、プローブ試験方法及びプローブ針 | |
JPH07288271A (ja) | 集積回路用測定電極 | |
KR101189649B1 (ko) | 필름타입 프로브카드 | |
KR20110104780A (ko) | 평판 디스플레이 시험용 프로브 유니트의 필름형 프로브 블록 | |
JP2011196746A (ja) | 上下可動式プローブカード、試験方法及び試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070403 |