JP4601512B2 - Ｄｓｖ制御装置およびｄｓｖ制御方法 - Google Patents

Description

本発明は、入力データに対して直流成分を抑制するＤＳＶ（Ｄｉｇｉｔａｌ Ｓｕｍ Ｖａｌｕｅ）制御を行なってデータ伝送又は記録媒体への記録に適したデータとするＤＳＶ制御装置およびＤＳＶ制御方法に関する。

データを例えば磁気ディスク、光ディスク、光磁気ディスク等の記録媒体に記録する際、記録に適するようにデータの変調が行われる。データは、それぞれの規格に基づいた変調方式で符号化される。

変調して得た符号を、光ディスクや光磁気ディスク等に記録する場合、ＮＲＺＩ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ Ｉｎｖｅｒｔｅｄ）化という符号化が行われる。ＮＲＺＩ変調は、記録符号において、「１」を反転とし、「０」を無反転とする変調である。ディスクなどの記録媒体には、ＮＲＺＩ化された記録符号に基づいて記録が行われている。

このように記録媒体への記録の際には、各媒体に適した符号化変調が行われるが、これら変調符号に直流成分が含まれていると、各種のエラー信号に変動が生じやすくなったり、あるいはジッターが発生しやすくなったりする。従って、直流成分はなるべく含まないほうが良い。

そこで、ＤＳＶ（Ｄｉｇｉｔａｌ Ｓｕｍ Ｖａｌｕｅ）を制御することが行われている。このＤＳＶとは、符号列の「１」を＋１、「０」を−１として符号を加算していったとき、その総和を意味する。ＤＳＶは符号列の直流成分の目安となる。ＤＳＶの絶対値を小さくすること、すなわち、ＤＳＶ制御を行うことは、符号列の直流成分を抑制することになる。

このように記録符号化においてＤＳＶ制御用のビットを設けてＤＳＶ制御を行う技術に関しては、例えば特許文献１、特許文献２などに示されている。
特開平１１−３４６１５４号公報 特開２００３−１７９４９７号公報

しかしながら、特許文献１および２に記載したＤＳＶ制御方法では符号化されたデータのパターンによっては、ＤＳＶ制御のためにＤＳＶ制御用のビットを挿入しても符号列の総和の絶対値を小さくすることが出来ず、発散傾向となってしまう場合があった。

本実施形態によるＤＳＶ制御装置は、ＤＣコントロールブロックごとにＤＣ制御ビットを挿入するＤＳＶ制御装置であって、第１のＤＣコントロールブロックに対するＤＣ制御ビットにターゲットフラグを設定する第１のＤＳＶ累積値比較部と、前記第１のＤＣコントロールブロックおよび第１のＤＣコントロールブロックに続く複数のＤＣコントロールブロックまでの第１および第２のＤＳＶ累積値を比較する第２のＤＳＶ累積値比較部と、前記第１、第２のＤＳＶ累積値比較部の出力に基づいて、前記第１のコントロールブロックに対するＤＣ制御ビットの値を決定するＤＣ制御ビット決定出力部とを有する。

本実施形態によるＤＳＶ制御装置は、ＤＣコントロールブロックごとにＤＣ制御ビットを挿入するＤＳＶ制御装置であって、ＤＣコントロールブロックのＤＳＶ値を累積して計算し、計算結果を出力するＤＳＶ計算部と、前記ＤＳＶ計算部の計算結果および、ＤＳＶ累積値保持部に保持された第１のＤＳＶ累積値を比較し、比較結果に基づいて任意のＤＣコントロールブロックに対するＤＣ制御ビットにターゲットフラグを設定する第１のＤＳＶ累積値比較部と、前記ターゲットフラグが設定されたＤＣ制御ビットに対応するＤＣコントロールブロックおよび当該ＤＣコントロールブロックに続く複数のＤＣコントロールブロックまでの第２のＤＳＶ累積値を複数計算して、複数の第２のＤＳＶ累積値を比較する第２のＤＳＶ累積値比較部と、前記第１、第２のＤＳＶ累積値比較部の出力に基づいて、前記第ターゲットフラグが設定されたＤＣ制御ビットの値を決定するＤＣ制御ビット決定出力部とを有する。

また、本実施形態によるＤＳＶ制御方法は、ＤＣコントロールブロックごとにＤＣ制御ビットを挿入するＤＳＶ制御方法であって、第１のＤＣコントロールブロックに対するＤＣ制御ビットにターゲットフラグを設定し、前記第１のＤＣコントロールブロックにおよび第１のＤＣコントロールブロックに続く複数のＤＣコントロールブロックまでのＤＳＶ累積値を比較し、前記ＤＳＶ累積値の比較結果から前記第１のコントロールブロックに対するＤＣ制御ビットの値を決定する。

また、本実施形態によるＤＳＶ制御方法は、ＤＣコントロールブロックごとにＤＣ制御ビットを挿入するＤＳＶ制御方法であって、
ＤＣコントロールブロックのＤＳＶ値を累積して第１の計算を行い、前記第１の計算の計算結果と、保持された第１のＤＳＶ累積値を比較して第１の比較を行い、第１の比較結果に基づいて任意のＤＣコントロールブロックに対するＤＣ制御ビットにターゲットフラグを設定し、前記ターゲットフラグが設定されたＤＣ制御ビットに対応するＤＣコントロールブロックおよび当該ＤＣコントロールブロックに続く複数のＤＣコントロールブロックまでの第２のＤＳＶ累積値を複数比較して第２の比較を行い、前記第１、第２の比較結果から、前記第ターゲットフラグが設定されたＤＣ制御ビットの値を決定する。

ＤＳＶが発散してしまうことを効果的に防止することが可能である。

本発明の実施の形態における変調方法は、特に限定されないが、以下にブルーレイディスクを例にとってその原理について説明する。まず、本実施の形態を理解するために、ブルーレイディスクにおけるデータ構成、変調方式などについてその一部を説明する。

図１はブルーレイディスクにおける変調の各段階を説明する図である。ブルーレイディスクにおいては、ディスクに記録するデータであるユーザデータＤ１に対してＥＤＣ（Ｅｒｒｏｒ Ｄｅｔｅｃｔｉｏｎ Ｃｏｄｅ）や、ＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｅ）が付加され、所定の形式にエンコードされる。このエンコードされたデータを、以下入力データ列Ｄ２と呼ぶ。

この入力データ列Ｄ２に対して、フレームシンク（Ｆｒａｍｅ Ｓｙｎｃ）と呼ばれる同期信号およびＤＣ制御ビットが付加される。ここでＤＣ制御ビットとはＤＳＶ制御のために付加されるビットである。このＤＣ制御ビットが付加されたデータを、以下データビット列Ｄ３と呼ぶ。

このデータビット列は１７ＰＰと呼ばれる変調方式に基づいて変調され、さらにＮＲＺＩ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ Ｉｎｖｅｒｔｅｄ）化が行われたデータが、実際にディスクに書き込まれる。この実際にディスクに書き込まれるデータを、以下チャネルビット列Ｄ４と呼ぶ。

ここで、ブルーレイディスクのデータ構成は、以下のように定められている。図２は、ブルーレイディスクのデータ構成を説明する図である。ブルーレイ規格においては、ＲＵＢ（Ｒｅｃｏｒｄｉｎｇ Ｕｎｉｔ Ｂｌｏｃｋ）２０２と呼ばれる単位が１記録単位とされる。ディスク２０１には、この記録単位ＲＵＢに基づいてデータが記録される。

このＲＵＢ２０２は、ランイン（Ｒｕｎ-ｉｎ）２０３、ランアウト（Ｒｕｎ-ｏｕｔ）２０５と呼ばれる領域と、これらの領域間に配置されるフィジカルクラスタ（Ｐｈｙｓｉｃａｌ Ｃｌｕｓｔｅｒ）２０４と呼ばれる領域を有している。

フィジカルクラスタ２０４は、ユーザデータ及びＢＩＳ（Ｂｕｒｓｔ Ｉｎｄｉｃａｔｏｒ Ｓｕｂｃｏｄｅ）コードなどを記録する領域である。ここで、ＢＩＳコードとはディスクのアドレス情報を示すデータである。フィジカルクラスタ２０４は、４９６個のレコーディングフレーム２０６から構成される。各レコーディングフレーム２０６の先頭には上述のフレームシンクが配置される。

ランイン２０３、ランアウト２０５は、データ上書きのためのバッファ領域、ギャップ領域である。ランイン２０３及びランアウト２０５は、合わせて２つのレコーディングフレームに相当するデータ長を有している。

こうして、フィジカルクラスタ２０４を構成する４９６個のレコーディングフレーム２０６と、レコーディングフレーム２つに相当するランイン２０３及びランアウト２０５を合わせた４９８フレーム分のデータから１ＲＵＢ２０２が構成される。フィジカルクラスタ２０４に書き込まれているデータは、記録符号化された上述のチャネルビット列Ｄ４である。

図３は、ユーザデータとそのアドレス情報からチャネルビット列Ｄ４を生成するまでの各データのエンコード順序を示す図である。以下、図３を用いてエンコードについてさらに詳細に説明する。

まず、本実施の形態ではユーザデータおよびユーザコントロールデータなどからＬＤＣ（Ｌｏｎｇ Ｄｉｓｔａｎｃｅ Ｃｏｄｅ）クラスタとＢＩＳクラスタが生成される。ＬＤＣクラスタは、ユーザデータにＥＤＣや、ＥＣＣを付加することで生成される。ＬＤＣクラスタとは別に、ユーザコントロールデータなどから、ＢＩＳクラスタが生成される。このＬＤＣクラスタ及びＢＩＳクラスタを結合して、ＥＣＣクラスタとする。このＥＣＣクラスタが、図１の入力データ列Ｄ２に相当する。この時、上記で説明した１つのレコーディングフレームに対応する入力データ列Ｄ２は１２４０ビットである。

この入力データ列Ｄ２に対して、同期信号（Ｆｒａｍｅ Ｓｙｎｃ）とＤＣ制御ビットを付加して、データビット列Ｄ３を生成する。この時、１つのレコーディングフレームに付加されるフレームシンクのデータ長は２０ビットである。ＤＣ制御ビットはフレームシンクの２０ビットも含めて計算して、４５ビット毎に１ビット付加される。したがってＤＣ制御ビットが付加されるＤＣコントロールブロックは、１レコーディングフレーム辺り（１２４０＋２０）／４５＝２８ＤＣコントロールブロックとなる。フレームシンク、ＤＣ制御ビットが付加されたデータビット列Ｄ３は、１フレーム辺り４６＊２８＝１２８８ビットとなる。

このようにして生成された４９６フレーム分のデータビット列に対し、１７ＰＰ変調を行い、ランイン、ランアウトを付加することで１つのＲＵＢを生成する。このＲＵＢは、ＮＲＺＩ化され、ディスクに書き込まれるチャネルビット列Ｄ４となる。１７ＰＰ変調では２ビットのデータが３ビットのデータに変換されるため、１つのレコーディングフレームに対応するチャネルビット列は１９３２ビットとなる。表１は、この１７ＰＰ変調の変調テーブルの抜粋を示す。

ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）では、ＤＳＶを制御するために記録符号化後のチャネルビット列上にＤＣ制御ビットを配置することでＤＳＶの制御が行われる。これに対し、ブルーレイディスクでは、記録符号化前のデータビット列Ｄ３と記録符号化後のチャネルビット列Ｄ４でパリティビットを計算すると結果が同じになるような変調を行うため、ＤＳＶ制御ではこの記録符号化の性質を使用し、上述のように、入力データ列Ｄ２上に一定間隔で挿入されるＤＣ制御ビットによってＤＳＶの発散を抑制する。本実施の形態ではこのように記録符号化前にＤＳＶ制御を行う場合について説明する。

以上の点を踏まえ、ブルーレイ規格における基本的なＤＳＶ制御について説明する。図４は、ブルーレイディスクにおけるデータビット列Ｄ３、その変調後のチャネルビット列Ｄ４を示す図である。図４は、図面左端におけるチャネルビット列のＤＳＶ累積値が−１００の場合について示している。図４（ａ）は、ＤＣ制御ビットとして「０」を挿入した場合を示している。ＤＣ制御ビットとして「０」を挿入した場合、図面右端におけるＤＳＶ累積値は、−１１０となる。図４（ｂ）は、ＤＣ制御ビットとして「１」を挿入した場合を示している。ＤＣ制御ビットとして「１」を挿入した場合、チャネルビット列Ｄ４のＤＣ制御ビット以降が反転され、図面右端におけるＤＳＶ累積値は、−９４となる。図４（ａ）、（ｂ）より、ＤＣ制御ビット「１」を挿入することでＤＳＶ累積値の絶対値が１００から９４に低減され、ＤＳＶ累積値の発散を抑制することができる。ブルーレイ規格では、基本的にはこのようなＤＣ制御ビットの挿入が行われている。

ここで、図５を用いて本発明の実施の形態に関わるＤＳＶ制御装置について説明する。入力部５０１は、外部から供給されてくる入力データ列Ｄ２を入力し、ＤＣ制御ビット生成部５０２および遅延処理部５０３にそれぞれ供給する。

ＤＣ制御ビット生成部５０２は、供給された入力データ列Ｄ２に挿入する「１」または「０」のＤＣ制御ビットを、後述する方法から決定し、その決定結果をＤＣ制御ビット挿入部５０４に供給する。

遅延処理部５０３は、供給された入力データ列Ｄ２を、内蔵するバッファなどに一時保持し、所定の遅延時間だけ遅延させて、ＤＣ制御ビット挿入部５０４に供給する。即ち、遅延処理部５０３は、入力データ列Ｄ２をＤＣ制御ビット挿入部５０４に供給する際の伝送タイミングを調整している。

この所定の遅延時間は、後述するＤＣ制御ビット挿入部５０４が、ＤＣ制御ビット生成部５０２により決定されたＤＣ制御ビットを、遅延処理部５０３より出力された入力データ列Ｄ２の所定の位置に挿入するタイミングに基づいて、設定されている。

ＤＣ制御ビット挿入部５０４は、遅延処理部５０３より供給されてくる入力データ列Ｄ２を入力するとともに、ＤＣ制御ビット生成部５０２より所定のタイミングで供給されてくるＤＣ制御ビットの決定結果（「０」であるか「１」であるかの結果）を所定のタイミングで入力し、入力した入力データ列Ｄ２の所定の位置にＤＣ制御ビットを挿入する。この時、上記したフレームシンクも挿入され、データビット列Ｄ３となる。ＤＣ制御ビット挿入部はこのデータビット列Ｄ３を１７ＰＰ変調部５０５に供給する。
１７ＰＰ変調部５０５は、データビット列Ｄ３を、例えば上記した表１に示すような所定の変換規則に従って、符号列に変調する。その後、さらに一部の同期信号が同期信号挿入部５０６によって付加されて、ＮＲＺＩ化部へと供給される。

ＮＲＺＩ化部５０７は、同期信号挿入部５０６より供給された符号列を、ＮＲＺＩ化して記録符号列（チャネルビット列Ｄ４）として、外部に出力する。

ここで、本実施の形態のＤＳＶ制御装置が行うＤＳＶ制御方法について説明する。図４を用いて説明したＤＳＶ制御方法ではＤＣコントロールブロック単位でＤＣ制御ビットを決定した場合、入力データ列Ｄ２のパターンによっては、ＤＣ制御ビットとして「０」、「１」どちらを挿入しても、ＤＳＶ累積値が発散してしまう場合がある。

このようなパターンが連続すると、図４を用いて説明した手法では、ＤＳＶが発散してしまう。そこで、本実施の形態では以下のような手法を用いることによりＤＳＶの発散を抑えている。まず、本実施の形態のＤＳＶ制御の概略を以下に説明する。図６は、概要を説明するための模式図であり、連続するＤＣコントロールブロックを示しているものとする。また、図６においてはＤＣコントロールブロックＢ_ｋで、ＤＣ制御ビットに関わらず発散が起こる傾向にあるとする。実施の形態の概要としては以下の手順で進められる。

１．ＤＣ制御ビットの値に関わらず、ＤＳＶが発散傾向となってしまうＤＣコントロールブロックに対するＤＣ制御ビットにフラグをたてる。以下、このフラグをターゲットフラグと呼ぶ。図６の例では、このフラグが立つＤＣ制御ビットは、ＤＣコントロールブロックＢ_ｋ−１の４６ビット目であり、すなわちＤＣコントロールブロックＢ_ｋに対するＤＣ制御ビットである。ここで、ターゲットフラグを立てたＤＣコントロールブロックＢ_ｋまでのＤＳＶ累積値として、ＤＣ制御ビットが「０」、「１」それぞれの場合を保持する。

２．ＤＳＶが発散傾向となるＤＣコントロールブロックＢ_ｋ以降のＤＣコントロールブロックに関してＤＳＶを計算する。つまり、ＤＣコントロールブロックＢ_ｋ＋１以降のＤＳＶ累積値を計算する。

３．上記１で保持したターゲットフラグの対象となるＤＣコントロールブロックＢ_ｋまでのＤＳＶ累積値、およびその後に続くＤＣコントロールブロックのＤＳＶ累積値を考慮して、全体としてのＤＳＶの絶対値が最小となるようにターゲットフラグを立てたＤＣコントロールブロックＢ_ｋ−１のＤＣ制御ビットを決定する。

４．上記１でＤＣコントロールブロックが発散傾向とならない場合は、図４に示したＤＳＶ制御が行われる。

つまり、図６に示した例では以下のようになる。図６に示した例では、ターゲットフラグの対象となるＤＣコントロールブロックはＢ_ｋである。このＤＣコントロールブロックＢ_ｋに対して影響を与えるＤＣ制御ビットは、ＤＣコントロールブロックＢ_ｋ−１の４６ビット目である。そのため、ＤＣコントロールブロックＢ_ｋ−１の４６ビット目を「０」とした場合と「１」とした場合の両方について、ＤＣコントロールブロックＢ_ｋまでのＤＳＶ累積値を計算し、その情報を保持する。

ここで、ＤＣコントロールブロックＢ_ｋの４６ビット目のＤＣ制御ビットは、ＤＣコントロールブロックＢ_ｋ内での変調区切りの位置によって「０」となる場合と「１」となる場合が存在する。１７ＰＰ変調は可変長符号化の処理を行っている。そのため、ターゲットフラグの対象となるＤＣコントロールブロックＢ_ｋ−１の４６ビット目のＤＣ制御ビットの値が異なるとＤＣコントロールブロックＢ_ｋ内で、その変調区切りが異なっている場合がある。しかし、データによっては、一時的に変調区切りが異なった場合でも、その後、再び変調区切りが揃うということは少なくない。また、１７ＰＰ変調では連続する２ビットごとに処理が進むが、この時、連続する２ビットの２ビット目が「１」であれば、必ず変調区切りとなるという特性を持つ。そのため、ＤＣコントロールブロックＢ_ｋが、ターゲットフラグの対象となるブロックとなった場合は、ＤＣコントロールブロックＢ_ｋの４６ビット目のＤＣ制御ビットを強制的に「１」としてやることで、ＤＣコントロールブロックＢ_ｋとＢ_ｋ＋１の間に強制的に変調区切りを設けることが可能となる（２ビットごとの処理で４５ビット目、４６ビット目が「１」となる）。データビット列Ｄ３自体には変化はないため、以降の変調区切りは同じ位置となる。

仮に、ＤＣコントロールブロックＢ_ｋの４６ビット目のＤＣ制御ビットを強制的に「１」とすることを回路設計上避けたい場合は、ＤＣコントロールブロックＢ_ｋ−１の４６ビット目のＤＣ制御ビットに対してターゲットを設定せずに、ＤＣコントロールブロックＢ_ｋ内で再び変調区切りが揃った場合にのみターゲットフラグを設定するようにしても良い。

つまり、ＤＣコントロールブロックＢ_ｋのみを考えれば、ＤＣコントロールブロックＢ_ｋ−１の４６ビット目のＤＣ制御ビットに関わらず、ＤＳＶ累積値の発散を抑えられない場合が存在する。このような場合に、本実施の形態のＤＳＶ制御方法では、コントロールブロックＢ_ｋ＋１以降のＤＳＶ値を考慮して、ＤＣコントロールブロックＢ_ｋ−１の４６ビット目のＤＣ制御ビットを決定する。必要に応じては、ＤＣコントロールブロックＢ_ｋ＋１以降の変調区切りが同じになるように制御することが可能なため、コントロールブロックＢ_ｋ−１の４６ビット目のＤＣ制御ビットの変化に基づいて、ＤＣコントロールブロックＢ_ｋ＋１以降のＤＳＶ値の極性を変化させることが出来る。その結果、全体としての発散を抑える方向に制御することが可能である。そのために本実施の形態では、ＤＣコントロールブロックＢ_ｋに対するＤＣ制御ビット（すなわち、ＤＣコントロールブロックＢ_ｋ−１の４６ビット目のＤＣ制御ビット）にターゲットフラグを立てて、Ｂ_ｋまでのＤＳＶ情報（詳細は後述する）を保持しておく。その後、複数のＤＣコントロールブロックのＤＳＶ値も考慮したうえで、ＤＣコントロールブロックＢ_ｋ−１の４６ビット目のＤＣ制御ビットを決定する。

本実施の形態のＤＳＶ制御についてより詳細に説明する。図７は、本実施の形態におけるＤＳＶの値を計算するためのＤＣコントロールブロックを示す模式図である。図７において、例えばＤＣコントロールブロックＢ_ｎにおいて変調区切りが異なる領域が発生し、またＤＣ制御ビットの値に関わらず、ＤＳＶの値が発散してしまうものとする。後述する式を一般化するために、図７ではＤＣコントロールブロックＢ_ｎ内部でＤＣ制御ビットによって、発散が制御できない部分を有するものとして説明しているが、図６に示したＤＣコントロールブロックＢ_ｋ-１、Ｂ_ｋ、Ｂ_ｋ＋１と原理的には同じである。

図７に示した場合を例にしてＤＳＶの累積値について考察する。ここで、ＤＳＶ_{ａｃｃｕｍ}は、ＤＣコントロールブロックＢ_ｎ−１までのＤＳＶ累積値を示している。ＤＳＶ_ｓｕｍは、例えばＤＣ制御ビットを「０」とした場合のチャネルビット列全体のＤＳＶ累積値を示している。ＤＳＶ_ｉｎｖは、ＤＣコントロールブロックＢ_ｎ−１の４６ビット目のＤＣ制御ビットを反転させた場合（例えば「１」とした場合）のチャネルビット列全体のＤＳＶ累積値を示している。ＤＳＶ_ｔ０は、例えば該ＤＣ制御ビットを「０」とした場合の変調区切りが異なる領域のＤＳＶ値を示し、ＤＳＶ_ｔ１は、該ＤＣ制御ビットを「１」とした場合の変調区切りが異なる領域のＤＳＶ値を示している。ＤＳＶ_ｓａｍｅは変調区切りが同じ領域のＤＳＶ値を示している。図から、
ＤＣ制御ビットが「０」の場合
ＤＳＶ_ｓｕｍ＝ＤＳＶ_{ａｃｃｕｍ}＋ＤＳＶ_ｔ０―ＤＳＶ_ｓａｍｅ ・・・（１）
ＤＣ制御ビットが「１」の場合
ＤＳＶ_ｉｎｖ＝ＤＳＶ_{ａｃｃｕｍ}＋ＤＳＶ_ｔ１＋ＤＳＶ_ｓａｍｅ ・・・（２）
となることが分かる。

上記の式（１）、（２）において、ＤＳＶ_ｓａｍｅの項は絶対値が等しくＤＣ制御ビットによって極性が反転するだけの項である。したがって、ＤＣ制御ビットを反転させた場合のＤＳＶ累積値ＤＳＶ_ｉｎｖと、ＤＣ制御ビットを反転させなかった場合のＤＳＶ累積値ＤＳＶ_ｓｕｍには以下の式の関係が成り立つこととなる。
ＤＳＶ_ｉｎｖ＝ＤＳＶ_{ａｃｃｕｍ}＋ＤＳＶ_ｔ１＋ＤＳＶ_{ａｃｃｕｍ}＋ＤＳＶ_ｔ０−ＤＳＶ_ｓｕｍ
・・・・（３）
この式（３）の関係は、例えばＤＳＶ_ｔ０がＤＣ制御ビット「１」に対応し、ＤＳＶ_ｔ１がＤＣ制御ビット「０」に対応するなどの組み合わせを変えても常に成立する。この式（３）の関係を元にして、本実施の形態では以下に説明する手順に従ってＤＳＶ制御が行われる。なお、図１２は、以下に説明する手順を示すフローチャートである。以下、図１２を参照して本実施の形態のＤＳＶ制御手順について説明する。

ステップＳ１（初期値設定）
記録開始時のＤＳＶの値を０としＤＳＶ制御の対象となる1つ目のＤＣコントロールブロックのＤＣ制御ビットまでのデータを変調して得られるＤＳＶ累積値をＤＳＶ制御におけるＤＳＶ初期値とする。以下では特にフィジカルクラスタの部分に絞って説明する。

ステップＳ２（繰り返し設定）
以降のＤＣコントロールブロックＢ_ｎでは、ステップＳ３以降の動作が繰り返される。ここで、１つのレコーディングフレームには２８個のＤＣコントロールブロックＢ_０〜Ｂ_２７が含まれている。本実施の形態では、レコーディングフレームで３１フレーム分、ステップＳ３以降の動作が繰り返される。ここで、レコーディングフレームで、３１フレームという単位はブルーレイ規格で１セクタと呼ばれる単位に相当するが、セクタの詳細については省略する。

ステップＳ３（ＤＳＶ計算）
ＤＣコントロールブロックＢ_ｎ−１のＤＣ制御ビットを「０」、「１」と設定したそれぞれの場合について、ＤＣコントロールブロックＢ_ｎ−１の４５、４６ビット目からＤＣコントロールブロックＢ_ｎの４４ｂｉｔ目までＤＳＶの積算を行う。

ステップＳ４（ＤＣ制御ビットの決定（仮設定））
本実施の形態におけるＤＳＶ制御では、ＤＣコントロールブロックの２つの系についてＤＳＶ累積値の絶対値が小さい方を、ＤＣコントロールブロックＢ_ｎ−１の４６ビット目のＤＣ制御ビットとして仮設定する。ただし、ターゲットフラグがＯＮで、ＤＳＶ累積値の絶対値がある基準値を超えていた場合は絶対値が大きい方をＤＣ制御ビットとして選択することも可能である。このＤＣ制御ビットの選択の際、絶対値の大小の選択に関わらず、次のステップＳ３での計算は選択したＤＣ制御ビットの極性をベースに行う。

ステップＳ５（ターゲットフラグ参照）
上記のステップＳ４のあと、本実施の形態ではターゲットフラグを参照する。ターゲットフラグがＯＮであればステップＳ６に進み、それ以外であればステップＳ１０の処理を行う。

ステップＳ６（ＤＳＶ収束判定）
ステップＳ５において、ターゲットフラグが設定されたＤＣ制御ビットがあった場合、その後のＤＣコントロールブロックを含めたＤＳＶ累積値を計算し、ＤＳＶ値が収束するかどうかを確認する。具体的には上記した式（３）を用いてＤＳＶ_ｉｎｖを計算する。その結果、ターゲットフラグが設定されたＤＣ制御ビットまでのＤＳＶ累積値ＤＳＶ_ｔｇｔよりもＤＳＶ_ｓｕｍあるいはＤＳＶ_ｉｎｖが小さくなれば（ＤＳＶ_ｔｇｔ＞ＤＳＶ_ｓｕｍあるいはＤＳＶ_ｔｇｔ＞ＤＳＶ_ｉｎｖ）、ＤＳＶ値が収束すると判断しステップＳ８に進む。ＤＳＶ値が収束しない場合はステップＳ７に進む。

ステップＳ７（バッファ容量参照）
図５における遅延処理部５０２の持つバッファの限界であれば、ＤＣ制御ビットを決定しなければならない。そのため、バッファの限界であればステップＳ８へ進み、それ以外の場合はステップＳ３へと戻る。

ステップＳ８（ＤＣ制御ビット決定処理）
ステップＳ６においてＤＳＶ値が収束すると判断された場合は、収束するＤＣ制御ビットを選択してＤＣ制御ビットとして決定する。また、ステップＳ７で、バッファ限界であると判断された場合は、式（３）に基づいてターゲットとしたＤＣ制御ビットを反転した場合のＤＳＶ_ｉｎｖを計算する。バッファ限界の場合は、ＤＳＶ絶対値が小さくなる方のＤＣ制御ビットをＤＣ制御ビットとして決定する。ＤＣ制御ビットを決定した後、ステップＳ４で仮設定したＤＣ制御ビットを反転させた場合は、ステップＳ９へ進む。ステップＳ４で決定したＤＣ制御ビットを反転させない場合は、ステップＳ３へと戻る。ここで、ＤＣ制御ビットが決定されるのでターゲットフラグはオフとされる。

ステップＳ９（ＤＣ制御ビット反転時）
ターゲットとしたＤＣ制御ビットの反転処理として、ＤＳＶ累積値の値をステップＳ６あるいはＳ８で計算したＤＳＶ値に置き換え、ステップＳ３で行うＤＳＶ計算の際の極性の反転を行い、ステップＳ３へ戻る。

ステップＳ１０（ターゲットフラグ設定動作、あるいは繰り返し計算動作）
ステップＳ５でターゲットフラグがオフ、またＤＣコントロールブロックＢ_ｎ−１の４４ｂｉｔ目までのＤＳＶ累積値の絶対値が、ＤＣブロックＢ_ｎの４４ｂｉｔ目までのＤＳＶ累積値の絶対値より小さいか同じ場合、ステップＳ４で仮設定したＤＣ制御ビットをＤＣ制御ビットとして決定し、ステップＳ３の処理に戻る。ステップＳ４で仮設定したＤＣ制御ビットでＤＳＶ値が発散する場合は、ステップＳ４の処理の終了時点で変調区切りが同じ場合はＤＣコントロールブロックＢ_ｎ−１の４６ｂｉｔ目のＤＣ制御ビットに対してターゲットフラグを設定、式（３）におけるＤＳＶ_ｉｎｖ計算のために必要となるＤＳＶ_ｓｕｍ以外の情報を保存して、ステップＳ３の処理に戻る。ＤＳＶ値に発散傾向が見られた場合でも、ステップＳ４の処理の終了時点で変調区切りが異なる場合は、ターゲットフラグを設定せずにステップＳ３の処理に戻る。

このように、本実施の形態によれば、ＤＳＶ累積値が発散する傾向となるＤＣコントロールブロックに対して、ターゲットフラグを立てる。そして、ターゲットフラグが立った場合は、その後の複数のＤＣコントロールブロックを含めてＤＳＶ制御を行い、ターゲットフラグが立ったＤＣコントロールブロックに対するＤＣ制御ビットを確定する。このようにすることで、ＤＳＶ累積値の発散を抑制することが可能となる。

また、上記の説明では、ステップＳ３の計算時に、変調区切りを強制的に揃えないフローを示してあるが、仮に変調区切りを強制的に揃えるようなフローを考慮した場合、上記のステップＳ３の後にＤＣコントロールブロックＢｎのＤＣ制御ビットを強制的に１とするフローを追加することも可能である。

以下に、イメージ図を用いて本発明の動作について説明する。図８は、ＤＣコントロールブロックごとのＤＳＶ値を模式的に示したものである。実際にはＤＳＶ値は１ビットごとに連続的に変わるものであるが、理解しやすくするために変調によって得られる連続したＤＣコントロールブロックの４４ｂｉｔ目までのＤＳＶ累積値の変動を示す。

まず、図８において左端が、ある時点での初期のＤＳＶ累積値であったとする。上記に説明した処理に従い、まずＤＣコントロールブロックＢ０の４４ビット目までのＤＳＶ値を計算する。ここでは、ＤＣコントロールブロックＢ０に関しては、その直前のＤＣ制御ビットを「０」、「１」どちらかとすることでＤＣコントロールブロックの発散傾向は抑えられるとする。そのため、ＤＣ制御ビットとしてどちらかの値を選択し、ＤＳＶ累積値は減少する（図８、Ｐ１参照）。

その後のＤＣコントロールブロックＢ１では、ＤＣ制御ビットに関わらずＤＳＶ値に発散する傾向が見られるものとする（図８、Ｐ２参照）。するとこの時点でＤＣコントロールブロックＢ１のＤＣ制御ビットに対してターゲットフラグが設定される（上記のステップＳ１０に相当、図８参照）。図８では、分かりやすくするため、この地点でのＤＳＶ累積値を１つの値として示しているが、ＤＣコントロールブロックＢ２単体のＤＳＶ値は、式（３）で言えばＤＳＶ_ｔ０あるいはＤＳＶ_ｔ１に相当する項であるためＤＳＶ値の増加幅には、後に決定されるＤＣ制御ビットの値によって多少の差がある場合が考えられる。この図８では、理解のためにＤＣ制御ビットに関わらずＤＣコントロールブロックＢ１で発散傾向が現れ、ターゲットフラグが設定されることを示しているのみである。

ターゲットフラグを設定した後に入力されるＤＣコントロールブロックＢ２は、ターゲットフラグを設定したＤＣ制御ビットが「０」、「１」どちらになるかで、その極性が反転する。したがって、ＤＣコントロールブロックに対応するＤＣ制御ビットを仮に設定した場合のＤＳＶ値の変化を図８に破線で示す。またＤＣコントロールブロックに対して仮設定したＤＣ制御ビットを反転させた場合のＤＳＶ値の変化を図８に実線で示す。例えば図５に示すＤＳＶ制御装置がターゲットフラグ（ＤＣコントロールブロックＢ０の４６ビット目）から、３つのＤＣコントロールブロックに対応する入力データを保持できるバッファを有していた場合、ＤＣコントロールブロックＢ３の部分でバッファ限界に達する。そこで、バッファ限界が来たところでターゲットフラグが設定されたＤＣコントロールブロックＢ１に対応するＤＣ制御ビット（Ｂ０の４６ビット目）を設定する。このＤＳＶ累積値の計算は上記した式（３）に基づいた計算で行われ、ＤＣ制御ビットが決定される。

図８に示した例ではＰ２の時点でのステップＳ１０により、ターゲットフラグが設定される。Ｐ３の時点ではステップＳ５によりターゲットフラグが確認されるものの、ステップＳ６において、ターゲットフラグの設定されているＤＣ制御ビットを「０」、「１」どちらに設定しても図８にＰ１で示した時点のＤＳＶ累積値よりも絶対値が小さくならないため、ステップＳ７へと進む。またステップＳ７ではＰ３の時点ではバッファ限界でないため仮設定したＤＣ制御ビットを維持したままＳ３へと戻り計算を続ける。

図８のＰ４に示した時点でバッファ限界に達するため処理はステップＳ８に進み、ターゲットフラグを設定したＤＣ制御ビットを決定しなければならない。この時、図８においてＰ４で示した時点では仮設定したＤＣ制御ビットに基づいたＤＳＶ累積値（図８の破線）よりも仮設定を反転させたＤＳＶ累積値（図８の実線）の方がＤＳＶ累積値の絶対値が小さくなる。そのため、ＤＣ制御ビットは反転され、ステップＳ９によって反転に伴う処理が行われた後にステップＳ３へと戻り、処理が繰り返される。

図８に示した図ではバッファ限界の時点で仮設定したＤＣ制御ビットを用いたＤＳＶ累積値（破線）よりも、ＤＣ制御ビットを反転させた場合のＤＳＶ累積値のほうが低くなる。そのため、本実施の形態のＤＳＶ制御装置ではＤＣ制御ビットを反転させる。なお、ＤＣコントロールブロックＢ３をバッファ限界としているため、この時にターゲットフラグも解除される。また、バッファ限界に達する前であっても、ターゲットフラグを立てたＤＣコントロールブロックまでのＤＳＶ値よりも、ある時点でのＤＳＶ値が小さくなればターゲットフラグを解除するようにしても良い。
例えば、図８のＰ３に示した時点でのＤＳＶ累積値（絶対値）がＰ１に示した時点のＤＳＶ累積値（絶対値）よりも小さくなるのであればステップＳ６からステップＳ８に進んでターゲットフラグが解除される。

本実施形態の基本的な概略、手順、動作は以上の通りである。以下に上記のステップＳ４において、ターゲットフラグがＯＮで、ＤＳＶ累積値の絶対値がある基準値を超えていた場合に絶対値が大きい方をＤＣ制御ビットとして選択する場合について説明する。

図９は、図８と同様なＤＣコントロールブロックとＤＳＶ値の関係を示す図である。まず、ＤＣコントロールブロックＢ０に関しては図８と同様である。

その後のＤＣコントロールブロックＢ１では、ＤＣ制御ブロックに関わらずＤＳＶ累積値に発散する傾向が見られるものとする。するとこの時点でＤＣコントロールブロックＢ１のＤＣ制御ビットに対してターゲットフラグが設定される（上記のステップＳ１０に相当、図９、Ｐ２参照）。

以下に例を出して説明する。ＤＣコントロールブロックＢ１までのＤＳＶ絶対値（Ｐ２の時点でのＤＳＶ絶対値）が、１５であると仮定する。

ここで、ＤＣコントロールブロックＢ２、Ｂ３に着目する。コントロールブロックＢ２のみのＤＳＶ値は例えば、ＤＣコントロールブロックＢ２に対するＤＣ制御ビットが「１」のときに−５、「０」のときに＋５であるとする。コントロールブロックＢ３に対するＤＣ制御ビットはコントロールブロックＢ２の４６ビット目である。ここで、コントロールブロックＢ３に対してのＤＣ制御ビット（コントロールブロックＢ２の４６ビット目）を「１」とした場合に＋６、「０」とした場合に−６であったとする。通常のＤＳＶ制御であれば「０」または「１」を選択してＤＳＶコントロールブロックＢ２とＢ３をあわせたＤＳＶ値（絶対値）が１となるように制御される（図９、Ｐ５参照）。しかし、コントロールブロックＢ３に対するＤＣ制御ビットの設定時にはターゲットフラグがオンとなっている。このような場合、ＤＣコントロールブロックのターゲットフラグをＤＳＶ_sameの項の絶対値が大きくなるように設定してやることも可能である（図９、Ｐ６参照）。

例えば、このような絶対値が大きくなる制御がない場合、ＤＣコントロールブロックＢ２に対するＤＣ制御ビットが「０」とされ、ＤＣコントロールブロックＢ２のみのＤＳＶ値が＋５となればＤＣコントロールブロックＢ３に対しては−６となるＤＣ制御ビットが設定されるためＤＣコントロールブロックＢ３までの積算が終わった段階でＤＳＶ累積値は１６となり、ＤＳＶ累積値の絶対値の低減効果は小さい（図９、Ｐ５参照）。しかしＤＣコントロールブロックＢ３に対するＤＣ制御ビットをＤＳＶ_ｓａｍｅの項の絶対値が大きくなるように、すなわちＢ２のＤＳＶ値が＋５となりＢ４のＤＳＶ値が＋６となるように選ぶと、ＤＣコントロールブロックＢ２とＢ３の２つに関してのまでＤＳＶ値は１１となる。その後、ターゲットフラグとなるＤＣ制御ビットを決定することでＤＳＶ累積値は４（＝１５−１１）となり、ＤＳＶ累積値の絶対値の低減効果が大きくなる（図９、Ｐ４参照）。このように本実施の形態ではステップＳ４においてＤＳＶ制御の大きくなるようにＤＣ制御ビットを設定することが可能であり、これにより効率的にＤＳＶ累積値の発散を防止することができる。

以上の説明に基づいて、本実施の形態のＤＣ制御ビットを生成するＤＣ制御ビット生成部の構成について説明する。図１０は、本実施の形態におけるＤＣ制御ビット生成部５０２の構成を示すブロック図である。本実施の形態のＤＣ制御ビット生成部５０２は、第１のＤＳＶ計算部１０１、第２のＤＳＶ計算部１０２、ＤＳＶ計算結果保持部１０３、第２のＤＳＶ累積値保持部１０４、第１のＤＳＶ累積値保持部１０５、第１のＤＳＶ累積値比較部１０６、第２のＤＳＶ累積値比較部１０７、ＤＣ制御ビット決定出力部１０８を有している。

第１のＤＳＶ計算部１０１および第２のＤＳＶ計算部１０２は、上述のステップＳ３に当たる計算を行う部分である。ここでは例えば第１のＤＳＶ計算部が与えられた入力データ列に対してＤＣ制御ビットを「０」とした場合のＤＳＶ累積値の計算を行う。第２の計算部はＤＣ制御ビットを「１」とした場合のＤＳＶ累積値を計算する。この計算結果は、ＤＳＶ計算結果保持部１０３、第１のＤＳＶ累積値比較部１０６に出力される。なお、この時、第１、第２のＤＳＶ計算部はその１つ前のＤＣコントロールブロックまでに設定された極性に基づいて行われている。したがって、それ以前にターゲットフラグが設定されていた場合には、そのＤＣ制御ビットに関しては仮設定されたＤＣ制御ビットに基づいた極性で計算される。

第１のＤＳＶ累積値比較部１０６は、主に上記したステップＳ４、Ｓ５，及びステップＳ１０の比較動作を行う。ＤＳＶ累積値比較部１０６では、第１のＤＳＶ計算部１０１および第２のＤＳＶ計算部１０２から与えられた計算結果、それ以前のＤＳＶ累積値とに基づいてＤＣ制御ビットの仮設定、ターゲットフラグの設定などの動作を行う。ここで、与えられた計算結果からＤＳＶ累積値が、「０」、「１」どちらかのＤＣ制御ビットによって発散しないと判断された場合、第１のＤＳＶ累積値比較部１０６は、ＤＳＶ累積値の絶対値が小さい方を選択し、そのＤＣ制御ビットをＤＣ制御ビット決定出力部に出力する。そして、そのＤＣコントロールブロックまでのＤＳＶ累積値を第１のＤＳＶ累積値保持部１０５へと出力する。

この第１のＤＳＶ累積値比較部１０６で、ＤＣ制御ビットに関わらず発散傾向だと判断された場合は、前述のターゲットフラグの設定などの処理の際、ターゲットフラグを設定したＤＣ制御ビット直前までのＤＳＶ累積値ＤＳＶ_ｔｇｔを保持する動作が行われる。このＤＳＶ累積値ＤＳＶ_ｔｇｔは、第１のＤＳＶ累積値保持部１０５から第２のＤＳＶ累積値保持部１０４へと出力される。

第２のＤＳＶ累積値比較部１０７は、上記（３）式に対応する計算を実行する（上記のステップＳ６、Ｓ８に相当）。第２のＤＳＶ累積値比較部１０７は、例えばターゲットフラグが設定された後の変調区切りが同じになる領域のＤＳＶ値（例えばＤＳＶ_same）を保持するバッファなどを内蔵しているものとする。ＤＳＶ計算結果保持部１０３に保持された計算結果（例えばＤＳＶ_ｔ０、ＤＳＶ_ｔ１）、および第２のＤＳＶ累積値保持部１０４から与えられたＤＳＶ累積値ＤＳＶ_ｔｇｔなどから、上記（３）式に対応する計算を行う。

第２のＤＳＶ累積値比較部１０７では、計算結果からターゲットフラグが設定されたＤＣコントロールブロックに対するＤＣ制御ビットを反転させるかどうかの判定が行われ、ＤＣ制御ビットを決定する。決定したＤＣ制御ビットはＤＣ制御ビット決定出力部へと出力される。この時点で確定したＤＳＶ累積値は第１のＤＳＶ累積値保持部１０５へと出力され、第１のＤＳＶ累積値保持部１０５に保持される。

ＤＣ制御ビット決定出力部は、第１および第２のＤＳＶ累積値比較部の出力を受け取り、そのＤＣ制御ビットに基づいて最終的なＤＣ制御ビットを決定出力する部分である（ステップＳ８，Ｓ９、及びステップＳ１０の決定動作に相当）。ＤＣ制御ビット決定出力部は、例えば、ターゲットフラグが立った場合の仮のＤＣ制御ビットなどの保持も行い、第２のＤＳＶ累積値比較部からの出力に基づいて反転出力動作なども行うことが可能である。

このように形成されたＤＣ制御ビット生成部５０２の動作について以下に説明する。図１１は、図１０に示したブロックの各部の計算結果、保持データなどを示すタイミングチャートである。なお、以下に説明する動作は、すでに説明した手順に基づいた動作であり、重複説明を含むが、理解のために具体的数値、各部に保持される数値などを参照しながら簡略化して説明する。

ここで、図１１における時刻ｔ０までのＤＳＶ累積値が−３であったと仮定する。図１１における時刻ｔ０からｔ１までの期間のＤＳＶ値がＤＣ制御ビット「０」の場合に−１７、ＤＣ制御ビット「１」の場合に＋１７であるとするとＤＳＶ累積値は、どちらのＤＣ制御ビットを選択しても発散傾向（−２０あるいは１４）であるため、時刻ｔ０直前のＤＣ制御ビットに対してターゲットフラグが設定され（ステップＳ１０）、このターゲット直前までのＤＳＶ累積値ＤＳＶ_ｔｇｔ（この場合は−３）が第２のＤＳＶ累積値保持部１０４に保持される。同時にＤＳＶ計算結果保持部ＤＳＶｔ０とＤＳＶｔ１（この場合は−１７と１７）が保持される。第１のＤＳＶ累積値比較部１０６では、時刻ｔ１で絶対値が小さくなるＤＣ制御ビット「１」を仮設定（ステップＳ４）したＤＣ制御ビットとして、つぎのＤＣコントロールブロックのＤＳＶ値を計算する（図１１、第１のＤＳＶ累積値比較部出力参照）。ここで時刻ｔ１からｔ２までのＤＳＶ値がＤＣ制御ビット「０」の場合に２１、ＤＣ制御ビット「１」の場合に−２１であるとする。

第２のＤＳＶ累積値比較部では上記式（３）に示した式に基づいて、ターゲットフラグを設定したＤＣ制御ビット（時刻ｔ１で「１」と設定）を反転させた場合のＤＳＶ累積値ＤＳＶ_ｉｎｖが計算される（ステップＳ６）。この場合、式（３）に示したＤＳＶ_{ａｃｃｕｍ}は、ターゲットフラグ設定以前のＤＳＶ累積値なので、第２のＤＳＶ累積値保持部１０４に保持されているＤＳＶ_ｔｇｔの値の−３が用いられる。またＤＳＶ_ｔ０、ＤＳＶ_ｔ１は、ＤＳＶ計算結果保持部に保持された値１７および−１７が用いられる。またＤＳＶ_ｓｕｍは、仮設定したＤＣ制御ビットに基づいたＤＳＶ累積値であるため、−７が用いられる。

これらの数字を式（３）に当てはめて計算した結果は、
ＤＳＶ_ｉｎｖ＝−３＋１７−３−１７−(−７)＝１
となり、ターゲットフラグが設定されたＤＣ制御ビットを反転させた場合（ＤＳＶ_ｉｎｖ）の方が絶対値としてＤＳＶ_ｓｕｍよりも小さな値（図１１、時刻ｔ２参照）をとるため、ターゲットフラグを設定したＤＣ制御ビットの反転が行われる（ステップＳ９参照）。この計算結果は、第１のＤＳＶ累積値保持部にも出力され、時刻ｔ２直前において第１のＤＳＶ累積値保持部が保持するＤＳＶ値も−７から１に書き換えられる（図示せず）。その結果、ＤＣ制御ビット決定出力部は、図１１の時刻ｔ３において、破線で示されているＤＣ制御ビットが実線で示すように反転されて出力される。図１１の時刻ｔ２からｔ３に示す期間では、ＤＣ制御ビットが「０」の場合に−１３、「１」の場合に１３のＤＳＶ値を示すとする。この場合、時刻ｔ２直前のＤＳＶ累積値は１であるため、ＤＳＶ値は発散傾向を示し、ターゲットフラグが設定される。また、ＤＣ制御ビットとしては「０」が仮設定される（図１１、第１のＤＳＶ累積値比較部出力参照）。式（３）におけるＤＳＶ_{ａｃｃｕｍ}は１、ＤＳＶ_ｔ０とＤＳＶ_ｔ１は−１３と１３、ＤＳＶ_ｓｕｍは０であるため、ＤＳＶ_ｉｎｖは２となり、ＤＳＶ_ｓｕｍよりも大きな絶対値となる。そのため、反転しないほうがＤＳＶの値を低くすることが出来るため、ＤＣ制御ビットの反転は行われない（図１１、時刻ｔ４参照）。

この動作を条件としてまとめると、上記で説明したＤＳＶ累積値を保持するバッファがバッファ限界の場合と、バッファ限界でない場合について、以下のように示すことが出来る。
バッファの限界でない場合
ＤＳＶ_ｔｇｔ＞ＤＳＶ_ｓｕｍ＞ＤＳＶ_ｉｎｖ であれば反転してターゲットフラグオフ
ＤＳＶ_ｔｇｔ＞ＤＳＶ_ｉｎｖ＞ＤＳＶ_ｓｕｍ であれば反転せずにターゲットフラグオフ
バッファの限界の場合
ＤＳＶ_ｓｕｍ＞ＤＳＶ_ｉｎｖ であれば反転してターゲットフラグオフ
ＤＳＶ_ｉｎｖ＞ＤＳＶ_ｓｕｍ であれば反転せずにターゲットフラグオフ

本実施の形態では、図で示したＤＳＶ制御装置のＤＣビット生成部に以上のような構成を用いることにより、効果的にＤＳＶ累積値を削減することが可能となる。また、図１０に示すような構成によれば、ターゲットフラグに対するＤＣ制御ビットを「０」とした場合と「１」とした場合の２系統を中心に比較を行えばよいため、ＤＳＶ値の比較を行う系統（シーケンサ）の回路は、それほど増加させずに、データを格納するバッファを増加させるのみで、より好適なＤＳＶ制御が実施できる。

以上、詳細に説明したように、本実施形態のＤＳＶ制御方法、制御装置によれば、ＤＣコントロールブロックごとにＤＣ制御ビットを定めていくのではなく、複数のＤＣコントロールブロックのＤＳＶの値に注目してＤＣ制御ビットを決定してやることで、ＤＳＶが発散してしまうことを効果的に防止することが可能である。また、ＤＣ制御ビットは記録される信号のＤＣ成分を抑制するために任意に設定することが可能なビットであるため、読み出し時において、その値に関わらず正常な読み出しが可能である。

また、以上詳細に説明した発明の実施の形態においては、変調区切りが異なるＤＣコントロールブロックが発生し、また、ＤＣ制御ビットの値に関わらず発散傾向となる場合の動作を中心に説明したが、本発明の主旨によれば、発散傾向にあるＤＣコントロールブロックを、後続する複数のＤＣコントロールブロックのＤＳＶ値から修正するような構成とすればよい。したがって詳細な部分のアルゴリズムについては種々の変更が可能である。

ブルーレイディスクのデータの段階を示す図である。 ブルーレイディスクのデータ構成を示す図である。 ブルーレイディスクのオンコードを示す図である。 ＤＳＶ制御装置を説明する図である。 実施の形態のＤＳＶ制御装置を示す図である。 実施の形態のＤＳＶ制御の概要を説明する図である。 実施の形態のＤＳＶ制御の概要を説明する図である。 実施の形態のＤＳＶ制御の動作を説明する図である。 実施の形態のＤＳＶ制御の動作を説明する図である。 実施の形態のＤＳＶ制御装置を示す図である。 実施の形態のＤＳＶ制御のＤＳＶ値を説明する図である。 実施の形態のＤＳＶ制御手順を示すフローチャートである。

符号の説明

１０１ 第１ＤＳＶ計算部
１０２ 第２ＤＳＶ計算部
１０３ ＤＳＶ計算結果保持部
１０４ 第２ＤＳＶ累積値保持部
１０５ 第１ＤＳＶ累積値保持部
１０６ 第１ＤＳＶ累積値比較部
１０７ 第２ＤＳＶ累積値比較部
１０８ ＤＣ制御ビット決定出力部
２０３ ランイン
２０４ フィジカルクラスタ
２０５ ランアウト
２０６ レコーディングフレーム
５０１ 入力部
５０２ ＤＣ制御ビット生成部
５０３ 遅延処理部
５０４ ＤＣ制御ビット挿入部
５０５ １７ＰＰ変調部
５０６ 同期信号挿入部
５０７ ＮＲＺＩ化部
Ｂ_ｎ ＤＣコントロールブロック
Ｄ１ ユーザデータ
Ｄ２ 入力データ列
Ｄ３ データビット列
Ｄ４ チャネルビット列

Claims (4)

1. ＤＣコントロールブロックごとにＤＣ制御ビットを挿入するＤＳＶ制御装置であって、
   ＤＣコントロールブロックのＤＳＶ値を累積したＤＳＶ累積値を算出するＤＳＶ計算部と、
   前記ＤＳＶ計算部で算出された第１のＤＣコントロールブロックよりも前のＤＣコントロールブロックのＤＳＶ値を累積した第１のＤＳＶ累積値に基づいて第２のＤＳＶ累積値を算出し、当該第２のＤＳＶ累積値に応じて第１の制御ビットを決定するとともに、前記第１のＤＣコントロールブロックに対応するＤＣ制御ビットにターゲットフラグを設定する第１のＤＳＶ累積値比較部と、
   前記第２のＤＳＶ累積値に基づいて第３のＤＳＶ累積値を算出し、当該第３のＤＳＶ累積値に応じて第２の制御ビットを決定する第２のＤＳＶ累積値比較部と、
   前記第１のＤＣコントロールブロックに対応する前記ＤＣ制御ビットに前記ターゲットフラグが設定されていない場合には、前記第１のＤＣ制御ビットを当該ＤＣ制御ビットとして決定し、前記第１のＤＣコントロールブロックに対応する前記ＤＣ制御ビットに前記ターゲットフラグが設定されている場合には、前記第２の制御ビットを当該ＤＣ制御ビットとして決定するＤＣ制御ビット決定部と、を有し、
   前記第１のＤＳＶ累積値比較部は、
   前記第１のＤＣコントロールブロックに対応する前記ＤＣ制御ビットの変化に応じて値が変化する前記第１のＤＣコントロールブロックのＤＳＶ値と、前記第１のＤＳＶ累積値と、を加算することにより前記第２のＤＳＶ累積値を算出し、前記第２のＤＳＶ値の絶対値が最小となる場合の制御ビットを前記第１のＤＣ制御ビットとして決定するとともに、前記第２のＤＳＶ累積値の絶対値の最小値が前記第１のＤＳＶ累積値よりも大きい場合に、前記第１のＤＣコントロールブロックに対応する前記ＤＣ制御ビットに前記ターゲットフラグを設定し、
   前記第２のＤＳＶ累積値比較部は、
   前記第２のＤＳＶ累積値と、前記第１のＤＣコントロールブロックに続くＤＣコントロールブロックのＤＳＶ値を累積した値と、を加算して得られる第３のＤＳＶ累積値の絶対値が最小となる制御ビットを前記第２のＤＣ制御ビットとして決定する、
   ＤＳＶ制御装置。
2. 前記第２のＤＳＶ累積値比較部は、
   前記第１のＤＣコントロールブロック続く前記ＤＣコントロールブロックのＤＳＶ値を累積した値の絶対値が最小となるように、当該第１のＤＣコントロールブロック続く前記ＤＣコントロールブロックのそれぞれの制御ビットを決定することを特徴とする、
   請求項１に記載のＤＳＶ制御装置。
3. ＤＣコントロールブロックごとにＤＣ制御ビットを挿入するＤＳＶ制御方法であって、
   ＤＳＶ計算部が、ＤＣコントロールブロックのＤＳＶ値を累積したＤＳＶ累積値を算出し、
   第１のＤＳＶ累積値比較部が、前記ＤＳＶ計算部で算出された第１のＤＣコントロールブロックよりも前のＤＣコントロールブロックのＤＳＶ値を累積した第１のＤＳＶ累積値に基づいて第２のＤＳＶ累積値を算出し、当該第２のＤＳＶ累積値に応じて第１の制御ビットを決定するとともに、前記第１のＤＣコントロールブロックに対応するＤＣ制御ビットにターゲットフラグを設定し、
   第２のＤＳＶ累積値比較部が、前記第２のＤＳＶ累積値に基づいて第３のＤＳＶ累積値を算出し、当該第３のＤＳＶ累積値に応じて第２の制御ビットを決定し、
   ＤＣ制御ビット決定部が、前記第１のＤＣコントロールブロックに対応する前記ＤＣ制御ビットに前記ターゲットフラグが設定されていない場合には、前記第１のＤＣ制御ビットを当該ＤＣ制御ビットとして決定し、前記第１のＤＣコントロールブロックに対応する前記ＤＣ制御ビットに前記ターゲットフラグが設定されている場合には、前記第２の制御ビットを当該ＤＣ制御ビットとして決定し、
   前記第１のＤＳＶ累積値比較部は、
   前記第１のＤＣコントロールブロックに対応する前記ＤＣ制御ビットの変化に応じて値が変化する前記第１のＤＣコントロールブロックのＤＳＶ値と、前記第１のＤＳＶ累積値と、を加算することにより前記第２のＤＳＶ累積値を算出し、前記第２のＤＳＶ値の絶対値が最小となる場合の制御ビットを前記第１のＤＣ制御ビットとして決定するとともに、前記第２のＤＳＶ累積値の絶対値の最小値が前記第１のＤＳＶ累積値よりも大きい場合に、前記第１のＤＣコントロールブロックに対応する前記ＤＣ制御ビットに前記ターゲットフラグを設定し、
   前記第２のＤＳＶ累積値比較部は、
   前記第２のＤＳＶ累積値と、前記第１のＤＣコントロールブロックに続くＤＣコントロールブロックのＤＳＶ値を累積した値と、を加算して得られる第３のＤＳＶ累積値の絶対値が最小となる制御ビットを前記第２のＤＣ制御ビットとして決定する、
   ＤＳＶ制御方法。
4. 前記第２のＤＳＶ累積値比較部は、
   前記第１のＤＣコントロールブロック続く前記ＤＣコントロールブロックのＤＳＶ値を累積した値の絶対値が最小となるように、当該第１のＤＣコントロールブロック続く前記ＤＣコントロールブロックのそれぞれの制御ビットを決定することを特徴とする、
   請求項３に記載のＤＳＶ制御方法。

Images