CN100570729C - Dsv控制装置和dsv控制方法 - Google Patents

Dsv控制装置和dsv控制方法 Download PDF

Info

Publication number
CN100570729C
CN100570729C CNB2006101084461A CN200610108446A CN100570729C CN 100570729 C CN100570729 C CN 100570729C CN B2006101084461 A CNB2006101084461 A CN B2006101084461A CN 200610108446 A CN200610108446 A CN 200610108446A CN 100570729 C CN100570729 C CN 100570729C
Authority
CN
China
Prior art keywords
dsv
control bit
value
accumulated value
controll block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101084461A
Other languages
English (en)
Other versions
CN1909099A (zh
Inventor
新江裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1909099A publication Critical patent/CN1909099A/zh
Application granted granted Critical
Publication of CN100570729C publication Critical patent/CN100570729C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1457—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof wherein DC control is performed by calculating a digital sum value [DSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

一种为每一DC控制块***DC控制位的数字和值(DSV)控制装置。该装置包括：第一DSV累加值比较器，其用于向第一DC控制块的DC控制位设置目标标记；第二DSV累加值比较器，其用于将根据第一DC控制块的DSV值累加和计算的第一DSV累加值与根据第一DC控制块之后的多个DC控制块的DSV值累加和计算的第二DSV累加值进行比较；以及DC控制位确定输出部件，其用于根据第一和第二DSV累加值比较器的输出来确定第一控制块的DC控制位的值。

Description

DSV控制装置和DSV控制方法
技术领域
本发明涉及DSV控制装置和DSV控制方法，其控制用于将输入数据的DC(直流)分量最小化的数字和值(DSV)以便产生适于传输或记录到记录介质的数据。
现有技术
当数据被记录到诸如磁盘、光盘、或磁光盘那样的记录介质时，为了记录而将其以合适的形式调制。通过对应于它们的规范的调制方法来编码数据。
当由调制产生的码被记录到光盘或磁光盘上时，执行不归零反转(NRZI)编码。采用用于产生记录码的NRZI调制，逻辑1被编码为反转的，逻辑0被编码为非反转的。基于NRZI记录码执行诸如盘片那样的记录介质的记录。
在向记录介质进行记录中，执行适合于每一介质的编码调制。如果调制码中包含DC分量，那么其导致误差信号变化并且产生抖动。所以优选地最小化DC分量。
为满足该需要，对数字和值(DSV)进行控制。当码序列中分别将+1的值分配为“1”状态并且将-1的值分配为“0”状态时，DSV被定义为各值的和。DSV给出了在码序列中的DC分量的表示。通过执行DSV控制来最小化DSV的绝对值抑制了码序列的DC分量。
在产生记录码时通过***DSV控制位来执行DSV控制的技术例如公开在日本未审专利公开No.11-346154、2003-179497等等中。
然而，本发明认识到在其中公开的DSV控制方法存在的问题为：对于编码数据的一些模式，***用于DSV控制的DSV控制位并不引起码序列的值的和的绝对值减少，而是只会使所述值发散。
发明内容
根据本发明的一方面，提供一种为每一DC控制块***DC(直流)控制位的数字和值(DSV)控制装置，其包括：第一DSV累加值比较器，其用于向第一DC控制块的DC控制位设置目标标记；第二DSV累加值比较器，其用于将根据第一DC控制块的DSV值累加和计算的第一DSV累加值与根据第一DC控制块之后的多个DC控制块的DSV值累加和计算的第二DSV累加值进行比较；以及DC控制位确定输出部件，其用于根据第一和第二DSV累加值比较器的输出来确定第一控制块的DC控制位的值。
根据本发明的另一方面，提供一种为每一DC控制块***DC控制位的DSV控制装置，其包括：DSV计算器，其用于累加和计算DC控制块的DSV值并且输出计算结果；第一DSV累加值比较器，其用于比较DSV计算器的计算结果与DSV累加值存储器中存储的第一DSV累加值，并且根据比较结果向DC控制块的DC控制位设置目标标记，其中所述DSV累加值存储器存储DSV计算器的计算结果；第二DSV累加值比较器，其用于计算与设置有目标标记的DC控制位相对应的DC控制块以及该DC控制块之后的多个DC控制块的多个第二DSV累加值，并且比较多个第二DSV累加值；以及DC控制位确定输出部件，其用于根据第一和第二DSV累加值比较器的输出来确定设置有目标标记的DC控制位的值。
根据本发明的又一方面，提供一种为每一DC控制块***DC控制位的DSV控制方法，包括：向第一DC控制块的DC控制位设置目标标记；比较第一DC控制块的DSV累加值与第一DC控制块之后的多个DC控制块的DSV累加值；以及根据DSV累加值的比较结果来确定第一控制块的DC控制位的值。
根据本发明的再一方面，提供一种为每一DC控制块***DC控制位的DSV控制方法，其包括：通过累加DC控制块的DSV值来执行第一计算；通过比较第一计算的计算结果与存储的第一DSV累加值来执行第一比较；根据第一比较的结果来向任意DC控制块的DC控制位设置目标标记；通过比较与设置有目标标记的DC控制位相对应的DC控制块以及该DC控制块之后的多个DC控制块的多个第二DSV累加值来执行第二比较；以及根据第一和第二比较来确定设置有目标标记的DC控制位的值。
本发明有效地防止了DSV的发散。
附图说明
结合附图而进行的以下描述使得本发明上述和其他目的、优点以及特征变得更加显而易见，在附图中：
图1是示出Blu-ray
Figure C20061010844600061
上的数据级的视图；
图2是示出Blu-ray的数据结构的视图；
图3是示出在Blu-ray上的编码的视图；
图4A和4B是描述DSV控制装置的视图；
图5是根据本发明的实施例的DSV控制装置的视图；
图6是描述根据本发明的实施例的DSV控制装置的概况的视图；
图7是描述根据本发明的实施例的DSV控制装置的概况的视图；
图8是描述根据本发明的实施例的DSV控制装置的操作的视图；
图9是描述根据本发明的实施例的DSV控制装置的操作的视图；
图10是示出根据本发明的实施例的DSV控制装置的视图；
图11是描述根据本发明的实施例的DSV控制所使用的DSV值的视图；以及
图12示出了根据本发明的实施例的DSV控制处理的流程图。
具体实施方式
现在将在此参考说明性实施例来描述本发明。本领域技术人员将意识到：使用本发明的讲述能够完成许多可选的实施例并且本发明不限于为解释目的而说明的实施例。
没有特别限制根据本发明的实施例的调制方法的应用，而是例如采用Blu-ray
Figure C20061010844600071
在以下描述所述方法的原则。在描述本发明之前，为便于理解，简要描述Blu-ray
Figure C20061010844600072
的数据结构、调制等等。
图1说明了Blu-ray
Figure C20061010844600073
的每一级调制。在Blu-ray
Figure C20061010844600074
的调制中，将误差检测码(EDC)和误差校正码(ECC)添加到用户数据D1以作为记录在盘片上的数据，并且以预定的格式对添加有EDC和ECC的数据进行编码。在此将编码数据称为输入数据串D2。
然后输入数据串D2被添加称为帧同步的同步信号以及DC控制位。DC控制位是一种为DSV控制而添加的位。添加有DC控制位的数据在此称为数据位串D3。
然后对数据位串D3进行17PP调制和NRZI编码，并且最终写到盘片上。实际写到盘片上的数据在此称为信道位串D4。
以下定义Blu-ray
Figure C20061010844600075
的数据结构。图2是描述Blu-ray的数据结构的视图。在Blu-ray
Figure C20061010844600077
的技术规范中，记录单元块(RUB)202是记录的单元。数据作为一组记录单元RUB 202被记录在盘片201上。
每一RUB 202包括导入(run-in)203、导出(run-out)205以及放置在两者之间的物理簇204。
物理簇204是用于记录用户数据和突发错误标识子码(BIS码)的区域。BIS码是指示盘片的地址信息的数据。物理簇204由496个记录帧206构成。每一记录帧206在其头部具有上述的帧同步。
导入203和导出205是用于数据重写的缓冲区域和间隙区域。导入203和导出205一起具有对应于两个记录帧的数据长度。
因而，1个RUB 202由498个帧形成，即形成物理簇204的496个记录帧206以及对应于两个记录帧的导入203和导出205的和。写入到物理簇204的数据是为记录而被编码的信道位串D4。
图3说明了根据用户数据及其地址信息来产生信道位串D4的每一数据的编码序列。在此参考图3更加详细地描述编码。
该实施例的编码首先根据用户数据、用户控制数据等等来产生长距离码(LDC)簇和BIS簇。通过将EDC和ECC添加到用户数据来产生LDC簇。除了LDC簇之外，根据用户控制数据等等来产生BIS簇。组合LDC簇和BIS簇以产生ECC簇。ECC簇等同于图1中的输入数据串D2。对应于上述一个记录帧的输入数据串D2具有1240位。
该处理将同步信号(帧同步)和DC控制位添加到输入数据串D2以产生数据位串D3。被添加到一个记录帧的帧同步具有20位的数据长度。包括20位的帧同步在内，为每45个位添加一个DC控制位，产生一个DC控制块。在每一记录帧中存在(1240+20)/45＝28个DC控制块。对于一个帧，包括帧同步和DC控制位的数据位串D3具有46*28＝1288个位。
所述处理进一步对数据位串的496个帧执行17PP调制并且该处理将导入和导出添加到数据位串的496个帧，从而产生一个RUB。对RUB进行NRZI编码以产生信道位串D4，其是要被写入到盘片上的数据。17PP调制将2位数据转换为3位数据，并且因此在调制之后的对应于一个记录帧的信道位串具有1932个位。下面的表格1示出用于17PP调制的一部分调制表格。
表格1
  No.   数据位   调制位  条件
  1   00 00 00 00   010 100 100 100
  2   00 00 10 00   000 100 100 100
  3   00 00 00   010 100 000
  4   00 00 01   010 100 100
  5   00 00 10   000 100 000
  6   00 00 11   000 100 100
  7   00 01   000 100
  8   00 10   010 000
  9   00 11   010 100
  10   01   010
  11   10   001
  12   11   000  如果在前的调制位＝xx1
  13   11   101  如果在前的调制位＝xx0
在数字通用盘(DVD)上，DSV控制将DC控制位***到为记录而进行编码的信道位串。在Blu-ray
Figure C20061010844600091
上，另一方面，如此执行调制，使得对于编码前的数据位串D3和编码后的信道位串D4，极性位的计算产生相同的结果。如上所述，Blu-ray
Figure C20061010844600092
的DSV控制使用此并且以一定的间隔将DC控制位***到输入数据串D2，以从而抑制DSV的发散。该典型实施例描述了在执行用于记录的编码之前执行DSV控制的情况。
根据先前的描述，在此描述有关Blu-ray
Figure C20061010844600093
技术规范的基本DSV控制。图4A和4B示出了附图左端处的信道位串的DSV累加值是-100时的情况。图4A示出了将“0”作为DC控制位进行***时的情况。当“0”作为DC控制位进行***时，附图右端处的DSV累加值是-110。图4B示出了将“1”作为DC控制位进行***时的情况。当将“1”作为DC控制位进行***时，信道位串D4中的跟随在***的DC控制位之后的位被反转，并且附图右端处的DSV累加值是-94。如图4A和4B所示，***DC控制位“1”能够使得DSV累加值的绝对值从100减少到94，从而抑制了DSV累加值的发散。Blu-ray
Figure C20061010844600101
的技术规范基本上执行所述DC控制位***。
在图4A和4B的每一个中，数据位串D3中的DC控制位和直接在其前面的位被转换为用于17PP调制的3位数据。
以下参考图5来描述根据本发明的典型实施例的DSV控制装置。输入部件501接收来自于外部的输入数据串D2并且将其提供给DC控制位产生器502和延迟电路503。
DC控制位产生器502确定“1”或“0”以作为要***到接收到的输入数据串D2的DC控制位，并且将结果提供给DC控制位***部件504。
延迟电路503将接收到的输入数据串D2暂时存储到延迟电路503中的缓冲器等，并且在预定的延迟时间段之后，将输入数据串D2提供到DC控制位***部件504。从而，延迟电路503调节了将输入数据串D2传送到DC控制位***部件504的时序。
根据DC控制位***部件504将由DC控制位产生器502确定的DC控制位***到从延迟电路503输出的输入数据串D2的指定位置时的时序来设定预定的延迟时间段。
DC控制位***部件504以指定的时序来接收由延迟电路503提供的输入数据串D2和由DC控制位产生器502提供的DC控制位确定结果(确定“0”还是“1”)，并且将DC控制位***到接收到的输入数据串D2的指定位置。同时，帧同步也被***以产生数据位串D3。DC控制位***部件504将数据位串D3提供给17PP调制器505。
17PP调制器505例如根据表格1所示的预定转换规则，将数据位串D3调制为代码串。此后，通过同步信号***部件506将该代码串添加同步信号的一部分，并将其提供给NRZI编码器507。
NRZI编码器507执行NRZI编码以将从同步信号***部件506提供的代码串转换为记录码串(信道位串D4)，并且将信道位串D4输出到外部。
以下描述根据该实施例的DSV控制装置实施的DSV控制方法。利用以上参考图4描述的DSV控制方法，当以DC控制块为单位确定了DC控制位时，对于一些模式的输入数据串D2，不管输入DC控制位(“0”或“1”)如何，DSV累加值都会发散。
如果连续输入所述模式，则使用图4的方法只会导致DSV的发散。为了避免这个问题，该实施例通过使用以下的技术来抑制DSV的发散。首先，在此描述根据该实施例的DSV控制的概况。图6示意性地示出了用于描述DSV控制的概况的视图，其说明了连续的DC控制块。在图6中假设：在DC控制块Bk中很可能出现发散，而不管输入DC控制位如何。该实施例的处理原则上如下。
1.在被***到如下DC控制块的DC控制位上设置标记，其中所述DC控制块的DSV很可能发散，而不管DC控制位的值如何。该标记在此称为目标标记。在图6的实例中，具有所述标记的DC控制位是DC控制块Bk-1的第46位，其是DC控制块Bk的DC控制位。此外，当DC控制位是“0”和“1”时，对一直到设置有目标标记的DC控制块Bk的DSV累加值进行存储。
2.对DSV很可能发散的DC控制块随后的DC控制块进行DSV的计算。不同的是，计算DC控制块Bk+1以及随后块的DSV累加值。
3.考虑到一直到设置有目标标记的DC控制块Bk的DSV累加值和随后DC控制块的DSV累加值，确定具有目标标记的DC控制块Bk-1的DC控制位，从而最小化整个DSV的绝对值。
4.如果DC控制块中的DSV不发散，那么如图4所示那样执行DSV控制。
具体地，以下是图6所示实例的处理。在图6的实例中，为DC控制块Bk设置目标标记。对于DC控制块Bk有效的DC控制位是DC控制块Bk-1的第46位。因而，当DC控制块Bk-1的第46位是“0”和“1”时，对一直到DC控制块Bk的DSV累加值进行计算，并且存储信息。
根据DC控制块Bk中用于调制的边界位置，DC控制块Bk的第46位处的DC控制位是“0”或“1”。17PP调制实施可变编码。因此，如果具有目标标记的DC控制块Bk-1的第46位处的DC控制位的值不同，那么DC控制块Bk中的调制边界能够不同。然而，在一些数据中情况常常是：即使调制边界暂时存在不同，在此之后其也在相同的位置中出现。此外，对每两个连续的位执行17PP调制，并且如果该两个连续的位的第二位是“1”，那么毫无例外地在该位置处存在调制边界。所以，如果DC控制块Bk是设置了目标标记的块，那么通过强制地将DC控制块Bk的第46位处的DC控制位设置为“1”，能够强制地设置DC控制块Bk和Bk+1之间的调制边界。在每两个位的处理中，第45位和第46位是“1”。因为数据位串D3本身没有发生变化，随后的调制边界出现在同一位置。
对于电路设计，在不适合强制地设置DC控制块Bk的第46位处的DC控制位为“1”的情况中，能够不将目标标记设置到DC控制块Bk-1的第46位处的DC控制位，并且仅在调制边界返回到DC控制块Bk中的同一位置时，才设置目标标记。
所以，当仅针对DC控制块Bk时，存在以下情况，即不论DC控制块Bk-1的第46位处的DC控制位如何，都不能够抑制DSV累加值的发散。在该情况中，该实施例的DSV控制方法考虑DC控制块Bk+1和随后块的DSV值来确定DC控制块Bk-1的第46位处的DC控制位。由于如此控制以致于当需要时，DC控制块Bk+1和随后块的调制边界出现在同一位置成为可能，所以DC控制块Bk+1和随后块的DSV值的极性根据DC控制块Bk-1的第46位处的DC控制位的变换而变化。从而能够抑制DSV累加值的整体发散。所以，该实施例对DC控制块Bk的DC控制位(即，DC控制块Bk-1的第46位的DC控制位)设置目标标记并且对随后详细描述的一直到DC控制块Bk的DSV信息进行存储。然后考虑多个DC控制块的DSV值，确定DC控制块Bk-1的第46位的DC控制位。
以下进一步详细描述该实施例的DSV控制。图7示意性地说明了用于计算根据该实施例的DSV的值的DC控制块。在图7中假设：例如DC控制块Bn中调制边界的位置不同，从而导致DSV的值发散，而与DC控制位的值无关。为了概括随后描述的公式，图7说明了DC控制块Bn，其作为一种具有其中发散不受DC控制位控制的区域的块，其与图6所示的DC控制块Bk-1、Bk和Bk+1原则上相同。
以下以图7的情况作为实例来检验DSV累加值。DSVaccum表示一直到DC控制块Bn-1的累加值。DSVsum表示当DC控制位例如是“0”时整个信道位串的DSV累加值。DSVinv表示当DC控制块Bn-1的第46位处的DC控制位被反转(例如是“1”)时的整个信道位串的DSV累加值。DSVt0表示当DC控制位例如是“0”时调制边界为不同的区域的DSV值。DSVt1表示当DC控制位例如是“1”时调制边界为不同的区域的DSV值。DSVsame表示调制边界为相同的区域的DSV值。图7示出了：
当DC控制位是“0”时，
DSVsum＝DSVaccum+DSVt0-DSVsame    (1)
当DC控制位是“1”时，
DSVinv＝DSVaccum+DSVt1+DSVsame    (2)
在上述公式(1)和(2)中，DSVsame项具有相同的绝对值并且其极性根据DC控制位而简单地变化。所以，DC控制位被反转时的DSV累加值DSVinv和DC控制位不被反转时的DSV累加值DSVsum具有以下公式表示的关系：
DSVinv＝DSVaccum+DSVt1+DSVaccum+DSVt0-DSVsum    (3)
诸如当DSVt0对应于为“1”的DC控制位时和DSVt1对应于为“0”的DC控制位时的其他条件也会影响(3)的关系。基于(3)的关系，该实施例执行根据以下描述的处理的DSV控制。图12示出了以下描述的处理的流程图。参考图12来描述该实施例的DSV控制处理。
步骤S1(默认值设置)
记录开始时的DSV的值被设置为“0”，并且通过对一直到被执行了DSV控制的第一DC控制块的DC控制位的数据进行调制而获得的DSV累加值被设置为DSV控制的DSV默认值。接下来具体描述物理簇。
步骤S2(重复设置)
在随后的DC控制块Bn中，重复执行步骤S3之后的操作。一个记录帧包括28个DC控制块B0至B27。在该实施例中，对31个记录帧重复步骤S3之后的操作。该31个记录帧对应于Blu-ray
Figure C20061010844600141
技术规范中的一个扇区，尽管没有在此详细描述该扇区。
步骤S3(DSV计算)
对于DC控制块Bn-1的DC控制位被设置为“0”和“1”的每一种情况，从DC控制块Bn-1的第45和第46位到DC控制块Bn的第44位累加DSV的值。
步骤S4(DC控制位确定(暂时设置))
该实施例的DSV控制暂时将具有较小绝对值的DSV累加值的DC控制块的两个定序符(sequencer)之一设置为DC控制块Bn-1的第46位处的DC控制位。然而，如果目标标记为ON并且DSV累加值的绝对值超过了一定参考值，那么能够选择具有较大绝对值的一个以作为DC控制位。当选择DC控制位时，基于选择的DC控制位的极性来执行以下步骤S3中的计算，而不管绝对值的选择。
步骤S5(目标标记参考)
在步骤S4之后，该实施例的处理涉及目标标记。如果目标标记是ON，那么该处理进行到步骤S6；否则，执行步骤S10的操作。
步骤S6(DSV收敛确定)
如果步骤S5发现设置有目标标记的DC控制位，那么该处理计算包括随后DC控制块在内的DSV累加值，并且确定DSV值是否收敛。具体地，通过使用上述公式(3)来计算DSVinv。如果该计算导致DSVsum或DSVinv小于一直到设置有目标标记的DC控制位的DSV累加值DSVtgt(DSVtgt＞DSVsum或DSVtgt＞DSVinv)，那么该处理确定DSV值收敛，并且进行到步骤S8。如果DSV值没有收敛，那么该处理进行到步骤S7。
步骤S7(缓冲器容量参考)
如果图5的延迟电路503中的缓冲器的容量处于其极限，那么确定DC控制位是必需的。所以，该处理在该步骤检测缓冲器容量。如果其处于其极限，那么该处理进行到步骤S8，否则返回到步骤S3。
步骤S8(DC控制位确定)
如果步骤S6确定DSV值收敛，那么该处理选择使DSV值收敛的DC控制位并且将其确定为DC控制位。此外，如果步骤S7确定缓冲器容量处于其极限，那么处理根据公式(3)计算当反转目标DC控制位时的DSVinv。如果是缓冲器极限，那么将减小了DSV绝对值的DC控制位确定为DC控制位。在确定DC控制位之后，如果由步骤S4暂时设置的DC控制位需要反转，那么该处理进行到步骤S9。如果由步骤S4暂时设置的DC控制位不需要反转，那么该处理返回到步骤S3。因为在该步骤中确定了DC控制位，所以目标标记被设置为OFF。
步骤S9(DC控制位反转)
在该步骤中反转目标DC控制位。该处理以步骤S6或S8中计算的DSV值来替换DSV累加值的值。其进一步对步骤S3中执行的DSV计算的极性进行反转并且返回到步骤S3。
步骤S10(目标标记设置或重复计算)
如果在步骤5中目标标记是OFF并且一直到DC控制块Bn-1的第44位的DSV累加值的绝对值小于或等于一直到DC控制块Bn的第44位的DSV累加值的绝对值，那么该处理将步骤S4中暂时设定的DC控制位确定为DC控制位并且返回到步骤S3。如果DSV值由于在步骤S4中暂时设置的DC控制位而发散，那么当在完成步骤S4的操作之后，调制边界相同，该处理将目标标记设置到DC控制块Bn-1的第46位处的DC控制位，将与公式(3)中计算DSVinv所需要的DSVsum不同的信息进行存储，并且返回到步骤S3。即使DSV值倾向于发散，当在完成步骤S4的操作时，调制边界不同，该处理返回到步骤S3而不设置目标标记。
这样，该实施例的处理对DSV累加值倾向发散的DC控制块设置目标标记。当设置目标标记时，对所述块以及几个随后的DC控制块执行DSV控制，并且确定被设置目标标记的DC控制块的DC控制位。这能够抑制DSV累加值的发散。
上述说明描述了没有在同一位置上强制地设置调制边界的处理流程。然而，例如，利用在同一位置强制地设置调制边界的流程，能够在步骤S3之后添加将DC控制块Bn的DC控制位强制地设置为“1”的步骤。
以下使用图像视图来描述本发明的操作。图8示意性地示出每一DC控制块的DSV值。尽管实际的DSV值连续地改变每一位，但是为了便于理解，图8的图示出了一直到由调制所获得的DC控制块的第44位的连续DSV累加值的变化。
假设：图8的左端表示某一点上的起始DSV累加值。根据上述的处理，计算一直到DC控制块B0的第44位的DSV值。在该实例中，假设：通过将刚好前一DC控制位设置为“0”或“1”，能够抑制DC控制块B0的发散。所以，选择任一个值以作为DC控制位，以便DSV累加值减少(参考图8中P1)。
假设：DSV值倾向于发散，而与随后DC控制块B1中的DC控制位无关(参考图8中的P2)。那么，此时，为DC控制块B1的DC控制位设置目标标记(对应于上述的步骤S10，参见图8)。图8指示该点的DSV累加值以作为便于理解的一个值。然而，因为单个DC控制块B2的DSV值对应于公式(3)中DSVt0或DSVt1的项，所以DSV值的增长步伐能够根据随后确定的DC控制位的值而变化。为了更容易理解，图8仅示出了：在DC控制位B1中出现值发散，而与DC控制位无关，并且为其设置目标标记。
在设置目标标记之后输入的DC控制块B2中，根据具有目标标记的DC控制位的值(“0”或“1”)来反转极性。暂时设置了与DC控制块相对应的DC控制位时的DSV值的变化通过图8中的虚线来表示。为DC控制块暂时设置DC控制位被反转时的DSV值中的变化通过图8中的实线来表示。例如，如果图5所示的DSV控制装置具有以下缓冲器，其能够存储对应于从目标标记(DC控制块B0的第46位)开始的三个DC控制块的输入数据，那么该缓冲器的容量在DC控制块B3处达到其极限。当缓冲器的容量达到其极限时，与设置有目标标记的DC控制块B1相对应的DC控制位被设置，所述DC控制位是DC控制块B0的第46位。根据公式(3)来执行DSV累加值的计算，从而确定DC控制位。
在图8所示的实例中，在对应于步骤S10的点P2处设置目标标记。在点P3，通过步骤S5来检测目标标记。因为当在步骤S6将具有目标标记的DC控制位设置为“0”或“1”时，绝对值不小于图8的点P1处的DSV累加值，所以该处理进行到步骤S7。由于缓冲器没有在点P3处达到其的极限，所以处理返回到S3以重复计算，同时保持暂时DC控制位。
由于在图8的P4点处，缓冲器容量达到其极限，所以处理进行到步骤S8以确定设置有目标标记的DC控制位。在该时刻，反转的暂时DC控制位的DSV累加值(参考图8中的实线)的绝对值小于基于图8的P4点处的暂时DC控制位的DSV累加值(参考图8中的虚线)的绝对值。所以，DC控制位被反转，并且在步骤S9中执行伴随反转的处理。然后该处理返回到步骤S3并且重复该处理。
在图8所示的图形中，反转的暂时DC控制位的DSV累加值(实线)小于使用达到缓冲器极限时的点处的暂时DC控制位的DSV累加值(虚线)。所以，该实施例的DSV控制装置反转DC控制位。因为DC控制块B3处于缓冲器的极限，所以此时去除目标标记。如果某点处的DSV值低于一直到具有目标标记的DC控制块的DSV值，那么在缓冲器的极限达到之前，很容易去除目标标记。
例如，如果图8中的点P3处的DSV累加值(绝对值)小于点P1处的DSV累加值(绝对值)，那么该处理从步骤S6进行到步骤S8以去除目标标记。
以上描述了该实施例的基本概况、处理以及操作。接下来，描述以下情况，即当目标标记是ON并且DSV累加值的绝对值超过了一定参考值时，选择具有较大绝对值的一个来作为DC控制位。
图9是示出了DC控制块与DSV值之间的关系的视图，其与图8所示的相似。DC控制块B0与图8的相同。
假设DSV累加值倾向发散，而与DC控制块B1中的DC控制位无关。此时，为DC控制块B1的DC控制位设置目标标记(对应于步骤S10；参见图9的P2)。
以下利用具体实例来给出详细的描述。一直到DC控制块B1的DSV绝对值(点P2处的DSV绝对值)被假设为15。
以下针对DC控制块B2和B3。例如，当用于DC控制块B2的DC控制位是“1”时，单个DC控制块B2的DSV值可以是-5，当用于DC控制块B2的DC控制位是“0”时，所述DSV值可以是+5。用于DC控制块B3的DC控制位是DC控制块B2的第46位。例如，当用于DC控制块B3的DC控制位(DC控制块B2的第46位)是“1”时，DSV值可以是+6，当用于DC控制块B3的DC控制位是“0”时，DSV值可以是-6。正常的DSV控制将选择“0”或“1”，并且如此控制以便DC控制块B2和B3的和的DSV值(绝对值)是1(参见图9中的P5)。然而，当为控制块B3设置DC控制位时，目标标记是ON。在所述情况中，能够为DC控制块设置目标标记从而增加DSVsame项的绝对值(参见图9中的P6)。
例如，当不执行用于增加绝对值的所述控制时，用于DC控制块B2的DC控制位被设置为“0”，并且当单个DC控制块B2的DSV值是+5时，为DC控制块B3设置-6的控制位。所以，完成一直到DC控制块B3的累加时，DSV累加值是16，并且减少DSV累加值的绝对值的效果小(图9的P5)。然而，如果DC控制块B3的DC控制位被如此选择以便DSVsame项的绝对值增加，也就是块B2的DSV值是+5并且块B3的DSV值是+6，用于两个DC控制块B2和B3的DSV值是11。之后，被设置有目标标记的DC控制位被确定，并且DSV累加值是4(＝15-11)。从而使得减小DSV累加值的绝对值的效果增加(参见图9中的P4)。这样，该实施例能够在步骤S4中设置DC控制位，以便DSV控制更有效，从而有效地防止了DSV累加值的发散。
考虑到先前的描述，下文中描述根据该实施例的用于产生DC控制位的DC控制位产生器的结构。图10是示出了根据该实施例的DC控制位产生器502的结构的框图。该实施例的DC控制位产生器502包括第一DSV计算器101、第二DSV计算器102、DSV计算结果存储器103、第二DSV累加值存储器104、第一DSV累加值存储器105、第一DSV累加值比较器106、第二DSV累加值比较器107、以及DC控制位确定输出部件108。
第一DSV计算器101和第二DSV计算器102执行对应于早先描述的步骤S3的计算。当DC控制位例如是“0”时，第一DSV计算器101对输入数据串进行DSV累加值计算。当DC控制位例如是“1”时，第二DSV计算器102计算DSV累加值。计算结果被提供到DSV计算结果存储器103和第一DSV累加值比较器106。第一和第二DSV计算器101和102基于为直到刚好前一DC控制块设置的极性来执行计算。所以，如果在此之前设置了目标标记，那么对具有基于暂时设置的DC控制位的极性的DC控制位执行计算。
第一DSV累加值比较器106主要对上述步骤S4和S5和S10执行比较。第一DSV累加值比较器106基于从第一DSV计算器101和第二DSV计算器102提供的计算结果以及先前的累加值来执行DC控制位的暂时设置、目标标记的设置等等。如果计算结果表示DSV累加值没有由于“0”或“1”的DC控制位而发散，那么第一DSV累加值比较器106选择具有较小绝对值的DSV累加值并且将DC控制位输出到DC控制位确定输出部件108。一直到DC控制块的DSV累加值被提供到第一DSV累加值存储器105。
如果第一DSV累加值比较器106确定无论DC控制位如何，都易于出现发散，那么将进行直到恰好在设置有目标标记的DC控制位之前的DSV累加值DSVtgt的存储操作。该DSV累加值DSVtgt从第一DSV累加值存储器105被提供到第二DSV累加值存储器104。
第二DSV累加值比较器107执行对应于公式(3)的计算，其对应于上述步骤S6和S8。第二DSV累加值比较器107包括缓冲器等等，用于存储设置了目标标记之后的区域的DSV值(例如DSVsame)，所述区域中的调制边界处于同一位置。基于DSV计算结果存储器103中存储的计算结果(例如，DSVt0，DSVt1)、第二DSV累加值存储器104提供的DSV累加值DSVtgt等等来执行对应于公式(3)的计算。
基于计算结果，第二DSV累加值比较器107确定设置有目标标记的DC控制块的DC控制位是否被反转。确定的DC控制位被提供到DC控制位确定输出部件108。在该点被固定的DSV累加值被提供到第一DSV累加值存储器105并且被存储在其中。
DC控制位确定输出部件108接收第一和第二DSV累加值比较器106和107的输出并且基于接收到的DC控制位确定最终的DC控制位(对应于步骤S8，S9和S10)。当目标标记被设置时，DC控制位确定输出部件108也可以存储暂时DC控制位或者可以例如反转第二DSV累加值比较器107的输出并且输出结果。
以下描述DC控制位产生器502的操作。图11示出了图10所示的模块的每一部件中的计算结果、存储数据等等的时序图。下面的操作基于较早已经描述的处理，并且可能包括冗余的描述。但是，为了较好的理解，通过参考具体值、每一部件中存储的值等等来简要给出描述。
在此假设直到图11中t0时刻的DSV累加值是-3。如果当DC控制位是“0”时从t0到t1时刻的DSV值是-17，当DC控制位是“1”时其是+17，那么DSV累加值倾向于发散(-20或14)，而与选择的DC控制位无关。所以，恰好在t0时刻之前为DC控制位设置目标标记(步骤S10)并且恰好在目标标记之前的DSV累加值DSVtgt(该情况中为-3)被存储到第二累加值存储器104中。同时，DSVt0和DSVt1(该情况为-17和17)被存储在DSV累加值存储器中。第一DSV累加值比较器106通过使用DC控制位“1”来计算下一DC控制块的DSV值以作为在步骤S4中暂时设置的暂时DC控制位(参考图11和第一DSV累加值比较器)，所述DC控制位“1”在t1时刻减少绝对值。假设当DC控制位是“0”时从t1到t2时刻的DSV值是21，并且当DC控制位是“1”时其是-21。
当根据公式(3)反转具有目标标记的DC控制位(其在t1时刻被设置为“1”)时，第二DSV累加值比较器107计算DSV累加值DSVinv(步骤S6)。在该情况下，由于公式(3)所示的DSVaccum是在设置目标标记之前的DSV累加值，并且使用第二DSV累加值存储器104中存储的DSVtgt的值-3。DSVt0和DSVt1所使用的值是DSV计算结果存储器103中存储的17和-17。DSVsum的值是基于暂时DC控制位而确定的DSV累加值，在该实施例中使用-7。
当将这些值代入到公式(3)并进行计算时，结果是：
DSVinv＝-3+17-3-17-(-7)＝1
具有目标标记的DC控制位的反转值(DSVinv)的绝对值小于DSVsum的值(参考图11中的t2时刻)，因此对具有目标标记的DC控制位进行反转(步骤S9)。该计算结果也被提供到第一DSV累加值存储器105，并且恰好在t2之前的第一DSV累加值存储器105中存储的DSV值也进行从-7重写为1(未示出)。结果，DC控制位确定输出部件108在图11的t3时刻输出DC控制位(虚线)的反转值(实线)。在图11中从t2到t3时刻期间，当DC控制位是“0”时DSV值是-13，当DC控制位是“1”时DSV值是13。在该情况中，由于恰好在t2时刻之前的DSV累加值是1，所以DSV值发散并且因此设置目标标记。此外，将DC控制位暂时设置为“0”(参考图11和第一DSV累加值比较器106的输出)。公式(3)中的DSVaccum是1，DSVt0和DSVt1分别是-13和13，DSVsum是0。所以，DSVinv是2，其是比DSVsum大的绝对值。因为在没有反转的情况下DSV值较小，所以DC控制位不被反转(参考图11中的t4时刻)。
对于当用于存储DSV累加值的缓冲器达到其极限时以及当缓冲器没有达到其极限时的每一情况，上述操作能够被概括为如下的条件：
当缓冲器的极限没有达到时：
如果DSVtgt＞DSVsum＞DSVinv，那么在反转之后设置目标标记为OFF，
如果DSVtgt＞DSVinv＞DSVsum，那么将目标标记设置为OFF而不进行反转，
当缓冲器的极限达到时：
如果DSVsum＞DSVinv，那么在反转之后设置目标标记为OFF，
如果DSVinv＞DSVsum，那么将目标标记设置为OFF而不进行反转。
该实施例使用DSV控制装置的DC位产生器的上述结构，从而能够有效地减少DSV累加值。此外，图10所示的结构仅需要主要对目标标记的DC控制位是“0”时和是“1”时的两个定序符执行比较。这样通过简单地增加用于存储数据的缓冲器的数量而能够进行适当的DSV控制，而没有显著地增加用于比较DSV值的序列器电路。
如先前所述那样，根据本发明的典型实施例的DSV控制方法和控制装置没有为每一DC控制块确定DC控制位，而是通过针对多个DC控制块的DSV的值来确定DC控制位，从而有效地防止了DSV发散。此外，由于能够任意地设置DC控制位以抑制被记录的信号的DC分量，所以能够获得正常的读取，而与所述值无关。
上述实施例主要描述了以下情况，即存在具有不同调制边界的DC控制块，并且值发散很可能出现，而与DC控制位的值无关。然而，根据本发明的范围，所述值倾向于发散的DC控制块具有以下结构，即能够基于随后多个DC控制块的DSV值被校正的结构。因此，细节部分的算法能够进行各种改变。
很明显，本发明不限于上述实施例，并且在不脱离本发明的范围和精神的情况下可以修改和改变。

Claims (9)

1.一种为每一DC控制块***DC控制位的DSV控制装置，包括：
DSV计算器，其用于当DC控制块的DC控制位分别是“0”和“1”时计算第一DSV累加值，并且输出第一DSV累加值作为第一计算结果与第二计算结果；
第一DSV累加值比较器，其用于比较DSV计算器的计算结果与DSV累加值存储器中存储的第一DSV累加值，并且根据比较结果向DC控制块的DC控制位设置目标标记，其中所述DSV累加值存储器存储DSV计算器的计算结果；
第二DSV累加值比较器，其用于计算与设置有目标标记的DC控制位相对应的DC控制块以及该DC控制块之后的多个DC控制块的多个第二DSV累加值，并且比较该多个第二DSV累加值；以及
DC控制位确定输出部件，其用于根据第一和第二DSV累加值比较器的输出来确定设置有目标标记的DC控制位的值。
2.根据权利要求1的DSV控制装置，其中
DC控制位确定输出部件确定DC控制位的值以便最小化DSV累加值的绝对值。
3.根据权利要求1的DSV控制装置，其中
第一DSV累加值比较器将DSV计算器输出的第一计算结果和第二计算结果与DSV累加值存储器中存储的第一DSV累加值进行比较，并且当第一计算结果和第二计算结果的绝对值大于DSV累加值存储器中存储的第一DSV累加值的绝对值时，设置目标标记。
4.根据权利要求1的DSV控制装置，其中
第二DSV累加值比较器比较基于DSV计算器输出的第一计算结果、第二计算结果的多个第二DSV累加值与DSV累加值存储器中存储的第三DSV累加值。
5.一种为每一DC控制块***DC控制位的DSV控制方法，包括：
通过累加DC控制块的DSV值来执行第一计算，其中当DC控制块的DC控制位分别是“0”和“1”时计算第一DSV累加值，并且输出第一DSV累加值作为第一计算结果与第二计算结果；
通过比较第一计算的计算结果与存储的第一DSV累加值来执行第一比较；
根据第一比较的结果，向任意DC控制块的DC控制位设置目标标记；
通过比较与设置有目标标记的DC控制位相对应的DC控制块以及该DC控制块之后的多个DC控制块的多个第二DSV累加值来执行第二比较；以及
根据第一和第二比较来确定设置有目标标记的DC控制位的值。
6.根据权利要求5的DSV控制方法，其中
设置有目标标记的控制块的DC控制位的确定确定了DC控制位的值以便最小化DSV累加值的绝对值。
7.根据权利要求5的DSV控制方法，其中
第一计算是一种根据DC控制位来获得第一计算结果和第二计算结果的计算。
8.根据权利要求7的DSV控制方法，其中
将第一计算的第一计算结果和第二计算结果与存储的第一DSV累加值进行比较，并且当第一计算结果和第二计算结果的绝对值大于存储的第一DSV累加值的绝对值时，设置目标标记。
9.根据权利要求7的DSV控制方法，其中
第二比较比较基于第一计算的第一计算结果、第二计算结果的多个第二DSV累加值与存储的第三DSV累加值。
CNB2006101084461A 2005-08-05 2006-08-04 Dsv控制装置和dsv控制方法 Expired - Fee Related CN100570729C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005228235 2005-08-05
JP2005228235A JP4601512B2 (ja) 2005-08-05 2005-08-05 Ｄｓｖ制御装置およびｄｓｖ制御方法

Publications (2)

Publication Number Publication Date
CN1909099A CN1909099A (zh) 2007-02-07
CN100570729C true CN100570729C (zh) 2009-12-16

Family

ID=37700166

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101084461A Expired - Fee Related CN100570729C (zh) 2005-08-05 2006-08-04 Dsv控制装置和dsv控制方法

Country Status (4)

Country Link
US (1) US7321320B2 (zh)
JP (1) JP4601512B2 (zh)
CN (1) CN100570729C (zh)
TW (1) TWI318398B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007519150A (ja) * 2004-01-19 2007-07-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ２次情報信号をチャネル・データ・ストリームに埋め込む方法
JP4768743B2 (ja) * 2004-10-20 2011-09-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 光ディスクの１次データビットストリームに２次信号を埋め込む装置及び方法
JP2008288674A (ja) * 2007-05-15 2008-11-27 Renesas Technology Corp 変調装置
KR101082650B1 (ko) * 2009-01-21 2011-11-14 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
JP2011091700A (ja) * 2009-10-23 2011-05-06 Sony Corp データ復調装置および方法、並びにプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3722180B2 (ja) * 1997-12-12 2005-11-30 ソニー株式会社 変調装置および方法、並びに記録媒体
JP3985173B2 (ja) 1998-05-29 2007-10-03 ソニー株式会社 変調装置および方法、復調装置および方法、並びにデータ格納媒体
JP4138227B2 (ja) * 2000-06-29 2008-08-27 富士通株式会社 データ記録方法およびデータ記録装置並びに光記録媒体
JP3692974B2 (ja) * 2001-07-02 2005-09-07 日本ビクター株式会社 符号化方法、符号化装置、記録媒体及びプログラム
JP4132804B2 (ja) 2001-12-11 2008-08-13 ソニー株式会社 変調装置および方法、記録媒体、並びにプログラム
JP4024711B2 (ja) * 2003-04-23 2007-12-19 シャープ株式会社 変調装置、変調方法
JP2006236447A (ja) * 2005-02-23 2006-09-07 Fujitsu Ltd Ｄｓｖ調整ビットの決定方法及びｄｓｖ調整ビットの決定装置
US7142135B1 (en) * 2005-09-06 2006-11-28 Media Tek Inc. Modulation methods and systems

Also Published As

Publication number Publication date
JP2007042250A (ja) 2007-02-15
CN1909099A (zh) 2007-02-07
TW200707418A (en) 2007-02-16
US20070030193A1 (en) 2007-02-08
US7321320B2 (en) 2008-01-22
TWI318398B (en) 2009-12-11
JP4601512B2 (ja) 2010-12-22

Similar Documents

Publication Publication Date Title
KR100263689B1 (ko) 변조방법, 변조장치 및 복조장치
CN100490483C (zh) 单个归并位直流压缩运行长度受限编码
JP3954778B2 (ja) 記録媒体、並びに記録媒体の製造方法及び装置
CN100570729C (zh) Dsv控制装置和dsv控制方法
RU2153200C2 (ru) Способ преобразования последовательности м-битовых информационных слов в модулированный сигнал, способ изготовления носителя записи, устройство кодирования, записывающее устройство, сигнал, носитель записи
CN101064514B (zh) 调制装置和调制方法
KR100947070B1 (ko) 변조장치 및 방법과 디지털 썸 벨류 제어비트 생성방법
AU775020B2 (en) Method of converting a stream of databits of a binary information signal into a stream of databits of constrained binary channel signal, device for encoding, signal comprising a stream of databits of a constrained binary channel signal, record carrier and device for decoding
CN100428633C (zh) 数字信号的调制方法及调制装置
JP3722180B2 (ja) 変調装置および方法、並びに記録媒体
EP0923077B1 (en) Method and device for VLC (d,k;m,n;r) coding
KR100954986B1 (ko) 변조 장치 및 방법
JP3664091B2 (ja) 変調方法、変調装置、復調方法、復調装置、情報記録媒体に記録する方法、情報伝送方法および情報伝送装置
JP3916055B2 (ja) 変調方法、変調装置、記録媒体、復調方法および復調装置
KR19980087313A (ko) 변조 장치와 방법, 및 전송 매체
JP4024711B2 (ja) 変調装置、変調方法
US7006020B2 (en) Encoding and decoding method of a record medium
US6985094B2 (en) Method for coding a data stream
JPH0877717A (ja) ディジタル変復調方法，その装置，記録媒体，その製造方法
JP2001216741A (ja) コード変調装置及び変調方法
JP3668982B2 (ja) データ復調装置
CN104347091A (zh) 信道比特字处理器、prml解码器和光信息记录再现装置
JP4059210B2 (ja) 情報記録媒体
JP2003018013A (ja) 符号化方法、符号化装置、記録媒体及びプログラム
JP2003060511A (ja) 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091216

Termination date: 20140804

EXPY Termination of patent right or utility model