JP4521458B2 - ラン長制限装置及びラン長制限方法 - Google Patents

ラン長制限装置及びラン長制限方法 Download PDF

Info

Publication number
JP4521458B2
JP4521458B2 JP2008316065A JP2008316065A JP4521458B2 JP 4521458 B2 JP4521458 B2 JP 4521458B2 JP 2008316065 A JP2008316065 A JP 2008316065A JP 2008316065 A JP2008316065 A JP 2008316065A JP 4521458 B2 JP4521458 B2 JP 4521458B2
Authority
JP
Japan
Prior art keywords
symbol
digital data
transition
specific symbol
bit position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008316065A
Other languages
English (en)
Other versions
JP2010140559A (ja
Inventor
賢治 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008316065A priority Critical patent/JP4521458B2/ja
Priority to US12/561,251 priority patent/US7920076B2/en
Publication of JP2010140559A publication Critical patent/JP2010140559A/ja
Application granted granted Critical
Publication of JP4521458B2 publication Critical patent/JP4521458B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145Conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

この発明は、情報記録媒体に記録するデジタルデータ列にラン長制限処理を施すためのラン長制限装置及びラン長制限方法に関する。
周知のように、例えばハードディスクや光ディスク等の情報記録媒体にデジタルデータ列を記録する際には、その記録すべきデジタルデータ列に“0”が連続することを防ぐためにラン長制限処理を施して記録している。ところで、現状におけるラン長制限処理手段のうち、符号化率の高いものは、演算量が多いことから回路規模が大きくなっている。
特許文献1には、mビットによるデータビットをmよりも大きなnビットのチャンネルビットに変換する符号変換装置であって、nビット候補データが複数存在する場合にその中で最善のデータを選択する際、最小反転間隔の連続制限のルールを満たす範囲内でDSV(digital sum variation)の絶対値を最小化することが開示されている。
特開2002−141804号公報
そこで、この発明は上記事情を考慮してなされたもので、情報記録媒体に記録するデジタルデータ列に対して、簡易な構成で容易に冗長ビット数を少なく抑えた高レートなラン長制限処理を施すことを可能としたラン長制限装置及びラン長制限方法を提供することを目的とする。
この発明に係るラン長制限装置は、入力デジタルデータのシンボル数よりもパターン数の多い複数のシンボルの中から、入力デジタルデータの各シンボルと一致せず、かつ、入力デジタルデータと排他的論理和演算したとき演算処理後のデジタルデータのトランジションの発生回数が最小となるパターンを有する特定シンボルで、入力デジタルデータの各シンボルについて、各シンボルのトランジションが多い傾向にあるビット位置に対応するビット位置で特定シンボルのトランジションがあり、各シンボルのトランジションが少ない傾向にあるビット位置に対応するビット位置で特定シンボルのトランジションが無いパターンを有する特定シンボルを検索する検索手段と、特定シンボルと入力デジタルデータとを排他的論理和演算する演算手段と、排他的論理和演算されたデジタルデータを特定シンボルとともに出力する出力手段とを備えるようにしたものである。
また、この発明に係るラン長制限方法は、入力デジタルデータのシンボル数よりもパターン数の多い複数のシンボルの中から、入力デジタルデータの各シンボルと一致せず、かつ、入力デジタルデータと排他的論理和演算したとき演算処理後のデジタルデータのトランジションの発生回数が最小となるパターンを有する特定シンボルで、入力デジタルデータの各シンボルについて、各シンボルのトランジションが多い傾向にあるビット位置に対応するビット位置で特定シンボルのトランジションがあり、各シンボルのトランジションが少ない傾向にあるビット位置に対応するビット位置で特定シンボルのトランジションが無いパターンを有する特定シンボルを検索する工程と、特定シンボルと入力デジタルデータとを排他的論理和演算する工程と、排他的論理和演算されたデジタルデータを特定シンボルとともに出力する工程とを有するようにしたものである。
上記した発明によれば、入力デジタルデータとその入力デジタルデータのシンボル数よりもパターン数の多い複数のシンボルの中から検索した、入力デジタルデータの各シンボルと一致せず、かつ、入力デジタルデータと排他的論理和演算したとき演算処理後のデジタルデータのトランジションの発生回数が最小となるパターンを有する特定シンボルで、入力デジタルデータの各シンボルについて、各シンボルのトランジションが多い傾向にあるビット位置に対応するビット位置で特定シンボルのトランジションがあり、各シンボルのトランジションが少ない傾向にあるビット位置に対応するビット位置で特定シンボルのトランジションが無いパターンを有する特定シンボルとを排他的論理和演算し、演算後のデジタルデータを特定シンボルとともに出力するようにしたので、情報記録媒体に記録するデジタルデータに対して、簡易な構成で容易に冗長ビット数を少なく抑えた高レートなラン長制限処理を施すことが可能となる。
以下、この発明の実施の形態について図面を参照して詳細に説明する。図1は、この実施の形態で説明する情報記録再生装置であるHDD(hard disk drive)11の概略を示している。このHDD11は、IC(integrated circuit)化された信号処理部12と、ハードディスク13を回転駆動させて、信号処理部12から供給されるデジタルデータ列をハードディスク13に書き込んだり、ハードディスク13からデジタルデータ列を読み出して信号処理部12に供給したりする駆動部14とを有する。
ここで、上記信号処理部12は、外部のホスト装置15との間で情報の授受を行なうためのホストI/F(interface)16を備えている。このホスト装置15としては、例えばPC(personal computer)等が想定される。そして、このホスト装置15は、例えば所定のアプリケーションソフトウエアを実行する際に、HDD11を利用して情報の書き込み及び読み出しを実行するとともに、最終的に得られた情報の保存先としてもHDD11を利用することができる。
この場合、ホスト装置15は、HDD11に対して情報の書き込みや情報の読み出しを要求するコマンドを発生している。これらのコマンドは、ホストI/F16を介して主制御部17に供給され解析される。この主制御部17は、CPU(central processing unit)を内蔵し、HDD11が実行する各種の動作を統括的に制御している。
例えば、上記ホスト装置15から書き込み要求コマンドが供給された場合、その書き込み要求コマンドは、ホストI/F16を介して主制御部17に供給され解析される。このため、主制御部17は、変調処理部18及び符号化処理部19をそれぞれ駆動するとともに、ディスクI/F20を介して上記駆動部14をハードディスク13に対する書き込み状態に制御する。
また、書き込むべきデジタルデータ列は、ホストI/F16を介して変調処理部18に供給される。この変調処理部18は、入力されたデジタルデータ列に対して、例えばランレングス符号化処理のような、このHDD11における記録再生系の要求に応じた形態のラン長制限処理(例えばゼロが一定長以上続かないようにする処理)を施している。
この変調処理部18でラン長制限処理の施されたデジタルデータ列は、符号化処理部19に供給される。この符号化処理部19は、入力されたデジタルデータ列に対して、例えばRS(read solomon)符号に基づいた誤り訂正符号であるECC(error correcting code)パリティを算出して付加する。
そして、符号化処理部19によりECCパリティの付加されたデジタルデータ列は、ディスクI/F20を介して駆動部14に供給されることによりハードディスク13に書き込まれ、ここに、ホスト装置15からの書き込み要求に基づいた、ハードディスク13へのデジタルデータ列の書き込み処理が実行される。
また、ホスト装置15から読み出し要求コマンドが供給された場合、その読み出し要求コマンドは、ホストI/F16を介して主制御部17に供給され解析される。このため、主制御部14は、復号化処理部21及び復調処理部22をそれぞれ駆動するとともに、ディスクI/F20を介して上記駆動部14をハードディスク13に対する読み出し状態に制御する。
そして、ハードディスク13から読み出されたデジタルデータ列(ECCパリティを含む)は、ディスクI/F20を介して復号化処理部21に供給される。この復号化処理部21は、入力されたデジタルデータ列に対してECCパリティに基づく誤り訂正処理を施している。
この復号化処理部21により誤り訂正処理が施されたデジタルデータ列は、復調処理部22に供給される。この復調処理部22は、入力されたデジタルデータ列に対して施されている例えばランレングス符号化処理のようなラン長制限処理を復調して、元のデジタルデータ列を復元している。
そして、復調処理部22により復調処理が施されたデジタルデータ列は、ホストI/F16を介してホスト装置15に出力され、ここに、ホスト装置15からの読み出し要求に基づいた、ハードディスク13からのデジタルデータ列の読み出し処理が実行されることになる。
ここで、上記した変調処理部18が行なうラン長制限処理の基本的な第1の手法について説明する。すなわち、変調処理部18に入力されるデジタルデータ列として、例えば512バイトのユーザデータを考える。この場合、入力されるデジタルデータ列は、1バイトが8ビットであるから4096ビットとなり、10ビットを1シンボルとすると、図2に示すように、410シンボルとなる。
この10ビットのシンボルが取り得るパターンは、210=1024通りであるから、変調処理部18では、1024種類のパターンの中から、入力される410個のシンボルのいずれとも一致しないパターンを有する特定シンボルPを検索する。そして、変調処理部18では、入力された410個の各シンボルそれぞれに対して、検索した特定シンボルPを排他的論理和演算し、その演算結果を特定シンボルPとともに出力する。
すなわち、入力される410個のシンボルのいずれとも一致しないパターンを有する特定シンボルPを用いて、入力される410個の各シンボルそれぞれに対して排他的論理和演算を行なうことにより、演算後の410個の各シンボルには、それぞれ最低でも1個の“1”が必ず含まれることになる。
この場合、最も“0”が連続するのは、図2に示すように、連続する2つのシンボルのうち、最初のシンボルの先頭ビットのみが“1”となり、次のシンボルの最終のビットのみが“1”となった場合であって、“0”の連続数が18個となる。すなわち、このラン長制限処理の基本的な手法によれば、1シンボルのビット数をnとすると、ラン長を最大でも2n−2に制限することができる。
このように、入力された各シンボルのいずれとも一致しないパターンを有する特定シンボルPを検索し、その検索された特定シンボルPを用いて、入力された各シンボルそれぞれに対して排他的論理和演算を行なうことにより、“0”の連続数が最大で18個に抑えられたラン長制限処理を、簡易な構成で容易に施すことが可能となる。また、出力ビット数は、入力された4096ビットに10ビットのシンボルPを加算した4106ビットであり、符号化率も4096/4106=0.99756と非常に高レートで、実用に適するものとなる。
図3は、上記変調処理部18の一例を示している。すなわち、この変調処理部18は、上記主制御部17とのデータの授受が可能であり、主制御部17からの制御に基づいて、変調処理部18の行なう各種の動作を統括的に制御するためのコントローラ18aを備えている。
また、この変調処理部18は、ホスト装置15からハードディスク13に書き込むべく供給されたデジタルデータ列を入力するデータ入力部18b、このデータ入力部18bに入力されたデジタルデータ列にラン長制限処理を施すラン長制限処理部18c、このラン長制限処理部18cでラン長制限処理されたデジタルデータ列を符号化処理部19に出力するデータ出力部18d等を備えている。
そして、上記ラン長制限処理部18cには、特定シンボルPを検索するためのシンボルP検索部18c1、各種の演算処理や判定処理等を行なうための演算処理部18c2等が備えられている。
図4は、上記した変調処理部18におけるラン長制限処理の基本的な第1の手法の処理動作をまとめたフローチャートを示している。この処理動作は、ホストI/F16に410個のシンボルでなる書き込むべきデジタルデータ列が蓄積されたことにより開始(ステップS1)される。
すると、コントローラ18aは、ステップS2で、データ入力部18bにホストI/F16から1シンボル(10ビット)のデータを入力させ、ステップS3で、シンボルP検索部18c1により、特定シンボルPを検索するために予め用意された候補リスト(10ビットのデータが取り得る1024通りのパターンを備える)の中から、入力されたシンボルと一致するパターンを有するシンボルを除外させる。なお、この候補リストには、最低でも、[全データビット数(4096)/(1シンボルのビット数)n]個(割り切れない場合は切り上げ)のシンボルが必要となる。
そして、コントローラ18aは、ステップS4で、410個の全シンボルに対してデータ入力が終了したか否かを判別し、終了していないと判断された場合(NO)、ステップS2の処理に戻される。
また、上記ステップS4で410個の全シンボルに対してデータ入力が終了したと判断された場合(YES)、コントローラ18aは、ステップS5で、シンボルP検索部18c1により、候補リストの中で除外されずに残った複数のシンボルの中から1つのシンボルを選択させ、その選択したシンボルを特定シンボルPとして出力させる。
その後、コントローラ18aは、ステップS6で、再びデータ入力部18bによりホストI/F16から1シンボルのデータを入力させ、ステップS7で、演算処理部18c2により、入力されたシンボルと選択された特定シンボルPとを排他的論理和演算する。
そして、コントローラ18aは、ステップS8で、410個の全シンボルに対してデータ入力が終了したか否かを判別し、終了していないと判断された場合(NO)、ステップS6の処理に戻される。
また、上記ステップS8で410個の全シンボルに対してデータ入力が終了したと判断された場合(YES)、コントローラ18aは、データ出力部18dにより、排他的論理和演算された各シンボルを特定シンボルPとともに符号化処理部19に出力させて、処理を終了(ステップS9)する。
ここで、上記したラン長制限処理の基本的な第1の手法では、入力される410個の各シンボルのいずれとも一致しないパターンを有する特定シンボルPを検索し、その検索された特定シンボルPを用いて、入力された各シンボルそれぞれに対して排他的論理和演算を行なうことにより、ラン長を制限するようにしている。
一方、上記したハードディスク13のような磁気記録媒体では、書き込むデジタルデータ列にトランジションが少ない、つまり、“0”→“1”または“1”→“0”のように論理値の反転する回数が少ない方が、デジタルデータ列の書き込みや読み出しを行なう際に誤りが発生する確率が低くなることが知られている。
そこで、この実施の形態では、候補リストの中で入力されたシンボルと一致せずに残った複数のシンボルから特定シンボルPを検索する場合に、排他的論理和演算処理後のデジタルデータ列に対して、トランジションが最小となるような特定シンボルPを検索することにより、上記したラン長制限効果を得るとともに、ラン長制限処理後のデジタルデータ列に対するトランジションの最小化を図るようにしている。
以下、候補リストの中から、ラン長制限処理後のデジタルデータ列のトランジションが最小となるような特定シンボルPを検索する手法について説明する。まず、入力された410個のシンボルのそれぞれに対して、各ビット位置でのトランジションの発生の有無を判定する。
この判定としては、例えば、各シンボルをそのMSB(most significant bit)からLSB(least significant bit)の順にハードディスク13に記録するものと仮定すると、1つのシンボルについて所定のビットの論理値が、そのビットのMSB側に隣接するビットの論理値と等しければ、その所定のビットに対してトランジション無しと判定している。また、1つのシンボルについて所定のビットの論理値が、そのビットのMSB側に隣接するビットの論理値と異なっていれば、その所定のビットに対してトランジション有りと判定している。
この場合、410個のシンボルの先頭に位置するシンボルの先頭のビット(MSB)については、予め設定された論理値(例えば“0”)と論理値を比較することにより、トランジションの有無を判定している。また、先頭シンボル以外の各シンボルの先頭に位置するビット(MSB)については、そのシンボルの直前のシンボルの最終のビット(LSB)と論理値を比較することにより、トランジションの有無を判定している。
上記のようにして、入力された410個のシンボルのそれぞれに対して、各ビット位置でのトランジションの有無が判定されると、全てのシンボルについて同じビット位置における判定結果を総合することにより、各ビット位置それぞれにおいてトランジションが多いか少ないかの傾向を評価する。
次に、候補リストの中から入力されたシンボルと一致せずに残った全てのシンボルを選択し、その選択された各シンボルそれぞれに対して、上記と同様にして、各ビット位置でのトランジションの発生の有無を判定する。この場合、シンボルの先頭に位置するビット(MSB)については、そのシンボルの最終のビット(LSB)と論理値を比較することにより、トランジションの有無を判定している。
その後、候補リストから選択された各シンボルそれぞれについて、入力された410個のシンボルから得られた各ビット位置におけるトランジション評価結果と、同じビット位置におけるトランジションの判定結果とをそれぞれ照合する。そして、候補リストから選択された各シンボルの中で、トランジション評価結果がトランジションの多いことを示しているビット位置に対応するビット位置のトランジジョン判定結果がトランジジョン有りを示し、トランジション評価結果がトランジションの少ないことを示しているビット位置に対応するビット位置のトランジジョン判定結果がトランジジョン無しを示している状態が最も多いシンボルを、ラン長制限処理後のデジタルデータ列のトランジションを最小とする特定シンボルPとして選定する。
上記した特定シンボルPの検索手法について具体的に説明する。すなわち、上記変調処理部18に入力されるデジタルデータ列として、図5に示すように、それぞれが10ビットで構成される410個のシンボルを想定する。この場合、410個のシンボルのうち、先頭シンボルである第1シンボルが“0110111101”で、それに続く第2シンボルが“0100000010”で、それに続く第3シンボルが“0010011011”であるとして具体例の説明を行ない、それ以外のシンボルについては第1乃至第3シンボルと同様に処理されるものとする。
まず、第1乃至第3シンボルそれぞれに対して、各ビット位置でのトランジションの発生の有無を判定する。第1シンボルの先頭ビット(MSB)については、その直前の論理値が“0”であるとする。実際のハードディスク13では、データセクタの先頭に特定のパターンを配置することがあり、その場合は、その特定パターンの最終ビット(LSB)が“0”になっているものとする。
すると、第1シンボルの先頭ビット(MSB)については、その論理値“0”が直前の論理値“0”と等しいため、トランジション無しと判定される。そして、トランジション無しと判定されたビット位置については、+1の評価が与えられる。一方、第1シンボルの先頭ビット(MSB)の次のビットについては、その論理値“1”が直前(MSB側)のビット(先頭ビット)の論理値“0”と異なるため、トランジション有りと判定される。そして、トランジション有りと判定されたビット位置については、−1の評価が与えられる。
以下、第1乃至第3シンボルを構成する各ビットに対して、その論理値が直前のビットの論理値と等しい場合+1の評価を与え、異なる場合−1の評価を与える。すると、第1シンボルについては、その先頭ビット(MSB)から最終ビット(LSB)に向けて、+1,−1,+1,−1,−1,+1,+1,+1,−1,−1なる評価が与えられ、第2シンボルについては、その先頭ビット(MSB)から最終ビット(LSB)に向けて、−1,−1,−1,+1,+1,+1,+1,+1,−1,−1なる評価が与えられ、第3シンボルについては、その先頭ビット(MSB)から最終ビット(LSB)に向けて、+1,+1,−1,−1,+1,−1,+1,−1,−1,+1なる評価が与えられる。第3シンボルに続く図示しない第4シンボル以降のシンボルについても、同様に各ビット位置に対して評価が与えられる。
上記のように、入力された410個のシンボルのそれぞれに対して、各ビット位置でのトランジションの有無が判定されると、図6に示すように、全てのシンボルについて同じビット位置における評価結果を加算して、各ビット位置それぞれに対する総合評価を算出する。
図6に示す例では、先頭ビット(MSB)から最終ビット(LSB)に向けて、トランジジョンの総合評価が、+10,−5,+13,−1,+6,+20,−10,−5,+2,+15となっている。そして、この総合評価においては、正(+)の数値が大きいビット位置ほどトランジジョンが少ない傾向にあることを示し、負(−)の数値が大きいビット位置ほどトランジジョンが多い傾向にあることを示している。
ここで、入力される410個のシンボルとそれぞれ排他的論理和演算される特定シンボルPについて考えると、入力されるシンボルのうちトランジジョンが多く発生する傾向にあるビット位置に対しては、特定シンボルPとしても、そのビット位置にトランジションが発生している方が有利である。例えば、入力シンボルが“01”となっている部分に対しては、“10”または“01”で排他的論理和演算を行なうと、演算結果はそれぞれ“11”または“00”となりトランジションが発生しなくなる。
また、入力されるシンボルのうちトランジジョンが少ない傾向にあるビット位置に対しては、特定シンボルPとしても、そのビット位置にトランジションが発生していない方が有利である。例えば、入力シンボルが“00”となっている部分に対しては、“00”または“11”で排他的論理和演算を行なうと、演算結果はそれぞれ“00”または“11”となりトランジションが発生しなくなる。
このような観点から、入力された410個のシンボルから得られた各ビット位置でのトランジジョンの傾向に基づいて、候補リストの中で入力されたシンボルと一致せずに残った複数のシンボルのうちから、ラン長制限処理後のデジタルデータ列のトランジションを最小とする特定シンボルPを選定する手法について説明する。
すなわち、図7(a)に示すように、入力された410個のシンボルから各ビット位置におけるトランジションの総合評価が算出されると、次に、図7(b)に示すように、候補リストの中から、入力された410個のシンボルと一致せずに残った複数のシンボルの1つを選択し、その選択されたシンボルに対して、上記と同様にして、各ビット位置でのトランジションの発生の有無を判定する。この場合、シンボルの先頭に位置するビット(MSB)については、そのシンボルの最終のビット(LSB)と論理値を比較することにより、トランジションの有無を判定している。
今、選択されたシンボルが“0101101100”であるとすると、シンボルの先頭ビット(MSB)については、その論理値“0”が最終のビット(LSB)の論理値“0”と等しいため、トランジション無しと判定される。そして、トランジション無しと判定されたビット位置については、+の評価が与えられる。一方、シンボルの先頭ビット(MSB)の次のビットについては、その論理値“1”が直前(MSB側)のビット(先頭ビット)の論理値“0”と異なるため、トランジション有りと判定される。そして、トランジション有りと判定されたビット位置については、−の評価が与えられる。これにより、選択されたシンボルについては、その先頭ビット(MSB)から最終ビット(LSB)に向けて、+,−,−,−,+,−,−,+,−,+なる評価が与えられる。
その後、410個のシンボルから算出された各ビット位置におけるトランジションの総合評価結果と、候補リストから選択されたシンボルの同じビット位置におけるトランジションの判定結果とをそれぞれ照合する。
この場合、候補リストから選択されたシンボルの中で、トランジジョン判定結果が+であるビット位置に対応するトランジション総合評価結果が+である場合、または、トランジジョン判定結果が−であるビット位置に対応するトランジション総合評価結果が−である場合には、図7(c)に示すように、そのビット位置のトランジション総合評価結果の符号を+にする。図7(c)に示す例では、MSB、MSBから2番目のビット、MSBから4番目のビット、MSBから5番目のビット、MSBから7番目のビット、LSBが相当する。
また、候補リストから選択されたシンボルの中で、トランジジョン判定結果が+であるビット位置に対応するトランジション総合評価結果が−である場合、または、トランジジョン判定結果が−であるビット位置に対応するトランジション総合評価結果が+である場合には、図7(c)に示すように、そのビット位置のトランジション総合評価結果の符号を−にする。図7(c)に示す例では、MSBから3番目のビット、MSBから6番目のビット、MSBから8目のビット、MSBから9番目のビットが相当する。
そして、候補リストから選択されたシンボルのトランジジョン判定結果に基づいて、符号が書き替えられた10ビット分のトランジション総合評価結果を加算して、特定シンボルPを検索するための判定値とする。図7(c)に示す例では、先頭ビット(MSB)から最終ビット(LSB)に向けて、トランジション総合評価結果が+10,+5,−13,+1,+6,−20,+10,−5,−2,+15で、判定値が+7となっている。
以下、候補リストの中から、入力された410個のシンボルと一致せずに残った全てのシンボルに対して、それぞれ、上記と同様に各ビット位置でのトランジジョン判定を行なって、判定値の算出が行なわれる。そして、一番大きい判定値が得られたシンボルが、候補リストの中から入力シンボルと一致せずに残った全てのシンボルの中で、入力シンボルのうちトランジジョンが多く発生する傾向にあるビット位置に対応するビット位置にトランジションが発生しており、入力シンボルのうちトランジジョンが少ない傾向にあるビット位置に対応するビット位置にトランジションが発生していない傾向の最も高い特定シンボルP、つまり、ラン長制限処理後のデジタルデータ列のトランジションを最小とする特定シンボルPとして選定される。
図8は、候補リストの中の入力シンボルと一致せずに残った全てのシンボルから特定シンボルPを検索する処理動作をまとめたフローチャートを示している。この処理動作は、ホストI/F16に410個のシンボルでなる書き込むべきデジタルデータ列が蓄積されたことにより開始(ステップS10)される。
すると、コントローラ18aは、ステップS11で、データ入力部18bにホストI/F16から1シンボル(10ビット)のデータを入力させ、ステップS12で、シンボルP検索部18c1により、入力シンボルについて各ビット位置でのトランジションの有無を判定させ、トランジジョンの無いビット位置に+1、トランジジョンの有るビット位置に−1の評価を与える。そして、シンボルP検索部18c1は、ステップS13で、入力シンボルの各ビット位置に与えられた評価結果を、ビット位置毎に累積加算する。
その後、コントローラ18aは、ステップS14で、シンボルP検索部18c1により、特定シンボルPを検索するために予め用意された候補リスト(10ビットのデータが取り得る1024通りのパターンを備える)の中から、入力されたシンボルと一致するパターンを有するシンボルを除外させる。
そして、コントローラ18aは、ステップS15で、410個の全シンボルに対してデータ入力が終了したか否かを判別し、終了していないと判断された場合(NO)、ステップS11の処理に戻され、次の1シンボルのデータ入力が行なわれる。
また、上記ステップS15で410個の全シンボルに対してデータ入力が終了したと判断された場合(YES)、コントローラ18aは、ステップS16で、シンボルP検索部18c1により、候補リストの中で除外されずに残った複数のシンボルから1つのシンボルを選択させ、ステップS17で、その選択したシンボルに対して各ビット位置でのトランジションの有無を判定させ、トランジジョンの無いビット位置に+、トランジジョンの有るビット位置に−の評価を与える。
その後、コントローラ18aは、ステップS18で、シンボルP検索部18c1により、候補リストから選択したシンボルの各ビット位置の評価結果に基づいて、入力された全シンボルから得たビット位置毎の評価結果の累積加算値の正負を書き替え、各ビット位置における累積加算値を加算することにより、その選択したシンボルに対する判定値を算出して記録する。
そして、コントローラ18aは、ステップS19で、シンボルP検索部18c1により、候補リストの中で除外されずに残った全てのシンボルに対して判定値の算出が終了したか否かを判別させ、終了していないと判断された場合(NO)、ステップS16の処理に戻され、候補リストから次のシンボルの選択が行なわれる。
また、上記ステップS19で候補リストに残った全シンボルについて判定値の算出が終了したと判断された場合(YES)、コントローラ18aは、ステップS20で、シンボルP検索部18c1により、候補リストに残った全シンボルについて算出した判定値の中で、最も大きいものを選択し、その選択された判定値に対応するシンボルを、入力シンボルと排他的論理和演算を行なうための特定シンボルPとして選定し、処理を終了(ステップS21)する。
ここで、図9は、入力シンボルについて各ビット位置でのトランジションの有無を判定し、トランジジョンの無いビット位置に+1、トランジジョンの有るビット位置に−1の評価を与え、入力シンボルの各ビット位置に与えられた評価結果を、ビット位置毎に累積加算する処理、つまり、図8におけるステップS11〜S13の処理に対応するアルゴリズムの一例を示している。
また、図10は、候補リストに残った全シンボルについて判定値を算出し、算出した判定値の中で最も大きいものに対応するシンボルを特定シンボルPとして選定する処理、つまり、図8におけるステップS16〜S20の処理に対応するアルゴリズムの一例を示している。
次に、上記した変調処理部18が行なうラン長制限処理の基本的な第2の手法について説明する。この第2の手法では、ラン長を最大でも2n−1ビットに制限し、かつ、“0”と“1”との発生頻度を第1の例よりもバランスさせるようにしたものである。
すなわち、この第2の手法においても、変調処理部18に入力されるデジタルデータ列として、例えば512バイトのユーザデータを考えた場合、そのデジタルデータ列は、1バイトが8ビットであるから4096ビットとなり、10ビットを1シンボルとすると、図11に示すように、410シンボルとなる。
そして、10ビットのシンボルが取り得るパターンは、210=1024通りであるから、変調処理部18では、1024個のパターンのうち、入力された410シンボルのいずれとも一致せず、かつ、入力された410シンボルを反転したいずれとも一致しないパターンを有する10ビットの特定シンボルPを検索する。
また、変調処理部18では、図11に示すように、410シンボルを均等に複数(図示の場合は5つ)のブロックに分割している。この場合、1つのブロックは、82シンボルとなる。そして、各ブロックの境界部分(4箇所)には、それぞれ1ビットの反転情報ビットが介挿されるようになっている。
ここで、変調処理部18では、先頭の第1ブロックを除く第2乃至第5ブロックにおいて、それぞれ、82個の各シンボルと特定シンボルPとを排他的論理和演算した結果と、82個の各シンボルを反転させたものと特定シンボルPとを排他的論理和演算した結果とのうち、“0”と“1”との発生頻度がバランスしている方を選択して出力している。
そして、82個の各シンボルと特定シンボルPとを排他的論理和演算した結果を出力したブロックに対しては、その先頭の反転情報ビットを“0”とし、82個の各シンボルを反転させたものと特定シンボルPとを排他的論理和演算した結果を出力したブロックに対しては、その先頭の反転情報ビットを“1”としている。
すなわち、この第2の手法では、入力された410シンボルのいずれとも一致せず、かつ、入力された410シンボルを反転したいずれとも一致しないパターンを有する10ビットの特定シンボルPを検索し、各ブロックにおいて、そのブロックを構成する各シンボルと特定シンボルPとを排他的論理和演算した結果と、そのブロックを構成する各シンボルを反転させたものと特定シンボルPとを排他的論理和演算した結果とのうち、“0”と“1”との発生頻度がバランスしている方を選択して出力するようにしている。
これにより、第1の手法よりも、“0”と“1”との発生頻度がバランスしたラン長制限処理を、簡易な構成で容易に施すことが可能となる。また、出力ビット数は、入力された4096ビットに10ビットの特定シンボルPと4ビットの反転情報ビットとを加算した4110ビットであり、符号化率も4096/4110=0.99659と非常に高レートで、実用に適するものとなる。
この第2の手法の場合、最も“0”が連続するのは、連続する2つのブロックのうち、最初のブロックの最後のシンボルの先頭ビットのみが“1”となり、次のブロックの先頭のシンボルの最後のビットのみが“1”となり、かつ、両ブロックの間に介挿された反転情報ビットが“0”の場合で、“0”の連続数が19個となる。すなわち、1シンボルのビット数をnとすると、ラン長を最大でも2n−1に制限することができる。
なお、この第2の手法において、特定シンボルPとして、入力された410シンボルのいずれとも一致せず、かつ、入力された410シンボルを反転したいずれとも一致しないものを選択しているのは、各シンボルを反転させたものと特定シンボルPとを排他的論理和演算した場合に、その演算結果が全て“0”になってしまうことを防ぐためである。また、上記した第2の手法において、反転情報ビットの挿入数及び挿入位置は、適宜設定し得るものとする。
図12乃至図14は、上記した変調処理部18におけるラン長制限処理の基本的な第2の手法の処理動作をまとめたフローチャートを示している。この処理動作も、上記ホストI/F16に410シンボルの書き込むべきデジタルデータ列が蓄積されたことにより開始(ステップS22)される。
すると、コントローラ18aは、ステップS23で、データ入力部18bにホストI/F16から1シンボル(10ビット)のデータを入力させ、ステップS24で、シンボルP検索部18c1により、特定シンボルPを検索するために予め用意された候補リスト(10ビットのデータが取り得る1024通りのパターンを備える)の中から、入力されたシンボルと一致するパターンを有するシンボルと、入力されたシンボルを反転させたものと一致するパターンを有するシンボルとを除外させる。
そして、コントローラ18aは、ステップS25で、410シンボルのデータ入力が終了したか否かを判別し、終了していないと判断された場合(NO)、ステップS23の処理に戻される。
また、上記ステップS25で410シンボルのデータ入力が終了したと判断された場合(YES)、コントローラ18aは、ステップS26で、シンボルP検索部18c1により、候補リストの中で除外されずに残った複数のシンボルの中から1つのシンボルを選択させ、その選択したシンボルを特定シンボルPとして出力させる。
そして、このステップS26では、1つのブロック内における“1”の数と“0”の数との差BKSUMを0とし、ブロック番号BLOCKを0とし、410シンボル全てにおける“1”の数と“0”の数との差TOTALSUMを0に初期化する。
その後、コントローラ18aは、ステップS27で、再びデータ入力部18bによりホストI/F16から1シンボルのデータを入力させ、演算処理部18c2により、入力されたシンボルと選択された特定シンボルPとを排他的論理和演算させるとともに、排他的論理和演算後のBKSUMを求め、現在のBKSUMに加算する。
そして、コントローラ18aは、ステップS28で、410シンボルのデータ入力が終了したか否かを判別し、終了していないと判断された場合(NO)、ステップS29で、1ブロック分のシンボルのデータ入力が終了したか否かを判別し、終了していないと判断された場合(NO)、ステップS27の処理に戻される。
また、上記ステップS29で1ブロック分のシンボルのデータ入力が終了したと判断された場合(YES)、コントローラ18aは、ステップS30で、ブロック番号BLOCKをインクリメントし、ステップS31で、ブロック番号BLOCKが2以上であるか否かを判別する。
そして、ブロック番号BLOCKが2以上でない(この場合、ブロック番号BLOCKは1、つまり、図11の第1ブロック)と判断された場合(NO)、コントローラ18aは、ステップS32で、1番目のブロックについてステップS27で排他的論理和演算した結果をそのまま出力させて、ステップS27の処理に戻される。これにより、第1ブロックについては、その各シンボルと特定シンボルPとをそれぞれ排他的論理和演算した結果が出力される。
また、上記ステップS31でブロック番号BLOCKが2以上である(つまり、図11の第2ブロック以降)と判断された場合(YES)、コントローラ18aは、ステップS33で、(TOTALSUM+BKSUM)の絶対値が(TOTALSUM−BKSUM−1)の絶対値よりも大きいか否かを判別する。これは、第1ブロックから、各シンボルと特定シンボルPとの排他的論理和演算が終了した現在のブロックまでにおいて、“0”の数の方が“1”の数より多いか否かを示している。
そして、“1”の数の方が多いと判断された場合(NO)、コントローラ18aは、ステップS34で、BLOCK−1番目のブロックについて、ステップS27で排他的論理和演算した結果をそのまま出力させるとともに、そのブロックの先頭の反転情報ビットを“0”とする。
その後、コントローラ18aは、ステップS35で、BLOCK−1番目のブロックのBKSUMに1を加算した値を現在のTOTALSUMから減算し、BKSUMを0にして、ステップS27の処理に戻される。
また、上記ステップS33で“0”の数の方が多いと判断された場合(YES)、コントローラ18aは、ステップS36で、BLOCK−1番目のブロックについて、ステップS27で排他的論理和演算した結果を反転させて出力(この出力は、前述したシンボルを反転させたものと特定シンボルPとの排他的論理和演算の結果と同じ)させるとともに、そのブロックの先頭の反転情報ビットを“1”とする。
その後、コントローラ18aは、ステップS37で、BLOCK−1番目のブロックのBKSUMを現在のTOTALSUMに加算し、BKSUMを0にして、ステップS27の処理に戻される。
ここで、上記したステップS28で410シンボルのデータ入力が終了したと判断された場合(YES)、コントローラ18aは、ステップS38で、(TOTALSUM+BKSUM)の絶対値が(TOTALSUM−BKSUM−1)の絶対値よりも大きいか否かを判別する。これは、第1ブロックから、各シンボルと特定シンボルPとの排他的論理和演算が終了した最終ブロックまでにおいて、“0”の数の方が“1”の数より多いか否かを示している。
そして、“1”の数の方が多いと判断された場合(NO)、コントローラ18aは、ステップS27で、BLOCK−1番目のブロック(最終ブロック)について、ステップS27で排他的論理和演算した結果をそのまま出力させるとともに、そのブロックの先頭の反転情報ビットを“0”として、処理を終了(ステップS41)する。
また、上記ステップS38で“0”の数の方が多いと判断された場合(YES)、コントローラ18aは、ステップS40で、BLOCK−1番目のブロック(最終ブロック)について、ステップS27で排他的論理和演算した結果を反転させて出力(この出力は、前述したシンボルを反転させたものと特定シンボルPとの排他的論理和演算の結果と同じ)させるとともに、そのブロックの先頭の反転情報ビットを“1”として、処理を終了(ステップS41)する。
図12乃至図14に示した第2の手法の処理動作において、ステップS24におけるシンボルPの候補リストは、予め半分に絞ることができる。これは、入力パターンに一致するシンボル、及びその反転パターンに一致するシンボルを除外することから、例えば“0011010110”が入力されたときに、同時に“1100101001”も除外されるため、最上位ビットが“0”となる512個の集合と、最上位ビットが“1”となる512ビットの集合との中から1つずつが除外されると考えることができるからである。
すなわち、最上位ビットが“0”の集合のみを候補とし、入力データの最上位ビットが“1”の場合はその反転パターンを除外するようにすれば良い。このようにすることにより、パターンPは、9ビット分の情報があればよいことがわかる(最上位ビットは“0”に固定しておくことができる)。このようにすれば、ステップS26においてシンボルPを出力する際も、最上位ビットは出力しなくてすみ、出力ビット数を1ビット削減することができる。
また、特定シンボルPの候補リストにおいて、全ビットが“1”や“0”のように記録に適さないパターンを、特定シンボルPが1つ以上存在することを保証できる範囲で、予め候補から除去しておくことも可能である。
ここで、上記したラン長制限処理の基本的な第2の手法では、入力される410個の各シンボルのいずれとも一致せず、かつ、入力される410個の各シンボルを反転させたものとも一致しないパターンを有する特定シンボルPを検索し、その検索された特定シンボルPを用いて、入力された各シンボルそれぞれに対して排他的論理和演算を行なうことにより、ラン長制限とともに、“0”と“1”との発生頻度を第1の手法よりもバランスさせるようにしている。
そこで、候補リストの中で、入力されたシンボルと一致せず、かつ、入力されたシンボルを反転させたものとも一致せずに残った複数のシンボルから特定シンボルPを検索する場合に、排他的論理和演算処理後のデジタルデータ列に対して、トランジションが最小となるような特定シンボルPを検索することにより、上記したラン長制限や“0”と“1”との発生頻度をバランスさせる効果を得るとともに、ラン長制限処理後のデジタルデータ列に対するトランジションの最小化を図ることができる。
この場合、候補リストの中で、入力されたシンボルと一致せず、かつ、入力されたシンボルを反転させたものとも一致せずに残った複数のシンボルから、排他的論理和演算処理後のデジタルデータ列のトランジションが最小となる特定シンボルPを検索する手法は、先に、図5乃至図8を用いて説明した手法と同様である。
図15は、候補リストの中で、入力シンボル及びそれを反転させたものと一致せずに残った全てのシンボルから、排他的論理和演算処理後のデジタルデータ列のトランジションを最小とするような特定シンボルPを検索する処理動作をまとめたフローチャートを示している。
図15において、図8と同一ステップには同一符号を付して説明すると、ステップS13の後、ステップS42で、シンボルP検索部18c1により、特定シンボルPを検索するために予め用意された候補リスト(10ビットのデータが取り得る1024通りのパターンを備える)の中から、入力されたシンボル及びそれを反転させたシンボルと一致するパターンを有するシンボルを除外させて、ステップS15の処理に移行させている。
なお、この発明は上記した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を種々変形して具体化することができる。また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係る構成要素を適宜組み合わせても良いものである。
この発明の実施の形態を示すもので、HDDの概略を説明するために示すブロック構成図。 同実施の形態におけるHDDの変調処理部が行なうラン長制限処理の基本的な第1の手法を説明するために示す図。 同実施の形態におけるHDDの変調処理部の一例を説明するために示すブロック構成図。 同実施の形態におけるラン長制限処理の基本的な第1の手法の処理動作を説明するために示すフローチャート。 同実施の形態におけるラン長制限処理に用いられる特定シンボルの検索手法の一部を説明するために示す図。 同実施の形態におけるラン長制限処理に用いられる特定シンボルの検索手法の他の部分を説明するために示す図。 同実施の形態におけるラン長制限処理に用いられる特定シンボルの検索手法の残部を説明するために示す図。 同実施の形態におけるラン長制限処理に用いられる特定シンボルを検索する処理動作を説明するために示すフローチャート。 同実施の形態におけるラン長制限処理に用いられる特定シンボルの検索アルゴリズムの一部を説明するために示す図。 同実施の形態におけるラン長制限処理に用いられる特定シンボルの検索アルゴリズムの残部を説明するために示す図。 同実施の形態におけるHDDの変調処理部が行なうラン長制限処理の基本的な第2の手法を説明するために示す図。 同実施の形態におけるラン長制限処理の基本的な第2の手法の処理動作の一部を説明するために示すフローチャート。 同実施の形態におけるラン長制限処理の基本的な第2の手法の処理動作の他の部分を説明するために示すフローチャート。 同実施の形態におけるラン長制限処理の基本的な第2の手法の処理動作の残部を説明するために示すフローチャート。 同実施の形態におけるラン長制限処理に用いられる特定シンボルを検索する処理動作の他の例を説明するために示すフローチャート。
符号の説明
11…HDD、12…信号処理部、13…ハードディスク、14…駆動部、15…ホスト装置、16…ホストI/F、17…主制御部、18…変調処理部、18a…コントローラ、18b…データ入力部、18c…ラン長制限処理部、18c1…シンボルP検索部、18c2…演算処理部、18d…データ出力部、19…符号化処理部、20…ディスクI/F、21…復号化処理部、22…復調処理部。

Claims (11)

  1. 入力デジタルデータのシンボル数よりもパターン数の多い複数のシンボルの中から、前記入力デジタルデータの各シンボルと一致せず、かつ、前記入力デジタルデータと排他的論理和演算したとき演算処理後のデジタルデータのトランジションの発生回数が最小となるパターンを有する特定シンボルで、前記入力デジタルデータの各シンボルについて、各シンボルのトランジションが多い傾向にあるビット位置に対応するビット位置で特定シンボルのトランジションがあり、各シンボルのトランジションが少ない傾向にあるビット位置に対応するビット位置で特定シンボルのトランジションが無いパターンを有する特定シンボルを検索する検索手段と、
    前記特定シンボルと前記入力デジタルデータとを排他的論理和演算する演算手段と、
    前記排他的論理和演算されたデジタルデータを前記特定シンボルとともに出力する出力手段とを具備することを特徴とするラン長制限装置。
  2. 前記特定シンボルは、前記入力デジタルデータの各シンボルと同じビット数を有することを特徴とする請求項1記載のラン長制限装置。
  3. 前記検索手段は、前記入力デジタルデータの各シンボルと一致せず、前記入力デジタルデータの各シンボルを反転させたものとも一致しない複数のシンボルの中から、前記特定シンボルを検索することを特徴とする請求項1記載のラン長制限装置。
  4. 前記出力手段は、前記検索手段で検索された特定シンボルを出力する際に、予め定められた位置のビットを出力しないことを特徴とする請求項3記載のラン長制限装置。
  5. 前記出力手段は、前記排他的論理和演算されたデジタルデータを、それぞれが複数のシンボルを含む複数のブロックに分割し、その分割されたそれぞれのブロック毎に“0”と“1”との発生頻度がバランスするように、前記排他的論理和演算されたデジタルデータと、前記排他的論理和演算されたデジタルデータを反転させたデジタルデータとを選択的に出力することを特徴とする請求項1記載のラン長制限装置。
  6. 前記出力手段は、前記ブロック毎に、前記排他的論理和演算されたデジタルデータを出力したか、前記排他的論理和演算されたデジタルデータを反転させたデジタルデータを出力したかを示す反転情報ビットを付加して出力することを特徴とする請求項記載のラン長制限装置。
  7. 入力デジタルデータのシンボル数よりもパターン数が多く、前記入力デジタルデータの各シンボルと一致しないとともに、前記入力デジタルデータの各シンボルを反転させたものとも一致せず、かつ、特定の1ビットが“0”または“1”に固定された複数のシンボルの中から、前記入力デジタルデータと排他的論理和演算したとき演算処理後のデジタルデータのトランジションの発生回数が最小となるパターンを有する特定シンボルで、前記入力デジタルデータの各シンボルについて、各シンボルのトランジションが多い傾向にあるビット位置に対応するビット位置で特定シンボルのトランジションがあり、各シンボルのトランジションが少ない傾向にあるビット位置に対応するビット位置で特定シンボルのトランジションが無いパターンを有する特定シンボルを検索する検索手段と、
    前記特定シンボルと前記入力デジタルデータとを排他的論理和演算する演算手段と、
    前記排他的論理和演算されたデジタルデータを前記特定の1ビットを除いた前記特定シンボルとともに出力する出力手段とを具備することを特徴とするラン長制限装置。
  8. 入力デジタルデータのシンボル数よりもパターン数の多い複数のシンボルの中から、前記入力デジタルデータの各シンボルと一致せず、かつ、前記入力デジタルデータと排他的論理和演算したとき演算処理後のデジタルデータのトランジションの発生回数が最小となるパターンを有する特定シンボルで、前記入力デジタルデータの各シンボルについて、各シンボルのトランジションが多い傾向にあるビット位置に対応するビット位置で特定シンボルのトランジションがあり、各シンボルのトランジションが少ない傾向にあるビット位置に対応するビット位置で特定シンボルのトランジションが無いパターンを有する特定シンボルを検索する検索手段と、
    前記特定シンボルと前記入力デジタルデータとを排他的論理和演算する演算手段と、
    前記排他的論理和演算されたデジタルデータを前記特定シンボルとともに出力する出力手段と、
    情報記録媒体と、
    前記出力されたデジタルデータを前記情報記録媒体に記録する記録手段とを具備することを特徴とする情報記録装置。
  9. 前記情報記録媒体は、磁気記録媒体であることを特徴とする請求項8記載の情報記録装置。
  10. ホスト装置と、
    前記ホスト装置から書き込み要求を受けたとき、当該ホスト装置から供給される入力デジタルデータのシンボル数よりもパターン数の多い複数のシンボルの中から、前記入力デジタルデータの各シンボルと一致せず、かつ、前記入力デジタルデータと排他的論理和演算したとき演算処理後のデジタルデータのトランジションの発生回数が最小となるパターンを有する特定シンボルで、前記入力デジタルデータの各シンボルについて、各シンボルのトランジションが多い傾向にあるビット位置に対応するビット位置で特定シンボルのトランジションがあり、各シンボルのトランジションが少ない傾向にあるビット位置に対応するビット位置で特定シンボルのトランジションが無いパターンを有する特定シンボルを検索する検索手段と、
    前記特定シンボルと前記入力デジタルデータとを排他的論理和演算する演算手段と、
    前記排他的論理和演算されたデジタルデータを前記特定シンボルとともに出力する出力手段と、
    情報記録媒体と、
    前記出力されたデジタルデータを前記情報記録媒体に記録する記録手段とを具備することを特徴とする情報記録装置。
  11. 入力デジタルデータのシンボル数よりもパターン数の多い複数のシンボルの中から、前記入力デジタルデータの各シンボルと一致せず、かつ、前記入力デジタルデータと排他的論理和演算したとき演算処理後のデジタルデータのトランジションの発生回数が最小となるパターンを有する特定シンボルで、前記入力デジタルデータの各シンボルについて、各シンボルのトランジションが多い傾向にあるビット位置に対応するビット位置で特定シンボルのトランジションがあり、各シンボルのトランジションが少ない傾向にあるビット位置に対応するビット位置で特定シンボルのトランジションが無いパターンを有する特定シンボルを検索する工程と、
    前記特定シンボルと前記入力デジタルデータとを排他的論理和演算する工程と、
    前記排他的論理和演算されたデジタルデータを前記特定シンボルとともに出力する工程とを有することを特徴とするラン長制限方法。
JP2008316065A 2008-12-11 2008-12-11 ラン長制限装置及びラン長制限方法 Expired - Fee Related JP4521458B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008316065A JP4521458B2 (ja) 2008-12-11 2008-12-11 ラン長制限装置及びラン長制限方法
US12/561,251 US7920076B2 (en) 2008-12-11 2009-09-16 Run length limiter and run length limiting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008316065A JP4521458B2 (ja) 2008-12-11 2008-12-11 ラン長制限装置及びラン長制限方法

Publications (2)

Publication Number Publication Date
JP2010140559A JP2010140559A (ja) 2010-06-24
JP4521458B2 true JP4521458B2 (ja) 2010-08-11

Family

ID=42239839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008316065A Expired - Fee Related JP4521458B2 (ja) 2008-12-11 2008-12-11 ラン長制限装置及びラン長制限方法

Country Status (2)

Country Link
US (1) US7920076B2 (ja)
JP (1) JP4521458B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112134644B (zh) * 2019-06-25 2022-07-15 比亚迪股份有限公司 编码方法、装置及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244824A (ja) * 2000-03-01 2001-09-07 Hitachi Ltd ビタビ復号器およびこれを用いるデータ記録再生装置
JP2002141804A (ja) * 2000-10-31 2002-05-17 Nec Corp 記録符号の符号変換装置
JP2008004195A (ja) * 2006-06-23 2008-01-10 Toshiba Corp ラン長制限装置及びラン長制限方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627694A (en) * 1992-02-19 1997-05-06 Mitsubishi Denki Kabushiki Kaisha Recording/reproducing apparatus for recording and reproducing multiple kinds of digital signals having different data amounts per unit time
JP3240341B2 (ja) * 1993-07-06 2001-12-17 三菱電機株式会社 情報変換方法及び記録再生装置
ES2159040T4 (es) * 1995-09-01 2006-05-16 Koninklijke Philips Electronics N.V. Metodo de conversion de una serie de palabras de informacion de m bits en una señal modulada, metodo para la fabricacion de un soporte de grabacion, dispositivo de codificacion, dispositivo, dispositivo de grabacion, señal, asi como un soporte de grabacion.
JPH10340543A (ja) 1997-04-08 1998-12-22 Sony Corp エンコード装置、デコード装置、エンコード方法、及びデコード方法
US6445313B2 (en) * 2000-02-07 2002-09-03 Lg Electronics Inc. Data modulating/demodulating method and apparatus for optical recording medium
JP3709818B2 (ja) * 2000-10-31 2005-10-26 日本ビクター株式会社 符号化テーブル及びそれを用いた変調装置、伝送装置並びに記録媒体
JP4059253B2 (ja) 2001-01-12 2008-03-12 日本ビクター株式会社 変調方法、変調装置および情報記録媒体
JP3664091B2 (ja) * 2001-01-12 2005-06-22 日本ビクター株式会社 変調方法、変調装置、復調方法、復調装置、情報記録媒体に記録する方法、情報伝送方法および情報伝送装置
JP2002271205A (ja) * 2001-03-09 2002-09-20 Victor Co Of Japan Ltd 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置
TW594700B (en) * 2002-06-07 2004-06-21 Mediatek Inc Method for performing DSV protection on EFM/EFM+ encoding system and its device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244824A (ja) * 2000-03-01 2001-09-07 Hitachi Ltd ビタビ復号器およびこれを用いるデータ記録再生装置
JP2002141804A (ja) * 2000-10-31 2002-05-17 Nec Corp 記録符号の符号変換装置
JP2008004195A (ja) * 2006-06-23 2008-01-10 Toshiba Corp ラン長制限装置及びラン長制限方法

Also Published As

Publication number Publication date
US20100149003A1 (en) 2010-06-17
US7920076B2 (en) 2011-04-05
JP2010140559A (ja) 2010-06-24

Similar Documents

Publication Publication Date Title
JP2005078687A (ja) 変調装置及び変調方法並びに復調装置及び復調方法
JP4705461B2 (ja) 符号器および復号器
US7861136B2 (en) Error correcting apparatus and error correcting method
US7804919B2 (en) Run length limiting apparatus and run length limiting method
US20070198904A1 (en) Error correction processing apparatus and error correction processing method
JP4521458B2 (ja) ラン長制限装置及びラン長制限方法
US6542452B1 (en) Method and system for computing digital sum variation of a stream of channel-bit symbols
JP3664091B2 (ja) 変調方法、変調装置、復調方法、復調装置、情報記録媒体に記録する方法、情報伝送方法および情報伝送装置
JP2004227761A (ja) ソフト復調方法及びソフト復調装置
JP2007042250A (ja) Dsv制御装置およびdsv制御方法
JP4663093B2 (ja) パリティ検査行列を発生するための装置、パリティ検査行列を発生する方法、およびパリティ検査行列を発生するためのコンピュータプログラムを記録するコンピュータ可読記録媒体
US7138931B2 (en) Recording and reproducing apparatus
US20190304489A1 (en) Increasing storage areal density using predictive data locations
JP2007242066A (ja) Mtr符号化方法、mtr復号方法、mtr符号器、mtr復号器及び磁気記録装置
JP4916728B2 (ja) 符号化装置、信号処理装置、および記憶システム
US20030123173A1 (en) Method and apparatus for encoding data to guarantee isolated transitions in a magnetic recording system
JP3903990B2 (ja) 情報記録媒体
JPWO2013021588A1 (ja) 復号装置及び復号方法
JP3692974B2 (ja) 符号化方法、符号化装置、記録媒体及びプログラム
JP4059253B2 (ja) 変調方法、変調装置および情報記録媒体
JP4059252B2 (ja) 変復調方法、及び変復調装置
JP4059254B2 (ja) 復調方法及び復調装置
JP2006236447A (ja) Dsv調整ビットの決定方法及びdsv調整ビットの決定装置
JP3903989B2 (ja) 変調方法、復調方法
CN100395842C (zh) Dvd设备的编码装置及其方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100524

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140528

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees