JP4573697B2 - スイッチングレギュレータ及びこれを備えた電子機器 - Google Patents

Description

本発明は、同期整流型のスイッチングレギュレータ（チョッパ型レギュレータ）及びこれを備えた電子機器に関するものである。

従来より、熱損失が少なく、かつ、入出力較差が大きい場合に比較的効率が良い安定化電源手段の一つとして、出力トランジスタのオン／オフ制御（デューティ制御）によってエネルギ貯蔵素子（コンデンサやインダクタなど）を駆動することで、入力電圧から所望の出力電圧を生成するスイッチングレギュレータが広く用いられている。

なお、高い変換効率が要求されるスイッチングレギュレータについては、整流素子のオン抵抗を極力低減すべく、整流素子として同期整流トランジスタを用い、これを出力トランジスタに対して相補的にオン／オフ制御する構成が採用されていた。

ただし、上記した同期整流型のスイッチングレギュレータでは、負荷変動に依らない一律的なスイッチング制御を行うと、その軽負荷時に電力損失が大きくなる、という課題があった。このような電力損失の増大は、負荷が軽くなるとインダクタに蓄積されるエネルギ量が減少して、同期整流トランジスタのオン期間（同期整流トランジスタをオンすべき期間、すなわち蓄積エネルギの放出期間）よりも短期間にその蓄積エネルギを放出し切ってしまい、以後、同期整流トランジスタのオン期間が満了するまでの間、出力端から逆方向電流が流れるために生じるものである。

そこで、上記課題を解決する手段として、従来より、出力トランジスタと同期整流トランジスタとの中間接続ノードから電圧入力端子に向かって流れる逆方向電流を検出する逆流検出回路を設け、同期整流トランジスタのオン期間に逆流が検出されたときには、少なくとも次に同期整流トランジスタをオンすべき期間が到来しても、当該同期整流トランジスタをオンさせないようにした同期整流型スイッチングレギュレータが開示・提案されている（例えば、特許文献１を参照）。

また、本願発明に関するその他の従来技術としては、出力トランジスタ及び同期整流トランジスタのオン抵抗を利用して各オン時に負荷電流を検出し、その検出結果に基づいて軽負荷と判断される場合に同期整流トランジスタをオフする電源回路や、出力トランジスタのオン直後のソース・ドレイン間電位差から負荷電流を検出し、その検出結果に基づいてＰＷＭ［Pulse Width Modulation］制御とＰＦＭ［Pulse Frequency Modulation］制御を切り換える電圧変換回路が開示・提案されている（例えば、特許文献２、３を参照）。
特開２００２−２８１７４３号公報 特開平１１−１４６６３７号公報 特許第３５１１１９５号明細書

確かに、上記従来のスイッチングレギュレータであれば、軽負荷時の逆方向電流を抑えて、電力損失を低減することが可能である。

しかしながら、特許文献１に開示された従来技術は、あくまで、同期整流トランジスタのオン期間に逆方向電流が検出されたとき、次に到来する同期整流トランジスタのオン期間をキャンセルしてインダクタへのエネルギ蓄積を優先的に行うことで、以後の逆流発生を回避する技術であり、同期整流トランジスタのオン期間に逆方向電流が検出されたときに、その逆方向電流を遮断する技術ではなかった。

また、特許文献１〜３に開示されたいずれの従来技術も、逆流検出手段として、逆方向電流に応じた参照電圧と所定の基準電圧とを比較するコンパレータを用いる構成とされており、回路規模の増大や信号遅延（逆流遮断の遅延）が招かれていた。また、回路規模の大きいコンパレータは、その集積化に際して、素子サイズの大きい出力トランジスタや同期整流トランジスタの近傍に配置しにくいため、逆方向電流とは無関係なノイズの影響を受け易く、劣悪なノイズ環境下での使用時（例えば携帯電話端末への搭載時）には、逆流検出精度が低下するおそれがあった。

本発明は、上記の問題点に鑑み、回路規模の増大や逆流遮断の遅延を招くことなく、高精度に逆流電流の検出並びに遮断を行い、もって軽負荷時の電力損失を低減することが可能なスイッチングレギュレータ及びこれを備えた電子機器を提供することを目的とする。

上記目的を達すべく、本発明に係るスイッチングレギュレータは、出力トランジスタ及び同期整流トランジスタの相補的なスイッチング制御によってエネルギ貯蔵素子の一端を駆動することで、入力電圧から所望の出力電圧を生成するスイッチングレギュレータであって、前記同期整流トランジスタの両端電圧がゲート・ソース間に印加される逆流検出トランジスタと；前記同期整流トランジスタのオン期間中に前記逆流検出トランジスタが逆方向電流の検出を示す開閉状態となったとき、そのオン期間の満了を待つことなく前記同期整流トランジスタをオフさせる手段と；を有して成る構成（第１の構成）としている。

昇圧型を例示すると、本発明に係るスイッチングレギュレータは、インダクタを介して入力電圧が印加される入力端子と；負荷への出力電圧が引き出される出力端子と；ドレインが前記入力端子に接続され、ソースが接地端に接続されたＮチャネル電界効果型の出力トランジスタと；ドレインが前記入力端子に接続され、ソースが前記出力端子に接続されたＰチャネル電界効果型の同期整流トランジスタと；前記出力電圧に応じて変動する帰還電圧と所定の目標設定電圧との差分を増幅して誤差電圧を生成する誤差増幅器と；ランプ波形或いは三角波形のスロープ電圧を生成する発振器と；前記誤差電圧と前記スロープ電圧を比較してＰＷＭ信号を生成するＰＷＭコンパレータと；データ入力端が電源ラインに接続されたＤフリップフロップと；ゲートが前記入力端子に接続され、ソースが前記出力端子に接続され、ドレインが前記Ｄフリップフロップのクロック入力端に接続されたＰチャネル電界効果型の逆流検出トランジスタと；前記Ｄフリップフロップのクロック入力端と接地端との間に接続された抵抗と；入力端が前記ＰＷＭコンパレータの出力端に接続され、出力端が前記Ｄフリップフロップのリセット入力端に接続された第１インバータと；入力端が第１インバータの出力端に接続され、出力端が前記出力トランジスタのゲートに接続された第２インバータと；一入力端が前記Ｄフリップフロップの出力端に接続され、他入力端が第２インバータの出力端に接続され、出力端が前記同期整流トランジスタのゲートに接続された論理和回路と；を有して成る構成（第２の構成）にするとよい。

このような構成とすることにより、単一のトランジスタ素子を用いて逆方向電流の発生有無を検出することができるので、回路規模増大や逆流遮断遅延を招くことなく、高精度に逆流電流の検出並びに遮断を行い、軽負荷時の電力損失を低減することが可能となる。

なお、上記の第１または第２の構成から成るスイッチングレギュレータにおいて、前記逆流検出トランジスタは、前記同期整流トランジスタに隣接して集積配置されている構成（第３の構成）にするとよい。このような構成とすることにより、逆流検出に際して無関係なノイズの影響を受けにくくなるので、ノイズ環境下でも安定した逆流検出を行うことが可能となる。

また、本発明に係る電子機器は、装置電源であるバッテリと、前記バッテリの出力変換手段と、を有して成る電子機器であって、前記出力変換手段として、上記第１〜第３いずれかの構成から成るスイッチングレギュレータを備えて成る構成（第４の構成）としている。このような構成とすることにより、バッテリの浪費を抑えて、その動作可能時間を延ばすことが可能となる。

上記したように、本発明に係るスイッチングレギュレータであれば、回路規模の増大を招くことなく、高精度に軽負荷時の電力損失を低減することが可能となり、延いては、これを備えた電子機器の消費電力低減を図ることが可能となる。

以下では、携帯電話端末に搭載され、バッテリの出力電圧を変換して端末各部（例えばＴＦＴ［Thin Film Transistor］液晶パネル）の駆動電圧を生成するＤＣ／ＤＣコンバータに本発明を適用した場合を例に挙げて説明を行う。

図１は、本発明に係る携帯電話端末の一実施形態を示すブロック図（特に、ＴＦＴ液晶パネルへの電源系部分）である。本図に示すように、本実施形態の携帯電話端末は、装置電源であるバッテリ１０と、バッテリ１０の出力変換手段であるＤＣ／ＤＣコンバータ２０と、携帯電話端末の表示手段であるＴＦＴ液晶パネル３０と、を有して成る。なお、本図には明示されていないが、本実施形態の携帯電話端末は、上記構成要素のほか、その本質機能（通信機能など）を実現する手段として、送受信回路部、スピーカ部、マイク部、表示部、操作部、メモリ部など、を当然に有して成る。

ＤＣ／ＤＣコンバータ２０は、バッテリ１０から印加される入力電圧Ｖｉｎから一定の出力電圧Ｖｏｕｔを生成し、該出力電圧ＶｏｕｔをＴＦＴ液晶パネル３０に供給する。

図２は、ＤＣ／ＤＣコンバータ２０の一構成例を示す回路図（一部にブロックを含む）である。本図の通り、本実施形態のＤＣ／ＤＣコンバータ２０は、スイッチング電源ＩＣ２１のほか、外付けのインダクタＬｅｘ、平滑コンデンサＣｅｘ、及び、抵抗Ｒｅｘ１〜Ｒｅｘ２を有して成る昇圧型スイッチングレギュレータである。

スイッチング電源ＩＣ２１は、回路ブロック的に見ると、スイッチ駆動回路２１１と、出力帰還回路２１２と、を有するほか、外部との電気的な接続手段として、外部端子Ｔ１〜Ｔ３を有して成る。なお、スイッチング電源ＩＣ２１には、上記した回路ブロックのほか、その他の保護回路ブロック（低入力誤動作防止回路や熱保護回路など）を適宜組み込んでも構わない。

スイッチ駆動回路２１１は、Ｎチャネル電界効果トランジスタＮ１と、Ｐチャネル電界効果トランジスタＰ１と、スイッチング制御部ＣＴＲＬと、を有して成る。スイッチング制御部ＣＴＲＬは、Ｐチャネル電界効果トランジスタＰ２と、インバータＩＮＶ１〜ＩＮＶ２と、ＤフリップフロップＦＦと、論理和回路ＯＲと、抵抗Ｒ１と、を有して成る。

出力帰還回路２１２は、誤差増幅器ＥＲＲと、直流電圧源Ｅ１と、発振器ＯＳＣと、コンパレータＣＭＰと、を有して成る。

トランジスタＮ１のドレインは、外部端子Ｔ１（入力端子）に接続されている。トランジスタＮ１のソースは接地されている。

トランジスタＰ１のドレインは、外部端子Ｔ１に接続されている。トランジスタＰ１のソースは、外部端子Ｔ２（出力端子）に接続されている。

誤差増幅器ＥＲＲの反転入力端（−）は、外部端子Ｔ３（出力帰還端子）に接続されている。誤差増幅器ＥＲＲの非反転入力端（＋）は、直流電圧源Ｅ１の正極端に接続されている。直流電圧源Ｅ１の負極端は、接地されている。コンパレータＣＭＰの非反転入力端（＋）は、誤差増幅器ＥＲＲの出力端に接続されている。コンパレータＣＭＰの反転入力端（−）は、発振器ＯＳＣの出力端に接続されている。

スイッチング制御部ＣＴＲＬにおいて、トランジスタＰ２のドレインは、抵抗Ｒ１を介して接地される一方、フリップフロップＦＦのクロック入力端にも接続されている。トランジスタＰ２のソースは外部端子Ｔ２に接続されている。トランジスタＰ２のゲートは、外部端子Ｔ１に接続されている。インバータＩＮＶ１の入力端は、スイッチング制御部ＣＴＲＬのＰＷＭ信号入力端として、コンパレータＣＭＰの出力端に接続されている。インバータＩＮＶ１の出力端は、フリップフロップＦＦのリセット入力端に接続される一方、インバータＩＮＶ２の入力端にも接続されている。インバータＩＮＶ２の出力端は、スイッチング制御部ＣＴＲＬの第１制御信号出力端として、トランジスタＮ１のゲートに接続される一方、論理和回路ＯＲの一入力端にも接続されている。フリップフロップＦＦのデータ入力端は、電源ラインに接続されている。フリップフロップＦＦの出力端は、論理和回路ＯＲの他入力端に接続されている。論理和回路ＯＲの出力端は、スイッチング制御部ＣＴＲＬの第２制御信号出力端として、トランジスタＰ１のゲートに接続されている。

外部端子Ｔ１は、スイッチング電源ＩＣ２１の外部において、インダクタＬｅｘを介して、バッテリ１０から与えられる入力電圧Ｖｉｎの印加端に接続されている。外部端子Ｔ２は、平滑コンデンサＣｅｘを介して接地される一方、抵抗Ｒｅｘ１、Ｒｅｘ２を介しても接地されている。また、外部端子Ｔ２は、出力電圧Ｖｏｕｔの引出端（負荷であるＴＦＴ液晶パネル３０の電源入力端）にも接続されている。外部端子Ｔ３は、抵抗Ｒｅｘ１と抵抗Ｒｅｘ２との接続ノードに接続されている。

まず、上記構成から成るスイッチング電源ＩＣ２１の基本動作（直流／直流変換動作）について説明する。

スイッチ駆動回路２１１において、トランジスタＮ１は、スイッチング制御部ＣＴＲＬによってスイッチング制御される出力トランジスタであり、トランジスタＰ１は、同じくスイッチング制御部ＣＴＲＬによってスイッチング制御される同期整流トランジスタである。スイッチング制御部ＣＴＲＬは、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを得るに際し、トランジスタＮ１、Ｐ１を相補的にスイッチング制御する手段である。

なお、本明細書中で用いている「相補的」という文言は、トランジスタＮ１、Ｐ１のオン／オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタＮ１、Ｐ１のオン／オフ遷移タイミングに所定の遅延を与えている場合をも含むものとする。

トランジスタＮ１がオン状態にされると、インダクタＬｅｘにはトランジスタＮ１を介して接地端に向けたスイッチ電流Ｉｓｗが流れ、その電気エネルギが蓄えられる。なお、トランジスタＮ１のオン期間において、すでに平滑コンデンサＣｅｘに電荷が蓄積されていた場合、負荷（本図には示していないＴＦＴ液晶パネル３０）には、平滑コンデンサＣｅｘからの電流が流れることになる。また、このとき、同期整流素子であるトランジスタＰ１は、トランジスタＮ１のオン状態に対して相補的にオフ状態とされるため、平滑コンデンサＣｅｘからトランジスタＮ１に向けて電流が流れ込むことはない。

一方、トランジスタＮ１がオフ状態にされると、インダクタＬｅｘに生じた逆起電圧によって、そこに蓄積されていた電気エネルギが放出される。このとき、トランジスタＰ１は、トランジスタＮ１のオフ状態に対して相補的にオン状態とされるため、外部端子Ｔ１からトランジスタＰ１を介して流れる電流Ｉｐは、負荷であるＴＦＴ液晶パネル３０に流れ込むとともに、平滑コンデンサＣｅｘを介して接地端にも流れ込み、該平滑コンデンサＣｅｘを充電することになる。上記の動作が繰り返されることで、負荷であるＴＦＴ液晶パネル３０には、平滑コンデンサＣｅｘにより平滑された直流出力が供給される。

このように、本実施形態のスイッチング電源ＩＣ２１は、トランジスタＮ１、Ｐ１のスイッチング制御によってエネルギ貯蔵素子であるインダクタＬｅｘを駆動することで、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを生成するチョッパ型昇圧回路の一構成要素として機能するものである。

次に、上記構成から成るスイッチング電源ＩＣ２１の出力帰還制御について説明する。

出力帰還回路２１２において、誤差増幅器ＥＲＲは、外付けの抵抗Ｒｅｘ１、Ｒｅｘ２の接続ノードから引き出される出力帰還電圧Ｖｆｂ（出力電圧Ｖｏｕｔの実際値に相当）と、直流電圧源Ｅ１で生成される参照電圧Ｖｒｅｆ（出力電圧Ｖｏｕｔの目標設定値Ｖｔａｒｇｅｔに相当）との差分を増幅して誤差電圧信号Ｖｅｒｒを生成する。すなわち、誤差電圧信号Ｖｅｒｒの電圧レベルは、出力電圧Ｖｏｕｔがその目標設定値Ｖｔａｒｇｅｔよりも低いほど、高レベルとなる。一方、発振器ＯＳＣは、ランプ波形（のこぎり波形）のスロープ電圧信号Ｖｓｌｏｐｅを生成する。なお、スロープ電圧信号Ｖｓｌｏｐｅは、三角波形の電圧信号としても構わない。

コンパレータＣＭＰは、誤差電圧信号Ｖｅｒｒとスロープ電圧信号Ｖｓｌｏｐｅとを比較してＰＷＭ［Pulse Width Modulation］信号を生成するＰＷＭコンパレータである。すなわち、ＰＷＭ信号のオンデューティ（単位期間に占めるトランジスタＮ１のオン期間の比）は、誤差電圧信号Ｖｅｒｒとスロープ電圧信号Ｖｓｌｏｐｅとの相対的な高低に応じて逐次変動する。具体的に述べると、出力電圧Ｖｏｕｔがその目標設定値Ｖｔａｒｇｅｔよりも低いほど、ＰＷＭ信号のオンデューティは大きくなり、出力電圧Ｖｏｕｔがその目標設定値Ｖｔａｒｇｅｔに近付くにつれて、ＰＷＭ信号のオンデューティは小さくなる。

スイッチング制御部ＣＴＲＬは、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを得るに際し、ＰＷＭ信号に応じてトランジスタＮ１及びトランジスタＰ１を相補的にスイッチング制御する。具体的に述べると、スイッチング制御部ＣＴＲＬは、ＰＷＭ信号のオン期間には、トランジスタＮ１をオン状態、トランジスタＰ１をオフ状態とする一方、ＰＷＭ信号のオフ期間には、トランジスタＮ１をオフ状態、トランジスタＰ１をオン状態とする。

このように、本実施形態のスイッチング電源ＩＣ２１は、誤差電圧信号Ｖｅｒｒに基づく出力帰還制御により、出力電圧Ｖｏｕｔをその目標設定値Ｖｔａｒｇｅｔに合わせ込むことができる。

次に、上記構成から成るスイッチング電源ＩＣ２１の逆流防止動作について、図３を参照しながら詳細に説明する。図３は、スイッチング電源ＩＣ２１における逆流防止動作の一例を説明するための図であり、本図（ａ）は重負荷の場合、本図（ｂ）は軽負荷の場合を各々示している。

図３中の符号（Ａ）〜（Ｅ）は、図２に示す装置各部（Ａ）〜（Ｅ）の電圧波形を各々示している。より具体的に述べると、符号（Ａ）は、フリップフロップＦＦのクロック信号を示しており、その論理は、逆流検出手段であるトランジスタＰ２の開閉状態に応じて変遷されるものとなっている。符号（Ｂ）は、フリップフロップＦＦのリセット信号を示しており、その論理は、インバータＩＮＶ１による論理反転を経て、ＰＷＭ信号の論理を反転したものとなっている。符号（Ｃ）は、フリップフロップＦＦの出力信号を示しており、その論理は、クロック信号（Ａ）の立上がりエッジでハイレベルに遷移され、リセット信号（Ｂ）の立下がりエッジでローレベルに遷移されるものとなっている。符号（Ｄ）は、トランジスタＮ１のゲート信号を示しており、その論理は、インバータＩＮＶ１、ＩＮＶ２による二度の論理反転を経て、ＰＷＭ信号そのものとなっている。符号（Ｅ）は、トランジスタＰ１のゲート信号を示しており、その論理は、論理和回路ＯＲにおける論理和演算により、信号（Ｃ）、（Ｄ）の少なくとも一方がハイレベルであればハイレベルとされ、両方がローレベルであるときにローレベルとされるものとなっている。

なお、図３中の符号ＰＷＭ、Ｖｓｗ、Ｖｏｕｔ、及び、Ｉｐについては、図２に示すＰＷＭ信号、スイッチ電圧Ｖｓｗ（外部端子Ｔ１に現われる電圧）、出力電圧Ｖｏｕｔ、及び、電流Ｉｐの電圧波形或いは電流波形を各々示すものである。

まず、図３（ａ）を参照しながら、重負荷時の動作について詳細に説明する。

時刻ｔ１〜ｔ２において、ＰＷＭ信号がハイレベルとされているとき、トランジスタＮ１のゲート信号（Ｄ）はもちろん、トランジスタＰ１のゲート信号（Ｅ）についても、フリップフロップＦＦの出力信号（Ｃ）の論理に依ることなく、ハイレベルとなる。その結果、時刻ｔ１〜ｔ２には、トランジスタＮ１がオン状態、トランジスタＰ１がオフ状態とされ、インダクタＬｅｘに対する電気エネルギの蓄積が行われることになる。なお、当該期間中、フリップフロップＦＦは、ローレベルのリセット信号（Ｂ）でリセットされており、その出力信号（Ｃ）の論理はローレベルに維持されている。

一方、時刻ｔ２〜ｔ３において、ＰＷＭ信号がローレベルに遷移されると、フリップフロップＦＦのリセット信号（Ｂ）がハイレベルに復帰して、そのリセットが解除される。なお、当該期間中、スイッチ電圧Ｖｓｗは、出力電圧Ｖｏｕｔを上回った状態に維持されるため、トランジスタＰ２は、常にオフ状態（逆流未検出状態）とされる。従って、フリップフロップＦＦのクロック信号（Ａ）は、抵抗Ｒ１を介してローレベルに維持され、出力信号（Ｃ）、延いては、トランジスタＰ１のゲート信号（Ｅ）もローレベルに維持される。その結果、時刻ｔ２〜ｔ３には、トランジスタＮ１がオフ状態、トランジスタＰ１がオン状態とされ、インダクタＬｅｘから電気エネルギの放出が行われることになる。

このように、重負荷時については、従前と何ら変わるところのない直流／直流変換動作が行われる。

次に、図３（ｂ）を参照しながら、軽負荷時の動作について詳細に説明する。

時刻ｔ４〜ｔ５において、ＰＷＭ信号がハイレベルとされているときには、重負荷時と同様、トランジスタＮ１のゲート信号（Ｄ）はもちろん、トランジスタＰ１のゲート信号（Ｅ）についても、フリップフロップＦＦの出力信号（Ｃ）の論理に依ることなく、ハイレベルとなる。その結果、時刻ｔ４〜ｔ５には、トランジスタＮ１がオン状態、トランジスタＰ１がオフ状態とされ、インダクタＬｅｘに対する電気エネルギの蓄積が行われることになる。なお、当該期間中、フリップフロップＦＦはローレベルのリセット信号（Ｂ）でリセットされており、その出力信号（Ｃ）の論理はローレベルに維持されている。

一方、時刻ｔ５において、ＰＷＭ信号がローレベルに遷移されると、フリップフロップＦＦのリセット信号（Ｂ）がハイレベルに復帰して、そのリセットが解除される。このとき、論理が遷移された直後の時刻ｔ５には、インダクタＬｅｘに電気エネルギが蓄積されているため、スイッチ電圧Ｖｓｗは、出力電圧Ｖｏｕｔを上回った状態となっており、トランジスタＰ２はオフ状態（逆流未検出状態）となる。従って、フリップフロップＦＦのクロック信号（Ａ）は、抵抗Ｒ１を介してローレベルに維持され、出力信号（Ｃ）、延いては、トランジスタＰ１のゲート信号（Ｅ）もローレベルに維持される。その結果、時刻ｔ５直後には、重負荷時と同様、トランジスタＮ１がオフ状態、トランジスタＰ１がオン状態とされ、インダクタＬｅｘから電気エネルギの放出が行われることになる。

ただし、軽負荷の場合、インダクタＬｅｘに蓄積される電気エネルギが少ないため、トランジスタＰ１のオン期間（ＰＭＷ信号がローレベルとされる時刻ｔ５〜ｔ７）よりも短期間に、その蓄積エネルギを放出し切ってしまい、スイッチ電圧Ｖｓｗが出力電圧Ｖｏｕｔを下回って以後、トランジスタＰ１のオン期間が満了するまでの間、電流Ｉｐとして出力端子Ｔ２から逆方向電流が流れることになる。

ここで、上記逆方向電流によってスイッチ電圧Ｖｓｗがさらに低下し、時刻ｔ６にて、出力電圧Ｖｏｕｔを所定の閾値電圧Ｖｔｈ（トランジスタＰ２をオンするために必要なゲート・ソース間電位差）だけ下回ると、トランジスタＰ２がオン状態（逆流検出状態）に遷移される。従って、フリップフロップＦＦのクロック信号（Ａ）は、トランジスタＰ２を介して出力電圧Ｖｏｕｔにまで引き上げられ、出力信号（Ｃ）としては、その立上がりエッジでのデータ信号（すなわちハイレベル）が得られることになる。その結果、トランジスタＰ１のゲート信号（Ｅ）は、ＰＷＭ信号の論理（より直接的にはゲート信号（Ｄ）の論理）に依らずハイレベルに遷移され、トランジスタＰ１がそのオン期間の満了を待つことなくオフ状態とされて、負荷側から逆方向に流れる電流Ｉｐが遮断されることになる（図中のハッチング部分を参照）。

なお、時刻ｔ７において、ＰＷＭ信号がハイレベルに遷移されると、フリップフロップＦＦはローレベルのリセット信号（Ｂ）でリセットされ、先述の時刻ｔ４〜ｔ５と同様、トランジスタＮ１がオン状態、トランジスタＰ１がオフ状態とされ、インダクタＬｅｘに対する電気エネルギの蓄積が行われることになる。

上記の通り、本実施形態のＤＣ／ＤＣコンバータ２０は、逆流検出手段及び逆流遮断手段として、トランジスタＰ１の両端電圧がゲート・ソース間に印加されるトランジスタＰ２と、トランジスタＰ１のオン期間中にトランジスタＰ２が逆方向電流の検出を示す開閉状態（オン状態）となったとき、そのオン期間の満了を待つことなくトランジスタＰ２をオフさせる手段（フリップフロップＦＦ、抵抗Ｒ１、インバータＩＮＶ１〜ＩＮＶ２、及び、論理和回路ＯＲ）と、を有して成る構成としている。

このような構成とすることにより、単一のトランジスタ素子を用いて逆方向電流の発生有無を検出することができるので、回路規模増大や逆流遮断遅延を招くことなく、高精度に逆流電流の検出並びに遮断を行い、軽負荷時の電力損失を低減することが可能となる。

最後に、上記構成から成るスイッチング電源ＩＣ２１の素子レイアウトについて、図４を参照しながら詳細に説明する。本図に示すように、逆流検出トランジスタＰ２は、トランジスタＮ１及びトランジスタＰ１に隣接して集積配置されている。このような構成とすることにより、逆流検出に際して無関係なノイズの影響を受けにくくなるので、ノイズ環境下でも安定した逆流検出を行うことが可能となる。特に、トランジスタＮ１やトランジスタＰ１でトランジスタＰ２を挟み込んだ（或いは内包した）素子レイアウトを採用すれば、トランジスタＮ１、Ｐ１をノイズ干渉素子として機能させ、トランジスタＰ２へのノイズ重畳を抑制し、より精度の高い逆流検出を行うことが可能となる。また、逆流検出トランジスタＰ２を外部端子Ｔ１、Ｔ２の近傍に配設できるのでノイズに強くなる。

なお、上記の実施形態では、携帯電話端末に搭載され、バッテリの出力変換手段として用いられるＤＣ／ＤＣコンバータに本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、本発明は、その他の電子機器に搭載されるＤＣ／ＤＣコンバータにも広く適用することが可能である。

また、上記の実施形態では、昇圧型のスイッチングレギュレータに本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、降圧型や昇降圧型のスイッチングレギュレータにも同様に適用することが可能である。

また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、出力トランジスタや同期整流トランジスタ、若しくは、逆流検出トランジスタとして、単一の電界効果トランジスタではなく、複数の電界効果トランジスタを用いる構成としても構わない。

本発明は、同期整流型スイッチングレギュレータの変換効率向上を図る上で有用な技術であり、あらゆる電子機器（特にバッテリ仕様の電子機器）の消費電力低減技術として、好適に利用することができる。

は、本発明に係る携帯電話端末の一実施形態を示すブロック図である。 は、ＤＣ／ＤＣコンバータ２０の一構成例を示す回路図である。 は、スイッチング電源ＩＣ２１における逆流防止動作の一例を説明するための図である。 は、スイッチング電源ＩＣ２１の素子レイアウト例を示す図である。

符号の説明

１０ バッテリ
２０ ＤＣ／ＤＣコンバータ（スイッチングレギュレータ）
３０ ＴＦＴ液晶パネル
２１ スイッチング電源ＩＣ
２１１ スイッチ駆動回路
２１２ 出力帰還回路
ＣＴＲＬ スイッチング制御部
Ｎ１ Ｎチャネル電界効果トランジスタ（出力トランジスタ）
Ｐ１ Ｐチャネル電界効果トランジスタ（同期整流トランジスタ）
Ｐ２ Ｐチャネル電界効果トランジスタ（逆流検出トランジスタ）
ＩＮＶ１〜ＩＮＶ２ インバータ
ＦＦ Ｄフリップフロップ
ＯＲ 論理和回路
ＥＲＲ 誤差増幅器
Ｅ１ 直流電圧源
ＯＳＣ 発振器
ＣＭＰ コンパレータ
Ｔ１〜Ｔ３ 外部端子
Ｌｅｘ インダクタ（外付け）
Ｃｅｘ 平滑コンデンサ（外付け）
Ｒｅｘ１〜Ｒｅｘ２ 抵抗（外付け）

Claims (4)

1. 出力トランジスタ及び同期整流トランジスタの相補的なスイッチング制御によってエネルギ貯蔵素子の一端を駆動することで、入力電圧から所望の出力電圧を生成するスイッチングレギュレータであって、前記同期整流トランジスタの両端電圧がゲート・ソース間に印加される逆流検出トランジスタと；前記同期整流トランジスタのオン期間中に前記逆流検出トランジスタが逆方向電流の検出を示す開閉状態となったとき、そのオン期間の満了を待つことなく前記同期整流トランジスタをオフさせる手段と；を有して成ることを特徴とするスイッチングレギュレータ。
2. インダクタを介して入力電圧が印加される入力端子と；負荷への出力電圧が引き出される出力端子と；ドレインが前記入力端子に接続され、ソースが接地端に接続されたＮチャネル電界効果型の出力トランジスタと；ドレインが前記入力端子に接続され、ソースが前記出力端子に接続されたＰチャネル電界効果型の同期整流トランジスタと；前記出力電圧に応じて変動する帰還電圧と所定の目標設定電圧との差分を増幅して誤差電圧を生成する誤差増幅器と；ランプ波形或いは三角波形のスロープ電圧を生成する発振器と；前記誤差電圧と前記スロープ電圧を比較してＰＷＭ信号を生成するＰＷＭコンパレータと；データ入力端が電源ラインに接続されたＤフリップフロップと；ゲートが前記入力端子に接続され、ソースが前記出力端子に接続され、ドレインが前記Ｄフリップフロップのクロック入力端に接続されたＰチャネル電界効果型の逆流検出トランジスタと；前記Ｄフリップフロップのクロック入力端と接地端との間に接続された抵抗と；入力端が前記ＰＷＭコンパレータの出力端に接続され、出力端が前記Ｄフリップフロップのリセット入力端に接続された第１インバータと；入力端が第１インバータの出力端に接続され、出力端が前記出力トランジスタのゲートに接続された第２インバータと；一入力端が前記Ｄフリップフロップの出力端に接続され、他入力端が第２インバータの出力端に接続され、出力端が前記同期整流トランジスタのゲートに接続された論理和回路と；を有して成ることを特徴とする昇圧型のスイッチングレギュレータ。
3. 前記逆流検出トランジスタは、前記同期整流トランジスタに隣接して集積配置されていることを特徴とする請求項１または請求項２に記載のスイッチングレギュレータ。
4. 装置電源であるバッテリと、前記バッテリの出力変換手段と、を有して成る電子機器であって、前記出力変換手段として、請求項１〜請求項３のいずれかに記載のスイッチングレギュレータを備えて成ることを特徴とする電子機器。

Images