JP4762723B2 - 電源装置及びこれを備えた電子機器 - Google Patents

Description

本発明は、入力電圧から所望の出力電圧を生成する電源装置、及び、これを備えた電子機器に関するものである。

従来より、熱損失が少なく、かつ、入出力較差が大きい場合に比較的効率が良い安定化電源手段の一つとして、出力トランジスタのオン／オフ制御（デューティ制御）によってエネルギ貯蔵素子（コンデンサやインダクタなど）を駆動することで、入力電圧から所望の出力電圧を生成するスイッチングレギュレータが広く用いられている。

従来の一般的なスイッチングレギュレータは、出力電圧Ｖｏｕｔに応じて変動する帰還電圧Ｖｆｂと所定の参照電圧Ｖｒｅｆとの差電圧を増幅する誤差増幅器を有して成り、当該誤差増幅器の出力信号（誤差電圧Ｖｅｒｒ）を用いて出力トランジスタのオン／オフ制御を行う構成とされていた。より具体的に述べると、このようなスイッチングレギュレータは、上記の誤差電圧Ｖｅｒｒと所定のスロープ電圧Ｖｓｌｐ（三角波或いはランプ波）との比較結果に応じたデューティのＰＷＭ［Pulse Width Modulation］信号を生成し、当該ＰＷＭ信号を用いて出力トランジスタのオン／オフを制御する構成とされていた（例えば、本願出願人による特許文献１を参照）。

また、上記従来のスイッチングレギュレータは、装置の起動時（出力電圧Ｖｏｕｔの過小時）における負荷への過大電流を防止する手段として、ソフトスタート回路を備えた構成とされていた。より具体的に述べると、上記ソフトスタート回路は、装置の起動後、イネーブル信号ＥＮ（動作許可信号）のイネーブル遷移に応じて緩やかに上昇を開始するソフトスタート電圧Ｖｓｓ（ソフトスタート用比較電圧）を生成する構成とされており、ＰＷＭコンパレータは、誤差電圧Ｖｅｒｒ及びソフトスタート電圧Ｖｓｓのいずれか低い方と、スロープ電圧Ｖｓｌｐとを比較することで、その比較結果に応じたデューティのＰＷＭ信号を生成する構成とされていた（図６を参照）。

なお、本願発明に関連するその他の従来技術として、特許文献２には、スイッチング電源制御用ＩＣの端子の１つを過負荷保護用のＣＬ端子とし、従来のソフトスタート用のＣＳ端子に接続されていた過負荷保護回路の接続をＣＬ端子側へ移して、内部バイアス源のオフ（つまりＯＵＴ端子出力停止）によるラッチモードの過負荷保護を行うようにするほか、ＣＬ端子に間欠発振モード生成用のコンパレータ等を付加し、ＰＷＭコンパレータに接続されているソフトスタート用のＣＳ端子と過負荷保護用のＣＬ端子のピン間を短絡したとき、ＣＬ端子の前記付加回路によりＣＬ端子とＣＳ端子の電位が周期的に昇降して主スイッチング素子がスイッチング後に停止する動作を繰り返す間欠発振動作を行うようにしたスイッチング電源制御回路が開示・提案されている。

また、特許文献３には、入力電源と、該入力電源と出力端子との間に接続されたオンオフ可能な主スイッチと、抵抗分割回路と、一方の入力端子に基準電圧が入力され、他方の入力端子に前記抵抗分割回路によって分割された電圧が入力される差動アンプ兼コンパレータと、前記出力端子からの出力電圧または前記入力電源からの入力電圧のいずれか一方を前記抵抗分割回路に接続する切替回路と、一方の入力端子に前記差動アンプ兼コンパレータの出力が接続され、他方の入力端子に三角波発生回路の出力がそれぞれ接続されたＰＷＭコンパレータと、該ＰＷＭコンパレータの出力に接続され、前記主スイッチにオンオフを制御する信号を出力する制御回路と、前記入力電源の電圧が所定の電圧以下の場合に前記切替回路を前記入力電源からの入力電圧を前記抵抗分割回路に接続させ、前記入力電源の電圧が所定の電圧を超えた場合に前記切替回路を前記出力端子からの出力電圧を前記抵抗分割回路に接続させる手段とを有することを特徴とする保護機能付きＤＣ−ＤＣコンバータが開示・提案されている。

なお、上記以外のソフトスタート技術を用いた電源装置の従来技術としては、特許文献４〜５などを挙げることができる。

また、従来より、高い変換効率が要求されるスイッチングレギュレータについては、整流素子のオン抵抗を極力低減すべく、整流素子として同期整流トランジスタを用い、これを出力トランジスタに対して相補的にオン／オフ制御する同期整流方式が採用されていたが、このような同期整流方式のスイッチングレギュレータに関する従来技術としては、特許文献４〜５などを挙げることができる。

特開平７−３３６９９９号公報 特開平９−９６１６号公報 特開２００４−１５８８１号公報 特開２００３−２９９３４８号公報 特開２００３−７０２３８号公報

確かに、上記従来のスイッチングレギュレータであれば、ソフトスタート回路を設けたことで、装置起動時における負荷への過大電流を防止することができる（図６を参照）。

しかしながら、上記従来のスイッチングレギュレータでは、装置起動後から出力トランジスタのオンデューティを徐々に増すことでスイッチ電流Ｉｓｗを抑制していたため、負荷への過大電流を抑制し得る反面、出力電圧Ｖｏｕｔの立上がり時間が遅くなっていた。

また、上記従来のスイッチングレギュレータでは、起動時の最大電流（出力電圧Ｖｏｕｔが安定する直前の最大電流）と安定電流（出力電圧Ｖｏｕｔが安定した後の定常電流）との差が大きく、装置の起動時に不要な電力が浪費されていた。

さらに、上記したイネーブル信号ＥＮのイネーブル／ディセーブルを高頻度に切り替えるアプリケーション（例えば、液晶パネルを構成するバックライトのＰＷＭ輝度調整ユニット）に同期整流方式のスイッチングレギュレータを用いた場合には、先述したソフトスタート回路の動作に起因して、出力電圧Ｖｏｕｔの応答速度（上記の例では、ＬＥＤバックライトのオン／オフ周波数）が低減されるおそれもあった。

上記課題について、図７を参照しながら詳細に説明する。図７は、従来のソフトスタート動作に起因する出力電圧Ｖｏｕｔの応答速度低減を説明するための図である。なお、図７の縦軸には、それぞれ、イネーブル信号ＥＮ、出力電圧Ｖｏｕｔ、スイッチ電圧Ｖｓｗ（出力トランジスタと同期整流トランジスタとの接続ノードに現れる電圧）、並びに、スイッチ電流Ｉｓｗ（上記接続ノードに流れる電流）の挙動（電圧波形或いは電流波形）を模式的に示しており、横軸には、時間ｔの経過を示している。

先述してきたように、ソフトスタート動作とは、出力トランジスタのオン時間を短く、オフ時間を長くすることで、装置の起動時における過大電流を抑制する機能である。逆に言えば、ソフトスタート期間中、出力トランジスタに対して相補的に駆動される同期整流トランジスタのオフ時間は短くなり、オン時間は長くなる。

ここで、出力電圧Ｖｏｕｔがスイッチ電圧Ｖｓｗよりも低い初回起動時には、負荷からの逆流電流が問題となることはない。しかし、出力電圧Ｖｏｕｔがスイッチ電圧Ｖｓｗよりも高くなっているときの起動時については、負荷からの逆流電流が生じて、出力電圧Ｖｏｕｔが一旦スイッチ電圧Ｖｓｗ付近までドロップするおそれがある。その結果、出力電圧Ｖｏｕｔが所望値に復帰するまでの立上がり時間が長くなり、延いては、イネーブル信号ＥＮに対する出力電圧Ｖｏｕｔの応答速度低下が招かれていた。

本発明は、上記の問題点に鑑み、出力電圧の立上がり時間を短縮するとともに、起動時の最大電流を低減することが可能な電源装置、及び、これを備えた電子機器を提供することを目的とする。

上記目的を達成するために、本発明に係る電源装置は、オン／オフ制御に応じて入力電圧から出力電圧を生成する出力トランジスタと、前記出力電圧に応じた帰還電圧と所定の参照電圧との差分を増幅して誤差電圧を生成する誤差増幅器と、イネーブル信号の遷移に応じて上昇を開始するソフトスタート用比較電圧を生成するソフトスタート回路と、前記誤差電圧と前記ソフトスタート用比較電圧に基づいて、前記出力トランジスタのオン／オフ制御を行うオン／オフ制御手段と、前記イネーブル信号の遷移毎に、前記参照電圧が立ち上がっているか否かを検出する参照電圧検出回路と、前記参照電圧検出回路にて前記参照電圧が立ち上がっている旨の検出結果が得られる毎に、前記出力電圧が所定の閾値に達しているか否かを検出する出力電圧検出回路と、前記出力電圧検出回路にて前記出力電圧が所定の閾値に達している旨の検出結果が得られたときには、前記ソフトスタート回路から前記オン／オフ制御手段に対する前記ソフトスタート用比較電圧の伝達経路を遮断するソフトスタート遮断回路と、を有して成る構成（第１の構成）とされている。

なお、上記第１の構成から成る電源装置において、前記オン／オフ制御手段は、前記誤差電圧及び前記ソフトスタート用比較電圧のいずれか低い方と、所定のスロープ電圧とを比較することで、その比較結果に応じたデューティのＰＷＭ信号を生成するＰＷＭコンパレータを有して成る構成（第２の構成）にするとよい。

また、上記第１または第２の構成から成る電源装置は、前記誤差電圧の上限値を設定する手段であって、前記イネーブル信号が遷移されて以後に、前記誤差電圧の上限値を段階的に高めていくクランプ回路を有して成る構成（第３の構成）にするとよい。

また、上記第３の構成から成る電源装置において、前記クランプ回路は、前記ソフトスタート用比較電圧を監視し、その電圧値が上昇するにつれて、前記誤差電圧の上限値を段階的に高めていく構成（第４の構成）にするとよい。

或いは、上記第３の構成から成る電源装置において、前記クランプ回路は、ソフトスタート開始からの経過時間を監視し、所定の時間に達すると、前記誤差電圧の上限値を段階的に高めていく構成（第５の構成）にするとよい。

また、上記第１の構成から成る電源装置は、前記出力トランジスタに接続され、その接続ノードから前記出力電圧を出力する同期整流トランジスタをさらに有して成る構成（第６の構成）にするとよい。

また、上記第１の構成から成る電源装置は、一端が前記入力電圧の印加端に接続され、他端が前記出力トランジスタの一端に接続されるインダクタと；アノードが前記出力トランジスタの一端に接続され、カソードが前記出力電圧の引出端に接続されるダイオードと；一端が前記出力電圧の引出端に接続され、他端が基準電圧の印加端に接続される容量と；を有して成り、前記入力電圧を昇圧して前記出力電圧を生成する構成（第７の構成）にするとよい。

また、上記第６の構成から成る電源装置は、一端が前記入力電圧の印加端に接続され、他端が前記出力トランジスタと前記同期整流トランジスタとの接続ノードに接続されるインダクタと；一端が前記出力電圧の引出端に接続され、他端が基準電圧の印加端に接続される容量と；を有して成り、前記入力電圧を昇圧して前記出力電圧を生成する構成（第８の構成）にするとよい。

また、本発明に係る電子機器は、機器の電源であるバッテリと、前記バッテリの出力変換手段である電源装置と、前記電源装置により駆動される負荷回路と、を有して成る電子機器であって、前記電源装置として、上記第１〜第８いずれかの構成から成る電源装置を備えて成る構成（第９の構成）とされている。

本発明によれば、出力電圧の立上がり時間を短縮するとともに、起動時の最大電流を低減することが可能となる。

以下では、携帯電話端末に搭載され、バッテリの出力電圧を変換して端末各部（例えばＴＦＴ［Thin Film Transistor］液晶パネル）の駆動電圧を生成するＤＣ／ＤＣコンバータに本発明を適用した場合を例に挙げて説明を行う。

図１は、本発明に係る携帯電話端末の一実施形態を示すブロック図（特に、ＴＦＴ液晶パネルへの電源系部分）である。本図に示すように、本実施形態の携帯電話端末は、装置電源であるバッテリ１０と、バッテリ１０の出力変換手段であるＤＣ／ＤＣコンバータ２０と、携帯電話端末の表示手段であるＴＦＴ液晶パネル３０と、を有して成る。なお、本図には明示されていないが、本実施形態の携帯電話端末は、上記構成要素のほか、その本質機能（通信機能など）を実現する手段として、送受信回路部、スピーカ部、マイク部、表示部、操作部、メモリ部など、を当然に有して成る。

ＤＣ／ＤＣコンバータ２０は、バッテリ１０から印加される入力電圧Ｖｉｎから一定の出力電圧Ｖｏｕｔを生成し、該出力電圧ＶｏｕｔをＴＦＴ液晶パネル３０（特に、そのバックライト）に供給する。

図２は、ＤＣ／ＤＣコンバータ２０の一構成例を示す回路図（一部にブロックを含む）である。本図に示すように、本実施形態のＤＣ／ＤＣコンバータ２０は、スイッチング電源ＩＣ２１のほか、外付けのインダクタＬｅｘ、容量Ｃｅｘ、及び、抵抗Ｒｅｘを有して成る昇圧型スイッチングレギュレータ（チョッパ型レギュレータ）であり、ＴＦＴ液晶パネル３０のバックライトを構成する発光ダイオード列（以下、ＬＥＤ［Light Emitting Diode］列と呼ぶ）の駆動電圧として、出力電圧Ｖｏｕｔを供給する手段である。

スイッチング電源ＩＣ２１は、回路ブロック的に見ると、スイッチ駆動回路２１１と、出力帰還回路２１２と、位相補償回路２１３と、クランプ回路２１４と、ソフトスタート回路２１５と、参照電圧検出回路２１６と、出力電圧検出回路２１７と、ソフトスタート遮断回路２１８と、を有するほか、外部との電気的な接続手段として、外部端子Ｔ１〜Ｔ３を有して成る。なお、スイッチング電源ＩＣ２１には、上記した回路ブロックのほか、その他の保護回路ブロック（低入力誤動作防止回路や熱保護回路など）を適宜組み込んでも構わない。

スイッチ駆動回路２１１は、Ｐチャネル型電界効果トランジスタＰ１と、Ｎチャネル型電界効果トランジスタＮ１と、抵抗Ｒ１と、増幅器ＡＭＰと、発振器ＯＳＣと、加算器ＡＤＤと、ＰＷＭコンパレータＰＣＭＰと、リセット優先型のＲＳフリップフロップＦＦ１と、インバータＩＮＶ１と、バッファＢＵＦ１と、を有して成る。

出力帰還回路２１２は、誤差増幅器ＥＲＲと、直流電圧源Ｅ１（周囲温度の変化に依らないバンドギャップ電源回路など）と、を有して成る。

位相補償回路２１３は、容量Ｃ１と、抵抗Ｒ２と、を有して成る。

クランプ回路２１４は、Ｎチャネル型電界効果トランジスタＮ２〜Ｎ３と、抵抗Ｒ３〜Ｒ６と、バッファＢＵＦ２と、を有して成る。

ソフトスタート回路２１５は、Ｎチャネル型電界効果トランジスタＮ４と、定電流源Ｉ１と、容量Ｃ２と、インバータＩＮＶ２と、を有して成る。

参照電圧検出回路２１６は、Ｎチャネル型電界効果トランジスタＮ５と、ｐｎｐ型バイポーラトランジスタＱ１と、抵抗Ｒ７〜Ｒ８と、容量Ｃ３と、インバータＩＮＶ３と、を有して成る。

出力電圧検出回路２１７は、Ｎチャネル型電界効果トランジスタＮ６と、抵抗Ｒ９〜Ｒ１１と、ＤフリップフロップＦＦ２と、インバータＩＮＶ４と、を有して成る。

ソフトスタート遮断回路２１８は、ソフトスタート電圧Ｖｓｓの遮断手段として、スイッチＳＷを有して成る。

次に、上記した各回路要素間の接続関係について説明する。

スイッチ駆動回路２１１において、トランジスタＰ１のドレインは、外部端子Ｔ１に接続されている。トランジスタＰ１のソースは、外部端子Ｔ２に接続されている。トランジスタＮ１のドレインは、外部端子Ｔ１に接続されている。トランジスタＮ１のソースは、抵抗Ｒ１（数十［ｍΩ］）を介して接地される一方、増幅器ＡＭＰの入力端にも接続されている。加算器ＡＤＤの一入力端は、増幅器ＡＭＰの出力端に接続されており、他入力端は、発振器ＯＳＣの第１出力端（三角波電圧出力端）に接続されている。ＰＷＭコンパレータＰＣＭＰの非反転入力端（＋）は、加算器ＡＤＤの出力端に接続されている。ＲＳフリップフロップＦＦ１のセット入力端（Ｓ）は、発振器ＯＳＣの第２出力端（クロック出力端）に接続されている。ＲＳフリップフロップＦＦ１のリセット入力端（Ｒ）は、ＰＷＭコンパレータＰＣＭＰの出力端に接続されている。ＲＳフリップフロップＦＦ１の反転出力端（ＱＢ）は、インバータＩＮＶ１を介してトランジスタＰ１のゲートに接続されている。ＲＳフリップフロップＦＦ１の出力端（Ｑ）は、バッファＢＵＦ１を介してトランジスタＮ１のゲートに接続されている。

出力帰還回路２１２において、誤差増幅器ＥＲＲの反転入力端（−）は、外部端子Ｔ３に接続されている。誤差増幅器ＥＲＲの非反転入力端（＋）は、直流電圧源Ｅ１の正極端に接続されている。直流電圧源Ｅ１の負極端は接地されている。誤差増幅器ＥＲＲの出力端は、ＰＷＭコンパレータＰＣＭＰの第１反転入力端（−）に接続されている。

位相補償回路２１３において、容量Ｃ１の一端は、誤差増幅器ＥＲＲの出力端に接続されている。容量Ｃ１の他端は、抵抗Ｒ２を介して接地されている。

クランプ回路２１４において、抵抗Ｒ３の一端は、電源ラインに接続されている。抵抗Ｒ３の他端は、バッファＢＵＦ２を介して誤差増幅器ＥＲＲの出力端に接続される一方、抵抗Ｒ４、Ｒ５の各一端にも接続されている。抵抗Ｒ４の他端は接地されている。抵抗Ｒ５の他端は、トランジスタＮ２のドレインに接続されている。トランジスタＮ２のソースは接地されている。トランジスタＮ２のゲートは、抵抗Ｒ６を介して電源ラインに接続される一方、トランジスタＮ３のドレインにも接続されている。トランジスタＮ３のソースは接地されている。

ソフトスタート回路２１５において、定電流源Ｉ１の一端は、電源ラインに接続されている。定電流源Ｉ１の他端は、ソフトスタート遮断回路２１８を構成するスイッチＳＷを介して、ＰＷＭコンパレータＰＣＭＰの第２反転入力端（−）に接続される一方、容量Ｃ２の一端、トランジスタＮ３のゲート、及び、トランジスタＮ４のドレインにも各々接続されている。容量Ｃ２の他端とトランジスタＮ４のソースはいずれも接地されている。トランジスタＮ４のゲートは、インバータＩＮＶ２を介して、イネーブル信号ＥＮの印加端に接続されている。なお、イネーブル信号とは、パワーオン時等にＤＣ／ＤＣコンバータ２０の動作を開始させるための信号である。

参照電圧検出回路２１６において、抵抗Ｒ７の一端は、電源ラインに接続されている。抵抗Ｒ７の他端は、トランジスタＱ１のエミッタに接続されている。トランジスタＱ１のコレクタは接地されている。トランジスタＱ１のベースは、トランジスタＮ５のドレインと、容量Ｃ３の一端と、抵抗Ｒ８の一端と、に各々接続されている。トランジスタＮ５のソースと容量Ｃ３の他端はいずれも接地されている。トランジスタＮ５のゲートは、インバータＩＮＶ３を介して、イネーブル信号ＥＮの印加端に接続されている。接地されている。抵抗Ｒ８の他端は、参照電圧Ｖｒｅｆの印加端に接続されている。

出力電圧検出回路２１７において、抵抗Ｒ９の一端は外部端子Ｔ２に接続されている。抵抗Ｒ９の他端は、抵抗Ｒ１０を介して接地される一方、トランジスタＮ６のゲートにも接続されている。トランジスタＮ６のソースは接地されている。トランジスタＮ６のドレインは、抵抗Ｒ１１を介して電源ラインに接続される一方、インバータＩＮＶ４を介してＤフリップフロップＦＦ２のデータ入力端（Ｄ）にも接続されている。ＤフリップフロップＦＦ２のクロック入力端は、参照電圧検出回路２１６を構成するトランジスタＱ１のエミッタに接続されている。ＤフリップフロップＦＦ２のリセット入力端は、イネーブル信号ＥＮの印加端に接続されている。ＤフリップフロップＦＦ２の出力端（Ｑ）は、ソフトスタート遮断回路２１８を構成するスイッチＳＷの制御端に接続されている。

外部端子Ｔ１は、スイッチング電源ＩＣ２１の外部において、インダクタＬｅｘ（数十［μＨ］）を介してバッテリ１０の出力端（入力電圧Ｖｉｎ）に接続されている。外部端子Ｔ２は、容量Ｃｅｘ（数［μＦ］）を介して接地される一方、出力電圧Ｖｏｕｔの引出端として、ＴＦＴ液晶パネル３０のバックライトを構成するＬＥＤ列のアノードにも接続されている。ＬＥＤ列のカソードは、抵抗Ｒｅｘを介して接地される一方、スイッチング電源ＩＣ２１の外部端子Ｔ３にも接続されている。

上記構成から成るＤＣ／ＤＣコンバータ２０の基本動作（直流／直流変換動作）について、詳細な説明を行う。

スイッチ駆動回路２１１において、トランジスタＮ１は、バッファＢＵＦ１の出力信号（出力信号Ｑ）に応じてオン／オフ制御される出力トランジスタであり、トランジスタＰ１は、インバータＩＮＶ１の出力信号（反転出力信号ＱＢの反転信号）に応じてオン／オフ制御される同期整流トランジスタである。ＲＳフリップフロップＦＦ１は、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを得るに際し、トランジスタＮ１、Ｐ１を相補的にスイッチング制御する手段である。

なお、本明細書中で用いている「相補的」という文言は、トランジスタＮ１、Ｐ１のオン／オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタＮ１、Ｐ１のオン／オフ遷移タイミングに所定の遅延を与えている場合をも含むものとする。

トランジスタＮ１がオン状態にされると、インダクタＬｅｘにはトランジスタＮ１を介して接地端に向けたスイッチ電流Ｉｓｗが流れ、その電気エネルギが蓄えられる。なお、トランジスタＮ１のオン期間において、すでに容量Ｃｅｘに電荷が蓄積されていた場合、ＬＥＤ列には、容量Ｃｅｘからの電流が流れることになる。また、このとき、同期整流素子であるトランジスタＰ１は、トランジスタＮ１のオン状態に対して相補的にオフ状態とされるため、容量ＣｅｘからトランジスタＮ１に向けて電流が流れ込むことはない。

一方、トランジスタＮ１がオフ状態にされると、インダクタＬｅｘに生じた逆起電圧によって、そこに蓄積されていた電気エネルギが放出される。このとき、トランジスタＰ１は、トランジスタＮ１のオフ状態に対して相補的にオン状態とされるため、外部端子Ｔ１からトランジスタＰ１を介して流れる電流は、負荷であるＬＥＤ列に流れ込むとともに、容量Ｃｅｘを介して接地端にも流れ込み、該容量Ｃｅｘを充電することになる。上記の動作が繰り返されることで、負荷であるＬＥＤ列には、容量Ｃｅｘにより平滑された直流出力が供給される。

このように、本実施形態のスイッチング電源ＩＣ２１は、トランジスタＮ１、Ｐ１のオン／オフ制御によってエネルギ貯蔵素子であるインダクタＬｅｘを駆動することで、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを生成するチョッパ型昇圧回路の一構成要素として機能するものである。

なお、本実施形態のスイッチング電源ＩＣ２１は、ＬＥＤ列のＰＷＭ輝度調整を実現すべく、イネーブル信号ＥＮ（昇圧動作許可信号）のイネーブル／ディセーブルに応じて、昇圧動作の可否が制御される構成とされている。

次に、上記構成から成るＤＣ／ＤＣコンバータ２０の出力帰還制御について、詳細な説明を行う。

出力帰還回路２１２において、誤差増幅器ＥＲＲは、抵抗Ｒｅｘの一端から引き出される帰還電圧Ｖｆｂ（出力電圧Ｖｏｕｔの実際値に相当）と、直流電圧源Ｅ１で生成される参照電圧Ｖｒｅｆ（出力電圧Ｖｏｕｔの目標設定値に相当）との差分を増幅して誤差電圧Ｖｅｒｒを生成する。すなわち、誤差電圧Ｖｅｒｒの電圧レベルは、出力電圧Ｖｏｕｔがその目標設定値よりも低いほど高レベルとなる。

一方、スイッチ駆動回路２１１において、ＰＷＭコンパレータＰＣＭＰは、第１反転入力端（−）に印加される誤差電圧Ｖｅｒｒ及び第２反転入力端（−）に印加されるソフトスタート電圧Ｖｓｓのいずれか低い方と、非反転入力端子（＋）に印加されるスロープ電圧Ｖｓｌｐ（発振器ＯＳＣの基準三角波電圧（三角波或いはランプ波）と増幅器ＡＭＰの出力電圧とを足し合わせた加算器ＡＤＤの出力電圧）と、を比較することで、その比較結果に応じたデューティのＰＷＭ信号を生成する。すなわち、ＰＷＭ信号の論理は、誤差電圧Ｖｅｒｒ及びソフトスタート電圧Ｖｓｓのいずれか低い方がスロープ電圧Ｖｓｌｐよりも高ければローレベルとなり、低ければハイレベルとなる。

なお、ＰＷＭ信号のオンデューティ（単位期間に占めるトランジスタＮ１のオン期間の比）は、誤差電圧Ｖｅｒｒ及びソフトスタート電圧Ｖｓｓのいずれか低い方とスロープ電圧Ｖｓｌｐとの相対的な高低に応じて逐次変動する。

上記のＰＷＭ信号（ＲＳフリップフロップＦＦ１のリセット信号）がローレベルとされている間、トランジスタＮ１、Ｐ１のゲート信号は、ＲＳフリップフロップＦＦ１のセット端子（Ｓ）に印加されるクロック信号ＣＬＫ（数百［ｋＨｚ］〜数［ＭＨｚ］）の立ち上がりで、いずれもハイレベルに保持される。従って、トランジスタＮ１はオン状態とされ、トランジスタＰ１はオフ状態とされる。一方、ＰＷＭ信号がハイレベルとされている間は、クロック信号ＣＬＫに関係なく、トランジスタＮ１、Ｐ１のゲート信号がいずれもローレベルに保持される。従って、トランジスタＮ１はオフ状態とされ、トランジスタＰ１はオン状態とされる。すなわち、トランジスタＮ１、Ｐ１は、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを得る際、ＰＷＭ信号に応じて相補的にオン／オフ制御される。

このように、ピークカレントモード制御方式のＤＣ／ＤＣコンバータ２０では、出力電圧Ｖｏｕｔのモニタ結果だけでなく、トランジスタＮ１に流れるスイッチ電流Ｉｓｗのモニタ結果に基づいて、トランジスタＮ１、Ｐ１のオン／オフ制御が行われる。従って、本実施形態のＤＣ／ＤＣコンバータ２０であれば、急峻な負荷変動に誤差電圧Ｖｅｒｒが追従できなくても、トランジスタＮ１に流れるスイッチ電流Ｉｓｗのモニタ結果に応じてトランジスタＮ１、Ｐ１を直接オン／オフ制御することができるので、出力電圧Ｖｏｕｔの変動を効果的に抑えることが可能となる。すなわち、本実施形態のＤＣ／ＤＣコンバータ２０であれば、容量Ｃｅｘを大容量化する必要がないので、不要なコストアップや容量Ｃｅｘの大型化を回避することもできる。

次に、上記構成から成るＤＣ／ＤＣコンバータ２０のソフトスタート制御について、詳細な説明を行う。

ＤＣ／ＤＣコンバータ２０の起動直後には、出力電圧Ｖｏｕｔがゼロであるため、誤差電圧Ｖｅｒｒが極めて大きくなる。従って、当該誤差電圧Ｖｅｒｒとスロープ電圧Ｖｓｌｐとの比較結果に応じてＰＷＭ信号を生成すると、そのデューティが過大となって、負荷やインダクタＬｅｘに過大な電流が流れてしまうことになる。

そこで、本実施形態のＤＣ／ＤＣコンバータ２０は、先述したように、誤差電圧Ｖｅｒｒとは別に、ソフトスタート電圧ＶｓｓをＰＷＭコンパレータＰＣＭＰに入力しておき、ソフトスタート電圧Ｖｓｓが誤差電圧Ｖｅｒｒよりも低いときには、誤差電圧Ｖｅｒｒに依ることなく、より低いソフトスタート電圧Ｖｓｓとスロープ電圧Ｖｓｌｐとの比較結果に応じてＰＷＭ信号のデューティを決定する構成とされている。

なお、本実施形態のソフトスタート回路２１５は、イネーブル信号ＥＮのイネーブル遷移（ハイレベル遷移）に応じて容量Ｃ２の放電手段であるトランジスタＮ４をオフとし、定電流源Ｉ１から容量Ｃ２に所定の定電流を流し込むことで、装置の起動後から緩やかに上昇を開始するソフトスタート電圧Ｖｓｓを生成する構成とされている。

このように、ソフトスタート回路２１５を備えた構成であれば、装置の起動時における負荷やインダクタＬｅｘへの過大電流を防止することが可能となる。

次に、本発明の特徴的動作の１つであるソフトスタート期間中の起動電流抑制制御（誤差電圧Ｖｅｒｒの多段クランプ制御）について、先出の図２に加えて、図３を参照しながら、詳細な説明を行う。

図３は、起動電流抑制制御を説明するための図である。なお、図３の縦軸には、それぞれ、イネーブル信号ＥＮ、誤差電圧Ｖｅｒｒ、スロープ電圧Ｖｓｌｐ、ソフトスタート電圧Ｖｓｓ、トランジスタＮ１、Ｐ１の各ゲート信号、出力電圧Ｖｏｕｔ、並びに、スイッチ電流Ｉｓｗ（出力トランジスタＮ１と同期整流トランジスタＰ１との接続ノードに流れる電流）の挙動（電圧波形或いは電流波形）を模式的に示しており、横軸には、時間ｔの経過を示している。また、図３において、実線は本発明適用時の挙動を示しており、一点鎖線は従来の挙動（すなわち、先出の図６と同様に、多段クランプ制御を行わない場合の挙動）を参考までに示している。

時刻ｔ１において、イネーブル信号ＥＮがイネーブル（ハイレベル）に遷移されると、ソフトスタート回路２１５では、トランジスタＮ４がオフとされ、ソフトスタート電圧Ｖｓｓの上昇が開始される。一方、クランプ回路２１４では、ソフトスタート電圧ＶｓｓがトランジスタＮ３のオン電圧（トランジスタＮ３をオフ状態からオン状態へ遷移するために必要な閾値電圧）に達するまで、トランジスタＮ３がオフ状態に維持され、延いては、トランジスタＮ２がオン状態に維持される。

従って、誤差電圧Ｖｅｒｒの上限値Ｖｌｍｔは、抵抗Ｒ３と抵抗Ｒ４、Ｒ５から成る抵抗分割回路によって、通常時の第１上限値Ｖｌｍｔ１よりも低い第２上限値Ｖｌｍｔ２に設定され、誤差電圧Ｖｅｒｒは、ソフトスタート電圧ＶｓｓがトランジスタＮ３のオン電圧に達するまでの間、第２上限値Ｖｌｍｔ２に維持されることになる。

なお、時刻ｔ１にてイネーブル信号ＥＮがイネーブルに遷移されて以後、時刻ｔ２にてソフトスタート電圧Ｖｓｓが第２上限値Ｖｌｍｔ２に維持された誤差電圧Ｖｅｒｒに達するまでの間、ＰＷＭコンパレータＰＣＭＰは、誤差電圧Ｖｅｒｒに依ることなく、より低いソフトスタート電圧Ｖｓｓとスロープ電圧Ｖｓｌｐとの比較結果に応じてＰＷＭ信号のデューティを決定する。

また、時刻ｔ２において、ソフトスタート電圧Ｖｓｓが第２上限値Ｖｌｍｔ２に維持された誤差電圧Ｖｅｒｒに達すると、それ以後、時刻ｔ３にて再び誤差電圧Ｖｅｒｒがソフトスタート電圧Ｖｓｓを上回るまでの間、ＰＷＭコンパレータＰＣＭＰは、ソフトスタート電圧Ｖｓｓに依ることなく、より低い第２上限値Ｖｌｍｔ２に維持された誤差電圧Ｖｅｒｒとスロープ電圧Ｖｓｌｐとの比較結果に応じてＰＷＭ信号のデューティを決定する。

従って、時刻ｔ２〜ｔ３の期間中におけるＰＷＭ信号のデューティは、多段クランプ制御を行わない構成に比べて小さくなり、延いては、スイッチ電流Ｉｓｗも低減される。

一方、時刻ｔ１にて、ソフトスタート電圧Ｖｓｓの上昇が開始されて以後、ソフトスタート電圧ＶｓｓがトランジスタＮ３のオン電圧に達すると、クランプ回路２１４では、トランジスタＮ３がオン状態に遷移され、延いては、トランジスタＮ２がオフ状態に遷移される。従って、その時点で第２上限値Ｖｌｍｔ２によるクランプは解除され、誤差電圧Ｖｅｒｒの上限値Ｖｌｍｔは、抵抗Ｒ３、Ｒ４のみから成る抵抗分割回路によって、第１上限値Ｖｌｍｔ１に設定される。これにより、誤差電圧Ｖｅｒｒは、帰還電圧Ｖｆｂに応じた電圧値まで、再び上昇を開始することになる。

そして、時刻ｔ３にて、誤差電圧Ｖｅｒｒがソフトスタート電圧Ｖｓｓに達すると、ＰＷＭコンパレータＰＣＭＰは、誤差電圧Ｖｅｒｒに依ることなく、より低いソフトスタート電圧Ｖｓｓとスロープ電圧Ｖｓｌｐとの比較結果に応じてＰＷＭ信号のデューティを決定することになる。

その後、出力電圧Ｖｏｕｔがその目標設定値に近付いて、誤差電圧Ｖｅｒｒが下降に転じ、時刻ｔ４においてソフトスタート電圧Ｖｓｓを下回ると、ＰＷＭコンパレータＰＣＭＰは、ソフトスタート電圧Ｖｓｓに依ることなく、より低い誤差電圧Ｖｅｒｒとスロープ電圧Ｖｓｌｐとの比較結果に応じてＰＷＭ信号のデューティを決定することになる。すなわち、この時点において、ソフトスタート期間が終了される。

上記したように、本実施形態のクランプ回路２１４は、装置が起動されて以後、誤差電圧Ｖｅｒｒの上限値Ｖｌｍｔを段階的に高めていく構成とされている。

このような構成とすることにより、誤差電圧Ｖｅｒｒの上限値Ｖｌｍｔに応じてスイッチ電流Ｉｓｗの過電流リミット値を適宜制御することができるので、図３に示すように、起動時の最大電流（出力電圧Ｖｏｕｔが安定する直前の最大電流）と安定電流（出力電圧Ｖｏｕｔが安定した後の定常電流）との差を縮小することが可能となる。

従って、本実施形態のＤＣ／ＤＣコンバータ２０であれば、装置起動時の不要な電力の浪費を低減することが可能となる。また、本実施形態のＤＣ／ＤＣコンバータ２０であれば、ソフトスタート電圧Ｖｓｓの立上がりを早めて、出力電圧Ｖｏｕｔの立上がり時間を短縮することも可能となる。

また、本実施形態のクランプ回路２１４は、ソフトスタート電圧Ｖｓｓを監視し、その電圧値が上昇するにつれて、誤差電圧Ｖｅｒｒの上限値Ｖｌｍｔを段階的に高めていく構成とされている。このような構成とすることにより、回路規模の増大を最小限に抑えながら、上記した多段クランプ制御を実現することが可能となる。

次に、本発明のもう１つの特徴的動作であるソフトスタート遮断制御について、先出の図２に加えて、図４を参照しながら、詳細な説明を行う。

図４は、ソフトスタート遮断制御を説明するための図である。なお、図４の縦軸には、それぞれ、イネーブル信号ＥＮ、出力電圧Ｖｏｕｔ、スイッチ電圧Ｖｓｗ（出力トランジスタＮ１と同期整流トランジスタＰ１との接続ノードに現れる電圧）、第１モニタ信号Ｍ１、第２モニタ信号Ｍ２、スイッチＳＷの制御信号、トランジスタＮ１、Ｐ１の各ゲート信号、並びに、スイッチ電流Ｉｓｗの挙動（電圧波形或いは電流波形）を模式的に示しており、横軸には、時間ｔの経過を示している。なお、図４において、横軸に示した時刻ｔ１〜ｔ４は、図３の横軸に示した時刻ｔ１〜ｔ４と同一である。また、図４において、実線は本発明適用時の挙動を示しており、一点鎖線は従来の挙動（すなわち、先出の図７と同様に、ソフトスタート遮断制御を行わない場合の挙動）を参考までに示している。

装置の初回起動時、時刻ｔ１前において、イネーブル信号ＥＮがイネーブルに遷移されると、参照電圧検出回路２１６では、トランジスタＮ５がオン状態からオフ状態へと遷移される。従って、参照電圧Ｖｒｅｆが十分に立ち上がった後には、容量Ｃ３の充電が開始され、その充電電圧がトランジスタＱ１のオフ電圧に達した時点で、トランジスタＱ１がオン状態からオフ状態に遷移されることになる。このとき、第１モニタ信号Ｍ１（トランジスタＱ１のエミッタ電圧）は、ローレベルからハイレベルに立ち上がる。

一方、出力電圧検出回路２１７において、トランジスタＮ６は、そのゲート電圧（出力電圧Ｖｏｕｔの分圧電圧）がトランジスタＮ６のオン電圧に達するまでオフ状態に維持され、これに達した時点でオン状態に遷移される。すなわち、トランジスタＮ６のドレインから引き出される電圧信号を論理反転することによって得られる第２モニタ信号Ｍ２は、出力電圧Ｖｏｕｔが所定の閾値電圧Ｖｔｈに達するまでローレベルに維持され、これに達した時点でハイレベルに遷移される２値論理信号となる。

また、出力電圧検出回路２１７において、ＤフリップフロップＦＦ２は、第１モニタ信号Ｍ１をクロック信号とし、その立上がりエッジをトリガとして、データ信号である第２モニタ信号Ｍ２のラッチ出力を行う構成とされている。

ここで、時刻ｔ１にて、イネーブル信号ＥＮがイネーブルに遷移され、第１モニタ信号Ｍ１がハイレベルに立ち上がった時点では、出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈに達していないため、第２モニタ信号Ｍ２はローレベルに維持されている。

従って、ソフトスタート遮断回路２１８を構成するスイッチＳＷの制御端には、ローレベルの制御信号が印加されることになり、スイッチＳＷは、当該制御信号に基づいて、ソフトスタート回路２１５からＰＷＭコンパレータＰＣＭＰに対するソフトスタート電圧Ｖｓｓの伝達経路を導通させた状態（オン状態）となる。これにより、装置の初回起動時には、先述したソフトスタート動作が行われることになる。なお、装置の初回起動時には、出力電圧Ｖｏｕｔがスイッチ電圧Ｖｓｗよりも低いため、先述したソフトスタート動作を行っても、ＬＥＤ列からの逆流電流が問題となることはない。

その後、時刻ｔ２、ｔ３、ｔ４を経て、時刻ｔ５に至り、イネーブル信号ＥＮがディセーブルに遷移されると、参照電圧検出回路２１６では、トランジスタＮ５がオフ状態からオン状態へと遷移される。従って、容量Ｃ３の充電電圧が放電され、トランジスタＱ１がオフ状態からオン状態に遷移されることになる。このとき、第１モニタ信号Ｍ１は、ハイレベルからローレベルに立ち下がる。

また、イネーブル信号ＥＮがディセーブルに遷移されると、ソフトスタート回路２１５では、トランジスタＮ４がオフ状態からオン状態へと遷移される。従って、容量Ｃ２の充電電圧が放電され、ソフトスタート電圧Ｖｓｓがゼロレベルにまで引き下げられる。その結果、トランジスタＮ１、Ｐ１の駆動が停止され、出力電圧Ｖｏｕｔが徐々に低下し始める。ただし、出力電圧Ｖｏｕｔが先述の閾値電圧Ｖｔｈを下回らない限り、出力電圧検出回路２１７のトランジスタＮ６はオン状態に維持されるため、第２モニタ信号Ｍ２はハイレベルに維持される。

その後、時刻ｔ６にて、再びイネーブル信号ＥＮがイネーブルに遷移されると、参照電圧検出回路２１６では、トランジスタＮ５がオン状態からオフ状態に遷移され、先述と同様、第１モニタ信号Ｍ１がローレベルからハイレベルに立ち上がる。

この時点で、図４に示すように出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈを下回っていない場合、出力電圧検出回路２１７では、ハイレベルに維持された第２モニタ信号Ｍ２がラッチ出力されることになる。従って、スイッチＳＷの制御端には、ハイレベルの制御信号が印加されることになり、スイッチＳＷは、当該制御信号に基づいて、ソフトスタート回路２１５からＰＷＭコンパレータＰＣＭＰに対するソフトスタート電圧Ｖｓｓの伝達経路を遮断した状態（オフ状態）となる。

これにより、２回目以降の起動時など、出力電圧Ｖｏｕｔが充分に低下していないときの起動時には、先述のソフトスタート動作が遮断され、スイッチ駆動回路２１１のＰＷＭコンパレータＰＣＭＰでは、ソフトスタート電圧Ｖｓｓに依ることなく、誤差電圧Ｖｅｒｒとスロープ電圧Ｖｓｌｐとの比較結果に応じてＰＷＭ信号のデューティが決定されることになる。

上記したように、本実施形態のＤＣ／ＤＣコンバータ２０は、イネーブル信号ＥＮのイネーブル遷移毎に、参照電圧Ｖｒｅｆが立ち上がっているか否かを検出する参照電圧検出回路２１６と；参照電圧検出回路２１６にて参照電圧Ｖｒｅｆが立ち上がっている旨の検出結果が得られる毎に、出力電圧Ｖｏｕｔが所定の閾値電圧Ｖｔｈに達しているか否かを検出する出力電圧検出回路２１７と；出力電圧検出回路２１７にて出力電圧Ｖｏｕｔが所定の閾値電圧Ｖｔｈに達している旨の検出結果が得られたときには、ソフトスタート回路２１５からＰＷＭコンパレータＰＣＭＰに対するソフトスタート電圧Ｖｓｓの伝達経路を遮断するソフトスタート遮断回路２１８と；を有して成る構成とされている。

このような構成とすることにより、出力電圧Ｖｏｕｔがスイッチ電圧Ｖｓｗよりも高くなっている２回目以降の起動時などについては、そのソフトスタート動作を遮断して、同期整流トランジスタＰ１のオン時間を短縮することができる。すなわち、当該構成によれば、スイッチ電流Ｉｓｗの逆流量を低減し、出力電圧Ｖｏｕｔのドロップを抑制することが可能となるので、出力電圧Ｖｏｕｔが所望値に復帰するまでの立上がり時間を短縮し、延いては、イネーブル信号ＥＮに対する出力電圧Ｖｏｕｔの応答速度向上（本実施形態では、ＬＥＤ列のオン／オフ周波数向上）を実現することが可能となる。

なお、ソフトスタート動作の遮断により、２回目以降の起動時などについては、起動電流が増大する危険を伴うが、これについては、先に述べた起動電流抑制制御（多段クランプ制御）により、その危険を未然に回避することが可能である。

また、上記実施形態のように、参照電圧検出信号である第１モニタ信号Ｍ１をトリガとしたタイミングでソフトスタート動作の可否を決定する構成であれば、イネーブル信号ＥＮを直接トリガとする構成に比べて、初回起動時における動作の安定性を高めることが可能となる。

なお、上記の実施形態では、携帯電話端末に搭載され、バッテリの出力電圧を変換して端末各部の駆動電圧を生成するＤＣ／ＤＣコンバータに本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、入力電圧から所望の出力電圧を生成する電源装置、及び、これを備えた電子機器全般に広く適用することが可能である。

また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。

例えば、上記実施形態では、誤差電圧Ｖｅｒｒの上限値Ｖｌｍｔを２段階に可変制御する構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、３段以上の多段クランプ制御を行う構成としてもよい。

図５は、クランプ回路２１４の一変形例及び動作を説明するための図である。

図５（ａ）に示すように、本変形例のクランプ回路２１４は、抵抗Ｒ４に複数の抵抗Ｒ５ａ、Ｒ５ｂを並列接続しておき、各々に直列接続されるトランジスタＮ２ａ、Ｎ２ｂのオン／オフ状態に応じて、図５（ｂ）に示すように、多段クランプ制御（本図では、３段クランプ制御）を行う構成とされている。

このような構成とすることにより、各段クランプ動作の解除時に流れるスイッチ電流Ｉｓｗを抑えて、装置起動時の不要な電力浪費をより一層低減することが可能となる。

なお、トランジスタＮ２ａ、Ｎ２ｂのオン／オフ制御については、各々のゲート電位を決定するためのトランジスタＮ３ａ、Ｎ３ｂの素子定数（Ｗ／Ｌ）を適宜調整することでそのオン電圧に差を設ければよい。また、素子定数を調整する代わりに、トランジスタＮ３ａ、Ｎ３ｂのソースと接地ラインとの間にダイオード等を挿入することで、各ソース電位に差を設けても構わない。

或いは、トランジスタＮ３ａ、Ｎ３ｂに代えて、ソフトスタート電圧Ｖｓｓと所定の閾値との高低に応じて出力論理が変遷するコンパレータを設け、その比較出力に応じてトランジスタＮ２ａ、Ｎ２ｂのオン／オフ制御を行う構成としてもよい。

また、上記実施形態では、ソフトスタート電圧Ｖｓｓを監視し、その電圧値が上昇するにつれて、誤差電圧Ｖｅｒｒの上限値Ｖｌｍｔを段階的に高めていく構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、タイマ回路等の計時手段を別途設け、そのカウント値に応じて誤差電圧Ｖｅｒｒの上限値Ｖｌｍｔを段階的に高めていく構成としても構わない。特に、図５に示したように、クランプ回路２１４にて、多段クランプ制御を行う場合には、タイマ回路等の計時手段を用いて高精度の制御を行う方が望ましい。

また、上記実施形態では、同期整流型の電源装置に本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、同期整流トランジスタに代えてダイオードを用いた電源装置にも適用することが可能である。その際には、ダイオードのアノードを出力トランジスタＮ１のドレインに接続し、カソードを出力電圧Ｖｏｕｔの引出端に接続すればよい。

本発明は、電源装置を搭載する電子機器の応答性向上や消費電力低減を実現する上で有用な技術であり、バッテリ仕様の電子機器など、電源装置を搭載するあらゆる電子機器に好適な技術である。

は、本発明に係る携帯電話端末の一実施形態を示すブロック図である。 は、ＤＣ／ＤＣコンバータ２０の一構成例を示す回路図である。 は、起動電流抑制制御を説明するための図である。 は、ソフトスタート遮断制御を説明するための図である。 は、クランプ回路２１４の一変形例及び動作を説明するための図である。 は、従来のソフトスタート動作を説明するための図である。 は、出力電圧Ｖｏｕｔの応答速度低減を説明するための図である。

符号の説明

１０ バッテリ
２０ ＤＣ／ＤＣコンバータ（スイッチングレギュレータ）
２１ スイッチング電源ＩＣ
２１１ スイッチ駆動回路
２１２ 出力帰還回路
２１３ 位相補償回路
２１４ クランプ回路
２１５ ソフトスタート回路
２１６ 参照電圧検出回路
２１７ 出力電圧検出回路
２１８ ソフトスタート遮断回路
３０ ＴＦＴ液晶パネル
Ｐ１ Ｐチャネル型電界効果トランジスタ
Ｎ１〜Ｎ６ Ｎチャネル型電界効果トランジスタ
Ｑ１ ｐｎｐ型バイポーラトランジスタ
Ｒ１〜Ｒ１１ 抵抗
Ｃ１〜Ｃ３ 容量
ＡＭＰ 増幅器
ＯＳＣ 発振器
ＡＤＤ 加算器
ＰＣＭＰ ＰＷＭコンパレータ
ＦＦ１ ＲＳフリップフロップ
ＦＦ２ Ｄフリップフロップ
ＥＲＲ 誤差増幅器
Ｅ１ 直流電圧源
Ｉ１ 定電流源
ＢＵＦ１〜ＢＵＦ２ バッファ
ＩＮＶ１〜ＩＮＶ４ インバータ
ＳＷ スイッチ
Ｔ１〜Ｔ３ 外部端子
Ｌｅｘ インダクタ（外付け）
Ｃｅｘ コンデンサ（外付け）
Ｒｅｘ 抵抗（外付け）

Claims (9)

1. オン／オフ制御に応じて入力電圧から出力電圧を生成する出力トランジスタと、
   前記出力電圧に応じた帰還電圧と所定の参照電圧との差分を増幅して誤差電圧を生成する誤差増幅器と、
   イネーブル信号の遷移に応じて上昇を開始するソフトスタート用比較電圧を生成するソフトスタート回路と、
   前記誤差電圧と前記ソフトスタート用比較電圧に基づいて、前記出力トランジスタのオン／オフ制御を行うオン／オフ制御手段と、
   前記イネーブル信号の遷移毎に、前記参照電圧が立ち上がっているか否かを検出する参照電圧検出回路と、
   前記参照電圧検出回路にて前記参照電圧が立ち上がっている旨の検出結果が得られる毎に、前記出力電圧が所定の閾値に達しているか否かを検出する出力電圧検出回路と、
   前記出力電圧検出回路にて前記出力電圧が所定の閾値に達している旨の検出結果が得られたときには、前記ソフトスタート回路から前記オン／オフ制御手段に対する前記ソフトスタート用比較電圧の伝達経路を遮断するソフトスタート遮断回路と、
   を有して成ることを特徴とする電源装置。
2. 前記オン／オフ制御手段は、
   前記誤差電圧及び前記ソフトスタート用比較電圧のいずれか低い方と、所定のスロープ電圧とを比較することで、その比較結果に応じたデューティのＰＷＭ信号を生成するＰＷＭコンパレータを有して成ることを特徴とする請求項１に記載の電源装置。
3. 前記誤差電圧の上限値を設定する手段であって、前記イネーブル信号が遷移されて以後に、前記誤差電圧の上限値を段階的に高めていくクランプ回路を有して成ることを特徴とする請求項１または請求項２に記載の電源装置。
4. 前記クランプ回路は、前記ソフトスタート用比較電圧を監視し、その電圧値が上昇するにつれて、前記誤差電圧の上限値を段階的に高めていくことを特徴とする請求項３に記載の電源装置。
5. 前記クランプ回路は、ソフトスタート開始からの経過時間を監視し、所定の時間に達すると、前記誤差電圧の上限値を段階的に高めていくことを特徴とする請求項３に記載の電源装置。
6. 前記出力トランジスタに接続され、その接続ノードから前記出力電圧を出力する同期整流トランジスタをさらに有して成ることを特徴とする請求項１に記載の電源装置。
7. 一端が前記入力電圧の印加端に接続され、他端が前記出力トランジスタの一端に接続されるインダクタと；アノードが前記出力トランジスタの一端に接続され、カソードが前記出力電圧の引出端に接続されるダイオードと；一端が前記出力電圧の引出端に接続され、他端が基準電圧の印加端に接続される容量と；を有して成り、前記入力電圧を昇圧して前記出力電圧を生成することを特徴とする請求項１に記載の電源装置。
8. 一端が前記入力電圧の印加端に接続され、他端が前記出力トランジスタと前記同期整流トランジスタとの接続ノードに接続されるインダクタと；一端が前記出力電圧の引出端に接続され、他端が基準電圧の印加端に接続される容量と；を有して成り、前記入力電圧を昇圧して前記出力電圧を生成することを特徴とする請求項６に記載の電源装置。
9. 機器の電源であるバッテリと、前記バッテリの出力変換手段である電源装置と、前記電源装置により駆動される負荷回路と、を有して成る電子機器であって、前記電源装置として、請求項１〜請求項８のいずれかに記載の電源装置を備えて成ることを特徴とする電子機器。

Images