JP3699011B2 - スイッチングレギュレータ - Google Patents
スイッチングレギュレータ Download PDFInfo
- Publication number
- JP3699011B2 JP3699011B2 JP2001158930A JP2001158930A JP3699011B2 JP 3699011 B2 JP3699011 B2 JP 3699011B2 JP 2001158930 A JP2001158930 A JP 2001158930A JP 2001158930 A JP2001158930 A JP 2001158930A JP 3699011 B2 JP3699011 B2 JP 3699011B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- triangular wave
- voltage
- switch means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、スイッチングレギュレータに関し、特に、多出力の同期整流型昇圧スイッチングレギュレータに関する。
【0002】
【従来の技術】
近年、携帯電話等で代表される電池動作の携帯機器には多くの多出力の昇圧スイッチングレギュレータが内蔵されており、そのスイッチングレギュレータとしては、変換効率が高く外付け部品が少なく簡単に出力電圧値が設定できるものが望まれ、外付け部品としての整流用ショットキーダイオードを不要とし変換効率が高い同期整流型のスイッチングレギュレータが使われている。
【0003】
従来例のスイッチングレギュレータとして、図10に示す構成が知られている。図10に示すように、従来例の2出力型スイッチングレギュレータは、同じ昇圧回路2つを独立に制御する構成であり、即ち、励磁スイッチ74を断続して電源電圧が与えられる入力端子71からインダクタ75に対し励磁電流が流され、同期整流スイッチ76により同期整流が行われ、インダクタ75からの誘導電流が第1の出力端子72に接続されるコンデンサ78に供給され、入力電源電圧より出力電圧の方が高いためコンデンサ78の端子間電圧を分圧器80により下げた信号304が制御部82に帰還され、制御部82が信号304に基づき、信号301により励磁スイッチ74をパルス幅変調駆動し、信号302により同期整流スイッチ76のタイミング制御を行うとともに、同様に、励磁スイッチ83を断続して入力端子71からインダクタ84に対し励磁電流が流され、同期整流スイッチ77により同期整流が行われ、インダクタ84からの誘導電流が第2の出力端子73に接続されるコンデンサ79に供給され、コンデンサ79の端子間電圧を分圧器81により下げた信号305が制御部82に帰還され、制御部82が信号305に基づき、信号306により励磁スイッチ83をパルス幅変調駆動し、信号303により同期整流スイッチ77のタイミング制御を行うようになっている。
【0004】
【発明が解決しようとする課題】
しかし、従来の多出力の同期整流型昇圧スイッチングレギュレータは出力数と同数のインダクタを必要とし、インダクタはサイズが大きく、多くの実装面積を占有するため、携帯機器の小型化に対して大きな障害となるという問題がある。
【0005】
本発明は、かかる問題点に鑑みてなされたものであって、多出力であっても1つのインダクタしか必要とせず、実装容積を削減することができるスイッチングレギュレータを提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明のスイッチングレギュレータの構成は、一つのインダクタと、前記インダクタにパルス電流を供給する励磁スイッチ手段と、それぞれが個別の出力電圧を保持する複数のコンデンサと、前記インダクタからの誘導電流を1対1で対応する前記コンデンサに供給するための複数の同期整流スイッチ手段と、前記パルス電流が供給される度に前記複数の同期整流スイッチ手段のうちの1つが順次有効となるように前記複数の同期整流スイッチ手段を制御する制御部と、を備えることを特徴とする。
【0007】
また、前記制御部は、前記複数の同期整流スイッチ手段に1対1で対応し互いに位相が異なる複数の三角波と、前記複数の三角波に1対1で同期し前記複数の同期整流スイッチ手段を1対1で制御する複数のゲート信号と、を出力する制御信号発生器と、それぞれが互いに対応する前記三角波と前記出力電圧に基づく帰還電圧とを比較してパルス幅変調信号を出力する複数のコンパレータと、前記複数のコンパレータからの前記パルス幅変調信号の論理和信号を前記励磁スイッチ手段の制御信号として出力する論理手段と、を備え、前記論理和信号が出力されるとき、出力される前記パルス幅変調信号に対応する前記同期整流スイッチ手段のみが有効とされることを特徴とする。
【0008】
また、前記制御部は、三角波と、それぞれが前記三角波に同期し前記複数の同期整流スイッチ手段を1対1で制御する複数のゲート信号と、を出力する制御信号発生器と、それぞれが前記三角波と前記個別の出力電圧に基づく帰還電圧とを比較してパルス幅変調信号を出力する複数のコンパレータと、前記複数のコンパレータからの前記パルス幅変調信号のうちの1つを前記複数のゲート信号により選択し前記励磁スイッチ手段の制御信号として出力する論理手段と、を備え、前記選択される前記パルス幅変調信号が出力されるとき、前記選択される前記パルス幅変調信号に対応する前記同期整流スイッチ手段のみが有効とされることを特徴とする。
【0009】
また、第1の三角波と、前記第1の三角波と位相が180度異なる第2の三角波と、前記第1の三角波に同期する第1のゲート信号と、前記第2の三角波に同期する第2のゲート信号と、を発生する制御信号発生器と、一端が第1の電源に接続される一つのインダクタと、前記インダクタの他端と第2の電源との間に接続される励磁スイッチ手段と、一端が前記第2の電源に接続される第1のコンデンサと、前記インダクタの前記他端と前記第1のコンデンサの他端との間に接続される第1の同期整流スイッチ手段と、一端が前記第2の電源に接続される第2のコンデンサと、前記インダクタの前記他端と前記第2のコンデンサの他端との間に接続される第2の同期整流スイッチ手段と、前記第1のコンデンサの端子間電圧が第1の所定出力電圧となるように第1の帰還信号を出力する第1の誤差増幅器と、前記第2のコンデンサの端子間電圧が第2の所定出力電圧となるように第2の帰還信号を出力する第2の誤差増幅器と、前記第1の三角波と前記第1の帰還信号とを比較して第1のパルス幅変調信号を出力する第1のコンパレータと、前記第2の三角波と前記第2の帰還信号とを比較して第2のパルス幅変調信号を出力する第2のコンパレータと、前記第1のパルス幅変調信号と前記第2のパルス幅変調信号との論理和信号を前記励磁スイッチ手段のオンオフ制御信号として出力する論理ゲートと、を備え、前記第1のコンパレータが前記比較を行う期間に前記第1のゲート信号により前記第2の同期整流スイッチ手段がオフ状態となり、前記第2のコンパレータが前記比較を行う期間に前記第2のゲート信号により前記第1の同期整流スイッチ手段がオフ状態となることを特徴とする。
【0010】
また、三角波と、前記三角波に同期する第1のゲート信号と、前記第1のゲート信号と位相が180度異なる第2のゲート信号と、を発生する制御信号発生器と、一端が第1の電源に接続される一つのインダクタと、前記インダクタの他端と第2の電源との間に接続される励磁スイッチ手段と、一端が前記第2の電源に接続される第1のコンデンサと、前記インダクタの前記他端と前記第1のコンデンサの他端との間に接続される第1の同期整流スイッチ手段と、一端が前記第2の電源に接続される第2のコンデンサと、前記インダクタの前記他端と前記第2のコンデンサの他端との間に接続される第2の同期整流スイッチ手段と、前記第1のコンデンサの端子間電圧が第1の所定出力電圧となるように第1の帰還信号を出力する第1の誤差増幅器と、前記第2のコンデンサの端子間電圧が第2の所定出力電圧となるように第2の帰還信号を出力する第2の誤差増幅器と、前記三角波と前記第1の帰還信号とを比較して第1のパルス幅変調信号を出力する第1のコンパレータと、前記三角波と前記第2の帰還信号とを比較して第2のパルス幅変調信号を出力する第2のコンパレータと、前記第1のパルス幅変調信号と前記第2のパルス幅変調信号とを選択して前記励磁スイッチ手段のオンオフ制御信号として出力する論理ゲートと、を備え、前記第1のゲート信号により前記論理ゲートから前記第1のパルス幅変調信号が出力されるとき前記第2の同期整流スイッチ手段がオフ状態となり、前記第2のゲート信号により前記論理ゲートから前記第2のパルス幅変調信号が出力されるとき前記第1の同期整流スイッチ手段がオフ状態となることを特徴とする。
【0011】
また、前記制御信号発生器が、方形波を出力する方形波発振器と、前記方形波に同期する前記第1の三角波を出力する第1の三角波発振器と、前記方形波の反転信号を出力するインバータと、前記反転信号に同期する前記第2の三角波を出力する第2の三角波発振器と、基準電圧と前記第1の三角波の電圧とを比較して前記第1のゲート信号を出力する第1のコンパレータと、前記基準電圧と前記第2の三角波の電圧とを比較して前記第2のゲート信号を出力する第2のコンパレータと、を備えることを特徴とする。
【0012】
また、前記制御信号発生器が、方形波を出力する方形波発振器と、前記方形波に同期する前記三角波を出力する三角波発振器と、前記方形波を分周して前記第1のゲート信号として出力する分周器と、前記第1のゲート信号の反転信号を前記第2のゲート信号として出力するインバータと、を備えることを特徴とする。
【0013】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照して説明する。図1は、本発明の第1の実施の形態のスイッチングレギュレータのブロック構成図である。図1に示すように、本発明の第1の実施の形態のスイッチングレギュレータは、入力電源電圧としての高電位側電源が与えられる入力端子1と、第1の所定出力電圧を送出する出力端子2と、第2の所定出力電圧を送出する出力端子3と、インダクタ5と、入力端子1から低電位側電源VSSに対しインダクタ5に励磁電流としてのパルス電流を供給する励磁スイッチ4と、低電位側電源VSS電圧に対する出力端子2の出力電圧を保持するコンデンサ8と、低電位側電源VSS電圧に対する出力端子3の出力電圧を保持するコンデンサ9と、インダクタ5からの誘導電流を1対1で対応するコンデンサ8に供給するための同期整流スイッチ6と、インダクタ5からの誘導電流を1対1で対応するコンデンサ9に供給するための同期整流スイッチ7と、パルス電流が供給される度に同期整流スイッチ6及び同期整流スイッチ7のうちの1つが順次有効となるように同期整流スイッチ6及び同期整流スイッチ7を制御する制御部12と、入力電源電圧より出力電圧の方が高いためコンデンサ8の端子間電圧を下げて制御部12に帰還するための分圧器10と、同様にコンデンサ9の端子間電圧を下げて制御部12に帰還するための分圧器11と、を備えている。
【0014】
次に動作を説明する。励磁スイッチ4の1回目の断続動作により、入力端子1からインダクタ5に対しパルス電流が流され、同期整流スイッチ6により同期整流が行われ、インダクタ5からの誘導電流がコンデンサ8に供給され、コンデンサ8の端子間電圧を分圧器10により下げた信号104が制御部12に帰還され、制御部12が信号104に基づき、所定出力電圧となるように信号101により励磁スイッチ4をパルス幅変調駆動し、信号102により同期整流スイッチ6のタイミング制御を行った後、励磁スイッチ4の2回目の断続動作により、入力端子1からインダクタ5に対しパルス電流が流され、同期整流スイッチ7により同期整流が行われ、インダクタ5からの誘導電流がコンデンサ9に供給され、コンデンサ9の端子間電圧を分圧器11により下げた信号105が制御部12に帰還され、制御部12が信号105に基づき、所定出力電圧となるように信号101により励磁スイッチ4をパルス幅変調駆動し、信号103により同期整流スイッチ7のタイミング制御を行う。
【0015】
以上のように、共通の励磁スイッチ4の断続動作の度に、同期整流スイッチ6による同期整流と同期整流スイッチ7による同期整流とが順次交互に行われ、排他動作のために、同期整流スイッチ6による同期整流が行われるときには信号103により同期整流スイッチ7がオフ状態とされ、同期整流スイッチ7による同期整流が行われるときには信号102により同期整流スイッチ6がオフ状態とされるようになっている。
【0016】
次に、図2は、本発明の第1の実施の形態のスイッチングレギュレータの具体的な構成図である。図1及び図2における同一構成部分には同一符号を付している。
【0017】
図2に示すように、本発明の第1の実施の形態のスイッチングレギュレータは、入力端子1と、出力端子2と、出力端子3と、インダクタ5と、コンデンサ8と、コンデンサ9と、分圧器10と、分圧器11と、制御部12と、励磁スイッチ手段としてのNチャネルMOSトランジスタ14と、同期整流スイッチ手段としてのPチャネルMOSトランジスタ16と、同期整流スイッチ手段としてのPチャネルMOSトランジスタ17と、を備えている。
【0018】
分圧器10は、直列接続された抵抗20と、抵抗22と、を備え、分圧器11は、直列接続された抵抗21と、抵抗23と、を備えている。
【0019】
制御部12は、逆励磁防止手段としてのコンパレータ18と、逆励磁防止手段としてのコンパレータ19と、3入力ORゲート24と、3入力ORゲート25と、ORゲート26と、パルス幅変調コンパレータ(以下、PWM(PulseWidth Modulationの略)コンパレータと称す)27と、PWMコンパレータ28と、誤差増幅器29と、誤差増幅器30と、制御信号発生器31と、を備えている。
【0020】
PWMコンパレータ27及びPWMコンパレータ28は、それぞれ、非反転入力端と第1の反転入力端と第2の反転入力端とを有し、第1の反転入力端に与えられる電位と第2の反転入力端に与えられる電位とのうちの高い方の電位と、非反転入力端の電位とを比較し、非反転入力端の電位が、第1の反転入力端に与えられる電位と第2の反転入力端に与えられる電位とのうちの高い方の電位以上のとき、論理Hレベルを出力し、非反転入力端の電位が、第1の反転入力端に与えられる電位と第2の反転入力端に与えられる電位とのうちの高い方の電位未満のとき、論理Lレベルを出力する。
【0021】
コンデンサ8及び分圧器10が、出力端子2と低電位側電源VSSとの間に接続され、分圧器10によるコンデンサ8の端子間電圧の分圧電圧が、信号104として誤差増幅器30の非反転入力端に入力され、誤差増幅器30の反転入力端に低電位側電源VSS電圧を基準とする基準電圧V1が与えられる。
【0022】
コンデンサ9及び分圧器11が、出力端子3と低電位側電源VSSとの間に接続され、分圧器11によるコンデンサ9の端子間電圧の分圧電圧が、信号105として誤差増幅器29の非反転入力端に入力され、誤差増幅器29の反転入力端に基準電圧V1が与えられる。
【0023】
誤差増幅器30の出力端が、PWMコンパレータ28の第1の反転入力端に接続され、PWMコンパレータ28の第2の反転入力端に低電位側電源VSS電圧を基準とする基準電圧V2が与えられる。
【0024】
基準電圧V2は、出力端子2の過負荷時にPWMコンパレータ28の出力パルス幅を所定値に制限するように設定される。
【0025】
誤差増幅器29の出力端が、PWMコンパレータ27の第1の反転入力端に接続され、PWMコンパレータ27の第2の反転入力端に低電位側電源VSS電圧を基準とする基準電圧V3が与えられる。
【0026】
基準電圧V3は、出力端子3の過負荷時にPWMコンパレータ27の出力パルス幅を所定値に制限するように設定される。
【0027】
制御信号発生器31が出力する三角波106が、PWMコンパレータ28の非反転入力端に与えられる。
【0028】
制御信号発生器31が出力する三角波107が、PWMコンパレータ27の非反転入力端に与えられる。
【0029】
PWMコンパレータ28の出力端が、ORゲート26の第1の入力端と3入力ORゲート24の第1の入力端とに接続される。
【0030】
PWMコンパレータ27の出力端が、ORゲート26の第2の入力端と3入力ORゲート25の第1の入力端とに接続される。
【0031】
制御信号発生器31が出力するゲート信号109が、3入力ORゲート25の第2の入力端に与えられる。
【0032】
制御信号発生器31が出力するゲート信号108が、3入力ORゲート24の第2の入力端に与えられる。
【0033】
ORゲート26の出力端が、NチャネルMOSトランジスタ14のゲート端に接続され、NチャネルMOSトランジスタ14のソース端が、低電位側電源VSSに接続される。
【0034】
インダクタ5の一端が、入力端子1に接続され、インダクタ5の他端が、NチャネルMOSトランジスタ14のドレイン端に接続される。
【0035】
PチャネルMOSトランジスタ16のソース端が、インダクタ5の他端に接続され、PチャネルMOSトランジスタ16のドレイン端が、コンデンサ8の出力端子2側の一端に接続される。
【0036】
PチャネルMOSトランジスタ17のソース端が、インダクタ5の他端に接続され、PチャネルMOSトランジスタ17のドレイン端が、コンデンサ9の出力端子3側の一端に接続される。
【0037】
コンパレータ18の非反転入力端が、PチャネルMOSトランジスタ16のドレイン端に接続され、コンパレータ18の反転入力端が、PチャネルMOSトランジスタ16のソース端に接続され、コンパレータ18の出力端が、3入力ORゲート24の第3の入力端に接続され、3入力ORゲート24の出力端が、PチャネルMOSトランジスタ16のゲート端に接続される。
【0038】
コンパレータ18の出力は、PチャネルMOSトランジスタ16のドレイン電圧がPチャネルMOSトランジスタ16のソース電圧より高いとき論理Hレベルとなり、信号102が強制的に論理HレベルとなることでPチャネルMOSトランジスタ16がオフ状態となり、出力端子2側からインダクタ5に向かう逆流電流が防止され、PチャネルMOSトランジスタ16のドレイン電圧がPチャネルMOSトランジスタ16のソース電圧以下のとき、出力が論理Lレベルとなり信号102が有効となってPチャネルMOSトランジスタ16がオン状態になり得る状態となり、ダイオードと等価な同期整流が行われる。
【0039】
コンパレータ19の非反転入力端が、PチャネルMOSトランジスタ17のドレイン端に接続され、コンパレータ19の反転入力端が、PチャネルMOSトランジスタ17のソース端に接続され、コンパレータ19の出力端が、3入力ORゲート25の第3の入力端に接続され、3入力ORゲート25の出力端が、PチャネルMOSトランジスタ17のゲート端に接続される。
【0040】
コンパレータ19の出力は、PチャネルMOSトランジスタ17のドレイン電圧がPチャネルMOSトランジスタ17のソース電圧より高いとき論理Hレベルとなり、信号103が強制的に論理HレベルとなることでPチャネルMOSトランジスタ17がオフ状態となり、出力端子3側からインダクタ5に向かう逆流電流が防止され、PチャネルMOSトランジスタ17のドレイン電圧がPチャネルMOSトランジスタ17のソース電圧以下のとき、出力が論理Lレベルとなり信号103が有効となってPチャネルMOSトランジスタ17がオン状態になり得る状態となり、ダイオードと等価な同期整流が行われる。
【0041】
図3に示すように、制御信号発生器31は、方形波110を出力する方形波発振器32と、方形波110に同期する三角波106を出力する三角波発振器33と、方形波110の反転信号を出力するインバータ35と、反転信号に同期して三角波106と同レベル同周波数で位相が180度異なる三角波107を出力する三角波発振器36と、低電位側電源VSS電圧を基準とする基準電圧V4が反転入力端に与えられ、三角波106の電圧が非反転入力端に与えられ、三角波106に同期するゲート信号109を出力するコンパレータ34と、基準電圧V4が反転入力端に与えられ、三角波107の電圧が非反転入力端に与えられ、三角波107に同期するゲート信号108を出力するコンパレータ37と、を備えている。
【0042】
コンパレータ34及びコンパレータ37は、それぞれ、非反転入力端の電位が反転入力端の電位以上のとき出力端が論理Hレベルとなり、非反転入力端の電位が反転入力端の電位未満のとき出力端が論理Lレベルとなるので、図6に示すように、ゲート信号109の論理Hレベル期間の中心のタイミングと三角波106の高電位側ピーク点のタイミングとが同期して一致し、ゲート信号108の論理Hレベル期間の中心のタイミングと三角波107の高電位側ピーク点のタイミングとが同期して一致する。
【0043】
また、ゲート信号109の論理Lレベル期間の中心のタイミングと三角波107の高電位側ピーク点のタイミングとが同期して一致し、ゲート信号108の論理Lレベル期間の中心のタイミングと三角波106の高電位側ピーク点のタイミングとが同期して一致する。
【0044】
さらに、基準電圧V4は、三角波106及び三角波107の平均電圧値と等しく設定されるので、ゲート信号108及びゲート信号109は、互いに反転した波形となり、位相が180度異なる。
【0045】
図4に示すように、方形波発振器32は、インバータ41と、インバータ41の入力端と出力端との間に接続される帰還用の抵抗42及び圧電振動子としての水晶振動子43と、インバータ41の発振出力を波形整形して方形波110として出力するインバータ44と、を備えている。
【0046】
図5に示すように、三角波発振器33は、ゲート端に方形波110が入力されソース端に低電位側電源VSSが接続されるNチャネルMOSトランジスタ54と、高電位側電源が与えられる入力端子1側から定電流を流し込む定電流源51と、ゲート端に方形波110が入力されソース端に定電流源51からの定電流が入力されるPチャネルMOSトランジスタ52と、PチャネルMOSトランジスタ52のドレイン端とNチャネルMOSトランジスタ54のドレイン端との間に接続される抵抗53と、PチャネルMOSトランジスタ52のドレイン端と低電位側電源VSSとの間に接続されるコンデンサ55と、を備えている。
【0047】
三角波発振器36の構成は、三角波発振器33の構成と同じである。
【0048】
先ず、方形波110がローレベルとなると、NチャネルMOSトランジスタ54がオフ状態となる一方、PチャネルMOSトランジスタ52がオン状態となるため、定電流源51からの定電流によりコンデンサ55が充電され、コンデンサ55の端子間電圧が上昇する。
【0049】
次に、方形波110がハイレベルとなると、NチャネルMOSトランジスタ54がオン状態となる一方、PチャネルMOSトランジスタ52がオフ状態となるため、定電流源51からの定電流が停止し、コンデンサ55が抵抗53を介して放電され、コンデンサ55の端子間電圧が下降する。
【0050】
以上の動作を繰り返し、PチャネルMOSトランジスタ52のドレイン端から三角波106が出力される。
【0051】
次に動作を説明する。図6は、本発明の第1の実施の形態のスイッチングレギュレータの動作説明図である。
【0052】
先ず、三角波106の高電位側半周期において、基準電圧V2が通常の帰還電圧112より低く設定されているので、PWMコンパレータ28が、三角波106の電圧と誤差増幅器30から出力される帰還電圧112とを比較してパルス幅変調信号114を出力する。
【0053】
パルス幅変調信号114により、ORゲート26からオンオフ制御信号101が出力され、NチャネルMOSトランジスタ14によりインダクタ5にパルス電流が流れる。
【0054】
このとき、PチャネルMOSトランジスタ16のドレイン電圧がPチャネルMOSトランジスタ16のソース電圧より高く、パルス幅変調信号114も入力されるので、3入力ORゲート24の出力信号102は論理Hレベルとなり、PチャネルMOSトランジスタ16はオフ状態となっている。
【0055】
次に、NチャネルMOSトランジスタ14がオフした直後、インダクタ5の誘導電流によりPチャネルMOSトランジスタ16のドレイン電圧がPチャネルMOSトランジスタ16のソース電圧以下となり、信号102が論理Lレベルとなって、同期整流によりインダクタ5の誘導電流がコンデンサ8に供給され出力電圧が上昇し、信号102が論理Hレベルに戻る。
【0056】
誤差増幅器30により、信号104の電圧が基準電圧V1と等しくなるように帰還電圧112が変化し、パルス幅変調信号114のパルス幅が変化して帰還制御により出力電圧が安定化される。
【0057】
抵抗20の抵抗値をR20、抵抗22の抵抗値をR22として、出力電圧は、((R20+R22)/R20)×V1となる。
【0058】
また、PWMコンパレータ28が比較を行う期間には、論理Hレベルのゲート信号109によりPチャネルMOSトランジスタ17がオフ状態とされている。
【0059】
次に、引き続く三角波107の高電位側半周期において、基準電圧V3が通常の帰還電圧111より低く設定されているので、PWMコンパレータ27が、三角波107の電圧と誤差増幅器29から出力される帰還電圧111とを比較してパルス幅変調信号113を出力する。
【0060】
パルス幅変調信号113により、ORゲート26からオンオフ制御信号101が出力され、NチャネルMOSトランジスタ14によりインダクタ5にパルス電流が流れる。
【0061】
このとき、PチャネルMOSトランジスタ17のドレイン電圧がPチャネルMOSトランジスタ17のソース電圧より高く、パルス幅変調信号113も入力されるので、3入力ORゲート25の出力信号103は論理Hレベルとなり、PチャネルMOSトランジスタ17はオフ状態となっている。
【0062】
次に、NチャネルMOSトランジスタ14がオフした直後、インダクタ5の誘導電流によりPチャネルMOSトランジスタ17のドレイン電圧がPチャネルMOSトランジスタ17のソース電圧以下となり、信号103が論理Lレベルとなって、同期整流によりインダクタ5の誘導電流がコンデンサ9に供給され出力電圧が上昇し、信号103が論理Hレベルに戻る。
【0063】
誤差増幅器29により、信号105の電圧が基準電圧V1と等しくなるように帰還電圧111が変化し、パルス幅変調信号113のパルス幅が変化して帰還制御により出力電圧が安定化される。
【0064】
抵抗21の抵抗値をR21、抵抗23の抵抗値をR23として、出力電圧は、((R21+R23)/R21)×V1となる。
【0065】
また、PWMコンパレータ27が比較を行う期間には、論理Hレベルのゲート信号108によりPチャネルMOSトランジスタ16がオフ状態とされている。
【0066】
以上の動作が繰り返されて2系統の出力電圧が得られる。
【0067】
また、低電位側電源VSS電圧を基準として入力端子1に与えられる入力電源電圧をVin、出力電圧をVo、NチャネルMOSトランジスタ14のオン時間をTon、NチャネルMOSトランジスタ14のオフ時間をToff、インダクタ5のインダクタンスをL、スイッチング周波数即ち方形波110の周波数をfとして、出力電流が臨界電流値Ioc=((Vin×Vin)/(2×L×Vo))×((1−Vin/Vo)/f)より大きい状態(これを連続モードと称す)で動作している場合には、スイッチングレート即ちNチャネルMOSトランジスタ14のオンオフデューティは、入力電源電圧Vinと出力電圧Voとの比で決定され、Toff/(Ton+Toff)=Vin/Voとなるのであるが、本発明の第1の実施の形態のスイッチングレギュレータは、携帯機器内蔵用として出力電流値が数十μA程度であり、臨界電流に対して非常に小さい状態(これを断続モードと称す)で動作するので、1回のスイッチング毎に蓄積されるインダクタ5の電磁エネルギを負荷で消費しきれないため、NチャネルMOSトランジスタ14のオン時間は非常に短くなり、三角波106及び三角波107が互いに位相が180度シフトしているので、パルス幅変調信号114及びパルス幅変調信号113が互いの信号が無い期間に発生され、オンオフ制御信号101においてパルス幅変調信号114及びパルス幅変調信号113が重なることはない。
【0068】
以上説明したように、本発明の第1の実施の形態のスイッチングレギュレータの構成によれば、制御部12が、複数の同期整流スイッチ手段としてのPチャネルMOSトランジスタ16及びPチャネルMOSトランジスタ17に1対1で対応し互いに位相が異なる複数の三角波106及び三角波107と、複数の三角波106及び三角波107に1対1で同期しPチャネルMOSトランジスタ16及びPチャネルMOSトランジスタ17を1対1で制御する複数のゲート信号109及びゲート信号108と、を出力する制御信号発生器31と、互いに対応する三角波106と帰還電圧112と、三角波107と帰還電圧111とを比較してパルス幅変調信号114及びパルス幅変調信号113を出力する複数のPWMコンパレータ28及びPWMコンパレータ27と、複数のPWMコンパレータ28及びPWMコンパレータ27からのパルス幅変調信号114及びパルス幅変調信号113の論理和信号をNチャネルMOSトランジスタ14のオンオフ制御信号101として出力するORゲート26と、を備え、論理和信号が出力されパルス電流が供給される度に、パルス幅変調信号114に対応するPチャネルMOSトランジスタ16とパルス幅変調信号113に対応するPチャネルMOSトランジスタ17とが順次有効とされるように制御するので、多出力であっても1つのインダクタしか必要とせず、実装容積が削減されるスイッチングレギュレータを実現することができる。
【0069】
図7は、本発明の第2の実施の形態のスイッチングレギュレータの構成図であり、複数の出力系統に1対1対応する複数のパルス幅変調信号を論理ゲートにより選択するようにした構成である。
【0070】
図7に示す本発明の第2の実施の形態のスイッチングレギュレータの構成と図2に示す本発明の第1の実施の形態のスイッチングレギュレータの構成との相違部分は、制御信号発生器31を備える制御部12が、制御信号発生器61を備えANDゲート62及びANDゲート63が追加された制御部13に変更された部分であり、他の構成部分は同じであるため、同一構成部分には同一符号を付し詳細説明を省略する。
【0071】
分圧器10によるコンデンサ8の端子間電圧の分圧電圧が、信号204として誤差増幅器30の非反転入力端に入力される。
【0072】
分圧器11によるコンデンサ9の端子間電圧の分圧電圧が、信号205として誤差増幅器29の非反転入力端に入力される。
【0073】
制御信号発生器61が出力する三角波206が、PWMコンパレータ28の非反転入力端とPWMコンパレータ27の非反転入力端とに与えられる。
【0074】
PWMコンパレータ28の出力端が、ANDゲート62の第1の入力端に接続され、ANDゲート62の出力端が、ORゲート26の第1の入力端と3入力ORゲート24の第1の入力端とに接続される。
【0075】
PWMコンパレータ27の出力端が、ANDゲート63の第1の入力端に接続され、ANDゲート63の出力端が、ORゲート26の第2の入力端と3入力ORゲート25の第1の入力端とに接続される。
【0076】
制御信号発生器61が出力するゲート信号209が、ANDゲート62の第2の入力端と3入力ORゲート25の第2の入力端に与えられる。
【0077】
制御信号発生器61が出力するゲート信号208が、ANDゲート63の第2の入力端と3入力ORゲート24の第2の入力端に与えられる。
【0078】
図8に示すように、制御信号発生器61は、方形波210を出力する方形波発振器64と、方形波210に同期する三角波206を出力する三角波発振器67と、方形波210をネガティブエッジで2分周した分周信号をゲート信号209として出力する分周器65と、ゲート信号209の反転信号をゲート信号208として出力するインバータ66と、を備えている。
【0079】
図9に示すように、ゲート信号209の論理Hレベル期間の中心のタイミングと三角波206の高電位側ピーク点のタイミングとが同期して一致し、ゲート信号208の論理Lレベル期間の中心のタイミングと三角波206の高電位側ピーク点のタイミングとが同期して一致する。
【0080】
また、ゲート信号209の論理Lレベル期間の中心のタイミングと三角波206の高電位側ピーク点のタイミングとが同期して一致し、ゲート信号208の論理Hレベル期間の中心のタイミングと三角波206の高電位側ピーク点のタイミングとが同期して一致する。
【0081】
次に動作を説明する。図9は、本発明の第2の実施の形態のスイッチングレギュレータの動作説明図である。
【0082】
先ず、三角波206の1つの周期において、基準電圧V2が通常の帰還電圧212より低く設定されているので、PWMコンパレータ28が、三角波206の電圧と誤差増幅器30から出力される帰還電圧212とを比較してパルス幅変調信号214を出力するとともに、基準電圧V3が通常の帰還電圧211より低く設定されているので、PWMコンパレータ27が、三角波206の電圧と誤差増幅器29から出力される帰還電圧211とを比較してパルス幅変調信号213を出力する。
【0083】
このとき、ゲート信号209が論理Hレベル、ゲート信号208が論理Lレベルであるため、パルス幅変調信号214がANDゲート62の出力信号216となり、さらにORゲート26からオンオフ制御信号201として出力され、NチャネルMOSトランジスタ14によりインダクタ5にパルス電流が流れる。
【0084】
即ち、ANDゲート62、ANDゲート63及びORゲート26が、選択ゲートとして機能している。
【0085】
このとき、PチャネルMOSトランジスタ16のドレイン電圧がPチャネルMOSトランジスタ16のソース電圧より高く、信号216も入力されるので、3入力ORゲート24の出力信号202は論理Hレベルとなり、PチャネルMOSトランジスタ16はオフ状態となっている。
【0086】
次に、NチャネルMOSトランジスタ14がオフした直後、インダクタ5の誘導電流によりPチャネルMOSトランジスタ16のドレイン電圧がPチャネルMOSトランジスタ16のソース電圧以下となり、信号202が論理Lレベルとなって、同期整流によりインダクタ5の誘導電流がコンデンサ8に供給され出力電圧が上昇し、信号202が論理Hレベルに戻る。
【0087】
誤差増幅器30により、信号204の電圧が基準電圧V1と等しくなるように帰還電圧212が変化し、パルス幅変調信号214のパルス幅が変化して帰還制御により出力電圧が安定化される。
【0088】
抵抗20の抵抗値をR20、抵抗22の抵抗値をR22として、出力電圧は、((R20+R22)/R20)×V1となる。
【0089】
また、オンオフ制御信号201としてPWMコンパレータ28がパルス幅変調信号214を出力する期間には、論理Hレベルのゲート信号209によりPチャネルMOSトランジスタ17がオフ状態とされている。
【0090】
次に、三角波206の次の周期において、前周期と同様に、基準電圧V2が通常の帰還電圧212より低く設定されているので、PWMコンパレータ28が、三角波206の電圧と誤差増幅器30から出力される帰還電圧212とを比較してパルス幅変調信号214を出力するとともに、基準電圧V3が通常の帰還電圧211より低く設定されているので、PWMコンパレータ27が、三角波206の電圧と誤差増幅器29から出力される帰還電圧211とを比較してパルス幅変調信号213を出力する。
【0091】
このとき、ゲート信号208が論理Hレベル、ゲート信号209が論理Lレベルであるため、パルス幅変調信号213がANDゲート63の出力信号215となり、さらにORゲート26からオンオフ制御信号201として出力され、NチャネルMOSトランジスタ14によりインダクタ5にパルス電流が流れる。
【0092】
このとき、PチャネルMOSトランジスタ17のドレイン電圧がPチャネルMOSトランジスタ17のソース電圧より高く、信号215も入力されるので、3入力ORゲート25の出力信号203は論理Hレベルとなり、PチャネルMOSトランジスタ17はオフ状態となっている。
【0093】
次に、NチャネルMOSトランジスタ14がオフした直後、インダクタ5の誘導電流によりPチャネルMOSトランジスタ17のドレイン電圧がPチャネルMOSトランジスタ17のソース電圧以下となり、信号203が論理Lレベルとなって、同期整流によりインダクタ5の誘導電流がコンデンサ9に供給され出力電圧が上昇し、信号203が論理Hレベルに戻る。
【0094】
誤差増幅器29により、信号205の電圧が基準電圧V1と等しくなるように帰還電圧211が変化し、パルス幅変調信号213のパルス幅が変化して帰還制御により出力電圧が安定化される。
【0095】
抵抗21の抵抗値をR21、抵抗23の抵抗値をR23として、出力電圧は、((R21+R23)/R21)×V1となる。
【0096】
また、オンオフ制御信号201としてPWMコンパレータ27がパルス幅変調信号213を出力する期間には、論理Hレベルのゲート信号208によりPチャネルMOSトランジスタ16がオフ状態とされている。
【0097】
以上の動作が繰り返されて2系統の出力電圧が得られる。
【0098】
また、ゲート信号208及びゲート信号209は、三角波206の周期毎に反転し位相が180度シフトしているので、パルス幅変調信号213及びパルス幅変調信号214が交互に選択出力され、オンオフ制御信号201においてパルス幅変調信号213及びパルス幅変調信号214が重なることはない。
【0099】
以上説明したように、本発明の第2の実施の形態のスイッチングレギュレータの構成によれば、制御部13は、三角波206と、それぞれが三角波206に同期し複数の同期整流スイッチ手段としてのPチャネルMOSトランジスタ16及びPチャネルMOSトランジスタ17を1対1で制御する複数のゲート信号208及びゲート信号209と、を出力する制御信号発生器61と、三角波206と帰還電圧212と、三角波206と帰還電圧211とを比較してパルス幅変調信号214及びパルス幅変調信号213を出力する複数のPWMコンパレータ28及びPWMコンパレータ27と、複数のPWMコンパレータ28及びPWMコンパレータ27からのパルス幅変調信号214及びパルス幅変調信号213のうちの1つを複数のゲート信号208及びゲート信号209により選択しNチャネルMOSトランジスタ14のオンオフ制御信号201として出力するANDゲート62、ANDゲート63及びORゲート26と、を備え、選択されるパルス幅変調信号が出力されパルス電流が供給される度に、パルス幅変調信号214に対応するPチャネルMOSトランジスタ16とパルス幅変調信号213に対応するPチャネルMOSトランジスタ17とが順次有効とされるように制御するので、多出力であっても1つのインダクタしか必要せず、実装容積が削減されるスイッチングレギュレータを実現することができる。
【0100】
尚、本発明の第1及び第2の実施の形態のスイッチングレギュレータの構成は2出力型としたが、出力数分のPWMコンパレータ、三角波及びゲート信号、等を備えることにより、3出力以上に拡張することは容易である。
【0101】
【発明の効果】
本発明による効果は、多出力であっても1つのインダクタしか必要とせず、実装容積を削減することができるスイッチングレギュレータを実現することができることである。
【0102】
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のスイッチングレギュレータのブロック構成図である。
【図2】本発明の第1の実施の形態のスイッチングレギュレータの構成図である。
【図3】図2における制御信号発生器の構成図である。
【図4】図3における方形波発振器の構成図である。
【図5】図3における三角波発振器の構成図である。
【図6】本発明の第1の実施の形態のスイッチングレギュレータの動作説明図である。
【図7】本発明の第2の実施の形態のスイッチングレギュレータの構成図である。
【図8】図7における制御信号発生器の構成図である。
【図9】本発明の第2の実施の形態のスイッチングレギュレータの動作説明図である。
【図10】従来例のスイッチングレギュレータの構成図である。
【符号の説明】
1、71 入力端子
2、3、72、73 出力端子
4、74、83 励磁スイッチ
5、75、84 インダクタ
6、7、76、77 同期整流スイッチ
8、9、55、78、79 コンデンサ
10、11、80、81 分圧器
12、13、82 制御部
14、54 NチャネルMOSトランジスタ
16、17、52 PチャネルMOSトランジスタ
18、19、34、37 コンパレータ
20、21、22、23、42、53 抵抗
24、25 3入力ORゲート
26 ORゲート
27、28 PWMコンパレータ
29、30 誤差増幅器
31、61 制御信号発生器
32、64 方形波発振器
33、36、67 三角波発振器
35、41、44、66 インバータ
43 水晶振動子
51 定電流源
62、63 ANDゲート
65 分周器
Claims (7)
- 一つのインダクタと、前記インダクタにパルス電流を供給する励磁スイッチ手段と、それぞれが個別の出力電圧を保持する複数のコンデンサと、前記インダクタからの誘導電流を1対1で対応する前記コンデンサに供給するための複数の同期整流スイッチ手段と、前記パルス電流が供給される度に前記複数の同期整流スイッチ手段のうちの1つが順次有効となるように前記複数の同期整流スイッチ手段を制御する制御部と、を備えることを特徴とするスイッチングレギュレータ。
- 前記制御部は、前記複数の同期整流スイッチ手段に1対1で対応し互いに位相が異なる複数の三角波と、前記複数の三角波に1対1で同期し前記複数の同期整流スイッチ手段を1対1で制御する複数のゲート信号と、を出力する制御信号発生器と、それぞれが互いに対応する前記三角波と前記出力電圧に基づく帰還電圧とを比較してパルス幅変調信号を出力する複数のコンパレータと、前記複数のコンパレータからの前記パルス幅変調信号の論理和信号を前記励磁スイッチ手段の制御信号として出力する論理手段と、を備え、前記論理和信号が出力されるとき、出力される前記パルス幅変調信号に対応する前記同期整流スイッチ手段のみが有効とされることを特徴とする請求項1記載のスイッチングレギュレータ。
- 前記制御部は、三角波と、それぞれが前記三角波に同期し前記複数の同期整流スイッチ手段を1対1で制御する複数のゲート信号と、を出力する制御信号発生器と、それぞれが前記三角波と前記個別の出力電圧に基づく帰還電圧とを比較してパルス幅変調信号を出力する複数のコンパレータと、前記複数のコンパレータからの前記パルス幅変調信号のうちの1つを前記複数のゲート信号により選択し前記励磁スイッチ手段の制御信号として出力する論理手段と、を備え、前記選択される前記パルス幅変調信号が出力されるとき、前記選択される前記パルス幅変調信号に対応する前記同期整流スイッチ手段のみが有効とされることを特徴とする請求項1記載のスイッチングレギュレータ。
- 第1の三角波と、前記第1の三角波と位相が180度異なる第2の三角波と、前記第1の三角波に同期する第1のゲート信号と、前記第2の三角波に同期する第2のゲート信号と、を発生する制御信号発生器と、一端が第1の電源に接続される一つのインダクタと、前記インダクタの他端と第2の電源との間に接続される励磁スイッチ手段と、一端が前記第2の電源に接続される第1のコンデンサと、前記インダクタの前記他端と前記第1のコンデンサの他端との間に接続される第1の同期整流スイッチ手段と、一端が前記第2の電源に接続される第2のコンデンサと、前記インダクタの前記他端と前記第2のコンデンサの他端との間に接続される第2の同期整流スイッチ手段と、前記第1のコンデンサの端子間電圧が第1の所定出力電圧となるように第1の帰還信号を出力する第1の誤差増幅器と、前記第2のコンデンサの端子間電圧が第2の所定出力電圧となるように第2の帰還信号を出力する第2の誤差増幅器と、前記第1の三角波と前記第1の帰還信号とを比較して第1のパルス幅変調信号を出力する第1のコンパレータと、前記第2の三角波と前記第2の帰還信号とを比較して第2のパルス幅変調信号を出力する第2のコンパレータと、前記第1のパルス幅変調信号と前記第2のパルス幅変調信号との論理和信号を前記励磁スイッチ手段のオンオフ制御信号として出力する論理ゲートと、を備え、前記第1のコンパレータが前記比較を行う期間に前記第1のゲート信号により前記第2の同期整流スイッチ手段がオフ状態となり、前記第2のコンパレータが前記比較を行う期間に前記第2のゲート信号により前記第1の同期整流スイッチ手段がオフ状態となることを特徴とするスイッチングレギュレータ。
- 三角波と、前記三角波に同期する第1のゲート信号と、前記第1のゲート信号と位相が180度異なる第2のゲート信号と、を発生する制御信号発生器と、一端が第1の電源に接続される一つのインダクタと、前記インダクタの他端と第2の電源との間に接続される励磁スイッチ手段と、一端が前記第2の電源に接続される第1のコンデンサと、前記インダクタの前記他端と前記第1のコンデンサの他端との間に接続される第1の同期整流スイッチ手段と、一端が前記第2の電源に接続される第2のコンデンサと、前記インダクタの前記他端と前記第2のコンデンサの他端との間に接続される第2の同期整流スイッチ手段と、前記第1のコンデンサの端子間電圧が第1の所定出力電圧となるように第1の帰還信号を出力する第1の誤差増幅器と、前記第2のコンデンサの端子間電圧が第2の所定出力電圧となるように第2の帰還信号を出力する第2の誤差増幅器と、前記三角波と前記第1の帰還信号とを比較して第1のパルス幅変調信号を出力する第1のコンパレータと、前記三角波と前記第2の帰還信号とを比較して第2のパルス幅変調信号を出力する第2のコンパレータと、前記第1のパルス幅変調信号と前記第2のパルス幅変調信号とを選択して前記励磁スイッチ手段のオンオフ制御信号として出力する論理ゲートと、を備え、前記第1のゲート信号により前記論理ゲートから前記第1のパルス幅変調信号が出力されるとき前記第2の同期整流スイッチ手段がオフ状態となり、前記第2のゲート信号により前記論理ゲートから前記第2のパルス幅変調信号が出力されるとき前記第1の同期整流スイッチ手段がオフ状態となることを特徴とするスイッチングレギュレータ。
- 前記制御信号発生器が、方形波を出力する方形波発振器と、前記方形波に同期する前記第1の三角波を出力する第1の三角波発振器と、前記方形波の反転信号を出力するインバータと、前記反転信号に同期する前記第2の三角波を出力する第2の三角波発振器と、基準電圧と前記第1の三角波の電圧とを比較して前記第1のゲート信号を出力する第1のコンパレータと、前記基準電圧と前記第2の三角波の電圧とを比較して前記第2のゲート信号を出力する第2のコンパレータと、を備えることを特徴とする請求項4記載のスイッチングレギュレータ。
- 前記制御信号発生器が、方形波を出力する方形波発振器と、前記方形波に同期する前記三角波を出力する三角波発振器と、前記方形波を分周して前記第1のゲート信号として出力する分周器と、前記第1のゲート信号の反転信号を前記第2のゲート信号として出力するインバータと、を備えることを特徴とする請求項5記載のスイッチングレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001158930A JP3699011B2 (ja) | 2001-05-28 | 2001-05-28 | スイッチングレギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001158930A JP3699011B2 (ja) | 2001-05-28 | 2001-05-28 | スイッチングレギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002354822A JP2002354822A (ja) | 2002-12-06 |
JP3699011B2 true JP3699011B2 (ja) | 2005-09-28 |
Family
ID=19002586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001158930A Expired - Fee Related JP3699011B2 (ja) | 2001-05-28 | 2001-05-28 | スイッチングレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3699011B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4573697B2 (ja) | 2005-05-09 | 2010-11-04 | ローム株式会社 | スイッチングレギュレータ及びこれを備えた電子機器 |
DE102005028434A1 (de) * | 2005-06-17 | 2006-12-28 | Conti Temic Microelectronic Gmbh | Getaktetes Schaltnetzteil mit einer Spule |
KR101005463B1 (ko) | 2008-07-28 | 2011-01-05 | (주)제이디에이테크놀로지 | 직류/직류 변환기 및 그 구동방법 |
JP5866920B2 (ja) * | 2011-09-22 | 2016-02-24 | セイコーエプソン株式会社 | スイッチング装置及びその制御方法 |
JP6556481B2 (ja) * | 2015-03-30 | 2019-08-07 | 矢崎総業株式会社 | 電力変換装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2810574B2 (ja) * | 1992-01-22 | 1998-10-15 | シャープ株式会社 | 直流安定化電源装置 |
JPH08126314A (ja) * | 1994-10-25 | 1996-05-17 | Nissin Electric Co Ltd | 多出力制御電源装置 |
JPH11168876A (ja) * | 1997-12-03 | 1999-06-22 | Hitachi Ltd | Dc/dc変換回路 |
JPH11206111A (ja) * | 1998-01-12 | 1999-07-30 | Hitachi Ltd | Dc−dcコンバータ |
JP2000116120A (ja) * | 1998-10-07 | 2000-04-21 | Fuji Electric Co Ltd | 電力変換装置 |
US6222352B1 (en) * | 1999-05-06 | 2001-04-24 | Fairchild Semiconductor Corporation | Multiple voltage output buck converter with a single inductor |
-
2001
- 2001-05-28 JP JP2001158930A patent/JP3699011B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002354822A (ja) | 2002-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7088594B2 (en) | Resonant converter and control method thereof | |
US8102157B2 (en) | Multi-output power supply device having charge pump circuit | |
US7411316B2 (en) | Dual-input power converter and control methods thereof | |
US7443147B2 (en) | DC-DC converter with step-up and step-down control capable of varying the offset voltage of the PWM triangle | |
JP4025396B2 (ja) | スイッチング電圧レギュレータ回路およびスイッチング電圧レギュレータを制御する方法 | |
US6900620B2 (en) | Switching regulator having two or more outputs | |
US8000117B2 (en) | Buck boost function based on a capacitor bootstrap input buck converter | |
KR100927882B1 (ko) | Dc-dc 컨버터 및 dc-dc 컨버터의 제어 방법 | |
US6166527A (en) | Control circuit and method for maintaining high efficiency in a buck-boost switching regulator | |
US20190229616A1 (en) | High power charge pump with inductive elements | |
US6483721B2 (en) | Resonant power converter | |
US9041372B2 (en) | Wide output voltage range switching power converter | |
US7026800B2 (en) | Feed-forward method for improving a transient response for a DC—DC power conversion and DC—DC voltage converter utilizing the same | |
US20130328534A1 (en) | Method of controlling a power converting device and related circuit | |
US7706153B2 (en) | DC-DC Converter | |
US20040027104A1 (en) | Multiple output dc-dc converter | |
KR20090028498A (ko) | 스위칭 레귤레이터 및 그 제어 방법 | |
JP2004173460A (ja) | Dc−dcコンバータの制御方法、dc−dcコンバータ、半導体集積回路装置、及び電子機器 | |
JPH06311736A (ja) | Dc/dcコンバータ | |
US5977753A (en) | Buck regulator with plural outputs | |
JP4252269B2 (ja) | 多出力dc−dcコンバータ | |
US6307359B1 (en) | DC-DC converter powered by doubled output voltage | |
EP0793333A1 (en) | Charge pump | |
JP3574849B2 (ja) | Dc−dcコンバータ装置 | |
JP3699011B2 (ja) | スイッチングレギュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050706 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |