JP4798561B2

JP4798561B2 - スイッチング電源回路

Info

Publication number: JP4798561B2
Application number: JP2006156667A
Authority: JP
Inventors: 功真羽根; 剛志仲
Original assignee: トレックス・セミコンダクター株式会社; 株式会社ディーブイイー
Priority date: 2006-06-05
Filing date: 2006-06-05
Publication date: 2011-10-19
Anticipated expiration: 2026-06-05
Also published as: JP2007325478A; US20080007233A1; US7638994B2

Description

本発明はスイッチング電源回路に関し、特に回路に流れている電流を検出してこの電流情報をフィードバックすることで所定の出力電圧を得るものに適用して有用なものである。

スイッチング電源回路において、このスイッチング電源回路の安定性を維持するため電流フィードバック方式が汎用されている。

従来技術に係るこの種のスイッチング電源回路を図１７に示す。同図に示すように、このスイッチング電源回路は、昇圧用のスイッチング電源回路で、ＮチャンネルのＭＯＳトランジスタで形成したスイッチング手段ＳＷ１、ＰチャンネルのＭＯＳトランジスタで形成したスイッチング手段ＳＷ２及びインダクタＬを備えて直流入力電圧ＶＩＮを所定の直流出力電圧ＶＯＵＴに変換するものである。

ここで、フィードバック制御系を構成するエラーアンプ１は、予め設定した基準電圧ＶＲＥＦと直流出力電圧ＶＯＵＴを抵抗Ｒ０１，Ｒ０２で分割して得る電圧との差電圧を表す誤差信号Ｖ_errを出力する。また、前記フィードバック制御系を構成するＰＷＭコンパレータ２は、誤差信号Ｖ_errと発振回路３が出力する発振信号ＲＡＭＰとを比較して決定した所定のデューティのスイッチング信号ＳＷＳでスイッチング手段ＳＷ１乃至スイッチング手段ＳＷ２のオン／オフを制御する。さらに具体的には、前記フィードバック制御系を構成するバッファー回路４でスイッチング信号ＳＷＳに基づきスイッチング手段ＳＷ１がオンしている期間、スイッチング手段ＳＷ２がオフするようにスイッチング信号ＳＷＳ１，ＳＷＳ２を形成してスイッチング手段ＳＷ１及びスイッチング手段ＳＷ２を交互にオン／オフさせる。なお、図中Ｃ０１は出力コンデンサ，Ｃ０２はスピードアップコンデンサである。

かかるスイッチング電源回路は、制御の安定化を図るため、さらに前記フィードバック制御系に電流情報をフィードバックする電流フィードバック系を設けている。すなわち、スイッチング手段ＳＷ１に流れる電流ＩＳＷをこのスイッチング手段ＳＷ１と電流検出用抵抗Ｒ_senとの接続点の電圧を利用して電流情報信号Ｓ１１を形成し、これを差動アンプ６に供給して得る電流重畳信号Ｓ１２を加算器５で前記誤差信号Ｖ_errに加算（電流重畳信号Ｓ１２の符号はマイナスであるので実質的には減算）することにより新たな誤差信号Ｖ_err-rを得、この誤差信号Ｖ_err-rをＰＷＭコンパレータ２で発振信号ＲＡＭＰと比較する。

ここで、前記電流情報信号Ｓ１１は、非反転入力端子が接地してある差動アンプ６の反転入力端子に供給される。

ところで、かかる従来の技術ではスイッチング手段ＳＷ１に流れる電流ＩＳＷをこのスイッチング手段ＳＷ１と電流検出用抵抗Ｒ_senとの接続点の電圧を利用して電流情報信号Ｓ１１を形成し、これを差動アンプ６に供給してフィードバック制御系の加算器５に供給している。すなわち、スイッチング信号ＳＷＳ１の電流ＩＳＷを増幅器でもある差動アンプ６で増幅するようになっているため、処理スピードが遅く応答性が悪いという問題がある。この結果、特に高周波のスイッチング電源回路に適用することが困難なものとなっていた。

一方、この種のスイッチング電源回路の変換効率を改善するためには、スイッチング手段ＳＷ１及びこのスイッチング手段ＳＷ１に接続される電流検出用抵抗Ｒ_senの抵抗値を小さくする必要があるが、抵抗値が小さくなると、電流ＩＳＷによって電流検出用抵抗Ｒ_senで生じる電圧降下が小さくなる。この結果、差動アンプ６のオフセット電圧の影響が大きくなり当該スイッチング電源回路の動作が不安定になるという問題も発生する。

図１７に示す従来技術と同様に、電流フィードバック系を有するスイッチング電源回路を開示する公知の特許文献としては、他にも特許３６３６３２１号（特許文献１）を挙げることができるが、これは上述の如き、図１７に示す従来技術と同様の問題点を有する。すなわち、処理スピードが遅く応答性が悪いという問題があり、特に高周波のスイッチング電源回路に適用することが困難であるとともに、本質的に当該スイッチング電源回路の動作が不安定になるという問題を有している。

特許第３６３６３２１号公報

本発明は、上記従来技術に鑑み、回路電流に即応して迅速な応答性を確保するとともに動作の安定性も確保し得るスイッチング電源回路を提供することを目的とする。

上記目的を達成する本発明の第１の態様は、
直流出力電圧とスイッチング手段又はインダクタに流れる電流とを検出して前記スイッチング手段のオン・オフを制御するためのフィードバック制御系を有するスイッチング電源回路において、
前記電流を検出する電流検出手段と、
前記電流検出手段の出力信号である第１の電流情報信号を第１のＭＯＳトランジスタのゲートに供給するとともに前記第１のＭＯＳトランジスタのソース又はドレインに第１の抵抗を接続して得る前記第１のＭＯＳトランジスタのドレイン電流又はソース電流である電流モード信号を生成する電流モード信号生成手段と
を含み、前記電流モード信号を前記フィードバック制御系に供給するように構成した電流モード制御回路を有することを特徴とするスイッチング電源回路である。

本発明の第２の態様は、
上記第１の態様に記載するスイッチング電源回路において、
前記電流モード信号生成手段は、予め設定した基準電圧と前記直流出力電圧に基づく電圧との差電圧を表す誤差信号を出力する前記フィードバック制御系のエラーアンプの出力乃至内部に前記エラーアンプの出力のデューティ比が小さくなる方向に前記電流モード信号を付加するように構成したものであることを特徴とするスイッチング電源回路である。

本発明の第３の態様は、
上記第１又は第２の態様に記載するスイッチング電源回路において、
前記電流モード制御回路は、さらに前記第１の電流情報信号に対する第２の電流情報信号を第２のＭＯＳトランジスタのゲートに供給するとともに前記第２のＭＯＳトランジスタのソース又はドレインに第２の抵抗を接続して得る前記第２のＭＯＳトランジスタのドレイン電流又はソース電流で前記電流モード信号を補正する電流補正信号を生成する電流補正信号生成手段を含むことを特徴とするスイッチング電源回路である。

本発明の第４の態様は、
上記第３の態様に記載するスイッチング電源回路において、
前記第２の電流情報信号は、前記電流が零または零付近を示す電圧又は前記電流に応じた電圧であることを特徴するスイッチング電源回路である。

本発明の第５の態様は、
上記第３の態様に記載するスイッチング電源回路において、
前記電流補正信号生成手段は、直列に接続した第３の抵抗と第１のコンデンサとを有し、前記電流検出手段が検出した前記第１の電流情報信号を時定数に基づき遅延し、前記第３の抵抗と前記第１のコンデンサとの接続点を介して前記第２の電流情報信号として出力するように構成したことを特徴とするスイッチング電源回路である。

本発明の第６の態様は、
上記第３乃至第５の態様の何れか一つに記載するスイッチング電源回路において、
前記電流モード信号に基づき前記スイッチング手段のオン・オフを制御するスイッチング信号のオン期間が小さくなるように制御するとともに、前記電流補正信号に基づき前記スイッチング信号のオン期間が大きくなるように制御することを特徴とするスイッチング電源回路である。

本発明の第７の態様は、
上記第３乃至第６の態様の何れか一つに記載するスイッチング電源回路において
前記電流モード信号と前記電流補正信号とに基づく信号を、前記エラーアンプの出力を一方の入力とする前記フィードバック制御系のＰＷＭコンパレータの他方の入力として出力することを特徴とするスイッチング電源回路である。

本発明の第８の態様は、
上記第７の態様に記載するスイッチング電源回路において
前記電流モード信号と前記電流補正信号とに基づく信号は、前記ＰＷＭコンパレータに供給するＲＡＭＰ波に重畳して前記ＰＷＭコンパレータの他方の入力とすることを特徴とするスイッチング電源回路である。

本発明の第９の態様は、
上記第７又は第８の態様に記載するスイッチング電源回路において
前記ＰＷＭコンパレータの出力信号は、フリップフロップ回路を介して前記スイッチング手段のオン・オフを制御する制御信号となることを特徴とするスイッチング電源回路である。

本発明の第１０の態様は、
直流出力電圧とスイッチング手段又はインダクタに流れる電流とを検出して前記スイッチング手段のオン・オフを制御するフィードバック制御系を有するスイッチング電源回路において、
前記電流を検出する電流検出手段と、
前記電流検出手段の出力信号である第１の電流情報信号を第１のＭＯＳトランジスタのゲートに供給するとともに前記第１のＭＯＳトランジスタのソース又はドレインに第１の抵抗を接続して得る前記第１のＭＯＳトランジスタのドレイン電流又はソース電流である電流モード信号を生成する電流モード信号生成手段と、
前記第１の電流情報信号に対する第２の電流情報信号を第２のＭＯＳトランジスタのゲートに供給するとともに前記第２のＭＯＳトランジスタのソース又はドレインに第２の抵抗を接続して得る前記第２のＭＯＳトランジスタのドレイン電流又はソース電流で前記電流モード信号を補正する電流補正信号を生成する電流補正信号生成手段と
を含み、前記電流の値が制限電流値を超える場合に前記スイッチング手段がオフするよう前記フィードバック制御系を介して制御する電流制限回路を有することを特徴とするスイッチング電源回路である。

本発明の第１１の態様は、
上記第１０の態様に記載するスイッチング電源回路において、
前記電流モード信号と前記電流補正信号とに基づく信号を、前記制限電流値と比較する電流制限比較手段の入力段に出力することを特徴するスイッチング電源回路である。

本発明の第１２の態様は、
上記第１０又は第１１の態様に記載するスイッチング電源回路において、
前記第２の電流情報信号を前記制限電流値としたことを特徴とするスイッチング電源回路である。

本発明の第１３の態様は、
上記第３乃至第１２の態様の何れか一つに記載するスイッチング電源回路において、
前記電流モード信号生成手段及び電流補正信号生成手段はカレントミラー回路である電流重畳手段となっていることを特徴とするスイッチング電源回路である。

本発明の第１４の態様は、
上記第１３の態様に記載するスイッチング電源回路において、
前記第１の電流情報信号に基づく前記電流モード信号に対する影響が、前記第２の電流情報信号に基づく前記電流補正信号に対する影響よりも大きくなるように構成したことを特徴とするスイッチング電源回路である。

本発明の第１５の態様は、
上記第１３の態様又は第１４の態様に記載するスイッチング電源回路において、
前記電流重畳手段は、前記電流補正信号が第４のＭＯＳトランジスタのゲート及びドレインと第３のＭＯＳトランジスタのゲートとに供給されるとともに、前記電流モード信号が前記第３のＭＯＳトランジスタのドレインに供給されて出力段を構成していることを特徴とするスイッチング電源回路である。

本発明の第１６の態様は、
上記第１３の態様又は第１４の態様に記載するスイッチング電源回路において、
前記電流重畳手段は、前記電流モード信号が第４のＭＯＳトランジスタのゲート及びドレインと第３のＭＯＳトランジスタのゲートとに接続され、前記電流補正信号が前記第３のＭＯＳトランジスタのドレインに接続されて出力段を構成していることを特徴とするスイッチング電源回路である。

本発明の第１７の態様は、
上記第１３又は第１４の態様に記載するスイッチング電源回路において、
前記電流重畳手段は、前記電流補正信号が前記第４のＭＯＳトランジスタのゲート及びドレインと第５のＭＯＳトランジスタのゲートとに接続されるとともに、前記電流モード信号が前記第３のＭＯＳトランジスタのゲート及びドレインと第５のＭＯＳトランジスタのドレインと第６のＭＯＳトランジスタのゲートとに接続され、しかも前記第６のＭＯＳトランジスタのドレインで出力段を構成していることを特徴とするスイッチング電源回路である。

本発明の第１８の態様は、
第１５の態様乃至第１７の態様の何れか一つに記載するスイッチング電源回路において、
前記出力段には第４の抵抗が接続され、前記第１の抵抗と前記第４の抵抗の比によって前記電流重畳手段の出力信号のレベルを調整可能に構成したことを特徴とするスイッチング電源回路である。

本発明の第１９の態様は、
上記第１乃至第１８の態様の何れか一つに記載するスイッチング電源回路において、
前記第１のＭＯＳトランジスタ又は前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとはデプレッション型であることを特徴とするスイッチング電源回路である。

本発明の第２０の態様は、
上記第１乃至第１９の態様の何れか一つに記載するスイッチング電源回路において、
前記電流検出手段は、前記スイッチング手段に直列に接続した第５の抵抗との接続点を前記第１の電流情報信号としたことを特徴とするスイッチング電源回路である。

本発明の第２１の態様は、
上記第１乃至第１９の態様の何れか一つに記載するスイッチング電源回路において、
前記電流検出手段は、前記スイッチング手段におけるオン抵抗を介して前記スイッチング手段に接続した電流検出用スイッチング手段と、この電流検出用スイッチング手段に直列に接続した第３のコンデンサとの接続点から前記第1の電流情報信号を得るように構成したことを特徴とスイッチング電源回路である。

本発明の第２２の態様は、
上記第１乃至第１９の態様の何れか一つに記載するスイッチング電源回路において、
前記電流検出手段は、前記インダクタに直列に接続した第６の抵抗との接続点から前記第１の電流情報信号を得るように構成したことを特徴とするスイッチング電源回路である。

上記構成の本発明によれば、電流検出手段の出力信号である第１の電流情報信号を第１のＭＯＳトランジスタのゲートに供給するとともに、そのドレイン電流で形成した電流モード信号を利用して電流フィードバック系を構成している、すなわちＭＯＳトランジスタ一個で所望の電流モード信号を形成しているので、非常に高速な応答を実現し得る。

以下本発明の実施の形態を図面に基づき詳細に説明する。なお、各実施の形態におけるスイッチング電源回路の基本的な構成は図１７に示すスイッチング電源回路と同一である。そこで、図１７と同一部分には同一番号を付し、重複する説明は省略する。

＜第１の実施の形態＞
図１は本発明の第１の実施の形態に係るスイッチング電源回路を示す回路図である。同図に示すように、本形態に係るスイッチング電源回路は、電流検出手段１１及び電流モード信号生成手段１２からなる電流モード制御回路１０を有しており、この電流モード制御回路１０で電流フィードバック系を構成している。

さらに詳言すると、電流検出手段１１は、スイッチング手段ＳＷ１に直列に電流検出用抵抗Ｒ_senを接続してなり、スイッチング手段ＳＷ１と電流検出用抵抗Ｒ_senとの接続点から第１の電流情報信号Ｓ２１を得ている。

電流モード信号生成手段１２は、電流検出手段１１の出力信号である第１の電流情報信号Ｓ２１をデプレッション型で形成する第１のＭＯＳトランジスタＴＲ１のゲートに供給するとともにこの第１のＭＯＳトランジスタＴＲ１のソースに第１の抵抗Ｒ１を接続して得る第１のＭＯＳトランジスタＴＲ１のドレイン電流である電流モード信号Ｓ２２を生成する。ここで、第１のＭＯＳトランジスタＴＲ１のドレイン側はフィードバック制御系の加算器５に接続してある。そして、電流モード信号Ｓ２２は、エラーアンプ１の出力側に加算器５を介してエラーアンプ１の出力信号のディーティー比が小さくなる方向に付加するようになっている。かくして当該スイッチング電源回路におけるスイッチング手段ＳＷ１，ＳＷ２のオン・オフを制御するフィードバック制御系に対する電流フィードバック制御を行うようになっている。

かかる本形態では、電流検出手段１１の出力信号である第１の電流情報信号Ｓ２１を第１のＭＯＳトランジスタＴＲ１のゲートに供給することにより得る電流モード信号Ｓ２２を利用して所望の電流フィードバック制御を行っている。すなわち、ＭＯＳトランジスタＴＲ１一個で形成する電流モード信号２２で前記制御を行っているので、非常に高速な応答性を確保した制御とすることができる。

＜第２の実施の形態＞
図２は本発明の第２の実施の形態に係るスイッチング電源回路を示す回路図である。同図に示すように、本形態は第１の実施の形態の電流モード制御回路１０の構成を変更したものであり、その他の構成は全く同一である。そこで、図１と同一部分には同一番号を付し、重複する説明は省略する。

本形態に係る電流モード制御回路２０は、電流モード信号生成手段１２とともに電流補正信号生成手段２３を有している。電流補正信号生成手段２３は、第１の電流情報信号Ｓ２１に対する第２の電流補正信号Ｓ２３をデプレッション型で形成する第２のＭＯＳトランジスタＴＲ２のゲートに供給するとともに第２のＭＯＳトランジスタＴＲ２のソース又はドレインに第２の抵抗Ｒ２を接続して得る第２のＭＯＳトランジスタＴＲ２のドレイン電流で電流モード信号Ｓ２２を補正する電流補正信号Ｓ２４を生成する。

ここで、本形態における第２の電流補正信号Ｓ２３は第２のＭＯＳトランジスタＴＲ２のゲートを接地した状態でこのゲート電圧として得ている。すなわち電流検出用抵抗Ｒ_senの他端から得る信号を第２の電流補正信号Ｓ２３としている。この場合、第２の電流補正信号Ｓ２３は、電流ＩＳＷが零または零付近を示す電圧又は前記電流に応じた電圧である。

本形態における電流モード信号Ｓ２２は加減算器１５で減算され、電流補正信号Ｓ２４は加減算器１５に加算されるよう加減算器１５に供給される。かくしてＰＷＭコンパレータ２の出力信号であるスイッチング信号ＳＷＳは第１の電流情報信号２１に基づきそのオン期間が小さくなるように制御されるとともに、第２の電流補正信号Ｓ２３に基づきそのオン期間が大きくなるように制御される。

かかる本形態では、第１の実施の形態と同様の作用・効果とともに、当該スイッチング電源回路の負荷変動等に対してもフィードバック制御系のエラーアンプ１の出力信号である誤差信号Ｖ_errを迅速且つ適切に制御して当該スイッチング電源回路のフィードバック制御系による安定的な制御に寄与させることができる。

なお、第２の電流補正信号Ｓ２３は、上記のものに限定されず、任意の直流分が存在するものとして、この直流分を表わす信号を任意に用いることができる。したがって、第２のＭＯＳトランジスタＴＲ２のゲート電圧として供給し得る信号であれば特別な制限はない。

例えば、図３に示す電流補正信号生成手段２４を有するスイッチング電源回路を好適な変形例として挙げることができる。ここで、同図に示す電流補正信号生成手段２４は図２に示す電流補正信号生成手段２３の構成を一部変更したものである。

図３に示すように、本例における電流補正信号生成手段２４は、直列に接続した第３の抵抗Ｒ３と第１のコンデンサＣ１とを有し、電流検出手段１１が検出した第１の電流情報信号Ｓ２１を時定数に基づき遅延するとともに、第３の抵抗Ｒ３と第１のコンデンサＣ１との接続点を介して第２の電流補正信号Ｓ２３を形成し、この電流補正信号Ｓ２３を第２のＭＯＳトランジスタＴＲ２のゲートに供給するようにしたものである。

かかる本形態によれば当該スイッチング電源回路において負荷変動が生じ、スイッチング手段ＳＷ１に流れる電流ＩＳＷに変化が生じた場合には、第１の電流情報信号Ｓ２１と第２の電流補正信号Ｓ２３間に大きな差が生じてエラーアンプ１の出力信号である誤差信号Ｖ_err の変動を抑制する。

かくして当該スイッチング電源回路の安定化を図ることができる。また、その後、定常状態になった場合においては、第１の電流情報信号Ｓ２１及び第２の電流補正信号Ｓ２３間の差を小さくなくなることができるので、誤差信号Ｖ_errが過渡応答の前と同じ状態と等しくなり、このことによりエラーアンプ１の動作範囲を小さくすることができる。

＜第３の実施の形態＞
図４は本発明の第３の実施の形態に係るスイッチング電源回路を示す回路図である。同図に示すように、本形態は第２の実施の形態の電流モード制御回路２０の構成を変更したものであり、その他の構成は全く同一である。そこで、図２と同一部分には同一番号を付し、重複する説明は省略する。

本形態に係る電流モード制御回路３０は、電流モード信号生成手段１２及び電流補正信号生成手段２３をカレントミラー回路で形成した電流重畳手段としたものである。すなわち、電流補正信号Ｓ２４が第４のＭＯＳトランジスタＴＲ４のゲート及びドレインと第３のＭＯＳトランジスタＴＲ３のゲートとに供給されるとともに、電流モード信号Ｓ２２が第３のＭＯＳトランジスタＴＲ３のドレインに供給されて出力段となる電流重畳手段を構成しており、この電流重畳手段の出力段が加算器３５に接続してある。かくして、加算器３５でフィードバック制御系のエラーアンプ１の出力信号である誤差信号Ｖ_errと加算されて新たな誤差信号Ｖ_err-rとなり、ＰＷＭコンパレータ２の非反転入力端子に供給される。

ここで、電流情報信号Ｓ２１に基づく電流モード信号Ｓ２２に対する影響が、第２の電流補正信号Ｓ２３に基づく電流補正信号Ｓ２４に対する影響よりも大きくなるように構成しても良い。これは、例えば第１の抵抗Ｒ１と第２の抵抗Ｒ２との抵抗値にオフセットを設ける等、当該カレントミラー回路の回路素子の諸元を適宜選定することにより容易に実現し得る。

かかる本形態では、第２の実施の形態と同様の作用・効果を得るばかりでなく、カレントミラー回路により電流モード信号Ｓ２２と電流補正信号Ｓ２４とを容易に重畳することができる結果、電流モード信号Ｓ２２に対する電流補正信号Ｓ２４の影響を容易且つ適切に調整することができる。

図５は本形態において電流補正信号Ｓ２３を得る部分の構成を図３に示す構造のもので置き換えた場合の変形例を示す回路図である。同図に示すように、本形態においても図２の場合と同様に、電流補正信号生成手段２４で電流補正信号生成手段２３を置換することができる。

＜第４の実施の形態＞
図６は本発明の第４の実施の形態に係るスイッチング電源回路を示す回路図である。同図に示すように、本形態は図４に示す第３の実施の形態における電流重畳手段であるカレントミラー回路の構成を変更するとともに、前記電流重畳手段の出力段を直接ＰＷＭコンパレータ２の入力側に接続したものであり、その他の構成は全く同一である。そこで、図４と同一部分には同一番号を付し、重複する説明は省略する。

図６に示すように、本形態における電流モード制御回路４０を構成するカレントミラー回路は、電流補正信号Ｓ２４が第４のＭＯＳトランジスタＴＲ４のゲート及びドレインと第５のＭＯＳトランジスタＴＲ５のゲートとに供給されるとともに、電流モード信号Ｓ２２が第３のＭＯＳトランジスタＴＲ３のゲート及びドレインと第５のＭＯＳトランジスタＴＲ５のドレインと第６のＭＯＳトランジスタＴＲ６のゲートとに供給され、しかも第６のＭＯＳトランジスタＴＲ６のドレインで出力段を構成している。かかる、カレントミラー回路で重畳された電流モード信号Ｓ２２と電流補正信号Ｓ２４とに基づく信号は、前記カレントミラー回路の出力段を介してエラーアンプ１の出力を非反転入力端子の入力とするＰＷＭコンパレータ２の反転入力端子に入力される。ここで、前記第６のＭＯＳトランジスタＴＲ６のドレインと接地との間には第４の抵抗Ｒ４が接続してある。かくして、第１の抵抗Ｒ１と第４の抵抗Ｒ４との比によって当該カレントミラー回路の出力信号のレベルを調整することができる。なお、前記第４の抵抗Ｒ４の代わりにコンデンサを接続しても良い。この場合には、第１の抵抗Ｒ１と前記コンデンサとの比によって前記出力信号のレベルを調整する。

かかる本形態においても迅速且つ安定的な動作を行う電流フィードバック系を構成することができ、この電流フィードバック系で形成した制御信号でフィードバック制御系のスイッチング信号ＳＷＳを適正に制御して当該スイッチング電源回路の特に過渡特性の安定化に寄与し得る。

さらに、本形態においてはカレントミラー回路を４段構成としたので、第３乃至第６のＭＯＳトランジスタＴＲ３乃至ＴＲ６に充分な電源電圧を印加することで第１及び第２のＭＯＳトランジスタＴＲ１、ＴＲ２にこれらが飽和領域となる電圧を印加することができる。ちなみに、２段構成とした図４及び図５に示すカレントミラー回路では出力段を構成するＭＯＳトランジスタが飽和領域で動作するように他の回路からバイアス電圧乃至バイアス電流を供給することが必要になり、その分回路構成が複雑になる。

＜第５の実施の形態＞
図７は本発明の第５の実施の形態に係るスイッチング電源回路を示す回路図である。同図に示すように、本形態は図６に示す第４の実施の形態における電流重畳手段の出力信号を発振回路３の出力と重畳させてＰＷＭコンパレータ２の入力信号とするものである。その他の構成は図６に示す第４の実施の形態と全く同一である。そこで、図６と同一部分には同一番号を付し、重複する説明は省略する。

図７に示すように、カレントミラー回路で重畳された電流モード信号Ｓ２２と電流補正信号Ｓ２４とに基づく信号は、前記カレントミラー回路の出力段を介して加算器５５に供給される。一方、加算器５５には発振回路３の発振信号ＲＡＭＰも供給されている。加算器５５で加算された発振信号ＲＡＭＰとの重畳信号が、エラーアンプ１の出力を非反転入力端の入力とするＰＷＭコンパレータ２の反転入力端子に入力される。

＜第６の実施の形態＞
図８は本発明の第６の実施の形態に係るスイッチング電源回路を示す回路図である。同図に示すように、本形態は図６に示す第４の実施の形態において、バッファー回路４に供給するスイッチング信号ＳＷＳをフリップフロップ回路６７を介して得るものであり、その他の構成は図６に示す第４の実施の形態と全く同一である。そこで、図６と同一部分には同一番号を付し、重複する説明は省略する。

図６に示すように、カレントミラー回路で重畳された電流モード信号Ｓ２２と電流補正信号Ｓ２４とに基づく信号は、前記カレントミラー回路の出力段を介してエラーアンプ１の出力を反転入力端子の入力とするＰＷＭコンパレータ２の非反転入力端子に入力される。

フリップフロップ回路６７はそのセット端子にクロック発生器６６の出力信号であるクロック信号が供給されるとともに，そのリセット端子に前記ＰＷＭコンパレータ２の出力信号が供給される。かくしてＰＷＭコンパレータ２の出力信号に基づくスイッチング信号ＳＷＳがフリップフロップ回路６７のＱ出力端子から出力される。

かかる本形態においても迅速且つ安定的な動作を行う電流フィードバック系で形成した制御信号でフィードバック制御系のスイッチング信号ＳＷＳを適正に制御して当該スイッチング電源回路の特に過渡特性の安定化に寄与し得る。

＜第７の実施の形態＞
図９は本発明の第７の実施の形態に係るスイッチング電源回路を示す回路図である。同図に示すように、本形態はスイッチング手段ＳＷ１を流れる電流ＩＳＷの値が制限電流値を超える場合にスイッチング手段ＳＷ１がオフするようフィードバック制御系を介して制御する電流制限回路７０を有するものである。ただ、この電流制限回路７０は、図６乃至図８に示す電流検出手段１１及び電流モード制御回路４０を同様に有しており、これらにコンパレータ７１等を追加したものである。そこで、図６乃至図８と同一部分には同一番号を付し、重複する説明は省略する。

図９に示すように、電流モード信号Ｓ２２と電流補正信号Ｓ２４とを重畳するカレントミラー回路の出力は接地電位に対し抵抗Ｒ４で持ち上げられたコンパレータ７１の一方の入力端子に供給されるとともに、このコンパレータ７１の他方の入力端子には所定の基準電圧Ｖ_refが供給される。この結果、スイッチング手段ＳＷ１を流れる電流ＩＳＷが制限電流値を超える場合にフィードバック制御系のバッファー回路４を介してスイッチング手段ＳＷ１，ＳＷ２のオン・オフを制御する。

なお、本形態においては、電流モード制御回路４０を利用して電流制限回路を形成したが、図１乃至図５に示す電流モード制御回路１０、２０，３０等の出力信号を利用しても同様の電流制限を行うことができる。

また、電流補正信号生成手段２３の第２のＭＯＳトランジスタＴＲ２のゲートに供給する第２の電流補正信号Ｓ２３は任意である旨は前述したが、当然この第２の電流補正信号Ｓ２３を本形態における制限電流値とすることもできる。

＜第８の実施の形態＞
図１０は本発明の第８の実施の形態に係るスイッチング電源回路を示す回路図である。同図に示すように、本形態は電流検出手段８１の構成のみ変更したもので、前記第１乃至第７の実施の形態に係るスイッチング電源回路の電流モード信号生成手段１２及び電流補正信号生成手段２３，２４の何れとの組み合わせも可能である。そこで、図１乃至図９と同一部分には同一番号を付し重複する説明は省略する。

図１０に示すように、本形態における電流検出手段８１は、スイッチング手段ＳＷ１のオン抵抗を介してスイッチング手段ＳＷ１に接続した電流検出用スイッチング手段ＳＷ３と、この電流検出用スイッチング手段ＳＷ３に直列に接続した第３のコンデンサＣ３との接続点から第１の電流情報信号Ｓ２１を得るように構成してある。

この結果、本形態によれば図１等における電流検出用の電流検出用抵抗Ｒ_senを省略することができ、当該スイッチング電源回路の小型化に資することができる。

本形態においては、スイッチング手段ＳＷ１の動作タイミングに対するスイッチング手段ＳＷ３の動作タイミングを制御する制御回路８２が設けてある。この制御回路８２は、スイッチング手段ＳＷ１が確実にオンした後、スイッチング手段ＳＷ３がオンするとともに、スイッチング手段ＳＷ３が確実にオフした後、スイッチング手段ＳＷ１がオフするようにスイッチング手段ＳＷ３の動作タイミングを制御する。すなわち、スイッチング信号ＳＷＳ１の立ち上がりから若干遅延させて電流検出用スイッチング手段ＳＷ３のゲートにスイッチング信号を供給するとともに、スイッチング信号ＳＷＳ３の立ち下がりに若干先行させて電流検出用スイッチング手段ＳＷ３のゲートにスイッチング信号を供給する。

＜第９の実施の形態＞
図１１は本発明の第９の実施の形態に係るスイッチング電源回路を示す回路図である。同図に示すように、本形態は電流検出手段９１の構成のみ変更したもので、前記第１乃至第７の実施の形態に係るスイッチング電源回路の電流モード信号生成手段１２及び電流補正信号生成手段２３，２４の何れとの組み合わせも可能である。そこで、図１乃至図９と同一部分には同一番号を付し重複する説明は省略する。

図１１に示すように、電流検出手段９１は、インダクタＬに直列に接続した第６の抵抗Ｒ６との接続点から第１の電流情報信号Ｓ２１を得るとともに、電流補正信号生成手段９４は第６の抵抗Ｒ６の他端から第２の電流補正信号Ｓ２３を得るように構成してある。

なお、本形態における電流重畳手段であるカレントミラー回路は、図４乃至図５に示すカレントミラー回路の各構成要素である第１乃至第２のＭＯＳトランジスタＴＲ１，ＴＲ２をＰチャンネルのＭＯＳトランジスタＴＲ１１，ＴＲ１２に変更するとともに、第３乃至第４のＭＯＳトランジスタＴＲ３，ＴＲ４をＮチャンネルのＭＯＳトランジスタＴＲ１３，ＴＲ１４に変更して構成してある。すなわち、第１及び第３のＭＯＳトランジスタＴＲ１１，ＴＲ１３で電流モード信号生成手段９２を形成するとともに、第２及び第４のＭＯＳトランジスタＴＲ１２，ＴＲ１４で電流補正信号生成手段９４を形成している。

かかる本形態によれば、電流検出手段９１には常に電流が流れているので、容易に正確な電流情報を得ることができる。この結果、特に高周波のスイッチング電源回路の動作の安定化に寄与し得る。

＜第１０の実施の形態＞
図１２は本発明の第１０の実施の形態に係るスイッチング電源回路を示す回路図である。同図に示すように、本形態は図１１に示す第９の実施の形態に対し電流補正信号生成手段１０４の構成のみを変更したものである。そこで、図１１と同一部分には同一番号を付し重複する説明は省略する。

図１２に示すように、本形態に係る電流補正信号生成手段１０４は、インダクタＬと第６の抵抗Ｒ６との接続点に第７の抵抗Ｒ７を接続し、さらに第７の抵抗Ｒ７の他端を第４のコンデンサＣ４に接続して第７の抵抗Ｒ７と第４のコンデンサＣ４の接続点から第２の電流補正信号Ｓ２３を得るように構成してある。

なお、本形態における電流重畳手段であるカレントミラー回路は、図１１に示すものと同構成となっている。

＜他の実施の形態１＞
上記第１乃至第１０の実施の形態は何れも昇圧型のスイッチング電源回路であるが、同様の技術思想で降圧型のスイッチング電源回路を形成することも勿論可能である。一例として、図４に示すにスイッチング電源回路に対応する降圧型のスイッチング電源回路を図１３に示しておく。なお、図１３中、図４の各部と機能的に対応する部分には同一番号を付してある。

＜他の実施の形態２＞
図１４はカレントミラー回路の変形例１を示す回路図である。同図に示すカレントミラー回路は、電流モード信号Ｓ２２が第４のＭＯＳトランジスタＴＲ４のゲート及びドレインと第３のＭＯＳトランジスタＴＲ３のゲートとに接続され、電流補正信号Ｓ２４が第３のＭＯＳトランジスタＴＲ３のドレインに接続されて出力段を構成している。

すなわち、図４及び図５に示すカレントミラー回路の第３乃至第４のＭＯＳトランジスタＴＲ３，ＴＲ４が入れ替わった構造となっている。この結果、図４及び図５に示すカレントミラー回路では出力段を介して電流を引き込むのに対し、図１４の本形態の回路では出力段から電流を引き出すように機能する。

なお、図６乃至図９に示すカレントミラー回路は図１４に示す本形態のカレントミラー回路で置き換えることができる。

＜他の実施の形態３＞
図１５はカレントミラー回路の変形例２を示す回路図である。同図に示すカレントミラー回路は、図４及び図５に示すカレントミラー回路の第１乃至第２のＭＯＳトランジスタＴＲ１，ＴＲ２をＰチャンネル型で形成するとともに、第３乃至第４のＭＯＳトランジスタＴＲ３，ＴＲ４をＮチャンネル型で形成した場合の回路を示している。

一方、図１６はカレントミラー回路の変形例３を示す回路図である。同図に示すカレントミラー回路は、図１４に示すカレントミラー回路の第１乃至第２のＭＯＳトランジスタＴＲ１，ＴＲ２をＰチャンネル型で形成するとともに、第３乃至第４のＭＯＳトランジスタＴＲ３，ＴＲ４をＮチャンネル型で形成した場合の回路を示している。

すなわち、本発明において電流重畳手段を構成するカレントミラー回路はＰチャンネル型及びＮチャンネル型の何れのタイプでも実現できる。ちなみに、図４及び図５に示すカレントミラー回路は図１５に示すカレントミラー回路で置き換えることができる。また、図６乃至図９に示すカレントミラー回路は図１６に示すカレントミラー回路で置き換えることができる。

＜他の実施の形態４＞
また、本発明において電流重畳手段を構成する全てのカレントミラー回路は図４乃至図９に示す４段のカレントミラー回路で構成することもできる。

＜他の実施の形態５＞
図１乃至図１６において、第１及び第２のＭＯＳトランジスタＴＲ１，ＴＲ２は全てデプレッション型としたが、これに限るものではない。

本発明は、例えば携帯電話、パソコン等の電源回路を形成するスイッチング電源回路を製造、販売する電子機器産業分野で利用することができる。

本発明の第１の実施の形態に係るスイッチング電源回路を示す回路図である。本発明の第２の実施の形態に係るスイッチング電源回路を示す回路図である。第２の実施の形態の変形例に係るスイッチング電源回路を示す回路図である。本発明の第３の実施の形態に係るスイッチング電源回路を示す回路図である。第３の実施の形態の変形例に係るスイッチング電源回路を示す回路図である。本発明の第４の実施の形態に係るスイッチング電源回路を示す回路図である。本発明の第５の実施の形態に係るスイッチング電源回路を示す回路図である。本発明の第６の実施の形態に係るスイッチング電源回路を示す回路図である。本発明の第７の実施の形態に係るスイッチング電源回路を示す回路図である。本発明の第８の実施の形態に係るスイッチング電源回路を示す回路図である。本発明の第９の実施の形態に係るスイッチング電源回路を示す回路図である。本発明の第１０の実施の形態に係るスイッチング電源回路を示す回路図である。本発明の他の実施の形態に係る降圧型のスイッチング電源回路を示す回路図である。本発明の他の実施の形態におけるカレントミラー回路の変形例１を示す回路図である。本発明の他の実施の形態におけるカレントミラー回路の変形例２を示す回路図である。本発明の他の実施の形態におけるカレントミラー回路の変形例３を示す回路図である。従来技術に係るスイッチング電源回路を示す回路図である。

符号の説明

１エラーアンプ
２ＰＷＭコンパレータ
５，５５加算器
１０，２０，３０，４０電流モード制御回路
１１，８１，９１電流検出手段
１２，９２電流モード信号生成手段
２３，２４，３３，９４，１０４電流補正信号生成手段
６６クロック発生器
６７フリップフロップ回路

Claims

直流出力電圧とスイッチング手段又はインダクタに流れる電流とを検出して前記スイッチング手段のオン・オフを制御するためのフィードバック制御系を有するスイッチング電源回路において、
前記電流を検出する電流検出手段と、
前記電流検出手段の出力信号である第１の電流情報信号を第１のＭＯＳトランジスタのゲートに供給するとともに前記第１のＭＯＳトランジスタのソース又はドレインに第１の抵抗を接続して得る前記第１のＭＯＳトランジスタのドレイン電流又はソース電流である電流モード信号を生成する電流モード信号生成手段と
を含み、前記電流モード信号を前記フィードバック制御系に供給するように構成した電流モード制御回路を有することを特徴とするスイッチング電源回路。
請求項１に記載するスイッチング電源回路において、
前記電流モード信号生成手段は、予め設定した基準電圧と前記直流出力電圧に基づく電圧との差電圧を表す誤差信号を出力する前記フィードバック制御系のエラーアンプの出力乃至内部に前記エラーアンンプの出力のデューティ比が小さくなる方向に前記電流モード信号を付加するように構成したものであることを特徴とするスイッチング電源回路。
請求項１又は請求項２に記載するスイッチング電源回路において、
前記電流モード制御回路は、さらに前記第１の電流情報信号に対する第２の電流情報信号を第２のＭＯＳトランジスタのゲートに供給するとともに前記第２のＭＯＳトランジスタのソース又はドレインに第２の抵抗を接続して得る前記第２のＭＯＳトランジスタのドレイン電流又はソース電流で前記電流モード信号を補正する電流補正信号を生成する電流補正信号生成手段を含むことを特徴とするスイッチング電源回路。
請求項３に記載するスイッチング電源回路において、
前記第２の電流情報信号は、前記電流が零または零付近を示す電圧又は前記電流に応じた電圧であることを特徴するスイッチング電源回路。
請求項３に記載するスイッチング電源回路において、
前記電流補正信号生成手段は、直列に接続した第３の抵抗と第１のコンデンサとを有し、前記電流検出手段が検出した前記第１の電流情報信号を時定数に基づき遅延し、前記第３の抵抗と前記第１のコンデンサとの接続点を介して前記第２の電流情報信号として出力するように構成したことを特徴とするスイッチング電源回路。
請求項３乃至請求項５の何れか一つに記載するスイッチング電源回路において、
前記電流モード信号に基づき前記スイッチング手段のオン・オフを制御するスイッチング信号のオン期間が小さくなるように制御するとともに、前記電流補正信号に基づき前記スイッチング信号のオン期間が大きくなるように制御することを特徴とするスイッチング電源回路。
請求項３乃至請求項６の何れか一つに記載するスイッチング電源回路において
前記電流モード信号と前記電流補正信号とに基づく信号を、前記エラーアンプの出力を一方の入力とする前記フィードバック制御系のＰＷＭコンパレータの他方の入力として出力することを特徴とするスイッチング電源回路。
請求項７に記載するスイッチング電源回路において
前記電流モード信号と前記電流補正信号とに基づく信号は、前記ＰＷＭコンパレータに供給するＲＡＭＰ波に重畳して前記ＰＷＭコンパレータの他方の入力とすることを特徴とするスイッチング電源回路。
請求項７又は請求項８に記載するスイッチング電源回路において
前記ＰＷＭコンパレータの出力信号は、フリップフロップ回路を介して前記スイッチング手段のオン・オフを制御する制御信号となることを特徴とするスイッチング電源回路。
直流出力電圧とスイッチング手段又はインダクタに流れる電流とを検出して前記スイッチング手段のオン・オフを制御するフィードバック制御系を有するスイッチング電源回路において、
前記電流を検出する電流検出手段と、
前記電流検出手段の出力信号である第１の電流情報信号を第１のＭＯＳトランジスタのゲートに供給するとともに前記第１のＭＯＳトランジスタのソース又はドレインに第１の抵抗を接続して得る前記第１のＭＯＳトランジスタのドレイン電流又はソース電流である電流モード信号を生成する電流モード信号生成手段と、
前記第１の電流情報信号に対する第２の電流情報信号を第２のＭＯＳトランジスタのゲートに供給するとともに前記第２のＭＯＳトランジスタのソース又はドレインに第２の抵抗を接続して得る前記第２のＭＯＳトランジスタのドレイン電流又はソース電流で前記電流モード信号を補正する電流補正信号を生成する電流補正信号生成手段と
を含み、前記電流の値が制限電流値を超える場合に前記スイッチング手段がオフするよう前記フィードバック制御系を介して制御する電流制限回路を有することを特徴とするスイッチング電源回路。
請求項１０に記載するスイッチング電源回路において、
前記電流モード信号と前記電流補正信号とに基づく信号を、前記制限電流値と比較する電流制限比較手段の入力段に出力することを特徴するスイッチング電源回路。
請求項１０又は請求項１１に記載するスイッチング電源回路において、
前記第２の電流情報信号を前記制限電流値としたことを特徴とするスイッチング電源回路。
請求項３乃至請求項１２の何れか一つに記載するスイッチング電源回路において、
前記電流モード信号生成手段及び電流補正信号生成手段はカレントミラー回路である電流重畳手段となっていることを特徴とするスイッチング電源回路。
請求項１３に記載するスイッチング電源回路において、
前記第１の電流情報信号に基づく前記電流モード信号に対する影響が、前記第２の電流情報信号に基づく前記電流補正信号に対する影響よりも大きくなるように構成したことを特徴とするスイッチング電源回路。
請求項１３又は請求項１４に記載するスイッチング電源回路において、
前記電流重畳手段は、前記電流補正信号が第４のＭＯＳトランジスタのゲート及びドレインと第３のＭＯＳトランジスタのゲートとに供給されるとともに、前記電流モード信号が前記第３のＭＯＳトランジスタのドレインに供給されて出力段を構成していることを特徴とするスイッチング電源回路。
請求項１３又は請求項１４に記載するスイッチング電源回路において、
前記電流重畳手段は、前記電流モード信号が第４のＭＯＳトランジスタのゲート及びドレインと第３のＭＯＳトランジスタのゲートとに接続され、前記電流補正信号が前記第３のＭＯＳトランジスタのドレインに接続されて出力段を構成していることを特徴とするスイッチング電源回路。
請求項１３又は請求項１４に記載するスイッチング電源回路において、
前記電流重畳手段は、前記電流補正信号が前記第４のＭＯＳトランジスタのゲート及びドレインと第５のＭＯＳトランジスタのゲートとに接続されるとともに、前記電流モード信号が前記第３のＭＯＳトランジスタのゲート及びドレインと第５のＭＯＳトランジスタのドレインと第６のＭＯＳトランジスタのゲートとに接続され、しかも前記第６のＭＯＳトランジスタのドレインで出力段を構成していることを特徴とするスイッチング電源回路。
請求項１５乃至請求項１７の何れか一つに記載するスイッチング電源回路において、
前記出力段には第４の抵抗が接続され、前記第１の抵抗と前記第４の抵抗の比によって前記電流重畳手段の出力信号のレベルを調整可能に構成したことを特徴とするスイッチング電源回路。
請求項１乃至請求項１８の何れか一つに記載するスイッチング電源回路において、
前記第１のＭＯＳトランジスタ又は前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとはデプレッション型であることを特徴とするスイッチング電源回路。
請求項１乃至請求項１９の何れか一つに記載するスイッチング電源回路において、
前記電流検出手段は、前記スイッチング手段に直列に接続した第５の抵抗との接続点を前記第１の電流情報信号としたことを特徴とするスイッチング電源回路。
請求項１乃至請求項１９の何れか一つに記載するスイッチング電源回路において、
前記電流検出手段は、前記スイッチング手段におけるオン抵抗を介して前記スイッチング手段に接続した電流検出用スイッチング手段と、この電流検出用スイッチング手段に直列に接続した第３のコンデンサとの接続点から前記第1の電流情報信号を得るように構成したことを特徴とスイッチング電源回路。
請求項１乃至請求項１９の何れか一つに記載するスイッチング電源回路において、
前記電流検出手段は、前記インダクタに直列に接続した第６の抵抗との接続点から前記第１の電流情報信号を得るように構成したことを特徴とするスイッチング電源回路。