JP4525696B2

JP4525696B2 - 電源電圧低下保護回路

Info

Publication number: JP4525696B2
Application number: JP2007098444A
Authority: JP
Inventors: 雅裕山本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-04-04
Filing date: 2007-04-04
Publication date: 2010-08-18
Anticipated expiration: 2027-04-04
Also published as: JP2008259300A; US7957113B2; US20080247110A1

Description

この発明は、電源電圧保護回路に関し、特にＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）を駆動させるゲートドライバの電圧低下保護回路に関するものである。

ＭＯＳＦＥＴやＩＧＢＴを駆動させるゲートドライバは、通常、電源電圧（ＶＣＣ）が所定の電圧より低くなった場合、ＭＯＳＦＥＴやＩＧＢＴの損失増加を防止するために、出力を遮断する電源電圧低下保護機能（ＵＶ(Under Voltage)機能）を有している。

図１２は、このような電源電圧低下保護機能を有する電源電圧低下保護回路を示すもので、例えば、特許文献１に相当する構成が示されている。図１２において、１０１はコンパレータである。１０２はツェナーダイオードであり、カソード側がコンパレータ１０１の非反転入力端子に接続され、アノード側が接地されている。１０３は抵抗であり、一端が電源電圧（ＶＣＣ）を供給する回路電源１０４に接続され、他端がコンパレータ１０１の非反転入力端子に接続されている。１０５は抵抗であり、一端が回路電源１０４に接続され、他端がコンパレータ１０１の反転入力端子に接続されている。１０６は抵抗であり、一端が反転入力端子に接続され、他端が接地されている。１０７は出力遮断回路であり、コンパレータ１０１から出力されるＨ／Ｌ（High/Low）信号に基づいてゲートドライバの出力の遮断又は許可を行う。

図１３は、図１２における回路電源１０４の電源電圧が低下した場合のコンパレータ１０１の入出力波形を示す説明図である。図１３において、（ａ）はコンパレータ１０１への入力電圧波形を示し、（ｂ）はコンパレータ１０１からの出力電圧波形を示す。入力電圧波形（ａ）において、１１１は回路電源１０４の電源電圧（ＶＣＣ）を示す。１１２は、コンパレータ１０１の反転入力端子に入力されるモニター電圧（Ｖｉｎ）を示す。このモニター電圧１１２は、電源電圧１１１を抵抗１０５と抵抗１０６で分圧した電圧となる。１１３はコンパレータ１０１の非反転入力端子に入力される基準電圧（Ｖｒｅｆ）を示す。次に出力電圧波形（ｂ）において、１１４は入力電圧波形（ａ）に対してコンパレータ１０１から出力されるＨ／Ｌ信号を示す。このＨ／Ｌ信号は、非反転入力端子に入力される基準電圧及び反転入力端子に入力されるモニター電圧の大小の比較結果に応じて出力される、低電圧としてのＬ信号又は高電圧としてのＨ信号となる。

図１３に示すコンパレータ１０１の入出力波形を参照して、回路電源１０４の電源電圧１１１が低下した場合の動作について説明する。電源電圧１１１が低下していくと、モニター電圧１１２も共に低下する。コンパレータ１０１に入力されるモニター電圧１１２が基準電圧１１３よりも大きい間は、コンパレータ１０１からは、Ｈ／Ｌ信号１１４としてＬ信号が出力される。出力遮断回路１０７は、Ｌ信号が入力されている間は、ゲートドライバの出力を許可する（図１３に、出力許可領域１１５として示す。）。さらにモニター電圧１１２が低下し、基準電圧１１３に達すると、コンパレータ１０１の出力が反転して、Ｈ／Ｌ信号１１４としてＨ信号が出力される。出力遮断回路１０７は、このＨ信号が入力されている間は、ゲートドライバの出力を遮断する（図１３に、出力遮断領域１１６として示す。）。

図１４は、電源投入時などにおいて、回路電源１０４の電源電圧が除々に上昇した場合のコンパレータ１０１の入出力波形を示す説明図である。図１４において、図１３に示すものと同一又は相当するものについては同じ符号を付している。図１４において、（ａ）はコンパレータ１０１への入力電圧波形を示し、（ｂ）はコンパレータ１０１からの出力電圧波形を示す。入力電圧波形（ａ）において、１１１は回路電源１０４の電源電圧（ＶＣＣ）を示す。１１２はコンパレータ１０１の反転入力端子に入力されるモニター電圧（Ｖｉｎ）を示す。１１３はコンパレータ１０１の非反転入力端子に入力される基準電圧（Ｖｒｅｆ）を示す。次に出力電圧波形（ｂ）において、１１４は、入力電圧波形（ａ）に対してコンパレータ１０１から出力されるＨ／Ｌ信号を示す。このＨ／Ｌ信号は、非反転入力端子に入力される基準電圧及び反転入力端子に入力されるモニター電圧の大小の比較結果に応じて出力される、低電圧としてのＬ信号又は高電圧としてのＨ信号となる。

図１４に示すコンパレータ１０１の入出力波形を参照して、回路電源１０４の電源電圧１１１が除々に上昇した場合の動作について説明する。電源電圧１１１が除々に上昇していくと、モニター電圧１１２も、電源電圧１１１を抵抗１０５と抵抗１０６で分圧した電圧でもって上昇する。コンパレータ１０１に入力されるモニター電圧１１２が基準電圧１１３よりも小さい間は、コンパレータ１０１からは、Ｈ／Ｌ信号１１４としてＨ信号が出力される。出力遮断回路１０７は、Ｈ信号が入力されている間は、ゲートドライバの出力を遮断する（図１４に、出力遮断領域１１６として示す。）。さらにモニター電圧１１２が上昇し、基準電圧１１３に達すると、コンパレータ１０１の出力が反転して、Ｈ／Ｌ信号１１４としてＬ信号が出力される。出力遮断回路１０７は、このＬ信号が入力されている間は、ゲートドライバの出力を許可する（図１４に、出力許可領域１１５として示す。）。

特開平５−２０３６８４号公報（第２図）

従来の電源電圧低下保護回路は、前述したように動作して、ゲートドライバの出力の遮断又は許可を行うのである。

しかしながら、電源投入時などにおいて、電源電圧が、数十Ｖ／μｓｅｃ、例えば約５０Ｖ／μｓｅｃ程度で急峻に上昇する場合がある。このように電源電圧が急峻に上昇する場合において、前述した従来の電源電圧低下保護回路では、次のような問題が生じる。

図１５は、回路電源１０４の電源電圧が急峻に上昇した場合のコンパレータ１０１の入出力波形を示す説明図である。図１５において、図１３及び図１４に示すものと同一又は相当するものについては同一の符号を付している。図１５において、（ａ）はコンパレータ１０１への入力電圧波形を示し、（ｂ）はコンパレータ１０１からの出力電圧波形を示す。入力電圧波形（ａ）において、１１１は回路電源１０４の電源電圧（ＶＣＣ）を示す。１１２はコンパレータ１０１の反転入力端子に入力されるモニター電圧（Ｖｉｎ）を示す。１１３はコンパレータ１０１の非反転入力端子に入力される基準電圧（Ｖｒｅｆ）を示す。次に出力電圧波形（ｂ）において、１１４は入力電圧波形（ａ）に対するコンパレータ１０１から出力されるＨ／Ｌ信号を示す。このＨ／Ｌ信号は、非反転入力端子に入力される基準電圧及び反転入力端子に入力されるモニター電圧の大小の比較結果に応じて出力される、低電圧としてのＬ信号又は高電圧としてのＨ信号となる。

図１５に示すコンパレータ１０１の入出力波形を参照して、回路電源１０４の電源電圧１１１が急峻に上昇した場合の動作について説明する。電源電圧１１１の急峻な上昇に対し、電源電圧１１１を抵抗１０５と抵抗１０６で分圧した電圧であるモニター電圧１１２は、この急峻な上昇に追従する。しかしながら、基準電圧１１３は、ツェナーダイオード１０２が有するｐｎ接合部の静電容量の充電に時間を要するため、この急峻な上昇に追従できなくなる。このため、電源電圧１１１の上昇開始直後の短時間、具体的にはｐｎ接合部の静電容量の充電に要する０から数μｓｅｃの間、モニター電圧１１２が基準電圧１１３より大きくなる領域（図１５に、出力遮断不可領域１１７として示す。）が生じる。そして、この出力遮断不可領域１１７では、本来、図１４に示したように、コンパレータ１０１からＨ信号が出力され、出力遮断回路１０７がゲートドライバの出力を遮断しなければならないのであるが、コンパレータ１０１からはＬ信号が出力されてしまうので、出力遮断回路１０７がゲートドライバの出力を許可することになる。よって、正常にゲートドライバの出力の遮断ができないという問題が生じる。その結果、ゲートドライバが正常に動作しないことになる。

この発明は、上記のような課題を解消するためになされたもので、急峻な電源電圧の上昇があった場合においても、正常なゲートドライバの出力の遮断及び許可を可能にし、以って信頼性の高い電源電圧低下保護回路を提供することを目的とする。

この発明に係る電源電圧低下保護回路は、基準電圧が出力される基準電圧回路と、モニター電圧が出力されるモニター電圧回路と、前記基準電圧及び前記モニター電圧が入力され、前記基準電圧及び前記モニター電圧の比較結果に応じてＨ／Ｌ信号を出力するコンパレータを備え、前記モニター電圧の上昇速度を決める前記モニター電圧回路の時定数を、前記基準電圧の上昇速度を決める前記基準電圧回路の時定数よりも大きくしたものである。

この発明によれば、モニター電圧の上昇速度を決めるモニター電圧回路の時定数を、基準電圧の上昇速度を決める基準電圧回路の時定数よりも大きくして電源電圧低下保護回路を構成したので、モニター電圧が基準電圧に達するまでの間は、常にモニター電圧が基準電圧より小さくなる。よって、電源電圧の急峻な上昇があった場合においても、正常なゲートドライバの出力の遮断及び許可が可能となる。これにより信頼性の高い電源電圧低下保護回路を得ることができる。

実施の形態１
この発明の実施の形態１について説明する。図１はこの発明の実施の形態１に係る電源電圧低下保護回路を示す回路図である。図１において、コンパレータ１の非反転入力端子には、基準電圧回路２から出力される基準電圧（Ｖｒｅｆ）が入力されている。またコンパレータ１の反転入力端子には、モニター電圧回路３から出力されるモニター電圧（Ｖｉｎ）が入力されている。そして基準電圧に対するモニター電圧の大小の比較結果に基づいて、コンパレータ１からは、低電圧としてのＬ信号又は高電圧としてのＨ信号が、出力遮断回路４に出力される。出力遮断回路４は、このＨ／Ｌ（High/Low）信号に基づいて、ゲートドライバの出力の遮断又は許可を行う。

基準電圧回路２は、一端が電源電圧（ＶＣＣ）を供給する回路電源５に接続され、他端がコンパレータ１の非反転入力端子に接続された第１の抵抗６と、アノード側が接地され、カソード側がコンパレータ１の非反転入力端子に接続された第１のツェナーダイオード７から構成されている。

モニター電圧回路３は、一端が回路電源５に接続され、他端がコンパレータ１の反転入力端子に接続された第２の抵抗８と、一端が接地され、他端がコンパレータ１の反転入力端子に接続された第３の抵抗９と、この第３の抵抗９に並列して設けられ、カソード側を反転入力端子側、アノード側を接地側として直列接続された第２のツェナーダイオード１０と第３のツェナーダイオード１１、及び第４のツェナーダイオード１２と第５のツェナーダイオード１３から構成されている。

このような電源電圧低下保護回路において、モニター電圧回路３を構成する第２の抵抗８及び第３の抵抗９は、これら２つの抵抗から決定される合成抵抗値が、基準電圧回路２を構成する第１の抵抗６の抵抗値より大きくなるように選定される。より簡単には、第２の抵抗８及び第３の抵抗９は、第１の抵抗６より抵抗値が大きくなるように選定すればよい。また、モニター電圧回路３を構成する第２から第５のツェナーダイオード１０，１１，１２，１３は、それぞれ直列接続された第２のツェナーダイオード１０と第３のツェナーダイオード１１及び第４のツェナーダイオード１２と第５のツェナーダイオード１３から決定される降伏電圧が、モニター電圧より大きくなるように選定される。

図２は、電源投入時などにおいて、回路電源５の電源電圧が除々に上昇した場合のコンパレータ１の入出力波形を示す説明図である。図２において、（ａ）はコンパレータ１への入力電圧波形を示し、（ｂ）はコンパレータ１からの出力電圧波形を示す。入力電圧波形（ａ）において、１５は回路電源５の電源電圧（ＶＣＣ）を示す。１６はモニター電圧回路３からコンパレータ１の反転入力端子に入力されるモニター電圧（Ｖｉｎ）を示す。１７は基準電圧回路２からコンパレータ１の非反転入力端子に入力される基準電圧（Ｖｒｅｆ）を示す。次に出力電圧波形（ｂ）において、１８は入力電圧波形（ａ）に対してコンパレータ１から出力されるＨ／Ｌ信号示す。このＨ／Ｌ信号は、非反転入力端子に入力される基準電圧及び反転入力端子に入力されるモニター電圧の大小の比較結果に応じて出力される、低電圧としてのＬ信号又は高電圧としてのＨ信号となる。

図２に示すコンパレータ１の入出力波形を参照して、電源電圧１５が除々に上昇した場合の動作について説明する。以下の説明では、発明を判りやすくするため、適当な数値を織り交ぜて説明する。具体的には、電源回路５の電源電圧を１５Ｖ、第１〜第５のツェナーダイオード７，１０，１１，１２，１３の降伏電圧を６Ｖとし、第２及び第３の抵抗８，９の抵抗値は等しく、かつ合成抵抗値が第１の抵抗６より大きいものとして説明する。

電源電圧１５が除々に上昇していくと、モニター電圧１６も第２の抵抗８と第３の抵抗９で分圧した電圧で上昇する。また基準電圧１７も、電源電圧１５から第１の抵抗６を介して流入する電流により、電源電圧１５の上昇に追従して上昇する。そして、第１のツェナーダイオード７の降伏電圧６Ｖに到達すると、基準電圧１７は、電圧６Ｖで一定となる。またモニター電圧１６は、第２の抵抗８及び第３の抵抗９の分圧値であり、第２の抵抗８及び第３の抵抗９の抵抗値が等しいとすると、電源電圧１５の半分の電圧である７．５Ｖで上昇したのち一定となる。また、直列接続されたツェナーダイオードの降伏電圧は、それぞれのツェナーダイオードの降伏電圧の加算値であり、第２から第５のツェナーダイオード１０，１１，１２，１３の降伏電圧が、第１ツェナーダイオード７の降伏電圧に等しいとすると、それぞれ直列接続された第２のツェナーダイオード１０と第３のツェナーダイオード１１、及び第４のツェナーダイオード１２と第５のツェナーダイオード１３から得られる降伏電圧は１２Ｖとなる。この降伏電圧１２Ｖは、モニター電圧１６の最大値７．５Ｖより大きいので、それぞれ直列接続された第２のツェナーダイオード１０と第３のツェナーダイオード１１、及び第４のツェナーダイオード１２と第５のツェナーダイオード１３がツェナー降伏することはない。

このような電圧低下保護回路において、コンパレータ１に入力されるモニター電圧１６が基準電圧１７よりも小さい間は、コンパレータ１からは、Ｈ／Ｌ信号１８としてＨ信号が出力される。出力遮断回路４は、Ｈ信号が入力されている間は、ゲートドライバの出力を遮断する（図２に、出力遮断領域１９として示す。）。さらにモニター電圧１６が上昇し、基準電圧１７に達すると、コンパレータ１の出力が反転して、Ｈ／Ｌ信号１８としてＬ信号が出力される。この時の基準電圧１７は、第１ツェナーダイオード７の降伏電圧に等しく６Ｖである。出力遮断回路４は、このＬ信号が入力されている間は、ゲートドライバの出力を許可する（図２に、出力許可領域２０として示す。）。なおモニター電圧１６は、電源電圧１５の電圧値１５Ｖの半分の値である７．５Ｖまで上昇したのち一定となる。

このように、電源電圧１５が除々に上昇するような場合においては、図１４に示した従来の電源電圧低下保護回路の動作と同等となる。

図３は、回路電源５の電源電圧１５が急峻に上昇した場合のコンパレータ１の入出力波形を示す説明図である。図３において、図２に示したものと同一又は相当するものについては同一の符号を付している。図３において、（ａ）はコンパレータ１への入力電圧波形を示し、（ｂ）はコンパレータ１からの出力電圧波形を示す。入力電圧波形（ａ）において、１５は、回路電源５の電源電圧（ＶＣＣ）を示す。１６はコンパレータ１の反転入力端子に入力されるモニター電圧（Ｖｉｎ）を示す。１７はコンパレータ１の非反転入力端子に入力される基準電圧（Ｖｒｅｆ）を示す。次に出力電圧波形（ｂ）において、１８は入力電圧波形（ａ）に対するコンパレータ１から出力されるＨ／Ｌ信号を示す。このＨ／Ｌ信号は、非反転入力端子に入力される基準電圧及び反転入力端子に入力されるモニター電圧の大小の比較結果に応じて出力される、低電圧としてのＬ信号又は高電圧としてのＨ信号となる。

図３に示すコンパレータ１の入出力波形を参照して、回路電源５の電源電圧１５が、急峻に上昇した場合の動作について説明する。電源電圧１５が数十Ｖ／μｓｅｃ、例えば５０Ｖ／μｓｅｃ程度で急峻に上昇すると、基準電圧１７は、第１のツェナーダイオード７が有するｐｎ接合部の静電容量の充電に時間を要するため、電源電圧１５の上昇開始直後の短時間（０から数μｓｅｃの間）において、この急峻な上昇に追従できなくなる。この時の電位の上昇速度は、第１のツェナーダイオード７が有するｐｎ接合部の静電容量（Ｃｚ１）と第１のツェナーダイオード７の充電電流を決定する第１の抵抗６の抵抗値（Ｒ１）との積である時定数（τｖｒｅｆ１＝Ｒ１×Ｃｚ１）で決定される。その後、電源電圧１５が３〜４Ｖ程度まで上昇すると、第１のツェナーダイオード７が有するｐｎ接合部の静電容量が充電されるため、基準電圧１７は電源電圧１５の上昇に追従するようになり、第１のツェナーダイオード７の降伏電圧で一定となる。ここで第１のツェナーダイオード７の降伏電圧を６Ｖとすると、基準電圧１７は６Ｖで一定となる。

またモニター電圧１６も、第２から第５のツェナーダイオード１０，１１，１２，１３が有するｐｎ接合部の静電容量の充電に時間を要するために、電源電圧１５の上昇開始直後の短時間（０から数μｓｅｃの間）において、この急峻な上昇に追従できなくなる。この時の電位の上昇速度は、第２から第５のツェナーダイオード１０，１１，１２，１３が有するｐｎ接合部の静電容量（Ｃｚ２）と第２から第５のツェナーダイオード１０，１１，１２，１３の充電電流を決定する第２の抵抗８と第３の抵抗９の合成抵抗値（Ｒ２、但しＲ２＞Ｒ１）との積である時定数（τｖｒｅｆ２＝Ｒ２×Ｃｚ２）で決定される。このモニター電圧回路３の時定数（τｖｒｅｆ２）は、第２の抵抗８及び第３の抵抗９の合成抵抗値（Ｒ２）を第１の抵抗６の抵抗値（Ｒ１）より大きくしているので、基準電圧回路３の時定数（τｖｒｅｆ１）より大きくなる（τｖｒｅｆ２＞τｖｒｅｆ１）。そのため、モニター電圧回路３の電位上昇は、基準電圧回路３の電位上昇より緩やかなものになる。よって電源電圧１５の上昇開始直後においても、モニター電圧１６が基準電圧１７を上回ることはない。その後、電源電圧１５が３〜４Ｖ程度まで上昇すると、第２から第５のツェナーダイオード１０，１１，１２，１３が有するｐｎ接合部の静電容量が充電されるため、モニター電圧１６は、電源電圧１５を第２の抵抗８と第３の抵抗９で分圧した電圧で上昇したのち一定となる。第２の抵抗８及び第３の抵抗９の抵抗値が等しいとすると、電源電圧１５の半分の電圧である７．５Ｖまで上昇したのち一定となる

このように、モニター電圧１６の上昇速度の時定数（τｖｒｅｆ２＝Ｒ２×Ｃｚ２）が、基準電圧１７の上昇速度の時定数（τｖｒｅｆ１＝Ｒ１×Ｃｚ１）より大きくなるようにしてモニター電圧回路３及び基準電圧回路２を構成したので、図１５に示したような、電源電圧１５の上昇開始直後の短時間に生じる出力遮断不可領域１１７が無くなる。よって、電源電圧１５の上昇開始直後から、図３にＡとして示す、モニター電圧１６が基準電圧１７に達するまでの間は、常にモニター電圧１６が基準電圧１７より小さくなるので、コンパレータ１からは、Ｈ／Ｌ信号１８としてＨ信号が出力される。出力遮断回路４は、Ｈ信号が入力されている間は、ゲートドライバの出力を遮断する（図３に、出力遮断領域１９と記す。）。モニター電圧１６が、基準電圧１７に達した後は、モニター電圧１６が基準電圧１７より大きくなるので、コンパレータ１からは、Ｈ／Ｌ信号１８としてＬ信号が出力される。出力遮断回路４は、Ｌ信号が入力されている間は、ゲートドライバの出力を許可する（図３に、出力許可領域２０と記す。）。これにより回路電源５の電源電圧１５が急峻に上昇した場合においても、安定してゲートドライバの出力の遮断及び許可が可能となる。

この実施の形態１によれば、モニター電圧１６の上昇速度を決めるモニター電圧回路３の時定数（τｖｒｅｆ２）が、基準電圧１７の上昇速度を決める基準電圧回路２の時定数（τｖｒｅｆ１）より大きくなるようにして電源電圧低下保護回路を構成したので、回路電源５の電源電圧１５が急峻に上昇した場合においても、電源電圧１５の上昇開始直後に生じていた出力遮断不可領域１１７を無くすことができる。このため正常かつ安定したゲートドライバの出力の遮断及び許可が可能となる。これにより信頼性の高い電源電圧低下保護回路を得ることができる。

なおこの実施の形態１においては、第３の抵抗９に並列して、カソード側を反転入力端子側、アノード側を接地側として直列接続された第２のツェナーダイオード１０と第３のツェナーダイオード１１、及び第４のツェナーダイオード１２と第５のツェナーダイオード１３を用いたものを示したが、これは第１のツェナーダイオード７と同じ降伏電圧を有するツェナーダイオードを用いることを目的としたものであり、特にツェナーダイオードやその組合わせを限定しているものではない。例えば、図４に示すように、ツェナー降伏電圧がモニター電圧（Ｖｉｎ）より大きい第６のツェナーダイオード２１のみを用いて、モニター電源回路３を構成してもよい。なお、図４において、図１に示したものと同一又は相当するものには、同一の符号を付している。

また、この実施の形態１では、動作の説明の便宜を図るため、適当な数値を用いて説明したが、この発明が、特にこれらの数値を限定するものではないことは言うまでもない。これらの抵抗やツェナーダイオードは、モニター電圧１６の上昇速度を決めるモニター電圧回路３の時定数が、基準電圧１７の上昇速度を決める基準電圧回路２の時定数より大きくなるような条件を満たすように適宜選定可能である。

実施の形態２
この発明の実施の形態２について説明する。図５はこの発明の実施の形態２に係る電源電圧低下保護回路を示す回路図である。図５において、図１に示したものと同一又は相当するものには、同一の符号を付している。図５において、コンパレータ１の非反転入力端子には、基準電圧回路２から出力される基準電圧（Ｖｒｅｆ）が入力されている。またコンパレータ１の反転入力端子には、モニター電圧回路３から出力されるモニター電圧（Ｖｉｎ）が入力されている。そして基準電圧に対するモニター電圧の大小の比較結果に基づいて、コンパレータ１からは、低電圧としてのＬ信号又は高電圧としてのＨ信号が、出力遮断回路４に出力される。出力遮断回路４は、このＨ／Ｌ信号に基づいて、ゲートドライバの出力の遮断又は許可を行う。

基準電圧回路２は、一端が電源電圧（ＶＣＣ）を供給する回路電源５に接続され、他端がコンパレータ１の非反転入力端子に接続された第１の抵抗６と、アノード側が接地され、カソード側がコンパレータ１の非反転入力端子に接続された第１のツェナーダイオード７と、コンパレータ１の非反転入力端子と接地の間で直列接続された第６の抵抗２４及び第７の抵抗２５から構成されている。

モニター電圧回路３は、一端が回路電源５に接続され、他端がコンパレータ１の反転入力端子に接続された第４の抵抗２２と、一端が接地され、他端がコンパレータ１の反転入力端子に接続された第５の抵抗２３と、一端が回路電源５に接続された第８の抵抗２６と、ドレイン端子が第８の抵抗２６の他端に接続され、ゲート端子が第６の抵抗２４及び第７の抵抗２５の間に接続され、ソース端子が接地された第１のスイッチング素子としての第１のＮｃｈ型ＭＯＳトランジスタ２７と、ドレイン端子がコンパレータ１の反転入力端子に接続され、ゲート端子が第１のＮｃｈ型ＭＯＳトランジスタ２７のドレイン端子に接続され、ソース端子が接地された第２のスイッチング素子としての第２のＮｃｈ型ＭＯＳトランジスタ２８から構成されている。

このような電源電圧低下保護回路において、モニター電圧回路３を構成する第１のＮｃｈ型ＭＯＳトランジスタ２７及び第２のＮｃｈ型ＭＯＳトランジスタ２８は、電源電圧上昇時における第６の抵抗２４及び第７の抵抗２５の分圧値を受けて、第１のツェナーダイオード７の降伏電圧に達するまでは、第１のＮｃｈ型ＭＯＳトランジスタ２７がオフ状態となり、かつ第２のＮｃｈ型ＭＯＳトランジスタ２８がオン状態となるように、また第１のツェナーダイオード７の降伏電圧に達した後は、第１のＮｃｈ型ＭＯＳトランジスタ２７がオン状態となり、かつ第２のＮｃｈ型ＭＯＳトランジスタ２８がオフ状態となるように設定される。

図６は、回路電源５の電源電圧が急峻に上昇した場合のコンパレータ１の入出力波形を示す説明図である。図６において、図２に示したものと同一あるいは相当するものについては同じ符号を付している。図６において、（ａ）はコンパレータ１への入力電圧波形を示し、（ｂ）はコンパレータ１からの出力電圧波形を示す。入力電圧波形（ａ）において、１５は、回路電源５の電源電圧（ＶＣＣ）を示す。１６はコンパレータ１の反転入力端子に入力されるモニター電圧（Ｖｉｎ）を示す。１７はコンパレータ１の非反転入力端子に入力される基準電圧（Ｖｒｅｆ）を示す。次に出力電圧波形（ｂ）において、１８は入力電圧波形（ａ）に対するコンパレータ１から出力されるＨ／Ｌ信号を示す。このＨ／Ｌ信号は、非反転入力端子に入力される基準電圧及び反転入力端子に入力されるモニター電圧の大小の比較結果に応じて出力される、低電圧としてのＬ信号又は高電圧としてのＨ信号となる。

図６に示すコンパレータ１の入出力波形を参照して、回路電源５の電源電圧１５が、急峻に上昇した場合の動作について説明する。電源投入後、電源電圧１５が、数十Ｖ／μｓｅｃ程度、具体的には５０Ｖ／μｓｅｃ程度で急峻に上昇すると、基準電圧１７は、第１のツェナーダイオード７が有するｐｎ接合部の静電容量の充電に時間を要するため、電源電圧１５の上昇開始直後の短時間（０から数μｓｅｃの間）において、この急峻な上昇に追従できなくなる。この時の電位の上昇速度は、第１の抵抗６、第６の抵抗２４、第７の抵抗２５及び第１のツェナーダイオード７が有するｐｎ接合部の静電容量により決定される時定数で上昇する。その後、電源電圧１５が３〜４Ｖ程度まで上昇すると、第１のツェナーダイオード７が有するｐｎ接合部の静電容量は充電されるため、基準電圧１７は電源電圧１５の上昇に追従するようになり、第１のツェナーダイオード７の降伏電圧で一定となる。例えば、実施の形態１で示したように、第１のツェナーダイオード７の降伏電圧を６Ｖとすると、基準電圧１７はこの降伏電圧である６Ｖまで上昇したのち一定となる。

またモニター電圧１６は、電源電圧１５の上昇開始直後から第１のツェナーダイオード７の降伏電圧に達するまでの間は、第１のＮｃｈ型ＭＯＳトランジスタ２７がオフ状態となり、第２のＮｃｈ型ＭＯＳトランジスタ２８は、ゲート端子の電位が第８の抵抗２６を介して電源電圧１５に引き上げられることによりオン状態となるので、ほぼ接地電圧（０Ｖ）となる。そのためモニター電圧１６が、基準電圧１７より大きくなることはない。そして第１のツェナーダイオード７が降伏電圧に達した後は、第１のＮｃｈ型ＭＯＳトランジスタ２７がオン状態となり、第２のＮｃｈ型ＭＯＳトランジスタ２８は、ゲート端子の電位がほぼ接地電圧（０Ｖ）となることによりオフ状態となるので、モニター電圧１６は、電源電圧１５を第４の抵抗２２と第５の抵抗２３で分圧した電圧でもって上昇する。例えば、実施の形態１で示したように、第４の抵抗２２と第５の抵抗２３を等しいとし、電源電圧１５を定常状態において１５Ｖとした場合、モニター電圧１６は電源電圧１５の半分の値である７．５Ｖまで上昇したのち一定となる。

このように、電源電圧１５の上昇開始直後から第１のツェナーダイオード７の降伏電圧に達するまでの間は、第１のＮｃｈ型ＭＯＳトランジスタ２７をオフ状態とし、かつ第２のＮｃｈ型ＭＯＳトランジスタ２８をオン状態とすることにより、図１５に示したような、電源電圧１５の上昇開始直後の短時間において生じる出力遮断不可領域１１７が無くなる。よって、電源電圧１５の上昇開始直後から、図６にＡとして示す、モニター電圧１６が基準電圧１７に達するまでの間は、常にモニター電圧１６が基準電圧１７より小さくなるので、コンパレータ１からは、Ｈ／Ｌ信号１８としてＨ信号が出力される。出力遮断回路４は、Ｈ信号が入力されている間は、ゲートドライバの出力を遮断する（図６に、出力遮断領域１９と記す。）。モニター電圧１６が、基準電圧１７に達した後は、モニター電圧１６が基準電圧１７より大きくなるので、コンパレータ１からは、Ｈ／Ｌ信号１８としてＬ信号が出力される。出力遮断回路４は、Ｌ信号が入力されている間は、ゲートドライバの出力を許可する（図６に、出力許可領域２０と記す。）。これにより回路電源５の電源電圧が急峻に上昇した場合においても、安定してゲートドライバの出力を遮断及び許可が可能となる。

なお以上の説明では、回路電源５の電源電圧が急峻に上昇した場合について説明したが、回路電源５の電源電圧が除々に上昇した場合についても、基準電圧１７は、図２に示したように電源電圧１５の上昇に遅延なく追従するので、モニター電圧１６が基準電圧１７より大きくなることは無く、安定してゲートドライバの出力を遮断及び許可が可能となる。

この実施の形態２によれば、電源電圧１５の上昇開始直後から第１のツェナーダイオード７の降伏電圧に達するまでの間は、第１のＮｃｈ型ＭＯＳトランジスタ２７がオフ状態となり、かつ第２のＮｃｈ型ＭＯＳトランジスタ２８がオン状態となるようにして、また第１のツェナーダイオード７が降伏電圧に達した後は、第１のＮｃｈ型ＭＯＳトランジスタ２７がオン状態となり、かつ第２のＮｃｈ型ＭＯＳトランジスタ２８がオフ状態となるようにして電源電圧低下保護回路を構成したので、回路電源５の電源電圧が急峻に上昇した場合においても、電源電圧１５の上昇開始直後の短時間において生じていた遮断不可領域１１７を無くすことができる。このため、正常なゲートドライバの出力の遮断及び許可が可能となる。これにより信頼性の高い電源電圧低下保護回路を得ることができる。

実施の形態３
実施の形態２によれば、電源電圧１５の上昇開始直後の短時間に生じる出力遮断不可領域１１７を無くすために、電源電圧１５の上昇開始直後から第１のツェナーダイオード７の降伏電圧に達するまでの間は、第１のＮｃｈ型ＭＯＳトランジスタ２７がオフ状態となり、かつ第２のＮｃｈ型ＭＯＳトランジスタ２８がオン状態となるようにして、また第１のツェナーダイオード７が降伏電圧に達した後は、第１のＮｃｈ型ＭＯＳトランジスタ２７がオン状態となり、かつ第２のＮｃｈ型ＭＯＳトランジスタ２８がオフ状態となるようにして電源電圧低下保護回路を構成したものを示したが、図７に示すように、第１のＮｃｈ型ＭＯＳトランジスタ２７に替えて第１のＮＰＮ型トランジスタ２９を用い、第２のＮｃｈ型ＭＯＳトランジスタ２８に替えて第２のＮＰＮ型トランジスタ３０を用いてもよい。この場合、第１のＮＰＮ型トランジスタ２９は、コレクタ端子が第８の抵抗２６に接続され、ベース端子が第６の抵抗２４及び第７の抵抗２５の間に接続され、エミッタ端子が接地される。また第２のＮＰＮ型トランジスタ３０は、コレクタ端子がコンパレータ１の反転入力端子に接続され、ベース端子が第１のＮＰＮ型トランジスタ２９のコレクタ端子に接続され、エミッタ端子が接地される。その他の構成については、実施の形態２における図５に示したものと同一又は相当するものであり、同一の符号を付して、説明は省略する。

図７において、実施の形態２と動作が相違する点は、電源電圧上昇時において、電源電圧１５の上昇開始直後から第１のツェナーダイオード７の降伏電圧に達するまでの間は、第１のＮＰＮ型トランジスタ２９がオフ状態となり、かつ第２のＮＰＮ型トランジスタ３０がオン状態となるように、また第１のツェナーダイオード７の降伏電圧に達した後は、第１のＮＰＮ型トランジスタ２９がオン状態となり、かつ第２のＮＰＮ型トランジスタ３０がオフ状態となるようにしていることである。その他の構成及び動作については、実施の形態２で示したものと同じであり、ここでの説明は省略する。

この実施の形態３によれば、実施の形態２と同じ効果を奏することができる。

実施の形態４
この発明の実施の形態４について説明する。図８はこの発明の実施の形態４に係る電源電圧低下保護回路を示す回路図である。図８において、実施の形態２で示した図５と、回路構成で相違する点は、図５における第２のＮｃｈ型ＭＯＳトランジスタ２８を無くして、ソース端子が電源電圧を供給する回路電源５に接続され、ゲート端子が第１のＮｃｈ型ＭＯＳトランジスタ２７のドレイン端子に接続され、ドレイン端子が第４の抵抗２２の一端に接続された第３のスイッチング素子としての第１のＰｃｈ型ＭＯＳトランジスタ３１を新たに追加したことである。その他の構成については、実施の形態２における図５に示したものと同一又は相当するものであり、同一の符号を付して、説明は省略する。

このような電源電圧低下保護回路において、モニター電圧回路３を構成する第１のＮｃｈ型ＭＯＳトランジスタ２７及び第１のＰｃｈ型ＭＯＳトランジスタ３１は、電源電圧上昇時における第６の抵抗２４及び第７の抵抗２５の分圧値を受けて、第１のツェナーダイオード７の降伏電圧に達するまでは、第１のＮｃｈ型ＭＯＳトランジスタ２７がオフ状態となり、かつ第１のＰｃｈ型ＭＯＳトランジスタ３１がオフ状態となるように、また第１のツェナーダイオード７の降伏電圧に達した後は、第１のＮｃｈ型ＭＯＳトランジスタ２７がオン状態となり、かつ第１のＰｃｈ型ＭＯＳトランジスタ３１がオン状態となるように設定される。

図９は、回路電源５の電源電圧が急峻に上昇した場合のコンパレータ１の入出力波形を示す説明図である。図９において、図６に示したものと同一あるいは相当するものについては同じ符号を付している。図９において、（ａ）はコンパレータ１への入力電圧波形を示し、（ｂ）はコンパレータ１からの出力電圧波形を示す。入力電圧波形（ａ）において、１５は回路電源５の電源電圧（ＶＣＣ）を示す。１６はコンパレータ１の反転入力端子に入力されるモニター電圧（Ｖｉｎ）を示す。１７はコンパレータ１の非反転入力端子に入力される基準電圧（Ｖｒｅｆ）を示す。次に出力電圧波形（ｂ）において、１８は入力電圧波形（ａ）に対するコンパレータ１から出力されるＨ／Ｌ信号を示す。このＨ／Ｌ信号は、非反転入力端子に入力される基準電圧及び反転入力端子に入力されるモニター電圧の大小の比較結果に応じて出力される、低電圧としてのＬ信号又は高電圧としてのＨ信号となる。

図９に示すコンパレータ１の入出力波形を参照して、回路電源５の電源電圧１５が、急峻に上昇した場合の動作について説明する。電源投入後、電源電圧１５が、数十Ｖ／μｓｅｃ程度、具体的には５０Ｖ／μｓｅｃ程度で急峻に上昇すると、基準電圧１７は、第１のツェナーダイオード７が有するｐｎ接合部の静電容量の充電に時間を要するため、電源電圧１５の上昇開始直後の短時間（０から数μｓｅｃの間）において、この急峻な上昇に追従できなくなる。この時の電位の上昇速度は、第１の抵抗６、第６の抵抗２４、第７の抵抗２５及び第１のツェナーダイオード７が有するｐｎ接合部の静電容量により決定される時定数で上昇する。その後電源電圧１５が３〜４Ｖ程度まで上昇すると、第１のツェナーダイオード７が有するｐｎ接合部の静電容量は充電されるため、基準電圧１７は電源電圧１５の上昇に追従するようになり、第１のツェナーダイオード７の降伏電圧まで上昇したのち一定となる。例えば、実施の形態１で示したように、第１のツェナーダイオード７の降伏電圧を６Ｖとすると、基準電圧１７はこの降伏電圧である６Ｖまで上昇したのち一定となる。

またモニター電圧１６は、電源電圧１５の上昇開始直後から第１のツェナーダイオード７の降伏電圧に達するまでの間は、第１のＮｃｈ型ＭＯＳトランジスタ２７がオフ状態となり、第１のＰｃｈ型ＭＯＳトランジスタ３１は、ゲート端子の電位が第８の抵抗２６を介して電源電圧１５に引き上げられることによりオフ状態となるので、接地電圧（０Ｖ）となる。そのためモニター電圧１６が基準電圧１７より大きくなることはない。そして第１のツェナーダイオード７が降伏電圧に達した後は、第１のＮｃｈ型ＭＯＳトランジスタ２７がオン状態となり、かつ第１のＰｃｈ型ＭＯＳトランジスタ３１が、ゲート端子の電位が接地電圧（０Ｖ）となることによりオン状態となるので、モニター電圧１６は、電源電圧１５を第４の抵抗２２と第５の抵抗２３で分圧した電圧でもって上昇する。例えば、実施の形態１で示したように、第４の抵抗２２と第５の抵抗２３を等しいとし、電源電圧１５を定常状態において１５Ｖとした場合、モニター電圧１６は電源電圧１５の半分の値である７．５Ｖまで上昇したのち一定となる。

このように、電源電圧１５の上昇開始直後から第１のツェナーダイオード７の降伏電圧に達するまでの間は、第１のＮｃｈ型ＭＯＳトランジスタ２７をオフ状態とし、かつ第１のＰｃｈ型ＭＯＳトランジスタ３１をオフ状態とすることにより、図１５に示したような、電源電圧１５の上昇開始直後の短時間において生じる出力遮断不可領域１１７が無くなる。よって、電源電圧１５の上昇開始直後から、図９にＡとして示す、モニター電圧１６が基準電圧１７に達するまでの間は、常にモニター電圧１６が基準電圧１７より小さくなるので、コンパレータ１からは、Ｈ／Ｌ信号１８としてＨ信号が出力される。出力遮断回路４は、Ｈ信号が入力されている間は、ゲートドライバの出力を遮断する（図９に、出力遮断領域１９として示す。）。モニター電圧１６が、基準電圧１７に達した後は、モニター電圧１６が基準電圧１７より大きくなるので、コンパレータ１からは、Ｈ／Ｌ信号１８としてＬ信号が出力される。出力遮断回路４は、Ｌ信号が入力されている間は、ゲートドライバの出力を許可する（図９に、出力許可領域２０として示す。）。これにより回路電源５の電源電圧が急峻に上昇した場合においても、安定してゲートドライバの出力を遮断及び許可が可能となる。

この実施の形態４によれば、電源電圧１５の上昇開始直後から第１のツェナーダイオード７の降伏電圧に達するまでの間は、第１のＮｃｈ型ＭＯＳトランジスタ２７がオフ状態となり、かつ第１のＰｃｈ型ＭＯＳトランジスタ３１がオフ状態となるようにして、また第１のツェナーダイオード７が降伏電圧に達した後は、第１のＮｃｈ型ＭＯＳトランジスタ２７がオン状態となり、かつ第１のＰｃｈ型ＭＯＳトランジスタ３１がオン状態となるようにして電源電圧低下保護回路を構成したので、回路電源５の電源電圧が急峻に上昇した場合においても、電源電圧１５の上昇開始直後の短時間において生じていた遮断不可領域１１７を無くすことができる。このため、正常なゲートドライバの出力の遮断及び許可が可能となる。これにより信頼性の高い電源電圧低下保護回路を得ることができる。

実施の形態５
この発明の実施の形態５について説明する。図１０はこの発明の実施の形態５に係る電源電圧低下保護回路を示す回路図である。図１０において、実施の形態２で示した図５と、回路構成で相違する点は、図５における第２のＮｃｈ型ＭＯＳトランジスタ２８を無くして、ドレイン端子が電源電圧（ＶＣＣ）を供給する回路電源５に接続され、ゲート端子が第１のＮｃｈ型ＭＯＳトランジスタ２７のドレイン端子に接続され、ソース端子がコンパレータ１の非反転入力端子に接続された第４のスイッチング素子としての第３のＮｃｈ型ＭＯＳトランジスタ３２を新たに追加したことである。その他の構成については、実施の形態２における図５に示したものと同一又は相当するものであり、同一の符号を付して、説明は省略する。

これにより、基準電圧回路２は、一端が回路電源５に接続され、他端がコンパレータ１の非反転入力端子に接続された第１の抵抗６と、アノード側が接地され、カソード側がコンパレータ１の非反転入力端子に接続された第１のツェナーダイオード７と、コンパレータ１の非反転入力端子と接地の間で直列接続された第６の抵抗２４及び第７の抵抗２５と、一端が回路電源５に接続された第８の抵抗２６と、ドレイン端子が第８の抵抗２６の他端に接続され、ゲート端子が第６の抵抗２４及び第７の抵抗２５の間に接続され、ソース端子が接地された第１のＮｃｈ型ＭＯＳトランジスタ２７と、ドレイン端子が回路電源５に接続され、ゲート端子が第１のＮｃｈ型ＭＯＳトランジスタ２７のドレイン端子に接続され、ソース端子がコンパレータ１の非反転入力端子に接続された第３のＮｃｈ型ＭＯＳトランジスタ３２から構成されることになる。

またモニター電圧回路３は、一端が回路電源５に接続され、他端がコンパレータ１の反転入力端子に接続された第４の抵抗２２と、一端が接地され、他端がコンパレータ１の反転入力端子に接続された第５の抵抗２３から構成される。

このような電源電圧低下保護回路において、基準電圧回路２を構成する第１のＮｃｈ型ＭＯＳトランジスタ２７及び第３のＮｃｈ型ＭＯＳトランジスタ３２は、電源電圧上昇時における第６の抵抗２４及び第７の抵抗２５の分圧値を受けて、第１のツェナーダイオード７の降伏電圧に達するまでは、第１のＮｃｈ型ＭＯＳトランジスタ２７がオフ状態となり、かつ第３のＮｃｈ型ＭＯＳトランジスタ３２がオン状態となるように、また第１のツェナーダイオード７の降伏電圧に達した後は、第１のＮｃｈ型ＭＯＳトランジスタ２７がオン状態となり、かつ第３のＮｃｈ型ＭＯＳトランジスタ３２がオフ状態となるように設定される。

図１１は、回路電源５の電源電圧が急峻に上昇した場合のコンパレータ１の入出力波形を示す説明図である。図１１において、図６に示したものと同一あるいは相当するものについては同じ符号を付している。図１１において、（ａ）はコンパレータ１への入力電圧波形を示し、（ｂ）はコンパレータ１からの出力電圧波形を示す。入力電圧波形（ａ）において、１５は回路電源５の電源電圧（ＶＣＣ）を示す。１６はコンパレータ１の反転入力端子に入力されるモニター電圧（Ｖｉｎ）を示す。１７はコンパレータ１の非反転入力端子に入力される基準電圧（Ｖｒｅｆ）を示す。次に出力電圧波形（ｂ）において、１８は入力電圧波形（ａ）に対するコンパレータ１から出力されるＨ／Ｌ信号である。このＨ／Ｌ信号は、非反転入力端子に入力される基準電圧及び反転入力端子に入力されるモニター電圧の大小の比較結果に応じて出力される、低電圧としてのＬ信号又は高電圧としてのＨ信号となる。

図１１に示すコンパレータ１の入出力波形を参照して、回路電源５の電源電圧１５が、急峻に上昇した場合の動作について説明する。電源投入後、電源電圧１５が、数十Ｖ／μｓｅｃ程度、具体的には５０Ｖ／μｓｅｃ程度で急峻に上昇すると、基準電圧回路２からコンパレータ１の非反転入力端子に入力される基準電圧１７は、第１のツェナーダイオード７が有するｐｎ接合部の静電容量の充電に時間を要するため、電源電圧１５の上昇開始直後の短時間（０から数μｓｅｃ）において、この急峻な上昇に追従できなくなる。この時の電位の上昇速度は、第１のツェナーダイオード７の静電容量、第１の抵抗６、第６の抵抗２４及び第７の抵抗２５から決定される時定数で上昇する。しかしながら、ここで電源電圧１５の上昇開始直後から第１のツェナーダイオード７の降伏電圧に達するまでの間は、第１のＮｃｈ型ＭＯＳトランジスタ２７がオフ状態となり、かつ第３のＮｃｈ型ＭＯＳトランジスタ３２は、ゲート端子の電位が第８の抵抗２６を介して電源電圧１５に引き上げられることによりオン状態となるので、第１のツェナーダイオード７が有するｐｎ接合部の静電容量は直接かつ急速に充電されることになる。そのため、電源電圧１５の上昇開始直後であっても、基準電圧１７は、電源電圧１５の急峻な上昇に遅延することなく追従するようになる。よってモニター電圧１６が基準電圧１７より大きくなることはない。そして第１のツェナーダイオード７が降伏電圧に達した後は、第１のＮｃｈ型ＭＯＳトランジスタ２７がオン状態となり、かつ第３のＮｃｈ型ＭＯＳトランジスタ３２は、ゲート端子の電位が接地電圧（０Ｖ）となることによりオフ状態となる。そして基準電圧１７は、第１のツェナーダイオード７の降伏電圧で一定となる。例えば、実施の形態１で示したように、第１のツェナーダイオード７の降伏電圧を６Ｖとすると、基準電圧１７は、この降伏電圧である６Ｖまで基準電圧１５の上昇にほぼ沿って上昇したのち一定となる。

またモニター電圧１６は、電源電圧１５を第４の抵抗２２と第５の抵抗２３で分圧した電圧でもって、電源電圧１５に遅延することなく上昇する。例えば、実施の形態１で示したように、第４の抵抗２２と第５の抵抗２３を等しいとし、電源電圧１５を定常状態において１５Ｖとした場合、モニター電圧は、電源電圧１５の半分の値である７．５Ｖまで上昇したのち一定となる。

このように、電源電圧１５の上昇開始直後から第１のツェナーダイオード７の降伏電圧に達するまでの間は、第１のＮｃｈ型ＭＯＳトランジスタ２７をオフ状態として、かつ第３のＮｃｈ型ＭＯＳトランジスタ３２をオン状態とすることにより、第１のツェナーダイオード７が有するｐｎ接合部の静電容量が直接かつ急速に充電されるので、図１５に示したような、電源電圧１５の上昇開始直後の短時間において生じる出力遮断不可領域１１７が無くなる。よって、電源電圧１５の上昇開始直後から、図１１にＡとして示す、モニター電圧１６が基準電圧１７に達するまでの間は、常にモニター電圧１６が基準電圧１７より小さくなるので、コンパレータ１からは、Ｈ／Ｌ信号１８としてＨ信号が出力される。出力遮断回路４は、Ｈ信号が入力されている間は、ゲートドライバの出力を遮断する（図１１に、出力遮断領域１９として示す。）。モニター電圧１６が、基準電圧１７に達した後は、モニター電圧１６が基準電圧１７より大きくなるので、コンパレータ１からは、Ｈ／Ｌ信号１８としてＬ信号が出力される。出力遮断回路４は、Ｌ信号が入力されている間は、ゲートドライバの出力を許可する（図１１に、出力許可領域２０として示す。）。これにより回路電源５の電源電圧（ＶＣＣ）が急峻に上昇した場合においても、安定してゲートドライバの出力を遮断及び許可が可能となる。

なお以上の説明では、回路電源５の電源電圧が急峻に上昇した場合について説明したが、回路電源５の電源電圧が除々に上昇した場合についても、基準電圧１７は、電源電圧１５の上昇に遅延なく追従するので、モニター電圧１６が基準電圧１７より大きくなることは無く、安定してゲートドライバの出力を遮断及び許可が可能となる。

この実施の形態５によれば、電源電圧１５の上昇開始直後から第１のツェナーダイオード７の降伏電圧に達するまでの間は、第１のＮｃｈ型ＭＯＳトランジスタ２７がオフ状態となり、かつ第３のＮｃｈ型ＭＯＳトランジスタ３２がオン状態となるようにして、また第１のツェナーダイオード７が降伏電圧に達した後は、第１のＮｃｈ型ＭＯＳトランジスタ２７がオン状態となり、かつ第３のＮｃｈ型ＭＯＳトランジスタ３２がオフ状態となるようにして電源電圧低下保護回路を構成したので、回路電源５の電源電圧が急峻に上昇した場合においても、電源電圧１５の上昇開始直後の短時間において生じていた遮断不可領域１１７を無くすことができる。このため、正常なゲートドライバの出力の遮断及び許可が可能となる。これにより信頼性の高い電源電圧低下保護回路を得ることができる。

なお、実施の形態２から５によれば、オン又はオフ状態を実現させるスイッチング素子として、Ｎｃｈ型ＭＯＳトランジスタ、Ｐｃｈ型ＭＯＳトランジスタ及びＮＰＮ型トランジスタを用いたものを示したが、これはあくまで一例を示したものであり、第６の抵抗２４及び第７の抵抗２５の分圧値に基づいて、各実施の形態で示したように動作するスイッチング素子なら何を用いてもよいことは言うまでも無く、当然この発明の範囲に属するものであり、この発明に係る効果を奏することができる。

この発明の実施の形態１に係る電源電圧低下保護回路を示す回路図である。この発明の実施の形態１に係る電源電圧低下保護回路の回路電源の電源電圧が除々に上昇した場合におけるコンパレータの入出力波形を示す説明図である。この発明の実施の形態１に係る電源電圧低下保護回路の回路電源の電源電圧が急峻に上昇した場合におけるコンパレータの入出力波形を示す説明図である。この発明の実施の形態１に係る電源電圧低下保護回路の他の例を示す回路図である。この発明の実施の形態２に係る電源電圧低下保護回路を示す回路図である。この発明の実施の形態２に係る電源電圧低下保護回路の回路電源の電源電圧が急峻に上昇した場合におけるコンパレータの入出力波形を示す説明図である。この発明の実施の形態３に係る電源電圧低下保護回路を示す回路図である。この発明の実施の形態４に係る電源電圧低下保護回路を示す回路図である。この発明の実施の形態４に係る電源電圧低下保護回路の回路電源の電源電圧が急峻に上昇した場合におけるコンパレータの入出力波形を示す説明図である。この発明の実施の形態５に係る電源電圧低下保護回路を示す回路図である。この発明の実施の形態５に係る電源電圧低下保護回路の回路電源の電源電圧が急峻に上昇した場合におけるコンパレータの入出力波形を示す説明図である。従来の電源電圧低下保護回路を示す回路図である。従来の電源電圧低下保護回路の回路電源の電源電圧が低下した場合におけるコンパレータの入出力波形を示す説明図である。従来の電源電圧低下保護回路の回路電源の電源電圧が除々に上昇した場合におけるコンパレータの入出力波形を示す説明図である。従来の電源電圧低下保護回路の回路電源の電源電圧が急峻に上昇した場合におけるコンパレータの入出力波形を示す説明図である。

符号の説明

１コンパレータ、２基準電圧回路、３モニター電圧回路、４出力遮断回路、５回路電源、６第１の抵抗、７第１のツェナーダイオード、８第２の抵抗、９第３の抵抗、１０第２のツェナーダイオード、１１第３のツェナーダイオード、１２第４のツェナーダイオード、１３第５のツェナーダイオード、１５電源電圧（ＶＣＣ）、１６モニター電圧（Ｖｉｎ）、１７基準電圧（Ｖｒｅｆ）、１８Ｈ／Ｌ信号、１９出力遮断領域、２０出力許可領域、２１第６のツェナーダイオード

Claims

基準電圧が出力される基準電圧回路と、
モニター電圧が出力されるモニター電圧回路と、
前記基準電圧及び前記モニター電圧が入力され、前記基準電圧及び前記モニター電圧の比較結果に応じてＨ／Ｌ信号を出力するコンパレータを備えた電源電圧低下保護回路において、
前記モニター電圧の上昇速度を決める前記モニター電圧回路の時定数を、前記基準電圧の上昇速度を決める前記基準電圧回路の時定数よりも大きくしたことを特徴とする電源電圧低下保護回路。
請求項１に記載の電源電圧低下保護回路において、
前記基準電圧回路は、一端が電源電圧を供給する回路電源に接続され、他端が前記コンパレータの非反転入力端子に接続された第１の抵抗と、アノード側が接地され、カソード側が前記コンパレータの非反転入力端子に接続された第１のツェナーダイオードを備え、
前記モニター電圧回路は、一端が前記回路電源に接続され、他端が前記コンパレータの反転入力端子に接続された第２の抵抗と、一端が接地され、他端が前記コンパレータの反転入力端子に接続された第３の抵抗と、前記第３の抵抗９に並列して設けられ、カソード側を反転入力端子側、アノード側を接地側として直列接続された第２のツェナーダイオード１０及び第３のツェナーダイオード１１、並びに第４のツェナーダイオード１２及び第５のツェナーダイオード１３を備え、
前記第２の抵抗及び前記第３の抵抗の抵抗値は等しく、かつ前記第１の抵抗の抵抗値より大きく設定され、
前記第２のツェナーダイオード１０及び前記第３のツェナーダイオード１１、並びに前記第４のツェナーダイオード１２及び第５のツェナーダイオード１３は、前記第１のツェナーダイオードと同じ降伏電圧であることを特徴とする電源電圧低下保護回路。
請求項１に記載の電源電圧低下保護回路において、
前記基準電圧回路は、一端が電源電圧を供給する回路電源に接続され、他端が前記コンパレータの非反転入力端子に接続された第１の抵抗と、アノード側が接地され、カソード側が前記コンパレータの非反転入力端子に接続された第１のツェナーダイオードを備え、
前記モニター電圧回路は、一端が前記回路電源に接続され、他端が前記コンパレータの反転入力端子に接続された第２の抵抗と、一端が接地され、他端が前記コンパレータの反転入力端子に接続された第３の抵抗と、この第３の抵抗に並列して、カソード側が反転入力端子側、アノード側が接地側として設けられた第６のツェナーダイオードを備え、
前記第２の抵抗及び前記第３の抵抗から決定される合成抵抗値が、前記第１の抵抗６の抵抗値より大きく設定され、かつ前記第６のツェナーダイオードの降伏電圧が、前記モニター電圧の最大値より大きく設定されることを特徴とする電源電圧低下保護回路。
基準電圧が出力される基準電圧回路と、
モニター電圧が出力されるモニター電圧回路と、
前記基準電圧及び前記モニター電圧が入力され、前記基準電圧及び前記モニター電圧の比較結果に応じてＨ／Ｌ信号を出力するコンパレータを備えた電源電圧低下保護回路において、
前記基準電圧回路は、一端が電源電圧を供給する回路電源に接続され、他端が前記コンパレータの非反転入力端子に接続された第１の抵抗と、アノード側が接地され、カソード側が前記コンパレータの非反転入力端子に接続された第１のツェナーダイオードと、前記コンパレータの非反転入力端子と接地の間で直列接続された第６の抵抗及び第７の抵抗を備え、
前記モニター電圧回路は、一端が前記回路電源に接続され、他端が前記コンパレータの反転入力端子に接続された第４の抵抗と、一端が接地され、他端が前記コンパレータの反転入力端子に接続された第５の抵抗と、一端が前記回路電源に接続された第８の抵抗と、
前記第８の抵抗の他端と接地の間に設けられ、前記第６の抵抗及び前記第７の抵抗の分圧値に基づいてオン／オフ動作する第１のスイッチング素子と、前記コンパレータの反転入力端子と接地の間に設けられ、前記第１のスイッチング素子のオン／オフ動作に基づいてオン／オフ動作する第２のスイッチング素子を備え、
前記基準電圧が、前記第１のツェナーダイオードの降伏電圧に達するまでは、前記第１のスイッチング素子がオフ状態となり、かつ前記第２のスイッチング素子がオン状態となり、また前記第１のツェナーダイオードの降伏電圧に達した後は、前記第１のスイッチング素子がオン状態となり、かつ前記第２のスイッチング素子がオフ状態となることを特徴とする電源電圧低下保護回路。
請求項４に記載の電源電圧低下保護回路において、
前記第１のスイッチング素子は、ドレイン端子が前記第８の抵抗に接続され、ゲート端子が前記第６の抵抗及び前記第７の抵抗の間に接続され、ソース端子が接地された第１のＮｃｈ型ＭＯＳトランジスタであり、
前記第２のスイッチング素子は、ドレイン端子が前記コンパレータの反転入力端子に接続され、ゲート端子が前記第１のＮｃｈ型ＭＯＳトランジスタのドレイン端子に接続され、ソース端子が接地された第２のＮｃｈ型ＭＯＳトランジスタであることを特徴とする電源電圧低下保護回路。
請求項４に記載の電源電圧低下保護回路において、
前記第１のスイッチング素子は、コレクタ端子が前記第８の抵抗に接続され、ベース端子が前記第６の抵抗及び前記第７の抵抗の間に接続され、エミッタ端子が接地された第１のＮＰＮ型トランジスタであり、
前記第２のスイッチング素子は、コレクタ端子が前記コンパレータの反転入力端子に接続され、ベース端子が前記第１のＮＰＮ型トランジスタのコレクタ端子に接続され、エミッタ端子が接地された第２のＮＰＮ型トランジスタであることを特徴とする電源電圧低下保護回路。
基準電圧が出力される基準電圧回路と、
モニター電圧が出力されるモニター電圧回路と、
前記基準電圧及び前記モニター電圧が入力され、前記基準電圧及び前記モニター電圧の比較結果に応じてＨ／Ｌ信号を出力するコンパレータを備えた電源電圧低下保護回路において、
前記基準電圧回路は、一端が電源電圧を供給する回路電源に接続され、他端が前記コンパレータの非反転入力端子に接続された第１の抵抗と、アノード側が接地され、カソード側が前記コンパレータの非反転入力端子に接続された第１のツェナーダイオードと、前記コンパレータの非反転入力端子と接地の間で直列接続された第６の抵抗及び第７の抵抗を備え、
前記モニター電圧回路は、一端が接地され、他端が前記コンパレータの反転入力端子に接続された第５の抵抗と、一端が前記回路電源に接続された第８の抵抗と、
前記第８の抵抗の他端と接地の間に設けられ、前記第６の抵抗及び前記第７の抵抗の分圧値に基づいてオン／オフ動作する第１のスイッチング素子と、一端が前記コンパレータの反転入力端子に接続された第４の抵抗と、前記第４の抵抗の他端と前記回路電源の間に設けられ、前記第１のスイッチング素子のオン／オフ動作に基づいてオン／オフ動作する第３のスイッチング素子を備え、
前記基準電圧が、前記第１のツェナーダイオードの降伏電圧に達するまでは、第１のスイッチング素子がオフ状態となり、かつ第３のスイッチング素子がオフ状態となり、また前記第１のツェナーダイオードの降伏電圧に達した後は、前記第１のスイッチング素子がオン状態となり、かつ前記第３のスイッチング素子がオン状態となることを特徴とする電源電圧低下保護回路。
請求項７に記載の電源電圧低下保護回路において、
前記第１のスイッチング素子は、ドレイン端子が前記第８の抵抗に接続され、ゲート端子が前記第６の抵抗及び前記第７の抵抗の間に接続され、ソース端子が接地された第１のＮｃｈ型ＭＯＳトランジスタであり、
前記第３のスイッチング素子は、ソース端子が前記回路電源５に接続され、ゲート端子が前記第１のＮｃｈ型ＭＯＳトランジスタのドレイン端子に接続され、ドレイン端子が前記第４の抵抗に接続された第１のＰｃｈ型ＭＯＳトランジスタであることを特徴とする電源電圧低下保護回路。
基準電圧が出力される基準電圧回路と、
モニター電圧が出力されるモニター電圧回路と、
前記基準電圧及び前記モニター電圧が入力され、前記基準電圧及び前記モニター電圧の比較結果に応じてＨ／Ｌ信号を出力するコンパレータを備えた電源電圧低下保護回路において、
前記基準電圧回路は、一端が電源電圧を供給する回路電源に接続され、他端が前記コンパレータの非反転入力端子に接続された第１の抵抗と、アノード側が接地され、カソード側が前記コンパレータの非反転入力端子に接続された第１のツェナーダイオード７と、前記コンパレータの非反転入力端子と接地の間で直列接続された第６の抵抗及び第７の抵抗と、一端が前記回路電源に接続された第８の抵抗と、前記第８の抵抗の他端と接地の間に設けられ、前記第６の抵抗及び前記第７の抵抗の分圧値に基づいてオン／オフ動作する第１のスイッチング素子と、前記回路電源と前記コンパレータの非反転入力端子の間に設けられ、前記第１のスイッチング素子のオン／オフ動作に基づいてオン／オフ動作する第４のスイッチング素子を備え、
前記モニター電圧回路は、一端が前記回路電源に接続され、他端が前記コンパレータの反転入力端子に接続された第４の抵抗と、一端が接地され、他端が前記コンパレータの反転入力端子に接続された第５の抵抗を備え、
前記基準電圧が、前記第１のツェナーダイオードの降伏電圧に達するまでは、前記第１のスイッチング素子がオフ状態となり、かつ前記第４のスイッチング素子がオン状態となり、また前記第１のツェナーダイオードの降伏電圧に達した後は、前記第１のスイッチング素子がオン状態となり、かつ第４のスイッチング素子がオフ状態となることを特徴とする電源電圧低下保護回路。
請求項９に記載の電源電圧低下保護回路において、
前記第１のスイッチング素子は、ドレイン端子が前記第８の抵抗に接続され、ゲート端子が前記第６の抵抗及び前記第７の抵抗の間に接続され、ソース端子が接地された第１のＮｃｈ型ＭＯＳトランジスタであり、
前記第４のスイッチング素子は、ドレイン端子が前記電源回路に接続され、ゲート端子が前記第１のＮｃｈ型ＭＯＳトランジスタのドレイン端子に接続され、ソース端子が前記コンパレータの非反転入力端子に接続された第３のＮｃｈ型ＭＯＳトランジスタであることを特徴とする電源電圧低下保護回路。
請求項１から１０のいずれか１項に記載の電源電圧低下保護回路において、
前記コンパレータから出力された前記Ｈ／Ｌ信号が入力され、このＨ／Ｌ信号に基づいてゲートドライバの遮断又は許可を行う出力遮断回路を備えたことを特徴とする電源電圧低下保護回路。