JP2010003982A - 電気回路 - Google Patents
電気回路 Download PDFInfo
- Publication number
- JP2010003982A JP2010003982A JP2008163567A JP2008163567A JP2010003982A JP 2010003982 A JP2010003982 A JP 2010003982A JP 2008163567 A JP2008163567 A JP 2008163567A JP 2008163567 A JP2008163567 A JP 2008163567A JP 2010003982 A JP2010003982 A JP 2010003982A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- line
- supply line
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 claims abstract description 35
- 238000012545 processing Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 38
- 239000003990 capacitor Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】ESD保護を確実に行うと共に、処理速度の向上および消費電力の削減を行うことのできる電気回路の提供を図る。
【解決手段】第1電源線VDDと、第2電源線VSSと、前記第1電源線に接続され、該第1電源線の電位変動を検出して検出信号を出力する出力部I1を有する検出回路31と、前記第1電源線と前記第2電源線との間に設けられ、前記検出信号によって制御される第1スイッチ素子33と、前記第1電源線または前記第2電源線と前記出力部との間に設けられた非線形素子D1,D2と、を備えるように構成する。
【選択図】図4
【解決手段】第1電源線VDDと、第2電源線VSSと、前記第1電源線に接続され、該第1電源線の電位変動を検出して検出信号を出力する出力部I1を有する検出回路31と、前記第1電源線と前記第2電源線との間に設けられ、前記検出信号によって制御される第1スイッチ素子33と、前記第1電源線または前記第2電源線と前記出力部との間に設けられた非線形素子D1,D2と、を備えるように構成する。
【選択図】図4
Description
この出願は、電気回路に関し、特に、静電気放電から内部回路を保護する静電気放電保護回路を有する電気回路に関する。
一般的に、半導体製品の外部端子に静電気を帯びた機器や人体が近づくと、それらと半導体製品の外部端子との間で静電気放電(ESD:Electro-Static Discharge)が発生する。このESDにより、半導体製品の内部回路素子の耐圧以上の電圧が印加されると、内部回路素子が破壊されることがある。
ESDによる内部回路素子の破壊を防ぐために、半導体製品の端子には、内部回路素子の耐圧以上の電圧が発生したときバイパス電流が流れる静電気放電保護回路(ESD保護回路)が設けられ、これにより内部回路を保護するようになっている。
ESD保護回路は、通常使用における電源投入時にはバイパス電流が流れないようにする必要がある。このESD保護回路は、例えば、ESDによる電圧波形の立ち上がり時間がおよそ100nsであり、電源投入時の立ち上がり時間である10μs程度より十分短いことを利用して構成されている。
ところで、従来、ESD保護回路として、1つの抵抗(R)および容量(C)と3つのインバータとで構成した「1RC3Inv−Std」ESD保護回路などが知られている。
また、近年のLSI(Large Scale Integration)に対する低消費電力化の要求に伴い、LSI内部に電源スイッチを設けて、内部回路が使用されていない期間は、内部回路と電源電圧とを分離したり、或いは、LSI内部に電圧レギュレータを設けて降下させた電源電圧で内部回路を動作させる技術が知られている。
電源スイッチや電圧レギュレータを有する電気回路において、例えば電源スイッチがオンする時にESD保護回路が誤って動作し、消費電力を十分に削減することができないという虞れがある。
本発明の実施形態によれば、第1電源線と、第2電源線と、検出回路と、第1スイッチ素子と、非線形素子と、を備える電気回路が提供される。検出回路は、第1電源線に接続され、該第1電源線の電位変動を検出して検出信号を出力する出力部を有し、また、第1スイッチ素子は、記第1電源線と第2電源線との間に設けられ、検出信号によって制御される。非線形素子は、第1電源線または第2電源線と出力部との間に設けられている。
本発明の実施例によれば、ESD保護を確実に行うと共に、消費電力の削減を行うことのできる電気回路を提供することが可能になる。
図1は関連技術の電気回路の一例を示す回路図であり、内部回路1、電源スイッチ2(または、電圧レギュレータ20)およびESD保護回路3を備えている。
図1に示されるように、LSI内部に電源スイッチ2を設けて不使用時に内部回路1に印加する電源電圧を遮断し、或いは、LSI内部に電圧レギュレータ20を設けてより低い電源電圧で内部回路1を動作させている。すなわち、電源線であるVDDH線とVDD線との間に電源スイッチ2、或いは、電圧レギュレータ20を設けるようになっている。
ここで、電源スイッチ2または電圧レギュレータ20を通過した後のVDD線は、LSIの外部端子に接続されて試験時や通常動作時に電位をモニタするようになっている。そのため、VDD線が接続された電源端子に関してもESD保護が必要となり、例えば、「1RC3Inv−Std」のようなESD保護回路3が設けられることになる。
図1に示す関連技術の電気回路では、外部から高電位の電源電圧(VDDH線の電位)を入力し、それをpチャネル型MOS(pMOS)トランジスタの電源スイッチ2でオン・オフ制御して電源電圧(VDD線の電位)を内部回路1に印加している。或いは、上述したように、電源スイッチ2による電源電圧のスイッチングではなく、例えば、電圧レギュレータ20によりVDDH線の電位よりも低い電圧を生成して内部回路1に印加する場合もある。
図1に示されるように、ESD保護回路3は、VDD線の電位の立ち上がり時間を検出する立ち上がり時間検出回路31、プリドライバ32および電源クランプ33を備えている。
立ち上がり時間検出回路31は、電源線(VDD線)と接地線(VSS線)との間に直列に設けられた抵抗R1および容量C1と、R1およびC1の接続ノードN0を入力とするインバータI1を備え、インバータI1から検出信号が出力されるようになっている。
プリドライバ32は、インバータI1の出力ノードN1を入力とする二段のインバータI2,I3を備え、また、電源クランプ33は、ドレインおよびソースがそれぞれVDD線およびVSS線に接続され、ゲートがインバータI3の出力ノードN3に接続されたnチャネル型MOS(nMOS)トランジスタTrを備えている。
図2は図1の電気回路におけるESD印加時のESD保護回路の動作を説明するための波形図であり、図3は図1の電気回路における電源スイッチ導通時のESD保護回路の動作を説明するための波形図である。
図2および図3に示されるように、立ち上がり時間検出回路31の出力(N0)は、VDD線の電位が一定のときはVSS線の電位レベルとなる。しかし、抵抗R1および容量C1の時定数(R1×C1)よりも十分短い立ち上がり時間でVDD線の電位が増加するとき、立ち上がり時間検出回路31の出力(N0)には、スパイクが発生する。
しかしながら、立ち上がり時間検出回路31の出力は、立ち上がり時間がR1とC1の時定数(R1×C1)よりも十分長い場合は、スパイクとならずにVSS線の電位レベルのままとなる。従って、R1とC1の時定数を、ESDによるスパイク波形の立ち上がり時間より十分長く、電源投入波形の立ち上がり時間より十分短くすることで、立ち上がり時間検出回路31は、ESDスパイク時にスパイクを出力し、電源投入時はスパイクを出力しないようになっている。
これにより、ESD印加時のみ、プリドライバ32を通過した後の電源クランプ回路33はオン状態になり、電流をバイパスさせることができる。
すなわち、図2に示されるように、外部のVDD線の端子に対してESDスパイクが印加された場合は、電源クランプ回路33に電流(Ib)が流れ、また、VDD線の電位が一定電位の場合は、電源クランプ回路33のトランジスタTrはオフのままである。
しかしながら、図3に示されるように、VDD線の電位がVSS線の電位レベルにあるとき、電源スイッチ2がオンして、VDD線の電位がVDDH線の電位と同程度の電位まで立ち上がると、例えば、100ns程度の立ち上がり時間になるため、電源クランプ33がオンして、バイパス電流(Ib)が流れることになる。なお、電圧レギュレータ20の電位上昇時に関しても、電源スイッチ2の導通時と同様である。
このように、図1に示す関連技術の電気回路において、ESD保護回路3が、LSI内部の電源スイッチ2や電圧レギュレータ20を通過した後のVDD線に設けた場合、電源スイッチ2の導通時やレギュレータの電位上昇時に、電源クランプ33がオンして電流が流れて電源ノイズが発生し、内部回路1が誤動作する恐れがある。
そのため、電源スイッチ2の導通や電圧レギュレータ3の電位上昇は、ESDスパイクの立ち上がり時間よりも十分に長い(例えば、10μs以上)時間が必要となり、その期間回路を止めることによる処理性能の低下が発生していた。或いは、十分な処理性能が必要な電気回路については、電源スイッチ2の切断ができなくなり、或いは、電圧レギュレータ20による電圧が変更できなくなって消費電力を低減する妨げになる。
この出願は、上述した課題に鑑み、ESD保護を確実に行うと共に、処理速度の向上および消費電力の削減を行うことのできる電気回路の提供を目的とする。
以下、電気回路の実施例を、添付図面を参照して詳述する。
図4は第1実施例の電気回路の一例を示す回路図であり、内部回路1、電源スイッチ2(または、電圧レギュレータ20)およびESD保護回路3を備えている。
図4は第1実施例の電気回路の一例を示す回路図であり、内部回路1、電源スイッチ2(または、電圧レギュレータ20)およびESD保護回路3を備えている。
図4と前述した図1との比較から明らかなように、本第1実施例の電気回路は、図1に示す関連技術の電気回路において、インバータI1〜I3とVDD線(第1電源線)との間にダイオード、例えば二段のダイオードD1,D2を挿入するようになっている。ダイオードは、電流−電圧特性が非線形の特性を示し、非線形素子に含まれるものである。
図4に示されるように、第1実施例は、LSI内部に電源スイッチ2を設けて不使用時に内部回路1に印加する電源電圧を遮断し、或いは、LSI内部に電圧レギュレータ20を設けてより低い電源電圧で内部回路1を動作させるようになっている。すなわち、VDDH線(第3電源線)とVDD線との間に電源スイッチ2、或いは、電圧レギュレータ20を設けるようになっている。
なお、電源スイッチ2または電圧レギュレータ20を通過した後のVDD線は、LSIの外部端子に接続されて試験時や通常動作時に電位をモニタするようになっており、VDD線の電源端子に関してもESD保護3が設けられている。
図4に示す第1実施例の電気回路では、外部から高電位の電源電圧をVDDH線に入力し、それをpMOSトランジスタの電源スイッチ2でオン・オフ制御して電源電圧(VDD線の電位)を内部回路1に印加している。或いは、上述したように、電源スイッチ2による電源電圧のスイッチングではなく、例えば、電圧レギュレータ20によりVDDH線の電位よりも低い電圧を生成しての内部回路1に印加する場合もある。
図4に示されるように、ESD保護回路3は、電源電圧(VDD線の電位)の立ち上がり時間を検出する立ち上がり時間検出回路31、プリドライバ32および電源クランプ33を備えている。
立ち上がり時間検出回路31は、電源線(VDD線:第1電源線)と接地線(VSS線:第2電源線)との間に直列に設けられた抵抗R1および容量C1と、R1およびC1の接続ノードN0を入力とするインバータ、例えばCMOSバッファI1を備え、インバータI1から検出信号が出力されるようになっている。
プリドライバ32は、インバータI1の出力ノードN1を入力とする二段のインバータI2,I3、および、直列接続された二段のダイオードD1,D2を備える。また、電源クランプ33は、ドレインおよびソースがそれぞれVDD線およびVSS線に接続され、ゲートがインバータI3の出力ノードN3に接続されたnMOSトランジスタTrを備える。
図4から明らかなように、本第1実施例の電気回路においては、VDD線とインバータI1〜I3との間に、非線形抵抗素子としてダイオード、ここでは直列接続された二段のダイオードD1,D2を順方向に挿入し、インバータI1〜I3に印加される電圧を制御するようになっている。
ここで、シリコン半導体のpn接合を用いたダイオードの場合、順方向の電流が流れ出す電位差(しきい値:Vth)は0.7V程度である。従って、例えば、電源電圧(VDD線の電位)が1.2Vの場合には、ダイオード2個を直列接続して挿入すれば、1.4V以上の電圧降下が発生するので、それ以下の電位の立ち上がりについてインバータI1〜I3を動作させないようにすることができる。
このように、ダイオードの直列挿入個数nは、Vth×nが、電源電圧(VDD線の電位)以上で、かつ、内部回路の耐圧Vb未満になるようにすれば簡単に求めることができる。
さらに、インバータI1〜I3が動作する最低電源電圧(Vmin-inv)を考慮して、Vb>Vth×n>VDD−Vmin-invとなるように設定しても良い。
図5は図4の電気回路におけるESD保護回路に設けるダイオードの個数を説明するための図であり、図5(a)は内部回路1の耐圧が2.0Vの場合を示し、また、図5(b)は内部回路1の耐圧が3.4Vの場合を示している。
すなわち、図5(a)および図5(b)に示されるように、内部回路1の耐圧Vbに関して、予め電源電圧(例えば、VDDH線の電位)とダイオードの個数nの関係を定めておき、それに従って、挿入するダイオードの個数を決定してもよい。なお、ここで利用する表は、例えば、予めシミュレーションや実物の測定を行って求めることができる。
図6は図4の電気回路におけるESD印加時のESD保護回路の動作を説明するための波形図であり、図7は図4の電気回路における電源スイッチ導通時のESD保護回路の動作を説明するための波形図であり、そして、図8は図4の電気回路における電圧レギュレータの電位が上昇した時のESD保護回路の動作を説明するための波形図である。
まず、図6に示されるように、ESD印加時では、ESDスパイクが印加されて電流がESD保護回路3に流れ込むと、VDD線の電位が急峻に立ち上がる。その速さは、およそ100nsで1V程度の割合となる。
このとき、ESD保護回路3の内部ノードN0は、R1×C1の時定数だけ遅れて立ち上がる。ここで、R1×C1の時定数を10μsとすると、VDD線の電位が1.4Vに達する時点でもノードN1はほとんど0のままである。
そして、VDD線の電位が1.4Vを超えると、3個のインバータI1〜I3が動作して、電源クランプ33がオンする。これにより、ESDの電流がトランジスタTrの電流Ibとしてバイパスされ、それ以上の電位上昇が妨げられて内部回路1は保護されることになる。
次に、図7に示されるように、電源スイッチ2の導通時、すなわち、制御信号Cntlが高レベル(1.2V)から低レベル(0V)に変化して電源スイッチ2がオンすると、VDDH線からVDD線へ電流が流れ込む。ここで、電源スイッチ2がオンするとき、VDD線の電位は0Vとする。
そして、電源スイッチ2がオンすると、その直後に電流が流れ込み、VDD線の電位は上昇する。その速さは、およそ100nsで1V程度の割合とする。これはESD印加時と同じである。
しかしながら、図7に示されるように、VDD線の電位が1.2Vに達すると電位上昇は止まって一定値になる。そして、ダイオードD1,D2が存在することにより、VDD線の電位が1.4V以下の場合はインバータI1〜I3が機能せず、電源クランプ33がオンすることはない。
また、図8に示されるように、電圧レギュレータ20の電位が上昇した時、VDD線の電位は上昇するが、電圧レギュレータ20の出力電圧Vrに達すると電位上昇は止まって一定値になる。このとき、ダイオードD1,D2が存在することにより、VDD線の電位が1.4V以下の場合はインバータI1〜I3が機能せず、電源クランプ33がオンすることはない。
ここで、図4の第1実施例の電気回路において、インバータは3段I1〜I3として描いているが、奇数段であれば同様の効果が得られ、また、電源クランプ33をpMOSトランジスタで構成すれば偶数段のインバータでも同様の効果が得られるのはもちろんである。
上述したように、本第1実施例の電気回路によれば、スイッチ導通時や電圧レギュレータの電位上昇時のように、電気回路で通常使用される電源電圧の電位変動に対しては、立ち上がり時間が短くても電源クランプ33をオフ状態に保つことができる。その結果、電源ノイズは発生せず、内部回路1の誤動作は生じない。さらに、スイッチ導通時や電圧レギュレータの電位上昇時に電源電位を短い時間で立ち上げることができ、処理速度を向上させ、また、消費電力の削減を図ることができる。
なお、この第1実施例の電気回路における効果は、以下に説明する第2〜第6実施例の電気回路でも同様に得られることになる。また、以下に説明する第2〜第6実施例においても、電源スイッチ2の代わりに電圧レギュレータ20を設けることができるのはいうまでもない。
図9は第2実施例の電気回路の一例を示す回路図である。
図9と上述した図4の第1実施例との比較から明らかなように、本第2実施例の電気回路では、接地線(VSS線:第2電源線)とインバータI1〜I3との間に、非線形抵抗素子として例えばダイオード、ここでは直列接続された二段のダイオードD1,D2を順方向に挿入し、インバータI1〜I3に印加される電圧を制御するようになっている。また、電源クランプ33を構成するトランジスタは、pMOSトランジスタとして構成されている。
図9と上述した図4の第1実施例との比較から明らかなように、本第2実施例の電気回路では、接地線(VSS線:第2電源線)とインバータI1〜I3との間に、非線形抵抗素子として例えばダイオード、ここでは直列接続された二段のダイオードD1,D2を順方向に挿入し、インバータI1〜I3に印加される電圧を制御するようになっている。また、電源クランプ33を構成するトランジスタは、pMOSトランジスタとして構成されている。
さらに、本第2実施例の電気回路では、立ち上がり検出回路31における容量C1と抵抗R1の配置を、第1実施例とは逆にしてハイパスフィルタを構成している。
図10は図9の電気回路におけるESD印加時のESD保護回路の動作を説明するための波形図であり、図11は図9の電気回路における電源スイッチ導通時のESD保護回路の動作を説明するための波形図である。
まず、図10に示されるように、ESD印加時では、ESDスパイクが印加されて電流がESD保護回路3に流れ込むと、VDD線の電位が急峻に立ち上がり、VDD線の電位が1.4Vを超えると、3個のインバータI1〜I3が動作して、電源クランプ33がオンする。これにより、ESDの電流がトランジスタTrの電流Ibとしてバイパスされ、それ以上の電位上昇が妨げられて内部回路1は保護される。
次に、図11に示されるように、電源スイッチ2の導通時では、電源スイッチ2がオンした直後に電流が流れ込み、VDD線の電位は上昇するが、VDD線の電位が1.2Vに達すると電位上昇は止まって一定値になる。そして、ダイオードD1,D2が存在することにより、VDD線の電位が1.4V以下の場合はインバータI1〜I3が機能せず、インバータI1〜I3の出力ノードN1〜N3が高レベル(1.2V)のままとなるため電源クランプ33がオンすることはない。
図12は第3実施例の電気回路の一例を示す回路図である。
図12と前述した図4の第1実施例との比較から明らかなように、本第3実施例の電気回路では、電源線(VDD線:第1電源線)と立ち上がり時間検出回路31のインバータI1(出力部)との間にのみ、直列接続された二段のダイオードD1,D2を順方向に挿入し、インバータI1に印加される電圧を制御するようになっている。すなわち、VDD線とプリドライバ32内のインバータI2,I3との間にはダイオードを挿入しないようになっている。
図12と前述した図4の第1実施例との比較から明らかなように、本第3実施例の電気回路では、電源線(VDD線:第1電源線)と立ち上がり時間検出回路31のインバータI1(出力部)との間にのみ、直列接続された二段のダイオードD1,D2を順方向に挿入し、インバータI1に印加される電圧を制御するようになっている。すなわち、VDD線とプリドライバ32内のインバータI2,I3との間にはダイオードを挿入しないようになっている。
図13は図12の電気回路におけるESD印加時のESD保護回路の動作を説明するための波形図であり、図14は図12の電気回路における電源スイッチ導通時のESD保護回路の動作を説明するための波形図である。
まず、図13に示されるように、ESD印加時において、ESDスパイクが印加されて電流がESD保護回路3に流れ込むと、VDD線の電位が急峻に立ち上がり、VDD線の電位が1.4Vを超えると、3個のインバータI1〜I3が動作して、電源クランプ33がオンする。これにより、ESDの電流がトランジスタTrの電流Ibとしてバイパスされ、それ以上の電位上昇が妨げられて内部回路1は保護される。
次に、図14に示されるように、電源スイッチ2の導通時において、電源スイッチ2がオンした直後に電流が流れ込み、VDD線の電位は上昇するが、VDD線の電位が1.2Vに達すると電位上昇は止まって一定値になる。そして、ダイオードD1,D2が存在することにより、VDD線の電位が1.4V以下の場合はインバータI1が機能せず、ノードN1およびN3がほぼ0VのままとなってトランジスタTrがオンすることはない。
このように、本第3実施例の電気回路は、ESD印加時にオンする電源クランプのゲート電位がVDD線の電位レベルになるため、バイパス電流Ibを大きくすることができる。なお、電源スイッチ2の導通時には、ノードN3のレベルが持ち上がるためバイパス電流Ibが一瞬だけ流れるが、この電流による電源ノイズが内部回路に影響がないように電源設計を行う。この場合、ダイオードI1を流れる電流は小さいため、ダイオードD1,D2を耐圧の小さい素子として構成することができ、第1実施例の電気回路より小さい占有面積で実現することができる。
図15は第4実施例の電気回路の一例を示す回路図である。
図15と前述した図4の第1実施例との比較から明らかなように、本第4実施例の電気回路では、電源線(VDD線:第1電源線)とプリドライバ32の最終段のインバータI3との間にのみ、直列接続された二段のダイオードD1,D2を順方向に挿入し、インバータI3に印加される電圧を制御するようになっている。すなわち、VDD線と立ち上がり時間検出回路31のインバータI1およびプリドライバ32の初段のインバータI2との間にはダイオードを挿入しないようになっている。
図15と前述した図4の第1実施例との比較から明らかなように、本第4実施例の電気回路では、電源線(VDD線:第1電源線)とプリドライバ32の最終段のインバータI3との間にのみ、直列接続された二段のダイオードD1,D2を順方向に挿入し、インバータI3に印加される電圧を制御するようになっている。すなわち、VDD線と立ち上がり時間検出回路31のインバータI1およびプリドライバ32の初段のインバータI2との間にはダイオードを挿入しないようになっている。
図16は図15の電気回路におけるESD印加時のESD保護回路の動作を説明するための波形図であり、図17は図15の電気回路における電源スイッチ導通時のESD保護回路の動作を説明するための波形図である。
まず、図16に示されるように、ESD印加時において、ESDスパイクが印加されて電流がESD保護回路3に流れ込むと、VDD線の電位が急峻に立ち上がり、VDD線の電位が1.4Vを超えると、3個のインバータI1〜I3が動作して、電源クランプ33がオンする。これにより、ESDの電流がトランジスタTrの電流Ibとしてバイパスされ、それ以上の電位上昇が妨げられて内部回路1は保護される。
次に、図17に示されるように、電源スイッチ2の導通時において、電源スイッチ2がオンした直後に電流が流れ込み、VDD線の電位は上昇するが、VDD線の電位が1.2Vに達すると電位上昇は止まって一定値になる。そして、ダイオードD1,D2が存在することにより、VDD線の電位が1.4V以下の場合はインバータI3が機能せず、ノードN3が0VのままとなってトランジスタTrがオンすることはない。
ここで、VDD線に対して、抵抗R1と容量C1の時定数よりも短い時間で変動する電源ノイズがのった場合、立ち上がり検出回路31のインバータI1に貫通電流が流れることがある。本第4実施例の電気回路は、インバータI1に流れる電流が他の回路に影響がないようにできる場合に適用することができる。
そして、本第4実施例の電気回路によれば、前述した第1実施例の電気回路より小さい占有面積で実現することができる。
図18は第5実施例の電気回路の一例を示す回路図である。
図18と前述した図4の第1実施例との比較から明らかなように、本第5実施例の電気回路では、VDD線とインバータI1〜I3との間に設けた二段のダイオードD1,D2の代わりにダイオード接続(ゲートとドレインを接続)したn段のpMOSトランジスタMT1〜MTnを設けるようになっている。
図18と前述した図4の第1実施例との比較から明らかなように、本第5実施例の電気回路では、VDD線とインバータI1〜I3との間に設けた二段のダイオードD1,D2の代わりにダイオード接続(ゲートとドレインを接続)したn段のpMOSトランジスタMT1〜MTnを設けるようになっている。
すなわち、ゲートとドレインを接続したpMOSトランジスタのソース−ドレイン間の電流−電圧特性はダイオードと同様の特性になるため、ソース−ドレイン間電圧がトランジスタの閾値Vthを越えると電流が増加するという特性を利用する。
従って、ダイオードD1,D2を設けるときと同様に、Vth×nが、電源電圧(VDD線の電位)以上、かつ、内部回路1の耐圧(Vb)未満になるように、直列接続して挿入するpMOSトランジスタの個数nを決めることができる。なお、pMOSトランジスタの代わりに、nMOSトランジスタを使用しても同じ効果があることは明らかである。
図19は第6実施例の電気回路の一例を示す回路図である。
図19と上述した図18の第5実施例との比較から明らかなように、本第6実施例の電気回路では、ダイオード接続したn段のpMOSトランジスタMT1〜MTnの代わりに、ベースとエミッタを接続したn段のnpnバイポーラトランジスタBT1〜BTnを設けるようになっている。
図19と上述した図18の第5実施例との比較から明らかなように、本第6実施例の電気回路では、ダイオード接続したn段のpMOSトランジスタMT1〜MTnの代わりに、ベースとエミッタを接続したn段のnpnバイポーラトランジスタBT1〜BTnを設けるようになっている。
すなわち、ベースとエミッタを接続したnpnバイポーラトランジスタのコレクタ−エミッタ間の電流−電圧特性はダイオードと同様の特性になるため、コレクタ−エミッタ間電圧がpn接合の閾値電圧(Vth)を越えると電流が増加するという特性を利用する。
従って、上述したダイオード接続のpMOSトランジスタMT1〜MTn、或いは、ダイオードD1,D2を設けるときと同様に、Vth×nが、電源電圧(VDD線の電位)以上、かつ、内部回路1の耐圧(Vb)未満になるように、直列接続して挿入するnpnバイポーラトランジスタの個数nを決めることができる。なお、npnバイポーラトランジスタの代わりに、pnpバイポーラトランジスタを使用しても同じ効果があることは明らかである。
以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。
(付記1)
第1電源線と、
第2電源線と、
前記第1電源線に接続され、該第1電源線の電位変動を検出して検出信号を出力する出力部を有する検出回路と、
前記第1電源線と前記第2電源線との間に設けられ、前記検出信号によって制御される第1スイッチ素子と、
前記第1電源線または前記第2電源線と前記出力部との間に設けられた非線形素子と、
を備えることを特徴とする電気回路。
(付記1)
第1電源線と、
第2電源線と、
前記第1電源線に接続され、該第1電源線の電位変動を検出して検出信号を出力する出力部を有する検出回路と、
前記第1電源線と前記第2電源線との間に設けられ、前記検出信号によって制御される第1スイッチ素子と、
前記第1電源線または前記第2電源線と前記出力部との間に設けられた非線形素子と、
を備えることを特徴とする電気回路。
(付記2)
付記1に記載の電気回路において、さらに、
第3電源線と、
前記第1電源線と前記第3電源線との間に設けられた第2スイッチと、を備えることを特徴とする電気回路。
付記1に記載の電気回路において、さらに、
第3電源線と、
前記第1電源線と前記第3電源線との間に設けられた第2スイッチと、を備えることを特徴とする電気回路。
(付記3)
付記1に記載の電気回路において、さらに、
第3電源線と、
前記第1電源線と前記第3電源線との間に設けられた電圧変更手段と、を備えることを特徴とする電気回路。
付記1に記載の電気回路において、さらに、
第3電源線と、
前記第1電源線と前記第3電源線との間に設けられた電圧変更手段と、を備えることを特徴とする電気回路。
(付記4)
付記1〜3のいずれか1項に記載の電気回路において、さらに、
前記第1電源線から電力供給を受ける内部回路を備えることを特徴とする電気回路。
付記1〜3のいずれか1項に記載の電気回路において、さらに、
前記第1電源線から電力供給を受ける内部回路を備えることを特徴とする電気回路。
(付記5)
付記1〜4のいずれか1項に記載の電気回路において、さらに、
前記第1電源線に接続された外部端子を備えることを特徴とする電気回路。
付記1〜4のいずれか1項に記載の電気回路において、さらに、
前記第1電源線に接続された外部端子を備えることを特徴とする電気回路。
(付記6)
付記1〜5のいずれか1項に記載の電気回路において、さらに、
前記検出回路と前記第1スイッチとの間に設けられたドライバ回路を備えることを特徴とする電気回路。
付記1〜5のいずれか1項に記載の電気回路において、さらに、
前記検出回路と前記第1スイッチとの間に設けられたドライバ回路を備えることを特徴とする電気回路。
(付記7)
付記6に記載の電気回路において、
前記ドライバ回路は、前記非線形素子を介して前記第1電源線または前記第2電源線に接続されることを特徴とする電気回路。
付記6に記載の電気回路において、
前記ドライバ回路は、前記非線形素子を介して前記第1電源線または前記第2電源線に接続されることを特徴とする電気回路。
(付記8)
付記1〜7のいずれか1項に記載の電気回路において、
前記非線形素子は、PN接合を有するダイオード、ダイオード接続されたMOSトランジスタまたはダイオード接続されたバイポーラトランジスタのいずれかを含むことを特徴とする電気回路。
付記1〜7のいずれか1項に記載の電気回路において、
前記非線形素子は、PN接合を有するダイオード、ダイオード接続されたMOSトランジスタまたはダイオード接続されたバイポーラトランジスタのいずれかを含むことを特徴とする電気回路。
(付記9)
付記1〜8のいずれか1項に記載の電気回路において、
前記検出回路は、前記第1電源線と前記第2電源線との間に設けられた抵抗素子および容量素子を含むことを特徴とする電気回路。
付記1〜8のいずれか1項に記載の電気回路において、
前記検出回路は、前記第1電源線と前記第2電源線との間に設けられた抵抗素子および容量素子を含むことを特徴とする電気回路。
(付記10)
付記9に記載の電気回路において、
前記出力回路は、CMOSバッファであり、該CMOSバッファの入力は、前記抵抗素子および前記容量素子の接続ノードに接続されることを特徴とする電気回路。
付記9に記載の電気回路において、
前記出力回路は、CMOSバッファであり、該CMOSバッファの入力は、前記抵抗素子および前記容量素子の接続ノードに接続されることを特徴とする電気回路。
(付記11)
付記1〜10のいずれか1項に記載の電気回路において、
前記ドライバ回路は、CMOSバッファであり、該ドライバ回路を構成するトランジスタの駆動能力は、前記出力回路を構成するトランジスタの駆動能力よりも大きいことを特徴とする電気回路。
付記1〜10のいずれか1項に記載の電気回路において、
前記ドライバ回路は、CMOSバッファであり、該ドライバ回路を構成するトランジスタの駆動能力は、前記出力回路を構成するトランジスタの駆動能力よりも大きいことを特徴とする電気回路。
(付記12)
付記11に記載の電気回路において、
前記出力回路を構成するCMOSバッファは、インバータであり、
前記ドライバ回路を構成するCMOSバッファは、複数段のインバータであり、
前記ドライバ回路を構成する前記複数段のインバータは、前記出力回路を構成する前記インバータに接続されるのと共通の前記非線形素子を介して前記第1電源線または前記第2電源線に接続されることを特徴とする電気回路。
付記11に記載の電気回路において、
前記出力回路を構成するCMOSバッファは、インバータであり、
前記ドライバ回路を構成するCMOSバッファは、複数段のインバータであり、
前記ドライバ回路を構成する前記複数段のインバータは、前記出力回路を構成する前記インバータに接続されるのと共通の前記非線形素子を介して前記第1電源線または前記第2電源線に接続されることを特徴とする電気回路。
(付記13)
第1電源線と、
第2電源線と、
前記第1電源線に接続され、該第1電源線の電位変動を検出する検出回路と、
前記第1電源線と前記第2電源線との間に設けられた第1スイッチ素子と、
前記検出回路と前記第1スイッチ素子との間に設けられたドライバ回路と、
前記第1電源線または前記第2電源線と前記ドライバ回路との間に設けられた非線形素子と、
を備えることを特徴とする電気回路。
第1電源線と、
第2電源線と、
前記第1電源線に接続され、該第1電源線の電位変動を検出する検出回路と、
前記第1電源線と前記第2電源線との間に設けられた第1スイッチ素子と、
前記検出回路と前記第1スイッチ素子との間に設けられたドライバ回路と、
前記第1電源線または前記第2電源線と前記ドライバ回路との間に設けられた非線形素子と、
を備えることを特徴とする電気回路。
(付記14)
付記13に記載の電気回路において、さらに、
第3電源線と、
前記第1電源線と前記第3電源線との間に設けられた第2スイッチと、を備えることを特徴とする電気回路。
付記13に記載の電気回路において、さらに、
第3電源線と、
前記第1電源線と前記第3電源線との間に設けられた第2スイッチと、を備えることを特徴とする電気回路。
(付記15)
付記13に記載の電気回路において、さらに、
第3電源線と、
前記第1電源線と前記第3電源線との間に設けられた電圧変更手段と、を備えることを特徴とする電気回路。
付記13に記載の電気回路において、さらに、
第3電源線と、
前記第1電源線と前記第3電源線との間に設けられた電圧変更手段と、を備えることを特徴とする電気回路。
(付記16)
付記13〜15のいずれか1項に記載の電気回路において、さらに、
前記第1電源線から電力供給を受ける内部回路を備えることを特徴とする電気回路。
付記13〜15のいずれか1項に記載の電気回路において、さらに、
前記第1電源線から電力供給を受ける内部回路を備えることを特徴とする電気回路。
(付記17)
付記13〜16のいずれか1項に記載の電気回路において、さらに、
前記第1電源線に接続された外部端子を備えることを特徴とする電気回路。
付記13〜16のいずれか1項に記載の電気回路において、さらに、
前記第1電源線に接続された外部端子を備えることを特徴とする電気回路。
(付記18)
付記13〜17のいずれか1項に記載の電気回路において、
前記非線形素子は、PN接合を有するダイオード、ダイオード接続されたMOSトランジスタまたはダイオード接続されたバイポーラトランジスタのいずれかを含むことを特徴とする電気回路。
付記13〜17のいずれか1項に記載の電気回路において、
前記非線形素子は、PN接合を有するダイオード、ダイオード接続されたMOSトランジスタまたはダイオード接続されたバイポーラトランジスタのいずれかを含むことを特徴とする電気回路。
(付記19)
付記13〜18のいずれか1項に記載の電気回路において、
前記検出回路は、前記第1電源線と前記第2電源線との間に設けられた抵抗素子および容量素子と、該抵抗素子および該容量素子の接続ノードに接続され、前記第1電源線の電位変動を検出して検出信号を出力する出力部と、を含むことを特徴とする電気回路。
付記13〜18のいずれか1項に記載の電気回路において、
前記検出回路は、前記第1電源線と前記第2電源線との間に設けられた抵抗素子および容量素子と、該抵抗素子および該容量素子の接続ノードに接続され、前記第1電源線の電位変動を検出して検出信号を出力する出力部と、を含むことを特徴とする電気回路。
(付記20)
付記13〜19のいずれか1項に記載の電気回路において、
前記ドライバ回路は、複数段のインバータを含み、該複数段のインバータにおける最終段のインバータに対してのみ前記非線形素子が接続されることを特徴とする電気回路。
付記13〜19のいずれか1項に記載の電気回路において、
前記ドライバ回路は、複数段のインバータを含み、該複数段のインバータにおける最終段のインバータに対してのみ前記非線形素子が接続されることを特徴とする電気回路。
1 内部回路
2 電源スイッチ
3 ESD保護回路
20 電圧レギュレータ
31 立ち上がり時間検出回路
32 プリドライバ
33 電源クランプ
2 電源スイッチ
3 ESD保護回路
20 電圧レギュレータ
31 立ち上がり時間検出回路
32 プリドライバ
33 電源クランプ
Claims (9)
- 第1電源線と、
第2電源線と、
前記第1電源線に接続され、該第1電源線の電位変動を検出して検出信号を出力する出力部を有する検出回路と、
前記第1電源線と前記第2電源線との間に設けられ、前記検出信号によって制御される第1スイッチ素子と、
前記第1電源線または前記第2電源線と前記出力部との間に設けられた非線形素子と、
を備えることを特徴とする電気回路。 - 第1電源線と、
第2電源線と、
前記第1電源線に接続され、該第1電源線の電位変動を検出する検出回路と、
前記第1電源線と前記第2電源線との間に設けられた第1スイッチ素子と、
前記検出回路と前記第1スイッチ素子との間に設けられたドライバ回路と、
前記第1電源線または前記第2電源線と前記ドライバ回路との間に設けられた非線形素子と、
を備えることを特徴とする電気回路。 - 請求項1または2に記載の電気回路において、さらに、
第3電源線と、
前記第1電源線と前記第3電源線との間に設けられた第2スイッチと、を備えることを特徴とする電気回路。 - 請求項1または2に記載の電気回路において、さらに、
第3電源線と、
前記第1電源線と前記第3電源線との間に設けられた電圧変更手段と、を備えることを特徴とする電気回路。 - 請求項1〜4のいずれか1項に記載の電気回路において、さらに、
前記第1電源線から電力供給を受ける内部回路を備えることを特徴とする電気回路。 - 請求項1〜5のいずれか1項に記載の電気回路において、さらに、
前記第1電源線に接続された外部端子を備えることを特徴とする電気回路。 - 請求項1〜6のいずれか1項に記載の電気回路において、
前記非線形素子は、PN接合を有するダイオード、ダイオード接続されたMOSトランジスタまたはダイオード接続されたバイポーラトランジスタのいずれかを含むことを特徴とする電気回路。 - 請求項1〜7のいずれか1項に記載の電気回路において、
前記ドライバ回路は、CMOSバッファであり、該ドライバ回路を構成するトランジスタの駆動能力は、前記出力回路を構成するトランジスタの駆動能力よりも大きいことを特徴とする電気回路。 - 請求項8に記載の電気回路において、
前記出力回路を構成するCMOSバッファは、インバータであり、
前記ドライバ回路を構成するCMOSバッファは、複数段のインバータであり、
前記ドライバ回路を構成する前記複数段のインバータは、前記出力回路を構成する前記インバータに接続されるのと共通の前記非線形素子を介して前記第1電源線または前記第2電源線に接続されることを特徴とする電気回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008163567A JP2010003982A (ja) | 2008-06-23 | 2008-06-23 | 電気回路 |
US12/394,694 US20090316316A1 (en) | 2008-06-23 | 2009-02-27 | Electrical circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008163567A JP2010003982A (ja) | 2008-06-23 | 2008-06-23 | 電気回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010003982A true JP2010003982A (ja) | 2010-01-07 |
Family
ID=41431024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008163567A Withdrawn JP2010003982A (ja) | 2008-06-23 | 2008-06-23 | 電気回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090316316A1 (ja) |
JP (1) | JP2010003982A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014207412A (ja) * | 2013-04-16 | 2014-10-30 | 株式会社東芝 | Esd保護回路 |
JP2015060892A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社メガチップス | Esd保護回路 |
JP2016096180A (ja) * | 2014-11-12 | 2016-05-26 | 株式会社メガチップス | Esd保護回路 |
JP2016184837A (ja) * | 2015-03-26 | 2016-10-20 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8564065B2 (en) | 2011-06-03 | 2013-10-22 | Analog Devices, Inc. | Circuit architecture for metal oxide semiconductor (MOS) output driver electrical overstress self-protection |
US8988839B2 (en) * | 2011-11-01 | 2015-03-24 | Qualcomm Incorporated | Block power switch with embedded electrostatic discharge (ESD) protection and adaptive body biasing |
TWI504090B (zh) * | 2013-11-06 | 2015-10-11 | Realtek Semiconductor Corp | 靜電放電防護電路 |
US20180159318A1 (en) * | 2016-12-07 | 2018-06-07 | Novatek Microelectronics Corp. | Power Rail Clamp Circuit |
JP2021022666A (ja) * | 2019-07-29 | 2021-02-18 | セイコーエプソン株式会社 | 静電気保護回路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW518736B (en) * | 2001-09-06 | 2003-01-21 | Faraday Tech Corp | Gate-driven or gate-coupled electrostatic discharge protection circuit |
KR100651579B1 (ko) * | 2005-11-15 | 2006-11-29 | 매그나칩 반도체 유한회사 | 이에스디 보호회로 |
-
2008
- 2008-06-23 JP JP2008163567A patent/JP2010003982A/ja not_active Withdrawn
-
2009
- 2009-02-27 US US12/394,694 patent/US20090316316A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014207412A (ja) * | 2013-04-16 | 2014-10-30 | 株式会社東芝 | Esd保護回路 |
JP2015060892A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社メガチップス | Esd保護回路 |
JP2016096180A (ja) * | 2014-11-12 | 2016-05-26 | 株式会社メガチップス | Esd保護回路 |
JP2016184837A (ja) * | 2015-03-26 | 2016-10-20 | ラピスセミコンダクタ株式会社 | 半導体装置 |
US10193337B2 (en) | 2015-03-26 | 2019-01-29 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20090316316A1 (en) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010003982A (ja) | 電気回路 | |
US7586721B2 (en) | ESD detection circuit | |
JP6237183B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
CN108028251B (zh) | 静电放电保护装置以及电路设备 | |
US8395870B2 (en) | Input/output circuit | |
CN103022996A (zh) | 静电放电保护电路和静电放电保护方法 | |
JP2009534845A (ja) | 電力状態の検出によるesdクランプ制御 | |
US20140368958A1 (en) | Electrostatic protection circuit | |
JP2015115339A (ja) | 静電気保護回路及び半導体集積回路装置 | |
JP2014026996A (ja) | Esd保護回路 | |
US20120212866A1 (en) | Output driver | |
JP2012209762A (ja) | レベル生成回路 | |
JP4450631B2 (ja) | Esd保護機能付き信号出力回路 | |
TWI500230B (zh) | ESD protection circuit | |
JP2005286683A (ja) | データ出力回路 | |
US20040141273A1 (en) | CMOS analog switch with auto over-voltage turn-off | |
JP5613488B2 (ja) | 過電圧保護回路 | |
JP5403592B2 (ja) | 電流駆動回路 | |
JP6277151B2 (ja) | センサ装置 | |
TW201532386A (zh) | 可快速切換閘極電位之輸出緩衝器及靜電防護電路 | |
US11114849B2 (en) | Semiconductor device and semiconductor device system | |
US8228115B1 (en) | Circuit for biasing a well from three voltages | |
US11855451B2 (en) | Bootstrapped line-protector CMOS switch | |
US8779830B2 (en) | Inverse level shift circuit | |
KR20110130811A (ko) | 정전기 방전 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110315 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110906 |