JP4506094B2 - 電圧制御発振器 - Google Patents
電圧制御発振器 Download PDFInfo
- Publication number
- JP4506094B2 JP4506094B2 JP2003102786A JP2003102786A JP4506094B2 JP 4506094 B2 JP4506094 B2 JP 4506094B2 JP 2003102786 A JP2003102786 A JP 2003102786A JP 2003102786 A JP2003102786 A JP 2003102786A JP 4506094 B2 JP4506094 B2 JP 4506094B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- field effect
- effect transistor
- microstrip line
- grounded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、マイクロ波帯の高出力の電圧制御発振器に関するものである。
【０００２】
【従来の技術】
マイクロ波帯の従来の電圧制御発振器は、例えば非特許文献１に開示されたものがある。この開示された電圧制御発振器は、電界効果トランジスタを利用したものである。具体的には、電界効果トランジスタのゲート端子を入力端子とし、ソース端子を接地し、ドレイン端子から出力端子に至る手前で帰還回路が設けられている。この帰還回路は、ドレイン端子に接続され、入力側と同相となるようなマイクロストリップ線路を設け、このマイクロストリップ線路を入力端子に接続するものである。このように電界効果トランジスタに帰還回路を設けることによって、ゲート端子で発生した雑音がドレイン端子出力され、帰還回路により帰還して発振が生じるようにされたものである。
【０００３】
【非特許文献１】
Hiroyuki Abe, etc., "A High-Power Microwave GaAs FET Oscillator", IEEE ISSCC Digest of Technical Papers, p.164-165;1976
【０００４】
【発明が解決しようとする課題】
この従来の電圧制御発振器は、電界効果トランジスタのドレイン端子からの出力が、直接ライン接続した帰還回路側へ、出力側線路と帰還回路側線路のインピーダンス値によって電力分配されて入り込むので、その分の電力損が発生し、出力効率が低下するという問題点があった。
【０００５】
この発明は、上記のような問題点を解決するためになされたもので、電力損失が小さく高出力な電圧制御発振器を得ることを目的とする。
【０００８】
【課題を解決するための手段】
請求項１の発明に係る電圧制御発振器は、ソース端子を接地し、ゲート端子を入力端子に接続した電界効果トランジスタと、この電界効果トランジスタのドレイン端子に入力ポートを接続し、出力ポートを出力端子に接続し、アイソレーションポートを開放した方向性結合器と、この方向性結合器のカプラーポートに一方の端を接続し、他端を上記電界効果トランジスタのゲート端子に接続された、複数段の直列接続により形成したマイクロストリップ線路群と、このマイクロストリップ線路群内の各マイクロストリップ線路間にそれぞれ一方の端を接続し、他端を接地させた複数のバラクタダイオードと、上記電界効果トランジスタのゲート端子に一方の端を接続し、他端を接地させたバラクタダイオードとを備えたものである。
【０００９】
請求項２の発明に係る電圧制御発振器は、ソース端子を接地し、ゲート端子を入力端子に接続した電界効果トランジスタと、この電界効果トランジスタのドレイン端子に入力ポートを接続し、出力ポートを出力端子に接続し、アイソレーションポートを開放した方向性結合器と、この方向性結合器のカプラーポートに一方の端を接続し、他端を上記電界効果トランジスタのゲート端子に接続された、複数段の直列接続により形成したマイクロストリップ線路群と、２個のバラクタダイオードを逆極性に直列接続した複数のバラクタダイオード対であって、一方のアノード端を上記マイクロストリップ線路群内の各マイクロストリップ線路間にそれぞれ接続し、他方のアノード端を接地した複数のバラクタダイオード対と、２個のバラクタダイオードを逆極性に直列接続し、一方のアノード端を上記電界効果トランジスタのゲート端子に接続し、他方のアノード端を接地したバラクタダイオード対とを備えたものである。
【００１０】
【発明の実施の形態】
実施の形態１．
この発明の実施の形態１に係る電圧制御発振器を図１により説明する。図１は実施の形態１に係る電圧制御発振器の構成を示すブロック図である。図１において、１は入力端子、２は接地端子、３は出力端子である。４は電界効果トランジスタであり、５は方向性結合器、６は終端抵抗である。電界効果トランジスタ４のゲート端子は入力端子１に接続し、ソース端子は接地端子２に接続し、ドレイン端子を方向性結合器５の入力ポートに接続する。また、方向性結合器５の出力ポートは出力端子３へ接続し、方向性結合器５のアイソレーションポートは終端抵抗６を介して接地する。次に７はマイクロストリップ線路であり、８はバラクタダイオードである。方向性結合器５のカプラーポートをマイクロストリップ線路７の一方の端に接続し、マイクロストリップ線路７の他端は、入力端子１へ接続する。またマイクロストリップ線路７の上記他端には接地したバラクタダイオード８を接続する。
【００１１】
次に電圧制御発振器の動作を説明する。電界効果トランジスタ４のゲート端子には雑音が発生しており、ドレイン端子に出力される。ドレイン端子からの出力は、方向性結合器５によって間接的に結合して、カプラーポートから帰還回路、即ちマイクロストリップ線路７に入力される。このマイクロストリップ線路７の線路長は、ＲＦ的に入力側で同相とするように設定する（線路長をθ１とする）。バラクタダイオード８は可変容量ダイオードであり、印加電圧により容量が変化する可変容量コンデンサとして機能する。また、方向性結合器５のアイソレーションポートに終端抵抗６を取り付けることによってインピーダンス整合をとる。このように電界効果トランジスタのドレイン出力を方向性結合器５により結合させて、マイクロストリップ線路７を介してゲート端子へ帰還させることにより発振を生じさせる。方向性結合器５を用いた間接帰還型ループでは、電界効果トランジスタ４のドレイン端子出力は、出力端子３へほとんどの電力が通過し、方向性結合器５により結合して帰還する電力を小さく（−１０ｄＢ程度）することができるので、電力損を低減し、出力効率の良い電圧制御発振器を得ることができる。
【００１２】
実施の形態２．
この発明の実施の形態２に係る電圧制御発振器を図２及び図３により説明する。図２は実施の形態２に係る電圧制御発振器の構成を示すブロック図である。図２における電圧制御発振器は、図１に示す電圧制御発振器と比較して、終端抵抗６を除去したものである。終端抵抗６はマイクロ波出力が高出力となるほど、耐電力が必要となり、大型になる傾向にある。したがって、このアイソレーションポートに接続する終端抵抗６を設けない構成によって、電圧制御発振器全体の小型化を図ることができる。この実施の形態２における電界効果トランジスタのドレイン端子への出力をゲート端子へ帰還させる構成及び動作は実施の形態１と同様である。なお、終端抵抗６を設けていないので、マイクロストリップ線路７の線路長は実施の形態１でのθ１と異なるθ２に設定することになる。
【００１３】
また、図３に示すように破線Ａで囲まれた終端抵抗８を設けておき、発振回路を非発振状態にしておき、この状態で電界効果トランジスタ４のバイアス設定を行ったのち、破線Ａの部分を除去するようにしても良い。このようにすることで、電界効果トランジスタ４のバイアス設定を安定状態で行うことができ、破線Ａの部分を除去したのちは、発振回路を形成することができるものである。なお、図２及び図３において、図１と同一符号を付した部分又は部品は図１におけるそれらと同等又は相当する部分又は部品を示す。但し、図１と、図２及び図３とにおけるマイクロストリップ線路７の線路長は異なるものとしている。
【００１４】
実施の形態３．
この発明の実施の形態３に係る電圧制御発振器を図４〜図６により説明する。
図４は実施の形態３に係る電圧制御発振器の構成を示すブロック図である。図４において、９は複数のマイクロストリップ線路であり線路群を形成する。１０ａ〜１０ｄはバラクタダイオードである。方向性結合器５の出力ポートから帰還回路に向かって、波長の約４分の１離れたマイクロストリップ線路９上に、他端を接地したバラクタダイオード１０ａを接続し、さらに波長の約４分の１離れたマイクロストリップ線路９上に、他端を接地したバラクタダイオード１０ｂを接続する。バラクタダイオード１０ｂをマイクロストリップ線路９に接続した位置から、さらに入力端子１側に向かって、波長の約４分の１離れたマイクロストリップ線路９上に、他端を接地したバラクタダイオード１０ｃを接続し、さらに波長の約４分の１離れたマイクロストリップ線路９上に、他端を接地したバラクタダイオード１０ｄを接続する。なお、図４において図１と同じ符号を付した部分又は部品は、図１におけるそれらと同等又は相当する部分又は部品を示す。
【００１５】
図４に示す電圧制御発振器においては、電界効果トランジスタ４のドレイン端子出力を方向性結合器５により間接的に結合させて、マイクロストリップ線路９を帰還させ、電界効果トランジスタ４のゲート端子に入力することによって発振させるものである。ここで、実施の形態１及び実施の形態２に説明した図１乃至図３においてはバラクタダイオード８が１個の場合であったが、この実施の形態３に説明する図４においては、バラクタダイオード１０を４個使用している。このようにバラクタダイオードを複数個設けたときの利点について次に説明する。
【００１６】
図５（ａ）及び図５（ｂ）はマイクロストリップ線路（帰還回路）にバラクタダイオードを１個及び３個設けた構成を示すブロック図である。また、図６（ａ）及び図６（ｂ）は、図５（ａ）及び図５（ｂ）のそれぞれのブロック構成に対応し、電圧変化における周波数と位相の関係を示した模式図である。バラクタダイオードを複数個使用した帰還回路は、単一のバラクタダイオードを使用した回路に比べて可変容量の幅が広がるので、電圧（帰還回路ひいては、バラクタダイオードにかかるＤＣ電圧）の変化に対する帰還線路の電気長の変化を大きくすることができる。図６（ａ）及び図６（ｂ）とを比較すると、図６（ｂ）の方が電圧変化に対する周波数範囲が拡大していることがわかる。また、電圧変化させたときの位相に依存する周波数の変化量を見た場合、図６（ａ）では、位相の位置に依存して周波数変化量に大小が生じているが、図６（ｂ）では、位相の位置に依存する周波数変化量の差が小さくなることがわかる。このようにバラクタダイオードを増加することによって、電圧変化による周波数同調範囲を広くすることができる。
【００１７】
実施の形態４．
この発明の実施の形態４に係る電圧制御発振器を図７により説明する。図７は実施の形態４に係る電圧制御発振器の構成を示すブロック図である。図７において、１１ａ〜１１ｄは、それぞれ２個のバラクタダイオードを逆極性に直列接続し、一方の端であるアノード端を接地し、他の端であるアノード端をマイクロストリップ線路９により形成される帰還回路に接続したバラクタダイオード対である。１２ａ〜１２ｄは、それぞれ、各バラクタダイオード対１１ａ〜１１ｄの２個のバラクタダイオード間に接続する制御電圧端子である。方向性結合器５の出力ポートから帰還回路に向かって、波長の約４分の１離れたマイクロストリップ線路９上に、他端を接地したバラクタダイオード対１１ａを接続し、さらに波長の約４分の１離れたマイクロストリップ線路９上に、他端を接地したバラクタダイオード対１１ｂを接続する。バラクタダイオード対１１ｂをマイクロストリップ線路９に接続した位置から、さらに入力端子１側に向かって、波長の約４分の１離れたマイクロストリップ線路９上に、他端を接地したバラクタダイオード対１１ｃを接続し、さらに波長の約４分の１離れたマイクロストリップ線路９上に、他端を接地したバラクタダイオード対１１ｄを接続する。なお、図７において図４と同じ符号を付した部分又は部品は、図４におけるそれらと同等又は相当する部分又は部品を示す。
【００１８】
バラクタダイオード対１１ａ〜１１ｄが逆極性で直列接続されていることにより、非線形雑音を抑制することができるとともに、バラクダダイオードの個数の増加により耐電力を増すことができる。
【００２１】
【発明の効果】
この発明の請求項１に係る発明によれば、帰還回路中に複数段のマイクロストリップ線路を直列接続で設け、マイクロストリップ線路間に、アノード端を接地したバラクタダイオードを接続しているので、周波数同調範囲を拡大することができる。
【００２２】
この発明の請求項２に係る発明によれば、帰還回路中に２個のバラクタダイオードを逆極性で直列接続し、アノード端接地してマイクロストリップ線路間に接続しているので、非線形雑音を抑制することができるとともに、バラクタダイオードの個数の増加により耐電力を増すことができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に係る電圧制御発振器の構成を示すブロック図である。
【図２】 この発明の実施の形態２に係る電圧制御発振器の構成を示すブロック図である。
【図３】 この発明の実施の形態２に係る電圧制御発振器の別の構成を示すブロック図である。
【図４】 この発明の実施の形態３に係る電圧制御発振器の構成を示すブロック図である。
【図５】 マイクロストリップ線路にバラクタダイオードを１個及び３個設けた構成を示すブロック図である。
【図６】 電圧変化における周波数と位相の関係を示した模式図である。
【図７】 この発明の実施の形態４に係る電圧制御発振器の構成を示すブロック図である。
【符号の説明】
４ 電界効果トランジスタ
５ 方向性結合器
６ 終端抵抗
７、９ マイクロストリップ線路
８、１０ バラクタダイオード
１１ バラクタダイオード対
【発明の属する技術分野】
この発明は、マイクロ波帯の高出力の電圧制御発振器に関するものである。
【０００２】
【従来の技術】
マイクロ波帯の従来の電圧制御発振器は、例えば非特許文献１に開示されたものがある。この開示された電圧制御発振器は、電界効果トランジスタを利用したものである。具体的には、電界効果トランジスタのゲート端子を入力端子とし、ソース端子を接地し、ドレイン端子から出力端子に至る手前で帰還回路が設けられている。この帰還回路は、ドレイン端子に接続され、入力側と同相となるようなマイクロストリップ線路を設け、このマイクロストリップ線路を入力端子に接続するものである。このように電界効果トランジスタに帰還回路を設けることによって、ゲート端子で発生した雑音がドレイン端子出力され、帰還回路により帰還して発振が生じるようにされたものである。
【０００３】
【非特許文献１】
Hiroyuki Abe, etc., "A High-Power Microwave GaAs FET Oscillator", IEEE ISSCC Digest of Technical Papers, p.164-165;1976
【０００４】
【発明が解決しようとする課題】
この従来の電圧制御発振器は、電界効果トランジスタのドレイン端子からの出力が、直接ライン接続した帰還回路側へ、出力側線路と帰還回路側線路のインピーダンス値によって電力分配されて入り込むので、その分の電力損が発生し、出力効率が低下するという問題点があった。
【０００５】
この発明は、上記のような問題点を解決するためになされたもので、電力損失が小さく高出力な電圧制御発振器を得ることを目的とする。
【０００８】
【課題を解決するための手段】
請求項１の発明に係る電圧制御発振器は、ソース端子を接地し、ゲート端子を入力端子に接続した電界効果トランジスタと、この電界効果トランジスタのドレイン端子に入力ポートを接続し、出力ポートを出力端子に接続し、アイソレーションポートを開放した方向性結合器と、この方向性結合器のカプラーポートに一方の端を接続し、他端を上記電界効果トランジスタのゲート端子に接続された、複数段の直列接続により形成したマイクロストリップ線路群と、このマイクロストリップ線路群内の各マイクロストリップ線路間にそれぞれ一方の端を接続し、他端を接地させた複数のバラクタダイオードと、上記電界効果トランジスタのゲート端子に一方の端を接続し、他端を接地させたバラクタダイオードとを備えたものである。
【０００９】
請求項２の発明に係る電圧制御発振器は、ソース端子を接地し、ゲート端子を入力端子に接続した電界効果トランジスタと、この電界効果トランジスタのドレイン端子に入力ポートを接続し、出力ポートを出力端子に接続し、アイソレーションポートを開放した方向性結合器と、この方向性結合器のカプラーポートに一方の端を接続し、他端を上記電界効果トランジスタのゲート端子に接続された、複数段の直列接続により形成したマイクロストリップ線路群と、２個のバラクタダイオードを逆極性に直列接続した複数のバラクタダイオード対であって、一方のアノード端を上記マイクロストリップ線路群内の各マイクロストリップ線路間にそれぞれ接続し、他方のアノード端を接地した複数のバラクタダイオード対と、２個のバラクタダイオードを逆極性に直列接続し、一方のアノード端を上記電界効果トランジスタのゲート端子に接続し、他方のアノード端を接地したバラクタダイオード対とを備えたものである。
【００１０】
【発明の実施の形態】
実施の形態１．
この発明の実施の形態１に係る電圧制御発振器を図１により説明する。図１は実施の形態１に係る電圧制御発振器の構成を示すブロック図である。図１において、１は入力端子、２は接地端子、３は出力端子である。４は電界効果トランジスタであり、５は方向性結合器、６は終端抵抗である。電界効果トランジスタ４のゲート端子は入力端子１に接続し、ソース端子は接地端子２に接続し、ドレイン端子を方向性結合器５の入力ポートに接続する。また、方向性結合器５の出力ポートは出力端子３へ接続し、方向性結合器５のアイソレーションポートは終端抵抗６を介して接地する。次に７はマイクロストリップ線路であり、８はバラクタダイオードである。方向性結合器５のカプラーポートをマイクロストリップ線路７の一方の端に接続し、マイクロストリップ線路７の他端は、入力端子１へ接続する。またマイクロストリップ線路７の上記他端には接地したバラクタダイオード８を接続する。
【００１１】
次に電圧制御発振器の動作を説明する。電界効果トランジスタ４のゲート端子には雑音が発生しており、ドレイン端子に出力される。ドレイン端子からの出力は、方向性結合器５によって間接的に結合して、カプラーポートから帰還回路、即ちマイクロストリップ線路７に入力される。このマイクロストリップ線路７の線路長は、ＲＦ的に入力側で同相とするように設定する（線路長をθ１とする）。バラクタダイオード８は可変容量ダイオードであり、印加電圧により容量が変化する可変容量コンデンサとして機能する。また、方向性結合器５のアイソレーションポートに終端抵抗６を取り付けることによってインピーダンス整合をとる。このように電界効果トランジスタのドレイン出力を方向性結合器５により結合させて、マイクロストリップ線路７を介してゲート端子へ帰還させることにより発振を生じさせる。方向性結合器５を用いた間接帰還型ループでは、電界効果トランジスタ４のドレイン端子出力は、出力端子３へほとんどの電力が通過し、方向性結合器５により結合して帰還する電力を小さく（−１０ｄＢ程度）することができるので、電力損を低減し、出力効率の良い電圧制御発振器を得ることができる。
【００１２】
実施の形態２．
この発明の実施の形態２に係る電圧制御発振器を図２及び図３により説明する。図２は実施の形態２に係る電圧制御発振器の構成を示すブロック図である。図２における電圧制御発振器は、図１に示す電圧制御発振器と比較して、終端抵抗６を除去したものである。終端抵抗６はマイクロ波出力が高出力となるほど、耐電力が必要となり、大型になる傾向にある。したがって、このアイソレーションポートに接続する終端抵抗６を設けない構成によって、電圧制御発振器全体の小型化を図ることができる。この実施の形態２における電界効果トランジスタのドレイン端子への出力をゲート端子へ帰還させる構成及び動作は実施の形態１と同様である。なお、終端抵抗６を設けていないので、マイクロストリップ線路７の線路長は実施の形態１でのθ１と異なるθ２に設定することになる。
【００１３】
また、図３に示すように破線Ａで囲まれた終端抵抗８を設けておき、発振回路を非発振状態にしておき、この状態で電界効果トランジスタ４のバイアス設定を行ったのち、破線Ａの部分を除去するようにしても良い。このようにすることで、電界効果トランジスタ４のバイアス設定を安定状態で行うことができ、破線Ａの部分を除去したのちは、発振回路を形成することができるものである。なお、図２及び図３において、図１と同一符号を付した部分又は部品は図１におけるそれらと同等又は相当する部分又は部品を示す。但し、図１と、図２及び図３とにおけるマイクロストリップ線路７の線路長は異なるものとしている。
【００１４】
実施の形態３．
この発明の実施の形態３に係る電圧制御発振器を図４〜図６により説明する。
図４は実施の形態３に係る電圧制御発振器の構成を示すブロック図である。図４において、９は複数のマイクロストリップ線路であり線路群を形成する。１０ａ〜１０ｄはバラクタダイオードである。方向性結合器５の出力ポートから帰還回路に向かって、波長の約４分の１離れたマイクロストリップ線路９上に、他端を接地したバラクタダイオード１０ａを接続し、さらに波長の約４分の１離れたマイクロストリップ線路９上に、他端を接地したバラクタダイオード１０ｂを接続する。バラクタダイオード１０ｂをマイクロストリップ線路９に接続した位置から、さらに入力端子１側に向かって、波長の約４分の１離れたマイクロストリップ線路９上に、他端を接地したバラクタダイオード１０ｃを接続し、さらに波長の約４分の１離れたマイクロストリップ線路９上に、他端を接地したバラクタダイオード１０ｄを接続する。なお、図４において図１と同じ符号を付した部分又は部品は、図１におけるそれらと同等又は相当する部分又は部品を示す。
【００１５】
図４に示す電圧制御発振器においては、電界効果トランジスタ４のドレイン端子出力を方向性結合器５により間接的に結合させて、マイクロストリップ線路９を帰還させ、電界効果トランジスタ４のゲート端子に入力することによって発振させるものである。ここで、実施の形態１及び実施の形態２に説明した図１乃至図３においてはバラクタダイオード８が１個の場合であったが、この実施の形態３に説明する図４においては、バラクタダイオード１０を４個使用している。このようにバラクタダイオードを複数個設けたときの利点について次に説明する。
【００１６】
図５（ａ）及び図５（ｂ）はマイクロストリップ線路（帰還回路）にバラクタダイオードを１個及び３個設けた構成を示すブロック図である。また、図６（ａ）及び図６（ｂ）は、図５（ａ）及び図５（ｂ）のそれぞれのブロック構成に対応し、電圧変化における周波数と位相の関係を示した模式図である。バラクタダイオードを複数個使用した帰還回路は、単一のバラクタダイオードを使用した回路に比べて可変容量の幅が広がるので、電圧（帰還回路ひいては、バラクタダイオードにかかるＤＣ電圧）の変化に対する帰還線路の電気長の変化を大きくすることができる。図６（ａ）及び図６（ｂ）とを比較すると、図６（ｂ）の方が電圧変化に対する周波数範囲が拡大していることがわかる。また、電圧変化させたときの位相に依存する周波数の変化量を見た場合、図６（ａ）では、位相の位置に依存して周波数変化量に大小が生じているが、図６（ｂ）では、位相の位置に依存する周波数変化量の差が小さくなることがわかる。このようにバラクタダイオードを増加することによって、電圧変化による周波数同調範囲を広くすることができる。
【００１７】
実施の形態４．
この発明の実施の形態４に係る電圧制御発振器を図７により説明する。図７は実施の形態４に係る電圧制御発振器の構成を示すブロック図である。図７において、１１ａ〜１１ｄは、それぞれ２個のバラクタダイオードを逆極性に直列接続し、一方の端であるアノード端を接地し、他の端であるアノード端をマイクロストリップ線路９により形成される帰還回路に接続したバラクタダイオード対である。１２ａ〜１２ｄは、それぞれ、各バラクタダイオード対１１ａ〜１１ｄの２個のバラクタダイオード間に接続する制御電圧端子である。方向性結合器５の出力ポートから帰還回路に向かって、波長の約４分の１離れたマイクロストリップ線路９上に、他端を接地したバラクタダイオード対１１ａを接続し、さらに波長の約４分の１離れたマイクロストリップ線路９上に、他端を接地したバラクタダイオード対１１ｂを接続する。バラクタダイオード対１１ｂをマイクロストリップ線路９に接続した位置から、さらに入力端子１側に向かって、波長の約４分の１離れたマイクロストリップ線路９上に、他端を接地したバラクタダイオード対１１ｃを接続し、さらに波長の約４分の１離れたマイクロストリップ線路９上に、他端を接地したバラクタダイオード対１１ｄを接続する。なお、図７において図４と同じ符号を付した部分又は部品は、図４におけるそれらと同等又は相当する部分又は部品を示す。
【００１８】
バラクタダイオード対１１ａ〜１１ｄが逆極性で直列接続されていることにより、非線形雑音を抑制することができるとともに、バラクダダイオードの個数の増加により耐電力を増すことができる。
【００２１】
【発明の効果】
この発明の請求項１に係る発明によれば、帰還回路中に複数段のマイクロストリップ線路を直列接続で設け、マイクロストリップ線路間に、アノード端を接地したバラクタダイオードを接続しているので、周波数同調範囲を拡大することができる。
【００２２】
この発明の請求項２に係る発明によれば、帰還回路中に２個のバラクタダイオードを逆極性で直列接続し、アノード端接地してマイクロストリップ線路間に接続しているので、非線形雑音を抑制することができるとともに、バラクタダイオードの個数の増加により耐電力を増すことができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に係る電圧制御発振器の構成を示すブロック図である。
【図２】 この発明の実施の形態２に係る電圧制御発振器の構成を示すブロック図である。
【図３】 この発明の実施の形態２に係る電圧制御発振器の別の構成を示すブロック図である。
【図４】 この発明の実施の形態３に係る電圧制御発振器の構成を示すブロック図である。
【図５】 マイクロストリップ線路にバラクタダイオードを１個及び３個設けた構成を示すブロック図である。
【図６】 電圧変化における周波数と位相の関係を示した模式図である。
【図７】 この発明の実施の形態４に係る電圧制御発振器の構成を示すブロック図である。
【符号の説明】
４ 電界効果トランジスタ
５ 方向性結合器
６ 終端抵抗
７、９ マイクロストリップ線路
８、１０ バラクタダイオード
１１ バラクタダイオード対
Claims (2)
- ソース端子を接地し、ゲート端子を入力端子に接続した電界効果トランジスタと、この電界効果トランジスタのドレイン端子に入力ポートを接続し、出力ポートを出力端子に接続し、アイソレーションポートを開放した方向性結合器と、この方向性結合器のカプラーポートに一方の端を接続し、他端を上記電界効果トランジスタのゲート端子に接続された、複数段の直列接続により形成したマイクロストリップ線路群と、このマイクロストリップ線路群内の各マイクロストリップ線路間にそれぞれ一方の端を接続し、他端を接地させた複数のバラクタダイオードと、上記電界効果トランジスタのゲート端子に一方の端を接続し、他端を接地させたバラクタダイオードとを備えたことを特徴とする電圧制御発振器。
- ソース端子を接地し、ゲート端子を入力端子に接続した電界効果トランジスタと、この電界効果トランジスタのドレイン端子に入力ポートを接続し、出力ポートを出力端子に接続し、アイソレーションポートを開放した方向性結合器と、この方向性結合器のカプラーポートに一方の端を接続し、他端を上記電界効果トランジスタのゲート端子に接続された、複数段の直列接続により形成したマイクロストリップ線路群と、２個のバラクタダイオードを逆極性に直列接続した複数のバラクタダイオード対であって、一方のアノード端を上記マイクロストリップ線路群内の各マイクロストリップ線路間にそれぞれ接続し、他方のアノード端を接地した複数のバラクタダイオード対と、２個のバラクタダイオードを逆極性に直列接続し、一方のアノード端を上記電界効果トランジスタのゲート端子に接続し、他方のアノード端を接地したバラクタダイオード対とを備えたことを特徴とする電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003102786A JP4506094B2 (ja) | 2003-04-07 | 2003-04-07 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003102786A JP4506094B2 (ja) | 2003-04-07 | 2003-04-07 | 電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004312343A JP2004312343A (ja) | 2004-11-04 |
| JP4506094B2 true JP4506094B2 (ja) | 2010-07-21 |
Family
ID=33466117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003102786A Expired - Fee Related JP4506094B2 (ja) | 2003-04-07 | 2003-04-07 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4506094B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012213089A (ja) * | 2011-03-31 | 2012-11-01 | Furukawa Electric Co Ltd:The | 帰還型発振装置 |
| WO2013094730A1 (ja) * | 2011-12-21 | 2013-06-27 | 古河電気工業株式会社 | 発振回路装置 |
| CN117452189B (zh) * | 2023-12-22 | 2024-06-04 | 深圳市瀚强科技股份有限公司 | 射频功率检测方法及相关装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6271353A (ja) * | 1985-09-24 | 1987-04-02 | Mitsubishi Electric Corp | 周波数変調装置 |
| JPH05218902A (ja) * | 1991-06-29 | 1993-08-27 | Alcatel Nv | 光によって送信された情報信号のイコライザー |
| JPH05508060A (ja) * | 1990-06-20 | 1993-11-11 | ヒューレット・パッカード・カンパニー | 移相回路 |
| JPH06132726A (ja) * | 1992-10-20 | 1994-05-13 | Matsushita Electric Ind Co Ltd | 外部帰還型ｖｃｏ回路 |
-
2003
- 2003-04-07 JP JP2003102786A patent/JP4506094B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6271353A (ja) * | 1985-09-24 | 1987-04-02 | Mitsubishi Electric Corp | 周波数変調装置 |
| JPH05508060A (ja) * | 1990-06-20 | 1993-11-11 | ヒューレット・パッカード・カンパニー | 移相回路 |
| JPH05218902A (ja) * | 1991-06-29 | 1993-08-27 | Alcatel Nv | 光によって送信された情報信号のイコライザー |
| JPH06132726A (ja) * | 1992-10-20 | 1994-05-13 | Matsushita Electric Ind Co Ltd | 外部帰還型ｖｃｏ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004312343A (ja) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101108942B1 (ko) | 캐스코드 회로 | |
| US4717884A (en) | High efficiency RF power amplifier | |
| US4772856A (en) | Power amplifier | |
| US6949978B2 (en) | Efficient broadband switching-mode amplifier | |
| Yen et al. | An Nth-harmonic oscillator using an N-push coupled oscillator array with voltage-clamping circuits | |
| US6066997A (en) | Frequency multiplier with fundamental wave reflection | |
| EP3577756B1 (en) | A broadband frequency tripler | |
| US5483206A (en) | Voltage-controlled microwave oscillator with micro-stripline filter | |
| JP4588947B2 (ja) | コプレーナライン型の高周波発振器 | |
| US20010010473A1 (en) | Frequency multiplier capable of taking out efficiently and stably harmonics higher than fourth order | |
| US4670722A (en) | FET oscillator having controllable reactance element-controlled two port feedback network | |
| JP4506094B2 (ja) | 電圧制御発振器 | |
| EP3780390B1 (en) | Distributed amplifier | |
| US6297706B1 (en) | Single stage voltage controlled ring oscillator | |
| JP4476941B2 (ja) | 注入同期発振器 | |
| JP2001127557A (ja) | 歪補償回路並びにその使用方法 | |
| US7629857B2 (en) | Second harmonic oscillator | |
| US20050184817A1 (en) | Planar high frequency oscillator | |
| US6380814B1 (en) | Voltage-controlled oscillator having a variable capacitive element with an electrode coupled to a resonator | |
| JPS62209909A (ja) | 超高周波半導体回路 | |
| CN102405594B (zh) | 改进的振荡器电路 | |
| US10742171B2 (en) | Nested microstrip system and method | |
| CN110168931B (zh) | 功率放大器 | |
| Li et al. | Class-D− 1 Power Amplifier Using Cavity Filtering Balun for All-Digital RF Transmitters | |
| CA2281343C (en) | Method and apparatus for cascading frequency doublers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100419 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4506094 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |