JPH05508060A - 移相回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ■Ｄ７ 本発明は、移相回路に関するものである。

２つの信号間の相対的な位相を可変遅延線路または移相器をこれら２つの信号の 一方の信号の経路に挿入することによって変えることが必要なことがしばしばあ る。このような必要は、例えばパターン発生器やエラー検出器においてしばしば 見られる。この種の用途においては、被試験システムをこの機能を用いて特性付 けるので、遅延を正確に制御することが重要である。このような用途においては 、移相器は１００ＭＨｚ〜３ＧＨｚの周波数帯にわたって動作し、一般に最大１ ナノ秒の遅延を作り出すことが必要である。

既に知られている移相器の１種に、細かい分解能及び直流から約１８ＧＨｚに及 ぶ広い帯域幅を達成するために使用することができるモータ駆動トロンポーン遅 延線がある。しがしながら、このような手段によって得ることのできる遅延は、 機械的制約要因によって約５００ピコ秒に制限される。モータ駆動トロンポーン 遅延線の主な欠点は、スライド接点及びその他の機械的部品が反復動作を経て摩 耗することである。これは性能劣化及び信頼性低下を招く。さらに、モータ駆動 トロンポーン遅延線は比較的動作の遅い複雑なサーボシステムに基づいて動作す る。

伝送線路の切替え遅延線路部をいくつかカスケード（縦続）接続したものを用い ることによって、より大きな移相範囲を実現することができる。しかしながら、 この構成による分解能は使用する遅延線路部の数によって制限される。

ショットキーバリヤダイオード及びバラクタまたはバリキャップダイオードを用 いて移相器を具現することも知られている。このようなデバイスでは、デバイス のキャパシタンスを変えることによって可変移相を達成することができる。通常 これらのデバイスはハイブリッド結合器を用いて移相器に組み込まれる。その結 果、これらのデバイスが動作することができる帯域幅は比較的小さくなる。

本発明は、広い周波数帯域にわたって比較的高い精度と分解能の移相を達成する ことができる移相器にある。

本発明は、その第１の特徴として、伝送線路の形に配置された各々可変リアクタ ンスを有する素子を含む複数の遅延線路部と、上記素子のりアクタンスを制御し て所要の移相量を得るための制御手段とよりなる移相回路にある。これらの素子 は、キャパシタンスが調節可能なダイオードであってもよい。遅延線路部は誘導 性要素を含むものであってもよい。

制御手段は、上記素子のりアクタンスを調節するための電圧信号を供給する形の ものを用いることができる。この制御手段は、例えば、あらかじめ計算されたデ ータを記憶するために配置されたメモリ手段、及び必要な移相量を表すデータに 応答して上記メモリにアクセスすると共に、そのアクセスしたデータに基づいて 必要な移相量が得られるよう上記の可変リアクタンス素子を制御するための制御 信号を出力する制御装置を含むものであってもよい。制御信号は、例えばディジ タル・アナログ変換器を介して可変リアクタンス素子に供給することができる。

本発明の第２の特徴は、あらかじめ選択されたステップよりなるインクレメント 性移相を行うことができる第１段と、上記第１段の少なくとも最小のステップサ イズにわたって連続性移相を行うことができる第２段と、上記各段を制御して必 要な移相量を得るための制御手段とよりなる移相器にある。上記第２段は、前述 の第１の特徴に従う移相回路であってもよい。

本発明は、添付の図面を特に参照して一例としてここに記載される。

図面において： 第１図は本発明による移相器の概略ブロック図である。

第２図は第１図の移相器の一部分を示す回路図である。

第３Ａ図および第３Ｂ図は、第１図の移相器のアナログ部分を示す図であり、第 ３Ａ図は回路図であり、第３Ｂ図は、その回路のレイアウトを示す図である。

第４図は、第３図に示すタイプの１４部分３ＧＨｚ移相器の特性の概略を示す図 である。

第５図は、第３図の移相器の動作を説明するための式を含む図である。

第６図乃至第１Ｏ図は、本移相器の動作を示す図である。

第１図に示す本発明の一実施例の移相器は、第１段（１０）　、第２段（１１） 及び出力段（１２）よりなる。第１段（ｌＯ）は３つの遅延線路部（１４，１５ 及び１６）を有し、これらの遅延線路部はスイッチ（１７〜２２）の操作によっ て信号経路に挿入し、あるいは信号経路から外すことができる。これらのスイッ チは、制御装置（２４）から入力信号を供給される全体として（２３）で示すス イッチ制御回路の制御下において操作される。

第１段（ｌＯ）は可変利得増幅器（２６）によって第２段（１１）と結合されて いる。第２段は、集中定数伝送線路を形成するよう互いに接続された記号（３０ ）で示す複数のバリキャップダイオードよりなる。この線路のキャパシタンスは 、各バリキャップダイオードに印加される逆バイアス電圧によって決まり、この バイアスは制御装置（２４）からディジタル・アナログ変換器（３４）及び線路 （３２）を介して供給される信号により制御される。

また、図示の移相器は、所与の周波数で必要な遅延を得るためにスイッチ制御回 路（２３）及びバリキャップダイオード（３０）に印加される信号に関するあら かじめ計算されたデータを記憶するＥＥＰＲＯＭ　（３５）を有する。必要な遅 延及び動作周波数を表すこれらのデータは線路（３６）及び（３７）を介して制 御装置（２４）に供給される。

動作ついて説明すると、必要な遅延を表すデータが制御装置（２４）に供給され ると、制御装置がＥＦＲＯＭにアクセスし、そのアクセスしたデータに基づいて 適切な信号をスイッチ制御装置（２３）及びバリキャップダイオードへ送り、こ れによって第１段及び第２段（１０及び１１）を制御して必要な遅延を得る。第 １段（１０）のスイッチは、０．２５０ピコ秒、５００ピコ秒、７５０ピコ秒、 １ナノ秒、１．２５ナノ秒、１．５ナノ秒または１．７５ナノ秒の中のいずれか 適切なステップ遅延が得られるよう操作される。第２段（１１）は、０〜２５０ ピコ秒の範囲内における可変遅延が得られるよう調節することができる。すなわ ち、第２段は、第１段（１０）によって選択されたステップサイズにわたって連 続可変である。このように、ディジタルのステップ移相器とアナログの連続移相 器を組み合わせることによって、０ナノ秒乃至２ナノ秒の範囲の連続可変遅延を 得ることができる。図示の回路は比較的広い帯域幅にわたって動作することがで きるという長所を有する。

次に、第２図には、第１段（１０）を構成する３つの切替え遅延線路部の中の１ つ回路例が詳細に示されている。他の２つの遅延線路部は、遅延の大きさを除い て、図示のものと実質的に同じである。各遅延線路部は、固定遅延が得られる遅 延素子（４１）を含む第１の経路（４０）を有する。遅延素子（４１）としては 、例えば普通のマイクロストリップ・プリントトラックを用いることができる。

また、各遅延線路部は遅延素子を全く含まない第２の経路（４２）を有する。入 力（４３）に供給された入力信号は、ＰＩＮダイオードスイッチ（４５，４６， ４７，４８）の状態に応じて第１の経路（４０）まはた第２の経路（４２）のど ちらかを伝播する。これらのスイッチは、第１図の制御装置（２４）により端子 （４８，４９）に印加される信号によって制御される。

動作時に正の電圧が端子（４８）へ印加されると、ダイオード（４５）及び（４ ７）がオンになり、入力信号を第２図に示す例の場合で１ナノ秒だけ遅延させる よう遅延素子（４１）を通る信号経路が形成される。あるいは、正の電圧が端子 （４９）に印加されると、ダイオード（４６）及び（４８）がオンとなり、信号 は全（遅延なしで経路（４２）を伝播する。

第２図に示す遅延線路部の低周波応答は、結合コンデンサのキャパシタンスとＰ ＩＮダイオードの少数キャリア寿命によって決まる。このように、遮断周波数は １００ＭＨｚよりかなり低くすることができ、ＦＥＴスイッチを用いれば直流結 合さえも可能である。スイッチの高周波限界は、最新技術により少なくとも２０ ＧＨｚにすることができる。

第１段（１０）を構成する３つのカスケード接続された遅延線路部（１４〜１６ ）全体の群遅延を第６図に示す。第６図は、第１段により得られる各ステップ遅 延毎の周波数応答を示している。この図に示されているリップルは、電圧定在波 比（ＶＳＷＲ）のためにスイッチに生じる繰り返し反射によって引き起こされる 。このリップルの問題は、使用する遅延線路部をより多くすると、さらに悪化す る。

ここで、群遅延は周波数の導関数であり、従って第６図上のリップルは遅延の実 際の変化より大きく現れるということに注意すべきである。遅延と群遅延の間の 関係は第５図に示す方程式５及び６によって定義される。この遅延リップルは、 全ての場合にフラットな位相曲線が得られるように固定遅延を補償するよう基準 遅延を設定して遅延線路部のスイッチセツティングの全ての組合わせの周波数に 対する位相応答をプロットした第７図から誘導することができる。

スイッチ間の相互作用は上２゜５°の位相リップルを引き起こし、これは３ＧＨ ｚで２．５ピコ秒、１．５ＧＨ２で５ピコ秒の遅延に相当する。本発明による構 成の長所の１つは、このような小さい誤差であっても第２段（１１）の適切な較 正によって補償することができるということである。その結果、移相範囲が大き いということと分解能が高いという相入れない要求を満たすことが可能となる。

前に述べたように、第２段（１１）のバリキャップダイオードは、第３Ａ図に示 すような形の集中定数伝送線路を形成する。線路のキャパシタンスは、バリキャ ップダイオードに印加される逆バイアス電圧によって決まる。線路のキャパシタ ンスは第４図の方程式７によって与えられる。第３Ａ図及び第３Ｂ図は第２段（ １１）を幾分詳細に示しており、図から明らかなように、ダイオードの部分（３ ０）の間にボンディングワイヤ（５０）及びマイクロストリップトラック（５１ ）を接続することによってそれぞれインダクタンスし及びＬ／２を設けることが できる。マイクロストリップトラック（５１）からなる遅延線路部はアノードと して作用し、グランド層（５３）がカソードとして作用する。

次に、第２段（１１）の動作を方程式１〜７を用いて説明する。方程式ｌから明 らかなように、移相量は（Ｃ）””に比例し、ダイオードのキャパシタンスＣが 変わると、移相量、従って遅延はＣの平方根に比例して変化する。線路全体の移 相量は、カスケード接続された遅延線路部の数、すなわち線路の電気的長さによ って決まる。

方程式ｌ及び４から、帯域幅、移相範囲及び使用ダイオード数の間で適切な妥協 点を見出すべきであるということは明白であろう。帯域幅を大きく取るためには 、遅延線路部当たりの移相量を小さく保つ必要がある。

方程式１は、線路が方程式２によって与えられる共振周波数より十分低い周波数 で動作する場合にのみ有効であるということは明らかであろう。実際の装置構成 においては、ダイオードの数を少なくするため、線路をその共振周波数近くで使 用する場合もある。その効果を第８図にシミュレートして示す。この図において 、曲線１は、Ｃが０゜９ＰＦ（ピコファラド）、従って共振周波数ＦＭＡＸが６ ．７ＧＨｚに等しい場合の群遅延を示す曲線である。直線状遅延からのずれが記 号Ｘで示されている。この誤差は、制御装置（２４）により較正して除去するこ とができるが、プロセス信号が高次高調波を含む場合は、位相ひずみを最小限に 抑えるべきである。

線路のキャパシタンスが変化するにつれて、線路の特性インピーダンスも方程式 ３によってＺＭＩＮからＺＭＡＸまで変化する。この効果は、Ｃの異なる値につ いて反射減衰量を周波数に対してプロットした第９図のグラフに示されている。

この効果は線路上に定在波パターンをもたらし、その結果群遅延リップルが生じ ることがある。第８図の曲線２及び３は、最悪の不整合が発生する場合の最小及 び最大のキャパシタンスに対応する。曲線１は、線路インピーダンスが公称値で あるため滑らかである。

第８図は群遅延をプロットしたものであるということに注意すべきである。前に 説明したように、実際の遅延リップルは群遅延よりかなり小さい。遅延線路第２ 段（１１）の位相応答の測定結果を第１Ｏ図に示す。この図には、いくつかの逆 バイアス電圧における位相応答が示されている。

ディジタル・アナログ変換器（３４）はこの構成の移相回路の分解能を決定する 。最低の分解能は、方程式１及び７が非線形性のために第２段（１１）の最大遅 延で発生する。３ＧＨｚ移相器は、１２ビツトデイジタル・アナログ変換器（３ ４）を用いて０．３ピコ秒の分解能を達成することができる。

第２図に戻って、例えばダイオード（４５）とその付属抵抗は減衰器を形成する ということが分かる。この構成の長所はスイッチで発生する反射が小さくなると いうことである。しかしながら、これは減衰器であるから、信号レベルを減少さ せる。そのために、可変利得増幅器（２６）はこの減衰を補償することによって 全体的な利得公差ついての調整を行う。

出力制限増幅器（１２）は、位相調整及び周波数に無関係に一定振幅を保つ。こ れに加えて、増幅器（１２）は遅延線路の第２段（１１）の有限の帯域幅による プロセス信号の帯域制限によって引き起こされるオーバーシュートを減少させる 。

Ｌ１＝１２＝１３＝Ｌｎ　Ａび°　Ｃ１＝　Ｃ２＝Ｃ３＝Ｃｎ材湘ｆ　Ｏ＝ｎｗ ４ヱ　ベ１ ｉｆ　ｗ２ＬＣ＜＜　１　＊２ 要　約　書 ■」 移相器が集中定数伝送線路の形に配置されたバリキャップダイオード（３０）を 用いて実施される。制御装置（２４）はダイオード（３０）の逆バイアス電圧を 制御して、所与の範囲にわたって連続的に変えることのできる遅延を提供する。

配置は、予め決められたステップで調整することのできる遅延を提供するディジ タル移相器と結合して使うことができる。アナログ移相器はディジタル移相器の ステップサイズにわたって連続的な変化を提供する。

国際調査報告　ＰＣＴ／ＧＢ　９１１００８９２１＋＋＋＋、＋、ｌ＋＋１１． ＋＋ｌ＋ｌｌＩ＋　ＰＣＴ／ＧＢ　９１１００８９２国際調査報告

Claims (1)

1. 【特許請求の範囲】 １．伝送線路の形に配置され、それぞれ可変リアクタンスを有する素子（３０） を含む複数の部分（３０）と、前記素子のリアクタンスを制御して所要の移相量 を供給する制御手段（２４、３４、３５）とを備えて成り、前記制御手段が、予 め計算されたデータを記憶するよう配置されたメモリ手段（３５）と、所要の移 相量を表すデータに応答して前記メモリにアクセスすると共に、そのアクセスし たデータに基づいて所要の移相量が得られるよう前記素子のリアクタンスを制御 する制御信号を出力する制御装置（２４）とを含むことを特徴とする移相回路。 ２．前記素子（３０）が、キャパシタンスが可変のダイオードを備えている、請 求の範囲第１項記載の移相回路。 ３．各部分が誘導性要素（５０、５１）を含んでいる、請求の範囲第２項記載の 移相回路。 ４．前記制御手段（２４、３４、３５）が前記素子のリアクタンスを調節するた めの電圧信号を供給する、前述の任意の請求の範囲に記載の移相回路。 ５．前記制御信号が、ディジタル・アナログ変換器（３４）を介して前記素子（ ３０）に供給されることができる、前述の任意の請求の範囲に記載の移相回路。 ６．予め選択されたステップよりなるインクレメント性移相を提供することがで きる第１段（１０）と、前記第１段の少なくとも最小のステップサイズにわたっ て連続性移相を提供することができる第２段（１１）と、前記各段を制御して必 要な移相量を提供する制御手段（２４、３４、３５）とを備えて成り、前記制御 手段が、予め計算されたデータを記憶するよう配置されたメモリ手段（３５）と 、所要の移相量を表すデータに応答して前記メモリにアクセスすると共に、その アクセスしたデータに基づいて前記各段を制御する制御信号を出力する制御装置 （２４）を含むことを特徴とする移相回路。 ７．前記第２段（１１）が、リアクタンスが可変の素子（３０）を含む伝送線路 端部の形に配置された複数の部分（３０）を備えている、請求の範囲第６項記載 の移相回路。 ８．前記素子（３０）が、キャパシタンスが可変のダイオードを備えている、請 求の範囲第７項記載の移相回路。 ９．前記第１段（１０）が、前記制御手段（２４、３４、３５）の制御下で信号 経路の中に、あるいは外に切り替えることのできる複数の遅延素子（１４、１５ 、１６）を備えている、請求の範囲第８項記載の移相回路。 １０．前記遅延素子（１４、１５、１６）がＰＩＮダイオード（４５〜５８）に よって信号経路の中に、あるいは外に切り替えることのできる、請求の範囲第９ 項記載の移相回路。 １１．信号損失を補償する可変利得増幅器（２６）を備えている、請求の範囲第 ７項乃至第１０項の中の任意の１つに記載の移相回路。