JP2004312343A - 電圧制御発振器 - Google Patents
電圧制御発振器 Download PDFInfo
- Publication number
- JP2004312343A JP2004312343A JP2003102786A JP2003102786A JP2004312343A JP 2004312343 A JP2004312343 A JP 2004312343A JP 2003102786 A JP2003102786 A JP 2003102786A JP 2003102786 A JP2003102786 A JP 2003102786A JP 2004312343 A JP2004312343 A JP 2004312343A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- microstrip line
- terminal
- field effect
- grounded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【解決手段】電界効果トランジスタ4のドレイン端子からの出力を、方向性結合器5によって間接的に結合して、カプラーポートマイクロストリップ線路7に入力する。方向性結合器5のアイソレーションポートに終端抵抗6を取り付けることによってインピーダンス整合をとる。電界効果トランジスタのドレイン出力を方向性結合器5により結合させて、マイクロストリップ線路7を介してゲート端子へ帰還させることにより発振を生じさせる。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は、マイクロ波帯の高出力の電圧制御発振器に関するものである。
【0002】
【従来の技術】
マイクロ波帯の従来の電圧制御発振器は、例えば非特許文献1に開示されたものがある。この開示された電圧制御発振器は、電界効果トランジスタを利用したものである。具体的には、電界効果トランジスタのゲート端子を入力端子とし、ソース端子を接地し、ドレイン端子から出力端子に至る手前で帰還回路が設けられている。この帰還回路は、ドレイン端子に接続され、入力側と同相となるようなマイクロストリップ線路を設け、このマイクロストリップ線路を入力端子に接続するものである。このように電界効果トランジスタに帰還回路を設けることによって、ゲート端子で発生した雑音がドレイン端子出力され、帰還回路により帰還して発振が生じるようにされたものである。
【0003】
【非特許文献1】
Hiroyuki Abe, etc., ”A High−Power Microwave GaAs FET Oscillator”, IEEE ISSCC Digest of Technical Papers, p.164−165;1976
【0004】
【発明が解決しようとする課題】
この従来の電圧制御発振器は、電界効果トランジスタのドレイン端子からの出力が、直接ライン接続した帰還回路側へ、出力側線路と帰還回路側線路のインピーダンス値によって電力分配されて入り込むので、その分の電力損が発生し、出力効率が低下するという問題点があった。
【0005】
この発明は、上記のような問題点を解決するためになされたもので、電力損失が小さく高出力な電圧制御発振器を得ることを目的とする。
【0006】
【課題を解決するための手段】
請求項1の発明に係る電圧制御発振器は、ソース端子を接地し、ゲート端子を入力端子に接続した電界効果トランジスタと、この電界効果トランジスタのドレイン端子に入力ポートを接続し、片端を接地させた抵抗をアイソレーションポートに接続した方向性結合器と、この方向性結合器のカプラーポートに一方の端を接続し、他端を上記電界効果トランジスタのゲート端子に接続したマイクロストリップ線路と、アノード側を接地させ、上記マイクロストリップ線路の上記他端に接続したバラクタダイオードとを備えたものである。
【0007】
請求項2の発明に係る電圧制御発振器は、ソース端子を接地し、ゲート端子を入力端子に接続した電界効果トランジスタと、この電界効果トランジスタのドレイン端子に入力ポートを接続し、アイソレーションポートを開放した方向性結合器と、この方向性結合器のカプラーポートに一方の端を接続し、他端を上記電界効果トランジスタのゲート端子に接続したマイクロストリップ線路と、アノード側を接地させ、上記マイクロストリップ線路の上記他端に接続したバラクタダイオードとを備えたものである。
【0008】
請求項3の発明に係る電圧制御発振器は、ソース端子を接地し、ゲート端子を入力端子に接続した電界効果トランジスタと、この電界効果トランジスタのドレイン端子に入力ポートを接続し、アイソレーションポートを開放した方向性結合器と、この方向性結合器のカプラーポートに一方の端を接続し、他端を上記電界効果トランジスタのゲート端子に接続された、複数段の直列接続により形成したマイクロストリップ線路群と、このマイクロストリップ線路群内のマイクロストリップ線路間に一方の端を接続し、他端を接地させたバラクタダイオードとを備えたものである。
【0009】
請求項4の発明に係る電圧制御発振器は、ソース端子を接地し、ゲート端子を入力端子に接続した電界効果トランジスタと、この電界効果トランジスタのドレイン端子に入力ポートを接続し、アイソレーションポートを開放した方向性結合器と、この方向性結合器のカプラーポートに一方の端を接続し、他端を上記電界効果トランジスタのゲート端子に接続された、複数段の直列接続により形成したマイクロストリップ線路群と、2個のバラクタダイオードを逆極性に直列接続し、一方のアノード端を上記マイクロストリップ線路群内のマイクロストリップ線路間に、他方のアノード端を接地したバラクタダイオード対とを備えたものである。
【0010】
【発明の実施の形態】
実施の形態1.
この発明の実施の形態1に係る電圧制御発振器を図1により説明する。図1は実施の形態1に係る電圧制御発振器の構成を示すブロック図である。図1において、1は入力端子、2は接地端子、3は出力端子である。4は電界効果トランジスタであり、5は方向性結合器、6は終端抵抗である。電界効果トランジスタ4のゲート端子は入力端子1に接続し、ソース端子は接地端子2に接続し、ドレイン端子を方向性結合器5の入力ポートに接続する。また、方向性結合器5の出力ポートは出力端子3へ接続し、方向性結合器5のアイソレーションポートは終端抵抗6を介して接地する。次に7はマイクロストリップ線路であり、8はバラクタダイオードである。方向性結合器5のカプラーポートをマイクロストリップ線路7の一方の端に接続し、マイクロストリップ線路7の他端は、入力端子1へ接続する。またマイクロストリップ線路7の上記他端には接地したバラクタダイオード8を接続する。
【0011】
次に電圧制御発振器の動作を説明する。電界効果トランジスタ4のゲート端子には雑音が発生しており、ドレイン端子に出力される。ドレイン端子からの出力は、方向性結合器5によって間接的に結合して、カプラーポートから帰還回路、即ちマイクロストリップ線路7に入力される。このマイクロストリップ線路7の線路長は、RF的に入力側で同相とするように設定する(線路長をθ1とする)。バラクタダイオード8は可変容量ダイオードであり、印加電圧により容量が変化する可変容量コンデンサとして機能する。また、方向性結合器5のアイソレーションポートに終端抵抗6を取り付けることによってインピーダンス整合をとる。このように電界効果トランジスタのドレイン出力を方向性結合器5により結合させて、マイクロストリップ線路7を介してゲート端子へ帰還させることにより発振を生じさせる。方向性結合器5を用いた間接帰還型ループでは、電界効果トランジスタ4のドレイン端子出力は、出力端子3へほとんどの電力が通過し、方向性結合器5により結合して帰還する電力を小さく(−10dB程度)することができるので、電力損を低減し、出力効率の良い電圧制御発振器を得ることができる。
【0012】
実施の形態2.
この発明の実施の形態2に係る電圧制御発振器を図2及び図3により説明する。図2は実施の形態2に係る電圧制御発振器の構成を示すブロック図である。図2における電圧制御発振器は、図1に示す電圧制御発振器と比較して、終端抵抗6を除去したものである。終端抵抗6はマイクロ波出力が高出力となるほど、耐電力が必要となり、大型になる傾向にある。したがって、このアイソレーションポートに接続する終端抵抗6を設けない構成によって、電圧制御発振器全体の小型化を図ることができる。この実施の形態2における電界効果トランジスタのドレイン端子への出力をゲート端子へ帰還させる構成及び動作は実施の形態1と同様である。なお、終端抵抗6を設けていないので、マイクロストリップ線路7の線路長は実施の形態1でのθ1と異なるθ2に設定することになる。
【0013】
また、図3に示すように破線Aで囲まれた終端抵抗8を設けておき、発振回路を非発振状態にしておき、この状態で電界効果トランジスタ4のバイアス設定を行ったのち、破線Aの部分を除去するようにしても良い。このようにすることで、電界効果トランジスタ4のバイアス設定を安定状態で行うことができ、破線Aの部分を除去したのちは、発振回路を形成することができるものである。なお、図2及び図3において、図1と同一符号を付した部分又は部品は図1におけるそれらと同等又は相当する部分又は部品を示す。但し、図1と、図2及び図3とにおけるマイクロストリップ線路7の線路長は異なるものとしている。
【0014】
実施の形態3.
この発明の実施の形態3に係る電圧制御発振器を図4〜図6により説明する。図4は実施の形態3に係る電圧制御発振器の構成を示すブロック図である。図4において、9は複数のマイクロストリップ線路であり線路群を形成する。10a〜10dはバラクタダイオードである。方向性結合器5の出力ポートから帰還回路に向かって、波長の約4分の1離れたマイクロストリップ線路9上に、他端を接地したバラクタダイオード10aを接続し、さらに波長の約4分の1離れたマイクロストリップ線路9上に、他端を接地したバラクタダイオード10bを接続する。バラクタダイオード10bをマイクロストリップ線路9に接続した位置から、さらに入力端子1側に向かって、波長の約4分の1離れたマイクロストリップ線路9上に、他端を接地したバラクタダイオード10cを接続し、さらに波長の約4分の1離れたマイクロストリップ線路9上に、他端を接地したバラクタダイオード10dを接続する。なお、図4において図1と同じ符号を付した部分又は部品は、図1におけるそれらと同等又は相当する部分又は部品を示す。
【0015】
図4に示す電圧制御発振器においては、電界効果トランジスタ4のドレイン端子出力を方向性結合器5により間接的に結合させて、マイクロストリップ線路9を帰還させ、電界効果トランジスタ4のゲート端子に入力することによって発振させるものである。ここで、実施の形態1及び実施の形態2に説明した図1乃至図3においてはバラクタダイオード8が1個の場合であったが、この実施の形態3に説明する図4においては、バラクタダイオード10を4個使用している。このようにバラクタダイオードを複数個設けたときの利点について次に説明する。
【0016】
図5(a)及び図5(b)はマイクロストリップ線路(帰還回路)にバラクタダイオードを1個及び3個設けた構成を示すブロック図である。また、図6(a)及び図6(b)は、図5(a)及び図5(b)のそれぞれのブロック構成に対応し、電圧変化における周波数と位相の関係を示した模式図である。バラクタダイオードを複数個使用した帰還回路は、単一のバラクタダイオードを使用した回路に比べて可変容量の幅が広がるので、電圧(帰還回路ひいては、バラクタダイオードにかかるDC電圧)の変化に対する帰還線路の電気長の変化を大きくすることができる。図6(a)及び図6(b)とを比較すると、図6(b)の方が電圧変化に対する周波数範囲が拡大していることがわかる。また、電圧変化させたときの位相に依存する周波数の変化量を見た場合、図6(a)では、位相の位置に依存して周波数変化量に大小が生じているが、図6(b)では、位相の位置に依存する周波数変化量の差が小さくなることがわかる。このようにバラクタダイオードを増加することによって、電圧変化による周波数同調範囲を広くすることができる。
【0017】
実施の形態4.
この発明の実施の形態4に係る電圧制御発振器を図7により説明する。図7は実施の形態4に係る電圧制御発振器の構成を示すブロック図である。図7において、11a〜11dは、それぞれ2個のバラクタダイオードを逆極性に直列接続し、一方の端であるアノード端を接地し、他の端であるアノード端をマイクロストリップ線路9により形成される帰還回路に接続したバラクタダイオード対である。12a〜12dは、それぞれ、各バラクタダイオード対11a〜11dの2個のバラクタダイオード間に接続する制御電圧端子である。方向性結合器5の出力ポートから帰還回路に向かって、波長の約4分の1離れたマイクロストリップ線路9上に、他端を接地したバラクタダイオード対11aを接続し、さらに波長の約4分の1離れたマイクロストリップ線路9上に、他端を接地したバラクタダイオード対11bを接続する。バラクタダイオード対11bをマイクロストリップ線路9に接続した位置から、さらに入力端子1側に向かって、波長の約4分の1離れたマイクロストリップ線路9上に、他端を接地したバラクタダイオード対11cを接続し、さらに波長の約4分の1離れたマイクロストリップ線路9上に、他端を接地したバラクタダイオード対11dを接続する。なお、図7において図4と同じ符号を付した部分又は部品は、図4におけるそれらと同等又は相当する部分又は部品を示す。
【0018】
バラクタダイオード対11a〜11dが逆極性で直列接続されていることにより、非線形雑音を抑制することができるとともに、バラクダダイオードの個数の増加により耐電力を増すことができる。
【0019】
【発明の効果】
この発明の請求項1に係る発明によれば、電界効果トランジスタのドレイン出力を方向性結合器において結合して帰還させるので、電力損失が小さく電力効率の良い電圧制御発振器を得ることができる。
【0020】
この発明の請求項2に係る発明によれば、方向性結合器のアイソレーションポートを開放端とすることにより、終端抵抗を設ける必要がないので、電圧制御発振器を小型化することができる。
【0021】
この発明の請求項3に係る発明によれば、帰還回路中に複数段のマイクロストリップ線路を直列接続で設け、マイクロストリップ線路間に、アノード端を接地したバラクタダイオードを接続しているので、周波数同調範囲を拡大することができる。
【0022】
この発明の請求項4に係る発明によれば、帰還回路中に2個のバラクタダイオードを逆極性で直列接続し、アノード端接地してマイクロストリップ線路間に接続しているので、非線形雑音を抑制することができるとともに、バラクダダイオードの個数の増加により耐電力を増すことができる。
【図面の簡単な説明】
【図1】この発明の実施の形態1に係る電圧制御発振器の構成を示すブロック図である。
【図2】この発明の実施の形態2に係る電圧制御発振器の構成を示すブロック図である。
【図3】この発明の実施の形態2に係る電圧制御発振器の別の構成を示すブロック図である。
【図4】この発明の実施の形態3に係る電圧制御発振器の構成を示すブロック図である。
【図5】マイクロストリップ線路にバラクタダイオードを1個及び3個設けた構成を示すブロック図である。
【図6】電圧変化における周波数と位相の関係を示した模式図である。
【図7】この発明の実施の形態4に係る電圧制御発振器の構成を示すブロック図である。
【符号の説明】
4 電界効果トランジスタ
5 方向性結合器
6 終端抵抗
7、9 マイクロストリップ線路
8、10 バラクタダイオード
11 バラクタダイオード対
Claims (4)
- ソース端子を接地し、ゲート端子を入力端子に接続した電界効果トランジスタと、この電界効果トランジスタのドレイン端子に入力ポートを接続し、片端を接地させた抵抗をアイソレーションポートに接続した方向性結合器と、この方向性結合器のカプラーポートに一方の端を接続し、他端を上記電界効果トランジスタのゲート端子に接続したマイクロストリップ線路と、アノード側を接地させ、上記マイクロストリップ線路の上記他端に接続したバラクタダイオードとを備えたことを特徴とする電圧制御発振器。
- ソース端子を接地し、ゲート端子を入力端子に接続した電界効果トランジスタと、この電界効果トランジスタのドレイン端子に入力ポートを接続し、アイソレーションポートを開放した方向性結合器と、この方向性結合器のカプラーポートに一方の端を接続し、他端を上記電界効果トランジスタのゲート端子に接続したマイクロストリップ線路と、アノード側を接地させ、上記マイクロストリップ線路の上記他端に接続したバラクタダイオードとを備えたことを特徴とする電圧制御発振器。
- ソース端子を接地し、ゲート端子を入力端子に接続した電界効果トランジスタと、この電界効果トランジスタのドレイン端子に入力ポートを接続し、アイソレーションポートを開放した方向性結合器と、この方向性結合器のカプラーポートに一方の端を接続し、他端を上記電界効果トランジスタのゲート端子に接続された、複数段の直列接続により形成したマイクロストリップ線路群と、このマイクロストリップ線路群内のマイクロストリップ線路間に一方の端を接続し、他端を接地させたバラクタダイオードとを備えたことを特徴とする電圧制御発振器。
- ソース端子を接地し、ゲート端子を入力端子に接続した電界効果トランジスタと、この電界効果トランジスタのドレイン端子に入力ポートを接続し、アイソレーションポートを開放した方向性結合器と、この方向性結合器のカプラーポートに一方の端を接続し、他端を上記電界効果トランジスタのゲート端子に接続された、複数段の直列接続により形成したマイクロストリップ線路群と、2個のバラクタダイオードを逆極性に直列接続し、一方のアノード端を上記マイクロストリップ線路群内のマイクロストリップ線路間に、他方のアノード端を接地したバラクタダイオード対とを備えたことを特徴とする電圧制御発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003102786A JP4506094B2 (ja) | 2003-04-07 | 2003-04-07 | 電圧制御発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003102786A JP4506094B2 (ja) | 2003-04-07 | 2003-04-07 | 電圧制御発振器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004312343A true JP2004312343A (ja) | 2004-11-04 |
JP4506094B2 JP4506094B2 (ja) | 2010-07-21 |
Family
ID=33466117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003102786A Expired - Fee Related JP4506094B2 (ja) | 2003-04-07 | 2003-04-07 | 電圧制御発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4506094B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012213089A (ja) * | 2011-03-31 | 2012-11-01 | Furukawa Electric Co Ltd:The | 帰還型発振装置 |
WO2013094730A1 (ja) * | 2011-12-21 | 2013-06-27 | 古河電気工業株式会社 | 発振回路装置 |
CN117452189A (zh) * | 2023-12-22 | 2024-01-26 | 深圳市瀚强科技股份有限公司 | 射频功率检测方法及相关装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6271353A (ja) * | 1985-09-24 | 1987-04-02 | Mitsubishi Electric Corp | 周波数変調装置 |
JPH05218902A (ja) * | 1991-06-29 | 1993-08-27 | Alcatel Nv | 光によって送信された情報信号のイコライザー |
JPH05508060A (ja) * | 1990-06-20 | 1993-11-11 | ヒューレット・パッカード・カンパニー | 移相回路 |
JPH06132726A (ja) * | 1992-10-20 | 1994-05-13 | Matsushita Electric Ind Co Ltd | 外部帰還型vco回路 |
-
2003
- 2003-04-07 JP JP2003102786A patent/JP4506094B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6271353A (ja) * | 1985-09-24 | 1987-04-02 | Mitsubishi Electric Corp | 周波数変調装置 |
JPH05508060A (ja) * | 1990-06-20 | 1993-11-11 | ヒューレット・パッカード・カンパニー | 移相回路 |
JPH05218902A (ja) * | 1991-06-29 | 1993-08-27 | Alcatel Nv | 光によって送信された情報信号のイコライザー |
JPH06132726A (ja) * | 1992-10-20 | 1994-05-13 | Matsushita Electric Ind Co Ltd | 外部帰還型vco回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012213089A (ja) * | 2011-03-31 | 2012-11-01 | Furukawa Electric Co Ltd:The | 帰還型発振装置 |
WO2013094730A1 (ja) * | 2011-12-21 | 2013-06-27 | 古河電気工業株式会社 | 発振回路装置 |
CN117452189A (zh) * | 2023-12-22 | 2024-01-26 | 深圳市瀚强科技股份有限公司 | 射频功率检测方法及相关装置 |
CN117452189B (zh) * | 2023-12-22 | 2024-06-04 | 深圳市瀚强科技股份有限公司 | 射频功率检测方法及相关装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4506094B2 (ja) | 2010-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Guo et al. | Bandpass class-F power amplifier based on multifunction hybrid cavity–microstrip filter | |
US10143091B2 (en) | Methods of forming oscillator systems having annular resonant circuitry | |
JPH11251849A (ja) | 高周波電力増幅器 | |
Yen et al. | An Nth-harmonic oscillator using an N-push coupled oscillator array with voltage-clamping circuits | |
JP2001111362A (ja) | 高調波処理回路及びそれを用いた高電力効率増幅回路 | |
US8264279B2 (en) | Electronic circuit | |
JP2012119819A (ja) | 周波数逓倍器 | |
US10658983B2 (en) | Amplifier and transmitter | |
JP2004312343A (ja) | 電圧制御発振器 | |
Wang et al. | Single-and dual-band filtering power amplifiers | |
JP4476941B2 (ja) | 注入同期発振器 | |
JPH05191176A (ja) | 高周波電力増幅器 | |
US7928815B2 (en) | Amplifier | |
JP5127362B2 (ja) | 2倍波発振器 | |
EP3089370B1 (en) | Electronic device with rf transmission line stub and rf shorting switch configuration and related methods | |
JP4936389B2 (ja) | マイクロストリップ線路共振器およびマイクロ波発振器 | |
US6380814B1 (en) | Voltage-controlled oscillator having a variable capacitive element with an electrode coupled to a resonator | |
Patel et al. | K band class‐C MESFET based frequency quadrupler with highly selective SIW bandpass filter for inter satellite communication | |
Bukhori | An Overview of RF Power Amplifier Techniques and Effect of Transistor Scaling on its Design Parameters | |
US10742171B2 (en) | Nested microstrip system and method | |
KR100393248B1 (ko) | 단일 소자를 이용한 자기 발진 주파수 혼합기 | |
JP2005223502A (ja) | マイクロ波装置用バイアス回路 | |
JPS62209909A (ja) | 超高周波半導体回路 | |
KR100958656B1 (ko) | 전압 제어 발진기 | |
WO2012160810A1 (ja) | 高効率能動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100419 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4506094 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |