JP4493778B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4493778B2 JP4493778B2 JP2000017726A JP2000017726A JP4493778B2 JP 4493778 B2 JP4493778 B2 JP 4493778B2 JP 2000017726 A JP2000017726 A JP 2000017726A JP 2000017726 A JP2000017726 A JP 2000017726A JP 4493778 B2 JP4493778 B2 JP 4493778B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- hydrogen
- tft
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、基板上に薄膜トランジスタで構成された能動回路を有する半導体装置およびその作製方法に関する。特に結晶質半導体層を用いた薄膜トランジスタを作製するのに好適に用いることができる。本発明は、薄膜トランジスタから成る集積回路をはじめ、アクティブマトリクス型表示装置やイメージセンサに代表される電気光学装置および電気光学装置を搭載した電子機器の作製に利用することができる。
【０００２】
【従来の技術】
基板上にＴＦＴ（薄膜トランジスタ）を多数個配列させて、アクティブマトリクス型液晶表示装置に代表される半導体装置が開発されている。ＴＦＴで高移動度を実現するためには、その半導体層に結晶質半導体膜を用いることが好ましいと考えられている。ＴＦＴに利用される多結晶半導体の多くは、非晶質半導体膜をレーザーアニール法や熱アニール法で結晶化させて形成されるものであった。しかしながら、結晶化された結晶質半導体膜には多数の欠陥が内在してしまい、キャリアの移動度や寿命時間を著しく低下させる結果、ＴＦＴの電気的特性に悪影響を与えてしまった。
【０００３】
このような結晶質半導体膜や層間絶縁膜に内在する欠陥をなくす方法として、水素化処理の方法は有効な手段として知られていた。水素化処理の方法には、プラズマ化させることによってできた水素で欠陥を中和するプラズマ水素化の方法や、水素雰囲気中で加熱処理を施す水素化の方法などがとられていた。これらの水素化の工程は適時ＴＦＴの作製工程の途中に組み込まれていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、プラズマを利用した水素化の方法では、効果的に水素を導入するために、結晶質半導体膜を直接プラズマに晒す結果、プラズマ中に同時に生成されるイオンの影響によって、結晶質半導体膜にダメージを与えてしまう問題点があった。このダメージを回復させるには、４００〜６００℃の熱処理が必要とされていたが、４００℃以上に加熱すると結晶質半導体膜から水素が再放出されてしまう欠点を有していた。さらに、プラズマ水素化の方法では、その雰囲気中に窒素、酸素などの大気成分が残存しているとこれらの元素も同時にプラズマ化されて結晶質半導体膜を汚染してしまう懸念があった。
【０００５】
また、ゲート電極の上層に形成した層間絶縁膜の表面側からプラズマ水素化処理を行ったとしても内在する欠陥はある程度中和することができるが、この方法で膜中へ導入される水素濃度は膜表面から内側に向かって減少する分布をもつので、その下層側にある結晶質半導体膜まで十分水素化することは困難であった。その他の方法として、水素雰囲気中で加熱処理をする方法は、水素化の効果を高めようとすると必然的に処理時間が長くかかってしまうといった問題点を有していた。
【０００６】
本発明はこのような問題点を解決するものであり、結晶質半導体膜にダメージや汚染を与えることなく、効果的に水素化が施された高性能の半導体装置および半導体装置の作製方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】
本発明の半導体装置の作製方法は、基板上に所定の形状で形成された半導体層上に、水素を含有する第１の絶縁膜を形成する工程と、その後に水素雰囲気中、またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行うことに特徴を有している。第１の絶縁膜は、ゲート電極上に形成される層間絶縁膜であっても良く、この第１の絶縁膜を介して水素化を行うことで半導体層へのダメージや汚染の問題を回避することができる。そして、水素を含有する第１の絶縁膜に水素が供給される結果、第１の絶縁膜中の水素はその下層側にも拡散し半導体層の水素化が進行する。
【０００８】
また、基板上に所定の形状で形成された半導体層上に、水素を含有する第１の絶縁膜を形成する工程と、第１の絶縁膜に密接して第２の絶縁膜を形成し、その後に水素雰囲気中、またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行うことに特徴を有している。第２の絶縁膜の表面から供給された水素は第１の絶縁膜に拡散し、第１の絶縁膜中の水素はその下層側にも拡散し半導体層の水素化をすることができる。この場合、第１の絶縁膜を形成した後で、さらに水素またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行っておいても良い。
【０００９】
また他の方法として、基板上に所定の形状で形成された半導体層上に、水素を含有する第１の絶縁膜を形成する工程と、その後に水素雰囲気中、またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行い、さらに第１の絶縁膜上に水素を含有する第３の絶縁膜を形成した後で、水素または窒素を含む雰囲気中で加熱処理を施す工程を実施しても良い。第３の絶縁膜を窒酸化シリコン膜や、窒化シリコン膜などから成る緻密な膜で形成することにより、第１の絶縁膜から気相中へ離脱する水素を減らすことができ、半導体層の水素化をより確実に行うことができる。
【００１０】
さらに望ましくは、基板上に所定の形状で形成された半導体層上に、水素を含有する第１の絶縁膜を形成する工程と、その後に水素雰囲気中、またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程と、第１の絶縁膜に密接して第２の絶縁膜を形成する工程と、その後に水素雰囲気中、またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行い、さらに第２の絶縁膜上に水素を含有する第３の絶縁膜を形成した後で、水素雰囲気中または窒素を含む雰囲気中で加熱処理を施す工程を実施しても良い。このような構成にすることによって、水素雰囲気中、またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程で供給された水素は下層側に拡散し、半導体層の水素化を確実に行うことができる。
【００１１】
第１の絶縁膜は、シラン、亜酸化窒素、アンモニア、から作製される窒酸化シリコン膜であることが望ましい。第２の絶縁膜は、シラン、亜酸化窒素、から作製される窒酸化シリコン膜であれば良い。また、第３の絶縁膜はシラン、亜酸化窒素、アンモニア、から作製される窒酸化シリコン膜、または、シラン、アンモニア、窒素、から作製される窒化シリコン膜であることが望ましい。このように作製される第１乃至第３の絶縁膜はいずれも膜中の炭素濃度が２×１０19ｃｍ-3以下となる。
【００１２】
従って、本発明の半導体装置の構成は、所定の形状に形成された半導体層上に、含有水素濃度が１atomic％以上３０atomic％未満であり、かつ、含有窒素濃度が１０atomic％以上２５atomic％未満である窒酸化シリコン膜から成る第１の絶縁膜と、その第１の絶縁膜に接し、含有水素濃度が１atomic％以上３０atomic％未満であり、かつ、含有窒素濃度が１０atomic％以上２５atomic％未満である窒酸化シリコン膜、または含有水素濃度が１atomic％以上３０atomic％未満である窒化シリコン膜、から成る第３の絶縁膜とを有することを特徴としている。
【００１３】
また、所定の形状に形成された半導体層上に、水素を１atomic％以上３０atomic％未満含み、かつ含有窒素濃度が１０atomic％以上２５atomic％未満である窒酸化シリコン膜から成る第１の絶縁膜と、第１の絶縁膜に接した、含有窒素濃度が１０atomic％未満である窒酸化シリコン膜から成る第２の絶縁膜と、第２の絶縁膜に接した、含有水素濃度が１atomic％以上３０atomic％未満含み、かつ含有窒素濃度が１０atomic％以上２５atomic％未満である窒酸化シリコン膜、または含有水素濃度が１atomic％以上３０atomic％未満含む窒化シリコン膜、から成る第３の絶縁膜とを有する構成としても良い。
【００１４】
また、他の発明の構成は、所定の形状に形成された半導体層に接して形成されたゲート絶縁膜と、該ゲート絶縁膜上の所定の位置に形成されたゲート電極と、を有する半導体装置において、ゲート絶縁膜とゲート電極に接して形成され、水素を１atomic％以上３０atomic％未満含み、かつ含有窒素濃度が１０atomic％以上２５atomic％未満である窒酸化シリコン膜から成る第１の絶縁膜と、前記第１の絶縁膜に接した、含有水素濃度が１atomic％以上３０atomic％未満含み、かつ含有窒素濃度が１０atomic％以上２５atomic％未満である窒酸化シリコン膜、または含有水素濃度が１atomic％以上３０atomic％未満含む窒化シリコン膜、から成る第３の絶縁膜とを有することを特徴としている。
【００１５】
また、所定の形状に形成された半導体層に接して形成されたゲート絶縁膜と、該ゲート絶縁膜上の所定の位置に形成されたゲート電極と、を有する半導体装置において、ゲート絶縁膜とゲート電極に接して形成され、水素を１atomic％以上３０atomic％未満含み、かつ含有窒素濃度が１０atomic％以上２５atomic％未満である窒酸化シリコン膜から成る第１の絶縁膜と、第１の絶縁膜に接した、含有窒素濃度が１０atomic％未満である窒酸化シリコン膜から成る第２の絶縁膜と、第２の絶縁膜に接した、含有水素濃度が１atomic％以上３０atomic％未満含み、かつ含有窒素濃度が１０atomic％以上２５atomic％未満である窒酸化シリコン膜、または含有水素濃度が１atomic％以上３０atomic％未満含む窒化シリコン膜、から成る第３の絶縁膜とを有する構成としても良い。
【００１６】
【発明の実施の形態】
本発明の実施の形態を図９を用いて説明する。図９（Ａ）において基板９０１上に半導体層の下地膜９０２，９０３が窒酸化シリコン膜で形成されている。さらに所定の形状に形成された半導体層９０４が形成されている。半導体層には、非晶質半導体膜をレーザー結晶化法や熱結晶化法や、あるいは触媒元素を用いた結晶化法で作製される結晶質半導体膜が適用される。さらに、半導体層に密接してゲート絶縁膜９０５が形成され、ゲート絶縁膜上の所定の位置にゲート電極９０６が設けられる。
【００１７】
そして、ゲート絶縁膜９０５とゲート電極９０６を覆って第１の絶縁膜を窒酸化シリコン膜９０７で形成する。この窒酸化シリコン膜は、例えば、プラズマＣＶＤ法でシラン（ＳｉＨ4）、亜酸化窒素（Ｎ2Ｏ）、アンモニア（ＮＨ3）を原料として厚さ０．１〜０．５μｍの厚さに作製する。このように作製された窒酸化シリコン膜には作製時の基板温度にもよるが、水素が１〜３０atomic％含まれ、また窒素は１０〜２５atomic％程度含まれている。（図９（Ｂ））
【００１８】
その後１回目の水素化の工程を行うことが望ましい。水素化は、水素またはプラズマ化されることによって生成された水素を含む雰囲気中で水素化を行う。例えば、水素を含む雰囲気中で３００〜５５０℃、好ましくは３５０〜４５０℃で１〜１２時間処理すれば良い。または、水素、アンモニアなど非堆積性のガスで、圧力を１〜５００Ｐａ、基板温度を２００〜５００℃、好ましくは３００〜４５０℃で５〜１２０分程度処理しても良い。ここで実施される１回目の水素化の工程は省略することも可能である。
【００１９】
そして、第１の絶縁膜９０７に密接して第２の絶縁膜９０８を窒酸化シリコン膜で１００〜５００ｎｍの厚さに形成する。この窒酸化シリコン膜はＳｉＨ4、Ｎ2Ｏから作製すれば良い（図９（Ｃ））。その後、第３の絶縁膜９０９を形成する。第３の絶縁膜は、プラズマＣＶＤ法を用いた窒酸化シリコン膜または窒化シリコン膜で作製されるもので、緻密な膜とするのが望ましい。また、第３の絶縁膜を形成するのに先立って、２回目の水素化の工程として、水素やアンモニアを導入したプラズマ水素処理を行っても良い。プラズマ水素化処理によって第２の絶縁膜中に水素が導入される。この工程はガス種を適宣選択するだけで第３の絶縁膜を形成する工程と連続して実施することができる。第３の絶縁膜の形成後に行われる３回目の水素化の工程は、水素または窒素を含む雰囲気中で３００〜５５０℃、１〜１２時間の加熱処理により行うことが望ましい。（図９（Ｄ））
【００２０】
窒酸化シリコン膜や窒化シリコン膜中には水素が１〜３０atomic％程度含まれている。膜中に含まれる水素はＳｉ−Ｈ結合やＮ−Ｈ結合を形成しており、この様子はＦＴ−ＩＲで観測することができる。この水素は３００℃以上の熱処理で膜の外に放出させることができる。図１０は、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を原料として３００〜４００℃の基板温度で作製された窒酸化シリコン膜を５００℃で熱処理したときの水素結合の変化を示す。水素結合の変化は熱処理前後で主にＳｉ−Ｈ結合を形成する水素が減少している。その水素の変化量は１０〜３０％程度であると見積もることができる。おそらくこれは弱い結合の水素から順に結合が切れて放出されていくものと考えられる。
【００２１】
従って、図９（Ａ）〜（Ｄ）の工程において、第１の絶縁膜、第２の絶縁膜、および第３の絶縁膜中に含まれる水素や、水素化処理によって新たに導入された水素は、３００℃以上の加熱処理によってその領域から容易に移動させることができ、その水素の一部は半導体層に達して欠陥を中和させることができる。このとき、最上層となる第３の絶縁膜は窒酸化シリコン膜や窒化シリコン膜などから成る緻密な膜で形成しておくと良い。このような構成とすることで加熱処理によって水素が膜の外の気相中に放出させることが抑えられ、半導体層の水素化をさらに効果的に行うことができる。
【００２２】
図１５は本発明の他の実施形態を示す。基板１５０１上に下地膜１５０２、１５０３、半導体層１５０４、ゲート絶縁膜１５０５が形成され、その上に第１の絶縁膜１５０７と第３の絶縁膜１５０８が形成されている。第１の絶縁膜１５０７は水素含有量が１〜３０atomic％の窒酸化シリコン膜であり、第３の絶縁膜１５０８は、プラズマＣＶＤ法を用いた窒酸化シリコン膜または窒化シリコン膜で作製される緻密な膜とするのが望ましい。また、第３の絶縁膜を形成するのに先立って水素やアンモニアを導入したプラズマ水素処理を行っても良い。プラズマ水素化処理によって第１の絶縁膜中に水素が導入される。その後、水素または窒素を含む雰囲気中で３００〜５５０℃、１〜１２時間の加熱処理により行うことにより半導体層への水素化を実現することができる。
【００２３】
以上のように、本発明の実施形態によれば水素化の工程および加熱処理の工程によって、第３の絶縁膜から第２の絶縁膜へ、第２の絶縁膜から第１の絶縁膜へ、そして第１の絶縁膜から半導体層へと水素が拡散して半導体層の水素化を効果的に実現させることができる。
【００２４】
【実施例】
[実施例１]
本発明の一実施例をＣＭＯＳ回路の基本構成であるインバータ回路を例にとり、図１と図２を用いて詳細に説明する。図１（Ａ）において、絶縁表面を有する基板１０１上に下地膜１０２、１０３が形成されている。下地膜１０２は含有窒素濃度が２５atomic％以上、５０atomic％未満の窒素リッチな窒酸化シリコン膜であり、その厚さを２０〜１００ｎｍ、代表的には５０ｎｍに形成すれば良い。下地膜１０３は含有窒素濃度が５atomic％以上、２５atomic％未満の窒酸化シリコン膜であり、その厚さを５０〜５００ｎｍ、代表的には１５０〜２００ｎｍに形成すれば良い。この上に第１の島状半導体膜１０５と、第２の島状半導体膜１０４、およびゲート絶縁膜１０６を形成した。島状半導体膜は、非晶質半導体膜をレーザー結晶化や熱結晶化などの方法で作製された結晶質半導体膜を公知の技術で島状に分離形成したものである。ここでは、触媒元素を用いた結晶化の方法により、非晶質半導体膜から結晶質半導体膜を形成した。ここで適用できる半導体材料は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、またシリコンゲルマニウム合金、炭化シリコンがあり、その他にガリウム砒素などの化合物半導体材料を用いることもできる。半導体膜は１０〜１００ｎｍ、代表的には５０ｎｍの厚さで形成すれば良い。（図１（Ａ））
【００２５】
プラズマＣＶＤ法で作製される非晶質半導体膜には１０〜４０atomic％の割合で膜中に水素が含まれていて膜中の欠陥を中和させているが、結晶化の工程に伴ってこの水素の大部分は放出されてしまう。その結果、結晶粒中の欠陥は減少するものの結晶粒界には多数の欠陥が残存したままとなる。
【００２６】
そして、第２の島状半導体膜１０４と、第１の島状半導体膜１０５のチャネル形成領域をレジストマスク１０７と１０８とを形成した。このとき、配線を形成する領域にもレジストマスク１０９を形成しておいても良い。そして、ｎ型を付与する不純物元素を添加して不純物領域１１０、１１１を形成する工程を行った。ここでは、フォスフィン（ＰＨ3）を用いたイオンドープ法でリン（Ｐ）を添加した。不純物領域１１０、１１１に添加されるリンの濃度は、１×１０16〜１×１０19atoms/cm3の範囲にするのが好ましく、ここでは１×１０18atoms/cm3とした。この領域の一部は、ＬＤＤ領域として機能するものであった。(図１（Ｂ）)
【００２７】
そして、ゲート絶縁膜１０６の表面に５〜２０ｎｍの厚さのＳｉ膜１１２、１００〜２００ｎｍの厚さのＷＮ（窒化タングステン）膜１１３、厚さ１００〜２００ｎｍのＷ膜１１４を全面に形成した。これらの膜の形成方法に特別な限定方法はないが、例えばスパッタ法で形成すれば良い。Ｓｉ膜１１２はＷＮ膜１１３の下地との密着性を高めるために形成され、ＷＮ膜１１３はＳｉ膜１１２とＷ膜１１４が反応し合金化するのを防ぐことができる。さらにＷＮ膜１１３によってＷ膜１１４の結晶粒形を大きくし抵抗を下げるのに寄与することができる。（図１（Ｃ））
【００２８】
次に、レジストマスク１１５〜１１８を形成した。レジストマスク１１５は、ｐチャネル型ＴＦＴのゲート電極を形成するためのものであり、レジストマスク１１７、１１８は、ゲート配線およびゲートバスラインやその周辺に設けられる引き回し配線を形成するためのものである。また、レジストマスク１１６は第１の島状半導体膜１０５の全面を覆って形成され、次の工程において、不純物が添加されるのを阻止するマスクとするために設けられた。そして、これらのレジストマスクを用いてドライエッチングを行い、第２のゲート電極１１９と、ゲート配線１２１と、引き回し配線１２２が形成された。これらのゲート電極および配線は先に成膜されたＳｉ膜、ＷＮ膜、Ｗ膜が一体となつて形成される。エッチングは塩素系およびフッ素系のどちらのガスを用いても良く、エッチング後残渣が残る場合には、アッシング処理すると良かった。そして、レジストマスク１１５〜１１８をそのまま残して、ｐチャネル型ＴＦＴが形成される第２の島状半導体膜１０４の一部に、ｐ型を付与する不純物元素を添加して不純物領域１２３、１２４を形成した。ここではボロンをその不純物元素として、ジボラン（Ｂ2Ｈ6）を用いてイオンドープ法で添加した。ボロンの添加濃度は２×１０20atoms/cm3とした。そして、図１（Ｄ）に示すようにボロンが高濃度に添加された不純物領域１２３、１２４が形成された。
【００２９】
次に、レジストマスク１２５〜１２７を形成してｎチャネル型ＴＦＴの第１のゲート電極１２８を形成した。このとき第１のゲート電極１２８は、不純物領域１１０、１１１の一部とゲート絶縁膜を介して重なるように形成された。（図１（Ｅ））
【００３０】
そしてレジストマスク１２９〜１３１を形成した。このレジストマスクを用い、ゲート絶縁膜１０６の一部をドライエッチングで除去して、島状半導体層１０４、１０５の一部を露出させた。レジストマスク１３０は第１のゲート電極１２８を覆って、さらに不純物領域１１０、１１１の一部と重なる形で形成した。この部分はＬＤＤ領域のオフセット量を決めるものであった。そして、ｎ型を付与する不純物元素を添加して、ｎチャネル型ＴＦＴにおいてソース領域となる不純物領域１３８とドレイン領域となる不純物領域１３７が形成された。この領域のリンの濃度は１×１０19〜１×１０21atoms/cm3とするのが好ましく、ここでは１×１０20atoms/cm3とした。また、同じ濃度でｐチャネル型ＴＦＴを形成する第２の半導体層１０４の一部にもリンが添加された領域１３５、１３６が形成された。（図２（Ａ））
【００３１】
そして、ゲート絶縁膜１０６、第１および第２のゲート電極１２８、１１９、ゲート配線１２１、引き回し配線１２２の表面に第１の絶縁膜１３９をプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を用いて窒酸化シリコン膜で形成した。作製条件に何ら限定を受けるものはないが、成膜時の基板温度は２００〜４００℃として１００〜５００ｎｍの厚さに形成した。いずれにしても、膜中水素濃度を１〜３０atomic％、含有窒素量が１０〜２５atomic％となるようにするのが望ましい。ここではＴＥＯＳなどのガスを使用しないので膜中の炭素濃度は２次イオン質量分析法（ＳＩＭＳ）で測定してもその濃度は２×１０19ｃｍ-3以下であった。
【００３２】
そして、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行った。この工程は、電気加熱炉を用いた熱アニール法や、前述のエキシマレーザーを用いたレーザーアニール法や、ハロゲンランプを用いたラピットサーマルアニール法（ＲＴＡ法）で行えば良い。ここでは熱アニール法で活性化を行った。加熱処理は、窒素雰囲気中において３００〜６００℃、好ましくは４５０〜５５０℃、ここでは５５０℃、２時間の処理を行った。島状半導体層１０４、１０５中には結晶化の工程で用いた触媒元素が残存していたが、この熱処理工程で同時に、リンが添加された領域１３５〜１３８に偏析させ、チャネル形成領域からゲッタリングすることができた。
【００３３】
しかしながら、５５０℃で熱処理を行なうと島状半導体層１０４、１０５や第１の絶縁膜１３９中の水素の一部は気相中に放出されてしまうので、ここで1回目の水素化の工程を行なうことが好ましい。この工程は、例えば、３〜１００％の水素雰囲気中で３００〜５５０℃、好ましくは３５０〜４５０℃の熱処理を１〜１２時間行なえば良い。または、プラズマ化された水素を含む雰囲気中で２００〜５００℃の温度で５〜１２０分の処理を行なっても良い。第１の絶縁膜に供給された水素は拡散し、その一部は半導体層にも達するので水素化がここで実現される。（図２（Ｂ））
【００３４】
そして、第２の絶縁膜１４０をプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏを原料として基板温度２００〜４００℃で形成した。第１の絶縁膜１３９と第２の絶縁膜１４０はその後、所定のレジストマスクを形成して、エッチング処理によりそれぞれのＴＦＴのソース領域と、ドレイン領域に達するコンタクトホールが形成した。そして、ソース電極１４１、１４２とドレイン電極１４３を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むＡｌ膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の電極として用いた。
【００３５】
さらに、第３の絶縁膜１４４を形成する工程を行なった。第３の絶縁膜は、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から形成される窒酸化シリコン膜、またはＳｉＨ4、Ｎ2、ＮＨ3から作製される窒化シリコン膜である。まず、膜の形成に先立ってＮ2Ｏ、Ｎ2、ＮＨ3等を導入してプラズマ水素化処理を実施した。ここでプラズマ化されることにより気相中で生成された水素は第２の絶縁膜中にも供給され、基板を２００〜５００℃に加熱しておけば、水素を第１の絶縁膜やさらにその下層側にも拡散させることができ、２回目の水素化の工程とすることができた。第３の絶縁膜の作製条件は特に限定されるものではないが、緻密な膜とすることが望ましい。最後に３回目の水素化の工程を水素または窒素を含む雰囲気中で３００〜５５０℃の加熱処理を１〜１２時間の加熱処理により行うことにより行なった。このとき水素は、第３の絶縁膜から第２の絶縁膜へ、第２の絶縁膜から第１の絶縁膜へ、そして第１の絶縁膜から半導体層へと水素が拡散して半導体層の水素化を効果的に実現させることができる。水素は膜中から気相中へも放出されるが、第３の絶縁膜を緻密な膜で形成しておけばある程度それを防止できたし、雰囲気中に水素を供給しておけばそれを補うこともできた。
【００３６】
以上のような工程を経て、ｐチャネル型ＴＦＴは自己整合的（セルフアライン）に形成され、ｎチャネル型ＴＦＴは非自己整合的（ノンセルフアライン）に形成された。そして、ＣＭＯＳ回路のｎチャネル型ＴＦＴにはチャネル形成領域１５０と、第１の不純物領域１５１、１５４と、第２の不純物領域１５２、１５３とが形成された。ここで、第２の不純物領域は、ゲート電極と重なる領域（ＧＯＬＤ領域）１５２ａ、１５３ａと、ゲート電極と重ならない領域（ＬＤＤ領域）１５２ｂ、１５３ｂがそれぞれ形成された。そして、第１の不純物領域１５１はソース領域として、第１の不純物領域１５４はドレイン領域となった。一方、ｐチャネル型ＴＦＴは、チャネル形成領域１４５と、第３の不純物領域１４６〜１４９が形成された。第３の不純物領域のうち、チャネル形成領域と接する領域１４７、１４８にはボロンのみが添加されており、その外側の領域１４６、１４９にはボロンとリンが添加されている領域が形成されている。しかしこの領域のリン濃度はボロンの半分程度となっているので実質的にはｐ型である。そして、第３の不純物領域１４６、１４７はソース領域として、第３の不純物領域１４８、１４９はドレイン領域となった。（図２（Ｃ））
【００３７】
また、図２（Ｄ）はインバータ回路の上面図を示し、ＴＦＴ部分のＡ−Ａ' 断面構造、ゲート配線部分のＢ−Ｂ' 断面構造，ゲートバスライン部分のＣ−Ｃ' 断面構造は、図２（Ｃ）と対応している。本発明において、ゲート電極とゲート配線とゲートバスラインとは、第１の導電層から形成されている。図１と図２では、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的組み合わせて成るＣＭＯＳ回路を例にして示したが、ｎチャネル型ＴＦＴを用いたＮＭＯＳ回路や、液晶表示装置の画素部、ＥＬ型表示装置、イメージセンサの読み取り回路などにも本願発明を適用することもできる。
【００３８】
［実施例２］
本実施例では本発明の構成を図3〜図5を用い、画素部とその周辺に設けられる駆動回路の基本形態であるＣＭＯＳ回路を同時に形成したアクティブマトリクス基板の作製方法について説明する。最初に、基板3０１上に第１の絶縁層として、窒素リッチな窒酸化シリコン膜3０２ａを５０〜５００ｎｍ、代表的には１００ｎｍの厚さに形成し、さらに窒酸化シリコン膜3０２ｂを１００〜５００ｎｍ、代表的には２００ｎｍの厚さに形成した。窒素リッチな窒酸化シリコン膜３０２ａは、含有する窒素濃度を２５atomic％以上５０atomic％未満となるようにした。窒酸化シリコン膜３０２ｂは、ＳｉＨ4とＮ2ＯとＮＨ3から作製されたものであった。さらに島状の結晶質半導体膜３０３、３０４、３０５と、ゲート絶縁膜３０６を形成した。島状の結晶質半導体膜は、非晶質半導体膜から触媒元素を使用した結晶化の方法で結晶質半導体膜を形成し、これを島状に分離加工したものであった。ゲート絶縁膜３０６は、ＳｉＨ4とＮ2Ｏとから作製される窒酸化シリコン膜であり、ここでは１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さで形成した。（図３（Ａ））
【００３９】
次に、島状半導体膜３０３と、島状半導体膜３０４、３０５のチャネル形成領域を覆うレジストマスク３０７〜３１１を形成した。このとき、配線を形成する領域にもレジストマスク３０９を形成しておいても良い。そして、ｎ型を付与する不純物元素を添加して不純物領域３１２〜３１６を形成した。フォスフィン（ＰＨ3）を用いたイオンドープ法でリン（Ｐ）を添加した。この工程では、ゲート絶縁膜３０６を通してその下の島状半導体膜にリンを添加するために、加速電圧は６５ｋｅＶに設定した。島状半導体に添加されるリンの濃度は、１×１０16〜１×１０19atoms/cm3の範囲にするのが好ましく、ここでは１×１０18atoms/cm3とした。そして、リンが添加された不純物領域３１２〜３１６が形成された。この領域の一部は、ＬＤＤ領域として機能する不純物領域とされるものである。(図３（Ｂ）)
【００４０】
その後、レジストマスクを除去して、ゲート電極を形成するために窒化タンタル（ＴａＮ）膜３１７を１０〜５０ｎｍの厚さに、さらにタンタル（Ｔａ）膜３１８を１００〜３００ｎｍの厚さにスパッタ法で形成した。ここではＴａをスパッタ法で、ＡｒとＸｅの混合ガスを用い形成した。（図３（Ｃ））
【００４１】
次に、レジストマスク３１９〜３２４を形成し、ｐチャネル型ＴＦＴのゲート電極と、ＣＭＯＳ回路および画素部のゲート配線、ゲートバスラインを形成した。ＴａＮ膜３１７とＴａ膜３１８はドライエッチング法により不要な部分を除去した。ＴａＮ膜とＴａ膜のエッチングはＣＦ4とＯ2の混合ガスにより行われた。そして、ｐチャネル型ＴＦＴのゲート電極３２５と、ゲート配線３２７と、引き回し配線３２８、３２９が形成された。そして、レジストマスク３１９〜３２４をそのまま残して、ｐチャネル型ＴＦＴが形成される島状半導体膜３０３の一部に、ｐ型を付与する不純物元素を添加する工程を行った。ここではボロンをその不純物元素として、ジボラン（Ｂ2Ｈ6）を用いてイオンドープ法で添加した。この領域のボロン濃度は２×１０20atoms/cm3とした。そして、図４（Ａ）に示すようにボロンが高濃度に添加された不純物領域３３１、３３２が形成された。
【００４２】
図４（Ａ）で設けられたレジストマスクを除去した後、新たにレジストマスク３３３〜３３９を形成した。これはｎチャネル型ＴＦＴのゲート電極を形成するためのものであり、ドライエッチング法によりゲート電極３４０〜３４２が形成された。このときゲート電極３４０〜３４２は不純物領域３１２〜３１６の一部と重なるように形成された。また、画素ＴＦＴが形成される半導体層３０５の領域には同時に保持容量電極３４３が形成された。（図４（Ｂ））
【００４３】
そして、新たなレジストマスク３４４〜３５０を形成した。レジストマスク３４５、３４８、３４９はｎチャネル型ＴＦＴのゲート電極３４０〜３４２と、第２の不純物領域の一部を覆う形で形成されるものであり、ＬＤＤ領域のオフセット量を決めるものであった。そして、ｎ型を付与する不純物元素を添加してソース領域となる不純物領域３５４、３５５とドレイン領域となる不純物領域３５３、３５６、３５７が形成された。また、ｐチャネル型ＴＦＴが形成される島状半導体層３０３の一部にもリンが添加された不純物領域３５１、３５２を形成した。しかしこの領域のリン濃度はボロン濃度の約１／２であり導電型はｐ型のままであった。この工程では、レジストマスク３４４〜３５０を用い、ゲート絶縁膜の一部をエッチング除去して半導体層の表面を露出させて不純物添加を行なった。（図４（Ｃ））
【００４４】
図４（Ｃ）までの工程が終了したら、第１の絶縁膜３５８をプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を原料とした窒酸化シリコン膜で形成した。この窒酸化シリコン膜中の含有水素濃度は１〜３０atomic％となるように形成することが望ましい。その後、この状態で窒素雰囲気中で４００〜８００℃、１〜２４時間、例えば５２５℃で８時間の加熱処理を行った。この工程により添加されたｎ型及びｐ型を付与する不純物元素を活性化させることができた。さらに、リンが添加された領域３５１〜３５７がゲッタリングサイトとなり、結晶化の工程で残存していた触媒元素をこの領域に偏析させることができた。その結果、少なくともチャネル形成領域から触媒元素を除去するこができた。
【００４５】
この熱処理の後に、１回目の水素化の工程を行なった。こでは３〜１００％の水素雰囲気中で３００〜５００℃、好ましくは３５０〜４５０℃で２〜１２時間の水素化処理の工程を行うと良い。または、２００〜５００℃、好ましくは３００〜４５０℃の基板温度でプラズマ化させることによってできた水素で水素化処理をしても良い。いずれにしてもこの処理によって第１の絶縁膜に供給された水素は拡散し、その一部で半導体層の水素化を行なうことができた。（図５（Ａ））
【００４６】
そして第２の絶縁膜３５９をプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏを原料として基板温度２００〜４００℃で形成した。第１の絶縁膜３５８と第２の絶縁膜３５９はその後、所定のレジストマスクを形成して、エッチング処理によりそれぞれのＴＦＴのソース領域と、ドレイン領域に達するコンタクトホールを形成した。そして、ソース電極３６０、３６３とドレイン電極３６２、３６４を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むＡｌ膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の電極として用いた。
【００４７】
そしてこの上から、第３の絶縁膜３６５を形成した。第３の絶縁膜はプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から形成される窒酸化シリコン膜、またはＳｉＨ4、Ｎ2、ＮＨ3から作製される窒化シリコン膜で形成すれば良い。まず、膜の形成に先立ってＮ2Ｏ、Ｎ2、ＮＨ3等を導入してプラズマ水素化処理により２回目の水素化の工程を行なった。プラズマ化されることにより気相中で生成された水素は第２の絶縁膜中にも供給され、基板を２００〜４００℃に加熱しておけば、水素を第１の絶縁膜やさらにその下層側にも拡散させることがでた。第３の絶縁膜の作製条件は特に限定されるものではないが、緻密な膜とすることが望ましい。最後に３回目の水素化の工程を水素または窒素を含む雰囲気中で３００〜５５０℃の加熱処理を１〜１２時間の加熱処理により行うことにより行なった。このとき水素は、第３の絶縁膜から第２の絶縁膜へ、第２の絶縁膜から第１の絶縁膜へ、そして第１の絶縁膜から半導体層へと水素が拡散して半導体層の水素化を効果的に実現させることができる。水素は膜中から気相中へも放出されるが、第３の絶縁膜を緻密な膜で形成しておけばある程度それを防止できたし、雰囲気中に水素を供給しておけばそれを補うこともできた。
【００４８】
以上のような工程を経て、ｐチャネル型ＴＦＴは自己整合的（セルフアライン）に形成され、ｎチャネル型ＴＦＴは非自己整合的（ノンセルフアライン）に形成された。そして、ＣＭＯＳ回路のｎチャネル型ＴＦＴにはチャネル形成領域３７１、第１の不純物領域３７３、３７４、第２の不純物領域３７２、３７３が形成された。ここで、第２の不純物領域は、ゲート電極と重なる領域（ＧＯＬＤ領域）３７２ａとゲート電極と重ならない領域（ＬＤＤ領域）３７２ｂが形成された。そして、第１の不純物領域３７３はソース領域として、第１の不純物領域３７４はドレイン領域となった。またｐチャネル型ＴＦＴは、チャネル形成領域３６８、第３の不純物領域３６９、３７０が形成された。そして、第３の不純物領域３６９はソース領域として、第３の不純物領域３７０はドレイン領域となった。また、画素部のｎチャネル型ＴＦＴはマルチゲート構造であり、チャネル形成領域３７４、３７５と第１の不純物領域３７７、３７８と第２の不純物領域３７６が形成された。ここで第２の不純物領域は、ゲート電極と重なる領域３７６ａと重ならない領域３７６ｂとが形成された。また、画素部のｎチャネル型ＴＦＴのドレイン側には、第２の不純物領域と同じ濃度でｎ型を付与する不純物元素が添加された、低濃度不純物領域３７９、ゲート絶縁膜３０６、保持容量電極３４３とが形成され、画素部に設けられる保持容量が同時に形成された。
【００４９】
さらに第３の絶縁膜上に有機樹脂からなる層間絶縁膜３６６を約１０００ｎｍの厚さに形成した。有機樹脂膜としては、ＢＣＢ、ポリイミド、アクリル、ポリイミドアミド等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜を用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。そして層間絶縁膜３６６にドレイン電極３６４に達するコンタクトホールを形成し、画素電極３６７を形成した。画素電極３６７は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。こうして図５（Ｂ）に示すように、基板３０１上にＣＭＯＳ回路と、画素部が形成されたアクティブマトリクス基板を作製することができた。
【００５０】
［実施例３］
本実施例では、実施例２で作製されたアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製した例を図６用いて説明する。まず図５（Ｂ）の状態の基板に対し、配向膜４０１を形成した。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板４０２には、透明導電膜４０３と、配向膜４０４とを形成した。配向膜は形成された後ラビング処理を施して液晶分子がある一定のプレチルト角を持って平行配向するようにした。上記の工程を経て、画素部と、ＣＭＯＳ回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料４０５を注入し、封止剤（図示せず）によって完全に封止した。よって図６に示すアクティブマトリクス型液晶表示装置が完成した。
【００５１】
次に本実施例のアクティブマトリクス型液晶表示装置の構成を、図７と図８を用いて説明する。図７は本実施例のアクティブマトリクス基板の斜視図である。アクティブマトリクス基板は、ガラス基板３０１上に形成された、画素部７０１と、走査（ゲート）線駆動回路７０２と、信号(ソース)線駆動回路７０３で構成される。画素部の画素ＴＦＴ７００はｎチャネル型ＴＦＴであり、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査（ゲート）線駆動回路７０２と、信号（ソース）線駆動回路７０３はそれぞれゲート配線８０３とソース配線８０４で画素部７０１に接続されている。
【００５２】
図８（Ａ）は画素部７０１の上面図であり、ほぼ１画素の上面図である。画素部にはｎチャネル型ＴＦＴが設けられている。ゲート配線８０３に連続して形成されるゲート電極８０３は、図示されていないゲート絶縁膜を介してその下の半導体層８０１と交差している。図示はしていないが、半導体層には、ソース領域、ドレイン領域、第１の不純物領域が形成されている。また、画素ＴＦＴのドレイン側には、半導体層と、ゲート絶縁膜と、ゲート電極と同じ材料で形成された電極とから、保持容量８０７が形成されている。また、図８で示すA-A'に沿った断面構造は、図６に示す画素部の断面図に対応している。一方、図８（Ｂ）に示すＣＭＯＳ回路では、ゲート配線３２８から延在するゲート電極３２５、３４０が図示されていないゲート絶縁膜を介してその下の半導体層３０３、３０４とそれぞれ交差している。図示はしていないが、同様にｎチャネル型ＴＦＴの半導体層には、ソース領域、ドレイン領域、ＬＤＤ領域が形成されている。また、ｐチャネル型ＴＦＴの半導体層にはソース領域とドレイン領域が形成されている。そして、その位置関係は、Ｂ―Ｂ‘に沿った断面構造は、図６に示す画素部の断面図に対応している。
【００５３】
本実施例では、画素ＴＦＴ７００をダブルゲートの構造としているが、シングルゲートの構造でも良いし、トリプルゲートとしたマルチゲート構造にしても構わない。本実施例のアクティブマトリクス基板の構造は、本実施例の構造に限定されるものではない。本願発明の構造は、ゲート電極の構造と、ゲート絶縁膜を介して設けられた半導体層のソース領域と、ドレイン領域と、その他の不純物領域の構成に特徴があるので、それ以外の構成については実施者が適宣決定すれば良い。
【００５４】
［実施例４］
図１１〜図１３を用いて本実施例を説明する。まず、基板６０１としてガラス基板、例えばコーニング社の＃１７３７基板を用意した。そして、基板６０１上にゲート電極６０２を形成した。ここでは、スパッタ法を用いて、タンタル（Ｔａ）膜を２００ｎｍの厚さに形成した。また、ゲート電極６０２を、窒化タンタル膜（膜厚５０ｎｍ）とＴａ膜（膜厚２５０ｎｍ）の2層構造としても良い。Ｔａ膜はスパッタ法でＡｒガスを用い、Ｔａをターゲットとして形成されるが、ＡｒガスにＸｅガスを加えた混合ガスでスパッタすると内部応力の絶対値を２×109dyn/cm2以下にすることができた。（図１１（Ａ））
【００５５】
そして、ゲート絶縁膜６０３、非晶質半導体層６０４を順次大気開放しないで連続形成した。ゲート絶縁膜は窒素リッチな窒酸化シリコン膜６０３ａ（膜厚５０ｎｍ）と窒酸化シリコン膜（膜厚１２５ｎｍ）で形成した。窒素リッチな窒酸化シリコン膜６０３ａはＳｉＨ4、Ｎ2Ｏ、ＮＨ3の混合ガスよりプラズマＣＶＤ法で作製された。また、非晶質半導体層６０４もプラズマＣＶＤ法を用い、２０〜１００ｎｍ、好ましくは４０〜７５ｎｍの厚さに形成した。（図１１（Ｂ））
【００５６】
そして、４５０〜５５０℃で1時間の加熱処理を行った。この加熱処理によりゲート絶縁膜６０３と非晶質半導体層６０４とから水素が放出された。その後、非晶質半導体層６０４に対して、結晶化の工程を行い、結晶質半導体層６０５を形成した。ここでの結晶化の工程は、レーザー結晶化法や熱結晶化法を用いれば良い。レーザー結晶化法では、例えばＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用い、線状ビームを形成して、発振パルス周波数３０Ｈｚ、レーザーエネルギー密度１００〜５００ｍＪ／ｃｍ2、線状ビームのオーバーラップ率を９６％として非晶質半導体層の結晶化を行った。（図１１（Ｃ））
【００５７】
次に、こうして形成された結晶質半導体層６０５に接して絶縁膜６０６を形成した。ここでは、窒酸化シリコン膜を２００ｎｍの厚さに形成した。その後、裏面からの露光を用いたパターニング法により、絶縁膜６０６に接したレジストマスク６０７を形成した。ここでは、ゲート電極６０２がマスクとなり、自己整合的にレジストマスク６０７を形成することができた。そして、図示したようにレジストマスクの大きさは、光の回り込みによって、わずかにゲート電極の幅より小さくなった（図１１（Ｄ））。そして、レジストマスク６０７を用いて絶縁膜６０６をエッチングして、チャネル保護膜６０８を形成した後、レジストマスク６０７は除去した。この工程により、チャネル保護膜６０８と接する領域以外の結晶性半導体層６０５の表面を露呈させた。このチャネル保護膜６０８は、後の不純物添加の工程でチャネル領域に不純物が添加されることを防ぐ役目を果たした。（図１１（Ｅ））
【００５８】
次いで、フォトマスクを用いたパターニングによって、ｎチャネル型ＴＦＴの一部とｐチャネル型ＴＦＴの領域を覆うレジストマスク６０９を形成し、結晶質半導体層６０５の表面が露呈している領域にｎ型を付与する不純物元素を添加する工程を行った。そして、第１の不純物領域（ｎ+型領域）６１０ａが形成された。本実施例では、ｎ型を付与する不純物元素としてリンを用いたので、イオンドープ法においてフォスフィン（ＰＨ3）を用い、ドーズ量５×１０14atoms/ｃｍ2、加速電圧１０ｋＶとした。また、上記レジストマスク６０９のパターンは実施者が適宣設定することによりｎ+型領域の幅が決定され、所望の幅を有するｎ-型領域、およびチャネル形成領域を容易に得ることができた。（図１２（Ａ））
【００５９】
レジストマスク６０９を除去した後、第２の絶縁膜６１１ａを形成した。ここでは、実施例２で示す窒酸化シリコン膜（膜厚５０ｎｍ）をプラズマＣＶＤ法で作製した。（図１２（Ｂ））次いで、マスク用絶縁膜６１１が表面に設けられた結晶質半導体層にｎ型を付与する不純物元素を添加する工程を行い、第２の不純物領域（ｎ-型領域）６１２を形成した。但し、マスク用絶縁膜６１１を介してその下の結晶質半導体層に不純物を添加するために、マスク用絶縁膜６１１の厚さを考慮にいれ、適宣条件を設定する必要があった。ここでは、ドーズ量３×１０13atoms/ｃｍ2、加速電圧６０ｋＶとした。こうして形成される第２の不純物領域６１２はＬＤＤ領域として機能した（図１２（Ｃ））。
【００６０】
次いで、ｎチャネル型ＴＦＴを覆うレジストマスク６１４を形成し、ｐチャネル型ＴＦＴが形成される領域にｐ型を付与する不純物元素を添加する工程を行った。ここでは、イオンドープ法でジボラン（Ｂ2Ｈ6）を用い、ボロン（Ｂ）を添加した。ドーズ量は４×１０15atoms/ｃｍ2、加速電圧３０ｋＶとした（図１２（Ｄ））。その後、レーザーアニールまたは熱アニールによる不純物元素の活性化の工程を行った。（図１２（Ｄ））。その後、チャネル保護膜６０８とマスク用絶縁膜６１１をそのまま残し、公知のパターニング技術により結晶性半導体層を所望の形状にエッチングした（図１３（Ａ））。
【００６１】
以上の工程を経て、ｎチャネル型ＴＦＴのソース領域６１５、ドレイン領域６１６、ＬＤＤ領域６１７、６１８、チャネル形成領域６１９が形成され、ｐチャネル型ＴＦＴのソース領域６２１、ドレイン領域６２２、チャネル形成領域６２０が形成された。次いで、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを覆って第１の絶縁膜６２３を形成した。第１の絶縁膜６２３はプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を用いた窒酸化シリコン膜から形成した。そして、膜中の含有水素濃度が１〜３０atomic％となるように成膜時の基板温度は２００〜４００℃とし、１００〜５００ｎｍの厚さに形成した。この状態で１回目の水素化の工程を行なった。この工程は、例えば、３〜１００％の水素雰囲気中で３００〜５５０℃、好ましくは３５０〜４５０℃の熱処理を１〜１２時間行なえば良い。または、プラズマ化された水素を含む雰囲気中で同様の温度で１０〜６０分の処理を行なっても良い。第１の絶縁膜に供給された水素は拡散し、その一部は半導体層にも達するので水素化がここで実現される。（図１３（Ｂ））
【００６２】
そして、第２の絶縁膜６２４をプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏを原料として基板温度２００〜４００℃で形成した（図１３（Ｃ））。第１の絶縁膜６２３と第２の絶縁膜６２４はその後、所定のレジストマスクを形成して、エッチング処理によりそれぞれのＴＦＴのソース領域と、ドレイン領域に達するコンタクトホールが形成した。そして、ソース電極６２５、６２７とドレイン電極６２６を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むＡｌ膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の電極として用いた。
【００６３】
さらに、第３の絶縁膜６２８を形成する工程を行なった。第３の絶縁膜は、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から形成される窒酸化シリコン膜、またはＳｉＨ4、Ｎ2、ＮＨ3から作製される窒化シリコン膜である。まず、膜の形成に先立ってＨ2、ＮＨ3等をプラズマＣＶＤ装置の反応室に導入してプラズマ水素化処理を実施した。ここでプラズマ化されることにより気相中で生成された水素は第２の絶縁膜中にも供給され、基板を２００〜５００℃に加熱しておけば、水素を第１の絶縁膜やさらにその下層側にも拡散させることができ、２回目の水素化の工程とすることができた。第３の絶縁膜の作製条件は特に限定されるものではないが、緻密な膜とすることが望ましい。最後に３回目の水素化の工程を水素または窒素を含む雰囲気中で３００〜５５０℃の加熱処理を１〜１２時間の加熱処理により行うことにより行なった。このとき水素は、第３の絶縁膜から第２の絶縁膜へ、第２の絶縁膜から第１の絶縁膜へ、そして第１の絶縁膜から半導体層へと水素が拡散して半導体層の水素化を効果的に実現させることができる。水素は膜中から気相中へも放出されるが、第３の絶縁膜を緻密な膜で形成しておけばある程度それを防止できたし、雰囲気中に水素を供給しておけばそれを補うこともできた。
【００６４】
以上の工程により、ｐチャネル型ＴＦＴとｎチャネル型ＴＦＴを同一基板上に逆スタガ型の構造で形成することができた。
【００６５】
［実施例５］
実施例４の手順に従って、ｎチャネル型ＴＦＴを用いた液晶表示装置の画素部を形成した例について図１４を用いて説明する。図１４（Ａ）に示すｎチャネル型ＴＦＴは逆スタガ型でマルチゲートの構造である。基板側からゲート電極１４０２、ゲート絶縁膜１４０４、１４０５が形成され、半導体層にはチャネル形成領域１４０６、１４０９、ＬＤＤ領域１４０７、１４１０、ソース領域１４０８、ドレイン領域１４１１が形成されている。第１の絶縁膜はＳｉＨ4、Ｎ2Ｏ、ＮＨ3から形成された窒酸化シリコン膜であり、第２の絶縁層はＳｉＨ4、Ｎ2Ｏから作製される窒酸化シリコン膜とした。さらにソース電極１４１８、ドレイン電極１４１９を形成し、第３の絶縁膜をＳｉＨ4、Ｎ2Ｏ、ＮＨ3から形成された窒酸化シリコン膜で形成した。水素化処理は実施例４と同様に第１の絶縁膜を形成した後、第２の絶縁層を形成した後、そして第３の絶縁層を形成した後に行なえば良い。
【００６６】
また、図１４（Ａ）においてドレイン領域１４１１は、保持容量電極１４０３上に重なるように延在し、ゲート絶縁膜１４０３、１４０４を介して１画素毎に設けられる保持容量を形成している。このような画素部のほぼ１画素分の上面図を図１４（Ｂ）に示す。図１４（Ｂ）で用いた図番は図１４（Ａ）と対応させてある。そしてＢ−Ｂ' に沿った断面構造が図１４（Ａ）と対応している。
【００６７】
［実施例６］
本実施例では、本発明をアクティブマトリクス型ＥＬ表示装置に適用した例を図１６（Ａ）と（Ｂ）で説明する。図１６（Ａ）はアクティブマトリクス型ＥＬ表示装置の回路図を示す。このＥＬ表示装置は、基板１０上に設けられた表示領域１１、Ｘ方向周辺駆動回路１２、Ｙ方向周辺駆動回路１３から成る。この表示領域１１は、スイッチ用ＴＦＴ１４、コンデンサ１５、電流制御用ＴＦＴ１６、有機ＥＬ素子１７、Ｘ方向信号線１８ａ、１８ｂ、電源線１９ａ、１９ｂ、Ｙ方向信号線２０ａ、２０ｂ、２０ｃなどにより構成される。
【００６８】
また、図１６（Ｂ）はアクティブマトリクス型ＥＬ表示装置の表示領域１１の部分断面図である。ここでは、電流制御用ＴＦＴ１６と、有機ＥＬ素子１７の一部を示す。電流制御用ＴＦＴ１６はｎチャネル型ＴＦＴであり、実施例１と同様に作製される。そして、ＴＦＴが形成されない領域の絶縁膜を除去して有機ＥＬ素子１７が設けられる。有機ＥＬ素子は、ＩＴＯなどからなる透明電極２１と、透明電極上に形成された有機ＥＬ層２３と、上部電極２４などにより構成される。そして、電流制御用ＴＦＴ１６を覆って層間絶縁膜２５が形成され、上部電極２４上に接して共通電極２６が設けられる。なお、電極２２ｂは、電流制御用ＴＦＴのドレイン電極と透明電極２１とを電気的に接続するために設けられている。また、電極２２ａは電極２２ｂと透明電極２１との密着性を保つために設けられたものである。
【００６９】
また、本実施例では基板１０上に接して有機ＥＬ素子１７を設けた構造で示したが、特にこの構造に限定されるものではなく、例えば層間絶縁膜を介してＴＦＴ上方に有機ＥＬ素子１７を設ける構造としても良い。
【００７０】
［実施例７］
本実施例では、本発明のＴＦＴ回路によるアクティブマトリクス型液晶表示装置を組み込んだ半導体装置について図１７で説明する。
【００７１】
このような半導体装置には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図１７に示す。
【００７２】
図１７（Ａ）は携帯電話であり、本体９００１、音声出力部９００２、音声入力部９００３、表示装置９００４、操作スイッチ９００５、アンテナ９００６から構成されている。本願発明は音声出力部９００２、音声入力部９００３、及びアクティブマトリクス基板を備えた表示装置９００４に適用することができる。
【００７３】
図１７（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本願発明は音声入力部９１０３、及びアクティブマトリクス基板を備えた表示装置９１０２、受像部９１０６に適用することができる。
【００７４】
図１７（Ｃ）はモバイルコンピュータであり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５で構成されている。本願発明は受像部９２０３、及びアクティブマトリクス基板を備えた表示装置９２０５に適用することができる。
【００７５】
図１７（Ｄ）はヘッドマウントディスプレイであり、本体９３０１、表示装置９３０２、アーム部９３０３で構成される。本願発明は表示装置９３０２に適用することができる。また、表示されていないが、その他の信号制御用回路に使用することもできる。
【００７６】
図１７（Ｅ）はリア型プロジェクターであり、本体９４０１、光源９４０２、表示装置９４０３、偏光ビームスプリッタ９４０４、リフレクター９４０５、９４０６、スクリーン９４０７で構成される。本発明は表示装置９４０３に適用することができる。
【００７７】
図１７（Ｆ）は携帯書籍であり、本体９５０１、表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。表示装置９５０２、９５０３は直視型の表示装置であり、本発明はこの表示装置９５０２、９５０３に適用することができる。
【００７８】
また、ここでは図示しなかったが、本発明はその他にも、カーナビゲーションシステムやイメージセンサパーソナルコンピュータの表示部に適用することも可能である。このように、本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。
【００７９】
［実施例８］
本実施例では、本発明のＴＦＴ回路によるアクティブマトリクス型液晶表示装置を組み込んだ半導体装置について図１８と図１９で説明する。
【００８０】
図１８（Ａ）はパーソナルコンピュータであり、本体９６０１、画像入力部９６０２、表示装置９６０３、キーボード９６０４で構成される。本発明を用いて作製されたアクティブマトリクス型液晶表示装置またはＥＬ表示装置で表示装置９６０３を形成することができる。
【００８１】
図１８（Ｂ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体９７０１、表示装置９７０２、スピーカ部９７０３、記録媒体９７０４、操作スイッチ９７０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明を用いて作製されたアクティブマトリクス型液晶表示装置またはＥＬ表示装置で表示装置９７０２を形成することができる。
【００８２】
図１８（Ｃ）はデジタルカメラであり、本体９８０１、表示装置９８０２、接眼部９８０３、操作スイッチ９８０４、受像部（図示しない）で構成される。本発明を用いて作製されたアクティブマトリクス型液晶表示装置またはＥＬ表示装置で表示装置９８０２を形成することができる。
【００８３】
図１９（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２で構成される。本発明の液晶表示装置は投射装置３６０１に組み込んで使用することができる。
【００８４】
図１９（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４で構成される。本発明の液晶表示装置は投射装置３７０２に組み込んで使用することができる。
【００８５】
なお、図１９（Ｃ）は、図１９（Ａ）及び図１９（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１９（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００８６】
また、図１９（Ｄ）は、図１９（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図１９（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００８７】
［実施例９］
本実施例では、図５（Ｂ）で示すアクティブマトリクス基板を応用してエレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料を用いた自発光型の表示パネル（以下、ＥＬ表示装置と記す）を作製する例について説明する。図２０（Ａ）は本発明を用いたＥＬ表示パネルの上面図である。図２０（Ａ）において、２０１０は基板、２０１１は画素部、２０１２はソース側駆動回路、２０１３はゲート側駆動回路であり、それぞれの駆動回路は配線２０１４、２０１６を経てＦＰＣ２０１７に至り外部機器へと接続される。
【００８８】
図２０（Ｂ）は図２０（Ａ）のＡ−Ａ'断面を表す図であり、このとき少なくとも画素部上、好ましくは駆動回路及び画素部上に対向板２０８０を設ける。対向板２０８０はシール材２０１９でＴＦＴとＥＬ層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤２０１９にはフィラー（図示せず）が混入されていて、このフィラーによりほぼ均一な間隔を持って２枚の基板が貼り合わせられている。さらに、シール材２０１９の外側とＦＰＣ２０１７の上面及び周辺は封止剤２０８１で密封する構造とする。封止剤２０８１はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
【００８９】
このように、シール剤２０１９によりアクティブマトリクス基板２０１０と対向基板２０８０とが貼り合わされると、その間には空間が形成される。その空間には充填剤２０８３が充填される。この充填剤２０８３は対向板２０８０を接着する効果も合わせ持つ。充填剤２０８３はＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、ＥＬ層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤２０８３の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、ＥＬ層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜２０８２を形成し、充填剤２０８３に含まれるアルカリ元素などによる腐蝕を防ぐ構造としていある。
【００９０】
対向板２０８０にはガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム（デュポン社の商品名）、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十μｍのアルミニウム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、ＥＬ素子は密閉された状態となり外気から遮断されている。
【００９１】
また、図２０（Ｂ）において基板２０１０、下地膜２０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２０２２及び画素部用ＴＦＴ２０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴの内特にｎチャネル型ＴＦＴにははホットキャリア効果によるオン電流の低下や、Ｖthシフトやバイアスストレスによる特性低下を防ぐため、本実施形態で示す構成のＬＤＤ領域が設けられている。
【００９２】
例えば、駆動回路用ＴＦＴ２０２２とし、図５（Ｂ）に示すＣＭＯＳ回路のｐチャネル型ＴＦＴとｎチャネル型ＴＦＴを用いれば良い。また、画素部用ＴＦＴ２０２３には図５（Ｂ）に示す画素ＴＦＴ２０４またはそれと同様な構造を有するｐチャネル型ＴＦＴを用いれば良い。
【００９３】
但し、ＥＬ表示装置を作製するためのアクティブマトリクス基板を作製するためには画素電極２０２７上にＥＬ材料を用いて自発光層２０２９を形成する。自発光層２０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【００９４】
自発光層２０２９はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【００９５】
自発光層２０２９を形成したら、その上に陰極２０３０を形成する。陰極２０３０と自発光層２０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で自発光層２０２９と陰極２０３０を連続して形成するか、自発光層２０２９を不活性雰囲気で形成し、大気解放しないで真空中で陰極２０３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【００９６】
なお、本実施例では陰極２０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的には自発光層２０２９上に蒸着法で１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極２０３０は２０３１で示される領域において配線２０１６に接続される。配線２０１６は陰極２０３０に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料２０３２を介してＦＰＣ２０１７に接続される。ＦＰＣ２０１７上にはさらに樹脂層２０８０が形成され、この部分の接着強度を高めている。
【００９７】
２０３１に示された領域において陰極２０３０と配線２０１６とを電気的に接続するために、層間絶縁膜２０２６及び絶縁膜２０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜２０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２０２８をエッチングする際に、層間絶縁膜２０２６まで一括でエッチングしても良い。この場合、層間絶縁膜２０２６と絶縁膜２０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【００９８】
また、配線２０１６はシール２０１９と基板２０１０との間を隙間（但し封止剤２０８１で塞がれている。）を通ってＦＰＣ２０１７に電気的に接続される。なお、ここでは配線２０１６について説明したが、他の配線２０１４、２０１５も同様にしてシーリング材２０１８の下を通ってＦＰＣ２０１７に電気的に接続される。
【００９９】
ここで画素部のさらに詳細な断面構造を図２１に、上面構造を図２２（Ａ）に、回路図を図２２（Ｂ）に示す。図２１（Ａ）において、基板２１０１上に設けられたスイッチング用ＴＦＴ２１０２は図５（Ｂ）の画素部のｎチャネル型ＴＦＴと同じ構造で形成される。ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
【０１００】
また、電流制御用ＴＦＴ２１０３は図５（Ｂ）で示すＣＭＯＳ回路のｎチャネル型ＴＦＴを用いて形成する。このとき、スイッチング用ＴＦＴ２１０２のドレイン線２１３５は配線２１３６によって電流制御用ＴＦＴのゲート電極２１３７に電気的に接続されている。また、２１３８で示される配線は、スイッチング用ＴＦＴ２１０２のゲート電極２１３９a、２１３９bを電気的に接続するゲート線である。
【０１０１】
電流制御用ＴＦＴ２１０３やスイッチング用ＴＦＴ２１０２を本発明の方法を用いて水素化すると、電界効果移動度、サブスレッショルド定数（Ｓ値）、オン電流などのＴＦＴの主要特性を向上させることができ、また個々のＴＦＴの特性のバラツキを低減させることができるので、ＥＬ表示素子を作製する上で非常に効果的である。上記の様な諸特性が向上することで階調表示を容易なものとし、ＴＦＴの特性のバラツキを低減させることで画像表示の斑をなくすことができ、表示品位を向上させることができる。
【０１０２】
また、本実施例では電流制御用ＴＦＴ２１０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１０３】
また、図２２（Ａ）に示すように、電流制御用ＴＦＴ２１０３のゲート電極２１３７となる配線は２１０４で示される領域で、電流制御用ＴＦＴ２１０３のドレイン線２１４０と絶縁膜を介して重なる。このとき、２１０４で示される領域ではコンデンサが形成される。このコンデンサ２１０４は電流制御用ＴＦＴ２１０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線２１４０は電流供給線（電源線）２２０１に接続され、常に一定の電圧が加えられている。
【０１０４】
スイッチング用ＴＦＴ２１０２及び電流制御用ＴＦＴ２１０３の上には第１パッシベーション膜２１４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜２１４２が形成される。平坦化膜２１４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される自発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面上に形成できるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１０５】
また、２１４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２１０３のドレインに電気的に接続される。画素電極２１４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜（好ましくは樹脂）で形成されたバンク２１４４a、２１４４bにより形成された溝（画素に相当する）の中に発光層２１４４が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。尚、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１０６】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０nm（好ましくは４０〜１００nm）とすれば良い。但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１０７】
本実施例では発光層２１４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層２１４６を設けた積層構造のＥＬ層としている。そして、正孔注入層２１４６の上には透明導電膜でなる陽極２１４７が設けられる。本実施例の場合、発光層２１４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１０８】
陽極２１４７まで形成された時点でＥＬ素子２１０５が完成する。なお、ここでいうＥＬ素子２１０５は、画素電極（陰極）２１４３、発光層２１４５、正孔注入層２１４６及び陽極２１４７で形成されたコンデンサを指す。図２２（Ａ）に示すように画素電極２１４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１０９】
ところで、本実施例では、陽極２１４７の上にさらに第２パッシベーション膜２１４８を設けている。第２パッシベーション膜２１４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１１０】
以上のように本願発明のＥＬ表示パネルは図２２のような構造の画素からなる画素部を有し、スイッチング用ＴＦＴと電流制御用ＴＦＴとを有する。そして、本発明の水素化方法を用いて作製されたこれらのＴＦＴはきわめて安定な特性を示し、ＥＬ表示装置において良好な画像表示を可能とする。
【０１１１】
図２１（Ｂ）は自発光層からの光の放射方向が図２１（Ａ）と逆の例を示す。電流制御用ＴＦＴ２６０１は図５（Ｂ）のＣＭＯＳ回路のｐチャネル型ＴＦＴを用いて形成する。作製プロセスは実施例２を参照すれば良い。本実施例では、画素電極（陽極）２１５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１１２】
そして、絶縁膜でなるバンク２１５１a、２１５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層２１５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層２１５３、アルミニウム合金でなる陰極２１５４が形成される。この場合、陰極２１５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。本実施例の場合、発光層２１５３で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。そして、このようなＥＬ表示素子は実施例７または８で示す半導体装置に適用することができる。
【０１１３】
［実施例１０］
本実施例では、図２２（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図２３に示す。なお、本実施例において、２７０１はスイッチング用ＴＦＴ２７０２のソース配線、２７０３はスイッチング用ＴＦＴ２７０２のゲート配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２７０６、２７０８は電流供給線、２７０７はＥＬ素子とする。
【０１１４】
図２３（Ａ）は、二つの画素間で電流供給線２７０６を共通とした場合の例である。即ち、二つの画素が電流供給線２７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１１５】
また、図２３（Ｂ）は、電流供給線２７０８をゲート配線２７０３と平行に設けた場合の例である。なお、図２３（Ｂ）では電流供給線２７０８とゲート配線２７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線２７０８とゲート配線２７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１１６】
また、図２３（Ｃ）は、図２３（Ｂ）の構造と同様に電流供給線２７０８をゲート配線２７０３と平行に設け、さらに、二つの画素を電流供給線２７０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線２７０８をゲート配線２７０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。図２３（Ｂ）では電流制御用ＴＦＴ２７０４のゲートにかかる電圧を保持するためにコンデンサ２７０５を設ける構造としているが、コンデンサ２７０５を省略することも可能である。
【０１１７】
電流制御用ＴＦＴ２７０５として図２１（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極と重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ２７０５の代わりとして積極的に用いる点に特徴がある。この寄生容量のキャパシタンスは上記ゲート電極とＬＤＤ領域とが重なり合った面積で変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。また、図２３（Ａ）、（Ｂ）、（Ｃ）の構造においても同様にコンデンサ２７０５を省略することは可能である。
【０１１８】
【発明の効果】
本発明によれば、第１の絶縁膜の表面から水素化を行なうことにより、半導体層へのダメージや汚染の影響を回避することができ、第１の絶縁膜に供給された水素はその下層側にも拡散するので、半導体層の欠陥をその水素で中和することができる。また、所定の形状に形成された半導体層上に、水素を含有する第１の絶縁膜を形成する工程と、第１の絶縁膜に密接して第２の絶縁膜を形成し、その後に水素またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行うことにより、第２の絶縁膜の表面から供給された水素は第１の絶縁膜に拡散し、第１の絶縁膜中で過剰となった水素はその下層側にも拡散し半導体層の水素化をすることができる。
【０１１９】
また、所定の形状に形成された半導体層上に、水素を含有する第１の絶縁膜を形成する工程と、その後に水素またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行い、さらに第１の絶縁膜上に水素を含有する第３の絶縁膜を形成した後で、水素または窒素を含む雰囲気中で加熱処理を施す工程を実施しすることにより同様の効果が得られる。また他の方法として、所定の形状に形成された半導体層上に、水素を含有する第１の絶縁膜を形成する工程と、その後に水素またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行い、さらに第１の絶縁膜上に水素を含有する第３の絶縁膜を形成した後で、水素または窒素を含む雰囲気中で加熱処理を施す工程を実施しても同様な効果が得られる。さらに望ましくは、所定の形状に形成された半導体層上に、水素を含有する第１の絶縁膜を形成する工程と、その後に水素またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行う工程と、第１の絶縁膜に密接して第２の絶縁膜を形成する工程と、その後にその後に水素またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行い、さらに第２の絶縁膜上に水素を含有する第３の絶縁膜を形成した後で、水素または窒素を含む雰囲気中で加熱処理を施す工程を実施しても同様な効果が得られる。
【０１２０】
本発明の方法で水素化が行われた半導体層を用いて作製されたＴＦＴはきわめて優れた特性を示し、このようなＴＦＴはまざまな半導体装置に広く適用することができる。
【図面の簡単な説明】
【図１】 ＴＦＴの作製工程を示す断面図。
【図２】 ＴＦＴの作製工程を示す断面図、ＣＭＯＳ回路の上面図。
【図３】 アクティブマトリクス基板の作製工程を示す断面図。
【図４】 アクティブマトリクス基板の作製工程を示す断面図。
【図５】 アクティブマトリクス基板の作製工程を示す断面図。
【図６】 アクティブマトリクス型液晶表示装置の断面図。
【図７】 アクティブマトリクス基板の斜視図。
【図８】 画素部の上面図、ＣＭＯＳ回路の上面図。
【図９】 本発明の実施形態を説明する図。
【図１０】 窒酸化シリコン膜の含有水素濃度が熱処理により変化することを示すグラフ。
【図１１】 ＴＦＴの作製工程を示す断面図。
【図１２】 ＴＦＴの作製工程を示す断面図。
【図１３】 ＴＦＴの作製工程を示す断面図。
【図１４】 画素部の断面図、および上面図。
【図１５】 本発明の実施形態を説明する図。
【図１６】 ＥＬパネルの回路図、断面構造図。
【図１７】 半導体装置の一例を示す図。
【図１８】 半導体装置の一例を示す図。
【図１９】 投影型液晶表示装置の構成を示す図。
【図２０】 ＥＬ表示装置の構造を示す上面図及び断面図。
【図２１】 ＥＬ表示装置の画素部の断面図。
【図２２】 ＥＬ表示装置の画素部の上面図と回路図。
【図２３】 ＥＬ表示装置の画素部の回路図の例。
【符号の説明】
３０１・・基板
３０２・・下地膜
３０３〜３０５・・半導体層
３０６・・ゲート絶縁膜
３２５、３４０、３４１、３４２・・ゲート電極
３２７・・ゲート配線
３２８、３２９・・引き回し配線
３４３・・保持容量電極
３５８・・第１の絶縁膜
３５９・・第２の絶縁膜
３６５・・第３の絶縁膜
【発明の属する技術分野】
本発明は、基板上に薄膜トランジスタで構成された能動回路を有する半導体装置およびその作製方法に関する。特に結晶質半導体層を用いた薄膜トランジスタを作製するのに好適に用いることができる。本発明は、薄膜トランジスタから成る集積回路をはじめ、アクティブマトリクス型表示装置やイメージセンサに代表される電気光学装置および電気光学装置を搭載した電子機器の作製に利用することができる。
【０００２】
【従来の技術】
基板上にＴＦＴ（薄膜トランジスタ）を多数個配列させて、アクティブマトリクス型液晶表示装置に代表される半導体装置が開発されている。ＴＦＴで高移動度を実現するためには、その半導体層に結晶質半導体膜を用いることが好ましいと考えられている。ＴＦＴに利用される多結晶半導体の多くは、非晶質半導体膜をレーザーアニール法や熱アニール法で結晶化させて形成されるものであった。しかしながら、結晶化された結晶質半導体膜には多数の欠陥が内在してしまい、キャリアの移動度や寿命時間を著しく低下させる結果、ＴＦＴの電気的特性に悪影響を与えてしまった。
【０００３】
このような結晶質半導体膜や層間絶縁膜に内在する欠陥をなくす方法として、水素化処理の方法は有効な手段として知られていた。水素化処理の方法には、プラズマ化させることによってできた水素で欠陥を中和するプラズマ水素化の方法や、水素雰囲気中で加熱処理を施す水素化の方法などがとられていた。これらの水素化の工程は適時ＴＦＴの作製工程の途中に組み込まれていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、プラズマを利用した水素化の方法では、効果的に水素を導入するために、結晶質半導体膜を直接プラズマに晒す結果、プラズマ中に同時に生成されるイオンの影響によって、結晶質半導体膜にダメージを与えてしまう問題点があった。このダメージを回復させるには、４００〜６００℃の熱処理が必要とされていたが、４００℃以上に加熱すると結晶質半導体膜から水素が再放出されてしまう欠点を有していた。さらに、プラズマ水素化の方法では、その雰囲気中に窒素、酸素などの大気成分が残存しているとこれらの元素も同時にプラズマ化されて結晶質半導体膜を汚染してしまう懸念があった。
【０００５】
また、ゲート電極の上層に形成した層間絶縁膜の表面側からプラズマ水素化処理を行ったとしても内在する欠陥はある程度中和することができるが、この方法で膜中へ導入される水素濃度は膜表面から内側に向かって減少する分布をもつので、その下層側にある結晶質半導体膜まで十分水素化することは困難であった。その他の方法として、水素雰囲気中で加熱処理をする方法は、水素化の効果を高めようとすると必然的に処理時間が長くかかってしまうといった問題点を有していた。
【０００６】
本発明はこのような問題点を解決するものであり、結晶質半導体膜にダメージや汚染を与えることなく、効果的に水素化が施された高性能の半導体装置および半導体装置の作製方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】
本発明の半導体装置の作製方法は、基板上に所定の形状で形成された半導体層上に、水素を含有する第１の絶縁膜を形成する工程と、その後に水素雰囲気中、またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行うことに特徴を有している。第１の絶縁膜は、ゲート電極上に形成される層間絶縁膜であっても良く、この第１の絶縁膜を介して水素化を行うことで半導体層へのダメージや汚染の問題を回避することができる。そして、水素を含有する第１の絶縁膜に水素が供給される結果、第１の絶縁膜中の水素はその下層側にも拡散し半導体層の水素化が進行する。
【０００８】
また、基板上に所定の形状で形成された半導体層上に、水素を含有する第１の絶縁膜を形成する工程と、第１の絶縁膜に密接して第２の絶縁膜を形成し、その後に水素雰囲気中、またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行うことに特徴を有している。第２の絶縁膜の表面から供給された水素は第１の絶縁膜に拡散し、第１の絶縁膜中の水素はその下層側にも拡散し半導体層の水素化をすることができる。この場合、第１の絶縁膜を形成した後で、さらに水素またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行っておいても良い。
【０００９】
また他の方法として、基板上に所定の形状で形成された半導体層上に、水素を含有する第１の絶縁膜を形成する工程と、その後に水素雰囲気中、またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行い、さらに第１の絶縁膜上に水素を含有する第３の絶縁膜を形成した後で、水素または窒素を含む雰囲気中で加熱処理を施す工程を実施しても良い。第３の絶縁膜を窒酸化シリコン膜や、窒化シリコン膜などから成る緻密な膜で形成することにより、第１の絶縁膜から気相中へ離脱する水素を減らすことができ、半導体層の水素化をより確実に行うことができる。
【００１０】
さらに望ましくは、基板上に所定の形状で形成された半導体層上に、水素を含有する第１の絶縁膜を形成する工程と、その後に水素雰囲気中、またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程と、第１の絶縁膜に密接して第２の絶縁膜を形成する工程と、その後に水素雰囲気中、またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行い、さらに第２の絶縁膜上に水素を含有する第３の絶縁膜を形成した後で、水素雰囲気中または窒素を含む雰囲気中で加熱処理を施す工程を実施しても良い。このような構成にすることによって、水素雰囲気中、またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程で供給された水素は下層側に拡散し、半導体層の水素化を確実に行うことができる。
【００１１】
第１の絶縁膜は、シラン、亜酸化窒素、アンモニア、から作製される窒酸化シリコン膜であることが望ましい。第２の絶縁膜は、シラン、亜酸化窒素、から作製される窒酸化シリコン膜であれば良い。また、第３の絶縁膜はシラン、亜酸化窒素、アンモニア、から作製される窒酸化シリコン膜、または、シラン、アンモニア、窒素、から作製される窒化シリコン膜であることが望ましい。このように作製される第１乃至第３の絶縁膜はいずれも膜中の炭素濃度が２×１０19ｃｍ-3以下となる。
【００１２】
従って、本発明の半導体装置の構成は、所定の形状に形成された半導体層上に、含有水素濃度が１atomic％以上３０atomic％未満であり、かつ、含有窒素濃度が１０atomic％以上２５atomic％未満である窒酸化シリコン膜から成る第１の絶縁膜と、その第１の絶縁膜に接し、含有水素濃度が１atomic％以上３０atomic％未満であり、かつ、含有窒素濃度が１０atomic％以上２５atomic％未満である窒酸化シリコン膜、または含有水素濃度が１atomic％以上３０atomic％未満である窒化シリコン膜、から成る第３の絶縁膜とを有することを特徴としている。
【００１３】
また、所定の形状に形成された半導体層上に、水素を１atomic％以上３０atomic％未満含み、かつ含有窒素濃度が１０atomic％以上２５atomic％未満である窒酸化シリコン膜から成る第１の絶縁膜と、第１の絶縁膜に接した、含有窒素濃度が１０atomic％未満である窒酸化シリコン膜から成る第２の絶縁膜と、第２の絶縁膜に接した、含有水素濃度が１atomic％以上３０atomic％未満含み、かつ含有窒素濃度が１０atomic％以上２５atomic％未満である窒酸化シリコン膜、または含有水素濃度が１atomic％以上３０atomic％未満含む窒化シリコン膜、から成る第３の絶縁膜とを有する構成としても良い。
【００１４】
また、他の発明の構成は、所定の形状に形成された半導体層に接して形成されたゲート絶縁膜と、該ゲート絶縁膜上の所定の位置に形成されたゲート電極と、を有する半導体装置において、ゲート絶縁膜とゲート電極に接して形成され、水素を１atomic％以上３０atomic％未満含み、かつ含有窒素濃度が１０atomic％以上２５atomic％未満である窒酸化シリコン膜から成る第１の絶縁膜と、前記第１の絶縁膜に接した、含有水素濃度が１atomic％以上３０atomic％未満含み、かつ含有窒素濃度が１０atomic％以上２５atomic％未満である窒酸化シリコン膜、または含有水素濃度が１atomic％以上３０atomic％未満含む窒化シリコン膜、から成る第３の絶縁膜とを有することを特徴としている。
【００１５】
また、所定の形状に形成された半導体層に接して形成されたゲート絶縁膜と、該ゲート絶縁膜上の所定の位置に形成されたゲート電極と、を有する半導体装置において、ゲート絶縁膜とゲート電極に接して形成され、水素を１atomic％以上３０atomic％未満含み、かつ含有窒素濃度が１０atomic％以上２５atomic％未満である窒酸化シリコン膜から成る第１の絶縁膜と、第１の絶縁膜に接した、含有窒素濃度が１０atomic％未満である窒酸化シリコン膜から成る第２の絶縁膜と、第２の絶縁膜に接した、含有水素濃度が１atomic％以上３０atomic％未満含み、かつ含有窒素濃度が１０atomic％以上２５atomic％未満である窒酸化シリコン膜、または含有水素濃度が１atomic％以上３０atomic％未満含む窒化シリコン膜、から成る第３の絶縁膜とを有する構成としても良い。
【００１６】
【発明の実施の形態】
本発明の実施の形態を図９を用いて説明する。図９（Ａ）において基板９０１上に半導体層の下地膜９０２，９０３が窒酸化シリコン膜で形成されている。さらに所定の形状に形成された半導体層９０４が形成されている。半導体層には、非晶質半導体膜をレーザー結晶化法や熱結晶化法や、あるいは触媒元素を用いた結晶化法で作製される結晶質半導体膜が適用される。さらに、半導体層に密接してゲート絶縁膜９０５が形成され、ゲート絶縁膜上の所定の位置にゲート電極９０６が設けられる。
【００１７】
そして、ゲート絶縁膜９０５とゲート電極９０６を覆って第１の絶縁膜を窒酸化シリコン膜９０７で形成する。この窒酸化シリコン膜は、例えば、プラズマＣＶＤ法でシラン（ＳｉＨ4）、亜酸化窒素（Ｎ2Ｏ）、アンモニア（ＮＨ3）を原料として厚さ０．１〜０．５μｍの厚さに作製する。このように作製された窒酸化シリコン膜には作製時の基板温度にもよるが、水素が１〜３０atomic％含まれ、また窒素は１０〜２５atomic％程度含まれている。（図９（Ｂ））
【００１８】
その後１回目の水素化の工程を行うことが望ましい。水素化は、水素またはプラズマ化されることによって生成された水素を含む雰囲気中で水素化を行う。例えば、水素を含む雰囲気中で３００〜５５０℃、好ましくは３５０〜４５０℃で１〜１２時間処理すれば良い。または、水素、アンモニアなど非堆積性のガスで、圧力を１〜５００Ｐａ、基板温度を２００〜５００℃、好ましくは３００〜４５０℃で５〜１２０分程度処理しても良い。ここで実施される１回目の水素化の工程は省略することも可能である。
【００１９】
そして、第１の絶縁膜９０７に密接して第２の絶縁膜９０８を窒酸化シリコン膜で１００〜５００ｎｍの厚さに形成する。この窒酸化シリコン膜はＳｉＨ4、Ｎ2Ｏから作製すれば良い（図９（Ｃ））。その後、第３の絶縁膜９０９を形成する。第３の絶縁膜は、プラズマＣＶＤ法を用いた窒酸化シリコン膜または窒化シリコン膜で作製されるもので、緻密な膜とするのが望ましい。また、第３の絶縁膜を形成するのに先立って、２回目の水素化の工程として、水素やアンモニアを導入したプラズマ水素処理を行っても良い。プラズマ水素化処理によって第２の絶縁膜中に水素が導入される。この工程はガス種を適宣選択するだけで第３の絶縁膜を形成する工程と連続して実施することができる。第３の絶縁膜の形成後に行われる３回目の水素化の工程は、水素または窒素を含む雰囲気中で３００〜５５０℃、１〜１２時間の加熱処理により行うことが望ましい。（図９（Ｄ））
【００２０】
窒酸化シリコン膜や窒化シリコン膜中には水素が１〜３０atomic％程度含まれている。膜中に含まれる水素はＳｉ−Ｈ結合やＮ−Ｈ結合を形成しており、この様子はＦＴ−ＩＲで観測することができる。この水素は３００℃以上の熱処理で膜の外に放出させることができる。図１０は、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を原料として３００〜４００℃の基板温度で作製された窒酸化シリコン膜を５００℃で熱処理したときの水素結合の変化を示す。水素結合の変化は熱処理前後で主にＳｉ−Ｈ結合を形成する水素が減少している。その水素の変化量は１０〜３０％程度であると見積もることができる。おそらくこれは弱い結合の水素から順に結合が切れて放出されていくものと考えられる。
【００２１】
従って、図９（Ａ）〜（Ｄ）の工程において、第１の絶縁膜、第２の絶縁膜、および第３の絶縁膜中に含まれる水素や、水素化処理によって新たに導入された水素は、３００℃以上の加熱処理によってその領域から容易に移動させることができ、その水素の一部は半導体層に達して欠陥を中和させることができる。このとき、最上層となる第３の絶縁膜は窒酸化シリコン膜や窒化シリコン膜などから成る緻密な膜で形成しておくと良い。このような構成とすることで加熱処理によって水素が膜の外の気相中に放出させることが抑えられ、半導体層の水素化をさらに効果的に行うことができる。
【００２２】
図１５は本発明の他の実施形態を示す。基板１５０１上に下地膜１５０２、１５０３、半導体層１５０４、ゲート絶縁膜１５０５が形成され、その上に第１の絶縁膜１５０７と第３の絶縁膜１５０８が形成されている。第１の絶縁膜１５０７は水素含有量が１〜３０atomic％の窒酸化シリコン膜であり、第３の絶縁膜１５０８は、プラズマＣＶＤ法を用いた窒酸化シリコン膜または窒化シリコン膜で作製される緻密な膜とするのが望ましい。また、第３の絶縁膜を形成するのに先立って水素やアンモニアを導入したプラズマ水素処理を行っても良い。プラズマ水素化処理によって第１の絶縁膜中に水素が導入される。その後、水素または窒素を含む雰囲気中で３００〜５５０℃、１〜１２時間の加熱処理により行うことにより半導体層への水素化を実現することができる。
【００２３】
以上のように、本発明の実施形態によれば水素化の工程および加熱処理の工程によって、第３の絶縁膜から第２の絶縁膜へ、第２の絶縁膜から第１の絶縁膜へ、そして第１の絶縁膜から半導体層へと水素が拡散して半導体層の水素化を効果的に実現させることができる。
【００２４】
【実施例】
[実施例１]
本発明の一実施例をＣＭＯＳ回路の基本構成であるインバータ回路を例にとり、図１と図２を用いて詳細に説明する。図１（Ａ）において、絶縁表面を有する基板１０１上に下地膜１０２、１０３が形成されている。下地膜１０２は含有窒素濃度が２５atomic％以上、５０atomic％未満の窒素リッチな窒酸化シリコン膜であり、その厚さを２０〜１００ｎｍ、代表的には５０ｎｍに形成すれば良い。下地膜１０３は含有窒素濃度が５atomic％以上、２５atomic％未満の窒酸化シリコン膜であり、その厚さを５０〜５００ｎｍ、代表的には１５０〜２００ｎｍに形成すれば良い。この上に第１の島状半導体膜１０５と、第２の島状半導体膜１０４、およびゲート絶縁膜１０６を形成した。島状半導体膜は、非晶質半導体膜をレーザー結晶化や熱結晶化などの方法で作製された結晶質半導体膜を公知の技術で島状に分離形成したものである。ここでは、触媒元素を用いた結晶化の方法により、非晶質半導体膜から結晶質半導体膜を形成した。ここで適用できる半導体材料は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、またシリコンゲルマニウム合金、炭化シリコンがあり、その他にガリウム砒素などの化合物半導体材料を用いることもできる。半導体膜は１０〜１００ｎｍ、代表的には５０ｎｍの厚さで形成すれば良い。（図１（Ａ））
【００２５】
プラズマＣＶＤ法で作製される非晶質半導体膜には１０〜４０atomic％の割合で膜中に水素が含まれていて膜中の欠陥を中和させているが、結晶化の工程に伴ってこの水素の大部分は放出されてしまう。その結果、結晶粒中の欠陥は減少するものの結晶粒界には多数の欠陥が残存したままとなる。
【００２６】
そして、第２の島状半導体膜１０４と、第１の島状半導体膜１０５のチャネル形成領域をレジストマスク１０７と１０８とを形成した。このとき、配線を形成する領域にもレジストマスク１０９を形成しておいても良い。そして、ｎ型を付与する不純物元素を添加して不純物領域１１０、１１１を形成する工程を行った。ここでは、フォスフィン（ＰＨ3）を用いたイオンドープ法でリン（Ｐ）を添加した。不純物領域１１０、１１１に添加されるリンの濃度は、１×１０16〜１×１０19atoms/cm3の範囲にするのが好ましく、ここでは１×１０18atoms/cm3とした。この領域の一部は、ＬＤＤ領域として機能するものであった。(図１（Ｂ）)
【００２７】
そして、ゲート絶縁膜１０６の表面に５〜２０ｎｍの厚さのＳｉ膜１１２、１００〜２００ｎｍの厚さのＷＮ（窒化タングステン）膜１１３、厚さ１００〜２００ｎｍのＷ膜１１４を全面に形成した。これらの膜の形成方法に特別な限定方法はないが、例えばスパッタ法で形成すれば良い。Ｓｉ膜１１２はＷＮ膜１１３の下地との密着性を高めるために形成され、ＷＮ膜１１３はＳｉ膜１１２とＷ膜１１４が反応し合金化するのを防ぐことができる。さらにＷＮ膜１１３によってＷ膜１１４の結晶粒形を大きくし抵抗を下げるのに寄与することができる。（図１（Ｃ））
【００２８】
次に、レジストマスク１１５〜１１８を形成した。レジストマスク１１５は、ｐチャネル型ＴＦＴのゲート電極を形成するためのものであり、レジストマスク１１７、１１８は、ゲート配線およびゲートバスラインやその周辺に設けられる引き回し配線を形成するためのものである。また、レジストマスク１１６は第１の島状半導体膜１０５の全面を覆って形成され、次の工程において、不純物が添加されるのを阻止するマスクとするために設けられた。そして、これらのレジストマスクを用いてドライエッチングを行い、第２のゲート電極１１９と、ゲート配線１２１と、引き回し配線１２２が形成された。これらのゲート電極および配線は先に成膜されたＳｉ膜、ＷＮ膜、Ｗ膜が一体となつて形成される。エッチングは塩素系およびフッ素系のどちらのガスを用いても良く、エッチング後残渣が残る場合には、アッシング処理すると良かった。そして、レジストマスク１１５〜１１８をそのまま残して、ｐチャネル型ＴＦＴが形成される第２の島状半導体膜１０４の一部に、ｐ型を付与する不純物元素を添加して不純物領域１２３、１２４を形成した。ここではボロンをその不純物元素として、ジボラン（Ｂ2Ｈ6）を用いてイオンドープ法で添加した。ボロンの添加濃度は２×１０20atoms/cm3とした。そして、図１（Ｄ）に示すようにボロンが高濃度に添加された不純物領域１２３、１２４が形成された。
【００２９】
次に、レジストマスク１２５〜１２７を形成してｎチャネル型ＴＦＴの第１のゲート電極１２８を形成した。このとき第１のゲート電極１２８は、不純物領域１１０、１１１の一部とゲート絶縁膜を介して重なるように形成された。（図１（Ｅ））
【００３０】
そしてレジストマスク１２９〜１３１を形成した。このレジストマスクを用い、ゲート絶縁膜１０６の一部をドライエッチングで除去して、島状半導体層１０４、１０５の一部を露出させた。レジストマスク１３０は第１のゲート電極１２８を覆って、さらに不純物領域１１０、１１１の一部と重なる形で形成した。この部分はＬＤＤ領域のオフセット量を決めるものであった。そして、ｎ型を付与する不純物元素を添加して、ｎチャネル型ＴＦＴにおいてソース領域となる不純物領域１３８とドレイン領域となる不純物領域１３７が形成された。この領域のリンの濃度は１×１０19〜１×１０21atoms/cm3とするのが好ましく、ここでは１×１０20atoms/cm3とした。また、同じ濃度でｐチャネル型ＴＦＴを形成する第２の半導体層１０４の一部にもリンが添加された領域１３５、１３６が形成された。（図２（Ａ））
【００３１】
そして、ゲート絶縁膜１０６、第１および第２のゲート電極１２８、１１９、ゲート配線１２１、引き回し配線１２２の表面に第１の絶縁膜１３９をプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を用いて窒酸化シリコン膜で形成した。作製条件に何ら限定を受けるものはないが、成膜時の基板温度は２００〜４００℃として１００〜５００ｎｍの厚さに形成した。いずれにしても、膜中水素濃度を１〜３０atomic％、含有窒素量が１０〜２５atomic％となるようにするのが望ましい。ここではＴＥＯＳなどのガスを使用しないので膜中の炭素濃度は２次イオン質量分析法（ＳＩＭＳ）で測定してもその濃度は２×１０19ｃｍ-3以下であった。
【００３２】
そして、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行った。この工程は、電気加熱炉を用いた熱アニール法や、前述のエキシマレーザーを用いたレーザーアニール法や、ハロゲンランプを用いたラピットサーマルアニール法（ＲＴＡ法）で行えば良い。ここでは熱アニール法で活性化を行った。加熱処理は、窒素雰囲気中において３００〜６００℃、好ましくは４５０〜５５０℃、ここでは５５０℃、２時間の処理を行った。島状半導体層１０４、１０５中には結晶化の工程で用いた触媒元素が残存していたが、この熱処理工程で同時に、リンが添加された領域１３５〜１３８に偏析させ、チャネル形成領域からゲッタリングすることができた。
【００３３】
しかしながら、５５０℃で熱処理を行なうと島状半導体層１０４、１０５や第１の絶縁膜１３９中の水素の一部は気相中に放出されてしまうので、ここで1回目の水素化の工程を行なうことが好ましい。この工程は、例えば、３〜１００％の水素雰囲気中で３００〜５５０℃、好ましくは３５０〜４５０℃の熱処理を１〜１２時間行なえば良い。または、プラズマ化された水素を含む雰囲気中で２００〜５００℃の温度で５〜１２０分の処理を行なっても良い。第１の絶縁膜に供給された水素は拡散し、その一部は半導体層にも達するので水素化がここで実現される。（図２（Ｂ））
【００３４】
そして、第２の絶縁膜１４０をプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏを原料として基板温度２００〜４００℃で形成した。第１の絶縁膜１３９と第２の絶縁膜１４０はその後、所定のレジストマスクを形成して、エッチング処理によりそれぞれのＴＦＴのソース領域と、ドレイン領域に達するコンタクトホールが形成した。そして、ソース電極１４１、１４２とドレイン電極１４３を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むＡｌ膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の電極として用いた。
【００３５】
さらに、第３の絶縁膜１４４を形成する工程を行なった。第３の絶縁膜は、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から形成される窒酸化シリコン膜、またはＳｉＨ4、Ｎ2、ＮＨ3から作製される窒化シリコン膜である。まず、膜の形成に先立ってＮ2Ｏ、Ｎ2、ＮＨ3等を導入してプラズマ水素化処理を実施した。ここでプラズマ化されることにより気相中で生成された水素は第２の絶縁膜中にも供給され、基板を２００〜５００℃に加熱しておけば、水素を第１の絶縁膜やさらにその下層側にも拡散させることができ、２回目の水素化の工程とすることができた。第３の絶縁膜の作製条件は特に限定されるものではないが、緻密な膜とすることが望ましい。最後に３回目の水素化の工程を水素または窒素を含む雰囲気中で３００〜５５０℃の加熱処理を１〜１２時間の加熱処理により行うことにより行なった。このとき水素は、第３の絶縁膜から第２の絶縁膜へ、第２の絶縁膜から第１の絶縁膜へ、そして第１の絶縁膜から半導体層へと水素が拡散して半導体層の水素化を効果的に実現させることができる。水素は膜中から気相中へも放出されるが、第３の絶縁膜を緻密な膜で形成しておけばある程度それを防止できたし、雰囲気中に水素を供給しておけばそれを補うこともできた。
【００３６】
以上のような工程を経て、ｐチャネル型ＴＦＴは自己整合的（セルフアライン）に形成され、ｎチャネル型ＴＦＴは非自己整合的（ノンセルフアライン）に形成された。そして、ＣＭＯＳ回路のｎチャネル型ＴＦＴにはチャネル形成領域１５０と、第１の不純物領域１５１、１５４と、第２の不純物領域１５２、１５３とが形成された。ここで、第２の不純物領域は、ゲート電極と重なる領域（ＧＯＬＤ領域）１５２ａ、１５３ａと、ゲート電極と重ならない領域（ＬＤＤ領域）１５２ｂ、１５３ｂがそれぞれ形成された。そして、第１の不純物領域１５１はソース領域として、第１の不純物領域１５４はドレイン領域となった。一方、ｐチャネル型ＴＦＴは、チャネル形成領域１４５と、第３の不純物領域１４６〜１４９が形成された。第３の不純物領域のうち、チャネル形成領域と接する領域１４７、１４８にはボロンのみが添加されており、その外側の領域１４６、１４９にはボロンとリンが添加されている領域が形成されている。しかしこの領域のリン濃度はボロンの半分程度となっているので実質的にはｐ型である。そして、第３の不純物領域１４６、１４７はソース領域として、第３の不純物領域１４８、１４９はドレイン領域となった。（図２（Ｃ））
【００３７】
また、図２（Ｄ）はインバータ回路の上面図を示し、ＴＦＴ部分のＡ−Ａ' 断面構造、ゲート配線部分のＢ−Ｂ' 断面構造，ゲートバスライン部分のＣ−Ｃ' 断面構造は、図２（Ｃ）と対応している。本発明において、ゲート電極とゲート配線とゲートバスラインとは、第１の導電層から形成されている。図１と図２では、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的組み合わせて成るＣＭＯＳ回路を例にして示したが、ｎチャネル型ＴＦＴを用いたＮＭＯＳ回路や、液晶表示装置の画素部、ＥＬ型表示装置、イメージセンサの読み取り回路などにも本願発明を適用することもできる。
【００３８】
［実施例２］
本実施例では本発明の構成を図3〜図5を用い、画素部とその周辺に設けられる駆動回路の基本形態であるＣＭＯＳ回路を同時に形成したアクティブマトリクス基板の作製方法について説明する。最初に、基板3０１上に第１の絶縁層として、窒素リッチな窒酸化シリコン膜3０２ａを５０〜５００ｎｍ、代表的には１００ｎｍの厚さに形成し、さらに窒酸化シリコン膜3０２ｂを１００〜５００ｎｍ、代表的には２００ｎｍの厚さに形成した。窒素リッチな窒酸化シリコン膜３０２ａは、含有する窒素濃度を２５atomic％以上５０atomic％未満となるようにした。窒酸化シリコン膜３０２ｂは、ＳｉＨ4とＮ2ＯとＮＨ3から作製されたものであった。さらに島状の結晶質半導体膜３０３、３０４、３０５と、ゲート絶縁膜３０６を形成した。島状の結晶質半導体膜は、非晶質半導体膜から触媒元素を使用した結晶化の方法で結晶質半導体膜を形成し、これを島状に分離加工したものであった。ゲート絶縁膜３０６は、ＳｉＨ4とＮ2Ｏとから作製される窒酸化シリコン膜であり、ここでは１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さで形成した。（図３（Ａ））
【００３９】
次に、島状半導体膜３０３と、島状半導体膜３０４、３０５のチャネル形成領域を覆うレジストマスク３０７〜３１１を形成した。このとき、配線を形成する領域にもレジストマスク３０９を形成しておいても良い。そして、ｎ型を付与する不純物元素を添加して不純物領域３１２〜３１６を形成した。フォスフィン（ＰＨ3）を用いたイオンドープ法でリン（Ｐ）を添加した。この工程では、ゲート絶縁膜３０６を通してその下の島状半導体膜にリンを添加するために、加速電圧は６５ｋｅＶに設定した。島状半導体に添加されるリンの濃度は、１×１０16〜１×１０19atoms/cm3の範囲にするのが好ましく、ここでは１×１０18atoms/cm3とした。そして、リンが添加された不純物領域３１２〜３１６が形成された。この領域の一部は、ＬＤＤ領域として機能する不純物領域とされるものである。(図３（Ｂ）)
【００４０】
その後、レジストマスクを除去して、ゲート電極を形成するために窒化タンタル（ＴａＮ）膜３１７を１０〜５０ｎｍの厚さに、さらにタンタル（Ｔａ）膜３１８を１００〜３００ｎｍの厚さにスパッタ法で形成した。ここではＴａをスパッタ法で、ＡｒとＸｅの混合ガスを用い形成した。（図３（Ｃ））
【００４１】
次に、レジストマスク３１９〜３２４を形成し、ｐチャネル型ＴＦＴのゲート電極と、ＣＭＯＳ回路および画素部のゲート配線、ゲートバスラインを形成した。ＴａＮ膜３１７とＴａ膜３１８はドライエッチング法により不要な部分を除去した。ＴａＮ膜とＴａ膜のエッチングはＣＦ4とＯ2の混合ガスにより行われた。そして、ｐチャネル型ＴＦＴのゲート電極３２５と、ゲート配線３２７と、引き回し配線３２８、３２９が形成された。そして、レジストマスク３１９〜３２４をそのまま残して、ｐチャネル型ＴＦＴが形成される島状半導体膜３０３の一部に、ｐ型を付与する不純物元素を添加する工程を行った。ここではボロンをその不純物元素として、ジボラン（Ｂ2Ｈ6）を用いてイオンドープ法で添加した。この領域のボロン濃度は２×１０20atoms/cm3とした。そして、図４（Ａ）に示すようにボロンが高濃度に添加された不純物領域３３１、３３２が形成された。
【００４２】
図４（Ａ）で設けられたレジストマスクを除去した後、新たにレジストマスク３３３〜３３９を形成した。これはｎチャネル型ＴＦＴのゲート電極を形成するためのものであり、ドライエッチング法によりゲート電極３４０〜３４２が形成された。このときゲート電極３４０〜３４２は不純物領域３１２〜３１６の一部と重なるように形成された。また、画素ＴＦＴが形成される半導体層３０５の領域には同時に保持容量電極３４３が形成された。（図４（Ｂ））
【００４３】
そして、新たなレジストマスク３４４〜３５０を形成した。レジストマスク３４５、３４８、３４９はｎチャネル型ＴＦＴのゲート電極３４０〜３４２と、第２の不純物領域の一部を覆う形で形成されるものであり、ＬＤＤ領域のオフセット量を決めるものであった。そして、ｎ型を付与する不純物元素を添加してソース領域となる不純物領域３５４、３５５とドレイン領域となる不純物領域３５３、３５６、３５７が形成された。また、ｐチャネル型ＴＦＴが形成される島状半導体層３０３の一部にもリンが添加された不純物領域３５１、３５２を形成した。しかしこの領域のリン濃度はボロン濃度の約１／２であり導電型はｐ型のままであった。この工程では、レジストマスク３４４〜３５０を用い、ゲート絶縁膜の一部をエッチング除去して半導体層の表面を露出させて不純物添加を行なった。（図４（Ｃ））
【００４４】
図４（Ｃ）までの工程が終了したら、第１の絶縁膜３５８をプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を原料とした窒酸化シリコン膜で形成した。この窒酸化シリコン膜中の含有水素濃度は１〜３０atomic％となるように形成することが望ましい。その後、この状態で窒素雰囲気中で４００〜８００℃、１〜２４時間、例えば５２５℃で８時間の加熱処理を行った。この工程により添加されたｎ型及びｐ型を付与する不純物元素を活性化させることができた。さらに、リンが添加された領域３５１〜３５７がゲッタリングサイトとなり、結晶化の工程で残存していた触媒元素をこの領域に偏析させることができた。その結果、少なくともチャネル形成領域から触媒元素を除去するこができた。
【００４５】
この熱処理の後に、１回目の水素化の工程を行なった。こでは３〜１００％の水素雰囲気中で３００〜５００℃、好ましくは３５０〜４５０℃で２〜１２時間の水素化処理の工程を行うと良い。または、２００〜５００℃、好ましくは３００〜４５０℃の基板温度でプラズマ化させることによってできた水素で水素化処理をしても良い。いずれにしてもこの処理によって第１の絶縁膜に供給された水素は拡散し、その一部で半導体層の水素化を行なうことができた。（図５（Ａ））
【００４６】
そして第２の絶縁膜３５９をプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏを原料として基板温度２００〜４００℃で形成した。第１の絶縁膜３５８と第２の絶縁膜３５９はその後、所定のレジストマスクを形成して、エッチング処理によりそれぞれのＴＦＴのソース領域と、ドレイン領域に達するコンタクトホールを形成した。そして、ソース電極３６０、３６３とドレイン電極３６２、３６４を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むＡｌ膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の電極として用いた。
【００４７】
そしてこの上から、第３の絶縁膜３６５を形成した。第３の絶縁膜はプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から形成される窒酸化シリコン膜、またはＳｉＨ4、Ｎ2、ＮＨ3から作製される窒化シリコン膜で形成すれば良い。まず、膜の形成に先立ってＮ2Ｏ、Ｎ2、ＮＨ3等を導入してプラズマ水素化処理により２回目の水素化の工程を行なった。プラズマ化されることにより気相中で生成された水素は第２の絶縁膜中にも供給され、基板を２００〜４００℃に加熱しておけば、水素を第１の絶縁膜やさらにその下層側にも拡散させることがでた。第３の絶縁膜の作製条件は特に限定されるものではないが、緻密な膜とすることが望ましい。最後に３回目の水素化の工程を水素または窒素を含む雰囲気中で３００〜５５０℃の加熱処理を１〜１２時間の加熱処理により行うことにより行なった。このとき水素は、第３の絶縁膜から第２の絶縁膜へ、第２の絶縁膜から第１の絶縁膜へ、そして第１の絶縁膜から半導体層へと水素が拡散して半導体層の水素化を効果的に実現させることができる。水素は膜中から気相中へも放出されるが、第３の絶縁膜を緻密な膜で形成しておけばある程度それを防止できたし、雰囲気中に水素を供給しておけばそれを補うこともできた。
【００４８】
以上のような工程を経て、ｐチャネル型ＴＦＴは自己整合的（セルフアライン）に形成され、ｎチャネル型ＴＦＴは非自己整合的（ノンセルフアライン）に形成された。そして、ＣＭＯＳ回路のｎチャネル型ＴＦＴにはチャネル形成領域３７１、第１の不純物領域３７３、３７４、第２の不純物領域３７２、３７３が形成された。ここで、第２の不純物領域は、ゲート電極と重なる領域（ＧＯＬＤ領域）３７２ａとゲート電極と重ならない領域（ＬＤＤ領域）３７２ｂが形成された。そして、第１の不純物領域３７３はソース領域として、第１の不純物領域３７４はドレイン領域となった。またｐチャネル型ＴＦＴは、チャネル形成領域３６８、第３の不純物領域３６９、３７０が形成された。そして、第３の不純物領域３６９はソース領域として、第３の不純物領域３７０はドレイン領域となった。また、画素部のｎチャネル型ＴＦＴはマルチゲート構造であり、チャネル形成領域３７４、３７５と第１の不純物領域３７７、３７８と第２の不純物領域３７６が形成された。ここで第２の不純物領域は、ゲート電極と重なる領域３７６ａと重ならない領域３７６ｂとが形成された。また、画素部のｎチャネル型ＴＦＴのドレイン側には、第２の不純物領域と同じ濃度でｎ型を付与する不純物元素が添加された、低濃度不純物領域３７９、ゲート絶縁膜３０６、保持容量電極３４３とが形成され、画素部に設けられる保持容量が同時に形成された。
【００４９】
さらに第３の絶縁膜上に有機樹脂からなる層間絶縁膜３６６を約１０００ｎｍの厚さに形成した。有機樹脂膜としては、ＢＣＢ、ポリイミド、アクリル、ポリイミドアミド等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜を用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。そして層間絶縁膜３６６にドレイン電極３６４に達するコンタクトホールを形成し、画素電極３６７を形成した。画素電極３６７は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。こうして図５（Ｂ）に示すように、基板３０１上にＣＭＯＳ回路と、画素部が形成されたアクティブマトリクス基板を作製することができた。
【００５０】
［実施例３］
本実施例では、実施例２で作製されたアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製した例を図６用いて説明する。まず図５（Ｂ）の状態の基板に対し、配向膜４０１を形成した。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板４０２には、透明導電膜４０３と、配向膜４０４とを形成した。配向膜は形成された後ラビング処理を施して液晶分子がある一定のプレチルト角を持って平行配向するようにした。上記の工程を経て、画素部と、ＣＭＯＳ回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料４０５を注入し、封止剤（図示せず）によって完全に封止した。よって図６に示すアクティブマトリクス型液晶表示装置が完成した。
【００５１】
次に本実施例のアクティブマトリクス型液晶表示装置の構成を、図７と図８を用いて説明する。図７は本実施例のアクティブマトリクス基板の斜視図である。アクティブマトリクス基板は、ガラス基板３０１上に形成された、画素部７０１と、走査（ゲート）線駆動回路７０２と、信号(ソース)線駆動回路７０３で構成される。画素部の画素ＴＦＴ７００はｎチャネル型ＴＦＴであり、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査（ゲート）線駆動回路７０２と、信号（ソース）線駆動回路７０３はそれぞれゲート配線８０３とソース配線８０４で画素部７０１に接続されている。
【００５２】
図８（Ａ）は画素部７０１の上面図であり、ほぼ１画素の上面図である。画素部にはｎチャネル型ＴＦＴが設けられている。ゲート配線８０３に連続して形成されるゲート電極８０３は、図示されていないゲート絶縁膜を介してその下の半導体層８０１と交差している。図示はしていないが、半導体層には、ソース領域、ドレイン領域、第１の不純物領域が形成されている。また、画素ＴＦＴのドレイン側には、半導体層と、ゲート絶縁膜と、ゲート電極と同じ材料で形成された電極とから、保持容量８０７が形成されている。また、図８で示すA-A'に沿った断面構造は、図６に示す画素部の断面図に対応している。一方、図８（Ｂ）に示すＣＭＯＳ回路では、ゲート配線３２８から延在するゲート電極３２５、３４０が図示されていないゲート絶縁膜を介してその下の半導体層３０３、３０４とそれぞれ交差している。図示はしていないが、同様にｎチャネル型ＴＦＴの半導体層には、ソース領域、ドレイン領域、ＬＤＤ領域が形成されている。また、ｐチャネル型ＴＦＴの半導体層にはソース領域とドレイン領域が形成されている。そして、その位置関係は、Ｂ―Ｂ‘に沿った断面構造は、図６に示す画素部の断面図に対応している。
【００５３】
本実施例では、画素ＴＦＴ７００をダブルゲートの構造としているが、シングルゲートの構造でも良いし、トリプルゲートとしたマルチゲート構造にしても構わない。本実施例のアクティブマトリクス基板の構造は、本実施例の構造に限定されるものではない。本願発明の構造は、ゲート電極の構造と、ゲート絶縁膜を介して設けられた半導体層のソース領域と、ドレイン領域と、その他の不純物領域の構成に特徴があるので、それ以外の構成については実施者が適宣決定すれば良い。
【００５４】
［実施例４］
図１１〜図１３を用いて本実施例を説明する。まず、基板６０１としてガラス基板、例えばコーニング社の＃１７３７基板を用意した。そして、基板６０１上にゲート電極６０２を形成した。ここでは、スパッタ法を用いて、タンタル（Ｔａ）膜を２００ｎｍの厚さに形成した。また、ゲート電極６０２を、窒化タンタル膜（膜厚５０ｎｍ）とＴａ膜（膜厚２５０ｎｍ）の2層構造としても良い。Ｔａ膜はスパッタ法でＡｒガスを用い、Ｔａをターゲットとして形成されるが、ＡｒガスにＸｅガスを加えた混合ガスでスパッタすると内部応力の絶対値を２×109dyn/cm2以下にすることができた。（図１１（Ａ））
【００５５】
そして、ゲート絶縁膜６０３、非晶質半導体層６０４を順次大気開放しないで連続形成した。ゲート絶縁膜は窒素リッチな窒酸化シリコン膜６０３ａ（膜厚５０ｎｍ）と窒酸化シリコン膜（膜厚１２５ｎｍ）で形成した。窒素リッチな窒酸化シリコン膜６０３ａはＳｉＨ4、Ｎ2Ｏ、ＮＨ3の混合ガスよりプラズマＣＶＤ法で作製された。また、非晶質半導体層６０４もプラズマＣＶＤ法を用い、２０〜１００ｎｍ、好ましくは４０〜７５ｎｍの厚さに形成した。（図１１（Ｂ））
【００５６】
そして、４５０〜５５０℃で1時間の加熱処理を行った。この加熱処理によりゲート絶縁膜６０３と非晶質半導体層６０４とから水素が放出された。その後、非晶質半導体層６０４に対して、結晶化の工程を行い、結晶質半導体層６０５を形成した。ここでの結晶化の工程は、レーザー結晶化法や熱結晶化法を用いれば良い。レーザー結晶化法では、例えばＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用い、線状ビームを形成して、発振パルス周波数３０Ｈｚ、レーザーエネルギー密度１００〜５００ｍＪ／ｃｍ2、線状ビームのオーバーラップ率を９６％として非晶質半導体層の結晶化を行った。（図１１（Ｃ））
【００５７】
次に、こうして形成された結晶質半導体層６０５に接して絶縁膜６０６を形成した。ここでは、窒酸化シリコン膜を２００ｎｍの厚さに形成した。その後、裏面からの露光を用いたパターニング法により、絶縁膜６０６に接したレジストマスク６０７を形成した。ここでは、ゲート電極６０２がマスクとなり、自己整合的にレジストマスク６０７を形成することができた。そして、図示したようにレジストマスクの大きさは、光の回り込みによって、わずかにゲート電極の幅より小さくなった（図１１（Ｄ））。そして、レジストマスク６０７を用いて絶縁膜６０６をエッチングして、チャネル保護膜６０８を形成した後、レジストマスク６０７は除去した。この工程により、チャネル保護膜６０８と接する領域以外の結晶性半導体層６０５の表面を露呈させた。このチャネル保護膜６０８は、後の不純物添加の工程でチャネル領域に不純物が添加されることを防ぐ役目を果たした。（図１１（Ｅ））
【００５８】
次いで、フォトマスクを用いたパターニングによって、ｎチャネル型ＴＦＴの一部とｐチャネル型ＴＦＴの領域を覆うレジストマスク６０９を形成し、結晶質半導体層６０５の表面が露呈している領域にｎ型を付与する不純物元素を添加する工程を行った。そして、第１の不純物領域（ｎ+型領域）６１０ａが形成された。本実施例では、ｎ型を付与する不純物元素としてリンを用いたので、イオンドープ法においてフォスフィン（ＰＨ3）を用い、ドーズ量５×１０14atoms/ｃｍ2、加速電圧１０ｋＶとした。また、上記レジストマスク６０９のパターンは実施者が適宣設定することによりｎ+型領域の幅が決定され、所望の幅を有するｎ-型領域、およびチャネル形成領域を容易に得ることができた。（図１２（Ａ））
【００５９】
レジストマスク６０９を除去した後、第２の絶縁膜６１１ａを形成した。ここでは、実施例２で示す窒酸化シリコン膜（膜厚５０ｎｍ）をプラズマＣＶＤ法で作製した。（図１２（Ｂ））次いで、マスク用絶縁膜６１１が表面に設けられた結晶質半導体層にｎ型を付与する不純物元素を添加する工程を行い、第２の不純物領域（ｎ-型領域）６１２を形成した。但し、マスク用絶縁膜６１１を介してその下の結晶質半導体層に不純物を添加するために、マスク用絶縁膜６１１の厚さを考慮にいれ、適宣条件を設定する必要があった。ここでは、ドーズ量３×１０13atoms/ｃｍ2、加速電圧６０ｋＶとした。こうして形成される第２の不純物領域６１２はＬＤＤ領域として機能した（図１２（Ｃ））。
【００６０】
次いで、ｎチャネル型ＴＦＴを覆うレジストマスク６１４を形成し、ｐチャネル型ＴＦＴが形成される領域にｐ型を付与する不純物元素を添加する工程を行った。ここでは、イオンドープ法でジボラン（Ｂ2Ｈ6）を用い、ボロン（Ｂ）を添加した。ドーズ量は４×１０15atoms/ｃｍ2、加速電圧３０ｋＶとした（図１２（Ｄ））。その後、レーザーアニールまたは熱アニールによる不純物元素の活性化の工程を行った。（図１２（Ｄ））。その後、チャネル保護膜６０８とマスク用絶縁膜６１１をそのまま残し、公知のパターニング技術により結晶性半導体層を所望の形状にエッチングした（図１３（Ａ））。
【００６１】
以上の工程を経て、ｎチャネル型ＴＦＴのソース領域６１５、ドレイン領域６１６、ＬＤＤ領域６１７、６１８、チャネル形成領域６１９が形成され、ｐチャネル型ＴＦＴのソース領域６２１、ドレイン領域６２２、チャネル形成領域６２０が形成された。次いで、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを覆って第１の絶縁膜６２３を形成した。第１の絶縁膜６２３はプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を用いた窒酸化シリコン膜から形成した。そして、膜中の含有水素濃度が１〜３０atomic％となるように成膜時の基板温度は２００〜４００℃とし、１００〜５００ｎｍの厚さに形成した。この状態で１回目の水素化の工程を行なった。この工程は、例えば、３〜１００％の水素雰囲気中で３００〜５５０℃、好ましくは３５０〜４５０℃の熱処理を１〜１２時間行なえば良い。または、プラズマ化された水素を含む雰囲気中で同様の温度で１０〜６０分の処理を行なっても良い。第１の絶縁膜に供給された水素は拡散し、その一部は半導体層にも達するので水素化がここで実現される。（図１３（Ｂ））
【００６２】
そして、第２の絶縁膜６２４をプラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏを原料として基板温度２００〜４００℃で形成した（図１３（Ｃ））。第１の絶縁膜６２３と第２の絶縁膜６２４はその後、所定のレジストマスクを形成して、エッチング処理によりそれぞれのＴＦＴのソース領域と、ドレイン領域に達するコンタクトホールが形成した。そして、ソース電極６２５、６２７とドレイン電極６２６を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むＡｌ膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の電極として用いた。
【００６３】
さらに、第３の絶縁膜６２８を形成する工程を行なった。第３の絶縁膜は、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から形成される窒酸化シリコン膜、またはＳｉＨ4、Ｎ2、ＮＨ3から作製される窒化シリコン膜である。まず、膜の形成に先立ってＨ2、ＮＨ3等をプラズマＣＶＤ装置の反応室に導入してプラズマ水素化処理を実施した。ここでプラズマ化されることにより気相中で生成された水素は第２の絶縁膜中にも供給され、基板を２００〜５００℃に加熱しておけば、水素を第１の絶縁膜やさらにその下層側にも拡散させることができ、２回目の水素化の工程とすることができた。第３の絶縁膜の作製条件は特に限定されるものではないが、緻密な膜とすることが望ましい。最後に３回目の水素化の工程を水素または窒素を含む雰囲気中で３００〜５５０℃の加熱処理を１〜１２時間の加熱処理により行うことにより行なった。このとき水素は、第３の絶縁膜から第２の絶縁膜へ、第２の絶縁膜から第１の絶縁膜へ、そして第１の絶縁膜から半導体層へと水素が拡散して半導体層の水素化を効果的に実現させることができる。水素は膜中から気相中へも放出されるが、第３の絶縁膜を緻密な膜で形成しておけばある程度それを防止できたし、雰囲気中に水素を供給しておけばそれを補うこともできた。
【００６４】
以上の工程により、ｐチャネル型ＴＦＴとｎチャネル型ＴＦＴを同一基板上に逆スタガ型の構造で形成することができた。
【００６５】
［実施例５］
実施例４の手順に従って、ｎチャネル型ＴＦＴを用いた液晶表示装置の画素部を形成した例について図１４を用いて説明する。図１４（Ａ）に示すｎチャネル型ＴＦＴは逆スタガ型でマルチゲートの構造である。基板側からゲート電極１４０２、ゲート絶縁膜１４０４、１４０５が形成され、半導体層にはチャネル形成領域１４０６、１４０９、ＬＤＤ領域１４０７、１４１０、ソース領域１４０８、ドレイン領域１４１１が形成されている。第１の絶縁膜はＳｉＨ4、Ｎ2Ｏ、ＮＨ3から形成された窒酸化シリコン膜であり、第２の絶縁層はＳｉＨ4、Ｎ2Ｏから作製される窒酸化シリコン膜とした。さらにソース電極１４１８、ドレイン電極１４１９を形成し、第３の絶縁膜をＳｉＨ4、Ｎ2Ｏ、ＮＨ3から形成された窒酸化シリコン膜で形成した。水素化処理は実施例４と同様に第１の絶縁膜を形成した後、第２の絶縁層を形成した後、そして第３の絶縁層を形成した後に行なえば良い。
【００６６】
また、図１４（Ａ）においてドレイン領域１４１１は、保持容量電極１４０３上に重なるように延在し、ゲート絶縁膜１４０３、１４０４を介して１画素毎に設けられる保持容量を形成している。このような画素部のほぼ１画素分の上面図を図１４（Ｂ）に示す。図１４（Ｂ）で用いた図番は図１４（Ａ）と対応させてある。そしてＢ−Ｂ' に沿った断面構造が図１４（Ａ）と対応している。
【００６７】
［実施例６］
本実施例では、本発明をアクティブマトリクス型ＥＬ表示装置に適用した例を図１６（Ａ）と（Ｂ）で説明する。図１６（Ａ）はアクティブマトリクス型ＥＬ表示装置の回路図を示す。このＥＬ表示装置は、基板１０上に設けられた表示領域１１、Ｘ方向周辺駆動回路１２、Ｙ方向周辺駆動回路１３から成る。この表示領域１１は、スイッチ用ＴＦＴ１４、コンデンサ１５、電流制御用ＴＦＴ１６、有機ＥＬ素子１７、Ｘ方向信号線１８ａ、１８ｂ、電源線１９ａ、１９ｂ、Ｙ方向信号線２０ａ、２０ｂ、２０ｃなどにより構成される。
【００６８】
また、図１６（Ｂ）はアクティブマトリクス型ＥＬ表示装置の表示領域１１の部分断面図である。ここでは、電流制御用ＴＦＴ１６と、有機ＥＬ素子１７の一部を示す。電流制御用ＴＦＴ１６はｎチャネル型ＴＦＴであり、実施例１と同様に作製される。そして、ＴＦＴが形成されない領域の絶縁膜を除去して有機ＥＬ素子１７が設けられる。有機ＥＬ素子は、ＩＴＯなどからなる透明電極２１と、透明電極上に形成された有機ＥＬ層２３と、上部電極２４などにより構成される。そして、電流制御用ＴＦＴ１６を覆って層間絶縁膜２５が形成され、上部電極２４上に接して共通電極２６が設けられる。なお、電極２２ｂは、電流制御用ＴＦＴのドレイン電極と透明電極２１とを電気的に接続するために設けられている。また、電極２２ａは電極２２ｂと透明電極２１との密着性を保つために設けられたものである。
【００６９】
また、本実施例では基板１０上に接して有機ＥＬ素子１７を設けた構造で示したが、特にこの構造に限定されるものではなく、例えば層間絶縁膜を介してＴＦＴ上方に有機ＥＬ素子１７を設ける構造としても良い。
【００７０】
［実施例７］
本実施例では、本発明のＴＦＴ回路によるアクティブマトリクス型液晶表示装置を組み込んだ半導体装置について図１７で説明する。
【００７１】
このような半導体装置には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図１７に示す。
【００７２】
図１７（Ａ）は携帯電話であり、本体９００１、音声出力部９００２、音声入力部９００３、表示装置９００４、操作スイッチ９００５、アンテナ９００６から構成されている。本願発明は音声出力部９００２、音声入力部９００３、及びアクティブマトリクス基板を備えた表示装置９００４に適用することができる。
【００７３】
図１７（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本願発明は音声入力部９１０３、及びアクティブマトリクス基板を備えた表示装置９１０２、受像部９１０６に適用することができる。
【００７４】
図１７（Ｃ）はモバイルコンピュータであり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５で構成されている。本願発明は受像部９２０３、及びアクティブマトリクス基板を備えた表示装置９２０５に適用することができる。
【００７５】
図１７（Ｄ）はヘッドマウントディスプレイであり、本体９３０１、表示装置９３０２、アーム部９３０３で構成される。本願発明は表示装置９３０２に適用することができる。また、表示されていないが、その他の信号制御用回路に使用することもできる。
【００７６】
図１７（Ｅ）はリア型プロジェクターであり、本体９４０１、光源９４０２、表示装置９４０３、偏光ビームスプリッタ９４０４、リフレクター９４０５、９４０６、スクリーン９４０７で構成される。本発明は表示装置９４０３に適用することができる。
【００７７】
図１７（Ｆ）は携帯書籍であり、本体９５０１、表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。表示装置９５０２、９５０３は直視型の表示装置であり、本発明はこの表示装置９５０２、９５０３に適用することができる。
【００７８】
また、ここでは図示しなかったが、本発明はその他にも、カーナビゲーションシステムやイメージセンサパーソナルコンピュータの表示部に適用することも可能である。このように、本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。
【００７９】
［実施例８］
本実施例では、本発明のＴＦＴ回路によるアクティブマトリクス型液晶表示装置を組み込んだ半導体装置について図１８と図１９で説明する。
【００８０】
図１８（Ａ）はパーソナルコンピュータであり、本体９６０１、画像入力部９６０２、表示装置９６０３、キーボード９６０４で構成される。本発明を用いて作製されたアクティブマトリクス型液晶表示装置またはＥＬ表示装置で表示装置９６０３を形成することができる。
【００８１】
図１８（Ｂ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体９７０１、表示装置９７０２、スピーカ部９７０３、記録媒体９７０４、操作スイッチ９７０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明を用いて作製されたアクティブマトリクス型液晶表示装置またはＥＬ表示装置で表示装置９７０２を形成することができる。
【００８２】
図１８（Ｃ）はデジタルカメラであり、本体９８０１、表示装置９８０２、接眼部９８０３、操作スイッチ９８０４、受像部（図示しない）で構成される。本発明を用いて作製されたアクティブマトリクス型液晶表示装置またはＥＬ表示装置で表示装置９８０２を形成することができる。
【００８３】
図１９（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２で構成される。本発明の液晶表示装置は投射装置３６０１に組み込んで使用することができる。
【００８４】
図１９（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４で構成される。本発明の液晶表示装置は投射装置３７０２に組み込んで使用することができる。
【００８５】
なお、図１９（Ｃ）は、図１９（Ａ）及び図１９（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１９（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００８６】
また、図１９（Ｄ）は、図１９（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図１９（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００８７】
［実施例９］
本実施例では、図５（Ｂ）で示すアクティブマトリクス基板を応用してエレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料を用いた自発光型の表示パネル（以下、ＥＬ表示装置と記す）を作製する例について説明する。図２０（Ａ）は本発明を用いたＥＬ表示パネルの上面図である。図２０（Ａ）において、２０１０は基板、２０１１は画素部、２０１２はソース側駆動回路、２０１３はゲート側駆動回路であり、それぞれの駆動回路は配線２０１４、２０１６を経てＦＰＣ２０１７に至り外部機器へと接続される。
【００８８】
図２０（Ｂ）は図２０（Ａ）のＡ−Ａ'断面を表す図であり、このとき少なくとも画素部上、好ましくは駆動回路及び画素部上に対向板２０８０を設ける。対向板２０８０はシール材２０１９でＴＦＴとＥＬ層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤２０１９にはフィラー（図示せず）が混入されていて、このフィラーによりほぼ均一な間隔を持って２枚の基板が貼り合わせられている。さらに、シール材２０１９の外側とＦＰＣ２０１７の上面及び周辺は封止剤２０８１で密封する構造とする。封止剤２０８１はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
【００８９】
このように、シール剤２０１９によりアクティブマトリクス基板２０１０と対向基板２０８０とが貼り合わされると、その間には空間が形成される。その空間には充填剤２０８３が充填される。この充填剤２０８３は対向板２０８０を接着する効果も合わせ持つ。充填剤２０８３はＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、ＥＬ層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤２０８３の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、ＥＬ層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜２０８２を形成し、充填剤２０８３に含まれるアルカリ元素などによる腐蝕を防ぐ構造としていある。
【００９０】
対向板２０８０にはガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム（デュポン社の商品名）、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十μｍのアルミニウム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、ＥＬ素子は密閉された状態となり外気から遮断されている。
【００９１】
また、図２０（Ｂ）において基板２０１０、下地膜２０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２０２２及び画素部用ＴＦＴ２０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴの内特にｎチャネル型ＴＦＴにははホットキャリア効果によるオン電流の低下や、Ｖthシフトやバイアスストレスによる特性低下を防ぐため、本実施形態で示す構成のＬＤＤ領域が設けられている。
【００９２】
例えば、駆動回路用ＴＦＴ２０２２とし、図５（Ｂ）に示すＣＭＯＳ回路のｐチャネル型ＴＦＴとｎチャネル型ＴＦＴを用いれば良い。また、画素部用ＴＦＴ２０２３には図５（Ｂ）に示す画素ＴＦＴ２０４またはそれと同様な構造を有するｐチャネル型ＴＦＴを用いれば良い。
【００９３】
但し、ＥＬ表示装置を作製するためのアクティブマトリクス基板を作製するためには画素電極２０２７上にＥＬ材料を用いて自発光層２０２９を形成する。自発光層２０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【００９４】
自発光層２０２９はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【００９５】
自発光層２０２９を形成したら、その上に陰極２０３０を形成する。陰極２０３０と自発光層２０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で自発光層２０２９と陰極２０３０を連続して形成するか、自発光層２０２９を不活性雰囲気で形成し、大気解放しないで真空中で陰極２０３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【００９６】
なお、本実施例では陰極２０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的には自発光層２０２９上に蒸着法で１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極２０３０は２０３１で示される領域において配線２０１６に接続される。配線２０１６は陰極２０３０に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料２０３２を介してＦＰＣ２０１７に接続される。ＦＰＣ２０１７上にはさらに樹脂層２０８０が形成され、この部分の接着強度を高めている。
【００９７】
２０３１に示された領域において陰極２０３０と配線２０１６とを電気的に接続するために、層間絶縁膜２０２６及び絶縁膜２０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜２０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２０２８をエッチングする際に、層間絶縁膜２０２６まで一括でエッチングしても良い。この場合、層間絶縁膜２０２６と絶縁膜２０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【００９８】
また、配線２０１６はシール２０１９と基板２０１０との間を隙間（但し封止剤２０８１で塞がれている。）を通ってＦＰＣ２０１７に電気的に接続される。なお、ここでは配線２０１６について説明したが、他の配線２０１４、２０１５も同様にしてシーリング材２０１８の下を通ってＦＰＣ２０１７に電気的に接続される。
【００９９】
ここで画素部のさらに詳細な断面構造を図２１に、上面構造を図２２（Ａ）に、回路図を図２２（Ｂ）に示す。図２１（Ａ）において、基板２１０１上に設けられたスイッチング用ＴＦＴ２１０２は図５（Ｂ）の画素部のｎチャネル型ＴＦＴと同じ構造で形成される。ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
【０１００】
また、電流制御用ＴＦＴ２１０３は図５（Ｂ）で示すＣＭＯＳ回路のｎチャネル型ＴＦＴを用いて形成する。このとき、スイッチング用ＴＦＴ２１０２のドレイン線２１３５は配線２１３６によって電流制御用ＴＦＴのゲート電極２１３７に電気的に接続されている。また、２１３８で示される配線は、スイッチング用ＴＦＴ２１０２のゲート電極２１３９a、２１３９bを電気的に接続するゲート線である。
【０１０１】
電流制御用ＴＦＴ２１０３やスイッチング用ＴＦＴ２１０２を本発明の方法を用いて水素化すると、電界効果移動度、サブスレッショルド定数（Ｓ値）、オン電流などのＴＦＴの主要特性を向上させることができ、また個々のＴＦＴの特性のバラツキを低減させることができるので、ＥＬ表示素子を作製する上で非常に効果的である。上記の様な諸特性が向上することで階調表示を容易なものとし、ＴＦＴの特性のバラツキを低減させることで画像表示の斑をなくすことができ、表示品位を向上させることができる。
【０１０２】
また、本実施例では電流制御用ＴＦＴ２１０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１０３】
また、図２２（Ａ）に示すように、電流制御用ＴＦＴ２１０３のゲート電極２１３７となる配線は２１０４で示される領域で、電流制御用ＴＦＴ２１０３のドレイン線２１４０と絶縁膜を介して重なる。このとき、２１０４で示される領域ではコンデンサが形成される。このコンデンサ２１０４は電流制御用ＴＦＴ２１０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線２１４０は電流供給線（電源線）２２０１に接続され、常に一定の電圧が加えられている。
【０１０４】
スイッチング用ＴＦＴ２１０２及び電流制御用ＴＦＴ２１０３の上には第１パッシベーション膜２１４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜２１４２が形成される。平坦化膜２１４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される自発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面上に形成できるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１０５】
また、２１４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２１０３のドレインに電気的に接続される。画素電極２１４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜（好ましくは樹脂）で形成されたバンク２１４４a、２１４４bにより形成された溝（画素に相当する）の中に発光層２１４４が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。尚、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１０６】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０nm（好ましくは４０〜１００nm）とすれば良い。但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１０７】
本実施例では発光層２１４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層２１４６を設けた積層構造のＥＬ層としている。そして、正孔注入層２１４６の上には透明導電膜でなる陽極２１４７が設けられる。本実施例の場合、発光層２１４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１０８】
陽極２１４７まで形成された時点でＥＬ素子２１０５が完成する。なお、ここでいうＥＬ素子２１０５は、画素電極（陰極）２１４３、発光層２１４５、正孔注入層２１４６及び陽極２１４７で形成されたコンデンサを指す。図２２（Ａ）に示すように画素電極２１４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１０９】
ところで、本実施例では、陽極２１４７の上にさらに第２パッシベーション膜２１４８を設けている。第２パッシベーション膜２１４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１１０】
以上のように本願発明のＥＬ表示パネルは図２２のような構造の画素からなる画素部を有し、スイッチング用ＴＦＴと電流制御用ＴＦＴとを有する。そして、本発明の水素化方法を用いて作製されたこれらのＴＦＴはきわめて安定な特性を示し、ＥＬ表示装置において良好な画像表示を可能とする。
【０１１１】
図２１（Ｂ）は自発光層からの光の放射方向が図２１（Ａ）と逆の例を示す。電流制御用ＴＦＴ２６０１は図５（Ｂ）のＣＭＯＳ回路のｐチャネル型ＴＦＴを用いて形成する。作製プロセスは実施例２を参照すれば良い。本実施例では、画素電極（陽極）２１５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１１２】
そして、絶縁膜でなるバンク２１５１a、２１５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層２１５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層２１５３、アルミニウム合金でなる陰極２１５４が形成される。この場合、陰極２１５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。本実施例の場合、発光層２１５３で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。そして、このようなＥＬ表示素子は実施例７または８で示す半導体装置に適用することができる。
【０１１３】
［実施例１０］
本実施例では、図２２（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図２３に示す。なお、本実施例において、２７０１はスイッチング用ＴＦＴ２７０２のソース配線、２７０３はスイッチング用ＴＦＴ２７０２のゲート配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２７０６、２７０８は電流供給線、２７０７はＥＬ素子とする。
【０１１４】
図２３（Ａ）は、二つの画素間で電流供給線２７０６を共通とした場合の例である。即ち、二つの画素が電流供給線２７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１１５】
また、図２３（Ｂ）は、電流供給線２７０８をゲート配線２７０３と平行に設けた場合の例である。なお、図２３（Ｂ）では電流供給線２７０８とゲート配線２７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線２７０８とゲート配線２７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１１６】
また、図２３（Ｃ）は、図２３（Ｂ）の構造と同様に電流供給線２７０８をゲート配線２７０３と平行に設け、さらに、二つの画素を電流供給線２７０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線２７０８をゲート配線２７０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。図２３（Ｂ）では電流制御用ＴＦＴ２７０４のゲートにかかる電圧を保持するためにコンデンサ２７０５を設ける構造としているが、コンデンサ２７０５を省略することも可能である。
【０１１７】
電流制御用ＴＦＴ２７０５として図２１（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極と重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ２７０５の代わりとして積極的に用いる点に特徴がある。この寄生容量のキャパシタンスは上記ゲート電極とＬＤＤ領域とが重なり合った面積で変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。また、図２３（Ａ）、（Ｂ）、（Ｃ）の構造においても同様にコンデンサ２７０５を省略することは可能である。
【０１１８】
【発明の効果】
本発明によれば、第１の絶縁膜の表面から水素化を行なうことにより、半導体層へのダメージや汚染の影響を回避することができ、第１の絶縁膜に供給された水素はその下層側にも拡散するので、半導体層の欠陥をその水素で中和することができる。また、所定の形状に形成された半導体層上に、水素を含有する第１の絶縁膜を形成する工程と、第１の絶縁膜に密接して第２の絶縁膜を形成し、その後に水素またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行うことにより、第２の絶縁膜の表面から供給された水素は第１の絶縁膜に拡散し、第１の絶縁膜中で過剰となった水素はその下層側にも拡散し半導体層の水素化をすることができる。
【０１１９】
また、所定の形状に形成された半導体層上に、水素を含有する第１の絶縁膜を形成する工程と、その後に水素またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行い、さらに第１の絶縁膜上に水素を含有する第３の絶縁膜を形成した後で、水素または窒素を含む雰囲気中で加熱処理を施す工程を実施しすることにより同様の効果が得られる。また他の方法として、所定の形状に形成された半導体層上に、水素を含有する第１の絶縁膜を形成する工程と、その後に水素またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行い、さらに第１の絶縁膜上に水素を含有する第３の絶縁膜を形成した後で、水素または窒素を含む雰囲気中で加熱処理を施す工程を実施しても同様な効果が得られる。さらに望ましくは、所定の形状に形成された半導体層上に、水素を含有する第１の絶縁膜を形成する工程と、その後に水素またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行う工程と、第１の絶縁膜に密接して第２の絶縁膜を形成する工程と、その後にその後に水素またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行い、さらに第２の絶縁膜上に水素を含有する第３の絶縁膜を形成した後で、水素または窒素を含む雰囲気中で加熱処理を施す工程を実施しても同様な効果が得られる。
【０１２０】
本発明の方法で水素化が行われた半導体層を用いて作製されたＴＦＴはきわめて優れた特性を示し、このようなＴＦＴはまざまな半導体装置に広く適用することができる。
【図面の簡単な説明】
【図１】 ＴＦＴの作製工程を示す断面図。
【図２】 ＴＦＴの作製工程を示す断面図、ＣＭＯＳ回路の上面図。
【図３】 アクティブマトリクス基板の作製工程を示す断面図。
【図４】 アクティブマトリクス基板の作製工程を示す断面図。
【図５】 アクティブマトリクス基板の作製工程を示す断面図。
【図６】 アクティブマトリクス型液晶表示装置の断面図。
【図７】 アクティブマトリクス基板の斜視図。
【図８】 画素部の上面図、ＣＭＯＳ回路の上面図。
【図９】 本発明の実施形態を説明する図。
【図１０】 窒酸化シリコン膜の含有水素濃度が熱処理により変化することを示すグラフ。
【図１１】 ＴＦＴの作製工程を示す断面図。
【図１２】 ＴＦＴの作製工程を示す断面図。
【図１３】 ＴＦＴの作製工程を示す断面図。
【図１４】 画素部の断面図、および上面図。
【図１５】 本発明の実施形態を説明する図。
【図１６】 ＥＬパネルの回路図、断面構造図。
【図１７】 半導体装置の一例を示す図。
【図１８】 半導体装置の一例を示す図。
【図１９】 投影型液晶表示装置の構成を示す図。
【図２０】 ＥＬ表示装置の構造を示す上面図及び断面図。
【図２１】 ＥＬ表示装置の画素部の断面図。
【図２２】 ＥＬ表示装置の画素部の上面図と回路図。
【図２３】 ＥＬ表示装置の画素部の回路図の例。
【符号の説明】
３０１・・基板
３０２・・下地膜
３０３〜３０５・・半導体層
３０６・・ゲート絶縁膜
３２５、３４０、３４１、３４２・・ゲート電極
３２７・・ゲート配線
３２８、３２９・・引き回し配線
３４３・・保持容量電極
３５８・・第１の絶縁膜
３５９・・第２の絶縁膜
３６５・・第３の絶縁膜
Claims (12)
- 半導体層上に水素を含有する第１の絶縁膜を形成し、
前記第１の絶縁膜に接して第２の絶縁膜を形成した後、
水素雰囲気中またはプラズマ化することにより生成された水素を含む雰囲気中で加熱処理を施し、
前記第２の絶縁膜に接して水素を含有する第３の絶縁膜を形成した後、
水素または窒素を含む雰囲気中で加熱処理を施すことを特徴とする半導体装置の作製方法。 - 半導体層上に水素を含有する第１の絶縁膜を形成した後、
水素雰囲気中またはプラズマ化することにより生成された水素を含む雰囲気中で加熱処理を施し、
前記第１の絶縁膜に接して第２の絶縁膜を形成した後、
水素雰囲気中またはプラズマ化することにより生成された水素を含む雰囲気中で加熱処理を施し、
前記第２の絶縁膜に接して水素を含有する第３の絶縁膜を形成した後、
水素または窒素を含む雰囲気中で加熱処理を施すことを特徴とする半導体装置の作製方法。 - 請求項１または請求項２において、前記第１の絶縁膜が、窒酸化シリコン膜から形成されることを特徴とする半導体装置の作製方法。
- 請求項３において、前記第１の絶縁膜は、シラン、亜酸化窒素、及びアンモニアから形成されること特徴とする半導体装置の作製方法。
- 請求項１乃至請求項４のいずれか一において、前記第２の絶縁膜が、窒酸化シリコン膜から形成されることを特徴とする半導体装置の作製方法。
- 請求項５において、前記第２の絶縁膜は、シラン、及び亜酸化窒素から形成されること特徴とする半導体装置の作製方法。
- 請求項１乃至請求項６のいずれか一において、前記第３の絶縁膜が、窒酸化シリコン膜または窒化シリコン膜から形成されることを特徴とする半導体装置の作製方法。
- 請求項７において、前記第３の絶縁膜は、シラン、亜酸化窒素、及びアンモニア、またはシラン、窒素、及びアンモニアから形成されること特徴とする半導体装置の作製方法。
- 請求項１乃至請求項８のいずれか一において、第１の絶縁膜、第２の絶縁膜、第３の絶縁膜は、それぞれの含有炭素濃度が２×１０１９ｃｍ−３以下であることを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項９のいずれか一において、前記第１の絶縁膜の膜厚は１００〜５００ｎｍであることを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項１０のいずれか一において、前記第２の絶縁膜の膜厚は１００〜５００ｎｍであることを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項１１のいずれか一において、前記半導体層は、非晶質半導体膜をレーザ結晶化法、熱結晶化法、または触媒元素を用いた結晶化法で結晶化した結晶質半導体膜を用いて形成されることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000017726A JP4493778B2 (ja) | 1999-01-26 | 2000-01-26 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1775399 | 1999-01-26 | ||
| JP11-17753 | 1999-01-26 | ||
| JP2000017726A JP4493778B2 (ja) | 1999-01-26 | 2000-01-26 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000286426A JP2000286426A (ja) | 2000-10-13 |
| JP2000286426A5 JP2000286426A5 (ja) | 2007-03-08 |
| JP4493778B2 true JP4493778B2 (ja) | 2010-06-30 |
Family
ID=26354311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000017726A Expired - Fee Related JP4493778B2 (ja) | 1999-01-26 | 2000-01-26 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4493778B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100740930B1 (ko) * | 2000-10-26 | 2007-07-19 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| US7495390B2 (en) * | 2000-12-23 | 2009-02-24 | Lg Display Co., Ltd. | Electro-luminescence device with improved thermal conductivity |
| US6825496B2 (en) | 2001-01-17 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP4137454B2 (ja) * | 2001-01-17 | 2008-08-20 | 株式会社半導体エネルギー研究所 | 発光装置、電子機器及び発光装置の作製方法 |
| JP4382375B2 (ja) * | 2003-03-13 | 2009-12-09 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタの製造方法 |
| JP4640085B2 (ja) * | 2005-09-30 | 2011-03-02 | カシオ計算機株式会社 | 表示パネル |
| JP2007242895A (ja) | 2006-03-08 | 2007-09-20 | Mitsubishi Electric Corp | 薄膜トランジスタ装置及びその製造方法 |
| KR101776655B1 (ko) * | 2010-07-01 | 2017-09-11 | 삼성디스플레이 주식회사 | 어레이 기판, 그 제조 방법, 및 상기 어레이 기판을 포함하는 표시 장치 |
-
2000
- 2000-01-26 JP JP2000017726A patent/JP4493778B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000286426A (ja) | 2000-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573195B1 (en) | Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere | |
| US6579736B2 (en) | Semiconductor device and method of manufacturing thereof | |
| US8304327B2 (en) | Method of manufacturing a semiconductor device | |
| US6380007B1 (en) | Semiconductor device and manufacturing method of the same | |
| JP5132714B2 (ja) | 透過型液晶表示装置、プロジェクター及びデジタルカメラ | |
| JP4549475B2 (ja) | 半導体装置、電子機器、および半導体装置の作製方法 | |
| JP4536187B2 (ja) | 半導体装置およびその作製方法 | |
| JP2000223715A (ja) | 薄膜トランジスタの作製方法およびアクティブマトリクス基板の作製方法 | |
| JP4801238B2 (ja) | 半導体装置の作製方法 | |
| JP4493778B2 (ja) | 半導体装置の作製方法 | |
| JP4850326B2 (ja) | 半導体装置の作製方法 | |
| JP4986332B2 (ja) | 半導体装置の作製方法 | |
| JP2001210832A (ja) | 半導体装置及びその作製方法 | |
| JP5244274B2 (ja) | 半導体装置の作製方法 | |
| JP4663063B2 (ja) | 半導体装置の作製方法 | |
| JP4463377B2 (ja) | 半導体装置およびその作製方法 | |
| JP4536202B2 (ja) | 半導体装置およびその作製方法、並びに電子機器 | |
| JP2000243974A (ja) | 半導体装置およびその作製方法 | |
| JP5159005B2 (ja) | 半導体装置の作製方法 | |
| JP4527070B2 (ja) | 半導体装置およびその作製方法、並びに電子機器 | |
| JP4527069B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070122 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |