エキシマレーザは大出力で、現状で300Hz程度の高繰り返しのパルスを発振出来るので、半導体膜の結晶化に良く用いられている。近年、製品化が進んでいる低温ポリシリコンTFTの液晶ディスプレイの作製には、エキシマレーザが半導体膜の結晶化工程で用いられている。また、エキシマレーザだけでなく、Arレーザ、YAGレーザ、YVO4レーザ、YLFレーザ等も用いることが出来る。
ここでは、YAGレーザの第2高調波を用いて非晶質珪素膜にレーザアニールする方法について説明する。従来の技術と同様に、図1のような光学系を用い、YAGレーザの第2高調波のレーザビームを照射面における形状が線状である線状ビームに加工する。前記線状ビームの長尺方向に対して垂直方向にステージを移動させながら、前記線状ビームを非晶質珪素膜に照射し、結晶質珪素膜を得る。
ここで、YAGレーザの第2高調波を用いて、図4(a)および図27(a)で示したような大面積基板上に形成した非晶質珪素膜をレーザアニールする場合について述べる。既に述べたように、YAGレーザの第2高調波は多結晶珪素膜より非晶質珪素膜に多く吸収される。そのため、図4(a)および図27(a)の基板中央部分は、前記線状ビームを走査させた(あるいは前記線状ビームの照射位置を被照射面に対し相対的に移動させた)レーザアニールが2度行われているが、2度目の照射が行なわれても、1度目で形成された結晶性はほとんど変化しない。そのため、図4(a)および図27(a)の基板中央部分のように、複数回に渡ってレーザビームの照射が行なわれた領域においても、1度しかレーザビームの照射が行なわれていない領域においても、結晶性の良い結晶質珪素膜を得ることが出来る。前記結晶質珪素膜を用いてTFTを作製し、電気的特性を測定すると、前記基板中央部分においても良い特性が得られる。
次に、前記線状ビームのビーム幅における重ね合わせのピッチについて説明する。YAGレーザの第2高調波を図1のような光学系を用いて、照射面またはその近傍における形状が線状である線状ビームに加工して、前記非晶質珪素膜に対してレーザを照射する。その際、前記線状ビームのビーム幅における重ね合わせのピッチの最適値は前記非晶質珪素膜の膜厚によって異なる。例えば、図2(b)に示すように、前記線状ビームのビーム幅における重ね合わせのピッチは前記線状ビームのビーム幅の1/3程度としたり、図2(c)に示すように1/2程度とする方法もある。
一方、YAGレーザはコヒーレント性が強く、ビームの成形が困難であり、線状ビームに加工するのは難しい。けれども、既に述べたように、YAGレーザの第2高調波は多結晶珪素膜よりも非晶質珪素膜に吸収されやすいため、一度結晶化して多結晶珪素膜になった領域は、再び前記YAGレーザの第2高調波でレーザアニールしてもほとんど変化しない。以上のことから、照射面またはその近傍におけるレーザビームの形状は必ずしも線状である必要はない。但し、前記照射面におけるレーザビームのエネルギーは均一である方が好ましい。
また、本発明において用いるレーザはYAGレーザの第2高調波に限らない。照射するレーザビームの波長は、図3より、非晶質珪素膜の方が多結晶珪素膜よりもよく吸収される370〜650nmの範囲であれば良い。
更に、非晶質半導体膜として非晶質半導体膜や微結晶半導体膜があり、非晶質珪素膜のほかに、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
[実施例1]
本実施例はスパッタ装置にて非晶質珪素膜を成膜し、ロッド形状が円筒形であるYAGレーザの第2高調波(波長532nm)を用いてレーザアニールを行う場合について説明する。
基板として、厚さ0.7mm、320mm×400mmのコーニング1737基板を用意した。基板にプラズマCVD装置を用いて、厚さ200nmの窒化酸化珪素膜を成膜し、スパッタ装置を用いて窒化酸化珪素膜表面に厚さ50nmの非晶質珪素膜を成膜した。
この後、YAGレーザの第2高調波を用いてレーザアニールを行い、非晶質半導体膜を結晶化させる。この時に用いるYAGレーザのロッド形状が円筒形であれば、ビームの形状は円になる。そのため、図5のように、図1のレーザ発振器の後にまず2枚のシリンドリカルレンズ71、72で構成されるビームエキスパンダーを入れて、ビームの形状を楕円に成形しておけば線状ビームに加工しやすい。
図3に示すように、YAGレーザの第2高調波(波長532nm)においては、非晶質珪素の方が多結晶珪素より吸収率が高い。そのため、線状ビームが移動しながら照射した第1の領域と、前記線状ビームが移動しながら照射した前記第1の領域の一部を含む第2の領域においても、前記第1の領域が有する連続的な結晶領域の形状を崩すことなく、非晶質領域の結晶化を行うことが出来、結晶性の良い結晶質珪素膜を得ることが出来る。
このようにして作製された前記結晶質珪素膜を用いて、例えば公知の方法や後の実施例で示す方法でTFTを作製する。前記TFTの電気的特性は良好であり、しかもばらつきの少ない特性を持つものが得られる。
[実施例2]
本実施例はスパッタ装置にて非晶質珪素膜を成摸し、ロッド形状がスラブ形であるYAGレーザの第2高調波(波長532nm)を用いてレーザアニールを行う場合について説明する。
基板として、厚さ0.7mm、320mm×400mmのコーニング1737基板を用意した。基板にプラズマCVD装置を用いて、厚さ200nmの窒化酸化珪素膜を成膜し、スパッタ装置を用いて窒化酸化珪素膜表面に厚さ50nmの非晶質珪素膜を成膜した。
この後、YAGレーザの第2高調波を用いてレーザアニールを行い、非晶質半導体膜を結晶化させる。この時に用いるYAGレーザのロッド形状がスラブ形であれば、得られるビーム形状が長方形であるから、図1の光学系をそのまま用いて、線状ビームに加工することが出来る。
図3に示すように、YAGレーザの第2高調波(波長532nm)においては、非晶質珪素の方が多結晶珪素より吸収率が高い。そのため、線状ビームが移動しながら照射した第1の領域と、前記線状ビームが移動しながら照射した前記第1の領域の一部を含む第2の領域においても、前記第1の領域が有する連続的な結晶領域の形状を崩すことなく、非晶質領域の結晶化を行うことが出来、結晶性の良い結晶質珪素膜を得ることが出来る。
このようにして作製された前記結晶質珪素膜を用いて、例えば公知の方法や後の実施例で示す方法でTFTを作製する。前記TFTの電気的特性は良好であり、しかもばらつきの少ない特性を持つものが得られる。
[実施例3]
本実施例はCVD装置にて非晶質珪素膜を成膜し、加熱処理を行って部分的に結晶化させた後、YAGレーザの第2高調波(波長532nm)を用いてレーザアニールを行う場合について説明する。
基板として、厚さ0.7mm、320mm×400mmのコーニング1737基板を用意した。基板にプラズマCVD装置を用いて、厚さ200nmの窒化酸化珪素膜を成膜し、続けてプラズマCVD装置を用いて窒化酸化珪素膜表面に厚さ50nmの非晶質珪素膜を成膜した。前記非晶質珪素膜上に結晶化を助長する元素を含有させた溶液を塗布する。前記溶液として、例えば酢酸ニッケル溶液を用いる場合、前記酢酸ニッケル溶液(重量換算濃度10ppm)をスピンコートにより膜上全面に塗布する。
次に、基板を温度500℃の窒素雰囲気に1時間、更に温度550℃の窒素雰囲気に4時間の加熱を行った。この後、YAGレーザの第2高調波を用いてレーザアニールを行い、非晶質半導体膜を結晶化させる。この時に用いるYAGレーザのロッド形状が円筒形であれば、ビームの形状は円になる。そのため、図5のように、図1のレーザ発振器の後にまず2枚のシリンドリカルレンズ71、72で構成されるビームエキスパンダーを入れて、ビームの形状を楕円に成形しておけば線状ビームに加工しやすい。また、この時に用いるYAGレーザのロッド形状がスラブ形であれば、得られるビーム形状が長方形であるから、図1の光学系をそのまま用いて、線状ビームに加工することが出来る。
図3に示すように、YAGレーザの第2高調波(波長532nm)においては、非晶質珪素の方が多結晶珪素より吸収率が高い。そのため、線状ビームが移動しながら照射した第1の領域と、前記線状ビームが移動しながら照射した前記第1の領域の一部を含む第2の領域においても、前記第1の領域が有する連続的な結晶領域の形状を崩すことなく、非晶質領域の結晶化を行うことが出来、結晶性の良い結晶質珪素膜を得ることが出来る。
このようにして作製された前記結晶質珪素膜を用いて、例えば公知の方法や後の実施例で示す方法でTFTを作製する。前記TFTの電気的特性は良好であり、しかもばらつきの少ない特性を持つものが得られる。
[実施例4]
本実施例では、YVO4レーザの第2高調波(波長532nm)を用いてレーザアニールを行う場合の例について説明する。
YVO4レーザは、レーザビームの質が高いのが特徴で、レーザビームの質を表す1つの指標であるM2が1に非常に近い。
実施例1のように、厚さ0.7mm、320mm×400mmのコーニング1737基板を用意し、前記基板にプラズマCVD装置を用いて、厚さ200nmの窒化酸化珪素膜を成膜し、スパッタ装置を用いて窒化酸化珪素膜表面に厚さ50nmの非晶質珪素膜を成膜する。前記非晶質珪素膜にYVO4レーザの第2高調波のレーザビームを照射し、レーザアニールを行うが、まず、YVO4レーザの第2高調波のレーザビームを線状ビームに加工する例を図6に沿って説明する。
図6において、まずシリンドリカルレンズ301、302で構成されるビームエキスパンダーでビームを一方向に広げ、次にシリンドリカルアレイレンズ303でビームを分割し、更に集光用シリンドリカルレンズ304で照射面に5mm長のビームを形成させる。前記シリンドリカルレンズ304に直角にシリンドリカルレンズ305を配置し、ビーム幅を0.1mmにする。但し、ビームエキスパンダーの直後にミラー306を配置しているが、ミラー306は必ずしも必要ではない。このようにして、照射面またはその近傍における形状が線状である線状ビームに加工されたので、前記線状ビームを前記非晶質珪素膜上で走査し、結晶化させる。
図3に示すように、YVO4レーザの第2高調波(波長532nm)においては、非晶質珪素の方が多結晶珪素より吸収率が十分高い。そのため、線状ビームが移動しながら照射した第1の領域と、前記線状ビームが移動しながら照射した前記第1の領域の一部を含む第2の領域においても、前記第1の領域が有する連続的な結晶領域の形状を崩すことなく、非晶質領域の結晶化を行うことが出来、結晶性の良い結晶質珪素膜を得ることが出来る。
このようにして作製された前記結晶質珪素膜を用いて、例えば公知の方法や後の実施例で示す方法でTFTを作製する。前記TFTの電気的特性は良好であり、しかもばらつきの少ない特性を持つものが得られる。
[実施例5]
本実施例では、YLFレーザの第2高調波(波長527nm)を用いてレーザアニールを行う場合の例について説明する。
YLFレーザの第2高調波は、レーザビームの出口でのサイズを直径5mm程度に出来る。よって、レーザビームの形状やエネルギー密度を調整することは、他の点光源に近いレーザビームと比較し、遙かに容易である。
実施例1で示したように、厚さ0.7mm、320mm×400mmのコーニング1737基板を用意し、前記基板にプラズマCVD装置を用いて、厚さ200nmの窒化酸化珪素膜を成摸し、スパッタ装置を用いて窒化酸化珪素膜表面に厚さ50nmの非晶質珪素膜を成膜する。その後、実施例4と同様に、図6で示す光学系を用いて、レーザビームを線状ビームに加工し、前記非晶質珪素膜に前記線状ビームを照射する。
図3に示すように、YLFレーザの第2高調波(波長527nm)においては、非晶質珪素の方が多結晶珪素より吸収率が高い。そのため、線状ビームが移動しながら照射した第1の領域と、前記線状ビームが移動しながら照射した前記第1の領域の一部を含む第2の領域においても、前記第1の領域が有する連続的な結晶領域の形状を崩すことなく、非晶質領域の結晶化を行うことが出来、結晶性の良い結晶質珪素膜を得ることが出来る。
このようにして作製された前記結晶質珪素膜を用いて、例えば公知の方法や後の実施例で示す方法でTFTを作製する。前記TFTの電気的特性は良好であり、しかもばらつきの少ない特性を持つものが得られる。
[実施例6]
本発明の実施例を図7〜図9に沿って説明する。ここでは、画素部の画素TFTおよび保持容量と、画素部の周辺に設けられる駆動回路のTFTを同時に作製する方法について工程に従って詳細に説明する。
図7(A)において、基板101にはコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板や石英基板などを用いる。ガラス基板を用いる場合には、ガラス歪み点よりも10〜20℃程度低い温度であらかじめ熱処理しておいても良い。そして、基板101のTFTを形成する表面に、基板101からの不純物拡散を防ぐために、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜102を形成する。例えば、プラズマCVD法でSiH4、NH3、N2Oから作製される酸化窒化珪素膜102aを10〜200nm(好ましくは50〜100nm)、同様にSiH4、N2Oから作製される酸化窒化水素化珪素膜102bを50〜200nm(好ましくは100〜150nm)の厚さに積層形成する。ここでは下地膜102を2層構造として示したが、前記絶縁膜の単層膜または2層以上積層させて形成しても良い。
酸化窒化珪素膜は平行平板型のプラズマCVD法を用いて形成する。酸化窒化珪素膜102aは、SiH4を10SCCM、NH3を100SCCM、N2Oを20SCCMとして反応室に導入し、基板温度325℃、反応圧力40Pa、放電電力密度0.41W/cm2、放電周波数60MHzとした。一方、酸化窒化水素化珪素膜102bは、SiH4を5SCCM、N2Oを120SCCM、H2を125SCCMとして反応室に導入し、基板温度400℃、反応圧力20Pa、放電電力密度0.41W/cm2、放電周波数60MHzとした。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することが出来る。
このようにして作製した酸化窒化珪素膜102aは、単位体積あたりの総原子数が9.28×1022/cm3であり、フッ化水素アンモニウム(NH4HF2)を7.13%とフッ化アンモニウム(NH4F)を15.4%含む混合溶液(ステラケミファ社製、商品名LAL500)の20℃におけるエッチング速度が約63nm/minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。
次に、25〜100nm(好ましくは30〜70nm)の厚さで非晶質構造を有する半導体層103aを、プラズマCVD法やスパッタ法などの方法で形成する。非晶質構造を有する半導体膜には、非晶質半導体層や微結晶半導体膜があり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。プラズマCVD法で非晶質珪素膜を形成する場合には、下地膜102と非晶質半導体層103aとは両者を連続形成することも可能である。例えば、前述のように酸化窒化珪素膜102aと酸化窒化水素化珪素膜102bをプラズマCVD法で連続して成膜後、反応ガスをSiH4、N2O、H2からSiH4とH2或いはSiH4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成出来る。その結果、酸化窒化水素化珪素膜102bの表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやしきい値電圧の変動を低減させることが出来る。
そして、結晶化の工程を行い非晶質半導体層103aから結晶質半導体層103bを作製する。その方法としてレーザアニール法や熱アニール法(固相成長法)、またはラピットサーマルアニール法(RTA法)を適用することが出来る。前述のようなガラス基板や耐熱性の劣るプラスチック基板を用いる場合には、特に本発明のレーザアニール法を適用することが好ましい。RTA法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平7−130652号公報で開示された技術に従って、金属元素を用いる結晶化法で結晶質半導体層103bを形成することも出来る。また、レーザアニール法と金属元素を用いる結晶化法の両方を行って、結晶質半導体層103bを形成することも出来る。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく、400〜500℃で1時間程度の熱処理を行い含有する水素量を前記非晶質半導体層に含まれる全原子数の5%以下にしてから結晶化させると膜表面の荒れを防ぐことが出来るので良い。
また、プラズマCVD法で非晶質珪素膜の形成工程において、反応ガスにSiH4とアルゴン(Ar)を用い、成膜時の基板温度を400〜450℃として形成すると、非晶質珪素層の含有水素濃度を前記非晶質珪素層に含まれる全原子数の5%以下にすることも出来る。このような場合において水素を放出させるための熱処理は不要となる。
結晶化は実施例1〜実施例5で示したいずれかの方法を適用しても良い。このようにして、図7(B)に示すような結晶質半導体層103bを得ることが出来る。
そして、結晶質半導体層103b上に第1のフォトマスク(PM1)を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、図7(C)に示すように島状半導体層104〜108を形成する。結晶質珪素膜のドライエッチングにはCF4とO2の混合ガスを用いる。
このような島状半導体層に対し、TFTのしきい値電圧(Vth)を制御する目的でp型を付与する不純物元素を1×1016〜5×1017/cm3程度の濃度で島状半導体層の全面に添加しても良い。半導体に対してp型を付与する不純物元素には、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)など周期律表第13族の元素が知られている。その方法として、イオン注入法やイオンドープ法(或いはイオンシャワードーピング法)を用いることが出来るが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン(B2H6)をソースガスとして用いホウ素(B)を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にnチャネル型TFTのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。
ゲート絶縁膜109aはプラズマCVD法またはスパッタ法を用い、膜厚を40〜150nmとして珪素を含む絶縁膜で形成する。本実施例では、120nmの厚さで酸化窒化珪素膜から形成する。また、SiH4とN2OにO2を添加させて作製された酸化窒化珪素膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。また、SiH4とN2OとH2とから作製する酸化窒化珪素膜はゲート絶縁膜との界面欠陥密度を低減出来るので好ましい。勿論、ゲート絶縁膜はこのような酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化珪素膜を用いる場合には、プラズマCVD法で、TEOS(Tetraethyl Orthosilicate)とO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することが出来る。このようにして作製された酸化珪素膜は、その後400〜500℃の熱アニールによりゲート絶縁膜として良好な特性を得ることが出来る。
そして、図7(D)に示すように、第1の形状のゲート絶縁膜109a上にゲート電極を形成するための耐熱性導電層111を200〜400nm(好ましくは250〜350nm)の厚さで形成する。耐熱性導電層は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。本明細書でいう耐熱性導電層にはTa、Ti、Wから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。これらの耐熱性導電層はスパッタ法やCVD法で形成されるものであり、低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては30ppm以下とすると良い。本実施例ではW膜を300nmの厚さで形成する。W膜はWをターゲットとしてスパッタ法で形成しても良いし、6フッ化タングステン(WF6)を用いて熱CVD法で形成することも出来る。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることが出来るが、W中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度99.9999%のWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9〜20μΩcmを実現することが出来る。
一方、耐熱性導電層111にTa膜を用いる場合には、同様にスパッタ法で形成することが可能である。Ta膜はスパッタガスにArを用いる。また、スパッタ時のガス中に適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することが出来る。α相のTa膜の抵抗率は20μΩcm程度でありゲート電極に使用することが出来るが、β相のTa膜の抵抗率は180μΩcm程度でありゲート電極とするには不向きであった。導電性窒化物はα相に近い結晶構造を持つので、例えば、Ta膜の下地にTaN膜を形成すればα相のTa膜が容易に得られる。また、図示しないが、耐熱性導電層111の下に2〜20nm程度の厚さでリン(P)をドープした珪素膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、耐熱性導電層111が微量に含有するアルカリ金属元素が第1の形状のゲート絶縁膜109aに拡散するのを防ぐことが出来る。いずれにしても、耐熱性導電層111は抵抗率を10〜50μΩcmの範囲ですることが好ましい。
次に、第2のフォトマスク(PM2)を用い、フォトリソグラフィーの技術を使用してレジストによるマスク112〜117を形成する。そして、第1のエッチング処理を行う。本実施例ではICPエッチング装置を用い、エッチング用ガスにCl2とCF4を用い、1Paの圧力で3.2W/cm2のRF(13.56MHz)電力を投入してプラズマを形成して行う。基板側(試料ステージ)にも224mW/cm2のRF(13.56MHz)電力を投入し、これにより実質的に負の自己バイアス電圧が印加される。この条件でW膜のエッチング速度は約100nm/minである。第1のエッチング処理はこのエッチング速度を基にW膜が丁度エッチングされる時間を推定し、それよりもエッチング時間を20%増加させた時間をエッチング時間とした。
第1のエッチング処理により第1のテーパー形状を有する導電層118〜123が形成される。テーパー部の角度は15〜30°が形成される。残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させるオーバーエッチングを施すものとする。W膜に対する酸化窒化珪素膜(第1の形状のゲート絶縁膜109a)の選択比は2〜4(代表的には3)であるので、オーバーエッチング処理により、酸化窒化珪素膜が露出した面は20〜50nm程度エッチングされ第1のテーパー形状を有する導電層の端部近傍にテーパー形状が形成された第2の形状のゲート絶縁膜109bが形成される。
そして、第1のドーピング処理を行い、一導電型の不純物元素を島状半導体層に添加する。ここでは、n型を付与する不純物元素添加の工程を行う。第1の形状の導電層を形成したマスク112〜117をそのまま残し、第1のテーパー形状を有する導電層118〜123をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加する。n型を付与する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜とを通して、その下に位置する半導体層に達するように添加するためにドーズ量を1×1013〜5×1014/cm2とし、加速電圧を80〜160kVとして行う。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。このようなイオンドープ法により第1の不純物領域124〜128には1×1020〜1×1021/cm3の濃度範囲でn型を付与する不純物元素が添加され、テーパー部の下方に形成される第2の不純物領域(A)には同領域内で必ずしも均一ではないが1×1017〜1×1020/cm3の濃度範囲でn型を付与する不純物元素が添加される。
この工程において、第2の不純物領域(A)129〜133において、少なくとも第1の形状の導電層118〜123と重なった部分に含まれるn型を付与する不純物元素の濃度変化は、テーパー部の膜厚変化を反映する。即ち、第2の不純物領域(A)129〜132へ添加されるリン(P)の濃度は、第1の形状の導電層に重なる領域において、該導電層の端部から内側に向かって徐々に濃度が低くなる。これはテーパー部の膜厚の差によって、半導体層に達するリン(P)の濃度が変化するためである。
次に、図8(B)に示すように第2のエッチング処理を行う。エッチング処理も同様にICPエッチング装置により行い、エッチングガスにCF4とCl2の混合ガスを用い、RF電力3.2W/cm2(13.56MHz)、バイアス電力452mW/cm2(13.56MHz)、圧力1.0Paでエッチングを行う。この条件で形成される第2の形状を有する導電層140〜145が形成される。その端部にはテーパー部が形成され、該端部から内側にむかって徐々に厚さが増加するテーパー形状となる。第1のエッチング処理と比較して基板側に印加するバイアス電力を低くした分等方性エッチングの割合が多くなり、テーパー部の角度は30〜60°となる。また、第2の形状のゲート絶縁膜109bの表面が40nm程度エッチングされ、新たに第3の形状のゲート絶縁膜109cが形成される。
そして、第1のドーピング処理よりもドーズ量を下げ高加速電圧の条件でn型を付与する不純物元素をドーピングする。例えば、加速電圧を70〜120kVとし、1×1013/cm2のドーズ量で行い、第2の形状を有する導電層140〜145と重なる領域の不純物濃度を1×1016〜1×1018/cm3となるようにする。このようにして、第2の不純物領域(B)146〜150を形成する。
そして、pチャネル型TFTを形成する島状半導体層104、106に一導電型とは逆の導電型の不純物領域156、157を形成する。この場合も第2の形状の導電層140、142をマスクとしてp型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、nチャネル型TFTを形成する島状半導体層105、107、108は、第3のフォトマスク(PM3)を用いてレジストのマスク151〜153を形成し全面を被覆しておく。ここで形成される不純物領域156、157はジボラン(B2H6)を用いたイオンドープ法で形成する。不純物領域156、157のp型を付与する不純物元素の濃度は、2×1020〜2×1021/cm3となるようにする。
この不純物領域156、157はn型を付与する不純物元素を含有する3つの領域に分けて見ることが出来る。第3の不純物領域156a、157aは1×1020〜1×1021/cm3の濃度でn型を付与する不純物元素を含み、第4の不純物領域(A)156b、157bは1×1017〜1×1020/cm3の濃度でn型を付与する不純物元素を含み、第4の不純物領域(B)156c、157cは1×1016〜5×1018/cm3の濃度でn型を付与する不純物元素を含んでいる。しかし、これらの不純物領域156b、156c、157b、157cのp型を付与する不純物元素の濃度を1×1019/cm3以上となるようにし、第3の不純物領域156a、157aにおいては、p型を付与する不純物元素の濃度を1.5から3倍となるようにすることにより、第3の不純物領域はpチャネル型TFTのソース領域およびドレイン領域として機能する。また、第4の不純物領域(B)156c、157cは一部が第2のテーパー形状を有する導電層140または142と一部が重なって形成される。
その後、図9(A)に示すように、ゲート電極およびゲート絶縁膜上から第1の層間絶縁膜158を形成する。第1の層間絶縁膜は酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第1の層間絶縁膜158は無機絶縁物材料から形成する。第1の層間絶縁膜158の膜厚は100〜200nmとする。ここで、酸化珪素膜を用いる場合には、プラズマCVD法でTEOSとO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することが出来る。また、酸化窒化珪素膜を用いる場合には、プラズマCVD法でSiH4、N2O、NH3から作製される酸化窒化珪素膜、またはSiH4、N2Oから作製される酸化窒化珪素膜で形成すれば良い。この場合の作製条件は反応圧力20〜200Pa、基板温度300〜400℃とし、高周波(60MHz)電力密度0.1〜1.0w/cm2で形成することが出来る。また、SiH4、N2O、H2から作製される酸化窒化水素化珪素膜を適用しても良い。窒化珪素膜も同様にプラズマCVD法でSiH4、NH3から作製することが可能である。
そして、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザアニール法、またはラピッドサーマルアニール法(RTA法)を適用することが出来る。熱アニール法では酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜600℃で行うものであり、本実施例では550℃で4時間の熱処理を行った。また、基板101に耐熱温度が低いプラスチック基板を用いる場合にはレーザアニール法を適用することが好ましい。
活性化の工程に続いて、雰囲気ガスを変化させ、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により島状半導体層にある1016〜1018/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。いずれにしても、島状半導体層104〜108中の欠陥密度を1016/cm3以下とすることが望ましく、そのために島状半導体層が含む全原子数の0.01〜0.1%程度の水素を付与すれば良い。
その後、有機樹脂からなる第2の層間絶縁膜159を1.0〜1.5μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することが出来る。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。
このように、第2の層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることが出来る。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減させることが出来る。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第1の層間絶縁膜158として形成した酸化珪素膜、酸化窒化珪素膜、窒化珪素膜などと組み合わせて用いると良い。
その後、第4のフォトマスク(PM4)を用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コンタクトホールはドライエッチング法で形成する。この場合、エッチングガスにCF4、O2、Heの混合ガスを用い有機樹脂材料から成る第2の層間絶縁膜159をまずエッチングし、その後、続いてエッチングガスをCF4、O2として第1の層間絶縁膜158をエッチングする。さらに、島状半導体層との選択比を高めるために、エッチングガスをCHF3に切り替えて第3の形状のゲート絶縁膜109cをエッチングすることによりコンタクトホールを形成することが出来る。
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、第5のフォトマスク(PM5)によりレジストマスクパターンを形成し、エッチングによってソース線160〜164とドレイン線165〜168を形成する。画素電極169はドレイン線と一緒に形成される。画素電極171は隣の画素に帰属する画素電極を表している。図示していないが、本実施例ではこの配線を、Ti膜を50〜150nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する不純物領域とコンタクトを形成し、そのTi膜上に重ねてアルミニウム(Al)を300〜400nmの厚さで形成(図9(B)において160a〜169aで示す)し、さらにその上に透明導電膜を80〜120nmの厚さで形成(図9(B)において160b〜169bで示す)した。透明導電膜には酸化インジウム酸化亜鉛合金(In2O3−ZnO)、酸化亜鉛(ZnO)も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム(Ga)を添加した酸化亜鉛(ZnO:Ga)などを好適に用いることが出来る。
こうして5枚のフォトマスクにより、同一の基板上に、駆動回路のTFTと画素部の画素TFTとを有した基板を完成させることが出来る。駆動回路には第1のpチャネル型TFT200、第1のnチャネル型TFT201、第2のpチャネル型TFT202、第2のnチャネル型TFT203、画素部には画素TFT204、保持容量205が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
駆動回路の第1のpチャネル型TFT200には、第2のテーパー形状を有する導電層がゲート電極220としての機能を有し、島状半導体層104にチャネル形成領域206、ソース領域またはドレイン領域として機能する第3の不純物領域207a、ゲート電極220と重ならないLDD領域を形成する第4の不純物領域(A)207b、一部がゲート電極220と重なるLDD領域を形成する第4の不純物領域(B)207cを有する構造となっている。
第1のnチャネル型TFT201には、第2のテーパー形状を有する導電層がゲート電極221としての機能を有し、島状半導体層105にチャネル形成領域208、ソース領域またはドレイン領域として機能する第1の不純物領域209a、ゲート電極221と重ならないLDD領域を形成する第2の不純物領域(A)209b、一部がゲート電極221と重なるLDD領域を形成する第2の不純物領域(B)209cを有する構造となっている。チャネル長2〜7μmに対して、第2の不純物領域(B)209cがゲート電極221と重なる部分の長さは0.1〜0.3μmとする。前記長さはゲート電極221の厚さとテーパー部の角度から制御する。nチャネル型TFTにおいてこのようなLDD領域を形成することにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、TFTの劣化を防止することが出来る。
駆動回路の第2のpチャネル型TFT202は同様に、第2のテーパー形状を有する導電層がゲート電極222としての機能を有し、島状半導体層106にチャネル形成領域210、ソース領域またはドレイン領域として機能する第3の不純物領域211a、ゲート電極222と重ならないLDD領域を形成する第4の不純物領域(A)211b、一部がゲート電極222と重なるLDD領域を形成する第4の不純物領域(B)211cを有する構造となっている。
駆動回路の第2のnチャネル型TFT203には、第2のテーパー形状を有する導電層がゲート電極223としての機能を有し、島状半導体層107にチャネル形成領域212、ソース領域またはドレイン領域として機能する第1の不純物領域213a、ゲート電極223と重ならないLDD領域を形成する第2の不純物領域(A)213b、一部がゲート電極223と重なるLDD領域を形成する第2の不純物領域(B)213cを有する構造となっている。第2のnチャネル型TFT201と同様に第2の不純物領域(B)213cがゲート電極223と重なる部分の長さは0.1〜0.3μmとする。
駆動回路はシフトレジスタ回路、バッファ回路などのロジック回路やアナログスイッチで形成されるサンプリング回路などで形成される。図9(B)ではこれらを形成するTFTを一対のソース・ドレイン間に一つのゲート電極を設けたシングルゲートの構造で示したが、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造としても差し支えない。
画素TFT204には、第2のテーパー形状を有する導電層がゲート電極224としての機能を有し、島状半導体層108にチャネル形成領域214a、214b、ソース領域またはドレイン領域として機能する第1の不純物領域215a、217、ゲート電極224と重ならないLDD領域を形成する第2の不純物領域(A)215b、一部がゲート電極224と重なるLDD領域を形成する第2の不純物領域(B)215cを有する構造となっている。第2の不純物領域(B)215cがゲート電極224と重なる部分の長さは0.1〜0.3μmとする。また、第1の不純物領域217から延在し、第2の不純物領域(A)219b、第2の不純物領域(B)219c、導電型を決定する不純物元素が添加されていない領域218を有する半導体層と、第3の形状を有するゲート絶縁膜と同層で形成される絶縁層と、第2のテーパー形状を有する導電層から形成される容量配線225から保持容量が形成されている。
図15は画素部のほぼ一画素分を示す上面図である。図中に示すA−A'断面が図9(B)に示す画素部の断面図に対応している。画素TFT204は、ゲート電極224は図示されていないゲート絶縁膜を介してその下の島状半導体層108と交差し、さらに複数の島状半導体層に跨って延在してゲート配線を兼ねている。図示はしていないが、島状半導体層には、図9(B)で説明したシース領域、ドレイン領域、LDD領域が形成されている。また、230はソース配線164とソース領域215aとのコンタクト部、231は画素電極169とドレイン領域217とのコンタクト部である。保持容量205は、画素TFT204のドレイン領域217から延在する半導体層とゲート絶縁膜を介して容量配線225が重なる領域で形成されている。この構成において半導体層218には、価電子制御を目的とした不純物元素は添加されていない。
以上の様な構成は、画素TFTおよび駆動回路が要求する仕様に応じて各回路を構成するTFTの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらに、耐熱性を有する導電性材料でゲート電極を形成することによりLDD領域やソース領域およびドレイン領域の活性化を容易としている。さらに、ゲート電極にゲート絶縁膜を介して重なるLDD領域を形成する際に、導電型を制御する目的で添加した不純物元素に濃度勾配を持たせてLDD領域を形成することで、特にドレイン領域近傍における電界緩和効果が高まることが期待出来る。
アクティブマトリクス型の液晶表示装置の場合、第1のpチャネル型TFT200と第1のnチャネル型TFT201は高速動作を重視するシフトレジスタ回路、バッファ回路、レベルシフタ回路などを形成するのに用いる。図9(B)ではこれらの回路をロジック回路部として表している。第1のnチャネル型TFT201の第2の不純物領域(B)209cはホットキャリア対策を重視した構造となっている。さらに、耐圧を高め、動作を安定化させるために、図13(A)で示すようにこのロジック回路部のTFTを第1のpチャネル型TFT280と第1のnチャネル型TFT281で形成しても良い。このTFTは、一対のソース・ドレイン間に2つのゲート電極を設けたダブルゲート構造であり、このようなTFTは本実施例の工程を用いて同様に作製出来る。第1のpチャネル型TFT280には、島状半導体層にチャネル形成領域236a、236b、ソースまたはドレイン領域として機能する第3の不純物領域238a、239a、240a、LDD領域となる第4の不純物領域(A)238b、239b、240b及びゲート電極237と一部が重なりLDD領域となる第4の不純物領域(B)238c、239c、240cを有した構造となっている。第1のnチャネル型TFT281には、島状半導体層にチャネル形成領域241a、241b、ソースまたはドレイン領域として機能する第1の不純物領域243a、244a、245aとLDD領域となる第2の不純物領域(A)243b、244b、245b及びゲート電極242と一部が重なりLDD領域となる第2の不純物領域(B)243c、244c、245cを有している。チャネル長は3〜7μmとして、ゲート電極と重なるLDD領域のチャネル長方向の長さは0.1〜0.3μmとする。
また、アナログスイッチで構成するサンプリング回路には、同様な構成とした第2のpチャネル型TFT202と第2のnチャネル型TFT203を適用することが出来る。サンプリング回路はホットキャリア対策と低オフ電流動作が重視されるので、図13(B)で示すようにこの回路のTFTを第2のpチャネル型TFT282と第2のnチャネル型TFT283で形成しても良い。この第2のpチャネル型TFT282は、一対のソース・ドレイン間に3つのゲート電極を設けたトリプルゲート構造であり、このようなTFTは本実施例の工程を用いて同様に作製出来る。第2のpチャネル型TFT282には、島状半導体層にチャネル形成領域246a、234b、246cソースまたはドレイン領域として機能する第3の不純物領域249a、250a、251a、252a、LDD領域となる第4の不純物領域(A)249b、250b、251b、252b及びゲート電極247と一部が重なりLDD領域となる第4の不純物領域(B)249c、250c、251c、252cを有した構造となっている。第2のnチャネル型TFT283には、島状半導体層にチャネル形成領域253a、253b、ソースまたはドレイン領域として機能する第1の不純物領域245a、244a、243aとLDD領域となる第2の不純物領域(A)245b、244b、243b及びゲート電極254と一部が重なりLD領域となる第2の不純物領域(B)245c、244c、243cを有している。チャネル長は3〜7μmとして、ゲート電極と重なるLDD領域のチャネル長方向の長さは0.1〜0.3μmとする。
TFTのゲート電極の構成をシングルゲート構造とするか、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造とするかは、回路の特性に応じて実施者が適宜選択すれば良い。そして、本実施例で完成したアクティブマトリクス基板を用いることで反射型の液晶表示装置を作製することが出来る。
[実施例7]
実施例6ではゲート電極の材料にWやTaなどの耐熱性導電材料を用いる例を示した。このような材料を用いる理由は、ゲート電極形成後に導電型の制御を目的として半導体層に添加した不純物元素を400〜700℃の熱アニールによって活性化させる必要があり、その工程を実施する上でゲート電極に耐熱性を持たせる必要があるからである。しかしながら、このような耐熱性導電材料は面積抵抗で10Ω程度あり、画面サイズが4インチクラスかそれ以上の表示装置には必ずしも適していない。ゲート電極に接続するゲート線を同じ材料で形成すると、基板上における引回し長さが必然的に大きくなり、配線抵抗の影響による配線遅延の問題を無視することができなくなる。
例えば、画素密度がVGAの場合、480本のゲート配線と640本のソース線が形成され、XGAの場合には768本のゲート配線と1024本のソース配線が形成される。表示領域の画面サイズは、13インチクラスの場合対角線の長さは340mmとなり、18インチクラスの場合には460mmとなる。本実施例ではこのような液晶表示装置を実現する手段として、ゲート配線をAlや銅(Cu)などの低抵抗導電性材料で形成する方法について図10を用いて説明する。
まず、実施例6と同様にして図7(A)〜図8(C)に示す工程を行う。そして導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザアニール法、またはラピッドサーマルアニール法(RTA法)を適用することが出来る。熱アニール法では酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜700℃、代表的には500〜600℃で行うものであり、本実施例では500℃で4時間の熱処理を行う。
この熱処理において、第2のテーパー形状を有する導電層140〜145は表面から5〜80nmの厚さで導電層(C)172a〜172fが形成される。例えば、第2のテーパー形状を有する導電層がWの場合には、窒化タングステンが形成され、Taの場合には窒化タンタルが形成される。さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い(図10(A))。
活性化および水素化処理の後、ゲート線173、174を低抵抗導電材料で形成する。低抵抗導電材料はAlやCuを主成分とするものであり、このような材料から形成される低抵抗導電層からゲート線を形成する。例えば、Tiを0.1〜2重量%含むAl膜を低抵抗導電層として全面に形成する(図示せず)。低抵抗導電層は200〜400nm(好ましくは250〜350nm)の厚さで形成する。そして、所定のレジストパターンを形成し、エッチング処理して、ゲート線173、174を形成する。このとき同じ材料で画素部に設ける保持容量と接続する容量線175も形成する。低抵抗導電層がAlを主成分とする材料である場合には、エッチング処理はリン酸系のエッチング溶液によるウエットエッチングで下地との選択加工性を保ってゲート線を形成することが出来る。第1の層間絶縁膜176は実施例6と同様にして形成する(図10(B))。
その後、実施例6と同様にして有機絶縁物材料から成る第2の層間絶縁膜159、ソース線160〜164、ドレイン線165〜168、画素電極169、171を形成してアクティブマトリクス基板を完成させることが出来る。(図10(C))図11(A)、(B)はこの状態の上面図を示し、図11(A)のB−B'断面および図11(B)のC−C'断面は図10(C)のB−B'およびC−C'に対応している。図11(A)、(B)ではゲート絶縁膜、第1の層間絶縁膜、第2の層間絶縁膜を省略して示しているが、島状半導体層104、105、108の図示されていないソースおよびドレイン領域にソース線160、161、164とドレイン線165、166、及び画素電極169がコンタクトホールを介して接続している。また、図11(A)のD−D'断面および図11(B)のE−E'断面を図12(A)と(B)にそれぞれ示す。ゲート線173はゲート電極220と、またゲート線174はゲート電極225と島状半導体層104、108の外側で重なるように形成され、ゲート電極と低抵抗導電層とがコンタクトホールを介さずに接触して電気的に導通している。このようにゲート線を低抵抗導電材料で形成することにより、配線抵抗を十分低減出来る。従って、画素部(画面サイズ)が4インチクラス以上の表示装置に適用することが出来る。
[実施例8]
実施例6で作製したアクティブマトリクス基板はそのまま反射型の表示装置に適用することが出来る。一方、透過型の液晶表示装置とする場合には画素部の各画素に設ける画素電極を透明電極で形成すれば良い。本実施例では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法について図14を用いて説明する。
アクティブマトリクス基板は実施例6と同様に作製する。図14(A)では、ソース配線とドレイン配線は導電性の金属膜をスパッタ法や真空蒸着法で形成する。ドレイン線256を例としてこの構成を図14(B)で詳細に説明すると、Ti膜256aを50〜150nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成する。そのTi膜256a上に重ねてAl膜256bを300〜400nmの厚さで形成し、さらにTi膜256cまたは窒化チタン(TiN)膜を100〜200nmの厚さで形成して3層構造とする。その後、透明導電膜を全面に形成し、フォトマスクを用いたパターニング処理およびエッチング処理により画素電極257を形成する。画素電極257は、有機樹脂材料から成る第2の層間絶縁膜上に形成され、コンタクトホールを介さずに画素TFT204のドレイン線256と重なる部分を設け電気的な接続を形成している。
図14(C)では最初に第2の層間絶縁膜上に透明導電膜を形成し、パターニング処理およびエッチング処理をして画素電極258を形成した後、ドレイン線259を画素電極258とコンタクトホールを介さずに接続部を形成した例である。ドレイン線259は、図14(D)で示すようにTi膜259aを50〜150nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのTi膜259a上に重ねてAl膜259bを300〜400nmの厚さで形成して設ける。この構成にすると、画素電極258はドレイン配線259を形成するTi膜259aのみと接触することになる。その結果、透明導電膜材料とAlとが直接接し反応するのを確実に防止出来る。
透明導電膜の材料は、酸化インジウム(In2O3)や酸化インジウム酸化スズ合金(In2O3−SnO2;ITO)などをスパッタ法や真空蒸着法などを用いて形成して用いることが出来る。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にITOのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金(In2O3−ZnO)を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ITOに対して熱安定性にも優れているので、図21(A)、(B)の構成においてドレイン配線256の端面で、Al膜256bが画素電極257と接触して腐蝕反応をすることを防止出来る。同様に、酸化亜鉛(ZnO)も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム(Ga)を添加した酸化亜鉛(ZnO:Ga)などを用いることが出来る。
実施例6では反射型の液晶表示装置を作製出来るアクティブマトリクス基板を5枚のフォトマスクにより作製したが、さらに1枚のフォトマスクの追加(合計6枚)で、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成させることが出来る。本実施例では、実施例6と向様な工程として説明したが、このような構成は実施例7で示すアクティブマトリクス基板に適用することが出来る。
[実施例9]
本実施例では実施例6で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。まず、図16(A)に示すように、図9(B)の状態のアクティブマトリクス基板に柱状スペーサから成るスペーサを形成する。スペーサは数μmの粒子を散布して設ける方法でも良いが、ここでは基板全面に樹脂膜を形成した後これをパターニングして形成する方法を採用した。このようなスペーサの材料に限定はないが、例えば、JSR社製のNN700を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで150〜200℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることが出来るが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示パネルとしての機械的な強度を確保することが出来る。形状は円錐状、角錐状など特別の限定はないが、例えば円錐状としたときに具体的には、高さを1.2〜5μmとし、平均半径を5〜7μm、平均半径と底部の半径との比を1対1.5とする。このとき側面のテーパー角は±15°以下とする。
スペーサの配置は任意に決定すれば良いが、好ましくは、図16(A)で示すように、画素部においては画素電極169のコンタクト部231と重ねてその部分を覆うように柱状スペーサ406を形成すると良い。コンタクト部231は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部231にスペーサ用の樹脂を充填する形で柱状スペーサ406を形成することでディスクリネーションなどを防止することが出来る。また、駆動回路のTFT上にもスペーサ405a〜405eを形成しておく。このスペーサは駆動回路部の全面に渡って形成しても良いし、図16で示すようにソース線およびドレイン線を覆うようにして設けても良い。
その後、配向膜407を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用いる。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。画素部に設けた柱状スペーサ406の端部からラビング方向に対してラビングされない領域が2μm以下となるようにした。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のTFT上に形成したスペーサ405a〜405eにより静電気からTFTを保護する効果を得ることが出来る。また図では説明しないが、配向膜407を先に形成してから、スペーサ406、405a〜405eを形成した構成としても良い。
対向側の対向基板401には、遮光膜402、透明導電膜403および配向膜404を形成する。遮光膜402はTi膜、Cr膜、Al膜などを150〜300nmの厚さで形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材408で貼り合わせる。ジール材408にはフィラー(図示せず)が混入されていて、このフィラーとスペーサ406、405a〜405eによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料409を注入する。液晶材料には公知の液晶材料を用いれば良い。例えば、TN液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す、無しきい値反強誘電性混合液晶を用いることも出来る。この無しきい値反強誘電性混合液晶には、V字型の電気光学応答特性を示すものもある。このようにして図16(B)に示すアクティブマトリクス型液晶表示装置が完成する。
図17はこのようなアクティブマトリクス基板の上面図を示し、画素部および駆動回路部とスペーサおよびシール材の位置関係を示す上面図である。実施例6で述べたガラス基板101上に画素部604の周辺に駆動回路として走査信号駆動回路605と画像信号駆動回路606が設けられている。さらに、その他CPUやメモリなどの信号処理回路607も付加されていても良い。そして、これらの駆動回路は接続配線603によって外部入出力端子602と接続されている。画素部604では走査信号駆動回路605から延在するゲート配線群608と画像信号駆動回路606から延在するソース配線群609がマトリクス状に交差して画素を形成し、各画素にはそれぞれ画素TFT204と保持容量205が設けられている。
図16において画素部において設けた柱状スペーサ406は、すべての画素に対して設けても良いが、図17で示すようにマトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は20〜100%とすることが可能である。また、駆動回路部に設けるスペーサ405a〜405eはその全面を覆うように設けても良いし各TFTのソースおよびドレイン配線の位置にあわせて設けても良い。図17では駆動回路部に設けるスペーサの配置を610〜612で示す。そして、図17に示すシール材619は、基板101上の画素部604および走査信号駆動回路605、画像信号駆動回路606、その他の信号処理回路607の外側であって、外部入出力端子602よりも内側に形成する。
このようなアクティブマトリクス型液晶表示装置の構成を図18の斜視図を用いて説明する。図18においてアクティブマトリクス基板は、ガラス基板101上に形成された、画素部604と、走査信号駆動回路605と、画像信号駆動回路606とその他の信号処理回路607とで構成される。画素部604には画素TFT204と保持容量205が設けられ、画素部の周辺に設けられる駆動回路はCMOS回路を基本として構成されている。走査信号駆動回路605と画像信号駆動回路606からは、それぞれゲート線(ゲート電極と連続して形成されている場合は図9(B)の224に相当する)とソース線164が画素部604に延在し、画素TFT204に接続している。また、フレキシブルプリント配線板(Flexible Printed Circuit:FPC)613が外部入力端子602に接続していて画像信号などを入力するのに用いる。FPC613は補強樹脂614によって強固に接着されている。そして接続配稼603でそれぞれの駆動回路に接続している。また、対向基板401には図示していない、遮光膜や透明電極が設けられている。
このような構成の液晶表示装置は、実施例6〜8で示したアクティブマトリクス基板を用いて形成することが出来る。実施例6で示すアクティブマトリクス基板を用いれば反射型の液晶表示装置が得られ、実施例8で示すアクティブマトリクス基板を用いると透過型の液晶表示装置を得ることが出来る。
[実施例10]
図19は実施例6〜8で示したアクティブマトリクス基板の回路構成の一例であり、直視型の表示装置の回路構成を示す図である。このアクティブマトリクス基板は、画像信号駆動回路606、走査信号駆動回路(A)(B)605、画素部604を有している。尚、本明細書中において記した駆動回路とは、画像信号駆動回路606、走査信号駆動回路605を含めた総称である。
画像信号駆動回路606は、シフトレジスタ回路501a、レベルシフタ回路502a、バッファ回路503a、サンプリング回路504を備えている。また、走査信号駆動回路(A)(B)605は、シフトレジスタ回路501b、レベルシフタ回路502b、バッファ回路503bを備えている。
シフトレジスタ回路501a、501bは駆動電圧が5〜16V(代表的には10V)であり、この回路を形成するCMOS回路のTFTは、図9(B)の第1のpチャネル型TFT200と第1のnチャネル型TFT201で形成する。或いは、図13(A)で示す第1のpチャネル型TFT280と第1のnチャネル型TFT281で形成しても良い。また、レベルシフタ回路502a、502bやバッファ回路503a、503bは駆動電圧が14〜16Vと高くなるので図13(A)で示すようなマルチゲートのTFT構造とすることが望ましい。マルチゲート構造でTFTを形成すると耐圧が高まり、回路の信頼性を向上させる上で有効である。
サンプリング回路504はアナログスイッチから成り、駆動電圧が14〜16Vであるが、極性が交互に反転して駆動される上、オフ電流値を低減させる必要があるため、図9(B)で示す第2のpチャネル型TFT202と第2のnチャネル型TFT203で形成することが望ましい。或いは、オフ電流値を効果的に低減させるために図13(B)で示す第2のpチャネル型TFT282と第2のnチャネル型TFT283で形成しても良い。
また、画素部は駆動電圧が14〜16Vであり、低消費電力化の観点からサンプリング回路よりもさらにオフ電流値を低減することが要求され、図9(B)で示す画素TFT204のようにマルチゲート構造を基本とする。
尚、本実施例の構成は、実施例6〜8に示した工程に従ってTFTを作製することによって容易に実現することが出来る。本実施例では、画素部と駆動回路の構成のみを示しているが、実施例6〜8の工程に従えば、その他にも信号分割回路、分周波回路、D/Aコンバータ、γ補正回路、オペアンプ回路、さらにメモリ回路や演算処理回路などの信号処理回路、あるいは論理回路を同一基板上に形成することが可能である。このように、本発明は同一基板上に画素部とその駆動回路とを含む半導体装置、例えば信号制御回路および画素部を具備した液晶表示装置を実現することが出来る。
[実施例11]
本実施例では、上述の実施例で作製の例を示したアクティブマトリクス基板を用いてエレクトロルミネッセンス(EL:Electro Luminescence)材料を用いた自発光型の表示パネル(以下、EL表示装置と記す)を作製する例について説明する。本明細書において、EL表示装置とは、基板上に形成された発光素子を該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにICを実装した表示用モジュールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセンス(Electro Luminescence)が得られる有機化合物を含む層(発光層)と陽極層と、陰極層とを有する。また、有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)があり、これらのうちどちらか、あるいは両方の発光を含む。
図20(A)は本発明を用いたEL表示パネルの上面図である。図20(A)において、10は基板、11は画素部、12はソース側駆動回路、13はゲート側駆動回路であり、それぞれの駆動回路は配線14〜16を経てFPC17に至り、外部機器へと接続される。
図20(B)は図20(A)のF−F'断面を表す図であり、このとき少なくとも画素郡上、好ましくは駆動回路及び画素郡上に対向板80を設ける。対向板80はシール材19でTFTとEL層が形成されているアクティブマトリクス基板と貼り合わされている。シール材19にはフィラー(図示せず)が混入されていて、このフィラーによりほぼ均一な間隔を持って2枚の基板が貼り合わせられている。さらに、シール材19の外側とFPC17の上面及び周辺は封止材81で密封する構造とする。封止材81は珪素樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
このように、シール材19によりアクティブマトリクス基板10と対向基板80とが貼り合わされると、その間には空間が形成される。その空間には充填剤83が充填される。この充填剤83は対向板80を接着する効果も合わせ持つ。充填剤83はPVC(ポリビニルクロライド)、エポキシ樹脂、珪素樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)などを用いることが出来る。また、EL層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤83の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持出来るので望ましい。また、EL層上に窒化珪素膜や酸化窒化珪素膜などで形成するパッシベーション膜82を形成し、充填剤83に含まれるアルカリ元素などによる腐蝕を防ぐ構造としていある。
対向板80にはガラス板、アルミニウム板、ステンレス板、FRP(Fiberglass-Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム(デュポン社の商品名)、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることが出来る。また、数十μmのアルミニウム箔をPVFフィルムやマイラーフィルムで挟んだ構造のシートを用い、耐湿性を高めることも出来る。このようにして、EL素子は密閉された状態となり外気から遮断されている。
また、図20(B)において基板10、下地膜21の上に駆動回路用TFT(但し、ここではnチャネル型TFTとpチャネル型TFTを組み合わせたCMOS回路を図示している。)22及び画素部用TFT23(但し、ここではEL素子への電流を制御するTFTだけ図示している。)が形成されている。これらのTFTの内特にnチャネル型TFTにははホットキャリア効果によるオン電流の低下や、Vthシフトやバイアスストレスによる特性低下を防ぐため、本実施例で示す構成のLDD領域が設けられている。
例えば、駆動回路用TFT22とし、図9(b)に示すpチャネル型TFT200、202とnチャネル型TFT201、203を用いれば良い。また、画素部用TFT23には図9(B)に示す画素TFT204またはそれと同様な構造を有するpチャネル型TFTを用いれば良い。
図9(B)または図10(B)の状態のアクティブマトリクス基板からEL表示装置を作製するには、ソース線、ドレイン線上に樹脂材料でなる層間絶縁膜(平坦化膜)26を形成し、その上に画素部用TFT23のドレインと電気的に接続する透明導電膜でなる画素電極27を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物(ITOと呼ばれる)または酸化インジウムと酸化亜鉛との化合物を用いることが出来る。そして、画素電極27を形成したら、絶縁膜28を形成し、画素電極27上に開口部を形成する。
次に、EL層29を形成する。EL層29は公知のEL材料(正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層)を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、EL材料には低分子系材料と高分子系(ポリマー系)材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
EL層はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層(赤色発光層、緑色発光層及び青色発光層)を形成することで、カラー表示が可能となる。その他にも、色変換層(CCM)とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のEL表示装置とすることも出来る。
EL層29を形成したら、その上に陰極30を形成する。陰極30とEL層29の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でEL層29と陰極30を連続して形成するか、EL層29を不活性雰囲気で形成し、大気解放しないで真空中で陰極30を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。
なお、本実施例では陰極30として、LiF(フッ化リチウム)膜とAl(アルミニウム)膜の積層構造を用いる。具体的にはEL層29上に蒸着法で1nm厚のLiF(フッ化リチウム)膜を形成し、その上に300nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるMgAg電極を用いても良い。そして陰極30は31で示される領域において配線16に接続される。配線16は陰極30に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料32を介してFPC17に接続される。FPC17上にはさらに樹脂層80が形成され、この部分の接着強度を高めている。
31に示された領域において陰極30と配線16とを電気的に接続するために、層間絶縁膜26及び絶縁膜28にコンタクトホールを形成する必要がある。これらは層間絶縁膜26のエッチング時(画素電極用コンタクトホールの形成時)や絶縁膜28のエッチング時(EL層形成前の開口部の形成時)に形成しておけば良い。また、絶縁膜28をエッチングする際に、層間絶縁膜26まで一括でエッチングしても良い。この場合、層間絶縁膜26と絶縁膜28が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることが出来る。
また、配線16はシーリル19と基板10との間を隙間(但し封止材81で塞がれている。)を通ってFPC17に電気的に接続される。なお、ここでは配線16について説明したが、他の配線14、15も同様にして封止材81の下を通ってFPC17に電気的に接続される。
ここで画素部のさらに詳細な断面構造を図21に、上面構造を図22(A)に、回路図を図22(B)に示す。図21(A)において、基板2401上に設けられたスイッチング用TFT2402は実施例6の図9(B)の画素TFT204と同じ構造で形成される。ダブルゲート構造とすることで実質的に二つのTFTが直列された構造となり、オフ電流値を低減することが出来るという利点がある。なお、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
また、電流制御用TFT2403は図9(B)で示すnチャネル型TFT201を用いて形成する。このとき、スイッチング用TFT2402のドレイン線35は配線36によって電流制御用TFTのゲート電極37に電気的に接続されている。また、38で示される配線は、スイッチング用TFT2402のゲート電極39a、39bを電気的に接続するゲート線である。
このとき、電流制御用TFT2403が本発明の構造であることは非常に重要な意味を持つ。電流制御用TFTはEL素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用TFTにゲート電極と一部が重なるLDD領域を設けることでTFTの劣化を防ぎ、動作の安定性を高めることが出来る。
また、本実施例では電流制御用TFT2403をシングルゲート構造で図示しているが、複数のTFTを直列につなげたマルチゲート構造としても良い。さらに、複数のTFTを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
また、図22(A)に示すように、電流制御用TFT2403のゲート電極37となる配線は2404で示される領域で、電流制御用TFT2403のドレイン線40と絶縁膜を介して重なる。このとき、2404で示される領域ではコンデンサが形成される。このコンデンサ2404は電流制御用TFT2403のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線40は電流供給線(電源線)2501に接続され、常に一定の電圧が加えられている。
スイッチング用TFT2402及び電流制御用TFT2403の上には第1パッシベーション膜41が設けられ、その上に樹脂絶縁膜でなる平坦化膜42が形成される。平坦化膜42を用いてTFTによる段差を平坦化することは非常に重要である。後に形成されるEL層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、EL層を出来るだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
また、43は反射性の高い導電膜でなる画素電極(EL素子の陰極)であり、電流制御用TFT2403のドレインに電気的に接続される。画素電極43としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜(好ましくは樹脂)で形成されたバンク44a、44bにより形成された溝(画素に相当する)の中に発光層44が形成される。なお、ここでは一画素しか図示していないが、R(赤)、G(緑)、B(青)の各色に対応した発光層を作り分けても良い。発光層とする有機EL材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン(PPV)系、ポリビニルカルバゾール(PVK)系、ポリフルオレン系などが挙げられる。なお、PPV系有機EL材料としては様々な型のものがあるが、例えば「H.Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平10−92576号公報に記載されたような材料を用いれば良い。
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は30〜150nm(好ましくは40〜100nm)とすれば良い。但し、以上の例は発光層として用いることの出来る有機EL材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機EL材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機EL材料や無機材料は公知の材料を用いることが出来る。
本実施例では発光層45の上にPEDOT(ポリチオフェン)またはPAni(ポリアニリン)でなる正孔注入層46を設けた積層構造のEL層としている。そして、正孔注入層46の上には透明導電膜でなる陽極47が設けられる。本実施例の場合、発光層45で生成された光は上面側に向かって(TFTの上方に向かって)放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることが出来るが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜出来るものが好ましい。
陽極47まで形成された時点でEL素子2405が完成する。なお、ここでいうEL素子2405は、画素電極(陰極)43、発光層45、正孔注入層46及び陽極47で形成されたダイオードを指す。図22(A)に示すように画素電極43は画素の面積にほぼ一致するため、画素全体がEL素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
ところで、本実施例では、陽極47の上にさらに第2パッシベーション膜48を設けている。第2パッシベーション膜48としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とEL素子とを遮断することであり、有機EL材料の酸化による劣化を防ぐ意味と、有機EL材料からの脱ガスを抑える意味との両方を併せ持つ。これによりEL表示装置の信頼性が高められる。
以上のように本願発明のEL表示パネルは図22のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用TFTと、ホットキャリア注入に強い電流制御用TFTとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なEL表示パネルが得られる。
図21(B)はEL層の構造を反転させた例を示す。電流制御用TFT2601は図9(B)のpチャネル型TFT200を用いて形成される。作製プロセスは実施例7を参照すれば良い。本実施例では、画素電極(陽極)50として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
そして、絶縁膜でなるバンク51a、51bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層52が形成される。その上にはカリウムアセチルアセトネート(acacKと表記される)でなる電子注入層53、アルミニウム合金でなる陰極54が形成される。この場合、陰極54がパッシベーション膜としても機能する。こうしてEL素子2602が形成される。本実施例の場合、発光層53で発生した光は、矢印で示されるようにTFTが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用TFT2601はpチャネル型TFTで形成することが好ましい。
尚、本実施例の構成は、実施例6〜8のTFTの構成を自由に組み合わせて実施することが可能である。また、実施例13の電子機器の表示部として本実施例のEL表示パネルを用いることは有効である。
[実施例12]
本実施例では、図22(B)に示した回路図とは異なる構造の画素とした場合の例について図23に示す。なお、本実施例において、2701はスイッチング用TFT2702のソース配線、2703はスイッチング用TFT2702のゲート配線、2704は電流制御用TFT、2705はコンデンサ、2706、2708は電流供給線、2707はEL素子とする。
図23(A)は、二つの画素間で電流供給線2706を共通とした場合の例である。即ち、二つの画素が電流供給線2706を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことが出来るため、画素部をさらに高精細化することが出来る。
また、図23(B)は、電流供給線2708をゲート配線2703と平行に設けた場合の例である。なお、図23(B)では電流供給線2708とゲート配線2703とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることも出来る。この場合、電源供給線2708とゲート配線2703とで専有面積を共有させることが出来るため、画素部をさらに高精細化することが出来る。
また、図23(C)は、図23(B)の構造と同様に電流供給線2708をゲート配線2703と平行に設け、さらに、二つの画素を電流供給線2708を中心に線対称となるように形成する点に特徴がある。また、電流供給線2708をゲート配線2703のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことが出来るため、画素部をさらに高精細化することが出来る。図23(A)、図23(B)では電流制御用TFT2403のゲートにかかる電圧を保持するためにコンデンサ2404を設ける構造としているが、コンデンサ2404を省略することも可能である。
電流制御用TFT2403として図21(A)に示すような本願発明のnチャネル型TFTを用いているため、ゲート絶縁膜を介してゲート電極(と重なるように設けられたLDD領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ2404の代わりとして積極的に用いる点に特徴がある。この寄生容量のキャパシタンスは上記ゲート電極とLDD領域とが重なり合った面積で変化するため、その重なり合った領域に含まれるLDD領域の長さによって決まる。また、図23(A)、(B)、(C)の構造においても同様にコンデンサ2705を省略することは可能である。
尚、本実施例の構成は、実施例6〜8のTFTの構成を自由に組み合わせて実施することが可能である。また、実施例13の電子機器の表示部として本実施例のEL表示パネルを用いることは有効である。
[実施例13]
本願発明を実施して形成されたCMOS回路や画素部は様々な電気光学装置(アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ECディスプレイ)に用いることが出来る。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施出来る。
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図24、図25及び図26に示す。
図24(A)はパーソナルコンピュータであり、本体3001、画像入力部3002、表示部3003、キーボード3004等を含む。本発明を画像入力部3002、表示部3003やその他の信号制御回路に適用することが出来る。
図24(B)はビデオカメラであり、本体3101、表示部3102、音声入力部3103、操作スイッチ3104、バッテリー3105、受像部3106等を含む。本発明を表示部3102やその他の信号制御回路に適用することが出来る。
図24(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体3201、カメラ部3202、受像部3203、操作スイッチ3204、表示部3205等を含む。本発明は表示部3205やその他の信号制御回路に適用出来る。
図24(D)はゴーグル型ディスプレイであり、本体3301、表示部3302、アーム部3303等を含む。本発明は表示部3302やその他の信号制御回路に適用することが出来る。
図24(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体3401、表示部3402、スピーカ部3403、記録媒体3404、操作スイッチ3405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことが出来る。本発明は表示部3402やその他の信号制御回路に適用することが出来る。
図24(F)はデジタルカメラであり、本体3501、表示部3502、接眼部3503、操作スイッチ3504、受像部(図示しない)等を含む。本願発明を表示部3502やその他の信号制御回路に適用することが出来る。
図25(A)はフロント型プロジェクターであり、投射装置3601、スクリーン3602等を含む。本発明は投射装置3601の一部を構成する液晶表示装置3808やその他の信号制御回路に適用することが出来る。
図25(B)はリア型プロジェクターであり、本体3701、投射装置3702、ミラー3703、スクリーン3704等を含む。本発明は投射装置3702の一部を構成する液晶表示装置3808やその他の信号制御回路に適用することが出来る。
なお、図25(C)は、図25(A)及び図25(B)中における投射装置3601、3702の構造の一例を示した図である。投射装置3601、3702は、光源光学系3801、ミラー3802、3804〜3806、ダイクロイックミラー3803、プリズム3807、液晶表示装置3808、位相差板3809、投射光学系3810で構成される。投射光学系3810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図25(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
また、図25(D)は、図25(C)中における光源光学系3801の構造の一例を示した図である。本実施例では、光源光学系3801は、リフレクター3811、光源3812、レンズアレイ3813、3814、偏光変換素子3815、集光レンズ3816で構成される。なお、図25(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
ただし、図25に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置での適用例は図示していない。
図26(A)は携帯電話であり、本体3901、音声出力部3902、音声入力部3903、表示部3904、操作スイッチ3905、アンテナ3906等を含む。本願発明を音声出力部3902、音声入力部3903、表示部3904やその他の信号制御回路に適用することが出来る。
図26(B)は携帯書籍(電子書籍)であり、本体4001、表示部4002、4003、記憶媒体4004、操作スイッチ4005、アンテナ4006等を含む。本発明は表示部4002、4003やその他の信号回路に適用することが出来る。
図26(C)はディスプレイであり、本体4101、支持台4102、表示部4103等を含む。本発明は表示部4103に適用することが出来る。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)のディスプレイには有利である。
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1〜8のどのような組み合わせからなる構成を用いても実現することが出来る