JP4801238B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4801238B2 JP4801238B2 JP2000081378A JP2000081378A JP4801238B2 JP 4801238 B2 JP4801238 B2 JP 4801238B2 JP 2000081378 A JP2000081378 A JP 2000081378A JP 2000081378 A JP2000081378 A JP 2000081378A JP 4801238 B2 JP4801238 B2 JP 4801238B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- tft
- insulating film
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴと記す）で構成された回路を有する半導体装置およびその作製方法に関する。特に本発明は、画素部（または画素マトリクス回路）とその周辺に設けられる駆動回路を同一基板上に設けた液晶表示装置に代表される電気光学装置、および電気光学装置を搭載した電子機器に好適に利用できる。尚、本願明細書において半導体装置とは、半導体特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子機器をその範疇に含んでいる。
【０００２】
【従来の技術】
絶縁表面を有する基板上に、ＴＦＴで形成した回路を有する半導体装置の開発が進んでいる。アクティブマトリクス型液晶表示装置はその代表例としてよく知られている。特に結晶質シリコン膜で活性層を形成したＴＦＴ（以下、結晶質シリコンＴＦＴと記す）は電界効果移動度が高いことから、いろいろな機能回路を形成することが可能であり、それを同一基板上に一体形成した上記電気光学装置が開発されている。
【０００３】
例えば、アクティブマトリクス型液晶表示装置には、画像表示を行う画素部や、画像表示を行うための駆動回路などが設けられている。駆動回路はＣＭＯＳ回路を基本として形成されるシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などから構成され、このような回路が同一基板上に混載される。
【０００４】
個別に見るとこれらの回路の動作条件は必ずしも同一ではなく、そのことからＴＦＴに要求される特性も少なからず異なっている。例えば、画素部においては、ｎチャネル型ＴＦＴから成る画素ＴＦＴと保持容量を設けた構成であり、画素ＴＦＴをスイッチ素子として液晶に電圧を印加して駆動させるものである。液晶は交流で駆動させるので、フレーム反転駆動と呼ばれる方式が多く採用されている。この方式では消費電力を低く抑えるために、画素ＴＦＴに要求される特性は、オフ電流値（ＴＦＴがオフ動作時に流れるドレイン電流）を十分低くすることであった。一方、駆動回路のバッファ回路は高い駆動電圧が印加されるため、高電圧が印加されても壊れないように耐圧を高めておく必要があった。また電流駆動能力を高めるために、オン電流値（ＴＦＴがオン動作時に流れるドレイン電流）を十分確保する必要があった。
【０００５】
しかし、結晶質シリコンＴＦＴのオフ電流値は高くなりやすいといった問題点があった。また、ＩＣなどで使われるＭＯＳトランジスタと同様に、結晶質シリコンＴＦＴにはオン電流値の低下といった劣化現象が観測される。その主たる原因はホットキャリア注入であり、ドレイン近傍の高電界によぅて発生したホットキャリアが劣化現象を引き起こすものと考えられている。
【０００６】
オフ電流値を低減するためのＴＦＴの構造として、低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造が知られている。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。
【０００７】
また、ホットキャリアによる劣化を防ぐための手段として、ＬＤＤ領域をゲート絶縁膜を介してゲート電極と重なるように配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造が知られている。このような構造とすることで、ドレイン近傍の高電界が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効である。例えば、「Mutuko Hatano,Hajime Akimoto and Takeshi Sakai,IEDM97 TECHNICAL DIGEST,p523-526,1997」では、シリコンで形成したサイドウオールにより形成したＧＯＬＤ構造を開示しているが、他の構造のＴＦＴと比べ、きわめて優れた信頼性が得られることが確認されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、画素部の画素ＴＦＴと、シフトレジスタ回路やバッファ回路などの駆動回路のＴＦＴとでは、その要求される特性は必ずしも同じではない。例えば、画素ＴＦＴにおいてはゲートに大きな逆バイアス（ｎチャネル型ＴＦＴでは負の電圧）が印加されるが、駆動回路のＴＦＴは基本的に逆バイアス状態で動作することはない。また、動作速度に関しても、画素ＴＦＴは駆動回路のＴＦＴの１／１００以下で良い。
【０００９】
また、ＧＯＬＤ構造はオン電流値の劣化を防ぐ効果は高いが、その反面、通常のＬＤＤ構造と比べてオフ電流値が大きくなってしまう問題があった。従って、画素ＴＦＴに適用するには好ましい構造ではなかった。逆に通常のＬＤＤ構造はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果は低かった。このように、アクティブマトリクス型液晶表示装置のような動作条件の異なる複数の集積回路を有する半導体装置において、全てのＴＦＴを同じ構造で形成することは必ずしも好ましくなかった。このような問題点は、特に結晶質シリコンＴＦＴにおいて、その特性が高まり、またアクティブマトリクス型液晶表示装置に要求される性能が高まるほど顕在化してきた。
【００１０】
本発明はこのような問題点を解決するための技術であり、半導体装置の各回路に配置されるＴＦＴの構造を、回路の機能に応じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させることを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するための本発明の構成は、同一の基板上に画素部と該画素部の駆動回路とを有する半導体装置において、前記画素部と前記駆動回路とには、活性層と、該活性層に設けられたＬＤＤ領域と、該活性層と前記基板との間に設けられたゲート絶縁膜と、該ゲート絶縁膜と前記基板との間に設けられたゲート電極とを有するｎチャネル型ＴＦＴを少なくとも備え、前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域は、該画素部のｎチャネル型ＴＦＴのゲート電極と重ならないように配置され、前記駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域は、該駆動回路のｎチャネル型ＴＦＴのゲート電極と重なるように配置され、前記駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域には、前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域よりも高い濃度でｎ型を付与する不純物元素が含まれることを特徴としている。
【００１２】
また、前記駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域には、前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域に比べて２倍以上、１０倍以下の濃度でｎ型を付与する不純物元素が含まれることを特徴としている。
【００１３】
少なくとも、前記画素部のｎチャネル型ＴＦＴ上に有機樹脂膜が形成され、該有機樹脂膜上に形成された遮光膜と、該遮光膜に密接して形成された誘電体膜と、一部が前記遮光膜と重なるように設けられ前記画素部のｎチャネル型ＴＦＴに接続する画素電極とから、容量を設けることを特徴とする。
【００１４】
また、半導体装置の作製方法に関し、本発明の構成は、同一の基板上に画素部と該画素部の駆動回路とを有する半導体装置の作製方法において、前記画素部と前記駆動回路とに、活性層と、該活性層のＬＤＤ領域と、該活性層と前記基板との間に設けたゲート絶縁膜と、該ゲート絶縁膜と前記基板との間に設けたゲート電極とを備えたｎチャネル型ＴＦＴを形成する工程を有し、前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域は、該画素部のｎチャネル型ＴＦＴのゲート電極と重ならないように配置され、前記駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域は、該駆動回路のｎチャネル型ＴＦＴのゲート電極と重なるように配置され、前記駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域には、前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域よりも高い濃度でｎ型を付与する不純物元素を添加することを特徴としている。
【００１５】
前記駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域に、前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域に比べて２倍以上、１０倍以下の濃度でｎ型を付与する不純物元素を添加することを特徴としている。
【００１６】
少なくとも、前記画素部のｎチャネル型ＴＦＴ上に有機樹脂膜を形成する工程と、該有機樹脂膜上に遮光膜を形成する工程と、該遮光膜に密接して誘電体膜を形成する工程と、一部が前記遮光膜と重なるように設けられ前記画素部のｎチャネル型ＴＦＴに接続する画素電極を形成する工程とから容量を形成することを特徴としている。
【００１７】
図５は本発明の構成を説明するための図であり、活性層と、その活性層に設けられたＬＤＤ領域と、その活性層の基板側に設けられたゲート絶縁膜と、ゲート絶縁膜と基板との間に設けられたゲート電極とを有するボトムゲート型または逆スタガ型のＴＦＴにおいて、ゲート電極とＬＤＤ領域の位置関係を説明している。
【００１８】
図５（Ａ）において、チャネル形成領域５０３、ＬＤＤ領域５０４、ドレイン領域５０５を有する活性層と、活性層の下にゲート絶縁膜５０２とゲート電極５０１が設けられた構成を示している。ＬＤＤ領域５０４はゲート絶縁膜５０２を介してゲート電極５０１と重なるように設けられている。このようなＬＤＤ領域を本明細書中ではＬovと記す。Ｌovはドレイン近傍で発生する高電界を緩和する作用があり、ホットキャリアによる劣化を防ぐことができ、駆動回路のｎチャネル型ＴＦＴに用いるのに適している。
【００１９】
図５（Ｂ）は、ゲート絶縁膜５０７上の活性層に、チャネル形成領域５０８、ＬＤＤ領域５０９、ドレイン領域５１０が設けられている。ＬＤＤ領域５０９は、ゲート電極５０６と重ならないように設けられている。このようなＬＤＤ領域を本明細書中ではＬoffと記す。Ｌoffはオフ電流値を低減させるのに効果的であり、画素部のｎチャネル型ＴＦＴに用いるのに適している。
【００２０】
以上の様に、本発明は画素部とその駆動回路とを有する半導体装置において、画素部にはＬoffを有するｎチャネル型ＴＦＴを設け、駆動回路にはＬovを有するｎチャネル型ＴＦＴを設けた構成とし、かつ、そのようなＴＦＴをボトムゲート型または逆スタガ型で形成することに特徴がある。
【００２１】
【発明の実施の形態】
本発明の実施の形態について、以下に示す実施例により詳細な説明を行う。
【００２２】
［実施例１］
本発明の実施例を図１と図２を用いて説明する。ここでは、画素部とその周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。
【００２３】
（ゲート電極、ゲート絶縁膜、半導体層の形成：図１（Ａ））
図１（Ａ）において、基板１０１には低アルカリガラス基板や石英基板を用いる。この基板１０１のＴＦＴが形成される表面には、酸化シリコン膜、窒化シリコン膜または窒化酸化シリコン膜などの下地膜を形成しておいても良い（図示せず）。ゲート電極１０２〜１０４は、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）から選ばれた元素またはいずれかを主成分とする材料を用い、スパッタ法や真空蒸着法などの公知の成膜法を用いて被膜を形成した後、端面がテーパ形状となるようにエッチング処理してパターン形成した。例えば、スパッタ法でＴａ膜を２００ｎｍの厚さに形成し、所定の形状にレジストマスクを形成した後、ＣＦ4とＯ2の混合ガスでプラズマエッチング処理をすれば所望の形状に加工することができた。また、ゲート電極は窒化タンタル（ＴａＮ）とＴａまたは窒化タングステン（ＷＮ）とＷの２層構造としても良い（図示せず）。図示はしてないがゲート電極に接続するゲート配線も同時に形成する。
【００２４】
ゲート絶縁膜１０５は酸化シリコン、窒化シリコンを成分とする材料で、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さで形成する。例えばプラズマＣＶＤ法で、ＳｉＨ4、ＮＨ3、Ｎ2を原料とした窒化シリコン膜１０５ａを５０ｎｍ、ＳｉＨ4とＮ2Ｏを原料とした窒化酸化シリコン膜１０５ｂを７５ｎｍの厚さに積層形成してゲート絶縁膜としても良い。勿論、窒化シリコン膜や酸化シリコン膜からなる一層としても何ら差し支えない。また、清浄な表面を得るために、ゲート絶縁膜の成膜の前にプラズマ水素処理を施すと良かった。
【００２５】
次に、ゲート絶縁膜１０５に密接して、２０〜１５０ｎｍの厚さで非晶質シリコン膜をプラズマＣＶＤ法やスパッタ法などの公知の成膜法で形成した。非晶質シリコン膜の作製条件に限定されるものはないが、膜中に含まれる酸素、窒素の不純物元素を５×１０18ｃｍ-3以下に低減させておくことが望ましい。また、ゲート絶縁膜と非晶質シリコン膜とは同じ成膜法で形成することが可能なので、両者を連続形成しても良い。ゲート絶縁膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。そして公知の結晶化技術を使用して結晶質シリコン膜１０６を形成する。例えば、レーザー結晶化法や、熱結晶化法（固相成長法）、または触媒元素を用いる結晶化法を使用することができる。
【００２６】
結晶質シリコン膜１０６には、ｎチャネル型ＴＦＴが形成される領域に、しきい値電圧を制御する目的で１×１０16〜５×１０17ｃｍ-3程度のボロン（Ｂ）を添加しておいても良い。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。
【００２７】
（スペーサ膜形成、ｎ--領域の形成：図１（Ｂ））
次に、画素部のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素の添加を行った。まず、結晶質シリコン膜１０６の全面に酸化シリコン膜や窒化シリコン膜を１００〜２００ｎｍ、例えば１２０ｎｍの厚さに形成した。この表面にフォトレジスト膜を全面に形成した後、裏面からの露光法によりゲート電極１０２〜１０４をマスクとしてフォトレジスト膜を感光させ、ゲート電極上にレジストマスクを形成した（図示せず）。このとき、露光時間や照射光強度を最適化することにより、ゲート電極とほぼ同じ幅にレジストマスクを形成することができた。そして、このレジストマスクを使用して不要な部分をエッチング除去し、酸化シリコン膜や窒化シリコン膜から成る第１のスペーサ膜１０７〜１０９を形成した。さらに、この上に５０ｎｍの厚さで第２のスペーサ膜１１０を形成した。
【００２８】
そして、第２のスペーサ膜１１０を介してその下側にある結晶質シリコン膜にｎ型を付与する不純物元素をイオンドープ法で添加した。こうして形成された不純物領域１１１〜１１５のリン（Ｐ）濃度は１×１０17〜２．５×１０18ｃｍ-3の範囲とすることが望ましく、ここでは、２×１０17ｃｍ-3とした。本明細書中では、不純物領域１１１〜１１５に含まれるｎ型を付与する不純物元素の濃度を（ｎ--）と表す。
【００２９】
（ｎ-領域とｎ+領域の形成：図１（Ｃ））
次にｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成と、駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成する工程を行った。ここでは、通常の露光法でレジストによるマスク１１６〜１１８を形成した。マスク１１６は、少なくともｐチャネル型ＴＦＴのチャネル形成領域となる部分を覆うように形成した。画素部のｎチャネル型ＴＦＴに設けるマスク１１８は、チャネル形成領域とＬＤＤ領域となる部分を覆うように形成した。また、マスク１１７は、駆動回路のｎチャネル型ＴＦＴのチャネル形成領域となる部分を覆うように形成した。そして、第２のスペーサ膜１１０を介してｎ型を付与する不純物元素が添加される不純物領域１１９〜１２３と、第２のスペーサ膜１１０と第１のスペーサ膜１０８とを介してｎ型を付与する不純物元素が添加される不純物領域１２４、１２５とをイオンドープ法（イオン注入法でも良い）で形成した。不純物領域１１９〜１２３には１×１０20〜１×１０21ｃｍ-3とすれば良く、ここでは５×１０20ｃｍ-3の濃度で不純物元素を含ませた。この濃度を本明細書中では（ｎ+）と表す。不純物領域１２４、１２５には２×１０17〜５×１０18ｃｍ-3の濃度で不純物元素を含ませれば良く、本実施例では、６×１０17ｃｍ-3とした。この濃度を本明細書中では（ｎ-）と表す。
【００３０】
（ｐ+領域の形成：図２（Ａ））
次に、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行った。ここでは、ｐチャネル型ＴＦＴのチャネル形成領域を確定するために、第２のスペーサ膜１１０上に新たなレジストマスク１２６を形成し、第１のスペーサ膜と第２のスペーサ膜に対してエッチング処理を施して新たなスペーサ膜１２９、１３０を形成すると共に結晶質シリコン膜の表面を露出させた。このとき、ｎチャネル型ＴＦＴが形成される領域はレジストマスク１２７、１２８で被覆した。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法（イオン注入法を用いても良い）で不純物領域１３１、１３２を形成した。この領域のボロン（Ｂ）濃度は１．５×１０20〜３×１０21ｃｍ-3とすれば良く、ここでは１×１０21ｃｍ-3とした。本明細書中では、ここで形成された不純物領域１３１、１３２に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。尚、図１（Ｂ）〜図１（Ｃ）で示したように、この不純物領域１３１、１３２の一部には、リン（Ｐ）が混在した領域が形成されるが、この工程で添加するボロン（Ｂ）濃度をその１．５〜３倍とすることでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。
【００３１】
（第１の層間絶縁膜の形成、熱活性化の工程、水素化の工程：図２（Ｂ））
結晶質シリコン膜にそれぞれの不純物元素を選択的に添加したら、第１および第２のスペーサ膜を除去して、結晶質シリコン膜をエッチング処理により島状に分割し、後に第１の層間絶縁膜の一部となる保護絶縁膜１５０を形成した。保護絶縁膜１５０は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００ｎｍとすれば良い。
【００３２】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）などで行うことができる。ここではファーネスアニール法で活性化工程を行った。加熱処理は、窒素雰囲気中において３００〜６５０℃、好ましくは５００〜５５０℃、ここでは５２５℃で４時間の熱処理を行った。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、活性層を水素化する工程を行った。この工程は熱的に励起された水素により活性層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００３３】
活性層となる結晶質シリコン膜１０６を、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製した場合、結晶質シリコン膜１０６中には微量の触媒元素が残留した。勿論、そのような状態でもＴＦＴを完成させ動作させることに問題はないが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリン（Ｐ）の濃度は図１（Ｃ）で形成した不純物領域（ｎ+）と同程度であり、ここで実施される活性化工程の熱処理により、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から、リン（Ｐ）が添加されている周辺の不純物領域へ触媒元素をゲッタリングをすることができた。
【００３４】
（層間絶縁膜の形成、ソース・ドレイン配線の形成、パッシベーション膜の形成、画素電極の形成：図２（Ｃ））
活性化工程を終えたら、保護絶縁膜１５０の上に５００〜１５００ｎｍの厚さの層間絶縁膜１５１を形成した。前記保護絶縁膜１５０と層間絶縁膜１５１とでなる積層膜を第１の層間絶縁膜とした。その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成して、ソース配線１５２、１５３、１５４と、ドレイン配線１５５、１５６を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
【００３５】
保護絶縁膜１５０と層間絶縁膜１５１とは、窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜などで形成すれば良いが、いずれにしても膜の内部応力を圧縮応力としておくと良かった。
【００３６】
次に、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を用い、パッシベーション膜１５７を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成した。その後、この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜１５７に開口部を形成しておいても良い。
【００３７】
その後、有機樹脂膜からなる第２の層間絶縁膜１５８を約１μｍの厚さに形成した。適用できる有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。次に、画素部となる領域において、第２の層間絶縁膜１５８上に遮光膜１５９を形成した。遮光膜１５９はＡｌ、Ｔｉ、Ｔａから選ばれた一種または複数種の元素を主成分とする膜で、１００〜３００ｎｍの厚さで成膜をし、所定の形状にパターン形成した。さらに、この上に第２の層間絶縁膜と同様に有機樹脂膜を用いて第３の層間絶縁膜１６０を形成した。第３の層間絶縁膜１６０の厚さは０．５〜１μｍとした。そして、第３の層間絶縁膜１６０、第２の層間絶縁膜１５８、パッシベーション膜１５７にソース配線１６８に達するコンタクトホールを形成し、画素電極１６１を設けた。画素電極１６１は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。
【００３８】
以上の工程で、同一の基板上に画素部とその駆動回路とを有したアクティブマトリクス基板が形成される。駆動回路には、ｎチャネル型ＴＦＴ１６３とｐチャネル型ＴＦＴ１６２が形成され、ＣＭＯＳ回路を基本としたロジック回路を形成することも可能である。画素部にはｎチャネル型ＴＦＴ１６４が形成され、さらに遮光膜１５９と第３の層間絶縁膜１６０と画素電極１６１とから保持容量１６５が形成されている。
【００３９】
駆動回路のｐチャネル型ＴＦＴ１６２は、チャネル形成領域１３３、ソース領域１３４、ドレイン領域１３５を有している。ｎチャネル型ＴＦＴ１６３は、チャネル形成領域１３６と、ソース領域１３９およびドレイン領域１４０と、ゲート電極と重なるＬＤＤ領域（Ｌov領域）１３７、１３８とを有している。画素部のｎチャネル型ＴＦＴ１６４には、チャネル形成領域１４１、１４２と、ソース領域１４７およびドレイン領域１４８、１４９と、ゲート電極と重ならないＬＤＤ領域（Ｌoff）１４３〜１４６とを有している。駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域は、ドレイン近傍の高電界を緩和してホットキャリア注入によるオン電流値の劣化を防ぐことを主な目的として設けるものであり、そのために適したｎ型を付与する不純物元素の濃度は５×１０17〜５×１０18ｃｍ-3とすれば良かった。一方、画素部のｎチャネル型ＴＦＴのＬＤＤ領域は、オフ電流値を低減することを主たる目的とするために設けられる。
【００４０】
駆動回路のｎチャネル型ＴＦＴのＬov領域のチャネル長方向の長さは、チャネル長３〜８μｍに対して０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとすれば良い。また、画素部のＬoff領域のチャネル長方向の長さは、０．５〜３．５μｍ、代表的には１．５〜２．５μｍとすれば良い。図２（Ｃ）では画素部のｎチャネル型ＴＦＴ１６４をダブルゲート構造として完成したが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００４１】
以上の様に本発明は、画素部および駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能とすることができた。具体的には、各回路仕様に応じてｎチャネル型ＴＦＴのＬＤＤ領域の設計をそれぞれ異ならせ、Ｌov領域またはＬoff領域を適宣設けることによって、同一の基板上にホットキャリア対策を重視したＴＦＴ構造と、低オフ電流値を重視したＴＦＴ構造とを実現した。
【００４２】
［実施例２］
本実施例を図３と図４を用い、実施例１とは異なる方法で画素部とその周辺に設けられる駆動回路のＴＦＴを同時に作製する場合について説明する。
【００４３】
まず、実施例１と同様にして図１（Ｂ）に示す工程まで行い、基板１０１にゲート電極１０２〜１０４、ゲート配線（図示せず）、ゲート絶縁膜１０５、結晶質シリコン膜１０６を形成し、さらに、第１のスペーサ膜１０７〜１０９と第２のスペーサ膜１１０を設け、ｎ--の濃度でｎ型を付与する元素が添加された不純物領域１１１〜１１５を形成した。
【００４４】
そして、図３（Ａ）に示すようにに駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域となる結晶質シリコン膜の領域に、ｐ型を付与する不純物元素を添加する工程を行った。まず、ｎチャネル型ＴＦＴが形成される領域はレジストマスク３０１、３０２で被覆した。そして、第１のスペーサ膜１０７をマスクとして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で不純物領域（ｐ+）３０３、３０４を形成した。この領域のボロン（Ｂ）濃度は１×１０21ｃｍ-3となるようにした。
【００４５】
次に、実施例１と同様に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成と、駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成する工程を行った。レジストによるマスク３０５〜３０７を形成し、イオンドープ法で第２のスペーサ膜１１０を通してｎ型を付与する不純物元素が添加される形成される不純物領域３０８〜３１１と、第２のスペーサ膜１１０と第１のスペーサ膜１０８とを介してｎ型を付与する不純物元素が添加される不純物領域３１２、３１３が形成した。不純物領域３０８〜３１１はｎ+の濃度とすべく、ここでは５×１０20ｃｍ-3の濃度で不純物元素を含ませた。不純物領域３１２、３１３はｎ-の濃度とすべくここでは６×１０17ｃｍ-3の濃度となるようにした。
【００４６】
以降の工程は実施例１と同様にして行われ、図４（Ａ）に示すように保護絶縁膜３３２を形成し、ファーネスアニール法で活性化工程を行った。さらに水素化処理を施した後、図４（Ｂ）に示すように層間絶縁膜３３３を形成し、前記保護絶縁膜３３２と２層構造で成る第１の層間絶縁膜を形成した。そして、ソース配線３３４〜３３６とドレイン配線３３７、３３８を形成し、パッシベーション膜３３９、第２の層間絶縁膜３４０を積層形成した。そして、第２の層間絶縁膜３４０上に遮光膜３４１を形成し、第３の層間絶縁膜３４２、ドレイン電極３３８に接続する画素電極３４３を設けた。
【００４７】
以上の工程により、駆動回路のｐチャネル型ＴＦＴ３４４には、チャネル形成領域３１２、ソース領域３１３、ドレイン領域３１４を有している。ｎチャネル型ＴＦＴ３４５には、チャネル形成領域３１５、Ｌov領域３１６、３１７とソース領域３１８、ドレイン領域３１９を有している。画素部のｎチャネル型ＴＦＴ３４６には、チャネル形成領域３２０、３２１と、Ｌoff領域３２２〜３２５とを有している。さらに遮光膜３４１と第３の層間絶縁膜３４２と画素電極３４３とから、ｎチャネル型ＴＦＴ３４６に接続する保持容量３４７が形成されている。
【００４８】
［実施例３］
本実施例では実施例１と実施例２で示したＴＦＴの活性層となる結晶質半導体膜を形成する工程について図１１を用いて説明する。まず、基板（本実施例ではガラス基板）１１０１上に１００〜４００ｎｍの厚さのゲート電極１１０２、１１０３を形成する。ゲート電極はＡｌ、Ｔｉ、Ｔａ、Ｍｏ、Ｗから選ばれた一種または複数種の元素を含む材料から形成し、端面がテーパー形状となるようにパターン形成する。また、図示していないが、前記材料の積層構造としても良い。例えば、基板側から窒化タンタル（ＴａＮ）とＴａの２層構造としても良い。さらに、ゲート電極の表面に陽極酸化法などで酸化物を被覆形成しておいても良い。ゲート絶縁膜１１０４は、窒化シリコン膜、酸化シリコン膜または窒酸化シリコン膜で形成し、その厚さは２０〜２００ｎｍ、好ましくは７５〜１２５ｎｍで形成する。そして、ゲート絶縁膜１１０４上に５０ｎｍ厚の非晶質半導体膜（本実施例では非晶質シリコン膜）１１０５を大気解放しないで連続的に形成する。
【００４９】
次に、重量換算で１０ｐｐｍの触媒元素（本実施例ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素含有層１１０６を非晶質半導体膜１１０５の全面に形成する。ここで使用可能な触媒元素は、ニッケル（Ｎｉ）以外にも、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、といった元素がある。また、本実施例ではスピンコート法でニッケルを添加する方法を用いたが、蒸着法やスパッタ法などにより触媒元素でなる薄膜（本実施例の場合はニッケル膜）を非晶質半導体膜上に形成する手段をとっても良い。（図１１（Ａ））
【００５０】
次に、結晶化の前に４００〜５００℃で１時間程度の熱処理工程を行い、水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０〜５７０℃）で４〜１２時間（好ましくは４〜６時間）の熱処理を行う。本実施例では、５５０℃で４時間の熱処理を行い、結晶質半導体膜（本実施例では結晶質シリコン膜）１１０７を形成する。(図１１（Ｂ）)
【００５１】
以上のようにして形成された活性層１１０７は、結晶化を助長する触媒元素（ここではニッケル）を用いることによって、結晶性の優れた結晶質半導体膜を形成することができる。また、さらにその結晶性を高めるために、レーザー結晶化法を併用しても良い。例えば、ＸｅＦエキシマレーザー光（波長３０８ｎｍ）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％として、図１１（Ｂ）で作製された結晶質半導体膜１１０７に照射した。その結果、さらに結晶性の優れた結晶質半導体膜１１０８を形成することができた。
【００５２】
このようにして基板１１０１上に作製された結晶質半導体膜を用い、実施例１〜実施例２に示した手順でＴＦＴを作製すると良好な特性を得ることができる。ＴＦＴの特性は、代表的には電界効果移動度で表すことができるが、本実施例のようにして作製する結晶質半導体膜から形成するＴＦＴの特性は、ｎチャネル型ＴＦＴで１５０〜２２０ｃｍ2／Ｖ・ｓｅｃ、ｐチャネル型ＴＦＴで９０〜１２０ｃｍ2／Ｖ・ｓｅｃが得られ、しかも連続動作させても初期値からの特性劣化は殆ど観測されず、信頼性の観点からも優れた特性が得られた。
【００５３】
［実施例４］
本実施例では、アクティブマトリクス基板の画素部のｎチャネル型ＴＦＴに接続される保持容量の他の構成について図９と図１０を用いて説明する。ここで、図９および図１０の断面構造は実施例１で説明した作製工程に従って、有機樹脂膜から成る第２の層間絶縁膜１５８を形成するところまでは同一であるので、そこまでの構造は図１と図２で既に説明されている。従って、本実施例では実施例１と異なる点のみに注目して説明を行うこととする。
【００５４】
図９（Ａ）において、まず実施例１の工程に従って第２の層間絶縁膜１５８を形成したら、Ａｌ、Ｔａ、Ｔｉから選ばれた元素を含む材料で遮光膜２０１を形成する。そして、遮光膜２０１の表面に陽極酸化法により３０〜１５０ｎｍ（好ましくは５０〜７５ｎｍ）の厚さの誘電体膜２０２（酸化膜）を形成する。
【００５５】
陽極酸化法で誘電体膜２０２を形成する場合には、まず十分にアルカリイオン濃度の小さい酒石酸エチレングリコール溶液を作製した。これは１５％の酒石酸アンモニウム水溶液とエチレングリコールとを２：８で混合した溶液であり、これにアンモニア水を加え、ｐＨが７±０．５となるように調節した。そして、この溶液中に陰極となる白金電極を設け、遮光膜２０１が形成されている基板を溶液に浸し、遮光膜２０１を陽極として、一定（数ｍＡ〜数十ｍＡ）の直流電流を流した。溶液中の陰極と陽極との間の電圧は酸化物の成長に従い時間と共に変化するが、電流が一定となるように電圧を調整し、１５０Ｖとなったところでその電圧を保持することなく、或いはその保持時間を数秒〜数十秒として陽極酸化処理を終了させた。こうすることにより、遮光膜２０１が第２の層間絶縁膜に接する面にまで誘電体膜を回り込ませることなく形成することができる。
【００５６】
ここでは遮光膜表面のみに誘電体膜を設ける構成としたが、誘電体膜をプラズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は３０〜１５０ｎｍ（好ましくは５０〜７５ｎｍ）とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Diamond like carbon）膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。
【００５７】
その後、実施例１と同様に画素電極２０３を形成する。こうして、遮光膜２０１と画素電極２０３が誘電体膜２０２を介して重なった領域で保持容量２０４が形成される。
【００５８】
図９（Ｂ）の構造は、図９（Ａ）と同様に遮光膜２０１、誘電体膜２０２を形成した後、有機樹脂でなるスペーサー２０５を形成する。有機樹脂膜としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）から選ばれた膜を用いることができる。その後、スペーサー２０５、第２の層間絶縁膜１５８、パッシベーション膜１５７をエッチングしてコンタクトホールを形成し、実施例１と同一の材料で画素電極２０６を形成する。こうして、遮光膜２０１と画素電極２０６が酸化物２０２を介して重なった領域において保持容量２０７が形成される。このようにスペーサー２０５を設けることにより、遮光膜２０１と画素電極２０６との間で発生するショート（短絡）を防止することができる。
【００５９】
図９（Ｃ）の構造は、図９（Ａ）と同様に遮光膜２０１を形成し、遮光膜２０１の端部を覆うようにして有機樹脂でなるスペーサー２０８を形成する。有機樹脂としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）から選ばれた膜を用いることができる。次に、陽極酸化法により遮光膜２０１の露出した表面に誘電体膜２０９を形成する。なお、スペーサー２０８と接した部分には誘電体膜は形成されない。そして、スペーサー２０８、第２の層間絶縁膜１５８、パッシベーション膜１５７をエッチングしてコンタクトホールを形成し、実施例１と同一の材料で画素電極２１０を形成する。こうして、遮光膜２０１と画素電極２１０が酸化物２０９を介して重なった領域において保持容量２１１が形成される。このようにスペーサー２０８を設けることにより、遮光膜２０１と画素電極２１０との間で発生するショート（短絡）を防止することができる。
【００６０】
図１０（Ａ）では、まず実施例１の工程に従って第２の層間絶縁膜１５８を形成したら、その上に窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜などの材料で絶縁膜２１２を形成する。絶縁膜２１２は公知の成膜法で形成するが、そのなかでもスパッタ法を用いると良かった。以降は図９（Ａ）と同様にして遮光膜、誘電体膜、画素電極を形成して保持容量２１３を設ける。絶縁膜２１２を設けることにより、遮光膜の下地との密着性が向上し、陽極酸化法で誘電体膜を形成するときに、遮光膜の下地との界面への誘電体膜の回り込み形成を防止できる。
【００６１】
図１０（Ｂ）では、同様に絶縁膜と遮光膜を形成した後、絶縁膜の遮光膜と密接しない領域をエッチング除去して、遮光膜の下に重なるように絶縁膜２１４を形成した。そして、画素電極２１５を設けた。このような構成にすることにより、遮光膜の下地との密着性が向上し、陽極酸化法で誘電体膜を形成するときに、遮光膜の下地との界面への誘電体膜の回り込み形成を防止でき、また、遮光膜が形成される画素領域の光の透過率を向上させることができる。
【００６２】
図１０で示した構成は、図９（Ｂ）と（Ｃ）で示したスペーサを設ける構成と組み合わせることも可能である。また、図９と図１０で示した本実施例の構成は、実施例１または実施例２の構成と組み合わせることが可能である。
【００６３】
［実施例５］
実施例１および実施例２に記載した画素部とその周辺に設けられる駆動回路のＴＦＴを備えたアクティブマトリクス基板の作製方法において、活性層とする半導体膜、ゲート絶縁膜や層間絶縁膜および下地膜などの絶縁膜、ゲート電極、ソース配線、ドレイン配線および画素電極などの導電膜はいずれもスパッタ法を用いて作製することができる。スパッタ法を用いることの利点は、導電膜などの成膜においてＤＣ（直流）放電方式が採用できるので大面積基板に均一な膜を形成するのに適している。また、非晶質シリコン膜や窒化シリコン膜などのシリコン系の材料を成膜するのに取り扱いに多大な注意を要するシラン（ＳｉＨ4）を使用しなくて済み、作業の安全性が確保される。このような点は、特に生産の現場において非常にメリットとして生かすことができる。以下に、スパッタ法を用いた作製工程を実施例１に従い説明する。
【００６４】
図１（Ａ）のゲート電極１０２〜１０４はＴａ、Ｔｉ、Ｗ、Ｍｏなどのターゲット材を用い、公知のスパッタ法で容易に形成できる。Ｗ−ＭｏやＴａ−Ｍｏなどの化合物材料とする場合には、同様に化合物のターゲットを用いれば良い。また、ＴａＮやＷＮを形成する場合には、スパッタ雰囲気中にアルゴン（Ａｒ）の他に窒素（Ｎ2）やアンモニア（ＮＨ3）を適宣添加すると作製することができる。また、スパッタ用のガスにＡｒに加えヘリウム（Ｈｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）を加え、作製する被膜の内部応力を制御する方法もある。
【００６５】
ゲート絶縁膜１０５に用いる窒化シリコン膜１０５ａは、シリコン（Ｓｉ）ターゲットを用い、Ａｒ、Ｎ2、水素（Ｈ2）、ＮＨ3を適宣混合すれば形成できる。または、窒化シリコンのターゲット材を用いても同様に形成することができる。窒化酸化シリコン膜１０５ｂは、Ｓｉターゲットを用い、Ａｒ、Ｎ2、Ｈ2、Ｎ2Ｏを適宣混合してスパッタすることにより作製する。
【００６６】
非晶質シリコン膜も同様に、Ｓｉターゲットを用い、Ａｒ、Ｈ2をスパッタガスに用い作製する。また、非晶質シリコン膜中に微量にボロン（Ｂ）を添加したい場合には、あらかじめターゲット中に数十ｐｐｍ〜数千ｐｐｍのボロン（Ｂ）を添加しておいても良いし、スパッタガス中にジボラン（Ｂ2Ｈ6）を添加することもできる。
【００６７】
第１のスペーサ膜１０７〜１０９と第２のスペーサ膜１１０に用いる酸化シリコン膜は、酸化シリコン（または石英）をターゲット材にして、ＡｒまたはＡｒと酸素（Ｏ2）の混合ガスでスパッタすることにより作製できる。保護絶縁膜１５０、層間絶縁膜１５１、パッシベーション膜１５７に用いる窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜は前述のように作製すれば良い。
【００６８】
ソース配線１５２〜１５４、及びドレイン配線１５５、１５６において、Ａｌを用いる場合にはＴｉ、Ｓｉ、スカンジウム（Ｓｃ）、バナジウム（Ｖ）、Ｃｕなどを０．０１〜５重量％程度含有させるとヒロックの防止に効果的である。遮光膜１５９に用いるＡｌ、Ｔａ、Ｔｉから選ばれた元素を含む材料や、画素電極１６１に用いるＩＴＯ、ＺｎＯ、ＳｎＯ2などはいずれも公知のスパッタ法で成膜すれば良い。
【００６９】
このように、有機樹脂からなる第２の層間絶縁膜１５８と第３の層間絶縁膜１６０以外はいずれもスパッタ法を用いて膜形成が可能である。尚、詳細な実験条件は実施者が適宣決定すれば良い。
【００７０】
［実施例６］
本実例では、アクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図６に示すように、実施例１で作製した図１（Ｃ）の状態のアクティブマトリクス基板に対し、配向膜６０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板６０２には、透明導電膜６０３および配向膜６０４を形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素部と、ＣＭＯＳ回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料６０５を注入し、封止剤（図示せず）によって完全に封止した。液晶材料には公知の液晶材料を用いれば良い。このようにして図６に示すアクティブマトリクス型液晶表示装置が完成した。
【００７１】
次にこのアクティブマトリクス型液晶表示装置の構成を、図７の斜視図および図８の上面図を用いて説明する。尚、図７と図８は、図１〜図２と図６の断面構造図と対応付けるため、共通の符号を用いている。また、図８で示すＡ―Ａ’に沿った断面構造は、図２（Ｃ）に示す画素部の断面図に対応している。
【００７２】
アクティブマトリクス基板は、ガラス基板１０１上に形成された、画素部７０１と、走査（ゲート）線駆動回路７０２と、信号(ソース)線駆動回路７０３で構成される。画素部にはｎチャネル型ＴＦＴ１６４が設けられ、周辺に設けられるドライバー回路はＣＭＯＳ回路を基本として構成されている。走査（ゲート）線駆動回路７０２と、信号（ソース）線駆動回路７０３はそれぞれゲート配線１０４（ゲート電極に接続し、延在して形成される意味で同じ符号を用いて表す）とソース配線１５６で画素部７０１に接続されている。また、ＦＰＣ７３１が外部入出力端子７３４に接続される。
【００７３】
図８は画素部７０１の一部分（一画素）を示す上面図である。ゲート配線１０４は、図示されていないゲート絶縁膜を介してその下の活性層と交差している。図示はしていないが、活性層には、ソース領域、ドレイン領域、ｎ--領域でなるＬov領域とＬoff領域が形成されている。また、１６６はソース配線１５４とソース領域１４７とのコンタクト部、１６７はドレイン配線１５６とドレイン領域１４９とのコンタクト部、１６８はドレイン配線１５６と画素電極１６１のコンタクト部である。保持容量１６５は、ｎチャネル型ＴＦＴ１６４上で遮光膜１５９と画素電極１６１が重なる領域で形成される。
【００７４】
なお、本実施例のアクティブマトリクス型液晶表示装置は、実施例１で説明した構造と照らし合わせて説明したが、実施例１〜５のいずれの構成とも自由に組み合わせてアクティブマトリクス型液晶表示装置を作製することができる。
【００７５】
［実施例７］
本発明を実施して作製された画素部や駆動回路を同一の基板上に一体形成したアクティブマトリクス基板は、さまざまな電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型ＥＬ表示装置、アクティブマトリクス型ＥＣ表示装置）に用いることができる。即ち、これらの電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を実施できる。
【００７６】
そのような電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯電話または電子書籍など）が上げられる。それらの一例を図１２に示す。
【００７７】
図１２（Ａ）は携帯電話であり、本体９００１、音声出力部９００２、音声入力部９００３、表示装置９００４、操作スイッチ９００５、アンテナ９００６から構成されている。本願発明は音声出力部９００２、音声入力部９００３、及びアクティブマトリクス基板を備えた表示装置９００４に適用することができる。
【００７８】
図１２（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本願発明は音声入力部９１０３、及びアクティブマトリクス基板を備えた表示装置９１０２、受像部９１０６に適用することができる。
【００７９】
図１２（Ｃ）はモバイルコンピュータであり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５で構成されている。本願発明は受像部９２０３、及びアクティブマトリクス基板を備えた表示装置９２０５に適用することができる。
【００８０】
図１２（Ｄ）はゴーグル型ディスプレイであり、本体９３０１、表示装置９３０２、アーム部９３０３で構成される。本願発明は表示装置９３０２に適用することができる。また、表示されていないが、その他の信号制御用回路に使用することもできる。
【００８１】
図１２（Ｅ）はリア型プロジェクターであり、本体９４０１、光源９４０２、表示装置９４０３、偏光ビームスプリッタ９４０４、リフレクター９４０５、９４０６、スクリーン９４０７で構成される。本発明は表示装置９４０３に適用することができる。
【００８２】
図１２（Ｆ）は携帯書籍であり、本体９５０１、表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。表示装置９５０２、９５０３は直視型の表示装置であり、本発明はこの適用することができる。
【００８３】
図１３（Ａ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の信号制御回路に適用することができる。
【００８４】
図１３（Ｂ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【００８５】
図１４（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【００８６】
図１４（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【００８７】
なお、図１４（Ｃ）は、図１４（Ａ）及び図１４（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１４（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００８８】
また、図１４（Ｄ）は、図１４（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１４（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００８９】
ただし、図１４に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬ表示装置での適用例は図示していない。
【００９０】
また、ここでは図示しなかったが、本発明はその他にも、カーナビゲーションシステムやイメージセンサパーソナルコンピュータの表示部に適用することも可能である。このように、本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜６のどのような組み合わせから成る構成を用いても実現することができる。
【００９１】
[実施例８]
本実施例では、図２（Ｃ）で示すアクティブマトリクス基板を応用してエレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料を用いた自発光型の表示パネル（以下、ＥＬ表示装置と記す）を作製する例について説明する。図１５（Ａ）は本発明を用いたＥＬ表示パネルの上面図である。図１５（Ａ）において、２０１０は基板、２０１１は画素部、２０１２はソース側駆動回路、２０１３はゲート側駆動回路であり、それぞれの駆動回路は配線２０１４、２０１６を経てＦＰＣ２０１７に至り外部機器へと接続される。
【００９２】
図１５（Ｂ）は図２０（Ａ）のＡ−Ａ'断面を表す図であり、このとき少なくとも画素部上、好ましくは駆動回路及び画素部上に対向板２０８０を設ける。対向板２０８０はシール材２０１９でＴＦＴとＥＬ層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤２０１９にはフィラー（図示せず）が混入されていて、このフィラーによりほぼ均一な間隔を持って２枚の基板が貼り合わせられている。さらに、シール材２０１９の外側とＦＰＣ２０１７の上面及び周辺は封止剤２０８１で密封する構造とする。封止剤２０８１はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
【００９３】
このように、シール剤２０１９によりアクティブマトリクス基板２０１０と対向基板２０８０とが貼り合わされると、その間には空間が形成される。その空間には充填剤２０８３が充填される。この充填剤２０８３は対向板２０８０を接着する効果も合わせ持つ。充填剤２０８３はＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、ＥＬ層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤２０８３の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、ＥＬ層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜２０８２を形成し、充填剤２０８３に含まれるアルカリ元素などによる腐蝕を防ぐ構造としていある。
【００９４】
対向板２０８０にはガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム（デュポン社の商品名）、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十μｍのアルミニウム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、ＥＬ素子は密閉された状態となり外気から遮断されている。
【００９５】
また、図１５（Ｂ）において基板２０１０、下地膜２０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２０２２及び画素部用ＴＦＴ２０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴの内特にｎチャネル型ＴＦＴにははホットキャリア効果によるオン電流の低下や、Ｖthシフトやバイアスストレスによる特性低下を防ぐため、本実施形態で示す構成のＬＤＤ領域が設けられている。
【００９６】
例えば、駆動回路用ＴＦＴ２０２２とし、図２（Ｃ）に示すＣＭＯＳ回路のｐチャネル型ＴＦＴ１６２とｎチャネル型ＴＦＴ１６３を用いれば良い。また、画素部用ＴＦＴ２０２３には図２（Ｃ）に示すｎチャネル型ＴＦＴ１６４またはそれと同様な構造を有するｐチャネル型ＴＦＴを用いれば良い。
【００９７】
但し、ＥＬ表示装置を作製するためのアクティブマトリクス基板を作製するためには画素電極２０２７上にＥＬ材料を用いて自発光層２０２９を形成する。自発光層２０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【００９８】
自発光層２０２９はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【００９９】
自発光層２０２９を形成したら、その上に陰極２０３０を形成する。陰極２０３０と自発光層２０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で自発光層２０２９と陰極２０３０を連続して形成するか、自発光層２０２９を不活性雰囲気で形成し、大気解放しないで真空中で陰極２０３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１００】
なお、本実施例では陰極２０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的には自発光層２０２９上に蒸着法で１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極２０３０は２０３１で示される領域において配線２０１６に接続される。配線２０１６は陰極２０３０に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料２０３２を介してＦＰＣ２０１７に接続される。ＦＰＣ２０１７上にはさらに樹脂層２０８０が形成され、この部分の接着強度を高めている。
【０１０１】
２０３１に示された領域において陰極２０３０と配線２０１６とを電気的に接続するために、層間絶縁膜２０２６及び絶縁膜２０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜２０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２０２８をエッチングする際に、層間絶縁膜２０２６まで一括でエッチングしても良い。この場合、層間絶縁膜２０２６と絶縁膜２０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１０２】
また、配線２０１６はシール２０１９と基板２０１０との間を隙間（但し封止剤２０８１で塞がれている。）を通ってＦＰＣ２０１７に電気的に接続される。なお、ここでは配線２０１６について説明したが、他の配線２０１４、２０１５も同様にしてシーリング材２０１８の下を通ってＦＰＣ２０１７に電気的に接続される。
【０１０３】
ここで画素部のさらに詳細な断面構造を図２１に、上面構造を図１７（Ａ）に、回路図を図１７（Ｂ）に示す。図１６（Ａ）において、基板２１０１上に設けられたスイッチング用ＴＦＴ２１０２は図２（Ｃ）の画素部のｎチャネル型ＴＦＴ１６４と同じ構造で形成される。ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
【０１０４】
また、電流制御用ＴＦＴ２１０３は図２（Ｃ）で示すＣＭＯＳ回路のｎチャネル型ＴＦＴ１６３を用いて形成する。このとき、スイッチング用ＴＦＴ２１０２のドレイン線２１３５は配線２１３６によって電流制御用ＴＦＴのゲート電極２１３７に電気的に接続されている。また、２１３８で示される配線は、スイッチング用ＴＦＴ２１０２のゲート電極２１３９a、２１３９bを電気的に接続するゲート線である。
【０１０５】
電流制御用ＴＦＴ２１０３やスイッチング用ＴＦＴ２１０２を本発明の方法を用いて水素化すると、電界効果移動度、サブスレッショルド定数（Ｓ値）、オン電流などのＴＦＴの主要特性を向上させることができ、また個々のＴＦＴの特性のバラツキを低減させることができるので、ＥＬ表示素子を作製する上で非常に効果的である。上記の様な諸特性が向上することで階調表示を容易なものとし、ＴＦＴの特性のバラツキを低減させることで画像表示の斑をなくすことができ、表示品位を向上させることができる。
【０１０６】
また、本実施例では電流制御用ＴＦＴ２１０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１０７】
また、図１７（Ａ）に示すように、電流制御用ＴＦＴ２１０３のゲート電極２１３７となる配線は２１０４で示される領域で、電流制御用ＴＦＴ２１０３のドレイン線２１４０と絶縁膜を介して重なる。このとき、２１０４で示される領域ではコンデンサが形成される。このコンデンサ２１０４は電流制御用ＴＦＴ２１０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線２１４０は電流供給線（電源線）２２０１に接続され、常に一定の電圧が加えられている。
【０１０８】
スイッチング用ＴＦＴ２１０２及び電流制御用ＴＦＴ２１０３の上には第１パッシベーション膜２１４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜２１４２が形成される。平坦化膜２１４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される自発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面上に形成できるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１０９】
また、２１４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２１０３のドレインに電気的に接続される。画素電極２１４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜（好ましくは樹脂）で形成されたバンク２１４４a、２１４４bにより形成された溝（画素に相当する）の中に発光層２１４４が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。尚、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１１０】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０nm（好ましくは４０〜１００nm）とすれば良い。但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１１１】
本実施例では発光層２１４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層２１４６を設けた積層構造のＥＬ層としている。そして、正孔注入層２１４６の上には透明導電膜でなる陽極２１４７が設けられる。本実施例の場合、発光層２１４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１１２】
陽極２１４７まで形成された時点でＥＬ素子２１０５が完成する。なお、ここでいうＥＬ素子２１０５は、画素電極（陰極）２１４３、発光層２１４５、正孔注入層２１４６及び陽極２１４７で形成されたコンデンサを指す。図１７（Ａ）に示すように画素電極２１４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１１３】
ところで、本実施例では、陽極２１４７の上にさらに第２パッシベーション膜２１４８を設けている。第２パッシベーション膜２１４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１１４】
以上のように本願発明のＥＬ表示パネルは図２２のような構造の画素からなる画素部を有し、スイッチング用ＴＦＴと電流制御用ＴＦＴとを有する。そして、本発明の水素化方法を用いて作製されたこれらのＴＦＴはきわめて安定な特性を示し、ＥＬ表示装置において良好な画像表示を可能とする。
【０１１５】
図１６（Ｂ）は自発光層からの光の放射方向が図１６（Ａ）と逆の例を示す。電流制御用ＴＦＴ２６０１は図２（Ｃ）のＣＭＯＳ回路のｐチャネル型ＴＦＴ１６２を用いて形成する。作製プロセスは実施例１を参照すれば良い。本実施例では、画素電極（陽極）２１５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１１６】
そして、絶縁膜でなるバンク２１５１a、２１５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層２１５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層２１５３、アルミニウム合金でなる陰極２１５４が形成される。この場合、陰極２１５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。本実施例の場合、発光層２１５３で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。そして、このようなＥＬ表示素子は実施例７で示す半導体装置に適用することができる。
【０１１７】
［実施例９］
本実施例では、図１７（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図１８に示す。なお、本実施例において、２７０１はスイッチング用ＴＦＴ２７０２のソース配線、２７０３はスイッチング用ＴＦＴ２７０２のゲート配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２７０６、２７０８は電流供給線、２７０７はＥＬ素子とする。
【０１１８】
図１８（Ａ）は、二つの画素間で電流供給線２７０６を共通とした場合の例である。即ち、二つの画素が電流供給線２７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１１９】
また、図１８（Ｂ）は、電流供給線２７０８をゲート配線２７０３と平行に設けた場合の例である。なお、図１８（Ｂ）では電流供給線２７０８とゲート配線２７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線２７０８とゲート配線２７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１２０】
また、図１８（Ｃ）は、図１８（Ｂ）の構造と同様に電流供給線２７０８をゲート配線２７０３と平行に設け、さらに、二つの画素を電流供給線２７０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線２７０８をゲート配線２７０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。図１８（Ｂ）では電流制御用ＴＦＴ２７０４のゲートにかかる電圧を保持するためにコンデンサ２７０５を設ける構造としているが、コンデンサ２７０５を省略することも可能である。
【０１２１】
電流制御用ＴＦＴ２７０４として図１６（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極と重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ２７０５の代わりとして積極的に用いる点に特徴がある。この寄生容量のキャパシタンスは上記ゲート電極とＬＤＤ領域とが重なり合った面積で変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。また、図１８（Ａ）、（Ｂ）、（Ｃ）の構造においても同様にコンデンサ２７０５を省略することは可能である。
【０１２２】
【発明の効果】
本発明を用いることで、同一の基板上に複数の機能回路が形成された半導体装置（ここでは具体的には電気光学装置）において、その機能回路が要求する仕様に応じて適切な性能のＴＦＴを配置することが可能となり、その動作特性や信頼性を大幅に向上させることができる。
【０１２３】
特に、ＬＤＤ領域が設けられたボトムゲート型または逆スタガ型のＴＦＴにおいて、画素部のｎチャネル型ＴＦＴのＬＤＤ領域をｎ--の濃度でかつＬoffのみとして形成することにより、大幅にオフ電流値を低減でき、画素部の低消費電力化に寄与することができる。また、駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域をｎ-の濃度でかつＬovのみとして形成することにより、電流駆動能力を高め、かつ、ホットキャリアによる劣化を防ぎ、オン電流値の劣化を低減することができる。
【０１２４】
また、そのような電気光学装置を表示媒体として有する半導体装置（ここでは具体的に電子機器）の動作性能と信頼性も向上させることができる。
【図面の簡単な説明】
【図１】 画素部、駆動回路の作製工程を示す断面図。
【図２】 画素部、駆動回路の作製工程を示す断面図。
【図３】 画素部、駆動回路の作製工程を示す断面図。
【図４】 画素部、駆動回路の作製工程を示す断面図。
【図５】 ゲート電極とＬＤＤ領域の位置関係を説明する図。
【図６】 アクティブマトリクス型液晶表示装置の断面構造図。
【図７】 アクティブマトリクス型液晶表示装置の斜視図。
【図８】 画素部の上面図。
【図９】 保持容量の構成を示す断面図。
【図１０】 保持容量の構成を示す断面図。
【図１１】 結晶質半導体層の作製工程を示す断面図。
【図１２】 半導体装置の一例を示す図。
【図１３】 半導体装置の一例を示す図。
【図１４】 プロジェクタの一例を示す図。
【図１５】 ＥＬ表示装置の構造を示す上面図及び断面図。
【図１６】 ＥＬ表示装置の画素部の断面図。
【図１７】 ＥＬ表示装置の画素部の上面図と回路図。
【図１８】 ＥＬ表示装置の画素部の回路図の例。
【符号の説明】
１０１ 基板
１０２〜１０４ ゲート電極
１０５ ゲート絶縁膜
１０６ 結晶質シリコン膜
１０７〜１０９ 第１のスペーサ膜
１１０ 第２のスペーサ膜
１５０、３３２ 保護絶縁膜
１５１、３３３ 層間絶縁膜
１５２〜１５４、３３４〜３３６ ソース配線
１５５、１５６、３３７、３３８ ドレイン配線
１５７、３３９ パッシベーション膜
１５８、３４０ 第２の層間絶縁膜
１５９、３４１ 遮光膜
１６０、３４２ 第３の層間絶縁膜
１６１、３４３ 画素電極
【発明の属する技術分野】
本発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴと記す）で構成された回路を有する半導体装置およびその作製方法に関する。特に本発明は、画素部（または画素マトリクス回路）とその周辺に設けられる駆動回路を同一基板上に設けた液晶表示装置に代表される電気光学装置、および電気光学装置を搭載した電子機器に好適に利用できる。尚、本願明細書において半導体装置とは、半導体特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子機器をその範疇に含んでいる。
【０００２】
【従来の技術】
絶縁表面を有する基板上に、ＴＦＴで形成した回路を有する半導体装置の開発が進んでいる。アクティブマトリクス型液晶表示装置はその代表例としてよく知られている。特に結晶質シリコン膜で活性層を形成したＴＦＴ（以下、結晶質シリコンＴＦＴと記す）は電界効果移動度が高いことから、いろいろな機能回路を形成することが可能であり、それを同一基板上に一体形成した上記電気光学装置が開発されている。
【０００３】
例えば、アクティブマトリクス型液晶表示装置には、画像表示を行う画素部や、画像表示を行うための駆動回路などが設けられている。駆動回路はＣＭＯＳ回路を基本として形成されるシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などから構成され、このような回路が同一基板上に混載される。
【０００４】
個別に見るとこれらの回路の動作条件は必ずしも同一ではなく、そのことからＴＦＴに要求される特性も少なからず異なっている。例えば、画素部においては、ｎチャネル型ＴＦＴから成る画素ＴＦＴと保持容量を設けた構成であり、画素ＴＦＴをスイッチ素子として液晶に電圧を印加して駆動させるものである。液晶は交流で駆動させるので、フレーム反転駆動と呼ばれる方式が多く採用されている。この方式では消費電力を低く抑えるために、画素ＴＦＴに要求される特性は、オフ電流値（ＴＦＴがオフ動作時に流れるドレイン電流）を十分低くすることであった。一方、駆動回路のバッファ回路は高い駆動電圧が印加されるため、高電圧が印加されても壊れないように耐圧を高めておく必要があった。また電流駆動能力を高めるために、オン電流値（ＴＦＴがオン動作時に流れるドレイン電流）を十分確保する必要があった。
【０００５】
しかし、結晶質シリコンＴＦＴのオフ電流値は高くなりやすいといった問題点があった。また、ＩＣなどで使われるＭＯＳトランジスタと同様に、結晶質シリコンＴＦＴにはオン電流値の低下といった劣化現象が観測される。その主たる原因はホットキャリア注入であり、ドレイン近傍の高電界によぅて発生したホットキャリアが劣化現象を引き起こすものと考えられている。
【０００６】
オフ電流値を低減するためのＴＦＴの構造として、低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造が知られている。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。
【０００７】
また、ホットキャリアによる劣化を防ぐための手段として、ＬＤＤ領域をゲート絶縁膜を介してゲート電極と重なるように配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造が知られている。このような構造とすることで、ドレイン近傍の高電界が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効である。例えば、「Mutuko Hatano,Hajime Akimoto and Takeshi Sakai,IEDM97 TECHNICAL DIGEST,p523-526,1997」では、シリコンで形成したサイドウオールにより形成したＧＯＬＤ構造を開示しているが、他の構造のＴＦＴと比べ、きわめて優れた信頼性が得られることが確認されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、画素部の画素ＴＦＴと、シフトレジスタ回路やバッファ回路などの駆動回路のＴＦＴとでは、その要求される特性は必ずしも同じではない。例えば、画素ＴＦＴにおいてはゲートに大きな逆バイアス（ｎチャネル型ＴＦＴでは負の電圧）が印加されるが、駆動回路のＴＦＴは基本的に逆バイアス状態で動作することはない。また、動作速度に関しても、画素ＴＦＴは駆動回路のＴＦＴの１／１００以下で良い。
【０００９】
また、ＧＯＬＤ構造はオン電流値の劣化を防ぐ効果は高いが、その反面、通常のＬＤＤ構造と比べてオフ電流値が大きくなってしまう問題があった。従って、画素ＴＦＴに適用するには好ましい構造ではなかった。逆に通常のＬＤＤ構造はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果は低かった。このように、アクティブマトリクス型液晶表示装置のような動作条件の異なる複数の集積回路を有する半導体装置において、全てのＴＦＴを同じ構造で形成することは必ずしも好ましくなかった。このような問題点は、特に結晶質シリコンＴＦＴにおいて、その特性が高まり、またアクティブマトリクス型液晶表示装置に要求される性能が高まるほど顕在化してきた。
【００１０】
本発明はこのような問題点を解決するための技術であり、半導体装置の各回路に配置されるＴＦＴの構造を、回路の機能に応じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させることを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するための本発明の構成は、同一の基板上に画素部と該画素部の駆動回路とを有する半導体装置において、前記画素部と前記駆動回路とには、活性層と、該活性層に設けられたＬＤＤ領域と、該活性層と前記基板との間に設けられたゲート絶縁膜と、該ゲート絶縁膜と前記基板との間に設けられたゲート電極とを有するｎチャネル型ＴＦＴを少なくとも備え、前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域は、該画素部のｎチャネル型ＴＦＴのゲート電極と重ならないように配置され、前記駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域は、該駆動回路のｎチャネル型ＴＦＴのゲート電極と重なるように配置され、前記駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域には、前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域よりも高い濃度でｎ型を付与する不純物元素が含まれることを特徴としている。
【００１２】
また、前記駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域には、前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域に比べて２倍以上、１０倍以下の濃度でｎ型を付与する不純物元素が含まれることを特徴としている。
【００１３】
少なくとも、前記画素部のｎチャネル型ＴＦＴ上に有機樹脂膜が形成され、該有機樹脂膜上に形成された遮光膜と、該遮光膜に密接して形成された誘電体膜と、一部が前記遮光膜と重なるように設けられ前記画素部のｎチャネル型ＴＦＴに接続する画素電極とから、容量を設けることを特徴とする。
【００１４】
また、半導体装置の作製方法に関し、本発明の構成は、同一の基板上に画素部と該画素部の駆動回路とを有する半導体装置の作製方法において、前記画素部と前記駆動回路とに、活性層と、該活性層のＬＤＤ領域と、該活性層と前記基板との間に設けたゲート絶縁膜と、該ゲート絶縁膜と前記基板との間に設けたゲート電極とを備えたｎチャネル型ＴＦＴを形成する工程を有し、前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域は、該画素部のｎチャネル型ＴＦＴのゲート電極と重ならないように配置され、前記駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域は、該駆動回路のｎチャネル型ＴＦＴのゲート電極と重なるように配置され、前記駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域には、前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域よりも高い濃度でｎ型を付与する不純物元素を添加することを特徴としている。
【００１５】
前記駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域に、前記画素部のｎチャネル型ＴＦＴのＬＤＤ領域に比べて２倍以上、１０倍以下の濃度でｎ型を付与する不純物元素を添加することを特徴としている。
【００１６】
少なくとも、前記画素部のｎチャネル型ＴＦＴ上に有機樹脂膜を形成する工程と、該有機樹脂膜上に遮光膜を形成する工程と、該遮光膜に密接して誘電体膜を形成する工程と、一部が前記遮光膜と重なるように設けられ前記画素部のｎチャネル型ＴＦＴに接続する画素電極を形成する工程とから容量を形成することを特徴としている。
【００１７】
図５は本発明の構成を説明するための図であり、活性層と、その活性層に設けられたＬＤＤ領域と、その活性層の基板側に設けられたゲート絶縁膜と、ゲート絶縁膜と基板との間に設けられたゲート電極とを有するボトムゲート型または逆スタガ型のＴＦＴにおいて、ゲート電極とＬＤＤ領域の位置関係を説明している。
【００１８】
図５（Ａ）において、チャネル形成領域５０３、ＬＤＤ領域５０４、ドレイン領域５０５を有する活性層と、活性層の下にゲート絶縁膜５０２とゲート電極５０１が設けられた構成を示している。ＬＤＤ領域５０４はゲート絶縁膜５０２を介してゲート電極５０１と重なるように設けられている。このようなＬＤＤ領域を本明細書中ではＬovと記す。Ｌovはドレイン近傍で発生する高電界を緩和する作用があり、ホットキャリアによる劣化を防ぐことができ、駆動回路のｎチャネル型ＴＦＴに用いるのに適している。
【００１９】
図５（Ｂ）は、ゲート絶縁膜５０７上の活性層に、チャネル形成領域５０８、ＬＤＤ領域５０９、ドレイン領域５１０が設けられている。ＬＤＤ領域５０９は、ゲート電極５０６と重ならないように設けられている。このようなＬＤＤ領域を本明細書中ではＬoffと記す。Ｌoffはオフ電流値を低減させるのに効果的であり、画素部のｎチャネル型ＴＦＴに用いるのに適している。
【００２０】
以上の様に、本発明は画素部とその駆動回路とを有する半導体装置において、画素部にはＬoffを有するｎチャネル型ＴＦＴを設け、駆動回路にはＬovを有するｎチャネル型ＴＦＴを設けた構成とし、かつ、そのようなＴＦＴをボトムゲート型または逆スタガ型で形成することに特徴がある。
【００２１】
【発明の実施の形態】
本発明の実施の形態について、以下に示す実施例により詳細な説明を行う。
【００２２】
［実施例１］
本発明の実施例を図１と図２を用いて説明する。ここでは、画素部とその周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。
【００２３】
（ゲート電極、ゲート絶縁膜、半導体層の形成：図１（Ａ））
図１（Ａ）において、基板１０１には低アルカリガラス基板や石英基板を用いる。この基板１０１のＴＦＴが形成される表面には、酸化シリコン膜、窒化シリコン膜または窒化酸化シリコン膜などの下地膜を形成しておいても良い（図示せず）。ゲート電極１０２〜１０４は、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）から選ばれた元素またはいずれかを主成分とする材料を用い、スパッタ法や真空蒸着法などの公知の成膜法を用いて被膜を形成した後、端面がテーパ形状となるようにエッチング処理してパターン形成した。例えば、スパッタ法でＴａ膜を２００ｎｍの厚さに形成し、所定の形状にレジストマスクを形成した後、ＣＦ4とＯ2の混合ガスでプラズマエッチング処理をすれば所望の形状に加工することができた。また、ゲート電極は窒化タンタル（ＴａＮ）とＴａまたは窒化タングステン（ＷＮ）とＷの２層構造としても良い（図示せず）。図示はしてないがゲート電極に接続するゲート配線も同時に形成する。
【００２４】
ゲート絶縁膜１０５は酸化シリコン、窒化シリコンを成分とする材料で、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さで形成する。例えばプラズマＣＶＤ法で、ＳｉＨ4、ＮＨ3、Ｎ2を原料とした窒化シリコン膜１０５ａを５０ｎｍ、ＳｉＨ4とＮ2Ｏを原料とした窒化酸化シリコン膜１０５ｂを７５ｎｍの厚さに積層形成してゲート絶縁膜としても良い。勿論、窒化シリコン膜や酸化シリコン膜からなる一層としても何ら差し支えない。また、清浄な表面を得るために、ゲート絶縁膜の成膜の前にプラズマ水素処理を施すと良かった。
【００２５】
次に、ゲート絶縁膜１０５に密接して、２０〜１５０ｎｍの厚さで非晶質シリコン膜をプラズマＣＶＤ法やスパッタ法などの公知の成膜法で形成した。非晶質シリコン膜の作製条件に限定されるものはないが、膜中に含まれる酸素、窒素の不純物元素を５×１０18ｃｍ-3以下に低減させておくことが望ましい。また、ゲート絶縁膜と非晶質シリコン膜とは同じ成膜法で形成することが可能なので、両者を連続形成しても良い。ゲート絶縁膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。そして公知の結晶化技術を使用して結晶質シリコン膜１０６を形成する。例えば、レーザー結晶化法や、熱結晶化法（固相成長法）、または触媒元素を用いる結晶化法を使用することができる。
【００２６】
結晶質シリコン膜１０６には、ｎチャネル型ＴＦＴが形成される領域に、しきい値電圧を制御する目的で１×１０16〜５×１０17ｃｍ-3程度のボロン（Ｂ）を添加しておいても良い。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。
【００２７】
（スペーサ膜形成、ｎ--領域の形成：図１（Ｂ））
次に、画素部のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素の添加を行った。まず、結晶質シリコン膜１０６の全面に酸化シリコン膜や窒化シリコン膜を１００〜２００ｎｍ、例えば１２０ｎｍの厚さに形成した。この表面にフォトレジスト膜を全面に形成した後、裏面からの露光法によりゲート電極１０２〜１０４をマスクとしてフォトレジスト膜を感光させ、ゲート電極上にレジストマスクを形成した（図示せず）。このとき、露光時間や照射光強度を最適化することにより、ゲート電極とほぼ同じ幅にレジストマスクを形成することができた。そして、このレジストマスクを使用して不要な部分をエッチング除去し、酸化シリコン膜や窒化シリコン膜から成る第１のスペーサ膜１０７〜１０９を形成した。さらに、この上に５０ｎｍの厚さで第２のスペーサ膜１１０を形成した。
【００２８】
そして、第２のスペーサ膜１１０を介してその下側にある結晶質シリコン膜にｎ型を付与する不純物元素をイオンドープ法で添加した。こうして形成された不純物領域１１１〜１１５のリン（Ｐ）濃度は１×１０17〜２．５×１０18ｃｍ-3の範囲とすることが望ましく、ここでは、２×１０17ｃｍ-3とした。本明細書中では、不純物領域１１１〜１１５に含まれるｎ型を付与する不純物元素の濃度を（ｎ--）と表す。
【００２９】
（ｎ-領域とｎ+領域の形成：図１（Ｃ））
次にｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成と、駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成する工程を行った。ここでは、通常の露光法でレジストによるマスク１１６〜１１８を形成した。マスク１１６は、少なくともｐチャネル型ＴＦＴのチャネル形成領域となる部分を覆うように形成した。画素部のｎチャネル型ＴＦＴに設けるマスク１１８は、チャネル形成領域とＬＤＤ領域となる部分を覆うように形成した。また、マスク１１７は、駆動回路のｎチャネル型ＴＦＴのチャネル形成領域となる部分を覆うように形成した。そして、第２のスペーサ膜１１０を介してｎ型を付与する不純物元素が添加される不純物領域１１９〜１２３と、第２のスペーサ膜１１０と第１のスペーサ膜１０８とを介してｎ型を付与する不純物元素が添加される不純物領域１２４、１２５とをイオンドープ法（イオン注入法でも良い）で形成した。不純物領域１１９〜１２３には１×１０20〜１×１０21ｃｍ-3とすれば良く、ここでは５×１０20ｃｍ-3の濃度で不純物元素を含ませた。この濃度を本明細書中では（ｎ+）と表す。不純物領域１２４、１２５には２×１０17〜５×１０18ｃｍ-3の濃度で不純物元素を含ませれば良く、本実施例では、６×１０17ｃｍ-3とした。この濃度を本明細書中では（ｎ-）と表す。
【００３０】
（ｐ+領域の形成：図２（Ａ））
次に、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行った。ここでは、ｐチャネル型ＴＦＴのチャネル形成領域を確定するために、第２のスペーサ膜１１０上に新たなレジストマスク１２６を形成し、第１のスペーサ膜と第２のスペーサ膜に対してエッチング処理を施して新たなスペーサ膜１２９、１３０を形成すると共に結晶質シリコン膜の表面を露出させた。このとき、ｎチャネル型ＴＦＴが形成される領域はレジストマスク１２７、１２８で被覆した。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法（イオン注入法を用いても良い）で不純物領域１３１、１３２を形成した。この領域のボロン（Ｂ）濃度は１．５×１０20〜３×１０21ｃｍ-3とすれば良く、ここでは１×１０21ｃｍ-3とした。本明細書中では、ここで形成された不純物領域１３１、１３２に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。尚、図１（Ｂ）〜図１（Ｃ）で示したように、この不純物領域１３１、１３２の一部には、リン（Ｐ）が混在した領域が形成されるが、この工程で添加するボロン（Ｂ）濃度をその１．５〜３倍とすることでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。
【００３１】
（第１の層間絶縁膜の形成、熱活性化の工程、水素化の工程：図２（Ｂ））
結晶質シリコン膜にそれぞれの不純物元素を選択的に添加したら、第１および第２のスペーサ膜を除去して、結晶質シリコン膜をエッチング処理により島状に分割し、後に第１の層間絶縁膜の一部となる保護絶縁膜１５０を形成した。保護絶縁膜１５０は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００ｎｍとすれば良い。
【００３２】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）などで行うことができる。ここではファーネスアニール法で活性化工程を行った。加熱処理は、窒素雰囲気中において３００〜６５０℃、好ましくは５００〜５５０℃、ここでは５２５℃で４時間の熱処理を行った。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、活性層を水素化する工程を行った。この工程は熱的に励起された水素により活性層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００３３】
活性層となる結晶質シリコン膜１０６を、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製した場合、結晶質シリコン膜１０６中には微量の触媒元素が残留した。勿論、そのような状態でもＴＦＴを完成させ動作させることに問題はないが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリン（Ｐ）の濃度は図１（Ｃ）で形成した不純物領域（ｎ+）と同程度であり、ここで実施される活性化工程の熱処理により、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から、リン（Ｐ）が添加されている周辺の不純物領域へ触媒元素をゲッタリングをすることができた。
【００３４】
（層間絶縁膜の形成、ソース・ドレイン配線の形成、パッシベーション膜の形成、画素電極の形成：図２（Ｃ））
活性化工程を終えたら、保護絶縁膜１５０の上に５００〜１５００ｎｍの厚さの層間絶縁膜１５１を形成した。前記保護絶縁膜１５０と層間絶縁膜１５１とでなる積層膜を第１の層間絶縁膜とした。その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成して、ソース配線１５２、１５３、１５４と、ドレイン配線１５５、１５６を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
【００３５】
保護絶縁膜１５０と層間絶縁膜１５１とは、窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜などで形成すれば良いが、いずれにしても膜の内部応力を圧縮応力としておくと良かった。
【００３６】
次に、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を用い、パッシベーション膜１５７を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成した。その後、この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜１５７に開口部を形成しておいても良い。
【００３７】
その後、有機樹脂膜からなる第２の層間絶縁膜１５８を約１μｍの厚さに形成した。適用できる有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。次に、画素部となる領域において、第２の層間絶縁膜１５８上に遮光膜１５９を形成した。遮光膜１５９はＡｌ、Ｔｉ、Ｔａから選ばれた一種または複数種の元素を主成分とする膜で、１００〜３００ｎｍの厚さで成膜をし、所定の形状にパターン形成した。さらに、この上に第２の層間絶縁膜と同様に有機樹脂膜を用いて第３の層間絶縁膜１６０を形成した。第３の層間絶縁膜１６０の厚さは０．５〜１μｍとした。そして、第３の層間絶縁膜１６０、第２の層間絶縁膜１５８、パッシベーション膜１５７にソース配線１６８に達するコンタクトホールを形成し、画素電極１６１を設けた。画素電極１６１は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。
【００３８】
以上の工程で、同一の基板上に画素部とその駆動回路とを有したアクティブマトリクス基板が形成される。駆動回路には、ｎチャネル型ＴＦＴ１６３とｐチャネル型ＴＦＴ１６２が形成され、ＣＭＯＳ回路を基本としたロジック回路を形成することも可能である。画素部にはｎチャネル型ＴＦＴ１６４が形成され、さらに遮光膜１５９と第３の層間絶縁膜１６０と画素電極１６１とから保持容量１６５が形成されている。
【００３９】
駆動回路のｐチャネル型ＴＦＴ１６２は、チャネル形成領域１３３、ソース領域１３４、ドレイン領域１３５を有している。ｎチャネル型ＴＦＴ１６３は、チャネル形成領域１３６と、ソース領域１３９およびドレイン領域１４０と、ゲート電極と重なるＬＤＤ領域（Ｌov領域）１３７、１３８とを有している。画素部のｎチャネル型ＴＦＴ１６４には、チャネル形成領域１４１、１４２と、ソース領域１４７およびドレイン領域１４８、１４９と、ゲート電極と重ならないＬＤＤ領域（Ｌoff）１４３〜１４６とを有している。駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域は、ドレイン近傍の高電界を緩和してホットキャリア注入によるオン電流値の劣化を防ぐことを主な目的として設けるものであり、そのために適したｎ型を付与する不純物元素の濃度は５×１０17〜５×１０18ｃｍ-3とすれば良かった。一方、画素部のｎチャネル型ＴＦＴのＬＤＤ領域は、オフ電流値を低減することを主たる目的とするために設けられる。
【００４０】
駆動回路のｎチャネル型ＴＦＴのＬov領域のチャネル長方向の長さは、チャネル長３〜８μｍに対して０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとすれば良い。また、画素部のＬoff領域のチャネル長方向の長さは、０．５〜３．５μｍ、代表的には１．５〜２．５μｍとすれば良い。図２（Ｃ）では画素部のｎチャネル型ＴＦＴ１６４をダブルゲート構造として完成したが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００４１】
以上の様に本発明は、画素部および駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能とすることができた。具体的には、各回路仕様に応じてｎチャネル型ＴＦＴのＬＤＤ領域の設計をそれぞれ異ならせ、Ｌov領域またはＬoff領域を適宣設けることによって、同一の基板上にホットキャリア対策を重視したＴＦＴ構造と、低オフ電流値を重視したＴＦＴ構造とを実現した。
【００４２】
［実施例２］
本実施例を図３と図４を用い、実施例１とは異なる方法で画素部とその周辺に設けられる駆動回路のＴＦＴを同時に作製する場合について説明する。
【００４３】
まず、実施例１と同様にして図１（Ｂ）に示す工程まで行い、基板１０１にゲート電極１０２〜１０４、ゲート配線（図示せず）、ゲート絶縁膜１０５、結晶質シリコン膜１０６を形成し、さらに、第１のスペーサ膜１０７〜１０９と第２のスペーサ膜１１０を設け、ｎ--の濃度でｎ型を付与する元素が添加された不純物領域１１１〜１１５を形成した。
【００４４】
そして、図３（Ａ）に示すようにに駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域となる結晶質シリコン膜の領域に、ｐ型を付与する不純物元素を添加する工程を行った。まず、ｎチャネル型ＴＦＴが形成される領域はレジストマスク３０１、３０２で被覆した。そして、第１のスペーサ膜１０７をマスクとして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で不純物領域（ｐ+）３０３、３０４を形成した。この領域のボロン（Ｂ）濃度は１×１０21ｃｍ-3となるようにした。
【００４５】
次に、実施例１と同様に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成と、駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成する工程を行った。レジストによるマスク３０５〜３０７を形成し、イオンドープ法で第２のスペーサ膜１１０を通してｎ型を付与する不純物元素が添加される形成される不純物領域３０８〜３１１と、第２のスペーサ膜１１０と第１のスペーサ膜１０８とを介してｎ型を付与する不純物元素が添加される不純物領域３１２、３１３が形成した。不純物領域３０８〜３１１はｎ+の濃度とすべく、ここでは５×１０20ｃｍ-3の濃度で不純物元素を含ませた。不純物領域３１２、３１３はｎ-の濃度とすべくここでは６×１０17ｃｍ-3の濃度となるようにした。
【００４６】
以降の工程は実施例１と同様にして行われ、図４（Ａ）に示すように保護絶縁膜３３２を形成し、ファーネスアニール法で活性化工程を行った。さらに水素化処理を施した後、図４（Ｂ）に示すように層間絶縁膜３３３を形成し、前記保護絶縁膜３３２と２層構造で成る第１の層間絶縁膜を形成した。そして、ソース配線３３４〜３３６とドレイン配線３３７、３３８を形成し、パッシベーション膜３３９、第２の層間絶縁膜３４０を積層形成した。そして、第２の層間絶縁膜３４０上に遮光膜３４１を形成し、第３の層間絶縁膜３４２、ドレイン電極３３８に接続する画素電極３４３を設けた。
【００４７】
以上の工程により、駆動回路のｐチャネル型ＴＦＴ３４４には、チャネル形成領域３１２、ソース領域３１３、ドレイン領域３１４を有している。ｎチャネル型ＴＦＴ３４５には、チャネル形成領域３１５、Ｌov領域３１６、３１７とソース領域３１８、ドレイン領域３１９を有している。画素部のｎチャネル型ＴＦＴ３４６には、チャネル形成領域３２０、３２１と、Ｌoff領域３２２〜３２５とを有している。さらに遮光膜３４１と第３の層間絶縁膜３４２と画素電極３４３とから、ｎチャネル型ＴＦＴ３４６に接続する保持容量３４７が形成されている。
【００４８】
［実施例３］
本実施例では実施例１と実施例２で示したＴＦＴの活性層となる結晶質半導体膜を形成する工程について図１１を用いて説明する。まず、基板（本実施例ではガラス基板）１１０１上に１００〜４００ｎｍの厚さのゲート電極１１０２、１１０３を形成する。ゲート電極はＡｌ、Ｔｉ、Ｔａ、Ｍｏ、Ｗから選ばれた一種または複数種の元素を含む材料から形成し、端面がテーパー形状となるようにパターン形成する。また、図示していないが、前記材料の積層構造としても良い。例えば、基板側から窒化タンタル（ＴａＮ）とＴａの２層構造としても良い。さらに、ゲート電極の表面に陽極酸化法などで酸化物を被覆形成しておいても良い。ゲート絶縁膜１１０４は、窒化シリコン膜、酸化シリコン膜または窒酸化シリコン膜で形成し、その厚さは２０〜２００ｎｍ、好ましくは７５〜１２５ｎｍで形成する。そして、ゲート絶縁膜１１０４上に５０ｎｍ厚の非晶質半導体膜（本実施例では非晶質シリコン膜）１１０５を大気解放しないで連続的に形成する。
【００４９】
次に、重量換算で１０ｐｐｍの触媒元素（本実施例ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素含有層１１０６を非晶質半導体膜１１０５の全面に形成する。ここで使用可能な触媒元素は、ニッケル（Ｎｉ）以外にも、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、といった元素がある。また、本実施例ではスピンコート法でニッケルを添加する方法を用いたが、蒸着法やスパッタ法などにより触媒元素でなる薄膜（本実施例の場合はニッケル膜）を非晶質半導体膜上に形成する手段をとっても良い。（図１１（Ａ））
【００５０】
次に、結晶化の前に４００〜５００℃で１時間程度の熱処理工程を行い、水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０〜５７０℃）で４〜１２時間（好ましくは４〜６時間）の熱処理を行う。本実施例では、５５０℃で４時間の熱処理を行い、結晶質半導体膜（本実施例では結晶質シリコン膜）１１０７を形成する。(図１１（Ｂ）)
【００５１】
以上のようにして形成された活性層１１０７は、結晶化を助長する触媒元素（ここではニッケル）を用いることによって、結晶性の優れた結晶質半導体膜を形成することができる。また、さらにその結晶性を高めるために、レーザー結晶化法を併用しても良い。例えば、ＸｅＦエキシマレーザー光（波長３０８ｎｍ）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％として、図１１（Ｂ）で作製された結晶質半導体膜１１０７に照射した。その結果、さらに結晶性の優れた結晶質半導体膜１１０８を形成することができた。
【００５２】
このようにして基板１１０１上に作製された結晶質半導体膜を用い、実施例１〜実施例２に示した手順でＴＦＴを作製すると良好な特性を得ることができる。ＴＦＴの特性は、代表的には電界効果移動度で表すことができるが、本実施例のようにして作製する結晶質半導体膜から形成するＴＦＴの特性は、ｎチャネル型ＴＦＴで１５０〜２２０ｃｍ2／Ｖ・ｓｅｃ、ｐチャネル型ＴＦＴで９０〜１２０ｃｍ2／Ｖ・ｓｅｃが得られ、しかも連続動作させても初期値からの特性劣化は殆ど観測されず、信頼性の観点からも優れた特性が得られた。
【００５３】
［実施例４］
本実施例では、アクティブマトリクス基板の画素部のｎチャネル型ＴＦＴに接続される保持容量の他の構成について図９と図１０を用いて説明する。ここで、図９および図１０の断面構造は実施例１で説明した作製工程に従って、有機樹脂膜から成る第２の層間絶縁膜１５８を形成するところまでは同一であるので、そこまでの構造は図１と図２で既に説明されている。従って、本実施例では実施例１と異なる点のみに注目して説明を行うこととする。
【００５４】
図９（Ａ）において、まず実施例１の工程に従って第２の層間絶縁膜１５８を形成したら、Ａｌ、Ｔａ、Ｔｉから選ばれた元素を含む材料で遮光膜２０１を形成する。そして、遮光膜２０１の表面に陽極酸化法により３０〜１５０ｎｍ（好ましくは５０〜７５ｎｍ）の厚さの誘電体膜２０２（酸化膜）を形成する。
【００５５】
陽極酸化法で誘電体膜２０２を形成する場合には、まず十分にアルカリイオン濃度の小さい酒石酸エチレングリコール溶液を作製した。これは１５％の酒石酸アンモニウム水溶液とエチレングリコールとを２：８で混合した溶液であり、これにアンモニア水を加え、ｐＨが７±０．５となるように調節した。そして、この溶液中に陰極となる白金電極を設け、遮光膜２０１が形成されている基板を溶液に浸し、遮光膜２０１を陽極として、一定（数ｍＡ〜数十ｍＡ）の直流電流を流した。溶液中の陰極と陽極との間の電圧は酸化物の成長に従い時間と共に変化するが、電流が一定となるように電圧を調整し、１５０Ｖとなったところでその電圧を保持することなく、或いはその保持時間を数秒〜数十秒として陽極酸化処理を終了させた。こうすることにより、遮光膜２０１が第２の層間絶縁膜に接する面にまで誘電体膜を回り込ませることなく形成することができる。
【００５６】
ここでは遮光膜表面のみに誘電体膜を設ける構成としたが、誘電体膜をプラズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は３０〜１５０ｎｍ（好ましくは５０〜７５ｎｍ）とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Diamond like carbon）膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。
【００５７】
その後、実施例１と同様に画素電極２０３を形成する。こうして、遮光膜２０１と画素電極２０３が誘電体膜２０２を介して重なった領域で保持容量２０４が形成される。
【００５８】
図９（Ｂ）の構造は、図９（Ａ）と同様に遮光膜２０１、誘電体膜２０２を形成した後、有機樹脂でなるスペーサー２０５を形成する。有機樹脂膜としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）から選ばれた膜を用いることができる。その後、スペーサー２０５、第２の層間絶縁膜１５８、パッシベーション膜１５７をエッチングしてコンタクトホールを形成し、実施例１と同一の材料で画素電極２０６を形成する。こうして、遮光膜２０１と画素電極２０６が酸化物２０２を介して重なった領域において保持容量２０７が形成される。このようにスペーサー２０５を設けることにより、遮光膜２０１と画素電極２０６との間で発生するショート（短絡）を防止することができる。
【００５９】
図９（Ｃ）の構造は、図９（Ａ）と同様に遮光膜２０１を形成し、遮光膜２０１の端部を覆うようにして有機樹脂でなるスペーサー２０８を形成する。有機樹脂としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）から選ばれた膜を用いることができる。次に、陽極酸化法により遮光膜２０１の露出した表面に誘電体膜２０９を形成する。なお、スペーサー２０８と接した部分には誘電体膜は形成されない。そして、スペーサー２０８、第２の層間絶縁膜１５８、パッシベーション膜１５７をエッチングしてコンタクトホールを形成し、実施例１と同一の材料で画素電極２１０を形成する。こうして、遮光膜２０１と画素電極２１０が酸化物２０９を介して重なった領域において保持容量２１１が形成される。このようにスペーサー２０８を設けることにより、遮光膜２０１と画素電極２１０との間で発生するショート（短絡）を防止することができる。
【００６０】
図１０（Ａ）では、まず実施例１の工程に従って第２の層間絶縁膜１５８を形成したら、その上に窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜などの材料で絶縁膜２１２を形成する。絶縁膜２１２は公知の成膜法で形成するが、そのなかでもスパッタ法を用いると良かった。以降は図９（Ａ）と同様にして遮光膜、誘電体膜、画素電極を形成して保持容量２１３を設ける。絶縁膜２１２を設けることにより、遮光膜の下地との密着性が向上し、陽極酸化法で誘電体膜を形成するときに、遮光膜の下地との界面への誘電体膜の回り込み形成を防止できる。
【００６１】
図１０（Ｂ）では、同様に絶縁膜と遮光膜を形成した後、絶縁膜の遮光膜と密接しない領域をエッチング除去して、遮光膜の下に重なるように絶縁膜２１４を形成した。そして、画素電極２１５を設けた。このような構成にすることにより、遮光膜の下地との密着性が向上し、陽極酸化法で誘電体膜を形成するときに、遮光膜の下地との界面への誘電体膜の回り込み形成を防止でき、また、遮光膜が形成される画素領域の光の透過率を向上させることができる。
【００６２】
図１０で示した構成は、図９（Ｂ）と（Ｃ）で示したスペーサを設ける構成と組み合わせることも可能である。また、図９と図１０で示した本実施例の構成は、実施例１または実施例２の構成と組み合わせることが可能である。
【００６３】
［実施例５］
実施例１および実施例２に記載した画素部とその周辺に設けられる駆動回路のＴＦＴを備えたアクティブマトリクス基板の作製方法において、活性層とする半導体膜、ゲート絶縁膜や層間絶縁膜および下地膜などの絶縁膜、ゲート電極、ソース配線、ドレイン配線および画素電極などの導電膜はいずれもスパッタ法を用いて作製することができる。スパッタ法を用いることの利点は、導電膜などの成膜においてＤＣ（直流）放電方式が採用できるので大面積基板に均一な膜を形成するのに適している。また、非晶質シリコン膜や窒化シリコン膜などのシリコン系の材料を成膜するのに取り扱いに多大な注意を要するシラン（ＳｉＨ4）を使用しなくて済み、作業の安全性が確保される。このような点は、特に生産の現場において非常にメリットとして生かすことができる。以下に、スパッタ法を用いた作製工程を実施例１に従い説明する。
【００６４】
図１（Ａ）のゲート電極１０２〜１０４はＴａ、Ｔｉ、Ｗ、Ｍｏなどのターゲット材を用い、公知のスパッタ法で容易に形成できる。Ｗ−ＭｏやＴａ−Ｍｏなどの化合物材料とする場合には、同様に化合物のターゲットを用いれば良い。また、ＴａＮやＷＮを形成する場合には、スパッタ雰囲気中にアルゴン（Ａｒ）の他に窒素（Ｎ2）やアンモニア（ＮＨ3）を適宣添加すると作製することができる。また、スパッタ用のガスにＡｒに加えヘリウム（Ｈｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）を加え、作製する被膜の内部応力を制御する方法もある。
【００６５】
ゲート絶縁膜１０５に用いる窒化シリコン膜１０５ａは、シリコン（Ｓｉ）ターゲットを用い、Ａｒ、Ｎ2、水素（Ｈ2）、ＮＨ3を適宣混合すれば形成できる。または、窒化シリコンのターゲット材を用いても同様に形成することができる。窒化酸化シリコン膜１０５ｂは、Ｓｉターゲットを用い、Ａｒ、Ｎ2、Ｈ2、Ｎ2Ｏを適宣混合してスパッタすることにより作製する。
【００６６】
非晶質シリコン膜も同様に、Ｓｉターゲットを用い、Ａｒ、Ｈ2をスパッタガスに用い作製する。また、非晶質シリコン膜中に微量にボロン（Ｂ）を添加したい場合には、あらかじめターゲット中に数十ｐｐｍ〜数千ｐｐｍのボロン（Ｂ）を添加しておいても良いし、スパッタガス中にジボラン（Ｂ2Ｈ6）を添加することもできる。
【００６７】
第１のスペーサ膜１０７〜１０９と第２のスペーサ膜１１０に用いる酸化シリコン膜は、酸化シリコン（または石英）をターゲット材にして、ＡｒまたはＡｒと酸素（Ｏ2）の混合ガスでスパッタすることにより作製できる。保護絶縁膜１５０、層間絶縁膜１５１、パッシベーション膜１５７に用いる窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜は前述のように作製すれば良い。
【００６８】
ソース配線１５２〜１５４、及びドレイン配線１５５、１５６において、Ａｌを用いる場合にはＴｉ、Ｓｉ、スカンジウム（Ｓｃ）、バナジウム（Ｖ）、Ｃｕなどを０．０１〜５重量％程度含有させるとヒロックの防止に効果的である。遮光膜１５９に用いるＡｌ、Ｔａ、Ｔｉから選ばれた元素を含む材料や、画素電極１６１に用いるＩＴＯ、ＺｎＯ、ＳｎＯ2などはいずれも公知のスパッタ法で成膜すれば良い。
【００６９】
このように、有機樹脂からなる第２の層間絶縁膜１５８と第３の層間絶縁膜１６０以外はいずれもスパッタ法を用いて膜形成が可能である。尚、詳細な実験条件は実施者が適宣決定すれば良い。
【００７０】
［実施例６］
本実例では、アクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図６に示すように、実施例１で作製した図１（Ｃ）の状態のアクティブマトリクス基板に対し、配向膜６０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板６０２には、透明導電膜６０３および配向膜６０４を形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素部と、ＣＭＯＳ回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料６０５を注入し、封止剤（図示せず）によって完全に封止した。液晶材料には公知の液晶材料を用いれば良い。このようにして図６に示すアクティブマトリクス型液晶表示装置が完成した。
【００７１】
次にこのアクティブマトリクス型液晶表示装置の構成を、図７の斜視図および図８の上面図を用いて説明する。尚、図７と図８は、図１〜図２と図６の断面構造図と対応付けるため、共通の符号を用いている。また、図８で示すＡ―Ａ’に沿った断面構造は、図２（Ｃ）に示す画素部の断面図に対応している。
【００７２】
アクティブマトリクス基板は、ガラス基板１０１上に形成された、画素部７０１と、走査（ゲート）線駆動回路７０２と、信号(ソース)線駆動回路７０３で構成される。画素部にはｎチャネル型ＴＦＴ１６４が設けられ、周辺に設けられるドライバー回路はＣＭＯＳ回路を基本として構成されている。走査（ゲート）線駆動回路７０２と、信号（ソース）線駆動回路７０３はそれぞれゲート配線１０４（ゲート電極に接続し、延在して形成される意味で同じ符号を用いて表す）とソース配線１５６で画素部７０１に接続されている。また、ＦＰＣ７３１が外部入出力端子７３４に接続される。
【００７３】
図８は画素部７０１の一部分（一画素）を示す上面図である。ゲート配線１０４は、図示されていないゲート絶縁膜を介してその下の活性層と交差している。図示はしていないが、活性層には、ソース領域、ドレイン領域、ｎ--領域でなるＬov領域とＬoff領域が形成されている。また、１６６はソース配線１５４とソース領域１４７とのコンタクト部、１６７はドレイン配線１５６とドレイン領域１４９とのコンタクト部、１６８はドレイン配線１５６と画素電極１６１のコンタクト部である。保持容量１６５は、ｎチャネル型ＴＦＴ１６４上で遮光膜１５９と画素電極１６１が重なる領域で形成される。
【００７４】
なお、本実施例のアクティブマトリクス型液晶表示装置は、実施例１で説明した構造と照らし合わせて説明したが、実施例１〜５のいずれの構成とも自由に組み合わせてアクティブマトリクス型液晶表示装置を作製することができる。
【００７５】
［実施例７］
本発明を実施して作製された画素部や駆動回路を同一の基板上に一体形成したアクティブマトリクス基板は、さまざまな電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型ＥＬ表示装置、アクティブマトリクス型ＥＣ表示装置）に用いることができる。即ち、これらの電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を実施できる。
【００７６】
そのような電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯電話または電子書籍など）が上げられる。それらの一例を図１２に示す。
【００７７】
図１２（Ａ）は携帯電話であり、本体９００１、音声出力部９００２、音声入力部９００３、表示装置９００４、操作スイッチ９００５、アンテナ９００６から構成されている。本願発明は音声出力部９００２、音声入力部９００３、及びアクティブマトリクス基板を備えた表示装置９００４に適用することができる。
【００７８】
図１２（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本願発明は音声入力部９１０３、及びアクティブマトリクス基板を備えた表示装置９１０２、受像部９１０６に適用することができる。
【００７９】
図１２（Ｃ）はモバイルコンピュータであり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５で構成されている。本願発明は受像部９２０３、及びアクティブマトリクス基板を備えた表示装置９２０５に適用することができる。
【００８０】
図１２（Ｄ）はゴーグル型ディスプレイであり、本体９３０１、表示装置９３０２、アーム部９３０３で構成される。本願発明は表示装置９３０２に適用することができる。また、表示されていないが、その他の信号制御用回路に使用することもできる。
【００８１】
図１２（Ｅ）はリア型プロジェクターであり、本体９４０１、光源９４０２、表示装置９４０３、偏光ビームスプリッタ９４０４、リフレクター９４０５、９４０６、スクリーン９４０７で構成される。本発明は表示装置９４０３に適用することができる。
【００８２】
図１２（Ｆ）は携帯書籍であり、本体９５０１、表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。表示装置９５０２、９５０３は直視型の表示装置であり、本発明はこの適用することができる。
【００８３】
図１３（Ａ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の信号制御回路に適用することができる。
【００８４】
図１３（Ｂ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【００８５】
図１４（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【００８６】
図１４（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【００８７】
なお、図１４（Ｃ）は、図１４（Ａ）及び図１４（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１４（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００８８】
また、図１４（Ｄ）は、図１４（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１４（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【００８９】
ただし、図１４に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬ表示装置での適用例は図示していない。
【００９０】
また、ここでは図示しなかったが、本発明はその他にも、カーナビゲーションシステムやイメージセンサパーソナルコンピュータの表示部に適用することも可能である。このように、本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜６のどのような組み合わせから成る構成を用いても実現することができる。
【００９１】
[実施例８]
本実施例では、図２（Ｃ）で示すアクティブマトリクス基板を応用してエレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料を用いた自発光型の表示パネル（以下、ＥＬ表示装置と記す）を作製する例について説明する。図１５（Ａ）は本発明を用いたＥＬ表示パネルの上面図である。図１５（Ａ）において、２０１０は基板、２０１１は画素部、２０１２はソース側駆動回路、２０１３はゲート側駆動回路であり、それぞれの駆動回路は配線２０１４、２０１６を経てＦＰＣ２０１７に至り外部機器へと接続される。
【００９２】
図１５（Ｂ）は図２０（Ａ）のＡ−Ａ'断面を表す図であり、このとき少なくとも画素部上、好ましくは駆動回路及び画素部上に対向板２０８０を設ける。対向板２０８０はシール材２０１９でＴＦＴとＥＬ層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤２０１９にはフィラー（図示せず）が混入されていて、このフィラーによりほぼ均一な間隔を持って２枚の基板が貼り合わせられている。さらに、シール材２０１９の外側とＦＰＣ２０１７の上面及び周辺は封止剤２０８１で密封する構造とする。封止剤２０８１はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
【００９３】
このように、シール剤２０１９によりアクティブマトリクス基板２０１０と対向基板２０８０とが貼り合わされると、その間には空間が形成される。その空間には充填剤２０８３が充填される。この充填剤２０８３は対向板２０８０を接着する効果も合わせ持つ。充填剤２０８３はＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、ＥＬ層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤２０８３の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、ＥＬ層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜２０８２を形成し、充填剤２０８３に含まれるアルカリ元素などによる腐蝕を防ぐ構造としていある。
【００９４】
対向板２０８０にはガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム（デュポン社の商品名）、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十μｍのアルミニウム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、ＥＬ素子は密閉された状態となり外気から遮断されている。
【００９５】
また、図１５（Ｂ）において基板２０１０、下地膜２０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２０２２及び画素部用ＴＦＴ２０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴの内特にｎチャネル型ＴＦＴにははホットキャリア効果によるオン電流の低下や、Ｖthシフトやバイアスストレスによる特性低下を防ぐため、本実施形態で示す構成のＬＤＤ領域が設けられている。
【００９６】
例えば、駆動回路用ＴＦＴ２０２２とし、図２（Ｃ）に示すＣＭＯＳ回路のｐチャネル型ＴＦＴ１６２とｎチャネル型ＴＦＴ１６３を用いれば良い。また、画素部用ＴＦＴ２０２３には図２（Ｃ）に示すｎチャネル型ＴＦＴ１６４またはそれと同様な構造を有するｐチャネル型ＴＦＴを用いれば良い。
【００９７】
但し、ＥＬ表示装置を作製するためのアクティブマトリクス基板を作製するためには画素電極２０２７上にＥＬ材料を用いて自発光層２０２９を形成する。自発光層２０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【００９８】
自発光層２０２９はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【００９９】
自発光層２０２９を形成したら、その上に陰極２０３０を形成する。陰極２０３０と自発光層２０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で自発光層２０２９と陰極２０３０を連続して形成するか、自発光層２０２９を不活性雰囲気で形成し、大気解放しないで真空中で陰極２０３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１００】
なお、本実施例では陰極２０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的には自発光層２０２９上に蒸着法で１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極２０３０は２０３１で示される領域において配線２０１６に接続される。配線２０１６は陰極２０３０に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料２０３２を介してＦＰＣ２０１７に接続される。ＦＰＣ２０１７上にはさらに樹脂層２０８０が形成され、この部分の接着強度を高めている。
【０１０１】
２０３１に示された領域において陰極２０３０と配線２０１６とを電気的に接続するために、層間絶縁膜２０２６及び絶縁膜２０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜２０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２０２８をエッチングする際に、層間絶縁膜２０２６まで一括でエッチングしても良い。この場合、層間絶縁膜２０２６と絶縁膜２０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１０２】
また、配線２０１６はシール２０１９と基板２０１０との間を隙間（但し封止剤２０８１で塞がれている。）を通ってＦＰＣ２０１７に電気的に接続される。なお、ここでは配線２０１６について説明したが、他の配線２０１４、２０１５も同様にしてシーリング材２０１８の下を通ってＦＰＣ２０１７に電気的に接続される。
【０１０３】
ここで画素部のさらに詳細な断面構造を図２１に、上面構造を図１７（Ａ）に、回路図を図１７（Ｂ）に示す。図１６（Ａ）において、基板２１０１上に設けられたスイッチング用ＴＦＴ２１０２は図２（Ｃ）の画素部のｎチャネル型ＴＦＴ１６４と同じ構造で形成される。ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
【０１０４】
また、電流制御用ＴＦＴ２１０３は図２（Ｃ）で示すＣＭＯＳ回路のｎチャネル型ＴＦＴ１６３を用いて形成する。このとき、スイッチング用ＴＦＴ２１０２のドレイン線２１３５は配線２１３６によって電流制御用ＴＦＴのゲート電極２１３７に電気的に接続されている。また、２１３８で示される配線は、スイッチング用ＴＦＴ２１０２のゲート電極２１３９a、２１３９bを電気的に接続するゲート線である。
【０１０５】
電流制御用ＴＦＴ２１０３やスイッチング用ＴＦＴ２１０２を本発明の方法を用いて水素化すると、電界効果移動度、サブスレッショルド定数（Ｓ値）、オン電流などのＴＦＴの主要特性を向上させることができ、また個々のＴＦＴの特性のバラツキを低減させることができるので、ＥＬ表示素子を作製する上で非常に効果的である。上記の様な諸特性が向上することで階調表示を容易なものとし、ＴＦＴの特性のバラツキを低減させることで画像表示の斑をなくすことができ、表示品位を向上させることができる。
【０１０６】
また、本実施例では電流制御用ＴＦＴ２１０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１０７】
また、図１７（Ａ）に示すように、電流制御用ＴＦＴ２１０３のゲート電極２１３７となる配線は２１０４で示される領域で、電流制御用ＴＦＴ２１０３のドレイン線２１４０と絶縁膜を介して重なる。このとき、２１０４で示される領域ではコンデンサが形成される。このコンデンサ２１０４は電流制御用ＴＦＴ２１０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線２１４０は電流供給線（電源線）２２０１に接続され、常に一定の電圧が加えられている。
【０１０８】
スイッチング用ＴＦＴ２１０２及び電流制御用ＴＦＴ２１０３の上には第１パッシベーション膜２１４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜２１４２が形成される。平坦化膜２１４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される自発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面上に形成できるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１０９】
また、２１４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２１０３のドレインに電気的に接続される。画素電極２１４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜（好ましくは樹脂）で形成されたバンク２１４４a、２１４４bにより形成された溝（画素に相当する）の中に発光層２１４４が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。尚、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１１０】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０nm（好ましくは４０〜１００nm）とすれば良い。但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１１１】
本実施例では発光層２１４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層２１４６を設けた積層構造のＥＬ層としている。そして、正孔注入層２１４６の上には透明導電膜でなる陽極２１４７が設けられる。本実施例の場合、発光層２１４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１１２】
陽極２１４７まで形成された時点でＥＬ素子２１０５が完成する。なお、ここでいうＥＬ素子２１０５は、画素電極（陰極）２１４３、発光層２１４５、正孔注入層２１４６及び陽極２１４７で形成されたコンデンサを指す。図１７（Ａ）に示すように画素電極２１４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１１３】
ところで、本実施例では、陽極２１４７の上にさらに第２パッシベーション膜２１４８を設けている。第２パッシベーション膜２１４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１１４】
以上のように本願発明のＥＬ表示パネルは図２２のような構造の画素からなる画素部を有し、スイッチング用ＴＦＴと電流制御用ＴＦＴとを有する。そして、本発明の水素化方法を用いて作製されたこれらのＴＦＴはきわめて安定な特性を示し、ＥＬ表示装置において良好な画像表示を可能とする。
【０１１５】
図１６（Ｂ）は自発光層からの光の放射方向が図１６（Ａ）と逆の例を示す。電流制御用ＴＦＴ２６０１は図２（Ｃ）のＣＭＯＳ回路のｐチャネル型ＴＦＴ１６２を用いて形成する。作製プロセスは実施例１を参照すれば良い。本実施例では、画素電極（陽極）２１５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１１６】
そして、絶縁膜でなるバンク２１５１a、２１５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層２１５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層２１５３、アルミニウム合金でなる陰極２１５４が形成される。この場合、陰極２１５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。本実施例の場合、発光層２１５３で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。そして、このようなＥＬ表示素子は実施例７で示す半導体装置に適用することができる。
【０１１７】
［実施例９］
本実施例では、図１７（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図１８に示す。なお、本実施例において、２７０１はスイッチング用ＴＦＴ２７０２のソース配線、２７０３はスイッチング用ＴＦＴ２７０２のゲート配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２７０６、２７０８は電流供給線、２７０７はＥＬ素子とする。
【０１１８】
図１８（Ａ）は、二つの画素間で電流供給線２７０６を共通とした場合の例である。即ち、二つの画素が電流供給線２７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１１９】
また、図１８（Ｂ）は、電流供給線２７０８をゲート配線２７０３と平行に設けた場合の例である。なお、図１８（Ｂ）では電流供給線２７０８とゲート配線２７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線２７０８とゲート配線２７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１２０】
また、図１８（Ｃ）は、図１８（Ｂ）の構造と同様に電流供給線２７０８をゲート配線２７０３と平行に設け、さらに、二つの画素を電流供給線２７０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線２７０８をゲート配線２７０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。図１８（Ｂ）では電流制御用ＴＦＴ２７０４のゲートにかかる電圧を保持するためにコンデンサ２７０５を設ける構造としているが、コンデンサ２７０５を省略することも可能である。
【０１２１】
電流制御用ＴＦＴ２７０４として図１６（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極と重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ２７０５の代わりとして積極的に用いる点に特徴がある。この寄生容量のキャパシタンスは上記ゲート電極とＬＤＤ領域とが重なり合った面積で変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。また、図１８（Ａ）、（Ｂ）、（Ｃ）の構造においても同様にコンデンサ２７０５を省略することは可能である。
【０１２２】
【発明の効果】
本発明を用いることで、同一の基板上に複数の機能回路が形成された半導体装置（ここでは具体的には電気光学装置）において、その機能回路が要求する仕様に応じて適切な性能のＴＦＴを配置することが可能となり、その動作特性や信頼性を大幅に向上させることができる。
【０１２３】
特に、ＬＤＤ領域が設けられたボトムゲート型または逆スタガ型のＴＦＴにおいて、画素部のｎチャネル型ＴＦＴのＬＤＤ領域をｎ--の濃度でかつＬoffのみとして形成することにより、大幅にオフ電流値を低減でき、画素部の低消費電力化に寄与することができる。また、駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域をｎ-の濃度でかつＬovのみとして形成することにより、電流駆動能力を高め、かつ、ホットキャリアによる劣化を防ぎ、オン電流値の劣化を低減することができる。
【０１２４】
また、そのような電気光学装置を表示媒体として有する半導体装置（ここでは具体的に電子機器）の動作性能と信頼性も向上させることができる。
【図面の簡単な説明】
【図１】 画素部、駆動回路の作製工程を示す断面図。
【図２】 画素部、駆動回路の作製工程を示す断面図。
【図３】 画素部、駆動回路の作製工程を示す断面図。
【図４】 画素部、駆動回路の作製工程を示す断面図。
【図５】 ゲート電極とＬＤＤ領域の位置関係を説明する図。
【図６】 アクティブマトリクス型液晶表示装置の断面構造図。
【図７】 アクティブマトリクス型液晶表示装置の斜視図。
【図８】 画素部の上面図。
【図９】 保持容量の構成を示す断面図。
【図１０】 保持容量の構成を示す断面図。
【図１１】 結晶質半導体層の作製工程を示す断面図。
【図１２】 半導体装置の一例を示す図。
【図１３】 半導体装置の一例を示す図。
【図１４】 プロジェクタの一例を示す図。
【図１５】 ＥＬ表示装置の構造を示す上面図及び断面図。
【図１６】 ＥＬ表示装置の画素部の断面図。
【図１７】 ＥＬ表示装置の画素部の上面図と回路図。
【図１８】 ＥＬ表示装置の画素部の回路図の例。
【符号の説明】
１０１ 基板
１０２〜１０４ ゲート電極
１０５ ゲート絶縁膜
１０６ 結晶質シリコン膜
１０７〜１０９ 第１のスペーサ膜
１１０ 第２のスペーサ膜
１５０、３３２ 保護絶縁膜
１５１、３３３ 層間絶縁膜
１５２〜１５４、３３４〜３３６ ソース配線
１５５、１５６、３３７、３３８ ドレイン配線
１５７、３３９ パッシベーション膜
１５８、３４０ 第２の層間絶縁膜
１５９、３４１ 遮光膜
１６０、３４２ 第３の層間絶縁膜
１６１、３４３ 画素電極
Claims (5)
- 同一の基板上に、ｎチャネル型の第１のＴＦＴを有する画素部と、ｎチャネル型の第２のＴＦＴを有する駆動回路とを含む半導体装置の作製方法であって、
前記基板上に、第１のＬＤＤ領域を有する第１の活性層と、前記第１の活性層と前記基板の間に設けられた第１のゲート絶縁膜と、前記第１のゲート絶縁膜と前記基板の間に設けられた第１のゲート電極とを含む前記第１のＴＦＴを形成するとともに、前記第１のＬＤＤ領域に比較してｎ型を付与する不純物元素を高い濃度で含む第２のＬＤＤ領域を有する第２の活性層と、前記第２の活性層と前記基板との間に設けられた第２のゲート絶縁膜と、前記第２のゲート絶縁膜と前記基板との間に設けられた第２のゲート電極とを含む前記第２のＴＦＴを形成する工程と、
少なくとも前記第１のＴＦＴ上に有機樹脂膜を形成する工程と、
前記有機樹脂膜上に、アルミニウム、タンタル、チタンから選ばれた一種または複数種を含む遮光膜を形成する工程と、
陽極酸化法により、前記遮光膜の表面に誘電体膜を形成する工程と、
前記遮光膜及び前記誘電体膜の端部を覆うように、有機樹脂からなるスペーサを形成する工程と、
前記誘電体膜及び前記スペーサを介して一部が前記遮光膜と重なるように、前記第１のＴＦＴに電気的に接続する画素電極を形成する工程とを有し、
前記第１のＬＤＤ領域は、前記第１のゲート電極と重ならないように配置され、
前記第２のＬＤＤ領域は、前記第２のゲート電極と重なるように配置されることを特徴とする半導体装置の作製方法。 - 同一の基板上に、ｎチャネル型の第１のＴＦＴを有する画素部と、ｎチャネル型の第２のＴＦＴを有する駆動回路とを含む半導体装置の作製方法であって、
前記基板上に、第１のＬＤＤ領域を有する第１の活性層と、前記第１の活性層と前記基板の間に設けられた第１のゲート絶縁膜と、前記第１のゲート絶縁膜と前記基板の間に設けられた第１のゲート電極とを含む前記第１のＴＦＴを形成するとともに、前記第１のＬＤＤ領域に比較してｎ型を付与する不純物元素を高い濃度で含む第２のＬＤＤ領域を有する第２の活性層と、前記第２の活性層と前記基板との間に設けられた第２のゲート絶縁膜と、前記第２のゲート絶縁膜と前記基板との間に設けられた第２のゲート電極とを含む前記第２のＴＦＴを形成する工程と、
少なくとも前記第１のＴＦＴ上に有機樹脂膜を形成する工程と、
前記有機樹脂膜上に、アルミニウム、タンタル、チタンから選ばれた一種または複数種を含む遮光膜を形成する工程と、
前記遮光膜の端部を覆うように、有機樹脂からなるスペーサを形成する工程と、
陽極酸化法により、露出された前記遮光膜の表面に誘電体膜を形成する工程と、
前記誘電体膜または前記スペーサを介して一部が前記遮光膜と重なるように、前記第１のＴＦＴに電気的に接続する画素電極を形成する工程とを有し、
前記第１のＬＤＤ領域は、前記第１のゲート電極と重ならないように配置され、
前記第２のＬＤＤ領域は、前記第２のゲート電極と重なるように配置されることを特徴とする半導体装置の作製方法。 - 請求項１または請求項２において、
前記有機樹脂膜と前記遮光膜との間に、窒化シリコン、酸化シリコン、または窒化酸化シリコンからなる絶縁膜を形成する工程をさらに有することを特徴とする半導体装置の作製方法。 - 同一の基板上に、ｎチャネル型の第１のＴＦＴを有する画素部と、ｎチャネル型の第２のＴＦＴを有する駆動回路とを含む半導体装置の作製方法であって、
前記基板上に、第１のＬＤＤ領域を有する第１の活性層と、前記第１の活性層と前記基板の間に設けられた第１のゲート絶縁膜と、前記第１のゲート絶縁膜と前記基板の間に設けられた第１のゲート電極とを含む前記第１のＴＦＴを形成するとともに、前記第１のＬＤＤ領域に比較してｎ型を付与する不純物元素を高い濃度で含む第２のＬＤＤ領域を有する第２の活性層と、前記第２の活性層と前記基板との間に設けられた第２のゲート絶縁膜と、前記第２のゲート絶縁膜と前記基板との間に設けられた第２のゲート電極とを含む前記第２のＴＦＴを形成する工程と、
少なくとも前記第１のＴＦＴ上に有機樹脂膜を形成する工程と、
前記有機樹脂膜上に、窒化シリコン、酸化シリコン、または窒化酸化シリコンからなる絶縁膜を形成する工程と、
前記絶縁膜上に、アルミニウム、タンタル、チタンから選ばれた一種または複数種を含む遮光膜を形成する工程と、
前記絶縁膜のうち、前記遮光膜と重ならない領域を除去した後、陽極酸化法により、前記遮光膜の表面に誘電体膜を形成する工程と、
前記遮光膜及び前記誘電体膜の端部を覆うように、有機樹脂からなるスペーサを形成する工程と、
前記誘電体膜及び前記スペーサを介して一部が前記遮光膜と重なるように、前記第１のＴＦＴに電気的に接続する画素電極を形成する工程とを有し、
前記第１のＬＤＤ領域は、前記第１のゲート電極と重ならないように配置され、
前記第２のＬＤＤ領域は、前記第２のゲート電極と重なるように配置されることを特徴とする半導体装置の作製方法。 - 同一の基板上に、ｎチャネル型の第１のＴＦＴを有する画素部と、ｎチャネル型の第２のＴＦＴを有する駆動回路とを含む半導体装置の作製方法であって、
前記基板上に、第１のＬＤＤ領域を有する第１の活性層と、前記第１の活性層と前記基板の間に設けられた第１のゲート絶縁膜と、前記第１のゲート絶縁膜と前記基板の間に設けられた第１のゲート電極とを含む前記第１のＴＦＴを形成するとともに、前記第１のＬＤＤ領域に比較してｎ型を付与する不純物元素を高い濃度で含む第２のＬＤＤ領域を有する第２の活性層と、前記第２の活性層と前記基板との間に設けられた第２のゲート絶縁膜と、前記第２のゲート絶縁膜と前記基板との間に設けられた第２のゲート電極とを含む前記第２のＴＦＴを形成する工程と、
少なくとも前記第１のＴＦＴ上に有機樹脂膜を形成する工程と、
前記有機樹脂膜上に、窒化シリコン、酸化シリコン、または窒化酸化シリコンからなる絶縁膜を形成する工程と、
前記絶縁膜上に、アルミニウム、タンタル、チタンから選ばれた一種または複数種を含む遮光膜を形成する工程と、
前記絶縁膜のうち、前記遮光膜と重ならない領域を除去した後、前記遮光膜の端部を覆うように、有機樹脂からなるスペーサを形成する工程と、
陽極酸化法により、露出された前記遮光膜の表面に誘電体膜を形成する工程と、
前記誘電体膜または前記スペーサを介して一部が前記遮光膜と重なるように、前記第１のＴＦＴに電気的に接続する画素電極を形成する工程とを有し、
前記第１のＬＤＤ領域は、前記第１のゲート電極と重ならないように配置され、
前記第２のＬＤＤ領域は、前記第２のゲート電極と重なるように配置されることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000081378A JP4801238B2 (ja) | 1999-03-23 | 2000-03-23 | 半導体装置の作製方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-78715 | 1999-03-23 | ||
| JP7871599 | 1999-03-23 | ||
| JP1999078715 | 1999-03-23 | ||
| JP2000081378A JP4801238B2 (ja) | 1999-03-23 | 2000-03-23 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000340801A JP2000340801A (ja) | 2000-12-08 |
| JP4801238B2 true JP4801238B2 (ja) | 2011-10-26 |
Family
ID=26419766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000081378A Expired - Fee Related JP4801238B2 (ja) | 1999-03-23 | 2000-03-23 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4801238B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4112168B2 (ja) * | 2000-12-11 | 2008-07-02 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| JP3969698B2 (ja) | 2001-05-21 | 2007-09-05 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| US20020197393A1 (en) | 2001-06-08 | 2002-12-26 | Hideaki Kuwabara | Process of manufacturing luminescent device |
| KR100543478B1 (ko) * | 2002-12-31 | 2006-01-20 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| JP4877865B2 (ja) * | 2004-03-26 | 2012-02-15 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法及び表示装置の作製方法 |
| KR100731750B1 (ko) | 2005-06-23 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 이를 이용한 유기전계발광표시장치의제조방법 |
| KR20070013132A (ko) | 2005-07-25 | 2007-01-30 | 삼성전자주식회사 | 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법 |
| JP4993292B2 (ja) * | 2007-07-18 | 2012-08-08 | カシオ計算機株式会社 | 表示パネル及びその製造方法 |
| JP2010056541A (ja) * | 2008-07-31 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR20190141791A (ko) * | 2009-07-31 | 2019-12-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| CN104992980B (zh) * | 2009-10-16 | 2018-11-20 | 株式会社半导体能源研究所 | 逻辑电路和半导体器件 |
| KR102430573B1 (ko) * | 2015-05-14 | 2022-08-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함한 백플레인 기판 |
-
2000
- 2000-03-23 JP JP2000081378A patent/JP4801238B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000340801A (ja) | 2000-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6563051B2 (ja) | 表示装置 | |
| US6281552B1 (en) | Thin film transistors having ldd regions | |
| US6579736B2 (en) | Semiconductor device and method of manufacturing thereof | |
| JP4549475B2 (ja) | 半導体装置、電子機器、および半導体装置の作製方法 | |
| JP4536187B2 (ja) | 半導体装置およびその作製方法 | |
| JP4801238B2 (ja) | 半導体装置の作製方法 | |
| JP4850326B2 (ja) | 半導体装置の作製方法 | |
| JP5105690B2 (ja) | 半導体装置の作製方法 | |
| JP4357672B2 (ja) | 露光装置および露光方法および半導体装置の作製方法 | |
| JP3859915B2 (ja) | 半導体装置の作製方法 | |
| JP4896286B2 (ja) | 半導体装置の作製方法 | |
| JP2000252473A (ja) | 配線およびその作製方法、半導体装置およびその作製方法 | |
| JP4493778B2 (ja) | 半導体装置の作製方法 | |
| JP4776773B2 (ja) | 半導体装置の作製方法 | |
| JP4463374B2 (ja) | 半導体装置の作製方法 | |
| JP4536202B2 (ja) | 半導体装置およびその作製方法、並びに電子機器 | |
| JP4700510B2 (ja) | 半導体装置の作製方法 | |
| JP4527070B2 (ja) | 半導体装置およびその作製方法、並びに電子機器 | |
| JP2000332256A (ja) | 半導体装置の作製方法 | |
| JP4527069B2 (ja) | 表示装置 | |
| KR100775130B1 (ko) | 반도체장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070313 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110805 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |