JP2007242895A - 薄膜トランジスタ装置及びその製造方法 - Google Patents

薄膜トランジスタ装置及びその製造方法 Download PDF

Info

Publication number
JP2007242895A
JP2007242895A JP2006063368A JP2006063368A JP2007242895A JP 2007242895 A JP2007242895 A JP 2007242895A JP 2006063368 A JP2006063368 A JP 2006063368A JP 2006063368 A JP2006063368 A JP 2006063368A JP 2007242895 A JP2007242895 A JP 2007242895A
Authority
JP
Japan
Prior art keywords
insulating layer
film transistor
thin film
interlayer insulating
transistor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006063368A
Other languages
English (en)
Other versions
JP2007242895A5 (ja
Inventor
Kazushi Nagata
一志 永田
Takao Sakamoto
孝雄 坂本
Naoki Nakagawa
直紀 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006063368A priority Critical patent/JP2007242895A/ja
Priority to TW096104775A priority patent/TW200735374A/zh
Priority to US11/673,773 priority patent/US7541646B2/en
Priority to KR1020070021809A priority patent/KR100879039B1/ko
Priority to CNA2007100857289A priority patent/CN101034718A/zh
Publication of JP2007242895A publication Critical patent/JP2007242895A/ja
Publication of JP2007242895A5 publication Critical patent/JP2007242895A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】
薄膜トランジスタの性能のばらつきの低減を図ることができる薄膜トランジスタ装置及びその製造方法を提供すること。
【解決手段】
本発明にかかる薄膜トランジスタ装置は、絶縁基板上１にソース領域２ａ、ドレイン領域２ｂ及びチャネル領域２ｃを含むシリコン層２と、ゲート絶縁層３と、ゲート電極４とを有する薄膜トランジスタと、薄膜トランジスタを覆う層間絶縁層５と、層間絶縁層５に設けられたコンタクトホール６を介して、ソース領域２ａ、ドレイン領域２ｂ及びゲート電極４に電気的に接続された配線７とを備えた薄膜トランジスタ装置である。配線７及び層間絶縁層５を覆い、配線７及び層間絶縁層５の表面凹凸を緩和する第一の上部絶縁層８ａと、第一の上部絶縁層８ａを覆う第二の上部絶縁層８ｂとを備え、第二の上部絶縁層８ｂの水素拡散係数が第一の上部絶縁層８ａの水素拡散係数より小さいことを特徴とするものである。
【選択図】 図１

Description

本発明は、薄膜トランジスタ装置及びその製造方法に関する。
近年の高度情報化社会の本格的な進展やマルチメディアシステムの急速な普及に伴い、液晶表示装置（Liquid Crystal Display）や有機ＥＬ（Electro Luminescence）表示装置などの重要性はますます増大している。これらの表示装置の画素や周辺回路駆動用のトランジスタとしては、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が多く使用されている。
このＴＦＴには、大別して、アモルファスシリコンＴＦＴと多結晶シリコンＴＦＴの２種類がある。多結晶シリコンはアモルファスシリコンに比べ、キャリア移動度が２桁程度も大きいため、ＴＦＴの性能を向上させることができる。他方、多結晶シリコンの製造には、約１０００℃もの高温を要し、絶縁基板としてガラス基板でなく石英ガラス基板を使用する必要があるため、製造コストに難点があった。しかし、低温プロセスの開発により、上記問題を解決した低温多結晶シリコンＴＦＴが登場し、表示装置の大型化や高精細化に大きく寄与している。
低温多結晶シリコンＴＦＴは、一般に、絶縁基板上にソース領域、ドレイン領域及びチャネル領域を含むシリコン層、シリコン層上にゲート絶縁層、ゲート絶縁層上にゲート電極を備えている。また、ゲート電極上にはゲート電極及びゲート絶縁層を覆う層間絶縁層があり、層間絶縁層及びその下層のゲート絶縁層を貫くコンタクトホールを介してソース領域、ドレイン領域およびゲート電極に接続する配線が設けられている。さらに、この配線上には配線及び層間絶縁層を覆う上部絶縁層が設けられている。
上記の絶縁基板として一般的に使用されるのはガラスであり、この制約から低温多結晶シリコンＴＦＴの形成はガラスの歪点である約６００℃以下の低温で行う必要がある。しかし、このような低温のプロセスでは、シリコン層内部や、シリコン層とゲート絶縁層や絶縁基板との界面にシリコン結合の欠陥であるダングリングボンドを生じやすい。このダングリングボンドは、特許文献１〜３に示されるように、水素の拡散を抑止する膜が上層に存在する状態で、比較的高温の熱処理いわゆる水素化処理を行うことにより、ＴＦＴを構成する膜中の水素と結合し、解消される。
特開昭６０−１３６２５９号公報 特開昭６１−４６０６９号公報 特開平７−７８９９７号公報
上記の上部絶縁層は、水素の拡散を抑止する膜としての役割も担っている。そのため、上部絶縁層には、プラズマＣＶＤ（Chemical Vapor Deposition）によるシリコン窒化膜等が使用されている。ところで、このプラズマＣＶＤ膜は、配線の段差及び層間絶縁層の表面に存在する多くの凹凸をカバーしているため、これらの段差・凹凸部において、応力集中による亀裂及びカバレッジ不良を起こしやすい。この亀裂やカバレッジ不良が発生すると、熱処理時に、そこから水素が散逸し、その周辺の水素濃度が局部的に低下する。そのため、熱処理後の薄膜トランジスタ構造内のダングリングボンド密度が不均一になり、薄膜トランジスタの閾値電圧やキャリア移動度等の性能がばらつくという問題点があった。
本発明は、上記のような問題点を解決するためになされたものであり、薄膜トランジスタの性能のばらつきの低減を図ることができる薄膜トランジスタ装置及びその製造方法を提供することを目的とする。
本発明にかかる薄膜トランジスタ装置は、絶縁基板上にソース領域、ドレイン領域及びチャネル領域を含むシリコン層と、ゲート絶縁層と、ゲート電極とを有する薄膜トランジスタと、前記薄膜トランジスタを覆う層間絶縁層と、前記層間絶縁層に設けられたコンタクトホールを介して、前記ソース領域、ドレイン領域及び前記ゲート電極に電気的に接続された配線とを備えた薄膜トランジスタ装置であって、前記配線及び層間絶縁層を覆い、前記配線の段差及び層間絶縁層の表面凹凸を緩和する第一の上部絶縁層と、前記第一の上部絶縁層を覆う第二の上部絶縁層とを備え、第二の上部絶縁層の水素拡散係数が第一の上部絶縁層の水素拡散係数より小さいことを特徴とするものである。
本発明にかかる薄膜トランジスタ装置の製造方法は、絶縁基板上にソース領域、ドレイン領域及びチャネル領域を含むシリコン層と、ゲート絶縁層と、ゲート電極とを有する薄膜トランジスタを形成する工程と、前記薄膜トランジスタ上に層間絶縁層を形成する工程と、前記層間絶縁層にコンタクトホールを開口して、前記ソース領域、ドレイン領域及び前記ゲート電極に接続する配線を形成する工程と、前記配線及び層間絶縁層上に第一の上部絶縁層を形成し、前記配線の段差及び層間絶縁層の表面凹凸を緩和するように平坦化処理する工程と、前記第一の上部絶縁層上に前記第一の上部絶縁層より水素拡散係数が小さい第二の上部絶縁層を形成する工程とを備えたものである。
本発明にかかる他の薄膜トランジスタ装置は、絶縁基板上にソース領域、ドレイン領域及びチャネル領域を含むシリコン層と、ゲート絶縁層と、ゲート電極とを有する薄膜トランジスタを備える薄膜トランジスタ装置であって、前記薄膜トランジスタを覆い、前記薄膜トランジスタの表面凹凸を緩和する第一の層間絶縁層と、前記第一の層間絶縁層を覆う第二の層間絶縁層とを備え、第二の層間絶縁層の水素拡散係数が第一の層間絶縁層の水素拡散係数より小さいことを特徴とするものである。
本発明にかかる他の薄膜トランジスタ装置の製造方法は、絶縁基板上にソース領域、ドレイン領域及びチャネル領域を含むシリコン層と、ゲート絶縁層と、ゲート電極とを有する薄膜トランジスタを形成する工程と、前記薄膜トランジスタ上に第一の層間絶縁層を形成し、前記薄膜トランジスタの表面凹凸を緩和するように平坦化処理する工程と、前記第一の層間絶縁層上に前記第一の層間絶縁層より水素拡散係数が小さい第二の層間絶縁層を形成する工程とを備えたものである。
本発明により、薄膜トランジスタの性能のばらつきの低減を図ることができる薄膜トランジスタ装置及びその製造方法を提供することができる。
以下に、本発明の実施の形態について説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、省略及び簡略化されている。
発明の実施の形態１．
図１を用いて、本発明の実施の形態１にかかる薄膜トランジスタ装置及びその製造方法について説明する。図１（ｃ）は実施の形態１にかかる薄膜トランジスタ装置の断面図である。実施の形態１にかかる薄膜トランジスタは、液晶表示装置、有機ＥＬ表示装置等のアクティブマトリクス型表示装置に用いることができる。
実施の形態１にかかる薄膜トランジスタ装置は、図１（ｃ）に示すように、絶縁基板１、シリコン層２、ゲート絶縁層３、ゲート電極４、層間絶縁層５、コンタクトホール６、配線７、第一の上部絶縁層８ａ、第二の上部絶縁層８ｂを有している。
絶縁基板１としては、一般に、ガラス基板が用いられるが、石英ガラス基板及びこれらの基板上に一層以上の保護絶縁層を有する基板も用いることができる。さらに、金属基板上に一層以上の保護絶縁層を有する基板を用いることもできる。
絶縁基板１上には、ソース領域２ａ、ドレイン領域２ｂ及びチャネル領域２ｃを含むシリコン層２が形成されている。絶縁基板１とシリコン層２との段差を緩和するために、このシリコン膜２の端面はテーパー形状であることが望ましい。シリコン層２としては、多結晶シリコンの他、アモルファスシリコンを用いることもできる。
シリコン層２上には、ゲート絶縁層３が形成されている。ゲート絶縁層３には、シリコン層２との界面で、電子や正孔のトラップ準位をつくらないことが要求される。また、いわゆる水素化処理の際に、できる限り多くのダングリングボンドを解消するために、このゲート絶縁層３は、水素を多く含んでいることが望ましい。具体的には、ＣＶＤ法によるシリコン酸化膜やシリコン層２の熱酸化膜を用いることができる。
ゲート絶縁層３上には、ゲート電極４が形成されている。このゲート絶縁層３上とゲート電極４との段差を緩和するために、ゲート電極４の端面もテーパー形状を持たせることが望ましい。ゲート電極４には、当然のことながら、低抵抗であることが要求される。そのため、ゲート電極４としては、Ａｌ、Ｃｕ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ等が考えられる。また、ゲート電極４が水素の拡散を抑制できれば、いわゆる水素化処理時に、水素がゲート電極４から散逸することを防止できるため、ダングリングボンドを効果的に解消することができる。従って、ゲート電極４は、水素の拡散係数がゲート絶縁層３よりも小さいバリアメタルＴｉＮ、ＴａＮ、ＭｏＮ、ＮｂＮ、ＷＮ、ＶＮ、ＺｒＮ、ＨｆＮ膜の少なくとも一つを備える多層膜であることが望ましい。
ゲート電極４上には、ゲート電極４及びゲート絶縁層３を覆う層間絶縁層５が形成されている。この層間絶縁層５には、その上に形成されている配線７との間の電気的絶縁性、配線７とゲート電極４との間の寄生容量の低減などが要求される。また、いわゆる水素化処理時の水素の供給源としての役割も期待される。従って、層間絶縁層５としては、水素含有量の多いシリコン酸化膜等が望ましい。
層間絶縁層５及びその下のゲート絶縁層３を貫くコンタクトホール６を介して、ソース領域２ａ、ドレイン領域２ｂ及びゲート電極４に接続する配線７が形成されている。この配線７としては、Ａｌ、Ｃｕ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ等が考えられる。また、配線７は、ゲート電極４と同様の理由から、水素の拡散を抑制する効果のあるバリアメタルＴｉＮ、ＴａＮ、ＭｏＮ、ＮｂＮ、ＷＮ、ＶＮ、ＺｒＮ、ＨｆＮ膜の少なくとも一つを備える多層膜であることが望ましい。
配線７及び層間絶縁層５上には、第一の上部絶縁層８ａが形成されている。この第一の上部絶縁層８ａは配線７及び層間絶縁層５の表面凹凸の勾配を緩和し、この第一の上部絶縁層８ａの表面上に形成される第二の上部絶縁層８ｂの亀裂やカバレッジ不良を解消するための膜である。ここで、表面凹凸の勾配は、絶縁基板１の主面を基準とする。また、緩和するとは、第一の上部絶縁層８ａの表面凹凸の勾配が、対応する配線７及び層間絶縁層５の表面凹凸の勾配より小さくなることをいう。また、別の観点からすると、第一の上部絶縁層８ａの表面凹凸の勾配は、少なくとも９０度以下、好ましくは４５度以下になるように平坦化されている。第一の上部絶縁層８ａは、配線７及び層間絶縁層５の表面凹凸の勾配を緩和する機能を有する限り、単層膜であるか多層膜であるかを問わない。また、いわゆる水素化処理時の水素の供給源としての役割も期待される。従って、第一の上部絶縁層８ａとしては水素含有量の多いシリコン酸化膜系等が望ましい。
第一の上部絶縁層８ａ上には、第二の上部絶縁層８ｂが形成されている。この第二の上部絶縁層８ｂには、水素の拡散を抑止する効果が要求される。従って、第二の上部絶縁層８ｂとしては、シリコン窒化膜又はシリコン酸化窒化膜が望ましい。なお、第二の上部絶縁層８ｂは、水素の拡散を抑止する効果を有する限り、単層膜であるか多層膜であるかを問わない。
次に、図１（ａ）〜（ｃ）を用いて、実施の形態１にかかる薄膜トランジスタ装置の製造方法について説明する。図１（ａ）〜（ｃ）は、各工程における薄膜トランジスタ装置の断面図である。図１（ａ）に示すように、絶縁基板１上に、減圧ＣＶＤ又はプラズマＣＶＤにより、シリコン層２を堆積する。このとき、シリコン層２はアモルファスであるため、レーザーアニール又は熱アニールにより多結晶化する。必要であれば、アニール前に脱水素処理を行う。シリコン層２上には、ＣＶＤ又は熱酸化を用い、シリコン酸化膜のゲート絶縁層３を形成する。ゲート絶縁層３上には、Ａｌ、Ｍｏ等の金属スパッタリングによりゲート電極４を形成する。上述の通り、ゲート電極４は水素の拡散係数がゲート絶縁層３よりも小さいバリアメタルＴｉＮ、ＴａＮ、ＭｏＮ等の少なくとも一つを備える多層膜であることが望ましい。
図１（ｂ）に示すように、ゲート電極４及びゲート絶縁層３上に、プラズマＣＶＤにより、シリコン酸化膜等の層間絶縁層５を形成する。層間絶縁層５及びその下のゲート絶縁層３を貫くコンタクトホール６を開口後、Ａｌ、Ｍｏ等の金属スパッタリングにより配線７を形成する。上述の通り、配線７は水素の拡散を抑えるバリアメタルＴｉＮ、ＴａＮ、ＭｏＮ等の少なくとも一つを備える多層膜であることが望ましい。
図１（ｃ）に示すように、配線７及び層間絶縁層５上には、第一の上部絶縁層８ａが形成されている。第一の上部絶縁層８ａとしては、いわゆる水素化処理時の水素供給源としての役割も期待される水素含有量の多いシリコン酸化膜系等が望ましい。この第一の上部絶縁層８ａの製造方法としては、スピンコーティングやスリットコーティング等を用いる方法が考えられる。コーティングは層間絶縁層５の凹凸や配線７の段差の平坦化に特に効果的である。以下に、コーティングの代表的な４つの方法について説明する。
第一の方法は、プラズマＣＶＤ等の低温ＣＶＤ膜を形成後、表面に有機ＳＯＤ又は有機ＳＯＧ膜をコーティングして表面を平坦化し、エッチバックにより、平坦な表面形状をＣＶＤ膜に転写する方法である。このＣＶＤ膜としては、ＴＥＯＳ（Tetra Ethoxy Ortho Silicate）を材料ガスとして用いるＣＶＤシリコン酸化膜が望ましい。
第二の方法は、有機ＳＯＤ又は有機ＳＯＧ膜をコーティングして、エッチバックせずに使用する方法である。この有機ＳＯＤ又は有機ＳＯＧの材料として、メチルシルセスキオサン（ＭＳＱ）系が望ましい。このＭＳＱ系の材料としてはＯＣＤＴ−９、ＯＣＤＴ−３９（東京応化工業社）及びＨＳＧ−Ｒ７、ＨＳＧ−ＲＺ２５（日立化成工業社）が挙げられる。
第三の方法は、無機ＳＯＤ又は無機ＳＯＧ膜をコーティングする方法である。この無機ＳＯＤ又は無機ＳＯＧの材料として、ハイドロジェンシルセスキオサン（ＨＳＱ）系が望ましい。このＨＳＱ系としてはＦＯｘ−１２〜１５（ダウコーニング社）及びＯＣＤＴ−１２、ＯＣＤＴ−３２（東京応化工業社）が挙げられる。
第四の方法は、後の工程であるいわゆる水素化処理に耐え得る４００℃以上の高耐熱性を有する有機樹脂をコーティングする方法である。この高耐熱性の有機樹脂材料としては、ＳｉＬＫ（ダウ・ケミカル杜）及びＦＬＡＲＥ（ハネウエルエレクトロニックマテリアルズ社）が挙げられる。
第一の上部絶縁層８ａ上には、プラズマＣＶＤにより、シリコン窒化膜又はシリコン酸化窒化膜の第二の上部絶縁層８ｂを形成する。この第二の上部絶縁層８ｂは、平坦な第一の上部絶縁層８ａの表面上に形成されるため、亀裂やカバレッジ不良の無い層となる。また、第二の上部絶縁層８ｂの水素拡散係数が第一の上部絶縁層８ａよりも小さいため、いわゆる水素化処理時に、下層膜中に含まれる水素がＴＦＴ構造外へ散逸することを効果的に抑止でき、シリコン層２内部及びシリコン層２とゲート絶縁層３の界面及びシリコン層２と絶縁基板１の界面に存在するダングリングボンドを、従来よりも均一かつ効果的に消滅させることができる。いわゆる水素化処理は、２００℃〜６００℃で行うことができるが、特に、３５０℃〜５００℃で行うことが望ましい。２００℃以下では水素の拡散が不十分であり、他方、ガラスの歪点が約６００℃だからである。
発明の実施の形態２．
図２を用いて、本発明の実施の形態２にかかる薄膜トランジスタ装置及びその製造方法について説明する。図２（ｃ）は実施の形態２にかかる薄膜トランジスタ装置の断面図である。図２においては、図１と同一の構成要素には同一の符号を付している。図２は図１と同一の構成要素のみからなるため、構成についての説明は省略する。実施の形態１との相違点は、第一の上部絶縁層８ａ及び第二の上部絶縁層８ｂの表面全体が、絶縁基板１と並行となるように、平坦かつ平滑である点である。実施の形態２にかかる薄膜トランジスタも、液晶表示装置、有機ＥＬ表示装置等のアクティブマトリクス型表示装置に用いることができる。
図２（ａ）〜（ｃ）は実施の形態２にかかる薄膜トランジスタ装置の製造方法の工程図であり、各工程における薄膜トランジスタ装置の断面図である。配線７までの工程は実施の形態１と同じである。従って、図２（ａ）、２（ｂ）は図１（ａ）、１（ｂ）と同じであり、説明を省略する。
図２（ｃ）に示すように、配線７上には、プラズマＣＶＤ等の低温ＣＶＤにより、第一の上部絶縁層８ａを形成する。第一の上部絶縁層８ａとしては、いわゆる水素化処理時の水素供給源としての役割も期待される水素含有量の多いシリコン酸化膜系等が望ましい。もちろん、第一の上部絶縁層８ａを実施の形態１と同様に形成してもよい。そのため、第一の上部絶縁層８ａとしてＭＳＱ系有機膜、ＨＳＱ系無機膜等を用いることもできる。
この第一の上部絶縁層８ａは、化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）により、表面全体が絶縁基板１と並行となるように、平坦かつ平滑にされる。ＣＭＰ処理を行う場合、この第一の上部絶縁層８ａの材質に最適なスラリー（砥粒）を選択することに留意する。層間絶縁層５の凹凸及び配線７の段差に対し、この第一の上部絶縁層８ａの表面全体を平坦かつ平滑にすることにより、その上の第二の上部絶縁層８ｂの表面も平坦かつ平滑な膜とすることができる。
本発明にかかる薄膜トランジスタ装置をアクティブマトリクス型表示装置に利用するとき、第二の上部絶縁層８ｂの表面を平坦かつ平滑にすることが、その上に形成する画素電極の表面を平坦かつ平滑にするために極めて重要となる。従って、第一の上部絶縁層８ａの表面粗さは１００μｍ２領域のＲＭＳ（Root Mean Square）値で５０ｎｍ以下とすることが望ましい。なお、この第二の上部絶縁層８ｂの表面を平坦かつ平滑にするためには、この第二の上部絶縁層８ｂをＣＭＰ処理することもできる。このとき、第一の上部絶縁層８ａは図１の実施例で示すような膜であっても良い。
第一の上部絶縁層８ａ上には、プラズマＣＶＤにより、シリコン窒化膜又はシリコン酸化窒化膜の第二の上部絶縁層８ｂを形成する。この第二の上部絶縁層８ｂは、平坦な第一の上部絶縁層８ａの表面上に形成されるため、亀裂やカバレッジ不良の無い層となる。また、第二の上部絶縁層８ｂの水素拡散係数が第一の上部絶縁層８ａよりも小さいため、いわゆる水素化処理時に、下層膜中に含まれる水素がＴＦＴ構造外へ散逸することを効果的に抑止でき、シリコン層２内部及びシリコン層２とゲート絶縁層３の界面及びシリコン層２と絶縁基板１の界面に存在するダングリングボンドを、従来よりも均一かつ効果的に消滅させることができる。いわゆる水素化処理は、２００℃〜６００℃で行うことができるが、特に、３５０℃〜５００℃で行うことが望ましい。２００℃以下では水素の拡散が不十分であり、他方、ガラスの歪点が約６００℃だからである。
発明の実施の形態３．
図３を用いて、本発明の実施の形態３にかかる薄膜トランジスタ装置及びその製造方法について説明する。図３（ｃ）は本発明の形態にかかる薄膜トランジスタ装置の断面図である。図３においては、図１と同一の構成要素には同一の符号を付しているため、説明を省略する。実施の形態１及び２との相違点は、実施の形態１及び２では、配線上の上部絶縁層が担っている機能を、この発明の実施の形態３では、層間絶縁層が担っている点である。すなわち、実施の形態３にかかる薄膜トランジスタ装置は、図３（ｃ）に示すように、図１及び２に示す層間絶縁層５に代わり、第一の層間絶縁層５ａ及び第二の層間絶縁層５ｂ有す。実施の形態３にかかる薄膜トランジスタも、液晶表示装置、有機ＥＬ表示装置等のアクティブマトリクス型表示装置に用いることができる。
ゲート電極４及びゲート絶縁層３上には、第一の層間絶縁層５ａが形成されている。この第一の上部絶縁層５ａはゲート電極４及びゲート絶縁層３の表面凹凸の勾配を緩和し、この第一の層間絶縁層５ａの表面上に形成される第二の層間絶縁層５ｂの亀裂やカバレッジ不良を解消するための膜である。ここで、表面凹凸の勾配は、絶縁基板１の主面を基準とする。また、緩和するとは、第一の層間絶縁層５ａの表面凹凸の勾配が、対応するゲート電極４及びゲート絶縁層３の表面凹凸の勾配より小さくなることをいう。なお、第一の層間絶縁層５ａは、ゲート電極４及びゲート絶縁層３の表面凹凸の勾配を緩和する機能を有する限り、単層膜であるか多層膜であるかを問わない。また、いわゆる水素化処理時の水素の供給源としての役割も期待される。従って、第一の層間絶縁層５ａとしては水素含有量の多いシリコン酸化膜系等が望ましい。
第一の層間絶縁層５ａ上には、第二の層間絶縁層５ｂが形成されている。この第二の層間絶縁層５ｂには、水素の拡散を抑止する効果が要求される。従って、第二の層間絶縁層５ｂとしては、第一の層間絶縁層５ａよりも水素拡散係数が小さいシリコン窒化膜又はシリコン酸化窒化膜が望ましい。なお、第二の層間絶縁層５ｂは、水素の拡散を抑止する効果を有する限り、単層膜であるか多層膜であるかを問わない。
図３（ａ）〜（ｃ）は実施の形態３にかかる薄膜トランジスタ装置の製造方法の工程図であり、各工程における薄膜トランジスタ装置の断面図である。図３（ａ）に示すゲート電極４形成までの工程は、図１（ａ）、図２（ａ）と同じであるため、説明を省略する。次に、図３（ｂ）に示すように、ゲート電極４形成後の基板上に、第一の層間絶縁層５ａを形成する。この第一の層間絶縁層５ａを平坦な膜にするためには、次の４つの方法が望ましい。
第一の方法は、プラズマＣＶＤ等の低温ＣＶＤ膜を形成後、表面に有機ＳＯＤ又は有機ＳＯＧ膜をコーティングして表面を平坦化し、エッチバックにより、平坦な表面形状をＣＶＤ膜に転写する方法である。このＣＶＤ膜としては、ＴＥＯＳを材料ガスとして用いるＣＶＤシリコン酸化膜が望ましい。
第二の方法は、有機ＳＯＤ又は有機ＳＯＧ膜をコーティングして、エッチバックせずに使用する方法である。この有機ＳＯＤ又は有機ＳＯＧの材料として、メチルシルセスキオサン（ＭＳＱ）系が望ましい。このＭＳＱ系の材料としてはＯＣＤＴ−９（東京応化工業社）、ＯＣＤＴ−３９（東京応化工業社）、ＨＳＧ−Ｒ７（日立化成工業社）、ＨＳＧ−ＲＺ２５（日立化成工業社）が挙げられる。
第三の方法は、無機ＳＯＤ又は無機ＳＯＧ膜をコーティングする方法である。この無機ＳＯＤ又は無機ＳＯＧの材料として、ハイドロジェンシルセスキオサン（ＨＳＱ）系が望ましい。このＨＳＱ系としてはＦＯｘ−１２〜１５（ダウコーニング社）、ＯＣＤＴ−１２（東京応化工業社）、ＯＣＤＴ−３２（東京応化工業社）が挙げられる。
第四の方法は、後の工程であるいわゆる水素化処理に耐え得る４００℃以上の高耐熱性を有する有機樹脂をコーティングする方法である。この高耐熱性の有機樹脂材料としては、ＳｉＬＫ（ダウ・ケミカル杜）やＦＬＡＲＥ（ハネウエルエレクトロニックマテリアルズ社）が挙げられる。
第一の層間絶縁層５ａ上には、プラズマＣＶＤにより、シリコン窒化膜又はシリコン酸化窒化膜の第二の層間絶縁層５ｂを形成する。この第二の層間絶縁層５ｂは、平坦な第一の層間絶縁層５ａの表面上に形成されるため、亀裂やカバレッジ不良の無い層となる。また、第二の層間絶縁層５ｂの水素拡散係数が第一の層間絶縁層５ａよりも小さいため、コンタクトホール６を開口するより前の熱処理で、下層膜中に含まれる水素がＴＦＴ構造外へ散逸することを効果的に抑止でき、シリコン層２内部及びシリコン層２とゲート絶縁層３の界面及びシリコン層２と絶縁基板１の界面に存在するダングリングボンドを、均一に減少させることができる。
図３（ｃ）に示すように、第一の層間絶縁層５ａ及び第二の層間絶縁層５ｂ及びその下のゲート絶縁層３を貫くコンタクトホール６を開口後、スパッタリングにより、ＴｉＮ、ＴａＮ、ＭｏＮ、ＮｂＮ、ＷＮ、ＶＮ、ＺｒＮ、ＨｆＮ膜の少なくとも一つを含む多層膜の配線７を形成する。この配線７が水素の拡散を抑制する機能を有し、かつ、水素の拡散を抑制する第二の層間絶縁層５ｂに亀裂やカバレッジ不良が無いため、いわゆる水素化処理時に、下層膜中に含まれる水素がＴＦＴ構造外へ散逸することを効果的に抑止できる。そのため、シリコン層２内部及びシリコン層２とゲート絶縁層３の界面及びシリコン層２と絶縁基板１の界面に存在するダングリングボンドを、従来よりも均一かつ効果的に消滅させることができる。いわゆる水素化処理は、２００℃〜６００℃で行うことができるが、特に、３５０℃〜５００℃で行うことが望ましい。２００℃以下では水素の拡散が不十分であり、他方、ガラスの歪点が約６００℃だからである。
なお、実施の形態３において、プラズマＣＶＤ等の低温ＣＶＤにより形成されたシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜又はこれらの積層膜からなる第一の層間絶縁層５ａをＣＭＰ処理により平坦化することもできる。また、上記実施の形態１〜３ではコプラナ型のＴＦＴを持つ場合の構造について示したが、正及び逆スタガ型ＴＦＴを持つ場合も同様の効果を奏する。
発明の実施の形態１にかかる薄膜トランジスタ装置及びその製造方法の工程を示す断面図である。 発明の実施の形態２にかかる薄膜トランジスタ装置及びその製造方法の工程を示す断面図である。 発明の実施の形態３にかかる薄膜トランジスタ装置及びその製造方法の工程を示す断面図である。
符号の説明
１ 絶縁基板
２ シリコン層
２ａ ソース領域
２ｂ ドレイン領域
２ｃ チャンネル領域
３ ゲート絶縁層
４ ゲート電極
５ 層間絶縁層
５ａ 第一の層間絶縁層
５ｂ 第二の層間絶縁層
６ コンタクトホール
７ 配線
８ａ 第一の上部絶縁層
８ｂ 第二の上部絶縁層

Claims (16)

  1. 絶縁基板上にソース領域、ドレイン領域及びチャネル領域を含むシリコン層と、ゲート絶縁層と、ゲート電極とを有する薄膜トランジスタと、
    前記薄膜トランジスタを覆う層間絶縁層と、
    前記層間絶縁層に設けられたコンタクトホールを介して、前記ソース領域、ドレイン領域及び前記ゲート電極に電気的に接続された配線とを備えた薄膜トランジスタ装置であって、
    前記配線及び層間絶縁層を覆い、前記配線の段差及び層間絶縁層の表面凹凸を緩和する第一の上部絶縁層と、
    前記第一の上部絶縁層を覆う第二の上部絶縁層とを備え、第二の上部絶縁層の水素拡散係数が第一の上部絶縁層の水素拡散係数より小さいことを特徴とする薄膜トランジスタ装置。
  2. 前記第一の上部絶縁層が、有機ＳＯＤ（Spin on Dielectrics）膜、有機ＳＯＧ（Spin on Grass）膜、無機ＳＯＤ（Spin on Dielectrics）膜、無機ＳＯＧ（Spin on Grass）膜、４００℃以上の高耐熱性の有機ポリマー膜のうち、いずれか一つ以上を含んでいることを特徴とする請求項１に記載の薄膜トランジスタ装置。
  3. 前記第一の上部絶縁層の表面粗さが１００μｍ２領域のＲＭＳ値で５０ｎｍ以下であることを特徴とする請求項1又は２に記載の薄膜トランジスタ装置。
  4. 前記第二の上部絶縁層が、シリコン窒化膜層又はシリコン酸化窒化膜層を含んでいることを特徴とする請求項1〜３のいずれか１項に記載の薄膜トランジスタ装置。
  5. 請求項１〜４のいずれか１項に記載の薄膜トランジスタ装置を備えたアクティブマトリクス型表示装置。
  6. 絶縁基板上にソース領域、ドレイン領域及びチャネル領域を含むシリコン層と、ゲート絶縁層と、ゲート電極とを有する薄膜トランジスタを形成する工程と、
    前記薄膜トランジスタ上に層間絶縁層を形成する工程と、
    前記層間絶縁層にコンタクトホールを開口して、前記ソース領域、ドレイン領域及び前記ゲート電極に接続する配線を形成する工程と、
    前記配線及び層間絶縁層上に第一の上部絶縁層を形成し、前記配線の段差及び層間絶縁層の表面凹凸を緩和するように平坦化処理する工程と、
    前記第一の上部絶縁層上に前記第一の上部絶縁層より水素拡散係数が小さい第二の上部絶縁層を形成する工程とを備えた製造方法。
  7. 前記第二の上部絶縁層を形成する工程の後、熱処理を行う工程を含むことを特徴とする請求項６に記載の薄膜トランジスタ装置の製造方法。
  8. 前記第一の上部絶縁層の平坦化処理として、コーティング処理を含んでいることを特徴とする請求項６又は７に記載の薄膜トランジスタ装置の製造方法。
  9. 前記第一の上部絶縁層の平坦化処理として、化学的機械研磨を含むことを特徴とする請求項６〜８のいずれか１項に記載の薄膜トランジスタ装置の製造方法。
  10. 絶縁基板上にソース領域、ドレイン領域及びチャネル領域を含むシリコン層と、ゲート絶縁層と、ゲート電極とを有する薄膜トランジスタを備える薄膜トランジスタ装置であって、
    前記薄膜トランジスタを覆い、前記薄膜トランジスタの表面凹凸を緩和する第一の層間絶縁層と、
    前記第一の層間絶縁層を覆う第二の層間絶縁層とを備え、第二の層間絶縁層の水素拡散係数が第一の層間絶縁層の水素拡散係数より小さいことを特徴とする薄膜トランジスタ装置。
  11. 前記第一の層間絶縁層が、有機ＳＯＤ（Spin on Dielectrics）膜、有機ＳＯＧ（Spin on Grass）膜、無機ＳＯＤ（Spin on Dielectrics）膜、無機ＳＯＧ（Spin on Grass）膜、４００℃以上の高耐熱性の有機ポリマー膜のうち、いずれか一つ以上を含んでいることを特徴とする請求項１０に記載の薄膜トランジスタ装置。
  12. 前記第二の上部絶縁層が、シリコン窒化膜層又はシリコン酸化窒化膜層を含んでいることを特徴とする請求項１０又は１１のいずれか１項に記載の薄膜トランジスタ装置。
  13. 請求項１０〜１２のいずれか１項に記載の薄膜トランジスタ装置を備えたアクティブマトリクス表示装置。
  14. 絶縁基板上にソース領域、ドレイン領域及びチャネル領域を含むシリコン層と、ゲート絶縁層と、ゲート電極とを有する薄膜トランジスタを形成する工程と、
    前記薄膜トランジスタ上に第一の層間絶縁層を形成し、前記薄膜トランジスタの表面凹凸を緩和するように平坦化処理する工程と、
    前記第一の層間絶縁層上に前記第一の層間絶縁層より水素拡散係数が小さい第二の層間絶縁層を形成する工程とを備えた製造方法。
  15. 前記第二の層間絶縁層を形成する工程の後、熱処理を行う工程を含むことを特徴とする請求項１４に記載の薄膜トランジスタ装置の製造方法。
  16. 前記第一の層間絶縁層の平坦化処理として、コーティング処理を含んでいることを特徴とする請求項１４又は１５に記載の薄膜トランジスタ装置の製造方法。
JP2006063368A 2006-03-08 2006-03-08 薄膜トランジスタ装置及びその製造方法 Pending JP2007242895A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006063368A JP2007242895A (ja) 2006-03-08 2006-03-08 薄膜トランジスタ装置及びその製造方法
TW096104775A TW200735374A (en) 2006-03-08 2007-02-09 Thin film transistor device and method of manufacturing the same
US11/673,773 US7541646B2 (en) 2006-03-08 2007-02-12 Thin film transistor device and method of manufacturing the same
KR1020070021809A KR100879039B1 (ko) 2006-03-08 2007-03-06 박막 트랜지스터 장치 및 그 제조방법
CNA2007100857289A CN101034718A (zh) 2006-03-08 2007-03-08 薄膜晶体管装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006063368A JP2007242895A (ja) 2006-03-08 2006-03-08 薄膜トランジスタ装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007242895A true JP2007242895A (ja) 2007-09-20
JP2007242895A5 JP2007242895A5 (ja) 2008-12-04

Family

ID=38478050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006063368A Pending JP2007242895A (ja) 2006-03-08 2006-03-08 薄膜トランジスタ装置及びその製造方法

Country Status (5)

Country Link
US (1) US7541646B2 (ja)
JP (1) JP2007242895A (ja)
KR (1) KR100879039B1 (ja)
CN (1) CN101034718A (ja)
TW (1) TW200735374A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019198181A1 (ja) * 2018-04-11 2019-10-17 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041145B1 (ko) * 2008-07-09 2011-06-13 삼성모바일디스플레이주식회사 폴리실세스퀴옥산 공중합체, 그의 제조방법, 이를 이용하는폴리실세스퀴옥산 공중합체 박막, 및 이를 이용하는유기전계발광표시장치
WO2011048959A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101776655B1 (ko) * 2010-07-01 2017-09-11 삼성디스플레이 주식회사 어레이 기판, 그 제조 방법, 및 상기 어레이 기판을 포함하는 표시 장치
CN102631957B (zh) * 2012-04-13 2014-06-25 北京大学 带有栅压调制功能的超薄封装微流体***及其制备方法
JP6230253B2 (ja) * 2013-04-03 2017-11-15 三菱電機株式会社 Ｔｆｔアレイ基板およびその製造方法
KR102135275B1 (ko) * 2013-07-29 2020-07-20 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
CN104091783A (zh) * 2014-06-26 2014-10-08 京东方科技集团股份有限公司 Tft阵列基板的制作方法、tft阵列基板和显示面板
KR102304724B1 (ko) * 2014-12-19 2021-09-27 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 포함하는 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 이를 이용한 디스플레이 장치 제조방법
US10263107B2 (en) * 2017-05-01 2019-04-16 The Regents Of The University Of California Strain gated transistors and method
CN109285774B (zh) * 2018-09-12 2023-03-24 江苏能华微电子科技发展有限公司 一种基于氮化镓的结势垒肖特基二极管及其形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196702A (ja) * 1992-09-29 1994-07-15 Hyundai Electron Ind Co Ltd 薄膜トランジスタの製造方法
JPH1041518A (ja) * 1996-04-09 1998-02-13 Samsung Electron Co Ltd 半導体装置の製造方法及び液晶表示装置の製造方法
JPH11194360A (ja) * 1997-10-31 1999-07-21 Seiko Epson Corp 液晶装置及び電子機器並びに投射型表示装置
JP2000036601A (ja) * 1998-07-17 2000-02-02 Sony Corp 薄膜トランジスタの製造方法
JP2001284342A (ja) * 2000-01-25 2001-10-12 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2003302916A (ja) * 1997-06-17 2003-10-24 Seiko Epson Corp 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置
JP2005115362A (ja) * 2003-09-19 2005-04-28 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
JP2006032937A (ja) * 2004-06-18 2006-02-02 Semiconductor Energy Lab Co Ltd レーザ照射方法及びレーザ照射装置、並びに非単結晶を結晶化する方法及び半導体装置を作製する方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136259A (ja) 1983-12-24 1985-07-19 Sony Corp 電界効果型トランジスタの製造方法
US5162892A (en) 1983-12-24 1992-11-10 Sony Corporation Semiconductor device with polycrystalline silicon active region and hydrogenated passivation layer
JPH0656856B2 (ja) 1984-08-10 1994-07-27 ソニー株式会社 半導体装置の製造方法
JP2806999B2 (ja) 1989-11-22 1998-09-30 ティーディーケイ株式会社 多結晶シリコン薄膜トランジスタ及びその製造方法
JPH03280435A (ja) * 1990-03-28 1991-12-11 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH06260649A (ja) 1993-03-02 1994-09-16 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US6150692A (en) 1993-07-13 2000-11-21 Sony Corporation Thin film semiconductor device for active matrix panel
JP3287107B2 (ja) 1993-07-13 2002-05-27 ソニー株式会社 表示素子用基板の製造方法
JP2508601B2 (ja) 1993-09-13 1996-06-19 ソニー株式会社 電界効果型薄膜トランジスタ
JP3382130B2 (ja) 1997-07-25 2003-03-04 シャープ株式会社 薄膜トランジスタの製造方法
JP4493778B2 (ja) 1999-01-26 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000332258A (ja) 1999-03-16 2000-11-30 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
KR100653298B1 (ko) 1999-03-16 2006-12-04 산요덴키가부시키가이샤 박막 트랜지스터의 제조 방법
KR20010004285A (ko) * 1999-06-28 2001-01-15 김영환 반도체 소자의 제조 방법
TW200304227A (en) 2002-03-11 2003-09-16 Sanyo Electric Co Top gate type thin film transistor
CN100364110C (zh) 2003-06-07 2008-01-23 统宝光电股份有限公司 薄膜晶体管阵列基板结构
KR101032603B1 (ko) * 2004-06-23 2011-05-06 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196702A (ja) * 1992-09-29 1994-07-15 Hyundai Electron Ind Co Ltd 薄膜トランジスタの製造方法
JPH1041518A (ja) * 1996-04-09 1998-02-13 Samsung Electron Co Ltd 半導体装置の製造方法及び液晶表示装置の製造方法
JP2003302916A (ja) * 1997-06-17 2003-10-24 Seiko Epson Corp 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置
JPH11194360A (ja) * 1997-10-31 1999-07-21 Seiko Epson Corp 液晶装置及び電子機器並びに投射型表示装置
JP2000036601A (ja) * 1998-07-17 2000-02-02 Sony Corp 薄膜トランジスタの製造方法
JP2001284342A (ja) * 2000-01-25 2001-10-12 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
JP2005115362A (ja) * 2003-09-19 2005-04-28 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
JP2006032937A (ja) * 2004-06-18 2006-02-02 Semiconductor Energy Lab Co Ltd レーザ照射方法及びレーザ照射装置、並びに非単結晶を結晶化する方法及び半導体装置を作製する方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019198181A1 (ja) * 2018-04-11 2019-10-17 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP6603831B1 (ja) * 2018-04-11 2019-11-06 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US10964767B2 (en) 2018-04-11 2021-03-30 Sakai Display Products Corporation Organic EL display device and manufacturing method for organic EL display device

Also Published As

Publication number Publication date
US20070210353A1 (en) 2007-09-13
TW200735374A (en) 2007-09-16
CN101034718A (zh) 2007-09-12
KR100879039B1 (ko) 2009-01-15
US7541646B2 (en) 2009-06-02
KR20070092122A (ko) 2007-09-12

Similar Documents

Publication Publication Date Title
JP2007242895A (ja) 薄膜トランジスタ装置及びその製造方法
JP5781720B2 (ja) 半導体装置及び半導体装置の製造方法
WO2016000336A1 (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
US7550771B2 (en) Thin film transistor, manufacturing method thereof, and active matrix display apparatus
JP5866086B2 (ja) 半導体装置の作製方法
KR100647102B1 (ko) 반도체 장치와 그 제조 방법, 집적 회로, 전기 광학 장치및 전자 기기
TW201005950A (en) Thin film transistor and method of manufacturing the same
JP2011091110A (ja) 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
JP2008130539A (ja) アクティブマトリックス有機発光ディスプレイの画素構造とその製造方法
KR100879040B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법 및 표시장치
JP2008218960A (ja) 薄膜トランジスタ装置、その製造方法、及び表示装置
KR20020095791A (ko) 고온용 기판을 이용한 박막트랜지스터 및 그 제조방법과이를 이용한 표시장치의 제조방법
WO2015196633A1 (zh) 一种阵列基板的制造方法、阵列基板及显示装置
JP2007300080A (ja) 薄膜トランジスタ及びその製造方法
JP2007073561A (ja) 薄膜トランジスタ
WO2014169544A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
JP2976931B2 (ja) 半導体装置の製造方法
WO2019085267A1 (zh) Tft基板及其制作方法
US20180097021A1 (en) Tft array substrate and method of forming the same
JPWO2007052393A1 (ja) 半導体装置及びその製造方法
JP2007033786A (ja) 表示装置
JP5128085B2 (ja) 薄膜トランジスタ装置およびその製造方法
KR100790816B1 (ko) 반도체 메모리 디바이스의 배선 제조방법
US20210343526A1 (en) Active device substrate
KR100770265B1 (ko) 유기전계발광소자 및 그의 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130205