JP4493778B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP4493778B2
JP4493778B2 JP2000017726A JP2000017726A JP4493778B2 JP 4493778 B2 JP4493778 B2 JP 4493778B2 JP 2000017726 A JP2000017726 A JP 2000017726A JP 2000017726 A JP2000017726 A JP 2000017726A JP 4493778 B2 JP4493778 B2 JP 4493778B2
Authority
JP
Japan
Prior art keywords
insulating film
film
hydrogen
tft
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000017726A
Other languages
Japanese (ja)
Other versions
JP2000286426A5 (en
JP2000286426A (en
Inventor
舜平 山崎
勇臣 浅見
英人 北角
康行 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000017726A priority Critical patent/JP4493778B2/en
Publication of JP2000286426A publication Critical patent/JP2000286426A/en
Publication of JP2000286426A5 publication Critical patent/JP2000286426A5/ja
Application granted granted Critical
Publication of JP4493778B2 publication Critical patent/JP4493778B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、基板上に薄膜トランジスタで構成された能動回路を有する半導体装置およびその作製方法に関する。特に結晶質半導体層を用いた薄膜トランジスタを作製するのに好適に用いることができる。本発明は、薄膜トランジスタから成る集積回路をはじめ、アクティブマトリクス型表示装置やイメージセンサに代表される電気光学装置および電気光学装置を搭載した電子機器の作製に利用することができる。
【0002】
【従来の技術】
基板上にTFT(薄膜トランジスタ)を多数個配列させて、アクティブマトリクス型液晶表示装置に代表される半導体装置が開発されている。TFTで高移動度を実現するためには、その半導体層に結晶質半導体膜を用いることが好ましいと考えられている。TFTに利用される多結晶半導体の多くは、非晶質半導体膜をレーザーアニール法や熱アニール法で結晶化させて形成されるものであった。しかしながら、結晶化された結晶質半導体膜には多数の欠陥が内在してしまい、キャリアの移動度や寿命時間を著しく低下させる結果、TFTの電気的特性に悪影響を与えてしまった。
【0003】
このような結晶質半導体膜や層間絶縁膜に内在する欠陥をなくす方法として、水素化処理の方法は有効な手段として知られていた。水素化処理の方法には、プラズマ化させることによってできた水素で欠陥を中和するプラズマ水素化の方法や、水素雰囲気中で加熱処理を施す水素化の方法などがとられていた。これらの水素化の工程は適時TFTの作製工程の途中に組み込まれていた。
【0004】
【発明が解決しようとする課題】
しかしながら、プラズマを利用した水素化の方法では、効果的に水素を導入するために、結晶質半導体膜を直接プラズマに晒す結果、プラズマ中に同時に生成されるイオンの影響によって、結晶質半導体膜にダメージを与えてしまう問題点があった。このダメージを回復させるには、400〜600℃の熱処理が必要とされていたが、400℃以上に加熱すると結晶質半導体膜から水素が再放出されてしまう欠点を有していた。さらに、プラズマ水素化の方法では、その雰囲気中に窒素、酸素などの大気成分が残存しているとこれらの元素も同時にプラズマ化されて結晶質半導体膜を汚染してしまう懸念があった。
【0005】
また、ゲート電極の上層に形成した層間絶縁膜の表面側からプラズマ水素化処理を行ったとしても内在する欠陥はある程度中和することができるが、この方法で膜中へ導入される水素濃度は膜表面から内側に向かって減少する分布をもつので、その下層側にある結晶質半導体膜まで十分水素化することは困難であった。その他の方法として、水素雰囲気中で加熱処理をする方法は、水素化の効果を高めようとすると必然的に処理時間が長くかかってしまうといった問題点を有していた。
【0006】
本発明はこのような問題点を解決するものであり、結晶質半導体膜にダメージや汚染を与えることなく、効果的に水素化が施された高性能の半導体装置および半導体装置の作製方法を提供することを目的としている。
【0007】
【課題を解決するための手段】
本発明の半導体装置の作製方法は、基板上に所定の形状で形成された半導体層上に、水素を含有する第1の絶縁膜を形成する工程と、その後に水素雰囲気中、またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行うことに特徴を有している。第1の絶縁膜は、ゲート電極上に形成される層間絶縁膜であっても良く、この第1の絶縁膜を介して水素化を行うことで半導体層へのダメージや汚染の問題を回避することができる。そして、水素を含有する第1の絶縁膜に水素が供給される結果、第1の絶縁膜中の水素はその下層側にも拡散し半導体層の水素化が進行する。
【0008】
また、基板上に所定の形状で形成された半導体層上に、水素を含有する第1の絶縁膜を形成する工程と、第1の絶縁膜に密接して第2の絶縁膜を形成し、その後に水素雰囲気中、またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行うことに特徴を有している。第2の絶縁膜の表面から供給された水素は第1の絶縁膜に拡散し、第1の絶縁膜中の水素はその下層側にも拡散し半導体層の水素化をすることができる。この場合、第1の絶縁膜を形成した後で、さらに水素またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行っておいても良い。
【0009】
また他の方法として、基板上に所定の形状で形成された半導体層上に、水素を含有する第1の絶縁膜を形成する工程と、その後に水素雰囲気中、またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行い、さらに第1の絶縁膜上に水素を含有する第3の絶縁膜を形成した後で、水素または窒素を含む雰囲気中で加熱処理を施す工程を実施しても良い。第3の絶縁膜を窒酸化シリコン膜や、窒化シリコン膜などから成る緻密な膜で形成することにより、第1の絶縁膜から気相中へ離脱する水素を減らすことができ、半導体層の水素化をより確実に行うことができる。
【0010】
さらに望ましくは、基板上に所定の形状で形成された半導体層上に、水素を含有する第1の絶縁膜を形成する工程と、その後に水素雰囲気中、またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程と、第1の絶縁膜に密接して第2の絶縁膜を形成する工程と、その後に水素雰囲気中、またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行い、さらに第2の絶縁膜上に水素を含有する第3の絶縁膜を形成した後で、水素雰囲気中または窒素を含む雰囲気中で加熱処理を施す工程を実施しても良い。このような構成にすることによって、水素雰囲気中、またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程で供給された水素は下層側に拡散し、半導体層の水素化を確実に行うことができる。
【0011】
第1の絶縁膜は、シラン、亜酸化窒素、アンモニア、から作製される窒酸化シリコン膜であることが望ましい。第2の絶縁膜は、シラン、亜酸化窒素、から作製される窒酸化シリコン膜であれば良い。また、第3の絶縁膜はシラン、亜酸化窒素、アンモニア、から作製される窒酸化シリコン膜、または、シラン、アンモニア、窒素、から作製される窒化シリコン膜であることが望ましい。このように作製される第1乃至第3の絶縁膜はいずれも膜中の炭素濃度が2×1019cm-3以下となる。
【0012】
従って、本発明の半導体装置の構成は、所定の形状に形成された半導体層上に、含有水素濃度が1atomic%以上30atomic%未満であり、かつ、含有窒素濃度が10atomic%以上25atomic%未満である窒酸化シリコン膜から成る第1の絶縁膜と、その第1の絶縁膜に接し、含有水素濃度が1atomic%以上30atomic%未満であり、かつ、含有窒素濃度が10atomic%以上25atomic%未満である窒酸化シリコン膜、または含有水素濃度が1atomic%以上30atomic%未満である窒化シリコン膜、から成る第3の絶縁膜とを有することを特徴としている。
【0013】
また、所定の形状に形成された半導体層上に、水素を1atomic%以上30atomic%未満含み、かつ含有窒素濃度が10atomic%以上25atomic%未満である窒酸化シリコン膜から成る第1の絶縁膜と、第1の絶縁膜に接した、含有窒素濃度が10atomic%未満である窒酸化シリコン膜から成る第2の絶縁膜と、第2の絶縁膜に接した、含有水素濃度が1atomic%以上30atomic%未満含み、かつ含有窒素濃度が10atomic%以上25atomic%未満である窒酸化シリコン膜、または含有水素濃度が1atomic%以上30atomic%未満含む窒化シリコン膜、から成る第3の絶縁膜とを有する構成としても良い。
【0014】
また、他の発明の構成は、所定の形状に形成された半導体層に接して形成されたゲート絶縁膜と、該ゲート絶縁膜上の所定の位置に形成されたゲート電極と、を有する半導体装置において、ゲート絶縁膜とゲート電極に接して形成され、水素を1atomic%以上30atomic%未満含み、かつ含有窒素濃度が10atomic%以上25atomic%未満である窒酸化シリコン膜から成る第1の絶縁膜と、前記第1の絶縁膜に接した、含有水素濃度が1atomic%以上30atomic%未満含み、かつ含有窒素濃度が10atomic%以上25atomic%未満である窒酸化シリコン膜、または含有水素濃度が1atomic%以上30atomic%未満含む窒化シリコン膜、から成る第3の絶縁膜とを有することを特徴としている。
【0015】
また、所定の形状に形成された半導体層に接して形成されたゲート絶縁膜と、該ゲート絶縁膜上の所定の位置に形成されたゲート電極と、を有する半導体装置において、ゲート絶縁膜とゲート電極に接して形成され、水素を1atomic%以上30atomic%未満含み、かつ含有窒素濃度が10atomic%以上25atomic%未満である窒酸化シリコン膜から成る第1の絶縁膜と、第1の絶縁膜に接した、含有窒素濃度が10atomic%未満である窒酸化シリコン膜から成る第2の絶縁膜と、第2の絶縁膜に接した、含有水素濃度が1atomic%以上30atomic%未満含み、かつ含有窒素濃度が10atomic%以上25atomic%未満である窒酸化シリコン膜、または含有水素濃度が1atomic%以上30atomic%未満含む窒化シリコン膜、から成る第3の絶縁膜とを有する構成としても良い。
【0016】
【発明の実施の形態】
本発明の実施の形態を図9を用いて説明する。図9(A)において基板901上に半導体層の下地膜902,903が窒酸化シリコン膜で形成されている。さらに所定の形状に形成された半導体層904が形成されている。半導体層には、非晶質半導体膜をレーザー結晶化法や熱結晶化法や、あるいは触媒元素を用いた結晶化法で作製される結晶質半導体膜が適用される。さらに、半導体層に密接してゲート絶縁膜905が形成され、ゲート絶縁膜上の所定の位置にゲート電極906が設けられる。
【0017】
そして、ゲート絶縁膜905とゲート電極906を覆って第1の絶縁膜を窒酸化シリコン膜907で形成する。この窒酸化シリコン膜は、例えば、プラズマCVD法でシラン(SiH4)、亜酸化窒素(N2O)、アンモニア(NH3)を原料として厚さ0.1〜0.5μmの厚さに作製する。このように作製された窒酸化シリコン膜には作製時の基板温度にもよるが、水素が1〜30atomic%含まれ、また窒素は10〜25atomic%程度含まれている。(図9(B))
【0018】
その後1回目の水素化の工程を行うことが望ましい。水素化は、水素またはプラズマ化されることによって生成された水素を含む雰囲気中で水素化を行う。例えば、水素を含む雰囲気中で300〜550℃、好ましくは350〜450℃で1〜12時間処理すれば良い。または、水素、アンモニアなど非堆積性のガスで、圧力を1〜500Pa、基板温度を200〜500℃、好ましくは300〜450℃で5〜120分程度処理しても良い。ここで実施される1回目の水素化の工程は省略することも可能である。
【0019】
そして、第1の絶縁膜907に密接して第2の絶縁膜908を窒酸化シリコン膜で100〜500nmの厚さに形成する。この窒酸化シリコン膜はSiH4、N2Oから作製すれば良い(図9(C))。その後、第3の絶縁膜909を形成する。第3の絶縁膜は、プラズマCVD法を用いた窒酸化シリコン膜または窒化シリコン膜で作製されるもので、緻密な膜とするのが望ましい。また、第3の絶縁膜を形成するのに先立って、2回目の水素化の工程として、水素やアンモニアを導入したプラズマ水素処理を行っても良い。プラズマ水素化処理によって第2の絶縁膜中に水素が導入される。この工程はガス種を適宣選択するだけで第3の絶縁膜を形成する工程と連続して実施することができる。第3の絶縁膜の形成後に行われる3回目の水素化の工程は、水素または窒素を含む雰囲気中で300〜550℃、1〜12時間の加熱処理により行うことが望ましい。(図9(D))
【0020】
窒酸化シリコン膜や窒化シリコン膜中には水素が1〜30atomic%程度含まれている。膜中に含まれる水素はSi−H結合やN−H結合を形成しており、この様子はFT−IRで観測することができる。この水素は300℃以上の熱処理で膜の外に放出させることができる。図10は、プラズマCVD法でSiH4、N2O、NH3を原料として300〜400℃の基板温度で作製された窒酸化シリコン膜を500℃で熱処理したときの水素結合の変化を示す。水素結合の変化は熱処理前後で主にSi−H結合を形成する水素が減少している。その水素の変化量は10〜30%程度であると見積もることができる。おそらくこれは弱い結合の水素から順に結合が切れて放出されていくものと考えられる。
【0021】
従って、図9(A)〜(D)の工程において、第1の絶縁膜、第2の絶縁膜、および第3の絶縁膜中に含まれる水素や、水素化処理によって新たに導入された水素は、300℃以上の加熱処理によってその領域から容易に移動させることができ、その水素の一部は半導体層に達して欠陥を中和させることができる。このとき、最上層となる第3の絶縁膜は窒酸化シリコン膜や窒化シリコン膜などから成る緻密な膜で形成しておくと良い。このような構成とすることで加熱処理によって水素が膜の外の気相中に放出させることが抑えられ、半導体層の水素化をさらに効果的に行うことができる。
【0022】
図15は本発明の他の実施形態を示す。基板1501上に下地膜1502、1503、半導体層1504、ゲート絶縁膜1505が形成され、その上に第1の絶縁膜1507と第3の絶縁膜1508が形成されている。第1の絶縁膜1507は水素含有量が1〜30atomic%の窒酸化シリコン膜であり、第3の絶縁膜1508は、プラズマCVD法を用いた窒酸化シリコン膜または窒化シリコン膜で作製される緻密な膜とするのが望ましい。また、第3の絶縁膜を形成するのに先立って水素やアンモニアを導入したプラズマ水素処理を行っても良い。プラズマ水素化処理によって第1の絶縁膜中に水素が導入される。その後、水素または窒素を含む雰囲気中で300〜550℃、1〜12時間の加熱処理により行うことにより半導体層への水素化を実現することができる。
【0023】
以上のように、本発明の実施形態によれば水素化の工程および加熱処理の工程によって、第3の絶縁膜から第2の絶縁膜へ、第2の絶縁膜から第1の絶縁膜へ、そして第1の絶縁膜から半導体層へと水素が拡散して半導体層の水素化を効果的に実現させることができる。
【0024】
【実施例】
[実施例1]
本発明の一実施例をCMOS回路の基本構成であるインバータ回路を例にとり、図1と図2を用いて詳細に説明する。図1(A)において、絶縁表面を有する基板101上に下地膜102、103が形成されている。下地膜102は含有窒素濃度が25atomic%以上、50atomic%未満の窒素リッチな窒酸化シリコン膜であり、その厚さを20〜100nm、代表的には50nmに形成すれば良い。下地膜103は含有窒素濃度が5atomic%以上、25atomic%未満の窒酸化シリコン膜であり、その厚さを50〜500nm、代表的には150〜200nmに形成すれば良い。この上に第1の島状半導体膜105と、第2の島状半導体膜104、およびゲート絶縁膜106を形成した。島状半導体膜は、非晶質半導体膜をレーザー結晶化や熱結晶化などの方法で作製された結晶質半導体膜を公知の技術で島状に分離形成したものである。ここでは、触媒元素を用いた結晶化の方法により、非晶質半導体膜から結晶質半導体膜を形成した。ここで適用できる半導体材料は、シリコン(Si)、ゲルマニウム(Ge)、またシリコンゲルマニウム合金、炭化シリコンがあり、その他にガリウム砒素などの化合物半導体材料を用いることもできる。半導体膜は10〜100nm、代表的には50nmの厚さで形成すれば良い。(図1(A))
【0025】
プラズマCVD法で作製される非晶質半導体膜には10〜40atomic%の割合で膜中に水素が含まれていて膜中の欠陥を中和させているが、結晶化の工程に伴ってこの水素の大部分は放出されてしまう。その結果、結晶粒中の欠陥は減少するものの結晶粒界には多数の欠陥が残存したままとなる。
【0026】
そして、第2の島状半導体膜104と、第1の島状半導体膜105のチャネル形成領域をレジストマスク107と108とを形成した。このとき、配線を形成する領域にもレジストマスク109を形成しておいても良い。そして、n型を付与する不純物元素を添加して不純物領域110、111を形成する工程を行った。ここでは、フォスフィン(PH3)を用いたイオンドープ法でリン(P)を添加した。不純物領域110、111に添加されるリンの濃度は、1×1016〜1×1019atoms/cm3の範囲にするのが好ましく、ここでは1×1018atoms/cm3とした。この領域の一部は、LDD領域として機能するものであった。(図1(B))
【0027】
そして、ゲート絶縁膜106の表面に5〜20nmの厚さのSi膜112、100〜200nmの厚さのWN(窒化タングステン)膜113、厚さ100〜200nmのW膜114を全面に形成した。これらの膜の形成方法に特別な限定方法はないが、例えばスパッタ法で形成すれば良い。Si膜112はWN膜113の下地との密着性を高めるために形成され、WN膜113はSi膜112とW膜114が反応し合金化するのを防ぐことができる。さらにWN膜113によってW膜114の結晶粒形を大きくし抵抗を下げるのに寄与することができる。(図1(C))
【0028】
次に、レジストマスク115〜118を形成した。レジストマスク115は、pチャネル型TFTのゲート電極を形成するためのものであり、レジストマスク117、118は、ゲート配線およびゲートバスラインやその周辺に設けられる引き回し配線を形成するためのものである。また、レジストマスク116は第1の島状半導体膜105の全面を覆って形成され、次の工程において、不純物が添加されるのを阻止するマスクとするために設けられた。そして、これらのレジストマスクを用いてドライエッチングを行い、第2のゲート電極119と、ゲート配線121と、引き回し配線122が形成された。これらのゲート電極および配線は先に成膜されたSi膜、WN膜、W膜が一体となつて形成される。エッチングは塩素系およびフッ素系のどちらのガスを用いても良く、エッチング後残渣が残る場合には、アッシング処理すると良かった。そして、レジストマスク115〜118をそのまま残して、pチャネル型TFTが形成される第2の島状半導体膜104の一部に、p型を付与する不純物元素を添加して不純物領域123、124を形成した。ここではボロンをその不純物元素として、ジボラン(B26)を用いてイオンドープ法で添加した。ボロンの添加濃度は2×1020atoms/cm3とした。そして、図1(D)に示すようにボロンが高濃度に添加された不純物領域123、124が形成された。
【0029】
次に、レジストマスク125〜127を形成してnチャネル型TFTの第1のゲート電極128を形成した。このとき第1のゲート電極128は、不純物領域110、111の一部とゲート絶縁膜を介して重なるように形成された。(図1(E))
【0030】
そしてレジストマスク129〜131を形成した。このレジストマスクを用い、ゲート絶縁膜106の一部をドライエッチングで除去して、島状半導体層104、105の一部を露出させた。レジストマスク130は第1のゲート電極128を覆って、さらに不純物領域110、111の一部と重なる形で形成した。この部分はLDD領域のオフセット量を決めるものであった。そして、n型を付与する不純物元素を添加して、nチャネル型TFTにおいてソース領域となる不純物領域138とドレイン領域となる不純物領域137が形成された。この領域のリンの濃度は1×1019〜1×1021atoms/cm3とするのが好ましく、ここでは1×1020atoms/cm3とした。また、同じ濃度でpチャネル型TFTを形成する第2の半導体層104の一部にもリンが添加された領域135、136が形成された。(図2(A))
【0031】
そして、ゲート絶縁膜106、第1および第2のゲート電極128、119、ゲート配線121、引き回し配線122の表面に第1の絶縁膜139をプラズマCVD法でSiH4、N2O、NH3を用いて窒酸化シリコン膜で形成した。作製条件に何ら限定を受けるものはないが、成膜時の基板温度は200〜400℃として100〜500nmの厚さに形成した。いずれにしても、膜中水素濃度を1〜30atomic%、含有窒素量が10〜25atomic%となるようにするのが望ましい。ここではTEOSなどのガスを使用しないので膜中の炭素濃度は2次イオン質量分析法(SIMS)で測定してもその濃度は2×1019cm-3以下であった。
【0032】
そして、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化する工程を行った。この工程は、電気加熱炉を用いた熱アニール法や、前述のエキシマレーザーを用いたレーザーアニール法や、ハロゲンランプを用いたラピットサーマルアニール法(RTA法)で行えば良い。ここでは熱アニール法で活性化を行った。加熱処理は、窒素雰囲気中において300〜600℃、好ましくは450〜550℃、ここでは550℃、2時間の処理を行った。島状半導体層104、105中には結晶化の工程で用いた触媒元素が残存していたが、この熱処理工程で同時に、リンが添加された領域135〜138に偏析させ、チャネル形成領域からゲッタリングすることができた。
【0033】
しかしながら、550℃で熱処理を行なうと島状半導体層104、105や第1の絶縁膜139中の水素の一部は気相中に放出されてしまうので、ここで1回目の水素化の工程を行なうことが好ましい。この工程は、例えば、3〜100%の水素雰囲気中で300〜550℃、好ましくは350〜450℃の熱処理を1〜12時間行なえば良い。または、プラズマ化された水素を含む雰囲気中で200〜500℃の温度で5〜120分の処理を行なっても良い。第1の絶縁膜に供給された水素は拡散し、その一部は半導体層にも達するので水素化がここで実現される。(図2(B))
【0034】
そして、第2の絶縁膜140をプラズマCVD法でSiH4、N2Oを原料として基板温度200〜400℃で形成した。第1の絶縁膜139と第2の絶縁膜140はその後、所定のレジストマスクを形成して、エッチング処理によりそれぞれのTFTのソース領域と、ドレイン領域に達するコンタクトホールが形成した。そして、ソース電極141、142とドレイン電極143を形成した。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むAl膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の電極として用いた。
【0035】
さらに、第3の絶縁膜144を形成する工程を行なった。第3の絶縁膜は、プラズマCVD法でSiH4、N2O、NH3から形成される窒酸化シリコン膜、またはSiH4、N2、NH3から作製される窒化シリコン膜である。まず、膜の形成に先立ってN2O、N2、NH3等を導入してプラズマ水素化処理を実施した。ここでプラズマ化されることにより気相中で生成された水素は第2の絶縁膜中にも供給され、基板を200〜500℃に加熱しておけば、水素を第1の絶縁膜やさらにその下層側にも拡散させることができ、2回目の水素化の工程とすることができた。第3の絶縁膜の作製条件は特に限定されるものではないが、緻密な膜とすることが望ましい。最後に3回目の水素化の工程を水素または窒素を含む雰囲気中で300〜550℃の加熱処理を1〜12時間の加熱処理により行うことにより行なった。このとき水素は、第3の絶縁膜から第2の絶縁膜へ、第2の絶縁膜から第1の絶縁膜へ、そして第1の絶縁膜から半導体層へと水素が拡散して半導体層の水素化を効果的に実現させることができる。水素は膜中から気相中へも放出されるが、第3の絶縁膜を緻密な膜で形成しておけばある程度それを防止できたし、雰囲気中に水素を供給しておけばそれを補うこともできた。
【0036】
以上のような工程を経て、pチャネル型TFTは自己整合的(セルフアライン)に形成され、nチャネル型TFTは非自己整合的(ノンセルフアライン)に形成された。そして、CMOS回路のnチャネル型TFTにはチャネル形成領域150と、第1の不純物領域151、154と、第2の不純物領域152、153とが形成された。ここで、第2の不純物領域は、ゲート電極と重なる領域(GOLD領域)152a、153aと、ゲート電極と重ならない領域(LDD領域)152b、153bがそれぞれ形成された。そして、第1の不純物領域151はソース領域として、第1の不純物領域154はドレイン領域となった。一方、pチャネル型TFTは、チャネル形成領域145と、第3の不純物領域146〜149が形成された。第3の不純物領域のうち、チャネル形成領域と接する領域147、148にはボロンのみが添加されており、その外側の領域146、149にはボロンとリンが添加されている領域が形成されている。しかしこの領域のリン濃度はボロンの半分程度となっているので実質的にはp型である。そして、第3の不純物領域146、147はソース領域として、第3の不純物領域148、149はドレイン領域となった。(図2(C))
【0037】
また、図2(D)はインバータ回路の上面図を示し、TFT部分のA−A' 断面構造、ゲート配線部分のB−B' 断面構造,ゲートバスライン部分のC−C' 断面構造は、図2(C)と対応している。本発明において、ゲート電極とゲート配線とゲートバスラインとは、第1の導電層から形成されている。図1と図2では、nチャネル型TFTとpチャネル型TFTとを相補的組み合わせて成るCMOS回路を例にして示したが、nチャネル型TFTを用いたNMOS回路や、液晶表示装置の画素部、EL型表示装置、イメージセンサの読み取り回路などにも本願発明を適用することもできる。
【0038】
[実施例2]
本実施例では本発明の構成を図3〜図5を用い、画素部とその周辺に設けられる駆動回路の基本形態であるCMOS回路を同時に形成したアクティブマトリクス基板の作製方法について説明する。最初に、基板301上に第1の絶縁層として、窒素リッチな窒酸化シリコン膜302aを50〜500nm、代表的には100nmの厚さに形成し、さらに窒酸化シリコン膜302bを100〜500nm、代表的には200nmの厚さに形成した。窒素リッチな窒酸化シリコン膜302aは、含有する窒素濃度を25atomic%以上50atomic%未満となるようにした。窒酸化シリコン膜302bは、SiH4とN2OとNH3から作製されたものであった。さらに島状の結晶質半導体膜303、304、305と、ゲート絶縁膜306を形成した。島状の結晶質半導体膜は、非晶質半導体膜から触媒元素を使用した結晶化の方法で結晶質半導体膜を形成し、これを島状に分離加工したものであった。ゲート絶縁膜306は、SiH4とN2Oとから作製される窒酸化シリコン膜であり、ここでは10〜200nm、好ましくは50〜150nmの厚さで形成した。(図3(A))
【0039】
次に、島状半導体膜303と、島状半導体膜304、305のチャネル形成領域を覆うレジストマスク307〜311を形成した。このとき、配線を形成する領域にもレジストマスク309を形成しておいても良い。そして、n型を付与する不純物元素を添加して不純物領域312〜316を形成した。フォスフィン(PH3)を用いたイオンドープ法でリン(P)を添加した。この工程では、ゲート絶縁膜306を通してその下の島状半導体膜にリンを添加するために、加速電圧は65keVに設定した。島状半導体に添加されるリンの濃度は、1×1016〜1×1019atoms/cm3の範囲にするのが好ましく、ここでは1×1018atoms/cm3とした。そして、リンが添加された不純物領域312〜316が形成された。この領域の一部は、LDD領域として機能する不純物領域とされるものである。(図3(B))
【0040】
その後、レジストマスクを除去して、ゲート電極を形成するために窒化タンタル(TaN)膜317を10〜50nmの厚さに、さらにタンタル(Ta)膜318を100〜300nmの厚さにスパッタ法で形成した。ここではTaをスパッタ法で、ArとXeの混合ガスを用い形成した。(図3(C))
【0041】
次に、レジストマスク319〜324を形成し、pチャネル型TFTのゲート電極と、CMOS回路および画素部のゲート配線、ゲートバスラインを形成した。TaN膜317とTa膜318はドライエッチング法により不要な部分を除去した。TaN膜とTa膜のエッチングはCF4とO2の混合ガスにより行われた。そして、pチャネル型TFTのゲート電極325と、ゲート配線327と、引き回し配線328、329が形成された。そして、レジストマスク319〜324をそのまま残して、pチャネル型TFTが形成される島状半導体膜303の一部に、p型を付与する不純物元素を添加する工程を行った。ここではボロンをその不純物元素として、ジボラン(B26)を用いてイオンドープ法で添加した。この領域のボロン濃度は2×1020atoms/cm3とした。そして、図4(A)に示すようにボロンが高濃度に添加された不純物領域331、332が形成された。
【0042】
図4(A)で設けられたレジストマスクを除去した後、新たにレジストマスク333〜339を形成した。これはnチャネル型TFTのゲート電極を形成するためのものであり、ドライエッチング法によりゲート電極340〜342が形成された。このときゲート電極340〜342は不純物領域312〜316の一部と重なるように形成された。また、画素TFTが形成される半導体層305の領域には同時に保持容量電極343が形成された。(図4(B))
【0043】
そして、新たなレジストマスク344〜350を形成した。レジストマスク345、348、349はnチャネル型TFTのゲート電極340〜342と、第2の不純物領域の一部を覆う形で形成されるものであり、LDD領域のオフセット量を決めるものであった。そして、n型を付与する不純物元素を添加してソース領域となる不純物領域354、355とドレイン領域となる不純物領域353、356、357が形成された。また、pチャネル型TFTが形成される島状半導体層303の一部にもリンが添加された不純物領域351、352を形成した。しかしこの領域のリン濃度はボロン濃度の約1/2であり導電型はp型のままであった。この工程では、レジストマスク344〜350を用い、ゲート絶縁膜の一部をエッチング除去して半導体層の表面を露出させて不純物添加を行なった。(図4(C))
【0044】
図4(C)までの工程が終了したら、第1の絶縁膜358をプラズマCVD法でSiH4、N2O、NH3を原料とした窒酸化シリコン膜で形成した。この窒酸化シリコン膜中の含有水素濃度は1〜30atomic%となるように形成することが望ましい。その後、この状態で窒素雰囲気中で400〜800℃、1〜24時間、例えば525℃で8時間の加熱処理を行った。この工程により添加されたn型及びp型を付与する不純物元素を活性化させることができた。さらに、リンが添加された領域351〜357がゲッタリングサイトとなり、結晶化の工程で残存していた触媒元素をこの領域に偏析させることができた。その結果、少なくともチャネル形成領域から触媒元素を除去するこができた。
【0045】
この熱処理の後に、1回目の水素化の工程を行なった。こでは3〜100%の水素雰囲気中で300〜500℃、好ましくは350〜450℃で2〜12時間の水素化処理の工程を行うと良い。または、200〜500℃、好ましくは300〜450℃の基板温度でプラズマ化させることによってできた水素で水素化処理をしても良い。いずれにしてもこの処理によって第1の絶縁膜に供給された水素は拡散し、その一部で半導体層の水素化を行なうことができた。(図5(A))
【0046】
そして第2の絶縁膜359をプラズマCVD法でSiH4、N2Oを原料として基板温度200〜400℃で形成した。第1の絶縁膜358と第2の絶縁膜359はその後、所定のレジストマスクを形成して、エッチング処理によりそれぞれのTFTのソース領域と、ドレイン領域に達するコンタクトホールを形成した。そして、ソース電極360、363とドレイン電極362、364を形成した。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むAl膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の電極として用いた。
【0047】
そしてこの上から、第3の絶縁膜365を形成した。第3の絶縁膜はプラズマCVD法でSiH4、N2O、NH3から形成される窒酸化シリコン膜、またはSiH4、N2、NH3から作製される窒化シリコン膜で形成すれば良い。まず、膜の形成に先立ってN2O、N2、NH3等を導入してプラズマ水素化処理により2回目の水素化の工程を行なった。プラズマ化されることにより気相中で生成された水素は第2の絶縁膜中にも供給され、基板を200〜400℃に加熱しておけば、水素を第1の絶縁膜やさらにその下層側にも拡散させることがでた。第3の絶縁膜の作製条件は特に限定されるものではないが、緻密な膜とすることが望ましい。最後に3回目の水素化の工程を水素または窒素を含む雰囲気中で300〜550℃の加熱処理を1〜12時間の加熱処理により行うことにより行なった。このとき水素は、第3の絶縁膜から第2の絶縁膜へ、第2の絶縁膜から第1の絶縁膜へ、そして第1の絶縁膜から半導体層へと水素が拡散して半導体層の水素化を効果的に実現させることができる。水素は膜中から気相中へも放出されるが、第3の絶縁膜を緻密な膜で形成しておけばある程度それを防止できたし、雰囲気中に水素を供給しておけばそれを補うこともできた。
【0048】
以上のような工程を経て、pチャネル型TFTは自己整合的(セルフアライン)に形成され、nチャネル型TFTは非自己整合的(ノンセルフアライン)に形成された。そして、CMOS回路のnチャネル型TFTにはチャネル形成領域371、第1の不純物領域373、374、第2の不純物領域372、373が形成された。ここで、第2の不純物領域は、ゲート電極と重なる領域(GOLD領域)372aとゲート電極と重ならない領域(LDD領域)372bが形成された。そして、第1の不純物領域373はソース領域として、第1の不純物領域374はドレイン領域となった。またpチャネル型TFTは、チャネル形成領域368、第3の不純物領域369、370が形成された。そして、第3の不純物領域369はソース領域として、第3の不純物領域370はドレイン領域となった。また、画素部のnチャネル型TFTはマルチゲート構造であり、チャネル形成領域374、375と第1の不純物領域377、378と第2の不純物領域376が形成された。ここで第2の不純物領域は、ゲート電極と重なる領域376aと重ならない領域376bとが形成された。また、画素部のnチャネル型TFTのドレイン側には、第2の不純物領域と同じ濃度でn型を付与する不純物元素が添加された、低濃度不純物領域379、ゲート絶縁膜306、保持容量電極343とが形成され、画素部に設けられる保持容量が同時に形成された。
【0049】
さらに第3の絶縁膜上に有機樹脂からなる層間絶縁膜366を約1000nmの厚さに形成した。有機樹脂膜としては、BCB、ポリイミド、アクリル、ポリイミドアミド等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜を用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。そして層間絶縁膜366にドレイン電極364に達するコンタクトホールを形成し、画素電極367を形成した。画素電極367は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ(ITO)膜を100nmの厚さにスパッタ法で形成した。こうして図5(B)に示すように、基板301上にCMOS回路と、画素部が形成されたアクティブマトリクス基板を作製することができた。
【0050】
[実施例3]
本実施例では、実施例2で作製されたアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製した例を図6用いて説明する。まず図5(B)の状態の基板に対し、配向膜401を形成した。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板402には、透明導電膜403と、配向膜404とを形成した。配向膜は形成された後ラビング処理を施して液晶分子がある一定のプレチルト角を持って平行配向するようにした。上記の工程を経て、画素部と、CMOS回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ(共に図示せず)などを介して貼りあわせる。その後、両基板の間に液晶材料405を注入し、封止剤(図示せず)によって完全に封止した。よって図6に示すアクティブマトリクス型液晶表示装置が完成した。
【0051】
次に本実施例のアクティブマトリクス型液晶表示装置の構成を、図7と図8を用いて説明する。図7は本実施例のアクティブマトリクス基板の斜視図である。アクティブマトリクス基板は、ガラス基板301上に形成された、画素部701と、走査(ゲート)線駆動回路702と、信号(ソース)線駆動回路703で構成される。画素部の画素TFT700はnチャネル型TFTであり、周辺に設けられる駆動回路はCMOS回路を基本として構成されている。走査(ゲート)線駆動回路702と、信号(ソース)線駆動回路703はそれぞれゲート配線803とソース配線804で画素部701に接続されている。
【0052】
図8(A)は画素部701の上面図であり、ほぼ1画素の上面図である。画素部にはnチャネル型TFTが設けられている。ゲート配線803に連続して形成されるゲート電極803は、図示されていないゲート絶縁膜を介してその下の半導体層801と交差している。図示はしていないが、半導体層には、ソース領域、ドレイン領域、第1の不純物領域が形成されている。また、画素TFTのドレイン側には、半導体層と、ゲート絶縁膜と、ゲート電極と同じ材料で形成された電極とから、保持容量807が形成されている。また、図8で示すA-A'に沿った断面構造は、図6に示す画素部の断面図に対応している。一方、図8(B)に示すCMOS回路では、ゲート配線328から延在するゲート電極325、340が図示されていないゲート絶縁膜を介してその下の半導体層303、304とそれぞれ交差している。図示はしていないが、同様にnチャネル型TFTの半導体層には、ソース領域、ドレイン領域、LDD領域が形成されている。また、pチャネル型TFTの半導体層にはソース領域とドレイン領域が形成されている。そして、その位置関係は、B―B‘に沿った断面構造は、図6に示す画素部の断面図に対応している。
【0053】
本実施例では、画素TFT700をダブルゲートの構造としているが、シングルゲートの構造でも良いし、トリプルゲートとしたマルチゲート構造にしても構わない。本実施例のアクティブマトリクス基板の構造は、本実施例の構造に限定されるものではない。本願発明の構造は、ゲート電極の構造と、ゲート絶縁膜を介して設けられた半導体層のソース領域と、ドレイン領域と、その他の不純物領域の構成に特徴があるので、それ以外の構成については実施者が適宣決定すれば良い。
【0054】
[実施例4]
図11〜図13を用いて本実施例を説明する。まず、基板601としてガラス基板、例えばコーニング社の#1737基板を用意した。そして、基板601上にゲート電極602を形成した。ここでは、スパッタ法を用いて、タンタル(Ta)膜を200nmの厚さに形成した。また、ゲート電極602を、窒化タンタル膜(膜厚50nm)とTa膜(膜厚250nm)の2層構造としても良い。Ta膜はスパッタ法でArガスを用い、Taをターゲットとして形成されるが、ArガスにXeガスを加えた混合ガスでスパッタすると内部応力の絶対値を2×109dyn/cm2以下にすることができた。(図11(A))
【0055】
そして、ゲート絶縁膜603、非晶質半導体層604を順次大気開放しないで連続形成した。ゲート絶縁膜は窒素リッチな窒酸化シリコン膜603a(膜厚50nm)と窒酸化シリコン膜(膜厚125nm)で形成した。窒素リッチな窒酸化シリコン膜603aはSiH4、N2O、NH3の混合ガスよりプラズマCVD法で作製された。また、非晶質半導体層604もプラズマCVD法を用い、20〜100nm、好ましくは40〜75nmの厚さに形成した。(図11(B))
【0056】
そして、450〜550℃で1時間の加熱処理を行った。この加熱処理によりゲート絶縁膜603と非晶質半導体層604とから水素が放出された。その後、非晶質半導体層604に対して、結晶化の工程を行い、結晶質半導体層605を形成した。ここでの結晶化の工程は、レーザー結晶化法や熱結晶化法を用いれば良い。レーザー結晶化法では、例えばKrFエキシマレーザー光(波長248nm)を用い、線状ビームを形成して、発振パルス周波数30Hz、レーザーエネルギー密度100〜500mJ/cm2、線状ビームのオーバーラップ率を96%として非晶質半導体層の結晶化を行った。(図11(C))
【0057】
次に、こうして形成された結晶質半導体層605に接して絶縁膜606を形成した。ここでは、窒酸化シリコン膜を200nmの厚さに形成した。その後、裏面からの露光を用いたパターニング法により、絶縁膜606に接したレジストマスク607を形成した。ここでは、ゲート電極602がマスクとなり、自己整合的にレジストマスク607を形成することができた。そして、図示したようにレジストマスクの大きさは、光の回り込みによって、わずかにゲート電極の幅より小さくなった(図11(D))。そして、レジストマスク607を用いて絶縁膜606をエッチングして、チャネル保護膜608を形成した後、レジストマスク607は除去した。この工程により、チャネル保護膜608と接する領域以外の結晶性半導体層605の表面を露呈させた。このチャネル保護膜608は、後の不純物添加の工程でチャネル領域に不純物が添加されることを防ぐ役目を果たした。(図11(E))
【0058】
次いで、フォトマスクを用いたパターニングによって、nチャネル型TFTの一部とpチャネル型TFTの領域を覆うレジストマスク609を形成し、結晶質半導体層605の表面が露呈している領域にn型を付与する不純物元素を添加する工程を行った。そして、第1の不純物領域(n+型領域)610aが形成された。本実施例では、n型を付与する不純物元素としてリンを用いたので、イオンドープ法においてフォスフィン(PH3)を用い、ドーズ量5×1014atoms/cm2、加速電圧10kVとした。また、上記レジストマスク609のパターンは実施者が適宣設定することによりn+型領域の幅が決定され、所望の幅を有するn-型領域、およびチャネル形成領域を容易に得ることができた。(図12(A))
【0059】
レジストマスク609を除去した後、第2の絶縁膜611aを形成した。ここでは、実施例2で示す窒酸化シリコン膜(膜厚50nm)をプラズマCVD法で作製した。(図12(B))次いで、マスク用絶縁膜611が表面に設けられた結晶質半導体層にn型を付与する不純物元素を添加する工程を行い、第2の不純物領域(n-型領域)612を形成した。但し、マスク用絶縁膜611を介してその下の結晶質半導体層に不純物を添加するために、マスク用絶縁膜611の厚さを考慮にいれ、適宣条件を設定する必要があった。ここでは、ドーズ量3×1013atoms/cm2、加速電圧60kVとした。こうして形成される第2の不純物領域612はLDD領域として機能した(図12(C))。
【0060】
次いで、nチャネル型TFTを覆うレジストマスク614を形成し、pチャネル型TFTが形成される領域にp型を付与する不純物元素を添加する工程を行った。ここでは、イオンドープ法でジボラン(B26)を用い、ボロン(B)を添加した。ドーズ量は4×1015atoms/cm2、加速電圧30kVとした(図12(D))。その後、レーザーアニールまたは熱アニールによる不純物元素の活性化の工程を行った。(図12(D))。その後、チャネル保護膜608とマスク用絶縁膜611をそのまま残し、公知のパターニング技術により結晶性半導体層を所望の形状にエッチングした(図13(A))。
【0061】
以上の工程を経て、nチャネル型TFTのソース領域615、ドレイン領域616、LDD領域617、618、チャネル形成領域619が形成され、pチャネル型TFTのソース領域621、ドレイン領域622、チャネル形成領域620が形成された。次いで、nチャネル型TFTおよびpチャネル型TFTを覆って第1の絶縁膜623を形成した。第1の絶縁膜623はプラズマCVD法でSiH4、N2O、NH3を用いた窒酸化シリコン膜から形成した。そして、膜中の含有水素濃度が1〜30atomic%となるように成膜時の基板温度は200〜400℃とし、100〜500nmの厚さに形成した。この状態で1回目の水素化の工程を行なった。この工程は、例えば、3〜100%の水素雰囲気中で300〜550℃、好ましくは350〜450℃の熱処理を1〜12時間行なえば良い。または、プラズマ化された水素を含む雰囲気中で同様の温度で10〜60分の処理を行なっても良い。第1の絶縁膜に供給された水素は拡散し、その一部は半導体層にも達するので水素化がここで実現される。(図13(B))
【0062】
そして、第2の絶縁膜624をプラズマCVD法でSiH4、N2Oを原料として基板温度200〜400℃で形成した(図13(C))。第1の絶縁膜623と第2の絶縁膜624はその後、所定のレジストマスクを形成して、エッチング処理によりそれぞれのTFTのソース領域と、ドレイン領域に達するコンタクトホールが形成した。そして、ソース電極625、627とドレイン電極626を形成した。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むAl膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の電極として用いた。
【0063】
さらに、第3の絶縁膜628を形成する工程を行なった。第3の絶縁膜は、プラズマCVD法でSiH4、N2O、NH3から形成される窒酸化シリコン膜、またはSiH4、N2、NH3から作製される窒化シリコン膜である。まず、膜の形成に先立ってH2、NH3等をプラズマCVD装置の反応室に導入してプラズマ水素化処理を実施した。ここでプラズマ化されることにより気相中で生成された水素は第2の絶縁膜中にも供給され、基板を200〜500℃に加熱しておけば、水素を第1の絶縁膜やさらにその下層側にも拡散させることができ、2回目の水素化の工程とすることができた。第3の絶縁膜の作製条件は特に限定されるものではないが、緻密な膜とすることが望ましい。最後に3回目の水素化の工程を水素または窒素を含む雰囲気中で300〜550℃の加熱処理を1〜12時間の加熱処理により行うことにより行なった。このとき水素は、第3の絶縁膜から第2の絶縁膜へ、第2の絶縁膜から第1の絶縁膜へ、そして第1の絶縁膜から半導体層へと水素が拡散して半導体層の水素化を効果的に実現させることができる。水素は膜中から気相中へも放出されるが、第3の絶縁膜を緻密な膜で形成しておけばある程度それを防止できたし、雰囲気中に水素を供給しておけばそれを補うこともできた。
【0064】
以上の工程により、pチャネル型TFTとnチャネル型TFTを同一基板上に逆スタガ型の構造で形成することができた。
【0065】
[実施例5]
実施例4の手順に従って、nチャネル型TFTを用いた液晶表示装置の画素部を形成した例について図14を用いて説明する。図14(A)に示すnチャネル型TFTは逆スタガ型でマルチゲートの構造である。基板側からゲート電極1402、ゲート絶縁膜1404、1405が形成され、半導体層にはチャネル形成領域1406、1409、LDD領域1407、1410、ソース領域1408、ドレイン領域1411が形成されている。第1の絶縁膜はSiH4、N2O、NH3から形成された窒酸化シリコン膜であり、第2の絶縁層はSiH4、N2Oから作製される窒酸化シリコン膜とした。さらにソース電極1418、ドレイン電極1419を形成し、第3の絶縁膜をSiH4、N2O、NH3から形成された窒酸化シリコン膜で形成した。水素化処理は実施例4と同様に第1の絶縁膜を形成した後、第2の絶縁層を形成した後、そして第3の絶縁層を形成した後に行なえば良い。
【0066】
また、図14(A)においてドレイン領域1411は、保持容量電極1403上に重なるように延在し、ゲート絶縁膜1403、1404を介して1画素毎に設けられる保持容量を形成している。このような画素部のほぼ1画素分の上面図を図14(B)に示す。図14(B)で用いた図番は図14(A)と対応させてある。そしてB−B' に沿った断面構造が図14(A)と対応している。
【0067】
[実施例6]
本実施例では、本発明をアクティブマトリクス型EL表示装置に適用した例を図16(A)と(B)で説明する。図16(A)はアクティブマトリクス型EL表示装置の回路図を示す。このEL表示装置は、基板10上に設けられた表示領域11、X方向周辺駆動回路12、Y方向周辺駆動回路13から成る。この表示領域11は、スイッチ用TFT14、コンデンサ15、電流制御用TFT16、有機EL素子17、X方向信号線18a、18b、電源線19a、19b、Y方向信号線20a、20b、20cなどにより構成される。
【0068】
また、図16(B)はアクティブマトリクス型EL表示装置の表示領域11の部分断面図である。ここでは、電流制御用TFT16と、有機EL素子17の一部を示す。電流制御用TFT16はnチャネル型TFTであり、実施例1と同様に作製される。そして、TFTが形成されない領域の絶縁膜を除去して有機EL素子17が設けられる。有機EL素子は、ITOなどからなる透明電極21と、透明電極上に形成された有機EL層23と、上部電極24などにより構成される。そして、電流制御用TFT16を覆って層間絶縁膜25が形成され、上部電極24上に接して共通電極26が設けられる。なお、電極22bは、電流制御用TFTのドレイン電極と透明電極21とを電気的に接続するために設けられている。また、電極22aは電極22bと透明電極21との密着性を保つために設けられたものである。
【0069】
また、本実施例では基板10上に接して有機EL素子17を設けた構造で示したが、特にこの構造に限定されるものではなく、例えば層間絶縁膜を介してTFT上方に有機EL素子17を設ける構造としても良い。
【0070】
[実施例7]
本実施例では、本発明のTFT回路によるアクティブマトリクス型液晶表示装置を組み込んだ半導体装置について図17で説明する。
【0071】
このような半導体装置には、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話等)、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図17に示す。
【0072】
図17(A)は携帯電話であり、本体9001、音声出力部9002、音声入力部9003、表示装置9004、操作スイッチ9005、アンテナ9006から構成されている。本願発明は音声出力部9002、音声入力部9003、及びアクティブマトリクス基板を備えた表示装置9004に適用することができる。
【0073】
図17(B)はビデオカメラであり、本体9101、表示装置9102、音声入力部9103、操作スイッチ9104、バッテリー9105、受像部9106から成っている。本願発明は音声入力部9103、及びアクティブマトリクス基板を備えた表示装置9102、受像部9106に適用することができる。
【0074】
図17(C)はモバイルコンピュータであり、本体9201、カメラ部9202、受像部9203、操作スイッチ9204、表示装置9205で構成されている。本願発明は受像部9203、及びアクティブマトリクス基板を備えた表示装置9205に適用することができる。
【0075】
図17(D)はヘッドマウントディスプレイであり、本体9301、表示装置9302、アーム部9303で構成される。本願発明は表示装置9302に適用することができる。また、表示されていないが、その他の信号制御用回路に使用することもできる。
【0076】
図17(E)はリア型プロジェクターであり、本体9401、光源9402、表示装置9403、偏光ビームスプリッタ9404、リフレクター9405、9406、スクリーン9407で構成される。本発明は表示装置9403に適用することができる。
【0077】
図17(F)は携帯書籍であり、本体9501、表示装置9502、9503、記憶媒体9504、操作スイッチ9505、アンテナ9506から構成されており、ミニディスク(MD)やDVDに記憶されたデータや、アンテナで受信したデータを表示するものである。表示装置9502、9503は直視型の表示装置であり、本発明はこの表示装置9502、9503に適用することができる。
【0078】
また、ここでは図示しなかったが、本発明はその他にも、カーナビゲーションシステムやイメージセンサパーソナルコンピュータの表示部に適用することも可能である。このように、本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。
【0079】
[実施例8]
本実施例では、本発明のTFT回路によるアクティブマトリクス型液晶表示装置を組み込んだ半導体装置について図18と図19で説明する。
【0080】
図18(A)はパーソナルコンピュータであり、本体9601、画像入力部9602、表示装置9603、キーボード9604で構成される。本発明を用いて作製されたアクティブマトリクス型液晶表示装置またはEL表示装置で表示装置9603を形成することができる。
【0081】
図18(B)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体9701、表示装置9702、スピーカ部9703、記録媒体9704、操作スイッチ9705で構成される。なお、この装置は記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明を用いて作製されたアクティブマトリクス型液晶表示装置またはEL表示装置で表示装置9702を形成することができる。
【0082】
図18(C)はデジタルカメラであり、本体9801、表示装置9802、接眼部9803、操作スイッチ9804、受像部(図示しない)で構成される。本発明を用いて作製されたアクティブマトリクス型液晶表示装置またはEL表示装置で表示装置9802を形成することができる。
【0083】
図19(A)はフロント型プロジェクターであり、投射装置3601、スクリーン3602で構成される。本発明の液晶表示装置は投射装置3601に組み込んで使用することができる。
【0084】
図19(B)はリア型プロジェクターであり、本体3701、投射装置3702、ミラー3703、スクリーン3704で構成される。本発明の液晶表示装置は投射装置3702に組み込んで使用することができる。
【0085】
なお、図19(C)は、図19(A)及び図19(B)中における投射装置3601、3702の構造の一例を示した図である。投射装置3601、3702は、光源光学系3801、ミラー3802、3804〜3806、ダイクロイックミラー3803、プリズム3807、液晶表示装置3808、位相差板3809、投射光学系3810で構成される。投射光学系3810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図19(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
【0086】
また、図19(D)は、図19(C)中における光源光学系3801の構造の一例を示した図である。本実施例では、光源光学系3801は、リフレクター3811、光源3812、レンズアレイ3813、3814、偏光変換素子3815、集光レンズ3816で構成される。なお、図19(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
【0087】
[実施例9]
本実施例では、図5(B)で示すアクティブマトリクス基板を応用してエレクトロルミネッセンス(EL:Electro Luminescence)材料を用いた自発光型の表示パネル(以下、EL表示装置と記す)を作製する例について説明する。図20(A)は本発明を用いたEL表示パネルの上面図である。図20(A)において、2010は基板、2011は画素部、2012はソース側駆動回路、2013はゲート側駆動回路であり、それぞれの駆動回路は配線2014、2016を経てFPC2017に至り外部機器へと接続される。
【0088】
図20(B)は図20(A)のA−A'断面を表す図であり、このとき少なくとも画素部上、好ましくは駆動回路及び画素部上に対向板2080を設ける。対向板2080はシール材2019でTFTとEL層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤2019にはフィラー(図示せず)が混入されていて、このフィラーによりほぼ均一な間隔を持って2枚の基板が貼り合わせられている。さらに、シール材2019の外側とFPC2017の上面及び周辺は封止剤2081で密封する構造とする。封止剤2081はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
【0089】
このように、シール剤2019によりアクティブマトリクス基板2010と対向基板2080とが貼り合わされると、その間には空間が形成される。その空間には充填剤2083が充填される。この充填剤2083は対向板2080を接着する効果も合わせ持つ。充填剤2083はPVC(ポリビニルクロライド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)などを用いることができる。また、EL層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤2083の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、EL層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜2082を形成し、充填剤2083に含まれるアルカリ元素などによる腐蝕を防ぐ構造としていある。
【0090】
対向板2080にはガラス板、アルミニウム板、ステンレス板、FRP(Fiberglass-Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム(デュポン社の商品名)、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十μmのアルミニウム箔をPVFフィルムやマイラーフィルムで挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、EL素子は密閉された状態となり外気から遮断されている。
【0091】
また、図20(B)において基板2010、下地膜2021の上に駆動回路用TFT(但し、ここではnチャネル型TFTとpチャネル型TFTを組み合わせたCMOS回路を図示している。)2022及び画素部用TFT2023(但し、ここではEL素子への電流を制御するTFTだけ図示している。)が形成されている。これらのTFTの内特にnチャネル型TFTにははホットキャリア効果によるオン電流の低下や、Vthシフトやバイアスストレスによる特性低下を防ぐため、本実施形態で示す構成のLDD領域が設けられている。
【0092】
例えば、駆動回路用TFT2022とし、図5(B)に示すCMOS回路のpチャネル型TFTとnチャネル型TFTを用いれば良い。また、画素部用TFT2023には図5(B)に示す画素TFT204またはそれと同様な構造を有するpチャネル型TFTを用いれば良い。
【0093】
但し、EL表示装置を作製するためのアクティブマトリクス基板を作製するためには画素電極2027上にEL材料を用いて自発光層2029を形成する。自発光層2029は公知のEL材料(正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層)を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、EL材料には低分子系材料と高分子系(ポリマー系)材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【0094】
自発光層2029はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層(赤色発光層、緑色発光層及び青色発光層)を形成することで、カラー表示が可能となる。その他にも、色変換層(CCM)とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のEL表示装置とすることもできる。
【0095】
自発光層2029を形成したら、その上に陰極2030を形成する。陰極2030と自発光層2029の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で自発光層2029と陰極2030を連続して形成するか、自発光層2029を不活性雰囲気で形成し、大気解放しないで真空中で陰極2030を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。
【0096】
なお、本実施例では陰極2030として、LiF(フッ化リチウム)膜とAl(アルミニウム)膜の積層構造を用いる。具体的には自発光層2029上に蒸着法で1nm厚のLiF(フッ化リチウム)膜を形成し、その上に300nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるMgAg電極を用いても良い。そして陰極2030は2031で示される領域において配線2016に接続される。配線2016は陰極2030に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料2032を介してFPC2017に接続される。FPC2017上にはさらに樹脂層2080が形成され、この部分の接着強度を高めている。
【0097】
2031に示された領域において陰極2030と配線2016とを電気的に接続するために、層間絶縁膜2026及び絶縁膜2028にコンタクトホールを形成する必要がある。これらは層間絶縁膜2026のエッチング時(画素電極用コンタクトホールの形成時)や絶縁膜2028のエッチング時(EL層形成前の開口部の形成時)に形成しておけば良い。また、絶縁膜2028をエッチングする際に、層間絶縁膜2026まで一括でエッチングしても良い。この場合、層間絶縁膜2026と絶縁膜2028が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【0098】
また、配線2016はシール2019と基板2010との間を隙間(但し封止剤2081で塞がれている。)を通ってFPC2017に電気的に接続される。なお、ここでは配線2016について説明したが、他の配線2014、2015も同様にしてシーリング材2018の下を通ってFPC2017に電気的に接続される。
【0099】
ここで画素部のさらに詳細な断面構造を図21に、上面構造を図22(A)に、回路図を図22(B)に示す。図21(A)において、基板2101上に設けられたスイッチング用TFT2102は図5(B)の画素部のnチャネル型TFTと同じ構造で形成される。ダブルゲート構造とすることで実質的に二つのTFTが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
【0100】
また、電流制御用TFT2103は図5(B)で示すCMOS回路のnチャネル型TFTを用いて形成する。このとき、スイッチング用TFT2102のドレイン線2135は配線2136によって電流制御用TFTのゲート電極2137に電気的に接続されている。また、2138で示される配線は、スイッチング用TFT2102のゲート電極2139a、2139bを電気的に接続するゲート線である。
【0101】
電流制御用TFT2103やスイッチング用TFT2102を本発明の方法を用いて水素化すると、電界効果移動度、サブスレッショルド定数(S値)、オン電流などのTFTの主要特性を向上させることができ、また個々のTFTの特性のバラツキを低減させることができるので、EL表示素子を作製する上で非常に効果的である。上記の様な諸特性が向上することで階調表示を容易なものとし、TFTの特性のバラツキを低減させることで画像表示の斑をなくすことができ、表示品位を向上させることができる。
【0102】
また、本実施例では電流制御用TFT2103をシングルゲート構造で図示しているが、複数のTFTを直列につなげたマルチゲート構造としても良い。さらに、複数のTFTを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【0103】
また、図22(A)に示すように、電流制御用TFT2103のゲート電極2137となる配線は2104で示される領域で、電流制御用TFT2103のドレイン線2140と絶縁膜を介して重なる。このとき、2104で示される領域ではコンデンサが形成される。このコンデンサ2104は電流制御用TFT2103のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線2140は電流供給線(電源線)2201に接続され、常に一定の電圧が加えられている。
【0104】
スイッチング用TFT2102及び電流制御用TFT2103の上には第1パッシベーション膜2141が設けられ、その上に樹脂絶縁膜でなる平坦化膜2142が形成される。平坦化膜2142を用いてTFTによる段差を平坦化することは非常に重要である。後に形成される自発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、EL層をできるだけ平坦面上に形成できるように画素電極を形成する前に平坦化しておくことが望ましい。
【0105】
また、2143は反射性の高い導電膜でなる画素電極(EL素子の陰極)であり、電流制御用TFT2103のドレインに電気的に接続される。画素電極2143としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜(好ましくは樹脂)で形成されたバンク2144a、2144bにより形成された溝(画素に相当する)の中に発光層2144が形成される。なお、ここでは一画素しか図示していないが、R(赤)、G(緑)、B(青)の各色に対応した発光層を作り分けても良い。発光層とする有機EL材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン(PPV)系、ポリビニルカルバゾール(PVK)系、ポリフルオレン系などが挙げられる。尚、PPV系有機EL材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平10−92576号公報に記載されたような材料を用いれば良い。
【0106】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は30〜150nm(好ましくは40〜100nm)とすれば良い。但し、以上の例は発光層として用いることのできる有機EL材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機EL材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機EL材料や無機材料は公知の材料を用いることができる。
【0107】
本実施例では発光層2145の上にPEDOT(ポリチオフェン)またはPAni(ポリアニリン)でなる正孔注入層2146を設けた積層構造のEL層としている。そして、正孔注入層2146の上には透明導電膜でなる陽極2147が設けられる。本実施例の場合、発光層2145で生成された光は上面側に向かって(TFTの上方に向かって)放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【0108】
陽極2147まで形成された時点でEL素子2105が完成する。なお、ここでいうEL素子2105は、画素電極(陰極)2143、発光層2145、正孔注入層2146及び陽極2147で形成されたコンデンサを指す。図22(A)に示すように画素電極2143は画素の面積にほぼ一致するため、画素全体がEL素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【0109】
ところで、本実施例では、陽極2147の上にさらに第2パッシベーション膜2148を設けている。第2パッシベーション膜2148としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とEL素子とを遮断することであり、有機EL材料の酸化による劣化を防ぐ意味と、有機EL材料からの脱ガスを抑える意味との両方を併せ持つ。これによりEL表示装置の信頼性が高められる。
【0110】
以上のように本願発明のEL表示パネルは図22のような構造の画素からなる画素部を有し、スイッチング用TFTと電流制御用TFTとを有する。そして、本発明の水素化方法を用いて作製されたこれらのTFTはきわめて安定な特性を示し、EL表示装置において良好な画像表示を可能とする。
【0111】
図21(B)は自発光層からの光の放射方向が図21(A)と逆の例を示す。電流制御用TFT2601は図5(B)のCMOS回路のpチャネル型TFTを用いて形成する。作製プロセスは実施例2を参照すれば良い。本実施例では、画素電極(陽極)2150として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【0112】
そして、絶縁膜でなるバンク2151a、2151bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層2152が形成される。その上にはカリウムアセチルアセトネート(acacKと表記される)でなる電子注入層2153、アルミニウム合金でなる陰極2154が形成される。この場合、陰極2154がパッシベーション膜としても機能する。こうしてEL素子2602が形成される。本実施例の場合、発光層2153で発生した光は、矢印で示されるようにTFTが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用TFT2601はpチャネル型TFTで形成することが好ましい。そして、このようなEL表示素子は実施例7または8で示す半導体装置に適用することができる。
【0113】
[実施例10]
本実施例では、図22(B)に示した回路図とは異なる構造の画素とした場合の例について図23に示す。なお、本実施例において、2701はスイッチング用TFT2702のソース配線、2703はスイッチング用TFT2702のゲート配線、2704は電流制御用TFT、2705はコンデンサ、2706、2708は電流供給線、2707はEL素子とする。
【0114】
図23(A)は、二つの画素間で電流供給線2706を共通とした場合の例である。即ち、二つの画素が電流供給線2706を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【0115】
また、図23(B)は、電流供給線2708をゲート配線2703と平行に設けた場合の例である。なお、図23(B)では電流供給線2708とゲート配線2703とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線2708とゲート配線2703とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【0116】
また、図23(C)は、図23(B)の構造と同様に電流供給線2708をゲート配線2703と平行に設け、さらに、二つの画素を電流供給線2708を中心に線対称となるように形成する点に特徴がある。また、電流供給線2708をゲート配線2703のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。図23(B)では電流制御用TFT2704のゲートにかかる電圧を保持するためにコンデンサ2705を設ける構造としているが、コンデンサ2705を省略することも可能である。
【0117】
電流制御用TFT2705として図21(A)に示すような本願発明のnチャネル型TFTを用いているため、ゲート絶縁膜を介してゲート電極と重なるように設けられたLDD領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ2705の代わりとして積極的に用いる点に特徴がある。この寄生容量のキャパシタンスは上記ゲート電極とLDD領域とが重なり合った面積で変化するため、その重なり合った領域に含まれるLDD領域の長さによって決まる。また、図23(A)、(B)、(C)の構造においても同様にコンデンサ2705を省略することは可能である。
【0118】
【発明の効果】
本発明によれば、第1の絶縁膜の表面から水素化を行なうことにより、半導体層へのダメージや汚染の影響を回避することができ、第1の絶縁膜に供給された水素はその下層側にも拡散するので、半導体層の欠陥をその水素で中和することができる。また、所定の形状に形成された半導体層上に、水素を含有する第1の絶縁膜を形成する工程と、第1の絶縁膜に密接して第2の絶縁膜を形成し、その後に水素またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行うことにより、第2の絶縁膜の表面から供給された水素は第1の絶縁膜に拡散し、第1の絶縁膜中で過剰となった水素はその下層側にも拡散し半導体層の水素化をすることができる。
【0119】
また、所定の形状に形成された半導体層上に、水素を含有する第1の絶縁膜を形成する工程と、その後に水素またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行い、さらに第1の絶縁膜上に水素を含有する第3の絶縁膜を形成した後で、水素または窒素を含む雰囲気中で加熱処理を施す工程を実施しすることにより同様の効果が得られる。また他の方法として、所定の形状に形成された半導体層上に、水素を含有する第1の絶縁膜を形成する工程と、その後に水素またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行い、さらに第1の絶縁膜上に水素を含有する第3の絶縁膜を形成した後で、水素または窒素を含む雰囲気中で加熱処理を施す工程を実施しても同様な効果が得られる。さらに望ましくは、所定の形状に形成された半導体層上に、水素を含有する第1の絶縁膜を形成する工程と、その後に水素またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行う工程と、第1の絶縁膜に密接して第2の絶縁膜を形成する工程と、その後にその後に水素またはプラズマ化されることにより生成された水素を含む雰囲気中で加熱処理を施す工程を行い、さらに第2の絶縁膜上に水素を含有する第3の絶縁膜を形成した後で、水素または窒素を含む雰囲気中で加熱処理を施す工程を実施しても同様な効果が得られる。
【0120】
本発明の方法で水素化が行われた半導体層を用いて作製されたTFTはきわめて優れた特性を示し、このようなTFTはまざまな半導体装置に広く適用することができる。
【図面の簡単な説明】
【図1】 TFTの作製工程を示す断面図。
【図2】 TFTの作製工程を示す断面図、CMOS回路の上面図。
【図3】 アクティブマトリクス基板の作製工程を示す断面図。
【図4】 アクティブマトリクス基板の作製工程を示す断面図。
【図5】 アクティブマトリクス基板の作製工程を示す断面図。
【図6】 アクティブマトリクス型液晶表示装置の断面図。
【図7】 アクティブマトリクス基板の斜視図。
【図8】 画素部の上面図、CMOS回路の上面図。
【図9】 本発明の実施形態を説明する図。
【図10】 窒酸化シリコン膜の含有水素濃度が熱処理により変化することを示すグラフ。
【図11】 TFTの作製工程を示す断面図。
【図12】 TFTの作製工程を示す断面図。
【図13】 TFTの作製工程を示す断面図。
【図14】 画素部の断面図、および上面図。
【図15】 本発明の実施形態を説明する図。
【図16】 ELパネルの回路図、断面構造図。
【図17】 半導体装置の一例を示す図。
【図18】 半導体装置の一例を示す図。
【図19】 投影型液晶表示装置の構成を示す図。
【図20】 EL表示装置の構造を示す上面図及び断面図。
【図21】 EL表示装置の画素部の断面図。
【図22】 EL表示装置の画素部の上面図と回路図。
【図23】 EL表示装置の画素部の回路図の例。
【符号の説明】
301・・基板
302・・下地膜
303〜305・・半導体層
306・・ゲート絶縁膜
325、340、341、342・・ゲート電極
327・・ゲート配線
328、329・・引き回し配線
343・・保持容量電極
358・・第1の絶縁膜
359・・第2の絶縁膜
365・・第3の絶縁膜
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device having an active circuit formed of a thin film transistor over a substrate and a manufacturing method thereof. In particular, it can be suitably used for manufacturing a thin film transistor using a crystalline semiconductor layer. The present invention can be used for manufacturing an integrated circuit including a thin film transistor, an electro-optical device typified by an active matrix display device and an image sensor, and an electronic device equipped with the electro-optical device.
[0002]
[Prior art]
A semiconductor device typified by an active matrix liquid crystal display device has been developed by arranging a large number of TFTs (thin film transistors) on a substrate. In order to achieve high mobility in a TFT, it is considered preferable to use a crystalline semiconductor film for the semiconductor layer. Many polycrystalline semiconductors used for TFTs are formed by crystallizing an amorphous semiconductor film by a laser annealing method or a thermal annealing method. However, a large number of defects are inherent in the crystallized crystalline semiconductor film, resulting in a significant decrease in carrier mobility and lifetime, resulting in an adverse effect on the electrical characteristics of the TFT.
[0003]
As a method for eliminating such defects inherent in the crystalline semiconductor film and the interlayer insulating film, the hydrogenation method has been known as an effective means. As the hydrogenation method, a plasma hydrogenation method in which defects are neutralized with hydrogen generated by plasma treatment, a hydrogenation method in which heat treatment is performed in a hydrogen atmosphere, and the like have been adopted. These hydrogenation processes have been incorporated in the middle of the TFT manufacturing process in a timely manner.
[0004]
[Problems to be solved by the invention]
However, in the hydrogenation method using plasma, in order to effectively introduce hydrogen, the crystalline semiconductor film is directly exposed to the plasma, and as a result, the crystalline semiconductor film is affected by the influence of ions simultaneously generated in the plasma. There was a problem that caused damage. In order to recover this damage, a heat treatment at 400 to 600 ° C. was required. However, there was a drawback that hydrogen was re-released from the crystalline semiconductor film when heated to 400 ° C. or higher. Further, in the plasma hydrogenation method, if atmospheric components such as nitrogen and oxygen remain in the atmosphere, there is a concern that these elements are simultaneously converted into plasma and contaminate the crystalline semiconductor film.
[0005]
Even if plasma hydrogenation treatment is performed from the surface side of the interlayer insulating film formed on the upper layer of the gate electrode, the inherent defects can be neutralized to some extent, but the hydrogen concentration introduced into the film by this method is Since it has a distribution that decreases from the film surface toward the inside, it is difficult to sufficiently hydrogenate the crystalline semiconductor film on the lower layer side. As another method, the method of performing the heat treatment in a hydrogen atmosphere has a problem that, if an attempt is made to increase the effect of hydrogenation, the processing time inevitably takes a long time.
[0006]
The present invention solves such problems, and provides a high-performance semiconductor device and a method for manufacturing the semiconductor device that are effectively hydrogenated without damaging or contaminating the crystalline semiconductor film. The purpose is to do.
[0007]
[Means for Solving the Problems]
According to a method for manufacturing a semiconductor device of the present invention, a step of forming a first insulating film containing hydrogen on a semiconductor layer formed in a predetermined shape over a substrate, and then in a hydrogen atmosphere or plasma. It has the characteristics in performing the process which heat-processes in the atmosphere containing the hydrogen produced | generated by this. The first insulating film may be an interlayer insulating film formed on the gate electrode. By performing hydrogenation through the first insulating film, problems of damage and contamination to the semiconductor layer are avoided. be able to. As a result of supplying hydrogen to the first insulating film containing hydrogen, hydrogen in the first insulating film diffuses also to the lower layer side, and hydrogenation of the semiconductor layer proceeds.
[0008]
A step of forming a first insulating film containing hydrogen on a semiconductor layer formed in a predetermined shape on the substrate; and forming a second insulating film in close contact with the first insulating film; Thereafter, the heat treatment is performed in a hydrogen atmosphere or in an atmosphere containing hydrogen generated by being converted into plasma. Hydrogen supplied from the surface of the second insulating film diffuses into the first insulating film, and hydrogen in the first insulating film also diffuses into the lower layer side, so that the semiconductor layer can be hydrogenated. In this case, after the first insulating film is formed, a step of performing heat treatment in an atmosphere containing hydrogen or hydrogen generated by being converted into plasma may be performed.
[0009]
As another method, a step of forming a first insulating film containing hydrogen on a semiconductor layer formed in a predetermined shape on a substrate, and thereafter, in a hydrogen atmosphere or by being turned into plasma A step of performing heat treatment in an atmosphere containing hydrogen, and after forming a third insulating film containing hydrogen on the first insulating film, the heat treatment is performed in an atmosphere containing hydrogen or nitrogen. You may implement the process to give. By forming the third insulating film as a dense film made of a silicon nitride oxide film, a silicon nitride film, or the like, hydrogen desorbed from the first insulating film into the gas phase can be reduced, and hydrogen in the semiconductor layer can be reduced. Can be more reliably performed.
[0010]
More preferably, the first insulating film containing hydrogen is formed on the semiconductor layer formed in a predetermined shape on the substrate, and then generated in a hydrogen atmosphere or by being converted into plasma. A step of performing a heat treatment in an atmosphere containing hydrogen, a step of forming a second insulating film in close contact with the first insulating film, and a hydrogen generated in a hydrogen atmosphere or by being converted into plasma thereafter. A step of performing heat treatment in an atmosphere containing hydrogen, and after forming a third insulating film containing hydrogen over the second insulating film, heat treatment is performed in a hydrogen atmosphere or an atmosphere containing nitrogen. You may implement a process. With such a structure, hydrogen supplied in the step of performing the heat treatment in a hydrogen atmosphere or an atmosphere containing hydrogen generated by being converted into plasma diffuses to the lower layer side, and hydrogen in the semiconductor layer Can be reliably performed.
[0011]
The first insulating film is preferably a silicon oxynitride film manufactured from silane, nitrous oxide, and ammonia. The second insulating film may be a silicon oxynitride film manufactured from silane and nitrous oxide. The third insulating film is preferably a silicon nitride oxide film made from silane, nitrous oxide, or ammonia, or a silicon nitride film made from silane, ammonia, nitrogen. All of the first to third insulating films thus manufactured have a carbon concentration of 2 × 10 6 in the film. 19 cm -3 It becomes as follows.
[0012]
Therefore, in the configuration of the semiconductor device of the present invention, the hydrogen concentration is 1 atomic% or more and less than 30 atomic% and the nitrogen concentration is 10 atomic% or more and less than 25 atomic% on the semiconductor layer formed in a predetermined shape. A first insulating film made of a silicon oxynitride film, a nitrogen that is in contact with the first insulating film, has a hydrogen concentration of 1 atomic% or more and less than 30 atomic%, and contains a nitrogen concentration of 10 atomic% or more and less than 25 atomic% And a third insulating film made of a silicon oxide film or a silicon nitride film having a hydrogen concentration of 1 atomic% or more and less than 30 atomic%.
[0013]
A first insulating film made of a silicon oxynitride film containing hydrogen at 1 atomic% or more and less than 30 atomic% and having a nitrogen concentration of 10 atomic% or more and less than 25 atomic% on a semiconductor layer formed in a predetermined shape; A second insulating film made of a silicon oxynitride film in contact with the first insulating film and having a nitrogen concentration of less than 10 atomic% and a hydrogen concentration in contact with the second insulating film of 1 atomic% or more and less than 30 atomic% And a third insulating film including a silicon nitride oxide film having a nitrogen concentration of 10 atomic% or more and less than 25 atomic% or a silicon nitride film having a hydrogen concentration of 1 atomic% or more and less than 30 atomic%. .
[0014]
According to another aspect of the invention, there is provided a semiconductor device comprising: a gate insulating film formed in contact with a semiconductor layer formed in a predetermined shape; and a gate electrode formed in a predetermined position on the gate insulating film A first insulating film formed of a silicon oxynitride film formed in contact with the gate insulating film and the gate electrode and containing hydrogen at 1 atomic% or more and less than 30 atomic% and having a nitrogen concentration of 10 atomic% or more and less than 25 atomic%; A silicon oxynitride film in contact with the first insulating film and containing a hydrogen concentration of 1 atomic% to less than 30 atomic% and a nitrogen concentration of 10 atomic% to less than 25 atomic%, or a hydrogen concentration of 1 atomic% to 30 atomic% And a third insulating film made of a silicon nitride film containing less than the above.
[0015]
Further, in a semiconductor device having a gate insulating film formed in contact with a semiconductor layer formed in a predetermined shape and a gate electrode formed in a predetermined position on the gate insulating film, the gate insulating film and the gate A first insulating film formed of a silicon oxynitride film formed in contact with the electrode, containing hydrogen at 1 atomic% or more and less than 30 atomic%, and containing nitrogen at 10 atomic% or more and less than 25 atomic%, and in contact with the first insulating film A second insulating film made of a silicon oxynitride film having a nitrogen concentration of less than 10 atomic%, and a hydrogen concentration in contact with the second insulating film, the hydrogen concentration of which is 1 atomic% or more and less than 30 atomic%, and the nitrogen concentration is A third insulating film including a silicon oxynitride film having a concentration of 10 atomic% or more and less than 25 atomic% or a silicon nitride film having a hydrogen concentration of 1 atomic% or more and less than 30 atomic% may be used. There.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described with reference to FIG. In FIG. 9A, base films 902 and 903 of a semiconductor layer are formed of a silicon oxynitride film over a substrate 901. Further, a semiconductor layer 904 formed in a predetermined shape is formed. As the semiconductor layer, a crystalline semiconductor film is used in which an amorphous semiconductor film is manufactured by a laser crystallization method, a thermal crystallization method, or a crystallization method using a catalytic element. Further, a gate insulating film 905 is formed in close contact with the semiconductor layer, and a gate electrode 906 is provided at a predetermined position on the gate insulating film.
[0017]
Then, a first insulating film is formed with a silicon nitride oxide film 907 so as to cover the gate insulating film 905 and the gate electrode 906. The silicon oxynitride film is formed by, for example, silane (SiH) by plasma CVD. Four ), Nitrous oxide (N 2 O), ammonia (NH Three ) As a raw material to a thickness of 0.1 to 0.5 μm. The silicon oxynitride film manufactured in this way contains 1 to 30 atomic% of hydrogen and 10 to 25 atomic% of nitrogen, depending on the substrate temperature at the time of manufacture. (Fig. 9 (B))
[0018]
Thereafter, it is desirable to perform the first hydrogenation step. Hydrogenation is performed in an atmosphere containing hydrogen or hydrogen generated by being converted into plasma. For example, the treatment may be performed at 300 to 550 ° C., preferably 350 to 450 ° C. for 1 to 12 hours in an atmosphere containing hydrogen. Alternatively, a non-deposition gas such as hydrogen or ammonia may be used at a pressure of 1 to 500 Pa and a substrate temperature of 200 to 500 ° C., preferably 300 to 450 ° C. for about 5 to 120 minutes. The first hydrogenation step performed here can be omitted.
[0019]
Then, a second insulating film 908 is formed with a silicon nitride oxide film in a thickness of 100 to 500 nm in close contact with the first insulating film 907. This silicon oxynitride film is made of SiH. Four , N 2 What is necessary is just to produce from O (FIG.9 (C)). Thereafter, a third insulating film 909 is formed. The third insulating film is formed of a silicon oxynitride film or a silicon nitride film using a plasma CVD method, and is desirably a dense film. Prior to the formation of the third insulating film, plasma hydrogen treatment using hydrogen or ammonia may be performed as a second hydrogenation step. Hydrogen is introduced into the second insulating film by the plasma hydrogenation treatment. This step can be carried out continuously with the step of forming the third insulating film only by appropriately selecting the gas type. The third hydrogenation step performed after the formation of the third insulating film is preferably performed by heat treatment at 300 to 550 ° C. for 1 to 12 hours in an atmosphere containing hydrogen or nitrogen. (Figure 9 (D))
[0020]
The silicon nitride oxide film or the silicon nitride film contains about 1 to 30 atomic% of hydrogen. Hydrogen contained in the film forms Si—H bonds and N—H bonds, and this state can be observed by FT-IR. This hydrogen can be released out of the film by heat treatment at 300 ° C. or higher. FIG. 10 shows a SiH plasma CVD method. Four , N 2 O, NH Three 5 shows changes in hydrogen bonding when a silicon oxynitride film manufactured at a substrate temperature of 300 to 400 [deg.] C. by using as a raw material is heat treated at 500 [deg.] C. The change in hydrogen bonds is mainly due to the decrease in hydrogen that forms Si—H bonds before and after heat treatment. It can be estimated that the amount of change in hydrogen is about 10 to 30%. Probably this is considered to be released from the weakly bonded hydrogen in order.
[0021]
Accordingly, in the steps of FIGS. 9A to 9D, hydrogen contained in the first insulating film, the second insulating film, and the third insulating film, or hydrogen newly introduced by hydrogenation treatment is used. Can be easily moved from the region by heat treatment at 300 ° C. or higher, and part of the hydrogen can reach the semiconductor layer and neutralize defects. At this time, the third insulating film which is the uppermost layer is preferably formed of a dense film such as a silicon nitride oxide film or a silicon nitride film. With such a structure, hydrogen is prevented from being released into the gas phase outside the film by heat treatment, and the semiconductor layer can be more effectively hydrogenated.
[0022]
FIG. 15 shows another embodiment of the present invention. Base films 1502 and 1503, a semiconductor layer 1504, and a gate insulating film 1505 are formed over a substrate 1501, and a first insulating film 1507 and a third insulating film 1508 are formed thereover. The first insulating film 1507 is a silicon nitride oxide film having a hydrogen content of 1 to 30 atomic%, and the third insulating film 1508 is a dense silicon nitride film or silicon nitride film formed using a plasma CVD method. It is desirable to use a thick film. Further, plasma hydrogen treatment in which hydrogen or ammonia is introduced may be performed prior to forming the third insulating film. Hydrogen is introduced into the first insulating film by the plasma hydrogenation treatment. Thereafter, hydrogenation to the semiconductor layer can be realized by performing heat treatment at 300 to 550 ° C. for 1 to 12 hours in an atmosphere containing hydrogen or nitrogen.
[0023]
As described above, according to the embodiment of the present invention, from the third insulating film to the second insulating film and from the second insulating film to the first insulating film by the hydrogenation step and the heat treatment step, Then, hydrogen diffuses from the first insulating film to the semiconductor layer, and hydrogenation of the semiconductor layer can be effectively realized.
[0024]
【Example】
[Example 1]
An embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2 by taking an inverter circuit as a basic configuration of a CMOS circuit as an example. In FIG. 1A, base films 102 and 103 are formed over a substrate 101 having an insulating surface. The base film 102 is a nitrogen-rich silicon oxynitride film having a nitrogen concentration of 25 atomic% or more and less than 50 atomic%, and may be formed to a thickness of 20 to 100 nm, typically 50 nm. The base film 103 is a silicon oxynitride film having a nitrogen concentration of 5 atomic% or more and less than 25 atomic%, and the thickness thereof may be 50 to 500 nm, typically 150 to 200 nm. A first island-shaped semiconductor film 105, a second island-shaped semiconductor film 104, and a gate insulating film 106 were formed thereon. The island-shaped semiconductor film is obtained by separating and forming an amorphous semiconductor film into an island shape by a known technique by using a method such as laser crystallization or thermal crystallization. Here, a crystalline semiconductor film was formed from an amorphous semiconductor film by a crystallization method using a catalytic element. Examples of the semiconductor material that can be applied here include silicon (Si), germanium (Ge), a silicon germanium alloy, and silicon carbide. In addition, a compound semiconductor material such as gallium arsenide can also be used. The semiconductor film may be formed with a thickness of 10 to 100 nm, typically 50 nm. (Fig. 1 (A))
[0025]
The amorphous semiconductor film produced by the plasma CVD method contains hydrogen in the film at a rate of 10 to 40 atomic% to neutralize defects in the film, but this is accompanied by a crystallization process. Most of the hydrogen is released. As a result, defects in the crystal grains are reduced, but a large number of defects remain in the crystal grain boundaries.
[0026]
Then, resist masks 107 and 108 were formed in the channel formation region of the second island-shaped semiconductor film 104 and the first island-shaped semiconductor film 105. At this time, a resist mask 109 may be formed also in a region where a wiring is formed. Then, a step of forming impurity regions 110 and 111 by adding an impurity element imparting n-type was performed. Here, phosphine (PH Three Phosphorus (P) was added by an ion doping method using). The concentration of phosphorus added to the impurity regions 110 and 111 is 1 × 10 16 ~ 1x10 19 atoms / cm Three In the range of 1 × 10 18 atoms / cm Three It was. A part of this region functions as an LDD region. (Fig. 1 (B))
[0027]
Then, a Si film 112 having a thickness of 5 to 20 nm, a WN (tungsten nitride) film 113 having a thickness of 100 to 200 nm, and a W film 114 having a thickness of 100 to 200 nm were formed on the entire surface of the gate insulating film 106. There is no particular limitation on the method of forming these films, but they may be formed by sputtering, for example. The Si film 112 is formed to improve the adhesion of the WN film 113 to the base, and the WN film 113 can prevent the Si film 112 and the W film 114 from reacting and alloying. Furthermore, the WN film 113 can contribute to increasing the crystal grain shape of the W film 114 and lowering the resistance. (Figure 1 (C))
[0028]
Next, resist masks 115 to 118 were formed. The resist mask 115 is for forming a gate electrode of a p-channel TFT, and the resist masks 117 and 118 are for forming a gate wiring, a gate bus line, and a lead wiring provided in the periphery thereof. . The resist mask 116 is formed so as to cover the entire surface of the first island-shaped semiconductor film 105 and is provided as a mask for preventing the addition of impurities in the next step. Then, dry etching was performed using these resist masks, so that the second gate electrode 119, the gate wiring 121, and the lead wiring 122 were formed. These gate electrodes and wirings are formed by integrating the previously formed Si film, WN film, and W film. Etching may use either a chlorine-based gas or a fluorine-based gas, and if a residue remains after etching, an ashing process is preferable. Then, while leaving the resist masks 115 to 118 as they are, an impurity element imparting p-type is added to part of the second island-shaped semiconductor film 104 where the p-channel TFT is formed to form impurity regions 123 and 124. Formed. Here, diborane (B 2 H 6 ) Using an ion doping method. Boron concentration is 2 × 10 20 atoms / cm Three It was. Then, as shown in FIG. 1D, impurity regions 123 and 124 to which boron was added at a high concentration were formed.
[0029]
Next, resist masks 125 to 127 were formed, and a first gate electrode 128 of an n-channel TFT was formed. At this time, the first gate electrode 128 was formed so as to overlap a part of the impurity regions 110 and 111 with a gate insulating film interposed therebetween. (Figure 1 (E))
[0030]
Then, resist masks 129 to 131 were formed. Using this resist mask, part of the gate insulating film 106 was removed by dry etching to expose part of the island-shaped semiconductor layers 104 and 105. The resist mask 130 was formed so as to cover the first gate electrode 128 and to overlap with part of the impurity regions 110 and 111. This portion determines the offset amount of the LDD region. Then, an impurity element imparting n-type conductivity was added to form an impurity region 138 serving as a source region and an impurity region 137 serving as a drain region in the n-channel TFT. The concentration of phosphorus in this region is 1 × 10 19 ~ 1x10 twenty one atoms / cm Three Is preferred, here 1 × 10 20 atoms / cm Three It was. In addition, regions 135 and 136 to which phosphorus was added were also formed in part of the second semiconductor layer 104 forming the p-channel TFT with the same concentration. (Fig. 2 (A))
[0031]
Then, the first insulating film 139 is formed on the surfaces of the gate insulating film 106, the first and second gate electrodes 128 and 119, the gate wiring 121, and the routing wiring 122 by a plasma CVD method. Four , N 2 O, NH Three Was used to form a silicon oxynitride film. Although there is no limitation on the manufacturing conditions, the substrate temperature during film formation was set to 200 to 400 ° C. to a thickness of 100 to 500 nm. In any case, it is desirable that the hydrogen concentration in the film is 1 to 30 atomic% and the nitrogen content is 10 to 25 atomic%. Here, since a gas such as TEOS is not used, the carbon concentration in the film is 2 × 10 even if measured by secondary ion mass spectrometry (SIMS). 19 cm -3 It was the following.
[0032]
Then, a step of activating the impurity element imparting n-type or p-type added at each concentration was performed. This step may be performed by a thermal annealing method using an electric heating furnace, a laser annealing method using the above-described excimer laser, or a rapid thermal annealing method (RTA method) using a halogen lamp. Here, activation was performed by thermal annealing. The heat treatment was performed in a nitrogen atmosphere at 300 to 600 ° C., preferably 450 to 550 ° C., here 550 ° C. for 2 hours. Although the catalyst element used in the crystallization process remained in the island-like semiconductor layers 104 and 105, the island-like semiconductor layers 104 and 105 were segregated in the regions 135 to 138 to which phosphorus was added at the same time in this heat treatment process, and the getter was formed from the channel formation region. I was able to ring.
[0033]
However, when heat treatment is performed at 550 ° C., part of the hydrogen in the island-like semiconductor layers 104 and 105 and the first insulating film 139 is released into the gas phase, so the first hydrogenation step is performed here. It is preferable to do so. In this step, for example, a heat treatment at 300 to 550 ° C., preferably 350 to 450 ° C., may be performed in a 3 to 100% hydrogen atmosphere for 1 to 12 hours. Or you may perform the process for 5 to 120 minutes at the temperature of 200-500 degreeC in the atmosphere containing hydrogenated plasma. Hydrogen supplied to the first insulating film diffuses, and part of it also reaches the semiconductor layer, so that hydrogenation is realized here. (Fig. 2 (B))
[0034]
Then, the second insulating film 140 is made of SiH by plasma CVD. Four , N 2 The substrate was formed at a substrate temperature of 200 to 400 ° C. using O as a raw material. Thereafter, a predetermined resist mask was formed on the first insulating film 139 and the second insulating film 140, and contact holes reaching the source region and the drain region of each TFT were formed by etching. Then, source electrodes 141 and 142 and a drain electrode 143 were formed. Although not shown, in this embodiment, this electrode was used as an electrode having a three-layer structure in which a Ti film was formed continuously by 100 nm, an Al film containing Ti having a thickness of 300 nm, and a Ti film having a thickness of 150 nm were formed by sputtering.
[0035]
Further, a step of forming the third insulating film 144 was performed. The third insulating film is made of SiH by plasma CVD. Four , N 2 O, NH Three A silicon oxynitride film formed from SiH or SiH Four , N 2 , NH Three This is a silicon nitride film manufactured from First, prior to film formation, N 2 O, N 2 , NH Three Etc. were introduced to carry out plasma hydrogenation treatment. Here, the hydrogen generated in the gas phase by being converted into plasma is also supplied into the second insulating film, and if the substrate is heated to 200 to 500 ° C., the hydrogen is converted into the first insulating film and further It could be diffused also to the lower layer side, and could be a second hydrogenation step. There are no particular limitations on the conditions for forming the third insulating film, but a dense film is desirable. Finally, the third hydrogenation step was performed by performing a heat treatment at 300 to 550 ° C. for 1 to 12 hours in an atmosphere containing hydrogen or nitrogen. At this time, hydrogen diffuses from the third insulating film to the second insulating film, from the second insulating film to the first insulating film, and from the first insulating film to the semiconductor layer. Hydrogenation can be realized effectively. Hydrogen is released from the film into the gas phase, but if the third insulating film is formed of a dense film, it can be prevented to some extent, and if hydrogen is supplied to the atmosphere, it can be prevented. I could make up for it.
[0036]
Through the above-described steps, the p-channel TFT is formed in a self-aligned manner (self-alignment), and the n-channel TFT is formed in a non-self-aligned manner (non-self-aligned). A channel formation region 150, first impurity regions 151 and 154, and second impurity regions 152 and 153 are formed in the n-channel TFT of the CMOS circuit. Here, in the second impurity region, regions (GOLD regions) 152a and 153a that overlap with the gate electrode and regions (LDD regions) 152b and 153b that do not overlap with the gate electrode are formed. The first impurity region 151 serves as a source region, and the first impurity region 154 serves as a drain region. On the other hand, in the p-channel TFT, a channel formation region 145 and third impurity regions 146 to 149 are formed. Of the third impurity region, only the boron is added to the regions 147 and 148 in contact with the channel formation region, and the regions to which boron and phosphorus are added are formed in the outer regions 146 and 149. . However, since the phosphorus concentration in this region is about half that of boron, it is substantially p-type. The third impurity regions 146 and 147 serve as source regions, and the third impurity regions 148 and 149 serve as drain regions. (Fig. 2 (C))
[0037]
FIG. 2D is a top view of the inverter circuit. The AA ′ cross-sectional structure of the TFT portion, the BB ′ cross-sectional structure of the gate wiring portion, and the CC ′ cross-sectional structure of the gate bus line portion are This corresponds to FIG. In the present invention, the gate electrode, the gate wiring, and the gate bus line are formed from the first conductive layer. In FIGS. 1 and 2, a CMOS circuit formed by complementary combination of an n-channel TFT and a p-channel TFT is shown as an example. However, an NMOS circuit using an n-channel TFT or a pixel portion of a liquid crystal display device is used. The present invention can also be applied to EL display devices, image sensor reading circuits, and the like.
[0038]
[Example 2]
In this embodiment, a manufacturing method of an active matrix substrate in which a CMOS circuit which is a basic form of a pixel portion and a driver circuit provided in the periphery thereof is simultaneously formed will be described with reference to FIGS. First, a nitrogen-rich silicon nitride oxide film 3002a is formed to a thickness of 50 to 500 nm, typically 100 nm, as a first insulating layer over the substrate 301, and further a silicon nitride oxide film 3002b is formed to a thickness of 100 to 500 nm. Typically, it was formed to a thickness of 200 nm. The nitrogen-rich silicon oxynitride film 302a has a nitrogen concentration of 25 atomic% or more and less than 50 atomic%. The silicon nitride oxide film 302b is made of SiH. Four And N 2 O and NH Three It was made from. Further, island-shaped crystalline semiconductor films 303, 304, and 305 and a gate insulating film 306 were formed. The island-shaped crystalline semiconductor film is formed by forming a crystalline semiconductor film from an amorphous semiconductor film by a crystallization method using a catalytic element and separating it into islands. The gate insulating film 306 is made of SiH Four And N 2 A silicon oxynitride film formed from O, which is formed to have a thickness of 10 to 200 nm, preferably 50 to 150 nm. (Fig. 3 (A))
[0039]
Next, resist masks 307 to 311 covering the island-shaped semiconductor film 303 and the channel formation regions of the island-shaped semiconductor films 304 and 305 were formed. At this time, a resist mask 309 may be formed in a region where a wiring is to be formed. Then, an impurity element imparting n-type was added to form impurity regions 312 to 316. Phosphine (PH Three Phosphorus (P) was added by an ion doping method using). In this step, the acceleration voltage was set to 65 keV in order to add phosphorus to the island-like semiconductor film below the gate insulating film 306. The concentration of phosphorus added to the island-shaped semiconductor is 1 × 10 16 ~ 1x10 19 atoms / cm Three In the range of 1 × 10 18 atoms / cm Three It was. Then, impurity regions 312 to 316 to which phosphorus was added were formed. Part of this region is an impurity region that functions as an LDD region. (Fig. 3 (B))
[0040]
Thereafter, the resist mask is removed, and a tantalum nitride (TaN) film 317 is formed to a thickness of 10 to 50 nm and a tantalum (Ta) film 318 is formed to a thickness of 100 to 300 nm by sputtering to form a gate electrode. Formed. Here, Ta was formed by sputtering using a mixed gas of Ar and Xe. (Figure 3 (C))
[0041]
Next, resist masks 319 to 324 were formed, and a gate electrode of a p-channel TFT, a gate wiring of a CMOS circuit and a pixel portion, and a gate bus line were formed. Unnecessary portions of the TaN film 317 and the Ta film 318 were removed by a dry etching method. Etching of TaN film and Ta film is CF Four And O 2 The mixed gas was used. Then, a gate electrode 325 of a p-channel TFT, a gate wiring 327, and routing wirings 328 and 329 were formed. Then, a process of adding an impurity element imparting p-type to a part of the island-shaped semiconductor film 303 where the p-channel TFT is formed is performed while leaving the resist masks 319 to 324 as they are. Here, diborane (B 2 H 6 ) Using an ion doping method. The boron concentration in this region is 2 × 10 20 atoms / cm Three It was. As shown in FIG. 4A, impurity regions 331 and 332 to which boron is added at a high concentration are formed.
[0042]
After the resist mask provided in FIG. 4A was removed, resist masks 333 to 339 were newly formed. This is for forming the gate electrode of the n-channel TFT, and the gate electrodes 340 to 342 were formed by dry etching. At this time, the gate electrodes 340 to 342 were formed so as to overlap with part of the impurity regions 312 to 316. In addition, a storage capacitor electrode 343 is formed at the same time in the region of the semiconductor layer 305 where the pixel TFT is formed. (Fig. 4 (B))
[0043]
Then, new resist masks 344 to 350 were formed. The resist masks 345, 348, and 349 are formed so as to cover the gate electrodes 340 to 342 of the n-channel TFT and a part of the second impurity region, and determine the offset amount of the LDD region. . Then, impurity regions 354 and 355 serving as source regions and impurity regions 353 356 and 357 serving as drain regions were formed by adding an impurity element imparting n-type conductivity. Further, impurity regions 351 and 352 to which phosphorus is added are also formed in part of the island-shaped semiconductor layer 303 where the p-channel TFT is formed. However, the phosphorus concentration in this region was about ½ of the boron concentration, and the conductivity type remained p-type. In this step, resist masks 344 to 350 were used, and a part of the gate insulating film was removed by etching to expose the surface of the semiconductor layer, and an impurity was added. (Fig. 4 (C))
[0044]
When the steps up to FIG. 4C are completed, the first insulating film 358 is formed by plasma CVD using SiH. Four , N 2 O, NH Three A silicon oxynitride film was used as a raw material. It is desirable that the concentration of hydrogen contained in the silicon oxynitride film is 1 to 30 atomic%. Thereafter, heat treatment was performed in this state in a nitrogen atmosphere at 400 to 800 ° C. for 1 to 24 hours, for example, at 525 ° C. for 8 hours. The impurity element imparting n-type and p-type added by this step could be activated. Further, the regions 351 to 357 to which phosphorus was added became gettering sites, and the catalyst elements remaining in the crystallization process could be segregated in this region. As a result, the catalyst element could be removed at least from the channel formation region.
[0045]
After this heat treatment, a first hydrogenation step was performed. Here, the hydrogenation process may be performed in a 3 to 100% hydrogen atmosphere at 300 to 500 ° C., preferably 350 to 450 ° C. for 2 to 12 hours. Alternatively, the hydrogenation treatment may be performed with hydrogen generated by plasma formation at a substrate temperature of 200 to 500 ° C., preferably 300 to 450 ° C. In any case, hydrogen supplied to the first insulating film by this treatment diffuses, and the semiconductor layer can be hydrogenated in part. (Fig. 5 (A))
[0046]
Then, the second insulating film 359 is formed by a plasma CVD method with SiH. Four , N 2 The substrate was formed at a substrate temperature of 200 to 400 ° C. using O as a raw material. Then, a predetermined resist mask was formed on the first insulating film 358 and the second insulating film 359, and contact holes reaching the source region and the drain region of each TFT were formed by an etching process. Then, source electrodes 360 and 363 and drain electrodes 362 and 364 were formed. Although not shown, in this embodiment, this electrode was used as an electrode having a three-layer structure in which a Ti film was formed continuously by 100 nm, an Al film containing Ti having a thickness of 300 nm, and a Ti film having a thickness of 150 nm were formed by sputtering.
[0047]
A third insulating film 365 was formed from above. The third insulating film is made of SiH by plasma CVD. Four , N 2 O, NH Three A silicon oxynitride film formed from SiH or SiH Four , N 2 , NH Three It may be formed of a silicon nitride film manufactured from the above. First, prior to film formation, N 2 O, N 2 , NH Three Etc. were introduced and a second hydrogenation step was performed by plasma hydrogenation. Hydrogen generated in the gas phase by being converted into plasma is also supplied into the second insulating film, and if the substrate is heated to 200 to 400 ° C., the hydrogen is converted into the first insulating film and further below it. It could be diffused to the side. There are no particular limitations on the conditions for forming the third insulating film, but a dense film is desirable. Finally, the third hydrogenation step was performed by performing a heat treatment at 300 to 550 ° C. for 1 to 12 hours in an atmosphere containing hydrogen or nitrogen. At this time, hydrogen diffuses from the third insulating film to the second insulating film, from the second insulating film to the first insulating film, and from the first insulating film to the semiconductor layer. Hydrogenation can be realized effectively. Hydrogen is released from the film into the gas phase, but if the third insulating film is formed of a dense film, it can be prevented to some extent, and if hydrogen is supplied to the atmosphere, it can be prevented. I could make up for it.
[0048]
Through the above-described steps, the p-channel TFT is formed in a self-aligned manner (self-alignment), and the n-channel TFT is formed in a non-self-aligned manner (non-self-aligned). A channel formation region 371, first impurity regions 373 and 374, and second impurity regions 372 and 373 are formed in the n-channel TFT of the CMOS circuit. Here, in the second impurity region, a region (GOLD region) 372a that overlaps with the gate electrode and a region (LDD region) 372b that does not overlap with the gate electrode are formed. Then, the first impurity region 373 became a source region, and the first impurity region 374 became a drain region. In the p-channel TFT, a channel formation region 368 and third impurity regions 369 and 370 are formed. The third impurity region 369 serves as a source region, and the third impurity region 370 serves as a drain region. Further, the n-channel TFT in the pixel portion has a multi-gate structure, and channel formation regions 374 and 375, first impurity regions 377 and 378, and a second impurity region 376 are formed. Here, in the second impurity region, a region 376a which overlaps with the gate electrode and a region 376b which does not overlap with the gate electrode are formed. Further, a low-concentration impurity region 379, a gate insulating film 306, a storage capacitor electrode to which an impurity element imparting n-type is added at the same concentration as the second impurity region is added to the drain side of the n-channel TFT in the pixel portion. 343, and a storage capacitor provided in the pixel portion was formed at the same time.
[0049]
Further, an interlayer insulating film 366 made of an organic resin was formed on the third insulating film to a thickness of about 1000 nm. As the organic resin film, BCB, polyimide, acrylic, polyimide amide, or the like can be used. Advantages of using the organic resin film are that the film forming method is simple, the relative dielectric constant is low, the parasitic capacitance can be reduced, and the flatness is excellent. Organic resin films other than those described above can also be used. Here, it was formed by baking at 300 ° C. using a type of polyimide that is thermally polymerized after being applied to the substrate. A contact hole reaching the drain electrode 364 was formed in the interlayer insulating film 366, and a pixel electrode 367 was formed. The pixel electrode 367 may be a transparent conductive film in the case of a transmissive liquid crystal display device, and a metal film in the case of a reflective liquid crystal display device. Here, in order to obtain a transmissive liquid crystal display device, an indium tin oxide (ITO) film was formed to a thickness of 100 nm by sputtering. Thus, as shown in FIG. 5B, an active matrix substrate in which a CMOS circuit and a pixel portion were formed over the substrate 301 could be manufactured.
[0050]
[Example 3]
In this embodiment, an example in which an active matrix liquid crystal display device is manufactured from the active matrix substrate manufactured in Embodiment 2 will be described with reference to FIGS. First, an alignment film 401 was formed on the substrate in the state of FIG. Usually, a polyimide resin is often used for the alignment film of the liquid crystal display element. A transparent conductive film 403 and an alignment film 404 were formed on the opposite substrate 402. After the alignment film is formed, it is rubbed to align the liquid crystal molecules in parallel with a certain pretilt angle. Through the above steps, the pixel portion, the active matrix substrate on which the CMOS circuit is formed, and the counter substrate are bonded to each other through a sealing material, a spacer (both not shown), and the like by a known cell assembling process. Thereafter, a liquid crystal material 405 was injected between both substrates and completely sealed with a sealant (not shown). Therefore, the active matrix type liquid crystal display device shown in FIG. 6 was completed.
[0051]
Next, the structure of the active matrix liquid crystal display device of this embodiment will be described with reference to FIGS. FIG. 7 is a perspective view of the active matrix substrate of this embodiment. The active matrix substrate includes a pixel portion 701, a scanning (gate) line driving circuit 702, and a signal (source) line driving circuit 703 formed on the glass substrate 301. A pixel TFT 700 in the pixel portion is an n-channel TFT, and a driving circuit provided in the periphery is configured based on a CMOS circuit. The scanning (gate) line driver circuit 702 and the signal (source) line driver circuit 703 are connected to the pixel portion 701 through a gate wiring 803 and a source wiring 804, respectively.
[0052]
FIG. 8A is a top view of the pixel portion 701 and is a top view of almost one pixel. An n-channel TFT is provided in the pixel portion. A gate electrode 803 formed continuously with the gate wiring 803 intersects the semiconductor layer 801 thereunder via a gate insulating film (not shown). Although not shown, a source region, a drain region, and a first impurity region are formed in the semiconductor layer. A storage capacitor 807 is formed on the drain side of the pixel TFT from a semiconductor layer, a gate insulating film, and an electrode formed of the same material as the gate electrode. Further, the cross-sectional structure along AA ′ shown in FIG. 8 corresponds to the cross-sectional view of the pixel portion shown in FIG. On the other hand, in the CMOS circuit shown in FIG. 8B, gate electrodes 325 and 340 extending from the gate wiring 328 intersect with the semiconductor layers 303 and 304 thereunder through a gate insulating film not shown. . Although not shown, similarly, a source region, a drain region, and an LDD region are formed in the semiconductor layer of the n-channel TFT. A source region and a drain region are formed in the semiconductor layer of the p-channel TFT. As for the positional relationship, the cross-sectional structure along BB ′ corresponds to the cross-sectional view of the pixel portion shown in FIG.
[0053]
In this embodiment, the pixel TFT 700 has a double gate structure, but may have a single gate structure or a multi-gate structure with a triple gate. The structure of the active matrix substrate of this embodiment is not limited to the structure of this embodiment. The structure of the present invention is characterized by the structure of the gate electrode, and the structure of the source region, drain region, and other impurity regions of the semiconductor layer provided via the gate insulating film. The practitioner should make a proper decision.
[0054]
[Example 4]
The present embodiment will be described with reference to FIGS. First, a glass substrate such as a # 1737 substrate manufactured by Corning was prepared as the substrate 601. A gate electrode 602 was formed over the substrate 601. Here, a tantalum (Ta) film was formed to a thickness of 200 nm by sputtering. The gate electrode 602 may have a two-layer structure of a tantalum nitride film (film thickness 50 nm) and a Ta film (film thickness 250 nm). The Ta film is formed by sputtering using Ar gas and using Ta as a target. When sputtering is performed with a mixed gas in which Xe gas is added to Ar gas, the absolute value of internal stress is 2 × 10 9 dyn / cm 2 I was able to: (Fig. 11 (A))
[0055]
Then, the gate insulating film 603 and the amorphous semiconductor layer 604 were successively formed without being sequentially opened to the atmosphere. The gate insulating film was formed of a nitrogen-rich silicon oxynitride film 603a (film thickness 50 nm) and a silicon oxynitride film (film thickness 125 nm). The nitrogen-rich silicon oxynitride film 603a is made of SiH. Four , N 2 O, NH Three It was produced by a plasma CVD method from a mixed gas of The amorphous semiconductor layer 604 was also formed to a thickness of 20 to 100 nm, preferably 40 to 75 nm, using a plasma CVD method. (Fig. 11 (B))
[0056]
And the heat processing for 1 hour were performed at 450-550 degreeC. By this heat treatment, hydrogen was released from the gate insulating film 603 and the amorphous semiconductor layer 604. Thereafter, a crystallization process was performed on the amorphous semiconductor layer 604 to form a crystalline semiconductor layer 605. For the crystallization step here, a laser crystallization method or a thermal crystallization method may be used. In the laser crystallization method, for example, a KrF excimer laser beam (wavelength 248 nm) is used to form a linear beam, an oscillation pulse frequency of 30 Hz, and a laser energy density of 100 to 500 mJ / cm. 2 The amorphous semiconductor layer was crystallized with a linear beam overlap ratio of 96%. (Fig. 11 (C))
[0057]
Next, an insulating film 606 was formed in contact with the crystalline semiconductor layer 605 thus formed. Here, a silicon oxynitride film was formed to a thickness of 200 nm. Thereafter, a resist mask 607 in contact with the insulating film 606 was formed by a patterning method using exposure from the back surface. Here, the resist mask 607 can be formed in a self-aligning manner using the gate electrode 602 as a mask. Then, as shown in the drawing, the size of the resist mask was slightly smaller than the width of the gate electrode due to the wraparound of light (FIG. 11D). Then, the insulating film 606 was etched using the resist mask 607 to form a channel protective film 608, and then the resist mask 607 was removed. Through this step, the surface of the crystalline semiconductor layer 605 other than the region in contact with the channel protective film 608 was exposed. This channel protective film 608 served to prevent impurities from being added to the channel region in the subsequent impurity addition step. (Figure 11 (E))
[0058]
Next, a resist mask 609 that covers a part of the n-channel TFT and the p-channel TFT region is formed by patterning using a photomask, and the n-type region is exposed in the region where the surface of the crystalline semiconductor layer 605 is exposed. A step of adding an impurity element to be imparted was performed. Then, the first impurity region (n + Mold region) 610a was formed. In this embodiment, since phosphorus is used as an impurity element imparting n-type, phosphine (PH Three ) And a dose amount of 5 × 10 14 atoms / cm 2 The acceleration voltage was 10 kV. Further, the pattern of the resist mask 609 can be determined by the practitioner as appropriate. + The width of the mold region is determined and n having the desired width - A mold region and a channel formation region could be easily obtained. (Fig. 12 (A))
[0059]
After the resist mask 609 was removed, a second insulating film 611a was formed. Here, the silicon oxynitride film (film thickness: 50 nm) shown in Example 2 was formed by a plasma CVD method. (FIG. 12B) Next, a step of adding an impurity element imparting n-type to the crystalline semiconductor layer provided with the mask insulating film 611 on the surface is performed, so that the second impurity region (n - Mold region) 612 was formed. However, in order to add impurities to the underlying crystalline semiconductor layer through the mask insulating film 611, it is necessary to set appropriate conditions in consideration of the thickness of the mask insulating film 611. Here, dose amount 3 × 10 13 atoms / cm 2 The acceleration voltage was 60 kV. The second impurity region 612 thus formed functions as an LDD region (FIG. 12C).
[0060]
Next, a resist mask 614 covering the n-channel TFT was formed, and a step of adding an impurity element imparting p-type to a region where the p-channel TFT was formed was performed. Here, diborane (B 2 H 6 ) And boron (B) was added. Dose amount is 4 × 10 15 atoms / cm 2 The acceleration voltage was 30 kV (FIG. 12D). Thereafter, an impurity element activation step by laser annealing or thermal annealing was performed. (FIG. 12D). Thereafter, the channel protective film 608 and the mask insulating film 611 are left as they are, and the crystalline semiconductor layer is etched into a desired shape by a known patterning technique (FIG. 13A).
[0061]
Through the above steps, the source region 615, the drain region 616, the LDD regions 617 and 618, and the channel formation region 619 of the n-channel TFT are formed, and the source region 621, the drain region 622, and the channel formation region 620 of the p-channel TFT. Formed. Next, a first insulating film 623 was formed to cover the n-channel TFT and the p-channel TFT. The first insulating film 623 is formed of SiH by plasma CVD. Four , N 2 O, NH Three It was formed from a silicon oxynitride film using And the substrate temperature at the time of film-forming was 200-400 degreeC so that the hydrogen concentration in a film | membrane might be 1-30 atomic%, and it formed in thickness of 100-500 nm. In this state, the first hydrogenation step was performed. In this step, for example, a heat treatment at 300 to 550 ° C., preferably 350 to 450 ° C., may be performed in a 3 to 100% hydrogen atmosphere for 1 to 12 hours. Alternatively, the treatment may be performed for 10 to 60 minutes at the same temperature in an atmosphere containing plasmad hydrogen. Hydrogen supplied to the first insulating film diffuses, and part of it also reaches the semiconductor layer, so that hydrogenation is realized here. (Fig. 13B)
[0062]
Then, the second insulating film 624 is formed by plasma CVD using SiH. Four , N 2 The substrate was formed at a substrate temperature of 200 to 400 ° C. using O as a raw material (FIG. 13C). After that, a predetermined resist mask was formed on the first insulating film 623 and the second insulating film 624, and contact holes reaching the source region and the drain region of each TFT were formed by an etching process. Then, source electrodes 625 and 627 and a drain electrode 626 were formed. Although not shown, in this embodiment, this electrode was used as an electrode having a three-layer structure in which a Ti film was formed continuously by 100 nm, an Al film containing Ti having a thickness of 300 nm, and a Ti film having a thickness of 150 nm were formed by sputtering.
[0063]
Further, a step of forming a third insulating film 628 was performed. The third insulating film is made of SiH by plasma CVD. Four , N 2 O, NH Three A silicon oxynitride film formed from SiH or SiH Four , N 2 , NH Three This is a silicon nitride film manufactured from First, prior to film formation, H 2 , NH Three Etc. were introduced into the reaction chamber of the plasma CVD apparatus to carry out plasma hydrogenation treatment. Here, the hydrogen generated in the gas phase by being converted into plasma is also supplied into the second insulating film, and if the substrate is heated to 200 to 500 ° C., the hydrogen is converted into the first insulating film and further It could be diffused also to the lower layer side, and could be a second hydrogenation step. There are no particular limitations on the conditions for forming the third insulating film, but a dense film is desirable. Finally, the third hydrogenation step was performed by performing a heat treatment at 300 to 550 ° C. for 1 to 12 hours in an atmosphere containing hydrogen or nitrogen. At this time, hydrogen diffuses from the third insulating film to the second insulating film, from the second insulating film to the first insulating film, and from the first insulating film to the semiconductor layer. Hydrogenation can be realized effectively. Hydrogen is released from the film into the gas phase, but if the third insulating film is formed of a dense film, it can be prevented to some extent, and if hydrogen is supplied to the atmosphere, it can be prevented. I could make up for it.
[0064]
Through the above steps, a p-channel TFT and an n-channel TFT can be formed on the same substrate with an inverted staggered structure.
[0065]
[Example 5]
An example in which a pixel portion of a liquid crystal display device using an n-channel TFT is formed according to the procedure of Embodiment 4 will be described with reference to FIG. The n-channel TFT shown in FIG. 14A is an inverted stagger type and has a multi-gate structure. A gate electrode 1402 and gate insulating films 1404 and 1405 are formed from the substrate side, and channel formation regions 1406 and 1409, LDD regions 1407 and 1410, a source region 1408, and a drain region 1411 are formed in the semiconductor layer. The first insulating film is SiH Four , N 2 O, NH Three The second insulating layer is made of SiH. Four , N 2 A silicon oxynitride film made from O was used. Further, a source electrode 1418 and a drain electrode 1419 are formed, and the third insulating film is formed of SiH. Four , N 2 O, NH Three A silicon oxynitride film formed from The hydrogenation treatment may be performed after the first insulating film is formed, the second insulating layer is formed, and the third insulating layer is formed as in the fourth embodiment.
[0066]
14A, the drain region 1411 extends so as to overlap with the storage capacitor electrode 1403, and forms a storage capacitor provided for each pixel with the gate insulating films 1403 and 1404 interposed therebetween. FIG. 14B shows a top view of such a pixel portion for approximately one pixel. The figure numbers used in FIG. 14B correspond to those in FIG. A cross-sectional structure along BB ′ corresponds to FIG.
[0067]
[Example 6]
In this embodiment, an example in which the present invention is applied to an active matrix EL display device will be described with reference to FIGS. FIG. 16A is a circuit diagram of an active matrix EL display device. The EL display device includes a display area 11 provided on a substrate 10, an X-direction peripheral drive circuit 12, and a Y-direction peripheral drive circuit 13. The display area 11 is configured by a switching TFT 14, a capacitor 15, a current control TFT 16, an organic EL element 17, X-direction signal lines 18a and 18b, power supply lines 19a and 19b, Y-direction signal lines 20a, 20b, and 20c. The
[0068]
FIG. 16B is a partial cross-sectional view of the display region 11 of the active matrix EL display device. Here, a part of the current control TFT 16 and the organic EL element 17 are shown. The current control TFT 16 is an n-channel TFT and is manufactured in the same manner as in the first embodiment. Then, the organic EL element 17 is provided by removing the insulating film in the region where the TFT is not formed. The organic EL element includes a transparent electrode 21 made of ITO or the like, an organic EL layer 23 formed on the transparent electrode, an upper electrode 24, and the like. An interlayer insulating film 25 is formed so as to cover the current control TFT 16, and a common electrode 26 is provided on and in contact with the upper electrode 24. The electrode 22b is provided to electrically connect the drain electrode of the current control TFT and the transparent electrode 21. The electrode 22a is provided in order to maintain the adhesion between the electrode 22b and the transparent electrode 21.
[0069]
In this embodiment, the organic EL element 17 is provided in contact with the substrate 10. However, the structure is not limited to this structure. For example, the organic EL element 17 is disposed above the TFT via an interlayer insulating film. It is good also as a structure which provides.
[0070]
[Example 7]
In this embodiment, a semiconductor device incorporating an active matrix liquid crystal display device using a TFT circuit of the present invention will be described with reference to FIG.
[0071]
Examples of such a semiconductor device include a portable information terminal (electronic notebook, mobile computer, mobile phone, etc.), a video camera, a still camera, a personal computer, a television, and the like. An example of them is shown in FIG.
[0072]
FIG. 17A illustrates a mobile phone, which includes a main body 9001, an audio output portion 9002, an audio input portion 9003, a display device 9004, operation switches 9005, and an antenna 9006. The present invention can be applied to a display device 9004 including an audio output unit 9002, an audio input unit 9003, and an active matrix substrate.
[0073]
FIG. 17B illustrates a video camera which includes a main body 9101, a display device 9102, an audio input portion 9103, operation switches 9104, a battery 9105, and an image receiving portion 9106. The present invention can be applied to the audio input portion 9103, the display device 9102 including the active matrix substrate, and the image receiving portion 9106.
[0074]
FIG. 17C illustrates a mobile computer, which includes a main body 9201, a camera portion 9202, an image receiving portion 9203, operation switches 9204, and a display device 9205. The present invention can be applied to an image receiving portion 9203 and a display device 9205 including an active matrix substrate.
[0075]
FIG. 17D illustrates a head mounted display which includes a main body 9301, a display device 9302, and an arm portion 9303. The present invention can be applied to the display device 9302. Although not shown, it can also be used for other signal control circuits.
[0076]
FIG. 17E illustrates a rear projector, which includes a main body 9401, a light source 9402, a display device 9403, a polarizing beam splitter 9404, reflectors 9405 and 9406, and a screen 9407. The present invention can be applied to the display device 9403.
[0077]
FIG. 17F illustrates a portable book, which includes a main body 9501, display devices 9502 and 9503, a storage medium 9504, an operation switch 9505, and an antenna 9506, and data stored in a minidisc (MD) or DVD, The data received by the antenna is displayed. The display devices 9502 and 9503 are direct-view display devices, and the present invention can be applied to the display devices 9502 and 9503.
[0078]
Although not shown here, the present invention can also be applied to a display unit of a car navigation system or an image sensor personal computer. Thus, the applicable range of the present invention is extremely wide and can be applied to electronic devices in all fields.
[0079]
[Example 8]
In this embodiment, a semiconductor device incorporating an active matrix liquid crystal display device using a TFT circuit of the present invention will be described with reference to FIGS.
[0080]
FIG. 18A illustrates a personal computer, which includes a main body 9601, an image input portion 9602, a display device 9603, and a keyboard 9604. The display device 9603 can be formed using an active matrix liquid crystal display device or an EL display device manufactured using the present invention.
[0081]
FIG. 18B shows a player that uses a recording medium (hereinafter referred to as a recording medium) in which a program is recorded, and includes a main body 9701, a display device 9702, a speaker portion 9703, a recording medium 9704, and operation switches 9705. This apparatus uses a DVD (Digital Versatile Disc), CD, or the like as a recording medium, and can perform music appreciation, movie appreciation, games, and the Internet. The display device 9702 can be formed using an active matrix liquid crystal display device or an EL display device manufactured using the present invention.
[0082]
FIG. 18C illustrates a digital camera which includes a main body 9801, a display device 9802, an eyepiece unit 9803, an operation switch 9804, and an image receiving unit (not shown). The display device 9802 can be formed using an active matrix liquid crystal display device or an EL display device manufactured using the present invention.
[0083]
FIG. 19A illustrates a front type projector that includes a projection device 3601 and a screen 3602. The liquid crystal display device of the present invention can be used by being incorporated in a projection device 3601.
[0084]
FIG. 19B shows a rear projector, which includes a main body 3701, a projection device 3702, a mirror 3703, and a screen 3704. The liquid crystal display device of the present invention can be used by being incorporated in a projection device 3702.
[0085]
Note that FIG. 19C illustrates an example of the structure of the projection devices 3601 and 3702 in FIGS. 19A and 19B. The projection devices 3601 and 3702 include a light source optical system 3801, mirrors 3802 and 3804 to 3806, a dichroic mirror 3803, a prism 3807, a liquid crystal display device 3808, a phase difference plate 3809, and a projection optical system 3810. The projection optical system 3810 is composed of an optical system including a projection lens. Although the present embodiment shows a three-plate type example, it is not particularly limited, and for example, a single-plate type may be used. Further, the practitioner may appropriately provide an optical system such as an optical lens, a film having a polarization function, a film for adjusting a phase difference, or an IR film in the optical path indicated by an arrow in FIG. Good.
[0086]
FIG. 19D shows an example of the structure of the light source optical system 3801 in FIG. In this embodiment, the light source optical system 3801 includes a reflector 3811, a light source 3812, lens arrays 3813 and 3814, a polarization conversion element 3815, and a condenser lens 3816. Note that the light source optical system illustrated in FIG. 19D is an example and is not particularly limited. For example, the practitioner may appropriately provide an optical system such as an optical lens, a film having a polarization function, a film for adjusting a phase difference, or an IR film in the light source optical system.
[0087]
[Example 9]
In this embodiment, an example of manufacturing a self-luminous display panel (hereinafter referred to as an EL display device) using an electroluminescence (EL) material by applying the active matrix substrate shown in FIG. Will be described. FIG. 20A is a top view of an EL display panel using the present invention. In FIG. 20A, 2010 is a substrate, 2011 is a pixel portion, 2012 is a source side driver circuit, 2013 is a gate side driver circuit, and each driver circuit reaches an FPC 2017 via wirings 2014 and 2016 to an external device. Connected.
[0088]
FIG. 20B is a diagram illustrating a cross section taken along line AA ′ of FIG. 20A. At this time, a counter plate 2080 is provided at least over the pixel portion, preferably over the driver circuit and the pixel portion. The counter plate 2080 is bonded to an active matrix substrate on which a TFT and an EL layer are formed with a seal material 2019. A filler (not shown) is mixed in the sealant 2019, and the two substrates are bonded to each other with a substantially uniform interval. Further, the outside of the seal material 2019 and the upper surface and the periphery of the FPC 2017 are sealed with a sealant 2081. As the sealant 2081, a material such as a silicone resin, an epoxy resin, a phenol resin, or butyl rubber is used.
[0089]
Thus, when the active matrix substrate 2010 and the counter substrate 2080 are bonded together by the sealant 2019, a space is formed between them. The space is filled with a filler 2083. This filler 2083 also has the effect of bonding the opposing plate 2080. As the filler 2083, PVC (polyvinyl chloride), epoxy resin, silicone resin, PVB (polyvinyl butyral), EVA (ethylene vinyl acetate), or the like can be used. In addition, since the EL layer is susceptible to moisture and moisture and easily deteriorates, it is desirable to mix a desiccant such as barium oxide in the filler 2083 because the moisture absorption effect can be maintained. In addition, a passivation film 2082 formed of a silicon nitride film, a silicon oxynitride film, or the like is formed over the EL layer so that corrosion due to an alkali element or the like contained in the filler 2083 is prevented.
[0090]
The counter plate 2080 includes a glass plate, an aluminum plate, a stainless steel plate, a FRP (Fiberglass-Reinforced Plastics) plate, a PVF (polyvinyl fluoride) film, a Mylar film (trade name of DuPont), a polyester film, an acrylic film, an acrylic plate, etc. Can be used. Moreover, moisture resistance can also be improved using the sheet | seat of the structure which pinched | interposed several tens micrometer aluminum foil with the PVF film or the mylar film. In this way, the EL element is hermetically sealed from the outside air.
[0091]
20B, a driver circuit TFT (here, a CMOS circuit in which an n-channel TFT and a p-channel TFT are combined is illustrated) 2022 and a pixel over the substrate 2010 and the base film 2021. The part TFT 2023 (however, only the TFT for controlling the current to the EL element is shown here) is formed. Among these TFTs, especially n-channel TFTs are provided with an LDD region having the structure shown in this embodiment in order to prevent a decrease in on-current due to the hot carrier effect and a decrease in characteristics due to Vth shift and bias stress.
[0092]
For example, a p-channel TFT and an n-channel TFT of the CMOS circuit illustrated in FIG. 5B may be used as the driver circuit TFT 2022. As the pixel portion TFT 2023, a pixel TFT 204 shown in FIG. 5B or a p-channel TFT having a similar structure may be used.
[0093]
However, in order to manufacture an active matrix substrate for manufacturing an EL display device, a self-luminous layer 2029 is formed over the pixel electrode 2027 using an EL material. The self-light emitting layer 2029 may have a stacked structure or a single layer structure by freely combining known EL materials (a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, or an electron injection layer). A known technique may be used to determine the structure. EL materials include low-molecular materials and high-molecular (polymer) materials. When a low molecular material is used, a vapor deposition method is used. When a high molecular material is used, a simple method such as a spin coating method, a printing method, or an ink jet method can be used.
[0094]
The self-light-emitting layer 2029 is formed by a vapor deposition method, an inkjet method, a dispenser method, or the like using a shadow mask. In any case, color display is possible by forming light emitting layers (red light emitting layer, green light emitting layer, and blue light emitting layer) capable of emitting light having different wavelengths for each pixel. In addition, there are a method in which a color conversion layer (CCM) and a color filter are combined, and a method in which a white light emitting layer and a color filter are combined, but either method may be used. Needless to say, an EL display device emitting monochromatic light can also be used.
[0095]
When the self-luminous layer 2029 is formed, a cathode 2030 is formed thereon. It is desirable to eliminate moisture and oxygen present at the interface between the cathode 2030 and the self-luminous layer 2029 as much as possible. Therefore, it is necessary to devise such that the self-luminous layer 2029 and the cathode 2030 are continuously formed in a vacuum or the self-luminous layer 2029 is formed in an inert atmosphere and the cathode 2030 is formed in a vacuum without being released to the atmosphere. . In this embodiment, the above-described film formation is possible by using a multi-chamber type (cluster tool type) film formation apparatus.
[0096]
In this embodiment, a stacked structure of a LiF (lithium fluoride) film and an Al (aluminum) film is used as the cathode 2030. Specifically, a 1 nm-thick LiF (lithium fluoride) film is formed on the self-luminous layer 2029 by vapor deposition, and a 300 nm-thick aluminum film is formed thereon. Of course, you may use the MgAg electrode which is a well-known cathode material. The cathode 2030 is connected to the wiring 2016 in a region indicated by 2031. The wiring 2016 is a power supply line for applying a predetermined voltage to the cathode 2030, and is connected to the FPC 2017 through the anisotropic conductive paste material 2032. A resin layer 2080 is further formed on the FPC 2017 to increase the adhesive strength of this portion.
[0097]
In order to electrically connect the cathode 2030 and the wiring 2016 in the region indicated by 2031, it is necessary to form contact holes in the interlayer insulating film 2026 and the insulating film 2028. These may be formed when the interlayer insulating film 2026 is etched (when the pixel electrode contact hole is formed) or when the insulating film 2028 is etched (when the opening before the EL layer is formed). In addition, when the insulating film 2028 is etched, the interlayer insulating film 2026 may be etched all at once. In this case, if the interlayer insulating film 2026 and the insulating film 2028 are the same resin material, the shape of the contact hole can be improved.
[0098]
The wiring 2016 is electrically connected to the FPC 2017 through a gap (but sealed with a sealant 2081) between the seal 2019 and the substrate 2010. Note that although the wiring 2016 has been described here, the other wirings 2014 and 2015 are also electrically connected to the FPC 2017 under the sealing material 2018 in the same manner.
[0099]
Here, a more detailed cross-sectional structure of the pixel portion is shown in FIG. 21, a top structure is shown in FIG. 22A, and a circuit diagram is shown in FIG. 22B. In FIG. 21A, a switching TFT 2102 provided over a substrate 2101 is formed with the same structure as the n-channel TFT in the pixel portion in FIG. The double gate structure has a structure in which two TFTs are substantially connected in series, and there is an advantage that the off-current value can be reduced. In this embodiment, a double gate structure is used, but a triple gate structure or a multi-gate structure having more gates may be used.
[0100]
The current control TFT 2103 is formed using an n-channel TFT of a CMOS circuit shown in FIG. At this time, the drain line 2135 of the switching TFT 2102 is electrically connected to the gate electrode 2137 of the current control TFT by the wiring 2136. A wiring indicated by 2138 is a gate line for electrically connecting the gate electrodes 2139a and 2139b of the switching TFT 2102.
[0101]
When the current control TFT 2103 and the switching TFT 2102 are hydrogenated using the method of the present invention, the main characteristics of the TFT such as field effect mobility, subthreshold constant (S value), and on-current can be improved. Since variations in the characteristics of the TFT can be reduced, it is very effective in manufacturing an EL display element. By improving the various characteristics as described above, gradation display can be facilitated, and variation in TFT characteristics can be reduced, thereby eliminating image display spots and improving display quality.
[0102]
In this embodiment, the current control TFT 2103 is illustrated with a single gate structure, but a multi-gate structure in which a plurality of TFTs are connected in series may be used. Further, a structure may be employed in which a plurality of TFTs are connected in parallel to substantially divide the channel formation region into a plurality of portions so that heat can be emitted with high efficiency. Such a structure is effective as a countermeasure against deterioration due to heat.
[0103]
Further, as shown in FIG. 22A, the wiring to be the gate electrode 2137 of the current control TFT 2103 overlaps the drain line 2140 of the current control TFT 2103 with an insulating film in the region indicated by 2104. At this time, a capacitor is formed in a region indicated by 2104. The capacitor 2104 functions as a capacitor for holding a voltage applied to the gate of the current control TFT 2103. The drain line 2140 is connected to a current supply line (power supply line) 2201, and a constant voltage is always applied.
[0104]
A first passivation film 2141 is provided on the switching TFT 2102 and the current control TFT 2103, and a planarization film 2142 made of a resin insulating film is formed thereon. It is very important to flatten the step due to the TFT using the flattening film 2142. Since the self-light-emitting layer formed later is very thin, a light emission failure may occur due to the presence of a step. Therefore, it is desirable to flatten the EL layer before forming the pixel electrode so that the EL layer can be formed on the flat surface as much as possible.
[0105]
Reference numeral 2143 denotes a pixel electrode (EL element cathode) made of a highly reflective conductive film, which is electrically connected to the drain of the current control TFT 2103. As the pixel electrode 2143, a low-resistance conductive film such as an aluminum alloy film, a copper alloy film, or a silver alloy film, or a stacked film thereof is preferably used. Of course, a laminated structure with another conductive film may be used. A light emitting layer 2144 is formed in a groove (corresponding to a pixel) formed by banks 2144a and 2144b formed of an insulating film (preferably resin). Although only one pixel is shown here, a light emitting layer corresponding to each color of R (red), G (green), and B (blue) may be formed separately. A π-conjugated polymer material is used as the organic EL material for the light emitting layer. Typical polymer materials include polyparaphenylene vinylene (PPV), polyvinyl carbazole (PVK), and polyfluorene. There are various types of PPV organic EL materials such as “H. Shenk, H. Becker, O. Gelsen, E. Kluge, W. Kreuder, and H. Spreitzer,“ Polymers for Light Emitting ”. Materials such as those described in “Diodes”, Euro Display, Proceedings, 1999, p. 33-37 ”and JP-A-10-92576 may be used.
[0106]
As a specific light emitting layer, cyanopolyphenylene vinylene may be used for a light emitting layer that emits red light, polyphenylene vinylene may be used for a light emitting layer that emits green light, and polyphenylene vinylene or polyalkylphenylene may be used for a light emitting layer that emits blue light. The film thickness may be 30 to 150 nm (preferably 40 to 100 nm). However, the above example is an example of an organic EL material that can be used as a light emitting layer, and is not necessarily limited to this. An EL layer (a layer for emitting light and moving carriers therefor) may be formed by freely combining a light-emitting layer, a charge transport layer, or a charge injection layer. For example, in this embodiment, an example in which a polymer material is used as the light emitting layer is shown, but a low molecular weight organic EL material may be used. It is also possible to use an inorganic material such as silicon carbide for the charge transport layer or the charge injection layer. As these organic EL materials and inorganic materials, known materials can be used.
[0107]
In this embodiment, an EL layer having a stacked structure in which a hole injection layer 2146 made of PEDOT (polythiophene) or PAni (polyaniline) is provided on the light emitting layer 2145 is used. An anode 2147 made of a transparent conductive film is provided on the hole injection layer 2146. In the case of this example, since the light generated in the light emitting layer 2145 is emitted toward the upper surface side (upward of the TFT), the anode must be translucent. As the transparent conductive film, a compound of indium oxide and tin oxide or a compound of indium oxide and zinc oxide can be used, but it is possible to form after forming a light-emitting layer or hole injection layer with low heat resistance. What can form into a film at low temperature as much as possible is preferable.
[0108]
When the anode 2147 is formed, the EL element 2105 is completed. Note that the EL element 2105 here refers to a capacitor formed by the pixel electrode (cathode) 2143, the light emitting layer 2145, the hole injection layer 2146, and the anode 2147. As shown in FIG. 22A, the pixel electrode 2143 substantially matches the area of the pixel, so that the entire pixel functions as an EL element. Therefore, the use efficiency of light emission is very high, and a bright image display is possible.
[0109]
Incidentally, in this embodiment, a second passivation film 2148 is further provided on the anode 2147. The second passivation film 2148 is preferably a silicon nitride film or a silicon nitride oxide film. This purpose is to cut off the EL element from the outside, and has both the meaning of preventing deterioration due to oxidation of the organic EL material and the meaning of suppressing degassing from the organic EL material. This increases the reliability of the EL display device.
[0110]
As described above, the EL display panel of the present invention has a pixel portion composed of pixels having a structure as shown in FIG. 22, and has a switching TFT and a current control TFT. These TFTs manufactured using the hydrogenation method of the present invention exhibit extremely stable characteristics, and enable a good image display in an EL display device.
[0111]
FIG. 21B shows an example in which the radiation direction of light from the self-luminous layer is opposite to that in FIG. The current control TFT 2601 is formed using a p-channel TFT of the CMOS circuit in FIG. For the manufacturing process, Example 2 may be referred to. In this embodiment, a transparent conductive film is used as the pixel electrode (anode) 2150. Specifically, a conductive film made of a compound of indium oxide and zinc oxide is used. Of course, a conductive film made of a compound of indium oxide and tin oxide may be used.
[0112]
Then, after banks 2151a and 2151b made of insulating films are formed, a light emitting layer 2152 made of polyvinylcarbazole is formed by solution coating. An electron injection layer 2153 made of potassium acetylacetonate (denoted as acacK) and a cathode 2154 made of an aluminum alloy are formed thereon. In this case, the cathode 2154 also functions as a passivation film. Thus, the EL element 2602 is formed. In the case of this embodiment, the light generated in the light emitting layer 2153 is emitted toward the substrate on which the TFT is formed as indicated by an arrow. In the case of the structure as in this embodiment, the current control TFT 2601 is preferably a p-channel TFT. Such an EL display element can be applied to the semiconductor device shown in Embodiment 7 or 8.
[0113]
[Example 10]
In this embodiment, an example in which the pixel has a structure different from the circuit diagram illustrated in FIG. 22B is illustrated in FIG. In this embodiment, 2701 is a source wiring of the switching TFT 2702, 2703 is a gate wiring of the switching TFT 2702, 2704 is a current control TFT, 2705 is a capacitor, 2706 and 2708 are current supply lines, and 2707 is an EL element. .
[0114]
FIG. 23A shows an example in which the current supply line 2706 is shared between two pixels. In other words, the two pixels are formed so as to be symmetrical about the current supply line 2706. In this case, since the number of power supply lines can be reduced, the pixel portion can be further refined.
[0115]
FIG. 23B illustrates an example in which the current supply line 2708 is provided in parallel with the gate wiring 2703. In FIG. 23B, the current supply line 2708 and the gate wiring 2703 are provided so as not to overlap with each other. However, if the wirings are formed in different layers, they overlap with each other through an insulating film. It can also be provided. In this case, since the exclusive area can be shared by the power supply line 2708 and the gate wiring 2703, the pixel portion can be further refined.
[0116]
In FIG. 23C, a current supply line 2708 is provided in parallel with the gate wiring 2703 as in the structure of FIG. 23B, and two pixels are symmetrical with respect to the current supply line 2708. It is characterized in that it is formed. It is also effective to provide the current supply line 2708 so as to overlap any one of the gate wirings 2703. In this case, since the number of power supply lines can be reduced, the pixel portion can be further refined. In FIG. 23B, a capacitor 2705 is provided to hold the voltage applied to the gate of the current control TFT 2704, but the capacitor 2705 can be omitted.
[0117]
Since the n-channel TFT of the present invention as shown in FIG. 21A is used as the current control TFT 2705, it has an LDD region provided so as to overlap the gate electrode with the gate insulating film interposed therebetween. A parasitic capacitance generally called a gate capacitance is formed in the overlapping region, but this embodiment is characterized in that this parasitic capacitance is actively used in place of the capacitor 2705. Since the capacitance of the parasitic capacitance changes in the area where the gate electrode and the LDD region overlap, it is determined by the length of the LDD region included in the overlapping region. Similarly, the capacitor 2705 can be omitted in the structures of FIGS. 23 (A), (B), and (C).
[0118]
【The invention's effect】
According to the present invention, by performing hydrogenation from the surface of the first insulating film, damage to the semiconductor layer and the influence of contamination can be avoided, and the hydrogen supplied to the first insulating film is the lower layer. Since it also diffuses to the side, defects in the semiconductor layer can be neutralized with the hydrogen. Further, a step of forming a first insulating film containing hydrogen over a semiconductor layer formed in a predetermined shape, a second insulating film is formed in close contact with the first insulating film, and then hydrogen Alternatively, by performing a heat treatment in an atmosphere containing hydrogen generated by being converted to plasma, hydrogen supplied from the surface of the second insulating film diffuses into the first insulating film, and the first The excess hydrogen in the insulating film diffuses to the lower layer side, and the semiconductor layer can be hydrogenated.
[0119]
In addition, a step of forming a first insulating film containing hydrogen on a semiconductor layer formed in a predetermined shape, and then heat treatment in an atmosphere containing hydrogen or hydrogen generated by being converted into plasma And, after forming a third insulating film containing hydrogen on the first insulating film, the same step is performed by performing a heat treatment in an atmosphere containing hydrogen or nitrogen. An effect is obtained. As another method, a step of forming a first insulating film containing hydrogen on a semiconductor layer formed in a predetermined shape, and then an atmosphere containing hydrogen or hydrogen generated by being converted into plasma A step of performing a heat treatment in the substrate, and a step of performing a heat treatment in an atmosphere containing hydrogen or nitrogen after forming a third insulating film containing hydrogen on the first insulating film. The same effect can be obtained. More desirably, a step of forming a first insulating film containing hydrogen on a semiconductor layer formed in a predetermined shape, and then in an atmosphere containing hydrogen or hydrogen generated by being converted into plasma. In an atmosphere including a step of performing a heat treatment, a step of forming a second insulating film in close contact with the first insulating film, and then hydrogen or hydrogen generated by being converted into plasma And a step of performing a heat treatment in an atmosphere containing hydrogen or nitrogen after forming a third insulating film containing hydrogen on the second insulating film. Similar effects can be obtained.
[0120]
A TFT manufactured using a semiconductor layer hydrogenated by the method of the present invention exhibits extremely excellent characteristics, and such a TFT can be widely applied to various semiconductor devices.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a manufacturing process of a TFT.
FIG. 2 is a cross-sectional view showing a manufacturing process of a TFT, and a top view of a CMOS circuit.
FIG. 3 is a cross-sectional view illustrating a manufacturing process of an active matrix substrate.
FIG. 4 is a cross-sectional view illustrating a manufacturing process of an active matrix substrate.
FIG. 5 is a cross-sectional view illustrating a manufacturing process of an active matrix substrate.
FIG. 6 is a cross-sectional view of an active matrix liquid crystal display device.
FIG. 7 is a perspective view of an active matrix substrate.
FIG. 8 is a top view of a pixel portion and a top view of a CMOS circuit.
FIG. 9 is a diagram illustrating an embodiment of the present invention.
FIG. 10 is a graph showing that the concentration of hydrogen contained in a silicon nitride oxide film changes due to heat treatment.
FIG. 11 is a cross-sectional view illustrating a manufacturing process of a TFT.
12 is a cross-sectional view showing a manufacturing process of a TFT. FIG.
FIG. 13 is a cross-sectional view illustrating a manufacturing process of a TFT.
14A and 14B are a cross-sectional view and a top view of a pixel portion.
FIG. 15 is a diagram illustrating an embodiment of the present invention.
FIG. 16 is a circuit diagram and a cross-sectional structure diagram of an EL panel.
FIG 17 illustrates an example of a semiconductor device.
FIG 18 illustrates an example of a semiconductor device.
FIG. 19 is a diagram showing a configuration of a projection type liquid crystal display device.
20A and 20B are a top view and a cross-sectional view illustrating a structure of an EL display device.
FIG. 21 is a cross-sectional view of a pixel portion of an EL display device.
FIGS. 22A and 22B are a top view and a circuit diagram of a pixel portion of an EL display device. FIGS.
FIG. 23 is an example of a circuit diagram of a pixel portion of an EL display device.
[Explanation of symbols]
301 .. Board
302 .. Base film
303-305 ..Semiconductor layer
306 .. Gate insulating film
325, 340, 341, 342 .. gate electrode
327..Gate wiring
328, 329 .. Lead wiring
343 .. Retention capacitance electrode
358 .. First insulating film
359 .. Second insulating film
365 ··· Third insulating film

Claims (12)

導体層上に水素を含有する第1の絶縁膜を形成し、
前記第1の絶縁膜に接して第2の絶縁膜を形成した後、
素雰囲気中またはプラズマ化することにより生成された水素を含む雰囲気中で加熱処理を施し
前記第2の絶縁膜に接して水素を含有する第3の絶縁膜を形成した後、
素または窒素を含む雰囲気中で加熱処理を施すを特徴とする半導体装置の作製方法。
A first insulating film containing hydrogen on the semi-conductor layer is formed,
After forming the second insulating film to contact with the first insulating film,
Subjected to heat treatment in an atmosphere containing hydrogen produced by or plasma in hydrogen atmosphere,
After forming a third insulating film containing hydrogen in contact with the second insulating film ,
The method for manufacturing a semiconductor device and this is subjected to a heat treatment in an atmosphere and feature comprising hydrogen or nitrogen.
導体層上に水素を含有する第1の絶縁膜を形成した後、
素雰囲気中またはプラズマ化することにより生成された水素を含む雰囲気中で加熱処理を施し、
前記第1の絶縁膜に接して第2の絶縁膜を形成した後、
素雰囲気中またはプラズマ化することにより生成された水素を含む雰囲気中で加熱処理を施し、
前記第2の絶縁膜に接して水素を含有する第3の絶縁膜を形成した後、
素または窒素を含む雰囲気中で加熱処理を施すを特徴とする半導体装置の作製方法。
After forming the first insulating film containing hydrogen in a semi-conductor layer,
Subjected to heat treatment in an atmosphere containing hydrogen produced by or plasma in hydrogen atmosphere,
After forming the second insulating film to contact with the first insulating film,
Subjected to heat treatment in an atmosphere containing hydrogen produced by or plasma in hydrogen atmosphere,
After forming a third insulating film containing hydrogen in contact with the second insulating film ,
The method for manufacturing a semiconductor device and this is subjected to a heat treatment in an atmosphere and feature comprising hydrogen or nitrogen.
請求項1または請求項2において、前記第1の絶縁膜が、窒酸化シリコン膜から形成されることを特徴とする半導体装置の作製方法。Oite to claim 1 or claim 2, wherein the first insulating film, a method for manufacturing a semiconductor device characterized by being formed from a silicon oxynitride film. 請求項3において、前記第1の絶縁膜は、シラン、亜酸化窒素、及びアンモニアから形成されること特徴とする半導体装置の作製方法。4. The method for manufacturing a semiconductor device according to claim 3, wherein the first insulating film is formed of silane, nitrous oxide, and ammonia. 請求項1乃至請求項4のいずれか一において、前記第2の絶縁膜が、窒酸化シリコン膜から形成されることを特徴とする半導体装置の作製方法。Any one to Oite of claims 1 to 4, wherein the second insulating film, a method for manufacturing a semiconductor device characterized by being formed from a silicon oxynitride film. 請求項5において、前記第2の絶縁膜は、シラン、及び亜酸化窒素から形成されること特徴とする半導体装置の作製方法。6. The method for manufacturing a semiconductor device according to claim 5, wherein the second insulating film is formed of silane and nitrous oxide. 請求項乃至請求項のいずれか一において、前記第3の絶縁膜が、窒酸化シリコン膜または窒化シリコン膜から形成されることを特徴とする半導体装置の作製方法。Any one to Oite of claims 1 to 6, wherein the third insulating film, a method for manufacturing a semiconductor device characterized by being formed from a silicon oxynitride film or a silicon nitride film. 請求項7において、前記第3の絶縁膜は、シラン、亜酸化窒素、及びアンモニア、またはシラン、窒素、及びアンモニアから形成されること特徴とする半導体装置の作製方法。8. The method for manufacturing a semiconductor device according to claim 7, wherein the third insulating film is formed of silane, nitrous oxide, and ammonia, or silane, nitrogen, and ammonia. 請求項乃至請求項のいずれか一において、第1の絶縁膜、第2の絶縁膜、第3の絶縁膜は、それぞれの含有炭素濃度が2×1019cm−3以下であることを特徴とする半導体装置の作製方法。Any one to Oite of claims 1 to 8, a first insulating film, a second insulating film, the third insulating film, the carbon concentration of their respective is 2 × 10 19 cm -3 A method for manufacturing a semiconductor device, which is as follows. 請求項1乃至請求項9のいずれか一において、前記第1の絶縁膜の膜厚は100〜500nmであることを特徴とする半導体装置の作製方法。10. The method for manufacturing a semiconductor device according to claim 1, wherein the first insulating film has a thickness of 100 to 500 nm. 請求項1乃至請求項10のいずれか一において、前記第2の絶縁膜の膜厚は100〜500nmであることを特徴とする半導体装置の作製方法。11. The method for manufacturing a semiconductor device according to claim 1, wherein the second insulating film has a thickness of 100 to 500 nm. 請求項1乃至請求項11のいずれか一において、前記半導体層は、非晶質半導体膜をレーザ結晶化法、熱結晶化法、または触媒元素を用いた結晶化法で結晶化した結晶質半導体膜を用いて形成されることを特徴とする半導体装置の作製方法。12. The crystalline semiconductor according to claim 1, wherein the semiconductor layer is formed by crystallizing an amorphous semiconductor film by a laser crystallization method, a thermal crystallization method, or a crystallization method using a catalytic element. A method for manufacturing a semiconductor device, characterized by being formed using a film.
JP2000017726A 1999-01-26 2000-01-26 Method for manufacturing semiconductor device Expired - Fee Related JP4493778B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000017726A JP4493778B2 (en) 1999-01-26 2000-01-26 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1775399 1999-01-26
JP11-17753 1999-01-26
JP2000017726A JP4493778B2 (en) 1999-01-26 2000-01-26 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2000286426A JP2000286426A (en) 2000-10-13
JP2000286426A5 JP2000286426A5 (en) 2007-03-08
JP4493778B2 true JP4493778B2 (en) 2010-06-30

Family

ID=26354311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000017726A Expired - Fee Related JP4493778B2 (en) 1999-01-26 2000-01-26 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4493778B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100740930B1 (en) * 2000-10-26 2007-07-19 삼성전자주식회사 thin film transistor array panel for liquid crystal display and manufacturing method thereof
US7495390B2 (en) * 2000-12-23 2009-02-24 Lg Display Co., Ltd. Electro-luminescence device with improved thermal conductivity
US6825496B2 (en) 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4137454B2 (en) * 2001-01-17 2008-08-20 株式会社半導体エネルギー研究所 Light emitting device, electronic device, and method for manufacturing light emitting device
JP4382375B2 (en) * 2003-03-13 2009-12-09 Nec液晶テクノロジー株式会社 Thin film transistor manufacturing method
JP4640085B2 (en) * 2005-09-30 2011-03-02 カシオ計算機株式会社 Display panel
JP2007242895A (en) 2006-03-08 2007-09-20 Mitsubishi Electric Corp Thin-film transistor device and its manufacturing method
KR101776655B1 (en) * 2010-07-01 2017-09-11 삼성디스플레이 주식회사 Array substrate, the manufacturing method of the same, and the display apparatus comprising the array substrate

Also Published As

Publication number Publication date
JP2000286426A (en) 2000-10-13

Similar Documents

Publication Publication Date Title
US6573195B1 (en) Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
US6579736B2 (en) Semiconductor device and method of manufacturing thereof
US8304327B2 (en) Method of manufacturing a semiconductor device
US6380007B1 (en) Semiconductor device and manufacturing method of the same
JP5132714B2 (en) Transmission type liquid crystal display device, projector and digital camera
JP4549475B2 (en) Semiconductor device, electronic device, and method for manufacturing semiconductor device
JP4536187B2 (en) Semiconductor device and manufacturing method thereof
JP2000223715A (en) Manufacture of thin film transistor and manufacture of active matrix substrate
JP4801238B2 (en) Method for manufacturing semiconductor device
JP4493778B2 (en) Method for manufacturing semiconductor device
JP4850326B2 (en) Method for manufacturing semiconductor device
JP4986332B2 (en) Method for manufacturing semiconductor device
JP2001210832A (en) Semiconductor device and method of manufacturing it
JP5244274B2 (en) Method for manufacturing semiconductor device
JP4663063B2 (en) Method for manufacturing semiconductor device
JP4463377B2 (en) Semiconductor device and manufacturing method thereof
JP4536202B2 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
JP2000243974A (en) Semiconductor device and manufacture thereof
JP5159005B2 (en) Method for manufacturing semiconductor device
JP4527070B2 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
JP4527069B2 (en) Display device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100407

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees