JP4419727B2 - 電気光学装置、電気光学装置の補正量決定方法、駆動方法および電子機器 - Google Patents
電気光学装置、電気光学装置の補正量決定方法、駆動方法および電子機器 Download PDFInfo
- Publication number
- JP4419727B2 JP4419727B2 JP2004203616A JP2004203616A JP4419727B2 JP 4419727 B2 JP4419727 B2 JP 4419727B2 JP 2004203616 A JP2004203616 A JP 2004203616A JP 2004203616 A JP2004203616 A JP 2004203616A JP 4419727 B2 JP4419727 B2 JP 4419727B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- gradation
- data signal
- column
- correction amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
そこで、書き込みが不十分となる点を解消する目的で、相展開駆動という方式が考え出された(特許文献1参照)。この相展開駆動は、1水平走査期間において、データ線を予め定められた本数、例えば6本毎に同時に選択するとともに、選択走査線と選択データ線とに対応する画素への画像信号を時間軸に対し6倍に伸長して、選択した6本のデータ線の各々に供給する、という方式である。この相展開駆動方式では、データ線に画像信号を供給する時間を、点順次方式と比較して、この例では6倍確保することができるので、高精細化に適している、と考えられている。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、高精細化しても表示品位の低下現象を抑えることが可能な電気光学装置、電気光学装置の補正量決定方法並びに駆動方法および電子機器を提供することにある。
また、前記第3ステップにおいて、前記基準電位を前記高位側または低位側の他方側にシフトさせる代わりに、前記高位側または低位側のうち他方側の極性では、前記所定の階調を表示させるデータ信号を供給させ、前記高位側または低位側のうち一方側の極性では、前記画素に印加される電圧実効値を最大とさせる階調または当該階調近傍の階調を表示させるデータ信号を供給させても良い。
さらに、第1および第3ステップの双方を置き換えても良い。
このような方法によれば、第1または/および第3ステップにおいて基準電位をシフトさせなくても同等の効果を奏することができる。
なお、本発明は、電気光学装置や、電気光学装置の駆動方法としても概念することができる。また、本発明に係る電子機器は、上記電気光学装置を有するので、表示品位の低下を防止することが可能となる。
この図に示されるように、電気光学装置10は、処理回路50とパネル100とに大別される。このうち、処理回路50は、プリント基板に形成された回路モジュールであり、パネル100とは、FPC(Flexible Printed Circuit)基板等によって接続されている。
このうち、S/P変換回路310は、垂直走査信号Vsおよび水平走査信号Hsおよびドットクロック信号DCLKに同期するとともに、図示しない上位装置から供給されるディジタルの映像データVidを、6チャネルに分配するとともに、それぞれ時間軸に6倍に伸長(相展開またはシリアル−パラレル変換ともいう)して、映像データVd1d〜Vd6dとして出力するものである。なお、説明の便宜上、映像データVd1d〜Vd6dをそれぞれチャネル1〜6と称することにする。
なお、水平帰線期間において画素を最低階調に指定する理由は、主に、タイミングズレなどにより画素に供給されたとしても、当該画素を表示に寄与させないためである。また、映像データVidをシリアル−パラレル変換する理由は、後述するサンプリングスイッチにおいて、データ信号が印加される時間を長くして、サンプル&ホールド時間および充放電時間を確保するためである。
増幅・反転回路340は、アナログ変換された信号を、後述するように電圧Vcを基準にして正転または極性反転して、データ信号Vid1〜Vid6としてパネル100に供給するものである。
極性反転については、(a)走査線毎、(b)データ信毎、(c)画素毎、(d)面(フレーム)毎など様々な態様があるが、この実施形態にあっては(a)走査線毎の極性反転であるとする。ただし、本発明をこれに限定する趣旨ではない。
なお、電圧Vcは、後述する図7に示されるように画像信号の振幅中心電圧である。また、本実施形態では、便宜上、振幅中心電圧Vcよりも高位電圧を正極性と、低位電圧を負極性と、それぞれ称している。
この実施形態では、映像データVidをシリアル−パラレル変換した後にアナログ変換する構成とするが、シリアル−パラレル変換前にアナログ変換しても良いのはもちろんである。
図2に示されるように、パネル100では、複数本の走査線112が横方向(行方向、X方向)に延接される一方、複数本のデータ線114が図において縦方向(列方向、Y方向)に延設されている。そして、これらの走査線112とデータ線114との交差の各々に対応するように画素110がそれぞれ設けられて、表示領域100aを構成している。
本実施形態では、走査線112の本数(行数)を「m」とし、データ線の本数(列数)を「6n」(6の倍数)として、画素110が、縦m行×横6n列のマトリクス状に配列する構成を想定する。
各データ線114の一端には、画像信号線171に供給されるデータ信号Vid1〜Vid6の各々をデータ線114にサンプリングするサンプリングスイッチ150がそれぞれ設けられている。各サンプリングスイッチ150は、本実施形態では、nチャネル型の薄膜トランジスタ(Thin Film Transistor、以下、TFTと称する)であり、そのドレインがデータ線114に接続される一方、そのゲートは、6本のデータ線114を1単位として共通接続されている。
なお、サンプリングスイッチ150を構成するTFTについては、本実施形態ではnチャネル型としているが、pチャネル型としても良いし、両チャネルを組み合わせた相補型としても良い。
図3に示されるように、画素110においては、nチャネル型のTFT116のソースがデータ線114に接続されるとともに、ドレインが画素電極118に接続される一方、ゲートが走査線112に接続されている。
また、画素電極118に対向するように共通電極108が全画素に対して共通に設けられるとともに、制御回路52から供給される電圧LCcomに維持される。そして、これらの画素電極118と共通電極108との間に液晶層105が挟持されている。このため、画素毎に、画素電極118、共通電極108および液晶層105からなる液晶容量が構成されることになる。
画素電極118と共通電極108との間を通過する光は、液晶容量に印加される電圧実効値がゼロであれば、液晶分子の捻れに沿って約90度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させると、当該電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小である黒色表示になる(ノーマリーホワイトモード)。
また、液晶容量において電荷をリークしにくくさせるために、蓄積容量109が画素毎に形成されている。この蓄積容量109の一端は、画素電極118(TFT116のドレイン)に接続される一方、その他端は、全画素にわたって共通接地されている。
なお、画素110におけるTFT116は、走査線駆動回路130や、シフトレジスタ142、サンプリングスイッチ150の構成素子と共通の製造プロセスで形成されて、装置全体の小型化や低コスト化に寄与している。
また、制御回路52は、水平走査に同期して、上述したS/P変換回路310における相展開を制御するとともに、書込極性を指定する信号PL、および、モードを指定する信号Mdを出力する。
また、増幅・反転回路340は、D/A変換回路群330によってアナログ変換された信号を、信号PLで正極性書込が指定されたならば正転する一方、信号PLで負極性書込が指定されたならば極性反転して、それぞれデータ信号Vid1〜Vid6として出力する。
垂直有効表示期間の最初において、転送開始パルスDYが走査線駆動回路130に供給される。この供給によって、図6に示されるように、走査信号G1、G2、G3、…、Gmが順次排他的にHレベルになって、それぞれ走査線112に出力される。そこでまず走査信号G1がHレベルになる水平走査期間について着目する。
一方、走査信号G1がHレベルになる水平有効表示期間では、図6に示されるように、シフトレジスタ142は、転送開始パルスDXをクロック信号CLXによって取り込んで順次シフトするとともに、そのパルス幅を狭めたサンプリング信号S1、S2、S3、…、Snを出力する。
この後、サンプリング信号S2がHレベルになると、今度は、2番目のブロックに属する6本のデータ線114に、それぞれデータ信号Vid1〜Vid6がサンプリングされて、これらのデータ信号Vid1〜Vid6が、1行目の走査線112と当該6本(左から数えて7〜12列目)のデータ線114と交差する画素の画素電極118にそれぞれ印加されることになる。
一方、水平帰線期間において映像データVidは画素の黒色化を指定するが、直前の水平有効表示期間では正極性書込であったので、データ信号Vid1〜Vid6は、図7に示されるように、この水平帰線期間の略中心タイミングにおいて、画素110における画素電極118に印加された場合に当該画素を最低階調の黒色とさせる正極性電圧Vb(+)から当該画素を最低階調の黒色とさせる負極性電圧Vb(-)へと切り替わる。
なお、図7における電圧の関係について言及すると、電圧Vw(-)、Vg(-)は、画素110における画素電極118に印加された場合に当該画素を、それぞれ最高階調の白色、中間階調である灰色とさせる負極性電圧である。一方、Vw(+)、Vg(+)は、画素110における画素電極118に印加された場合に、それぞれ当該画素を最高階調の白色、中間階調である灰色とさせる正極性電圧であり、電圧Vcを基準にしたときにVw(-)、Vg(-)と対称関係にある。
なお、データ信号Vid1〜Vid6は、水平帰線期間の略中心タイミングにおいて、正極性書込の水平有効表示期間から負極性書込の水平有効表示期間に移行する場合には電圧Vb(+)から電圧Vb(-)へ、負極性書込の水平有効表示期間から正極性書込の水平有効表示期間に移行する場合には電圧Vb(-)から電圧Vb(+)へ、それぞれ切り替わる。
また、次の1垂直走査期間においても、同様な書き込みが行われるが、この際、各行の画素に対する書込極性が入れ替えられる。すなわち、次の1垂直走査期間において、奇数行目の画素については負極性書込が行われる一方、偶数行目の画素については正極性書込が行われることになる。
このように、1垂直走査期間毎に画素に対する書込極性が入れ替えられるので、液晶層105に直流成分が印加されることがなくなり、液晶層105の劣化が防止される。
当該画素が選択される1水平走査期間にわたってTFT116はオンするが、当該水平走査期間のうち、ブロックが選択される期間だけ、当該画素に対応するデータ線のサンプリングスイッチ150がオンする。換言すれば、当該水平走査期間の途中でサンプリングスイッチ150がオフする。このため、データ線114にサンプリングされたデータ信号は、サンプリングスイッチ150のオフ時におけるプッシュダウンの影響を受けることになる。さらに、この図に示されるように、正極性の灰色相当電圧Vg(+)を書き込んだ直後のプッシュダウンよりも、負極性の灰色相当電圧Vg(-)を書き込んだ直後のプッシュダウンの方が大きくなる。
したがって、共通電極108に、極性反転の基準である電圧Vcを印加したのでは、液晶容量の実効的な電圧が、正極性書込よりも負極性書込の方が大きくなるので、液晶容量に直流成分が印加されてしまう。これを避けるために、プッシュダウン量が極性で異なっても、結果的に、液晶容量に印加される電圧実効値が等しくなるように、共通電極108に印加する電圧LCcomを電圧Vcよりも低位側に設定しているのである。
ここで、正極性書込と負極性書込とにおいて電圧Vcからみて対称関係にある電圧を書き込んだときに、両極性の実効的な電圧が互いに等しくなるような電圧LCcomを特に最適LCcomと称することにする。
また、本実施形態では、6本のデータ線をブロック化してまとめて選択する相展開駆動方式を採用している。この相展開駆動方式において、あるブロックが選択された場合、ブロック境界以外の部分のデータ線(チャネル2〜5に対応するデータ線)の各々については、自身のデータ線が電圧変化するとき(データ信号がサンプリングされるとき)、両側で隣接するデータ線も同時に電圧変化する。これに対し、ブロック境界部分のデータ線(チャネル1、6に対応するデータ線)については、自身のデータ線が電圧変化するときに、一方側で隣接するデータ線は同時に電圧変化するが、他方側で隣接するデータ線は電圧変化しない。このため、付加容量が大きくなるのと同等となり、ブロック境界部分のデータ線では、ブロック境界以外の部分のデータ線と比べて、そのプッシュダウン量が圧縮される(図9(a)および同図(b)参照)。
このため、ブロック境界部分の画素は、ブロック境界以外の部分の画素と比較すると、液晶容量の電圧実効値が異なってしまう。したがって、たとえ同じ階調で表示させようとしても、ブロック境界部分における画素の階調は、ブロック境界以外の部分における画素の階調とは異なってしまうことになる。ここで、画素の階調の相違は、ブロックの境界に沿って発生するので、表示領域100aでは縦状のスジとなって現れる。
すなわち、ブロック境界以外の部分のデータ線において最終的に保持される電圧を、ブロック境界部分のデータ線において最終的に保持される電圧に一致するように、映像データ(またはデータ信号)を補正する案(1)か、逆に、ブロック境界部分のデータ線において最終的に保持される電圧を、ブロック境界以外の部分のデータ線において最終的に保持される電圧に一致するように、映像データ(またはデータ信号)を補正する案(2)の2通りが想定される。
このうち、前者の案(1)では、多数派であるチャネル2〜5のデータ信号を補正することになるほか、電圧LCcomを再調整する必要があるので、本実施形態では(2)の案を採用する。
この図において、セレクタ(デマルチプレクサ)3212は、信号PLによって正極性書込が指定された場合には出力端Aを選択する一方、信号PLによって負極性書込が指定された場合には出力端Bを選択して、相展開された映像データVd1dを選択した出力端側に出力するものである。
変換テーブル3222は、正極性書込時に対応するものであり、映像データで指定される階調値毎に補正データを記憶する。ここで、変換テーブル3222は、信号Mdによって表示モードが指定された場合には、映像データで指定される階調値に対応する補正データを読み出して出力する一方、信号Mdによって調整モードが指定された場合には、記憶内容にかかわらず、補正量ゼロの補正データを出力するとともに、ある階調値に対応する補正データを、後述する調整器3216から出力される調整データPxに変更する。
この変換テーブル3222に記憶される補正データは、正極性書込において映像データVd1dに加算され、当該加算データに基づきデータ信号Vid1が出力された場合に、チャネル1のデータ線で最終的に保持される電圧が、チャネル2〜5のデータ線で最終的に保持される電圧と一致するような値である。
また、調整器3216は、信号Mdによって調整モードが指定された場合に、制御回路52の制御の下、正極性用の調整データPxと、負極性用の調整データMxとをそれぞれ生成して出力する。一方、調整器3216は、信号Mdによって表示モードが指定された場合に、調整データPx、Mxとしてそれぞれゼロデータを出力する。
加算器3226は、加算器3224による加算データと調整器3216による調整データPxとを加算して、セレクタ3214の入力端Aに供給する。
なお、正極性書込に対応する変換テーブル3222と負極性書込に対応する変換テーブル3232とによって補正量記憶回路が構成される。
セレクタ(マルチプレクサ)3214は、信号PLによって正極性書込が指定された場合には入力端Aを選択する一方、信号PLによって負極性書込が指定された場合には入力Bを選択して、選択した入力端に供給されたデータを、それぞれ補正済みの映像データVd1dとして供給するものである。
なお、チャネル6に対応する補正回路326も図4と同様な構成となる。
なお、本実施形態においては、図5(a)に示されるように、画素の最低階調(黒)が階調値K0であり、画素の最高階調(白)が階調値K16であって、その間の階調が、階調値K1〜K15で規定されるものとする。したがって、階調値K8に対応する階調とは、最低階調と最高階調とのちょうど中間に相当する。また、階調値K4は、最低階調と階調値K8との中間に相当し、階調値K12は、階調値K8と最高階調との中間に相当する。
まず、第1ステップにおいて、制御回路52は、補正回路321(326)の調整器3216に対し調整データPx、Mxの値をゼロとするように制御する。
補正回路321(326)では、信号PLにより正極性書込が指定されると、セレクタ3212は出力端Aを、セレクタ3214は入力端Aを、それぞれ選択するので、映像データVd1dは、変換テーブル3222、加算器3224、3226を経由する。ただし、調整モードにおいて変換テーブル3222からは、映像データVidで指定される階調にかかわりなくゼロのデータが出力されるので、加算器3224による加算結果は、相展開された映像データVd1dそのものである。また、調整モードにおいて加算器3226からは、加算器3224による加算結果である映像データVd1dと調整データPxとの加算結果となるが、この段階では、調整データPxはゼロであるから、映像データVd1dがそのままセレクタ3214の入力端Aに供給されることになる。
加算器3226(3236)の加算結果は、調整モードでは、映像データVd1d(Vd6d)に調整データPx(Mx)を加算した値である。このため、調整データPx、Mxの値が増加すると、加算器3226(3236)の加算結果も増加するので、補正済みの映像データVd1fは、画素の階調を明るくする方向に変化することになる。
したがって、縦スジのうち、チャネル1のデータ線に対応する画素は、徐々に明るくなるので、チャネル2〜5のデータ線に対応する画素と同じ階調となって、縦スジの一部が解消するタイミングが存在する。同じ階調となったことが、パネル100の表示画面を画像処理した結果から判明すると、制御回路52は、チャネル1に対応する補正回路321の調整器3216に対し、調整データPx、Mxの増加を停止させるとともに、そのときの調整データPxを、正極性書込の階調値K8に対応する補正データP8として記憶内容を記憶または更新させる。これにより、チャネル1の補正回路321において正極性書込の階調値K8に対応する補正データP8が得られることになる(図5(b)参照)。
また、第3ステップにおいて、制御回路52は、共通電極108に印加させる電圧LCcomを図10(b)に示されるように最適LCcomよりも低位側にシフトさせる。このように電圧LCcomを低位側にシフトさせると、負極性書込による実効的な電圧が低くなる一方、正極性書込による実効的な電圧は逆に高くなるので、負極性書込における実効的な電圧の差が主に階調差となって現れることになる。このため、表示領域100aでは、灰色を背景として、それよりも明るい縦状のスジが現れることになる。
したがって、縦スジのうち、チャネル1のデータ線に対応する画素は、徐々に暗くなるので、チャネル2〜5のデータ線に対応する画素と同じ階調となって、縦スジの一部が解消するタイミングが存在する。同じ階調となったことが、パネル100の表示画面を画像処理した結果から判明すると、制御回路52は、チャネル1に対応する補正回路321の調整器3216に対し、調整データPx、Mxの低下を停止させるとともに、変換テーブル3232に対し、そのときの調整データPxを負極性書込の階調値K8に対応する補正データM8とするように記憶内容を記憶または更新させる。これにより、チャネル1の補正回路321において負極性書込の階調値K8に対応する補正データM8が得られる。
これにより、チャネル1、6の補正回路321、326において、階調値K4、K12に対応する正極性の補正データP4、P12と、負極性の補正データM4、M12とが得られる。このうち、正極性の補正データP4、P12については、変換テーブル3222に記憶される一方、負極性の補正データM4、M12については、変換テーブル3232に記憶される(図5(b)参照)。
この経路において、変換テーブル3222では、映像データVd1d(Vd6d)で指定された階調に対応する正極性の補正データが読み出されるとともに、当該補正データと当該映像データVd1d(Vd6d)とが加算器3224によって加算される。表示モードにおいて調整データPxはゼロであるので、結局、補正済みの映像データVd1f(Vd6f)は、映像データVd1d(Vd6d)に正極性の補正データを加算したものとなる。
一方、信号PLによって負極性書込が指定されると、セレクタ3212は出力端Bを、セレクタ3214は入力端Bを、それぞれ選択するので、映像データVd1d(Vd6d)は、変換テーブル3232、加算器3234、3236の経路で補正される。
この経路において、変換テーブル3232では、映像データVd1d(Vd6d)で指定された階調に対応する負極性の補正データが読み出されるとともに、当該補正データと当該映像データVd1d(Vd6d)とが加算器3224によって加算される。表示モードにおいて調整データMxはゼロであるので、結局、補正済みの映像データVd1f(Vd6f)は、映像データVd1dに負極性の補正データを加算したものとなる。
すなわち、調整モードにおいて代表的な階調値に対応する補正データを求めて、この補正データだけを変換テーブル3222(3232)に記憶させ、表示モードでは、映像データで指定された階調値が、変換テーブル3222(3232)に記憶したものであれば、それを読み出す一方、変換テーブル3222(3232)に記憶したものでなければ、記憶した階調値の補正データから補間して求める構成としても良い。
すなわち、補間を実施形態のように調整モードにおいて実行しても良いし、表示モードにおいて実行しても良い。
実施形態のように、補間を調整モードにおいて実行する構成では、表示モードにおいて補間に伴う演算の遅延を考慮しなくても良いが、変換テーブル3222(3232)に必要な記憶容量が多くなる。反面、補間を表示モードにおいて実行する構成では、変換テーブル3222(3232)に必要な記憶容量が少なくて済むが、表示モードにおいて補間に伴う演算の遅延を考慮する必要がある。
このようなプリチャージを実行する場合、同図に示されるように、あるブロックが選択されると、当該ブロックにおいてチャネル1に相当するデータ線は、プリチャージ電位から書込電位に変化する。
ここで、当該データ線の右隣に位置するデータ線は、当該データ線と同時に電圧が変化するので当該データ線の電圧変化の影響を受けにくいが、左隣に位置するデータ線は、すでにデータ信号のサンプリングが完了しているので、当該データ線の電圧変化の影響を受けることになる。
したがって、水平走査方向が右方向である場合には、あるブロックにおけるチャネル1のデータ線における電圧変化によって、左隣のデータ線(詳細には、当該ブロックよりも1つ手前で選択されるブロックにおけるチャネル6のデータ線)が電圧変動する。
このため、チャネル6のデータ線については、プッシュダウンのみならず、プリチャージ電圧によっても変動することになる。
このような正/負極性における実効的な電圧の差が表示の差として現れるようにするためには、電圧LCcomを高位側/低位側にシフトさせる構成のほかにも次のような方法が挙げられる。すなわち、調整モードの第1ステップにおいて、負極性書込のときに映像データVidを、最低階調(実効的な電圧が最高となる階調)を指定するデータに置き換える。このように置き換えると、画素電極118に印加される電圧波形は、図12(a)に示されるように、電圧LCcomを高位側にシフトさせる場合と同等となるので、正極性における実効的な電圧の差が表示の差として現れる。同様に、調整モードの第3ステップにおいて、正極性書込のときに映像データVidを、最低階調を指定するデータに置き換える。このように置き換えると、画素電極118に印加される電圧波形は、図12(b)に示されるように、電圧LCcomを低位側にシフトさせる場合と同等となるので、負極性における実効的な電圧の差が表示の差として現れる。
なお、このように置き換える場合の階調は、最低階調に限られず、その近傍の階調であって、同等の効果を奏する階調であっても良い。具体的には、最低階調の輝度が0%であれば、輝度が10%以下に相当する階調範囲であれば良い。
また、映像データVidの供給方法を変更すれば、必ずしも、走査線の選択順序を1、2、3行目とする必要はなく、例えば1、3、5、…、(m−1)、2、4、6、……、mというように飛び越し走査しても良い。すなわち、ある走査線を選択した後は、別の走査線の選択して、ある単位期間(垂直走査期間)において、すべての走査線を結果的に選択されていれば良い。
また、実施形態では、ある1垂直走査期間において正極性書込をし、次の1垂直走査期間において負極性書込をするので、交流駆動の周期は2垂直走査期間となるが、これ以上の周期で交流駆動をしても良いのはもちろんである。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向(ホメオトロピック配向)の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行(水平)配向(ホモジニアス配向)の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。
Claims (7)
- 行方向に設けられた複数の走査線と、列方向に設けられた複数のデータ線とに対応して設けられた複数の画素を構成する複数の画素電極と、走査線が選択されたときにオンして、データ線に供給されたデータ信号を前記各画素電極に印加するスイッチング素子と、
所定値の基準電位が印加されるとともに、画素電極に対し電気光学物質を挟持するように対向する共通電極と、
前記走査線及び前記データ線を選択することで指定される前記画素に表示させえる階調に応じた電位のデータ信号を、所定の期間毎に、前記基準電位に対して高位側と低位側とに変化させて交互に供給するデータ信号供給回路と、
前記データ信号の電位を、前記階調に対応するとともに高位側または低位側毎に予め定められた補正量だけ補正する補正回路と
を具備する電気光学装置に用いる補正量決定方法であって、
前記基準電位を前記所定値より高位側または低位側の一方側にシフトさせ、前記各画素に対して所定の階調を表示させるデータ信号を供給させる第1ステップと、
前記第1ステップによって、任意の列の画素が他の列の画素とは異なる階調となった場合に、当該任意の列の画素を他の列の画素と同一階調となるように当該任意の列の画素に対するデータ信号の電位を補正するとともに、当該補正量を、前記所定の階調を表示させるデータ信号に対する、前記高位側または低位側の一方側の補正量として記憶する第2ステップと、
前記基準電位を前記高位側または低位側の他方側にシフトさせ、各画素に対して前記所定の階調を表示させるデータ信号を供給させる第3ステップと、
前記第3ステップによって、任意の列の画素が他の列の画素とは異なる階調となった場合に、当該任意の列の画素を他の列の画素と同一階調となるように当該任意の列の画素に対するデータ信号の電位を補正するとともに、当該補正量を、前記所定の階調を表示させるデータ信号に対する、前記高位側または低位側の他方側の補正量として記憶する第4ステップと
を有することを特徴とする電気光学装置に用いる補正量決定方法。 - 行方向に設けられた複数の走査線と、列方向に設けられた複数のデータ線とに対応して設けられた複数の画素を構成する複数の画素電極と、走査線が選択されたときにオンして、データ線に供給されたデータ信号を前記各画素電極に印加するスイッチング素子と、
所定値の基準電位が印加されるとともに、画素電極に対し電気光学物質を挟持するように対向する共通電極と、
前記走査線及び前記データ線を選択することで指定される前記画素に表示させえる階調に応じた電位のデータ信号を、所定の期間毎に、前記基準電位に対して高位側と低位側とに変化させて交互に供給するデータ信号供給回路と、
前記データ信号の電位を、前記階調に対応するとともに高位側または低位側毎に予め定められた補正量だけ補正する補正回路と
を具備する電気光学装置に用いる補正量決定方法であって、
前記高位側または低位側のうち一方側の極性では、所定の階調を表示させるデータ信号を供給させ、前記高位側または低位側のうち他方側の極性では、前記画素に印加される電圧実効値を最大とさせる階調または当該階調近傍の階調を表示させるデータ信号を供給させる第1ステップと、
前記第1ステップによって、任意の列の画素が他の列の画素とは異なる階調となった場合に、当該任意の列の画素を他の列の画素と同一階調となるように当該任意の列の画素に対するデータ信号の電位を補正するとともに、当該補正量を、前記所定の階調を表示させるデータ信号に対する、前記高位側または低位側の一方側の補正量として記憶する第2ステップと、
前記基準電位を前記高位側または低位側の他方側にシフトさせ、各画素に対して前記所定の階調を表示させるデータ信号を供給させる第3ステップと、
前記第3ステップによって、任意の列の画素が他の列の画素とは異なる階調となった場合に、当該任意の列の画素を他の列の画素と同一階調となるように当該任意の列の画素に対するデータ信号の電位を補正するとともに、当該補正量を、前記所定の階調を表示させるデータ信号に対する、前記高位側または低位側の他方側の補正量として記憶する第4ステップと
を有することを特徴とする電気光学装置に用いる補正量決定方法。 - 行方向に設けられた複数の走査線と、列方向に設けられた複数のデータ線とに対応して設けられた複数の画素を構成する複数の画素電極と、走査線が選択されたときにオンして、データ線に供給されたデータ信号を前記各画素電極に印加するスイッチング素子と、
所定値の基準電位が印加されるとともに、画素電極に対し電気光学物質を挟持するように対向する共通電極と、
前記走査線及び前記データ線を選択することで指定される前記画素に表示させえる階調に応じた電位のデータ信号を、所定の期間毎に、前記基準電位に対して高位側と低位側とに変化させて交互に供給するデータ信号供給回路と、
前記データ信号の電位を、前記階調に対応するとともに高位側または低位側毎に予め定められた補正量だけ補正する補正回路と
を具備する電気光学装置に用いる補正量決定方法であって、
前記基準電位を前記所定値より高位側または低位側の一方側にシフトさせ、前記各画素に対して所定の階調を表示させるデータ信号を供給させる第1ステップと、
前記第1ステップによって、任意の列の画素が他の列の画素とは異なる階調となった場合に、当該任意の列の画素を他の列の画素と同一階調となるように当該任意の列の画素に対するデータ信号の電位を補正するとともに、当該補正量を、前記所定の階調を表示させるデータ信号に対する、前記高位側または低位側の一方側の補正量として記憶する第2ステップと、
前記高位側または低位側のうち他方側の極性では、前記所定の階調を表示させるデータ信号を供給させ、前記高位側または低位側のうち一方側の極性では、前記画素に印加される電圧実効値を最大とさせる階調または当該階調近傍の階調を表示させるデータ信号を供給させる第3ステップと、
前記第3ステップによって、任意の列の画素が他の列の画素とは異なる階調となった場合に、当該任意の列の画素を他の列の画素と同一階調となるように当該任意の列の画素に対するデータ信号の電位を補正するとともに、当該補正量を、前記所定の階調を表示させるデータ信号に対する、前記高位側または低位側の他方側の補正量として記憶する第4ステップと
を有することを特徴とする電気光学装置に用いる補正量決定方法。 - 行方向に設けられた複数の走査線と、列方向に設けられた複数のデータ線とに対応して設けられた複数の画素を構成する複数の画素電極と、走査線が選択されたときにオンして、データ線に供給されたデータ信号を前記各画素電極に印加するスイッチング素子と、
所定値の基準電位が印加されるとともに、画素電極に対し電気光学物質を挟持するように対向する共通電極と、
前記走査線及び前記データ線を選択することで指定される前記画素に表示させえる階調に応じた電位のデータ信号を、所定の期間毎に、前記基準電位に対して高位側と低位側とに変化させて交互に供給するデータ信号供給回路と、
前記データ信号の電位を、前記階調に対応するとともに高位側または低位側毎に予め定められた補正量だけ補正する補正回路と
を具備する電気光学装置に用いる補正量決定方法であって、
前記高位側または低位側のうち一方側の極性では、所定の階調を表示させるデータ信号を供給させ、前記高位側または低位側のうち他方側の極性では、前記画素に印加される電圧実効値を最大とさせる階調または当該階調近傍の階調を表示させるデータ信号を供給させる第1ステップと、
前記第1ステップによって、任意の列の画素が他の列の画素とは異なる階調となった場合に、当該任意の列の画素を他の列の画素と同一階調となるように当該任意の列の画素に対するデータ信号の電位を補正するとともに、当該補正量を、前記所定の階調を表示させるデータ信号に対する、前記高位側または低位側の一方側の補正量として記憶する第2ステップと、
前記高位側または低位側のうち他方側の極性では、前記所定の階調を表示させるデータ信号を供給させ、前記高位側または低位側のうち一方側の極性では、前記画素に印加される電圧実効値を最大とさせる階調または当該階調近傍の階調を表示させるデータ信号を供給させる第3ステップと、
前記第3ステップによって、任意の列の画素が他の列の画素とは異なる階調となった場合に、当該任意の列の画素を他の列の画素と同一階調となるように当該任意の列の画素に対するデータ信号の電位を補正するとともに、当該補正量を、前記所定の階調を表示させるデータ信号に対する、前記高位側または低位側の他方側の補正量として記憶する第4ステップと
を有することを特徴とする電気光学装置に用いる補正量決定方法。 - 行方向に設けられた複数の走査線と、列方向に設けられた複数のデータ線とに対応して設けられた複数の画素を構成する複数の画素電極と、走査線が選択されたときにオンして、データ線に供給されたデータ信号を前記各画素電極に印加するスイッチング素子と、
所定値の基準電位が印加されるとともに、画素電極に対し電気光学物質を挟持するように対向する共通電極と、
前記走査線及び前記データ線を選択することで指定される前記画素に表示させえる階調に応じた電位のデータ信号を、所定の期間毎に、前記基準電位に対して高位側と低位側とに変化させて交互に供給するデータ信号供給回路と、
前記データ信号の電位を、前記階調に対応するとともに高位側または低位側毎に予め定められた補正量だけ補正する補正回路と、
前記補正回路に補正量を記憶させる制御回路と
を具備し、
前記制御回路は、
前記基準電位を前記所定値より高位側または低位側の一方側にシフトさせ、前記各画素に対して所定の階調を表示させるデータ信号を供給させて、任意の列の画素が他の列の画素とは異なる階調となったときに、当該任意の列の画素が他の列の画素と同一階調となるように当該任意の列の画素に対するデータ信号の電位が補正されたとき、当該補正量を、前記所定の階調を表示させるデータ信号に対する、前記高位側または低位側の一方側の補正量として記憶させるとともに、
前記基準電位を前記高位側または低位側の他方側にシフトさせ、各画素に対して前記所定の階調を表示させるデータ信号を供給させて、任意の列の画素が他の列の画素とは異なる階調となったときに、当該任意の列の画素が他の列の画素と同一階調となるように当該任意の列の画素に対するデータ信号の電位が補正されたとき、当該補正量を、前記所定の階調を表示させるデータ信号に対する、前記高位側または低位側の他方側の補正量として記憶させる
ことを特徴とする電気光学装置。 - 行方向に設けられた複数の走査線と、列方向に設けられた複数のデータ線とに対応して設けられた複数の画素を構成する複数の画素電極と、走査線が選択されたときにオンして、データ線に供給されたデータ信号を前記各画素電極に印加するスイッチング素子と、
所定値の基準電位が印加されるとともに、画素電極に対し電気光学物質を挟持するように対向する共通電極と、
前記走査線及び前記データ線を選択することで指定される前記画素に表示させえる階調に応じた電位のデータ信号を、所定の期間毎に、前記基準電位に対して高位側と低位側とに変化させて交互に供給するデータ信号供給回路と、
前記データ信号の電位を、前記階調に対応するとともに高位側または低位側毎に予め定められた補正量だけ補正する補正回路と
を具備する電気光学装置の駆動方法であって、
前記基準電位を前記所定値より高位側または低位側の一方側にシフトさせ、前記各画素に対して所定の階調を表示させるデータ信号を供給させて、任意の列の画素が他の列の画素とは異なる階調となったときに、当該任意の列の画素が他の列の画素と同一階調となるように当該任意の列の画素に対するデータ信号の電位が補正されたとき、当該補正量を、前記所定の階調を表示させるデータ信号に対する、前記高位側または低位側の一方側の補正量として記憶させるとともに、
前記基準電位を前記高位側または低位側の他方側にシフトさせ、各画素に対して前記所定の階調を表示させるデータ信号を供給させて、任意の列の画素が他の列の画素とは異なる階調となったときに、当該任意の列の画素が他の列の画素と同一階調となるように当該任意の列の画素に対するデータ信号の電位が補正されたとき、当該補正量を、前記所定の階調を表示させるデータ信号に対する、前記高位側または低位側の他方側の補正量として記憶して、
記憶した補正量を、データ信号を補正する際に用いる
ことを特徴とする電気光学装置の駆動方法。 - 請求項5に記載の電気光学装置を有する
ことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004203616A JP4419727B2 (ja) | 2004-07-09 | 2004-07-09 | 電気光学装置、電気光学装置の補正量決定方法、駆動方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004203616A JP4419727B2 (ja) | 2004-07-09 | 2004-07-09 | 電気光学装置、電気光学装置の補正量決定方法、駆動方法および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006023663A JP2006023663A (ja) | 2006-01-26 |
JP4419727B2 true JP4419727B2 (ja) | 2010-02-24 |
Family
ID=35796948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004203616A Expired - Fee Related JP4419727B2 (ja) | 2004-07-09 | 2004-07-09 | 電気光学装置、電気光学装置の補正量決定方法、駆動方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4419727B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009229922A (ja) * | 2008-03-24 | 2009-10-08 | Casio Comput Co Ltd | 液晶表示装置及びその駆動方法、並びに、電子機器 |
CN111312127B (zh) * | 2020-02-24 | 2023-07-28 | 北京京东方光电科技有限公司 | 旋转显示屏的显示画面调整方法及装置、旋转显示屏 |
-
2004
- 2004-07-09 JP JP2004203616A patent/JP4419727B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006023663A (ja) | 2006-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4142028B2 (ja) | 電気光学装置、電気光学装置の信号処理回路、処理方法および電子機器 | |
JP4114655B2 (ja) | 輝度ムラの補正方法、輝度ムラの補正回路、電気光学装置および電子機器 | |
JPWO2005076256A1 (ja) | 電気光学装置、電気光学装置の駆動方法、駆動回路および電子機器 | |
JP4501952B2 (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP4232819B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP4385730B2 (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 | |
JP2005202159A (ja) | 電気光学装置、その駆動回路、その駆動方法および電子機器 | |
JP5011788B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP4691890B2 (ja) | 電気光学装置および電子機器 | |
JP2008185993A (ja) | 電気光学装置、処理回路、処理方法およびプロジェクタ | |
JP4513537B2 (ja) | 画像信号供給方法、画像信号供給回路、電気光学装置および電子機器 | |
JP2006003877A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP4419727B2 (ja) | 電気光学装置、電気光学装置の補正量決定方法、駆動方法および電子機器 | |
JP4103886B2 (ja) | 画像信号の補正方法、補正回路、電気光学装置および電子機器 | |
JP4400434B2 (ja) | 画像信号供給方法、画像信号供給回路、電気光学装置および電子機器 | |
JP2007017564A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2007017947A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2006189722A (ja) | 電気光学装置、データ信号供給回路、データ信号供給方法および電子機器 | |
JP2007148348A (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP2002169520A (ja) | 電気光学装置、パターン発生回路および電子機器 | |
JP2006195387A (ja) | 電気光学装置および電子機器 | |
JP2006276119A (ja) | データ信号供給回路、供給方法、電気光学装置および電子機器 | |
JP2007010946A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP4552595B2 (ja) | 電気光学装置、その画像信号処理方法および電子機器 | |
JP2006099034A (ja) | 電気光学装置の調整方法および調整装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060718 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |