JP4552595B2 - 電気光学装置、その画像信号処理方法および電子機器 - Google Patents
電気光学装置、その画像信号処理方法および電子機器 Download PDFInfo
- Publication number
- JP4552595B2 JP4552595B2 JP2004307260A JP2004307260A JP4552595B2 JP 4552595 B2 JP4552595 B2 JP 4552595B2 JP 2004307260 A JP2004307260 A JP 2004307260A JP 2004307260 A JP2004307260 A JP 2004307260A JP 4552595 B2 JP4552595 B2 JP 4552595B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- image
- line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本発明は、データ信号を遅延したタイミングでサンプリングする等により生じる表示品位の低下を防止する技術に関する。
近年では、液晶などの表示用パネルによって縮小画像を形成するとともに、この縮小画像を光学系によってスクリーンや壁面等に拡大投射するプロジェクタが普及しつつある。プロジェクタは、それ自体で画像を作成する機能はなく、パソコンやテレビチューナなどの上位装置から画像データ（映像データ、映像信号ともいう）の供給を受ける。この画像データは、画素の階調（明るさ）を指定するものであって、マトリクス状に配列する画素の垂直走査および水平走査した形式で供給されるので、プロジェクタに用いられるパネルについても、この形式に準じて駆動するのが適切である。このため、プロジェクタに用いられるパネルでは、走査線を所定の順番に選択する一方、１行の走査線が選択される期間（１水平走査期間）にわたって、データ線を順番に選択するとともに、画像信号線に供給されたデータ信号を選択したデータ線にサンプリングする、という点順次方式が一般的である。なおここでいう、データ信号とは、画像データを液晶の駆動に適するように変換した信号である。
また最近では、ハイビジョンなどのように表示画像の高精細化に対処するため、相展開駆動という方式が考え出されている。この相展開駆動方式は、１水平走査期間において、データ線を予め定められた本数、例えば６本をブロックとしてまとめて同時に選択するとともに、選択走査線と選択データ線との交差に対応する画素への画像信号を時間軸に対し６倍に伸長して、選択したブロックに対応する６本のデータ線の各々にサンプリングする、という方式である。点順次式、相展開駆動方式のいずれであっても、データ信号をデータ線にサンプリングする点について何ら相違点はない。
ここで、データ線はサンプリング信号（パルス）によって選択される構成となっている。詳細には、画像信号線と各データ線との間にサンプリングスイッチがそれぞれ設けられるとともに、当該サンプリングスイッチがサンプリング信号にしたがってオンすることによって、データ信号がデータ線にサンプリングされる構成となっている。
一方、パネル自体は、ガラスなどの基板上にトランジスタや各種配線等が形成されるため、上記画像信号線を含めて各種信号線に容量等が寄生して、信号遅延が発生しやすい。このため、画像信号の供給タイミングに対して、サンプリング信号が遅延する、という状態も発生し得る。この状態が発生すると、あるデータ線にサンプリングされるべきデータ信号が正しくサンプリングされないので、いわゆるゴーストが発生して表示品位が低下する。そこで近年では、データ信号の変化分からゴーストの程度を予想し、これをキャンセルするようにデータ信号を補正する技術が提案されている（特許文献１参照）。
特開２００１−３３７６４１号公報
一方、パネル自体は、ガラスなどの基板上にトランジスタや各種配線等が形成されるため、上記画像信号線を含めて各種信号線に容量等が寄生して、信号遅延が発生しやすい。このため、画像信号の供給タイミングに対して、サンプリング信号が遅延する、という状態も発生し得る。この状態が発生すると、あるデータ線にサンプリングされるべきデータ信号が正しくサンプリングされないので、いわゆるゴーストが発生して表示品位が低下する。そこで近年では、データ信号の変化分からゴーストの程度を予想し、これをキャンセルするようにデータ信号を補正する技術が提案されている（特許文献１参照）。
しかしながら、各種信号線における遅延量は、個体差や温度等の環境によって変化するので一律ではなく、したがって、上記データ信号の変化分のみからでは、ゴーストをキャンセルするような補正量を適切に求めることができない、という問題が生じた。
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、個体差や温度等の環境によって各種信号線の遅延量が変化しても、ゴーストをキャンセルする補正量を適切に求めることができる電気光学装置、電気光学装置の画像処理方法および電子機器を提供することにある。
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、個体差や温度等の環境によって各種信号線の遅延量が変化しても、ゴーストをキャンセルする補正量を適切に求めることができる電気光学装置、電気光学装置の画像処理方法および電子機器を提供することにある。
上記目的を達成するために本発明は、複数の走査線と複数のデータ線との各交差部に対応して設けられ、走査線及びデータ線が選択されたときに、データ線にサンプリングされたデータ信号に応じた階調となる画素と、前記走査線を選択する走査線駆動回路と、前記走査線が選択された期間にわたって、前記データ線を選択するためのパルス信号を順次生成するシフトレジスタと、前記シフトレジスタによってそれぞれ生成されたパルス信号からサンプリング信号を生成する論理回路と、画像信号線を介して供給されるデータ信号を前記サンプリング信号にしたがって前記データ線にサンプリングするサンプリング回路とを有する電気光学装置の画像信号処理方法であって、前記画像信号線を介して供給されるデータ信号に対する前記サンプリング信号の遅延量を検出し、複数の画素の階調を指定するシリアルの画像データをパラレルの画像データに変換して複数のチャネルに分配し、該チャネル毎に、分配された画像データと、分配された該画像データの次に分配された画像データとの間の変化分を求めるとともに、当該変化分に、前記遅延量の検出結果に応じた係数を乗じて補正値として算出して、当該補正値により前記画像データを補正し、前記補正された画像データを、前記データ信号に変換して前記画像信号線に供給することを特徴とする。この方法によれば、検出したサンプリング信号の遅延量に応じて、画像データの補正量を制御するので、個体差や環境温度等の変化を受けにくくなる。なお、ここでいうサンプリング信号の遅延量は、直接的・間接的のいずれによって検出してもよい。
本発明において、検出される遅延量が大なるにつれて、前記係数を大きくすることが好ましく、また、前記走査線が選択される期間の初期時から時間経過とともに、前記係数を大きくすることも好ましい。
さらに、本発明において、前記データ線は複数本毎にブロック化され、前記画像信号線は前記ブロックと同数の複数本であり、前記サンプリング信号によって同一ブロックのデータ線が複数本略同時に選択されて、互いに異なる画像信号線に供給された画像信号をサンプリングすることも好ましい。
なお、本発明は、電気光学装置の画像処理方法のほか、電気光学装置それ自体としても概念することができる。また、本発明に係る電子機器は、上記電気光学装置を有するので、個体差や環境温度等の変化を受けずにゴーストがキャンセルされる結果、表示品位の低下を防止することが可能となる。
さらに、本発明において、前記データ線は複数本毎にブロック化され、前記画像信号線は前記ブロックと同数の複数本であり、前記サンプリング信号によって同一ブロックのデータ線が複数本略同時に選択されて、互いに異なる画像信号線に供給された画像信号をサンプリングすることも好ましい。
なお、本発明は、電気光学装置の画像処理方法のほか、電気光学装置それ自体としても概念することができる。また、本発明に係る電子機器は、上記電気光学装置を有するので、個体差や環境温度等の変化を受けずにゴーストがキャンセルされる結果、表示品位の低下を防止することが可能となる。
以下、本発明の実施形態について図面を参照して説明する。図１は、本実施形態に係る電気光学装置の全体構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、処理回路５０とパネル１００とに大別される。このうち、処理回路５０は、プリント基板に形成された回路モジュールであり、パネル１００とは、ＦＰＣ（Flexible Printed Circuit）基板等によって接続されている。
処理回路５０は、データ信号供給回路３００、走査制御回路２１２およびデータ変換回路２１４から構成され、このうち、データ信号供給回路３００は、さらにＳ／Ｐ変換回路３１０、補正回路群３２０、Ｄ／Ａ変換回路群３３０および増幅・反転回路３４０を有する。
このうち、Ｓ／Ｐ変換回路３１０は、垂直走査信号Ｖｓおよび水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに同期するとともに、図示しない上位装置から供給されるディジタルの画像データＶｉｄを、６チャネルに分配するとともに、それぞれ時間軸に６倍に伸長（相展開またはシリアル−パラレル変換ともいう）して、画像データＶｄ１ｄ〜Ｖｄ６ｄとして出力するものである。なお、説明の便宜上、画像データＶｄ１ｄ〜Ｖｄ６ｄをそれぞれチャネル１〜６と称する場合がある。
この図に示されるように、電気光学装置１０は、処理回路５０とパネル１００とに大別される。このうち、処理回路５０は、プリント基板に形成された回路モジュールであり、パネル１００とは、ＦＰＣ（Flexible Printed Circuit）基板等によって接続されている。
処理回路５０は、データ信号供給回路３００、走査制御回路２１２およびデータ変換回路２１４から構成され、このうち、データ信号供給回路３００は、さらにＳ／Ｐ変換回路３１０、補正回路群３２０、Ｄ／Ａ変換回路群３３０および増幅・反転回路３４０を有する。
このうち、Ｓ／Ｐ変換回路３１０は、垂直走査信号Ｖｓおよび水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに同期するとともに、図示しない上位装置から供給されるディジタルの画像データＶｉｄを、６チャネルに分配するとともに、それぞれ時間軸に６倍に伸長（相展開またはシリアル−パラレル変換ともいう）して、画像データＶｄ１ｄ〜Ｖｄ６ｄとして出力するものである。なお、説明の便宜上、画像データＶｄ１ｄ〜Ｖｄ６ｄをそれぞれチャネル１〜６と称する場合がある。
ここで、画像データＶｉｄは、水平有効表示期間では、画素の明るさを階調値で指定する一方、水平帰線期間では、画素を最低階調（黒色）に指定するデータである。なお、水平帰線期間において画素を最低階調に指定する理由は、主に、タイミングズレなどにより画素に供給されたとしても、当該画素を表示に寄与させないためである。また、画像データＶｉｄをシリアル−パラレル変換する理由は、後述するサンプリングスイッチにおいて、データ信号が印加される時間を長くして、サンプル＆ホールド時間および充放電時間を確保するためである。
補正回路群３２０は、チャネル毎に設けられた補正回路３２００の集合体であって、画像データＶｄ１ｄ〜Ｖｄ６を、それぞれ階調値の変化分に応じて補正して画像データＶｄ１ｅ〜Ｖｄ６ｅとして出力するものである。なお、補正回路３２００の詳細な構成について後述する。
補正回路群３２０は、チャネル毎に設けられた補正回路３２００の集合体であって、画像データＶｄ１ｄ〜Ｖｄ６を、それぞれ階調値の変化分に応じて補正して画像データＶｄ１ｅ〜Ｖｄ６ｅとして出力するものである。なお、補正回路３２００の詳細な構成について後述する。
Ｄ／Ａ変換回路群３３０は、チャネル毎に設けられたＤ／Ａ変換器の集合体であって、補正された画像データＶｄ１ｅ〜Ｖｄ６ｅを、それぞれ階調値に応じた電圧のアナログ信号に変換するものである。
増幅・反転回路３４０は、アナログ変換された信号を、後述するように電圧Ｖcを基準にして正転または極性反転して、データ信号Ｖｉｄ１〜Ｖｉｄ６としてパネル１００に供給するものである。
極性反転については、（ａ）走査線毎、（ｂ）データ信毎、（ｃ）画素毎、（ｄ）面（フレーム）毎など様々な態様があるが、この実施形態にあっては（ａ）走査線毎の極性反転であるとする。ただし、本発明をこれに限定する趣旨ではない。
なお、電圧Ｖcは、後述する図７に示されるように画像信号の振幅中心電圧である。また、本実施形態では、便宜上、振幅中心電圧Ｖcよりも高位電圧を正極性と、低位電圧を負極性と、それぞれ称している。この実施形態では、画像データＶｉｄをシリアル−パラレル変換した後にアナログ変換する構成とするが、シリアル−パラレル変換前にアナログ変換しても良いのはもちろんである。
増幅・反転回路３４０は、アナログ変換された信号を、後述するように電圧Ｖcを基準にして正転または極性反転して、データ信号Ｖｉｄ１〜Ｖｉｄ６としてパネル１００に供給するものである。
極性反転については、（ａ）走査線毎、（ｂ）データ信毎、（ｃ）画素毎、（ｄ）面（フレーム）毎など様々な態様があるが、この実施形態にあっては（ａ）走査線毎の極性反転であるとする。ただし、本発明をこれに限定する趣旨ではない。
なお、電圧Ｖcは、後述する図７に示されるように画像信号の振幅中心電圧である。また、本実施形態では、便宜上、振幅中心電圧Ｖcよりも高位電圧を正極性と、低位電圧を負極性と、それぞれ称している。この実施形態では、画像データＶｉｄをシリアル−パラレル変換した後にアナログ変換する構成とするが、シリアル−パラレル変換前にアナログ変換しても良いのはもちろんである。
ここで説明の便宜上、パネル１００の構成について説明する。このパネル１００は、電気光学変化によって所定の画像を形成するものであり、図２は、パネル１００の電気的な構成を示すブロック図である。また、図３は、パネル１００の画素の詳細な構成を示す図である。
図２に示されるように、パネル１００では、複数本の走査線１１２が横方向（Ｘ方向）に延接される一方、複数本のデータ線１１４が図において縦方向（Ｙ方向）に延設されている。そして、これらの走査線１１２とデータ線１１４との交差の各々に対応するように画素１１０がそれぞれ設けられて、表示領域１００ａを構成している。
本実施形態では、走査線１１２の本数（行数）を「ｍ」とし、データ線の本数（列数）を「６ｎ」（６の倍数）として、画素１１０が、縦ｍ行×横６ｎ列のマトリクス状に配列する構成を想定する。
図２に示されるように、パネル１００では、複数本の走査線１１２が横方向（Ｘ方向）に延接される一方、複数本のデータ線１１４が図において縦方向（Ｙ方向）に延設されている。そして、これらの走査線１１２とデータ線１１４との交差の各々に対応するように画素１１０がそれぞれ設けられて、表示領域１００ａを構成している。
本実施形態では、走査線１１２の本数（行数）を「ｍ」とし、データ線の本数（列数）を「６ｎ」（６の倍数）として、画素１１０が、縦ｍ行×横６ｎ列のマトリクス状に配列する構成を想定する。
６本の画像信号線１７１には、増幅・反転回路３４０によるデータ信号Ｖｉｄ１〜Ｖｉｄ６がそれぞれ供給される。
各データ線１１４の一端には、画像信号線１７１に供給されるデータ信号Ｖｉｄ１〜Ｖｉｄ６の各々を、データ線１１４にサンプリングするためサンプリングスイッチ１５０がそれぞれ設けられている。各サンプリングスイッチ１５０は、本実施形態では、ｎチャネル型の薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと称する）であり、そのドレインがデータ線１１４に接続される一方、そのゲートは、６本のデータ線１１４を１単位として共通接続されている。
各データ線１１４の一端には、画像信号線１７１に供給されるデータ信号Ｖｉｄ１〜Ｖｉｄ６の各々を、データ線１１４にサンプリングするためサンプリングスイッチ１５０がそれぞれ設けられている。各サンプリングスイッチ１５０は、本実施形態では、ｎチャネル型の薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと称する）であり、そのドレインがデータ線１１４に接続される一方、そのゲートは、６本のデータ線１１４を１単位として共通接続されている。
ここで、サンプリングスイッチ１５０のゲートが共通接続されているデータ線１１４を１つのブロックとして考える。そして、このようなブロックを考えた場合、図２において左から数えてｊ列目のデータ線１１４の一端にドレインが接続されたサンプリングスイッチ１５０は、ｊを６で割った余りが「１」であるならば、そのソースが、データ信号Ｖｉｄ１が供給される画像信号線１７１に接続される。同様に、ｊを６で割った余りが「２」、「３」、「４」、「５」、「０」であるデータ線１１４にドレインが接続されたサンプリングスイッチ１５０の各々は、そのソースが、データ信号Ｖｉｄ２〜Ｖｉｄ６が供給される画像信号線１７１にそれぞれ接続されている。例えば、図２において左から数えて１１列目のデータ線１１４にドレインが接続されたサンプリングスイッチ１５０のソースは、「１１」を６で割った余りが「５」であるから、データ信号Ｖｉｄ５が供給される画像信号線１７１に接続される。なお、ここでいう「ｊ」は、データ線１１４を一般化して説明するためのものであって、１≦ｊ≦６ｎを満たす正整数である。
走査線駆動回路１３０は、図５に示されるように、垂直有効表示期間の最初に供給される転送開始パルスＤＹを、クロック信号ＣＬＹのレベルが遷移する（立ち上がる又は立ち下がる）タイミングで取り込むとともに順次シフトして、水平走査期間（１Ｈ）だけＨレベルになる走査信号Ｇ１、Ｇ２、…、Ｇｍとして順次排他的に出力するものである。なお、走査線駆動回路１３０の詳細については、本発明と直接関連しないので省略する。
ブロック選択回路１４０は、シフトレジスタ１４２およびＡＮＤ回路１４４を有する。このうち、シフトレジスタ１４２は、図６に示されるように、水平有効表示期間の最初に供給される転送開始パルスＤＸを、クロック信号ＣＬＸのレベルが遷移するタイミングで取り込むとともに順次シフトし、信号Ｓａ１、Ｓａ２、Ｓａ３、…、Ｓａ（ｎ−１）、Ｓａｎとして出力するものである。
ＡＮＤ回路１４４は、シフトレジスタ１４２の各出力段にそれぞれ設けられ、当該出力段からの信号と、パルス信号線１４３の一端から供給される信号Ｍａ／Ｅｎｂとの論理積信号を求め、それぞれサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして出力するものである。
ここで、信号Ｍａ／Ｅｎｂは、図６に示されるように、水平帰線期間ではモニタパルスＭａとなり、水平有効表示期間ではイネーブルパルスＥｎｂとなる信号である。このうち、イネーブルパルスＥｎｂは、Ｈレベルとなるパルス幅がクロック信号ＣＬＸの半周期よりも狭くなるように、走査制御回路２１２によって生成される。
このため、水平有効表示期間において、シフトレジスタ１４２による信号Ｓａ１、Ｓａ２、…、Ｓａ（ｎ−１）、Ｓａｎは、イネーブルパルスＥｎｂによってパルス幅が狭められて、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして出力される。
ＡＮＤ回路１４４は、シフトレジスタ１４２の各出力段にそれぞれ設けられ、当該出力段からの信号と、パルス信号線１４３の一端から供給される信号Ｍａ／Ｅｎｂとの論理積信号を求め、それぞれサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして出力するものである。
ここで、信号Ｍａ／Ｅｎｂは、図６に示されるように、水平帰線期間ではモニタパルスＭａとなり、水平有効表示期間ではイネーブルパルスＥｎｂとなる信号である。このうち、イネーブルパルスＥｎｂは、Ｈレベルとなるパルス幅がクロック信号ＣＬＸの半周期よりも狭くなるように、走査制御回路２１２によって生成される。
このため、水平有効表示期間において、シフトレジスタ１４２による信号Ｓａ１、Ｓａ２、…、Ｓａ（ｎ−１）、Ｓａｎは、イネーブルパルスＥｎｂによってパルス幅が狭められて、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして出力される。
これらのサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎは、図２においてブロック化されたデータ線１１４に対応するサンプリングスイッチのゲートに共通に供給される。例えば、左から数えて２番目のブロックには、７列〜１２列目のデータ線１１４に対応するので、これらのデータ線１１４に対応するサンプリングスイッチ１５０のゲートには、サンプリング信号Ｓ２が共通に供給される。
なお、サンプリングスイッチ１５０を構成するＴＦＴについては、本実施形態ではｎチャネル型としているが、ｐチャネル型としても良いし、両チャネルを組み合わせた相補型としても良い。
なお、サンプリングスイッチ１５０を構成するＴＦＴについては、本実施形態ではｎチャネル型としているが、ｐチャネル型としても良いし、両チャネルを組み合わせた相補型としても良い。
本実施形態では、データ信号Ｖｉｄ１〜Ｖｉｄ６がそれぞれ供給される画像信号線１７１に隣接し、かつ、略並行となるように、モニタ信号線１７３が設けられている。なお、このモニタ信号線１７３は画像信号線１７１と同様の条件（材質、長さ、幅など）で形成されることが望ましい。
このモニタ信号線１７３の入力端である一端には、後述するように基準パルスＲｅｆが供給される一方、その他端は、位相差検出回路１８０に接続されている。この位相差検出回路１８０は、ＡＮＤ回路１８２とＴＦＴ１８４とを有し、このうち、ＡＮＤ回路１８２はＡＮＤ回路１４４と同一回路構成であり、また、ＴＦＴ１８４はサンプリングスイッチ１５０と同一回路構成である。
詳細には、ＡＮＤ回路１８２の入力端のうち一方がパルス信号線１４３の入力側の一端とは反対（終端）側に接続される一方、ＡＮＤ回路１８２の入力端の他方には、水平帰線期間においてのみＨレベルとなる信号Ｂｒが供給される。また、ＴＦＴ１８４は、サンプリングスイッチ１５０と同様にｎチャネル型のＴＦＴであり、そのゲートがＡＮＤ回路１８２の出力端に接続され、そのソースがモニタ信号線１７３の他端に接続され、そのドレインがモニタ信号Ｄｅｔとして、処理回路５０にフィードバックされる構成となっている。
このモニタ信号線１７３の入力端である一端には、後述するように基準パルスＲｅｆが供給される一方、その他端は、位相差検出回路１８０に接続されている。この位相差検出回路１８０は、ＡＮＤ回路１８２とＴＦＴ１８４とを有し、このうち、ＡＮＤ回路１８２はＡＮＤ回路１４４と同一回路構成であり、また、ＴＦＴ１８４はサンプリングスイッチ１５０と同一回路構成である。
詳細には、ＡＮＤ回路１８２の入力端のうち一方がパルス信号線１４３の入力側の一端とは反対（終端）側に接続される一方、ＡＮＤ回路１８２の入力端の他方には、水平帰線期間においてのみＨレベルとなる信号Ｂｒが供給される。また、ＴＦＴ１８４は、サンプリングスイッチ１５０と同様にｎチャネル型のＴＦＴであり、そのゲートがＡＮＤ回路１８２の出力端に接続され、そのソースがモニタ信号線１７３の他端に接続され、そのドレインがモニタ信号Ｄｅｔとして、処理回路５０にフィードバックされる構成となっている。
次に、画素１１０について説明する。
図３に示されるように、画素１１０においては、ｎチャネル型のＴＦＴ１１６のソースがデータ線１１４に接続されるとともに、ドレインが画素電極１１８に接続される一方、ゲートが走査線１１２に接続されている。
また、画素電極１１８に対向するように対向電極１０８が全画素に対して共通に設けられるとともに、一定の電圧ＬＣcomに維持される。そして、これらの画素電極１１８と対向電極１０８との間に液晶層１０５が挟持されている。このため、画素毎に、画素電極１１８、対向電極１０８および液晶層１０５からなる液晶容量が構成されることになる。
図３に示されるように、画素１１０においては、ｎチャネル型のＴＦＴ１１６のソースがデータ線１１４に接続されるとともに、ドレインが画素電極１１８に接続される一方、ゲートが走査線１１２に接続されている。
また、画素電極１１８に対向するように対向電極１０８が全画素に対して共通に設けられるとともに、一定の電圧ＬＣcomに維持される。そして、これらの画素電極１１８と対向電極１０８との間に液晶層１０５が挟持されている。このため、画素毎に、画素電極１１８、対向電極１０８および液晶層１０５からなる液晶容量が構成されることになる。
特に図示はしないが、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば約９０度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。
画素電極１１８と対向電極１０８との間を通過する光は、液晶層１０５に印加される電圧実効値がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させると、当該電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小である黒色表示になる（ノーマリーホワイトモード）。
また、液晶容量において電荷をリークしにくくさせるために、蓄積容量１０９が画素毎に形成されている。この蓄積容量１０９の一端は、画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端は、全画素にわたって共通接地されている。
なお、画素１１０におけるＴＦＴ１１６は、走査線駆動回路１３０や、シフトレジスタ１４２、ＡＮＤ回路１４４、サンプリングスイッチ１５０の構成素子と共通の製造プロセスで形成されて、装置全体の小型化や低コスト化に寄与している。
画素電極１１８と対向電極１０８との間を通過する光は、液晶層１０５に印加される電圧実効値がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させると、当該電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小である黒色表示になる（ノーマリーホワイトモード）。
また、液晶容量において電荷をリークしにくくさせるために、蓄積容量１０９が画素毎に形成されている。この蓄積容量１０９の一端は、画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端は、全画素にわたって共通接地されている。
なお、画素１１０におけるＴＦＴ１１６は、走査線駆動回路１３０や、シフトレジスタ１４２、ＡＮＤ回路１４４、サンプリングスイッチ１５０の構成素子と共通の製造プロセスで形成されて、装置全体の小型化や低コスト化に寄与している。
再び説明を図１に戻す。走査制御回路２１２は、上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫから、転送開始パルスＤＸおよびクロック信号ＣＬＸを生成してブロック選択回路１４０による水平走査を制御するとともに、転送開始パルスＤＹおよびクロック信号ＣＬＹを生成して、走査線駆動回路１３０による垂直走査を制御するものである。
さらに、走査制御回路２１２は、図６に示されるように水平帰線期間において、クロック信号ＣＬＸの半分値であるパルス幅の基準パルスＲｅｆを、当該クロック信号ＣＬＸがＨレベルである期間に同期して１ショット生成して、パネル１００のモニタ信号線１７３に供給する。
また、走査制御回路２１２は、図６に示されるように水平有効表示期間において、クロック信号ＣＬＸの論理レベルが遷移するタイミングを含む過渡的な期間でＬレベルとなり、それ以外の期間で、すなわち、クロック信号ＣＬＸの論理レベルが安定している期間でＨレベルとなる信号をイネーブル信号Ｅｎｂとして生成するとともに、水平帰線期間に生成した基準パルスＲｅｆをモニタパルスＭａとしてイネーブル信号Ｅｎｂの供給経路を同じくして、すなわち、モニタパルスＭａとイネーブル信号Ｅｎｂとを合わせて、信号Ｍａ／Ｅｎｂとしてパネル１００のパルス信号線１４３に供給する。
さらに、走査制御回路２１２は、図６に示されるように水平帰線期間において、クロック信号ＣＬＸの半分値であるパルス幅の基準パルスＲｅｆを、当該クロック信号ＣＬＸがＨレベルである期間に同期して１ショット生成して、パネル１００のモニタ信号線１７３に供給する。
また、走査制御回路２１２は、図６に示されるように水平有効表示期間において、クロック信号ＣＬＸの論理レベルが遷移するタイミングを含む過渡的な期間でＬレベルとなり、それ以外の期間で、すなわち、クロック信号ＣＬＸの論理レベルが安定している期間でＨレベルとなる信号をイネーブル信号Ｅｎｂとして生成するとともに、水平帰線期間に生成した基準パルスＲｅｆをモニタパルスＭａとしてイネーブル信号Ｅｎｂの供給経路を同じくして、すなわち、モニタパルスＭａとイネーブル信号Ｅｎｂとを合わせて、信号Ｍａ／Ｅｎｂとしてパネル１００のパルス信号線１４３に供給する。
なお、走査制御回路２１２は、垂直走査および水平走査の制御に合わせてデータ信号供給回路３００における相展開動作や極性反転動作も制御する。
このように、走査制御回路２１２は、パネル１００の垂直走査および水平走査を制御するが、上位装置から供給される画像データＶｉｄと一致したタイミングでリアルタイム制御するのではなく、画像データＶｉｄに対し６画素分だけ遅延したタイミングにて、制御する。この理由は、後述するように、本実施形態では補正回路群３２０において、画像データＶｄ１ｅ〜Ｖｄ６ｅが、それぞれ画像データＶｄ１ｄ〜Ｖｄ６ｄに対して、画像データＶｉｄの６画素分だけ遅延したタイミングで出力されるので、この出力タイミングに同期させる必要があるからである。
このように、走査制御回路２１２は、パネル１００の垂直走査および水平走査を制御するが、上位装置から供給される画像データＶｉｄと一致したタイミングでリアルタイム制御するのではなく、画像データＶｉｄに対し６画素分だけ遅延したタイミングにて、制御する。この理由は、後述するように、本実施形態では補正回路群３２０において、画像データＶｄ１ｅ〜Ｖｄ６ｅが、それぞれ画像データＶｄ１ｄ〜Ｖｄ６ｄに対して、画像データＶｉｄの６画素分だけ遅延したタイミングで出力されるので、この出力タイミングに同期させる必要があるからである。
データ変換回路２１４は、パネル１００から供給されたモニタ信号Ｄｅｔのパルス状態から、データ信号Ｖｉｄ１〜Ｖｉｄ６に対するサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎの遅延量を示すデータｄθを算出して、チャネル毎の補正回路３２００にそれぞれ供給するものである。
次に、補正回路群３２０（補正回路３２００）の詳細について図４を参照して説明する。上述したように、補正回路群３２０は、チャネル毎に補正回路３２００を有し、各補正回路同士は互いに同一構成である。そこで、補正回路３２００については、チャネル１の、すなわち画像データＶｄ１ｄを補正するものを例にとって説明する。
図４において、Ｓ／Ｐ変換回路３１０によって相展開された画像データＶｄ１ｄは、遅延回路３２０２および加算器３２０４の加算端（＋）にそれぞれ供給される。
図４において、Ｓ／Ｐ変換回路３１０によって相展開された画像データＶｄ１ｄは、遅延回路３２０２および加算器３２０４の加算端（＋）にそれぞれ供給される。
このうち、遅延回路３２０２は、相展開における時間軸の伸長分に相当する期間、すなわち、相展開されたある画素の画像データＶｄ１ｄを入力してから次の画素の画像データを入力するまでの期間であり、本実施形態では相展開される前の画像データＶｉｄの６画素分に相当する期間、換言すれば、クロック信号ＣＬＸの半周期に相当する期間だけ、入力データを遅延させるものである。遅延回路３２０２により遅延された画像データは、加算器３２０４の減算入力端（−）および加算器３２１０の加算入力端（＋）にそれぞれ供給される。
加算器３２０４は、Ｓ／Ｐ変換回路３１０により変換された画像データＶｄ１ｄから、当該画像データＶｄ１ｄを遅延回路３２０２で遅延された画像データを減算するものである。したがって、遅延された画像データで示される階調値をｂとし、次に供給される画像データで示される階調値をａとした場合、加算器３２０４による演算結果は、遅延された画像データから、次に供給される画像データに変化する際の階調値の変化分（ａ−ｂ）を示すことになる。
加算器３２０４は、Ｓ／Ｐ変換回路３１０により変換された画像データＶｄ１ｄから、当該画像データＶｄ１ｄを遅延回路３２０２で遅延された画像データを減算するものである。したがって、遅延された画像データで示される階調値をｂとし、次に供給される画像データで示される階調値をａとした場合、加算器３２０４による演算結果は、遅延された画像データから、次に供給される画像データに変化する際の階調値の変化分（ａ−ｂ）を示すことになる。
一方、変換テーブル３２０８は、データ変換回路２１４（図１参照）によって算出されたデータｄθを係数ｋ１に変換するものであり、その変換特性については、予め次のように定められている。すなわち、変換テーブル３２０８の変換特性は、データｄθによってサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎの遅延量がゼロの場合には、係数ｋ１はゼロであり、当該遅延量が大きくなるにつれて、係数ｋ１が徐々に大きくなるような特性に設定されている。なお、実施形態では、直線的特性とするが、実際には実験的に定められるので、２次関数のような曲線特性であっても良い。
乗算器３２０８は、加算器３２０４による演算結果に係数ｋ１を乗算し、補正データとして、加算器３２１０の減算入力端（−）に供給する。加算器３２１０は、遅延された画像データから補正データを減算して、補正された画像データＶｄ１ｅとして出力する。ここで、乗算器３２０８の乗算結果はｋ１（ａ−ｂ）で示されるので、補正された画像データＶｄ１ｅは、階調値でいえば、ｂ−ｋ１（ａ−ｂ）で示されることになる。
ここではチャネル１について説明したが、チャネル２〜６の補正回路３２００についても同様な構成となっている。このため、補正された画像データＶｄ１ｅ〜Ｖｄ６ｅは、それぞれ、画像データで示される階調値から、時間的に先の階調値に対する変化分に応じた補正値が減算されたものとなる。
乗算器３２０８は、加算器３２０４による演算結果に係数ｋ１を乗算し、補正データとして、加算器３２１０の減算入力端（−）に供給する。加算器３２１０は、遅延された画像データから補正データを減算して、補正された画像データＶｄ１ｅとして出力する。ここで、乗算器３２０８の乗算結果はｋ１（ａ−ｂ）で示されるので、補正された画像データＶｄ１ｅは、階調値でいえば、ｂ−ｋ１（ａ−ｂ）で示されることになる。
ここではチャネル１について説明したが、チャネル２〜６の補正回路３２００についても同様な構成となっている。このため、補正された画像データＶｄ１ｅ〜Ｖｄ６ｅは、それぞれ、画像データで示される階調値から、時間的に先の階調値に対する変化分に応じた補正値が減算されたものとなる。
次に、電気光学装置の動作について説明する。まず、イネーブルパルスＥｎｂがクロック信号ＣＬＸに対して遅延しない状態を想定する。
電気光学装置の表示動作について、図５は、垂直走査を説明するためのタイミングチャートであり、図６は、水平走査を説明するためのタイミングチャートであり、図７は、連続する水平走査期間にわたって供給されるデータ信号の電圧波形の例を示す図である。
垂直有効表示期間の最初において、転送開始パルスＤＹが走査線駆動回路１３０に供給される。この供給によって、図５に示されるように、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍが順次排他的にＨレベルになって、それぞれ走査線１１２に出力されるので、ここでは、まず走査信号Ｇ１がＨレベルになる水平走査期間について着目する。なお、この水平走査期間では、正極性書込を行うものとする。
電気光学装置の表示動作について、図５は、垂直走査を説明するためのタイミングチャートであり、図６は、水平走査を説明するためのタイミングチャートであり、図７は、連続する水平走査期間にわたって供給されるデータ信号の電圧波形の例を示す図である。
垂直有効表示期間の最初において、転送開始パルスＤＹが走査線駆動回路１３０に供給される。この供給によって、図５に示されるように、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍが順次排他的にＨレベルになって、それぞれ走査線１１２に出力されるので、ここでは、まず走査信号Ｇ１がＨレベルになる水平走査期間について着目する。なお、この水平走査期間では、正極性書込を行うものとする。
水平走査期間は、水平帰線期間とこれに続く水平表示期間とに分けられる。水平有効表示期間では、水平走査に同期して供給される画像データＶｉｄが、第１に、Ｓ／Ｐ変換回路３１０によって６チャネルに分配されるとともに、時間軸に対して６倍に伸長され、第２に、分配および伸長された画像データＶｄ１ｄ〜Ｖｄ１ｄが、それぞれ補正回路３２００によってＶｄ１ｅ〜Ｖｄ１ｅに補正され、第３に、Ｄ／Ａ変換回路群３３０によってそれぞれアナログ信号に変換され、第４に、さらに、増幅・反転回路３４０によって正極性書込に対応して電圧Ｖcを基準に正転して出力される。このため、増幅・反転回路３４０によるデータ信号Ｖｉｄ１〜Ｖｉｄ６の電圧は、画素を暗くさせるほど、電圧Ｖcよりも高位となる。
なお、イネーブルパルスＥｎｂがクロック信号ＣＬＸに対して遅延しない状態であれば、サンプリングパルスＳ１、Ｓ２、Ｓ３、…、Ｓｎの遅延量はゼロであるので、補正回路３２００の補正量もゼロとなる。したがって、この状態では、補正はまったくなされない。
なお、イネーブルパルスＥｎｂがクロック信号ＣＬＸに対して遅延しない状態であれば、サンプリングパルスＳ１、Ｓ２、Ｓ３、…、Ｓｎの遅延量はゼロであるので、補正回路３２００の補正量もゼロとなる。したがって、この状態では、補正はまったくなされない。
一方、走査信号Ｇ１がＨレベルになる水平有効表示期間では、図６に示されるように、シフトレジスタ１４２は、転送開始パルスＤＸをクロック信号ＣＬＸによって取り込むとともに順次シフトするので、信号Ｓａ１、Ｓａ２、Ｓａ３、…、Ｓａｎは順番にＨレベルとなる。
ここでは、イネーブルパルスＥｎｂがクロック信号ＣＬＸに対して遅延していない場合を想定しているので、イネーブルパルスＥｎｂは、図６に示されるようなものとなる。このため、信号Ｓａ１、Ｓａ２、Ｓａ３、…、Ｓａｎは、イネーブルパルスＥｎｂによりそれぞれＨレベルとなるパルス幅が狭められて、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ（ｎ−１）、Ｓｎとして出力される。
ここでは、イネーブルパルスＥｎｂがクロック信号ＣＬＸに対して遅延していない場合を想定しているので、イネーブルパルスＥｎｂは、図６に示されるようなものとなる。このため、信号Ｓａ１、Ｓａ２、Ｓａ３、…、Ｓａｎは、イネーブルパルスＥｎｂによりそれぞれＨレベルとなるパルス幅が狭められて、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ（ｎ−１）、Ｓｎとして出力される。
いま、走査信号Ｇ１がＨレベルになる水平有効走査期間において、サンプリング信号Ｓ１がＨレベルになると、左から１番目のブロックに属する６本のデータ線１１４には、データ信号Ｖｉｄ１〜Ｖｉｄ６のうち対応するものがそれぞれサンプリングされる。そして、サンプリングされたデータ信号Ｖｉｄ１〜Ｖｉｄ６は、図２において上から数えて１行目の走査線１１２と当該６本（左から数えて１〜６列目）のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることになる。
この後、サンプリング信号Ｓ２がＨレベルになると、今度は、２番目のブロックに属する６本のデータ線１１４に、それぞれデータ信号Ｖｉｄ１〜Ｖｉｄ６がサンプリングされて、これらのデータ信号Ｖｉｄ１〜Ｖｉｄ６が、１行目の走査線１１２と当該６本（左から数えて７〜１２列目）のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることになる。
この後、サンプリング信号Ｓ２がＨレベルになると、今度は、２番目のブロックに属する６本のデータ線１１４に、それぞれデータ信号Ｖｉｄ１〜Ｖｉｄ６がサンプリングされて、これらのデータ信号Ｖｉｄ１〜Ｖｉｄ６が、１行目の走査線１１２と当該６本（左から数えて７〜１２列目）のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることになる。
以下同様にして、サンプリング信号Ｓ３、Ｓ４、……、Ｓｎが順次Ｈレベルになると、第３番目、第４番目、…、第ｎ番目のブロックに属する６本のデータ線１１４にデータ信号Ｖｉｄ１〜Ｖｉｄ６のうち対応するものがサンプリングされ、これらのデータ信号Ｖｉｄ１〜Ｖｉｄ６が、１行目の走査線１１２と当該６本のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることになる。これにより、第１行目の画素のすべてに対する書き込みが完了することになる。
続いて、走査信号Ｇ２がＨレベルになる期間について説明する。本実施形態では、上述したように、走査線単位の極性反転が行われるので、この水平有効表示期間においては、負極性書込が行われることになる。
一方、水平帰線期間において画像データＶｉｄは画素の黒色化を指定するが、直前の水平有効表示期間では正極性書込であったので、データ信号Ｖｉｄ１〜Ｖｉｄ６は、図７に示されるように、この水平帰線期間の略中心タイミングにおいて、画素１１０における画素電極１１８に印加された場合に当該画素を最低階調の黒色とさせる正極性電圧Ｖb(+)から当該画素を最低階調の黒色とさせる負極性電圧Ｖb(-)へと切り替わる。
なお、図７における電圧の関係について言及すると、電圧Ｖw(-)、Ｖg(-)は、画素１１０における画素電極１１８に印加された場合に当該画素を、それぞれ最高階調の白色、中間階調である灰色とさせる負極性電圧である。一方、Ｖw(+)、Ｖg(+)は、画素１１０における電極１１８に印加された場合に、それぞれ当該画素を最高階調の白色、中間階調である灰色とさせる正極性電圧であり、電圧Ｖcを基準にしたときにＶw(-)、Ｖg(-)と対称関係にある。なお、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍの電圧関係については、そのＬレベルが電圧Ｖb(-)よりも低く、走査信号のＨレベルが電圧Ｖb( +)よりも高い。
一方、水平帰線期間において画像データＶｉｄは画素の黒色化を指定するが、直前の水平有効表示期間では正極性書込であったので、データ信号Ｖｉｄ１〜Ｖｉｄ６は、図７に示されるように、この水平帰線期間の略中心タイミングにおいて、画素１１０における画素電極１１８に印加された場合に当該画素を最低階調の黒色とさせる正極性電圧Ｖb(+)から当該画素を最低階調の黒色とさせる負極性電圧Ｖb(-)へと切り替わる。
なお、図７における電圧の関係について言及すると、電圧Ｖw(-)、Ｖg(-)は、画素１１０における画素電極１１８に印加された場合に当該画素を、それぞれ最高階調の白色、中間階調である灰色とさせる負極性電圧である。一方、Ｖw(+)、Ｖg(+)は、画素１１０における電極１１８に印加された場合に、それぞれ当該画素を最高階調の白色、中間階調である灰色とさせる正極性電圧であり、電圧Ｖcを基準にしたときにＶw(-)、Ｖg(-)と対称関係にある。なお、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍの電圧関係については、そのＬレベルが電圧Ｖb(-)よりも低く、走査信号のＨレベルが電圧Ｖb( +)よりも高い。
走査信号Ｇ２がＨレベルになる水平有効表示期間の動作は、走査信号Ｇ１がＨレベルになる水平有効表示期間と同様であり、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが順次Ｈレベルになって、第２行目の画素のすべてに対する書き込みが完了することになる。ただし、走査信号Ｇ２がＨレベルとなる水平有効表示期間は負極性書込であるので、増幅・反転回路３４０は、６チャネルに分配されて、時間軸に対して６倍に伸長された信号を、負極性書込に対応して、電圧Ｖcを基準に反転して出力する。このため、データ信号Ｖｉｄ１〜Ｖｉｄ６の電圧は、図７に示されるように、画素を暗くさせるほど、電圧Ｖcよりも低位となる。
以下同様にして、走査信号Ｇ３、Ｇ４、…、ＧｍがＨレベルになって、第３行目、第４行目、…、第ｍ行目の画素に対して書き込みが行われることになる。これにより、奇数行目の画素については正極性書込が行われる一方、偶数行目の画素については負極性書込が行われて、この１垂直走査期間においては、第１行目〜第ｍ行目の画素のすべてにわたって書き込みが完了することになる。
なお、データ信号Ｖｉｄ〜Ｖｉｄ６は、水平帰線期間の略中心タイミングにおいて、正極性書込の水平有効表示期間から負極性書込の水平有効表示期間に移行する場合には電圧Ｖb(+)から電圧Ｖb(-)へ、負極性書込の水平有効表示期間から正極性書込の水平有効表示期間に移行する場合には電圧Ｖb(-)から電圧Ｖb(+)へ、それぞれ切り替わる。
また、次の１垂直走査期間においても、同様な書き込みが行われるが、この際、各行の画素に対する書込極性が入れ替えられる。すなわち、次の１垂直走査期間において、奇数行目の画素については負極性書込が行われる一方、偶数行目の画素については正極性書込が行われることになる。
このように、垂直走査期間毎に画素に対する書込極性が入れ替えられるので、液晶層１０５に直流成分が印加されることがなくなり、液晶層１０５の劣化が防止される。
なお、データ信号Ｖｉｄ〜Ｖｉｄ６は、水平帰線期間の略中心タイミングにおいて、正極性書込の水平有効表示期間から負極性書込の水平有効表示期間に移行する場合には電圧Ｖb(+)から電圧Ｖb(-)へ、負極性書込の水平有効表示期間から正極性書込の水平有効表示期間に移行する場合には電圧Ｖb(-)から電圧Ｖb(+)へ、それぞれ切り替わる。
また、次の１垂直走査期間においても、同様な書き込みが行われるが、この際、各行の画素に対する書込極性が入れ替えられる。すなわち、次の１垂直走査期間において、奇数行目の画素については負極性書込が行われる一方、偶数行目の画素については正極性書込が行われることになる。
このように、垂直走査期間毎に画素に対する書込極性が入れ替えられるので、液晶層１０５に直流成分が印加されることがなくなり、液晶層１０５の劣化が防止される。
ところで、データ信号Ｖｉｄ１〜Ｖｉｄ６や信号Ｍａ／Ｅｎｂなどの各種信号は、タイミングが揃えられて処理回路５０から出力される。また、各種信号は、処理回路５０からパネル１００へＦＰＣ基板を介して供給されるが、銅箔パターン等の相違があるものの、経路が異なることに起因するタイミングズレはＦＰＣ基板では問題にならない、と考えられる。
しかしながら、パネル１００では、配線等がガラス基板上に形成されるので、抵抗率や寄生容量はＦＰＣ基板と比較して大きい。さらに、パネル１００において信号Ｍａ／Ｅｎｂとデータ信号Ｖｉｄ１〜Ｖｉｄ６とは供給経路とが異なる。
このため、パネル１００において入力時にタイミングが一致していても、パネル１００内部においてはデータ信号Ｖｉｄ１〜Ｖｉｄ６の供給タイミングに対し、信号Ｍａ／Ｅｎｂに含まれるイネーブルパルスＥｎｂに、位相差が発生する傾向が生じる。
しかしながら、パネル１００では、配線等がガラス基板上に形成されるので、抵抗率や寄生容量はＦＰＣ基板と比較して大きい。さらに、パネル１００において信号Ｍａ／Ｅｎｂとデータ信号Ｖｉｄ１〜Ｖｉｄ６とは供給経路とが異なる。
このため、パネル１００において入力時にタイミングが一致していても、パネル１００内部においてはデータ信号Ｖｉｄ１〜Ｖｉｄ６の供給タイミングに対し、信号Ｍａ／Ｅｎｂに含まれるイネーブルパルスＥｎｂに、位相差が発生する傾向が生じる。
仮に、図８（ｂ）に示されるようにパネル１００内部においてデータ信号Ｖｉｄ１〜Ｖｉｄ６の供給タイミングに対してイネーブルパルスＥｎｂの位相が遅れた場合、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、ＳｎについてもＨレベルとなるタイミングも遅延するので、データ線１１４には、本来の画素に対応するデータ信号がサンプリングされた後に、違う画素に対応するデータ信号がサンプリングされてしまう。このため、表示品位が著しく低下する。
例えば、同図に示されるように、階調値ｂの画素に続いて、階調値ａの画素のデータ信号Ｖｉｄ１で示される場合に、サンプリング信号Ｓｉ、Ｓ（ｉ＋１）が遅延したときを想定する。この場合、左から数えて｛６（ｉ−１）＋１｝番目のデータ線１１４には、階調値ｂのデータ信号Ｖｉｄ１だけがサンプリングされるべきなのであるが、サンプリング信号Ｓｉが遅延しているので、階調値ａのデータ信号Ｖｉｄをサンプリングした後に、次の階調値ａのデータ信号Ｖｉｄ１もサンプリングされて、画素に書き込まれるデータ信号の電圧が変化してしまうことになる。
なお、図８（ａ）は、データ信号Ｖｉｄ１〜Ｖｉｄ６の供給タイミングに対してイネーブルパルスＥｎｂの供給タイミングが一致して、サンプリング信号Ｓｉ、Ｓ（ｉ＋１）、Ｓ（ｉ＋２）、…、に遅延が発生していない理想的な状態を示す図である。また、ここでいう「ｉ」は、サンプリング信号を一般的に説明するための符号であり、１≦ｉ≦ｎを満たす正整数である。
例えば、同図に示されるように、階調値ｂの画素に続いて、階調値ａの画素のデータ信号Ｖｉｄ１で示される場合に、サンプリング信号Ｓｉ、Ｓ（ｉ＋１）が遅延したときを想定する。この場合、左から数えて｛６（ｉ−１）＋１｝番目のデータ線１１４には、階調値ｂのデータ信号Ｖｉｄ１だけがサンプリングされるべきなのであるが、サンプリング信号Ｓｉが遅延しているので、階調値ａのデータ信号Ｖｉｄをサンプリングした後に、次の階調値ａのデータ信号Ｖｉｄ１もサンプリングされて、画素に書き込まれるデータ信号の電圧が変化してしまうことになる。
なお、図８（ａ）は、データ信号Ｖｉｄ１〜Ｖｉｄ６の供給タイミングに対してイネーブルパルスＥｎｂの供給タイミングが一致して、サンプリング信号Ｓｉ、Ｓ（ｉ＋１）、Ｓ（ｉ＋２）、…、に遅延が発生していない理想的な状態を示す図である。また、ここでいう「ｉ」は、サンプリング信号を一般的に説明するための符号であり、１≦ｉ≦ｎを満たす正整数である。
そこで、実施形態では、パネル１００内においてイネーブルパルスＥｎｂの位相がデータ信号Ｖｉｄ１〜Ｖｉｄ６の供給タイミングに対してどれだけズレいるかを位相差検出回路１８０で検出し、その位相差（遅延量）をデータ変換回路２１４で演算により変換し、画像データＶｉｄ１〜Ｖｉｄ６をチャネル毎に当該遅延量に応じて補正する構成を採用している。
ところで、イネーブルパルスＥｎｂの立ち上がりおよび立ち下がりタイミングは、クロック信号ＣＬＸに一致しないし、データ信号Ｖｉｄ１〜Ｖｉｄ６もアナログ信号である。このため、データ信号Ｖｉｄ１〜Ｖｉｄ６の供給タイミングに対するイネーブルパルスＥｎｂの位相ズレを直接的に検出することが困難である。
そこで、本実施形態では、表示に寄与しない水平帰線期間において、クロック信号ＣＬＸに同期し、かつ、半周期分の基準パルスＲｅｆを、イネーブルパルスＥｎｂが供給されるパルス信号線１４３にモニタパルスＭａとして供給するとともに、同じ基準パルスＲｅｆを、画像信号線１７１に隣接するモニタ信号線１７３にも供給して、モニタパルスＭａと基準パルスＲｅｆとの位相差をパネル１００内部で検出して、データ信号Ｖｉｄ１〜Ｖｉｄ６の供給タイミングに対するイネーブルパルスＥｎｂの位相ズレを間接的に検出する構成としたのである。
ところで、イネーブルパルスＥｎｂの立ち上がりおよび立ち下がりタイミングは、クロック信号ＣＬＸに一致しないし、データ信号Ｖｉｄ１〜Ｖｉｄ６もアナログ信号である。このため、データ信号Ｖｉｄ１〜Ｖｉｄ６の供給タイミングに対するイネーブルパルスＥｎｂの位相ズレを直接的に検出することが困難である。
そこで、本実施形態では、表示に寄与しない水平帰線期間において、クロック信号ＣＬＸに同期し、かつ、半周期分の基準パルスＲｅｆを、イネーブルパルスＥｎｂが供給されるパルス信号線１４３にモニタパルスＭａとして供給するとともに、同じ基準パルスＲｅｆを、画像信号線１７１に隣接するモニタ信号線１７３にも供給して、モニタパルスＭａと基準パルスＲｅｆとの位相差をパネル１００内部で検出して、データ信号Ｖｉｄ１〜Ｖｉｄ６の供給タイミングに対するイネーブルパルスＥｎｂの位相ズレを間接的に検出する構成としたのである。
この構成の詳細について述べると、基準パルスＲｅｆがモニタ信号線１７３の入力側一端に供給されると、当該モニタ信号線１７３の他端であるＴＦＴ１８４のソースでは、データ信号Ｖｉｄ１〜Ｖｉｄ６と同程度の遅延が発生する。また、モニタパルスＭａが、パルス信号線１４３の入力側一端に供給されると、当該パルス信号線１４３の他端であるＡＮＤ回路１８２の入力端の一方では、イネーブルパルスＥｎｂと同程度の遅延が生じる。このため、データ信号Ｖｉｄ１〜Ｖｉｄ６の供給タイミングに対するイネーブルパルスＥｎｂの位相差は、基準パルスＲｅｆに対してモニタパルスＭａがパネル１００においてどれだけズレているかを次のように判断することで、検出することができる。
例えば図９（ａ）に示されるように、パネル１００の入力時点において基準パルスＲｅｆとモニタパルスＭａとが互いに一致している場合に、パネル１００における遅延の程度が同一であれば、ＴＦＴ１８４のソースに到達した基準パルスＲｅｆ’と、ＡＮＤ回路１８２の入力端の一方に到達したモニタパルスＭａ’とは、ともに時間ｄ３だけ共通に遅延する。このため、ＴＦＴ１８４のドレインに出力された直後の検出信号Ｄｅｔは、基準パルスＲｅｆよりも遅延こそすれ、同一のパルス幅（クロック信号ＣＬＸの半周期）を有することになる。
この検出信号Ｄｅｔは、処理回路５０における調整制御回路２３０にフィードバックされるが、データ変換回路２１４が受信した時点（図９において信号Ｄｅｔ’）では、ＴＦＴ１８４のドレインに出力された直後の波形よりもさらに時間ｄ４だけ遅延する。ただし、そのパルス幅は、遅延とは無関係に保存された状態でデータ変換回路２１４に受信される。このため、データ変換回路２１４は、基準パルスＲｅｆがパネル１００に送出されてから時間（ｄ３＋ｄ４）経過した時点で信号Ｄｅｔ’がＨレベルに遷移し、かつ、信号Ｄｅｔ’の（Ｈレベルの）パルス幅が基準パルスＲｅｆのパルス幅（クロック信号ＣＬＸの半周期）と同値であれば、パネル１００内においてイネーブルパルスＥｎｂがデータ信号Ｖｉｄ１〜Ｖｉｄ６に対して位相ズレしていない（遅延していない）、と判断することができる。
なお、時間ｄ３、ｄ４は、パネル固有の値であり、環境等によって変動しない性質の値であるので、実験的に遅延時間を求めて記憶させておき、データ変換回路２１４が判断時に記憶値を用いる構成とすれば良い。
また、上述したように走査制御回路２１２が基準パルスＲｅｆを出力した旨を通知すれば、データ変換回路２１４は、信号Ｄｅｔ’の状態を、当該通知を受けてから時間（ｄ３＋ｄ４）経過した時点で判断することができる。
この検出信号Ｄｅｔは、処理回路５０における調整制御回路２３０にフィードバックされるが、データ変換回路２１４が受信した時点（図９において信号Ｄｅｔ’）では、ＴＦＴ１８４のドレインに出力された直後の波形よりもさらに時間ｄ４だけ遅延する。ただし、そのパルス幅は、遅延とは無関係に保存された状態でデータ変換回路２１４に受信される。このため、データ変換回路２１４は、基準パルスＲｅｆがパネル１００に送出されてから時間（ｄ３＋ｄ４）経過した時点で信号Ｄｅｔ’がＨレベルに遷移し、かつ、信号Ｄｅｔ’の（Ｈレベルの）パルス幅が基準パルスＲｅｆのパルス幅（クロック信号ＣＬＸの半周期）と同値であれば、パネル１００内においてイネーブルパルスＥｎｂがデータ信号Ｖｉｄ１〜Ｖｉｄ６に対して位相ズレしていない（遅延していない）、と判断することができる。
なお、時間ｄ３、ｄ４は、パネル固有の値であり、環境等によって変動しない性質の値であるので、実験的に遅延時間を求めて記憶させておき、データ変換回路２１４が判断時に記憶値を用いる構成とすれば良い。
また、上述したように走査制御回路２１２が基準パルスＲｅｆを出力した旨を通知すれば、データ変換回路２１４は、信号Ｄｅｔ’の状態を、当該通知を受けてから時間（ｄ３＋ｄ４）経過した時点で判断することができる。
一方、パネル１００内においてイネーブルパルスＥｎｂがデータ信号Ｖｉｄ１〜Ｖｉｄ６に対して位相が遅れていれば、図９（ｂ）に示されるように、基準パルスＲｅｆ’に対して、モニタパルスＭａ’はさらに遅延する。このため、ＴＦＴ１８４のドレインに出力直後の検出信号ＤｅｔがＨレベルとなるパルス幅の前端部分が、基準パルスＲｅｆ’よりも、遅延したモニタパルスＭａ’の分だけ短くなる。このあと、当該検出信号Ｄｅｔは、時間ｄ４だけ遅延し、そのパルス幅が保存された状態でデータ変換回路２１４に受信される。このため、データ変換回路２１４は、基準パルスＲｅｆがパネル１００に送出されてから時間（ｄ３＋ｄ４）経過した時点で信号Ｄｅｔ’がＬレベルであれば、パネル１００内においてイネーブルパルスＥｎｂの位相がデータ信号Ｖｉｄ１〜Ｖｉｄ６に対して遅れている、と判断することができる。さらに、データ変換回路２１４は、信号Ｄｅｔ’が当該時点よりも後にＨレベルとなったとき、そのパルス幅が基準パルスＲｅｆのパルス幅に対しどれだけ短くなっているかによって、イネーブルパルスＥｎｂの遅延量、すなわち、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎの遅延量を求めることができる。
このようにして、データ変換回路２１４は、データ信号Ｖｉｄ１〜Ｖｉｄ６に対するサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎの遅延量を、基準パルスＲｅｆとモニタパルスＭａとの位相差を示す信号Ｄｅｔ’から間接的に求め、当該遅延量を示すデータｄθとして、チャネル毎に設けられた補正回路３２００に供給する。
このようにして、データ変換回路２１４は、データ信号Ｖｉｄ１〜Ｖｉｄ６に対するサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎの遅延量を、基準パルスＲｅｆとモニタパルスＭａとの位相差を示す信号Ｄｅｔ’から間接的に求め、当該遅延量を示すデータｄθとして、チャネル毎に設けられた補正回路３２００に供給する。
一方、データ信号Ｖｉｄ１〜Ｖｉｄ６に対するサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎの遅延によって生じる表示品位の低下は、上述したように本来の画素に対応するデータ信号がサンプリングされた後に、違う画素に対応するデータ信号がサンプリングされることに起因する。なお、ここでいう「違う画素」とは、次に選択されるブロックに属するデータ線のうち、同一画像信号線１７１に対応するデータ線に対応する画素をいい、これは、画像データが相展開される場合に同一チャネルで次の画素にほかならない。すなわち、ある画素に着目した場合に、当該着目画素は、その次に供給される画素の画像データ（データ信号）の変化分の影響を受けることになる。さらに、このサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎの遅延量が大きくなるにつれて、次の画素の影響を受ける度合いも大きくなる。
ここで、補正回路３２００は、上述したように、画像データＶｄ１ｄ〜Ｖｄ６ｄで示される階調値から、時間的に先の階調値に対する変化分に応じた補正値をそれぞれ減算して、画像データＶｄ１ｅ〜Ｖｄ６ｅとして出力する。この補正の際に、データｄθで示される遅延量が大きくなるにつれて係数ｋ１が大きくなるような特性に設定されている。
このため、補正回路３２００では、ある画素に着目した場合に、当該着目画素の階調値ｂを、次の画素の階調値ａに至る変化分（ａ−ｂ）に応じた値を打ち消すように、予め｛ｋ１（ａ−ｂ）｝だけ減じて補正することになる。この補正の際に、係数ｋ１もデータｄθで示される遅延量が大きくなるにつれて大きくなるので、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎの遅延量に応じて、次の画素の影響を受ける度合いが変化する点も考慮されることになる。
ここで、補正回路３２００は、上述したように、画像データＶｄ１ｄ〜Ｖｄ６ｄで示される階調値から、時間的に先の階調値に対する変化分に応じた補正値をそれぞれ減算して、画像データＶｄ１ｅ〜Ｖｄ６ｅとして出力する。この補正の際に、データｄθで示される遅延量が大きくなるにつれて係数ｋ１が大きくなるような特性に設定されている。
このため、補正回路３２００では、ある画素に着目した場合に、当該着目画素の階調値ｂを、次の画素の階調値ａに至る変化分（ａ−ｂ）に応じた値を打ち消すように、予め｛ｋ１（ａ−ｂ）｝だけ減じて補正することになる。この補正の際に、係数ｋ１もデータｄθで示される遅延量が大きくなるにつれて大きくなるので、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎの遅延量に応じて、次の画素の影響を受ける度合いが変化する点も考慮されることになる。
したがって、本実施形態によれば、データ信号Ｖｉｄ１〜Ｖｉｄ６に対してサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが遅延しても、当該遅延による影響をキャンセルするように、画像データＶｄ１ｄ〜Ｖｄ６ｄ（データ信号Ｖｉｄ１〜Ｖｉｄ６）が補正されるので、個体差や温度等の環境変化にも適切に対応することが可能となる。
ところで、上述した実施形態では、階調値の変化分および遅延量で補正量を決定する構成であったが、ゴーストの程度は、水平走査期間の初期では小さいが、水平走査期間の後期に向かって次第に大きくなる傾向がある。このため、図１０に示されるように、変換テーブル３２０８の出力側と乗算器３２０８の入力側とに、係数ｋ２を供給する乗算器３２１０を介挿するとともに、水平走査期間の初期から終期に向かうにつれて、係数ｋ２を次第に大きくするように供給する構成とすれば良い。
また、実施形態では、画像データを補正する構成だけであったが、データ信号Ｖｉｄ１〜Ｖｉｄ６に対するイネーブルパルスＥｎｂの位相差をなくす方向に、イネーブル信号Ｅｎｂ、クロック信号ＣＬＸ（転送開始パルスＤＸ）、データ信号Ｖｉｄ１〜Ｖｉｄ６のいずれかの供給タイミングを適宜調整する構成を組み合わせても良い。
また、実施形態では、画像データを補正する構成だけであったが、データ信号Ｖｉｄ１〜Ｖｉｄ６に対するイネーブルパルスＥｎｂの位相差をなくす方向に、イネーブル信号Ｅｎｂ、クロック信号ＣＬＸ（転送開始パルスＤＸ）、データ信号Ｖｉｄ１〜Ｖｉｄ６のいずれかの供給タイミングを適宜調整する構成を組み合わせても良い。
実施形態では、信号Ｍａ／Ｅｎｂに検出用のモニタパルスＭａを含ませたが、転送開始パルスＤＸをモニタパルスＭａとしてモニタ信号線１７３に供給する構成としても良い。ただし、転送開始パルスＤＸで代用する場合には、転送開始パルスＤＸが供給されてからイネーブルパルスＥｎｂが供給されるまで、ある程度時間が空くような構成に変更する必要がある。
また、データ信号Ｖｉｄ１〜Ｖｉｄ６に対するイネーブルパルスＥｎｂのズレ量を間接的に検出するのではなく、例えば、帰線期間においてデータ信号Ｖｉｄ１〜Ｖｉｄ６に検出用ダミー信号を挿入するとともに、当該ダミー信号に同期した検出用イネーブルパルスを生成し、これら検出用ダミー信号と検出用イネーブルパルスをパネル１００に供給することによって、パネル１００内部における遅延を直接的に検出する構成としても良い。
また、データ信号Ｖｉｄ１〜Ｖｉｄ６に対するイネーブルパルスＥｎｂのズレ量を間接的に検出するのではなく、例えば、帰線期間においてデータ信号Ｖｉｄ１〜Ｖｉｄ６に検出用ダミー信号を挿入するとともに、当該ダミー信号に同期した検出用イネーブルパルスを生成し、これら検出用ダミー信号と検出用イネーブルパルスをパネル１００に供給することによって、パネル１００内部における遅延を直接的に検出する構成としても良い。
また、上述した実施形態にあっては、画像データＶｉｄを６チャネルの画像データＶｄ１ｄ〜Ｖｄ６ｄに展開する構成したが、展開するチャネル数は、「６」に限られるものではない。また、相展開する構成に限られず、点順次方式であっても良い。さらに、イネーブルパルスＥｎｂによってサンプリング信号を狭める構成でなくても適用可能である。
一方、上述した実施形態において、データ信号供給回路３００は、ディジタルの画像信号Ｖｉｄを処理するものとしたが、アナログの画像信号を処理する構成としても良い。また、データ信号供給回路３００においては、Ｓ／Ｐ展開の後にアナログ変換する構成としたが、最終的な出力が同じアナログ信号であるならば、アナログ変換した後にＳ／Ｐ展開する構成としても良い。
一方、上述した実施形態において、データ信号供給回路３００は、ディジタルの画像信号Ｖｉｄを処理するものとしたが、アナログの画像信号を処理する構成としても良い。また、データ信号供給回路３００においては、Ｓ／Ｐ展開の後にアナログ変換する構成としたが、最終的な出力が同じアナログ信号であるならば、アナログ変換した後にＳ／Ｐ展開する構成としても良い。
さらに、上述した実施形態にあっては、対向電極１０８と画素電極１１８との電圧実効値が小さい場合に白色表示を行うノーマリーホワイトモードとして説明したが、黒色表示を行うノーマリーブラックモードとしても良い。
上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲストホスト）型などの液晶を用いても良い。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
以上については、液晶装置について説明したが、本発明では、画像データ（映像信号）を、画像信号線１７１を介して供給する構成であれば、例えばＥＬ（Electronic Luminescence）素子、電子放出素子、電気泳動素子、デジタルミラー素子などを用いた装置や、プラズマディスプレイなどにも適用可能である。
上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲストホスト）型などの液晶を用いても良い。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
以上については、液晶装置について説明したが、本発明では、画像データ（映像信号）を、画像信号線１７１を介して供給する構成であれば、例えばＥＬ（Electronic Luminescence）素子、電子放出素子、電気泳動素子、デジタルミラー素子などを用いた装置や、プラズマディスプレイなどにも適用可能である。
＜電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器の例として、上述したパネル１００をライトバルブとして用いたプロジェクタについて説明する。
図１１は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
次に、上述した実施形態に係る電気光学装置を用いた電子機器の例として、上述したパネル１００をライトバルブとして用いたプロジェクタについて説明する。
図１１は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態におけるパネル１００と同様であり、処理回路（図１１では省略）から供給されるＲ、Ｇ、Ｂの各色に対応する画像信号でそれぞれ駆動されるものである。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右反転像を表示させる構成となっている。
また、電子機器としては、図１１を参照して説明した他にも、直視型、例えば携帯電話や、パーソナルコンピュータ、テレビジョン、ビデオカメラのモニタ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能なのは言うまでもない。
１００…パネル、１３０…走査線駆動回路、１４２…シフトレジスタ、１４３…パルス信号線、１４４…ＡＮＤ回路、１５０…サンプリングスイッチ、１７１…画像信号線、１７３…モニタ信号線、２１２…走査制御回路、２１４…データ変換回路、２１００…プロジェクタ
Claims (6)
- 複数の走査線と複数のデータ線との各交差部に対応して設けられ、走査線及びデータ線が選択されたときに、データ線にサンプリングされたデータ信号に応じた階調となる画素と、
前記走査線を選択する走査線駆動回路と、
前記走査線が選択された期間にわたって、前記データ線を選択するためのパルス信号を順次生成するシフトレジスタと、
前記シフトレジスタによってそれぞれ生成されたパルス信号からサンプリング信号を生成する論理回路と、
画像信号線を介して供給されるデータ信号を前記サンプリング信号にしたがって前記データ線にサンプリングするサンプリング回路と
を有する電気光学装置の画像信号処理方法であって、
前記画像信号線を介して供給されるデータ信号に対する前記サンプリング信号の遅延量を検出し、
複数の画素の階調を指定するシリアルの画像データをパラレルの画像データに変換して複数のチャネルに分配し、該チャネル毎に、分配された画像データと、分配された該画像データの次に分配された画像データとの間の変化分を求めるとともに、当該変化分に、前記遅延量の検出結果に応じた係数を乗じて補正値として算出して、当該補正値により前記画像データを補正し、
前記補正された画像データを、前記データ信号に変換して前記画像信号線に供給する
ことを特徴とする電気光学装置の画像信号処理方法。 - 検出される遅延量が大なるにつれて、前記係数を大きくすることを特徴とする
ことを特徴とする請求項１に記載の電気光学装置の画像信号処理方法。 - 前記走査線が選択される期間の初期時から時間経過とともに、前記係数を大きくすることを特徴とする
ことを特徴とする請求項１に記載の電気光学装置の画像信号処理方法。 - 前記データ線は複数本毎にブロック化され、前記画像信号線は前記ブロックと同数の複数本であり、
前記サンプリング信号によって同一ブロックのデータ線が複数本略同時に選択されて、
互いに異なる画像信号線に供給された画像信号をサンプリングする
ことを特徴とする請求項１に記載の電気光学装置の画像信号処理方法。 - 複数の走査線と複数のデータ線との各交差部に対応して設けられ、走査線及びデータ線が選択されたときに、データ線にサンプリングされたデータ信号に応じた階調となる画素と、
前記走査線を選択する走査線駆動回路と、
前記走査線が選択された期間にわたって、前記データ線を選択するためのパルス信号を生成するシフトレジスタと、
前記シフトレジスタによってそれぞれ生成されたパルス信号からサンプリング信号を生成する論理回路と、
画像信号線を介して供給されるデータ信号を前記サンプリング信号にしたがって前記データ線にサンプリングするサンプリング回路と、
前記画像信号線を介して供給されるデータ信号に対する前記サンプリング信号の遅延量を検出する検出回路と、
複数の画素の階調を指定するシリアルの画像データをパラレルの画像データに変換して複数のチャネルに分配する変換回路と、
該チャネル毎に、分配された画像データと、分配された該画像データの次に分配された画像データとの間の変化分を求めるとともに、当該変化分に、前記遅延量の検出結果に応じた係数を乗じて補正値として算出して、当該補正値により前記画像データを補正する補正回路と、
前記補正回路によって補正された画像データを、前記データ信号に変換して前記画像信号線に供給するデータ信号供給回路と
を有することを特徴とする電気光学装置。 - 請求項５に記載の電気光学装置を有することを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004307260A JP4552595B2 (ja) | 2004-10-21 | 2004-10-21 | 電気光学装置、その画像信号処理方法および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004307260A JP4552595B2 (ja) | 2004-10-21 | 2004-10-21 | 電気光学装置、その画像信号処理方法および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006119378A JP2006119378A (ja) | 2006-05-11 |
| JP4552595B2 true JP4552595B2 (ja) | 2010-09-29 |
Family
ID=36537320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004307260A Expired - Fee Related JP4552595B2 (ja) | 2004-10-21 | 2004-10-21 | 電気光学装置、その画像信号処理方法および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4552595B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5023740B2 (ja) * | 2007-03-01 | 2012-09-12 | セイコーエプソン株式会社 | 電気光学装置、データ信号の供給回路、供給方法および電子機器 |
| JP6880594B2 (ja) * | 2016-08-10 | 2021-06-02 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置及び電子機器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002169520A (ja) * | 2000-12-04 | 2002-06-14 | Seiko Epson Corp | 電気光学装置、パターン発生回路および電子機器 |
| JP2003157064A (ja) * | 2001-08-23 | 2003-05-30 | Seiko Epson Corp | 電気光学パネルの駆動回路、駆動方法、電気光学装置および電子機器 |
| JP2004029835A (ja) * | 2003-08-04 | 2004-01-29 | Seiko Epson Corp | 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器 |
-
2004
- 2004-10-21 JP JP2004307260A patent/JP4552595B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002169520A (ja) * | 2000-12-04 | 2002-06-14 | Seiko Epson Corp | 電気光学装置、パターン発生回路および電子機器 |
| JP2003157064A (ja) * | 2001-08-23 | 2003-05-30 | Seiko Epson Corp | 電気光学パネルの駆動回路、駆動方法、電気光学装置および電子機器 |
| JP2004029835A (ja) * | 2003-08-04 | 2004-01-29 | Seiko Epson Corp | 画像処理回路および画像データ処理方法、電気光学装置、ならびに電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006119378A (ja) | 2006-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7492342B2 (en) | Electro-optical device, driving circuit of the same, driving method of the same, and electronic apparatus | |
| US7495650B2 (en) | Electro-optical device and electronic apparatus | |
| JP4142028B2 (ja) | 電気光学装置、電気光学装置の信号処理回路、処理方法および電子機器 | |
| JPWO2005076256A1 (ja) | 電気光学装置、電気光学装置の駆動方法、駆動回路および電子機器 | |
| JP4501952B2 (ja) | 電気光学装置、その駆動方法および電子機器 | |
| JP4232819B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
| JP4479658B2 (ja) | 画像信号の補正方法、補正回路、電気光学装置および電子機器 | |
| US7855704B2 (en) | Liquid crystal device, control circuit therefor, and electronic apparatus | |
| JP4513537B2 (ja) | 画像信号供給方法、画像信号供給回路、電気光学装置および電子機器 | |
| JP4552595B2 (ja) | 電気光学装置、その画像信号処理方法および電子機器 | |
| US7626567B2 (en) | Electro-optic device, method for driving the same, and electronic device | |
| JP4678345B2 (ja) | 電気光学装置、表示データの処理回路、処理方法および電子機器 | |
| JP4103886B2 (ja) | 画像信号の補正方法、補正回路、電気光学装置および電子機器 | |
| JP2006227468A (ja) | 電気光学装置および電子機器 | |
| JP4419727B2 (ja) | 電気光学装置、電気光学装置の補正量決定方法、駆動方法および電子機器 | |
| JP2006276119A (ja) | データ信号供給回路、供給方法、電気光学装置および電子機器 | |
| JP2006195387A (ja) | 電気光学装置および電子機器 | |
| JP2006162872A (ja) | 画像信号供給方法、画像信号供給回路、電気光学装置および電子機器 | |
| JP2006065212A (ja) | 電気光学装置および電子機器 | |
| JP2006126439A (ja) | 電気光学装置、その駆動回路、駆動方法および電子機器 | |
| JP2009216806A (ja) | 電気光学装置の駆動回路、駆動方法、電気光学装置および電子機器 | |
| JP2006330510A (ja) | 電気光学装置、駆動方法および電子機器 | |
| JP2007193014A (ja) | 電気光学装置、駆動方法および電子機器 | |
| JP2005227391A (ja) | 電気光学装置の駆動回路、駆動方法、電気光学装置および電子機器 | |
| JP2005321649A (ja) | 電気光学装置、電気光学装置の駆動回路、電気光学装置の駆動方法および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |