JP2006189722A - 電気光学装置、データ信号供給回路、データ信号供給方法および電子機器 - Google Patents
電気光学装置、データ信号供給回路、データ信号供給方法および電子機器 Download PDFInfo
- Publication number
- JP2006189722A JP2006189722A JP2005002899A JP2005002899A JP2006189722A JP 2006189722 A JP2006189722 A JP 2006189722A JP 2005002899 A JP2005002899 A JP 2005002899A JP 2005002899 A JP2005002899 A JP 2005002899A JP 2006189722 A JP2006189722 A JP 2006189722A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- data signal
- sampling
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】 表示領域における縦状のスジの発生を抑える。
【解決手段】 イネーブル信号Enb1〜Enb4によってそれぞれ抜き出されるサンプリング信号の系列に応じて、データ線に供給するデータ信号の電圧を、階調値に応じて補正する第1補正回路310を設ける。階調値に対応する補正量は、書込極性によって異なる場合が考えられるので、正極性用と負極性用とに分ける。
【選択図】 図1
Description
本発明は、電気光学装置に現れる表示品位の低下を防止する技術に関する。
近年では、液晶などの電気光学パネルを用いて小型画像を形成するとともに、この小型画像を光学系によって拡大投射するプロジェクタが普及しつつある。プロジェクタは、それ自体で画像を作成する機能はなく、パソコンやテレビチューナなどの上位装置から画像データ(または画像信号)の供給を受ける。この画像データは、画素の階調(明るさ)を指定するものであって、マトリクス状に配列する画素を垂直および水平走査した形式で供給されるので、プロジェクタに用いられる表示パネルについても、この形式に準じて駆動するのが適切である。このため、プロジェクタに用いられる表示パネルでは、走査線を1行ずつ所定の順番に選択するとともに、1行の走査線が選択される期間(1水平走査期間)において1列ずつデータ線を順番に選択して、画像データを液晶の駆動に適するように変換したデータ信号を、選択したデータ線に供給する、という点順次方式で駆動するのが一般的であった。
一方、最近では、ハイビジョンなどのように表示画像の高精細化が進行している。高精細化は、走査線の本数およびデータ線の本数を増加させることによって達成することができるが、フレーム周波数は固定であるので、走査線本数の増加によって1水平走査期間が短縮し、さらに、点順次方式では、データ線本数の増加によって、データ線の選択期間も短縮する。このため、点順次方式では、高精細化が進行するにつれてデータ線にデータ信号を供給する時間を充分に確保できなくなって、画素への書き込みが不十分となり始めた。
そこで、書き込み不足を解消する目的で、相展開駆動という方式が考え出された(特許文献1参照)。この相展開駆動は、データ線を予め定められた列毎に、例えば6列毎にブロック化し、1水平走査期間においてブロックを1つずつ所定の順番で選択するとともに、選択したブロックに属する6列のデータ線に、時間軸に対し6倍に伸長したデータ信号をそれぞれに供給する、という方式である。この相展開駆動方式では、データ線にデータ信号を供給する時間を、点順次方式と比較して、この例では6倍確保することができるので、高精細化に適している、と考えられている。
特開2000−112437号公報
そこで、書き込み不足を解消する目的で、相展開駆動という方式が考え出された(特許文献1参照)。この相展開駆動は、データ線を予め定められた列毎に、例えば6列毎にブロック化し、1水平走査期間においてブロックを1つずつ所定の順番で選択するとともに、選択したブロックに属する6列のデータ線に、時間軸に対し6倍に伸長したデータ信号をそれぞれに供給する、という方式である。この相展開駆動方式では、データ線にデータ信号を供給する時間を、点順次方式と比較して、この例では6倍確保することができるので、高精細化に適している、と考えられている。
ところで、このような相展開駆動方式では、ブロックを1つずつ選択する構成に起因して、縦スジ状のムラ、すなわち、1ブロックに相当する6列毎に画素の階調が微妙に異なってしまう現象が発生して、表示品位の低下が目立つようになった。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、高精細化に際して表示品位の低下現象を抑えることが可能な電気光学装置、電気光学装置のデータ信号供給回路、データ信号供給方法および電子機器を提供することにある。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、高精細化に際して表示品位の低下現象を抑えることが可能な電気光学装置、電気光学装置のデータ信号供給回路、データ信号供給方法および電子機器を提供することにある。
上記目的を達成するために本発明は、複数行の走査線と複数列のデータ線との交差部分にそれぞれ設けられとともに、走査線が選択された期間に、データ線にデータ信号がサンプリングされたときに、当該データ信号に応じた階調となる画素を備え、前記走査線を所定の順番で選択し、前記走査線を選択したときに、所定のパルス信号を所定のクロックの信号にしたがって順次転送し、順次転送した前記パルス信号と所定の複数系列のイネーブル信号とにより規定されるサンプリング信号を出力し、画像信号線に供給された前記データ信号を前記サンプリング信号にしたがって前記データ線にサンプリングする表示パネルに、前記データ信号を第1補正処理するとともに、当該補正された信号に基づくデータ信号を前記画像信号線に供給するデータ信号供給方法であって、前記第1補正処理は、前記データ信号で指定される階調を、前記イネーブル信号の各系列に対応して予め定められた関係で補正することを特徴とする。本発明によれば、イネーブル信号の系列によってサンプリング信号のタイミングや、波形、幅などが相違しても、データ線にサンプリングされるデータ信号を第1補正処理によって均一化することが可能となる。
本発明において、所定の電位を基準として低位側である負極性のデータ信号と高位側である正極性のデータ信号とを交互に供給することが好ましい。交互に供給する場合、前記第1補正処理は、イネーブル信号の系列とともに、前記データ信号の正極性または負極性に対応して、前記データ信号で指定される階調を補正することが好ましい。
また、交互に供給する場合、前記データ線は所定本数毎にブロック化され、データ信号は、1つのブロックに属するデータ線のそれぞれに対応する所定本数の画像信号線を介して供給され、一のサンプリング信号で、前記所定本数の画像信号線に供給されたデータ信号を当該同一ブロックに属するデータ線に略同時にそれぞれサンプリングし、選択された走査線とサンプリング信号が出力されブロックの両端に位置するデータ線との交差部分に対応した画素のデータ信号を第2補正処理し、前記第2補正処理は、前記データ信号で指定される階調を予め定められた関係で極性毎に補正しても良い。このように補正すれば、ブロックの境界で発生するムラを抑えることも可能となる。
なお、本発明は、電気光学装置のデータ信号供給方法のみならず、データ信号供給回路、電気光学装置それ自体としても、さらには、当該電気光学装置を有する電子機器としても概念することができる。
また、交互に供給する場合、前記データ線は所定本数毎にブロック化され、データ信号は、1つのブロックに属するデータ線のそれぞれに対応する所定本数の画像信号線を介して供給され、一のサンプリング信号で、前記所定本数の画像信号線に供給されたデータ信号を当該同一ブロックに属するデータ線に略同時にそれぞれサンプリングし、選択された走査線とサンプリング信号が出力されブロックの両端に位置するデータ線との交差部分に対応した画素のデータ信号を第2補正処理し、前記第2補正処理は、前記データ信号で指定される階調を予め定められた関係で極性毎に補正しても良い。このように補正すれば、ブロックの境界で発生するムラを抑えることも可能となる。
なお、本発明は、電気光学装置のデータ信号供給方法のみならず、データ信号供給回路、電気光学装置それ自体としても、さらには、当該電気光学装置を有する電子機器としても概念することができる。
以下、本発明の実施形態について図面を参照して説明する。図1は、本実施形態に係る電気光学装置の全体構成を示すブロック図である。
この図に示されるように、電気光学装置10は、処理回路50と表示パネル100とに大別される。このうち、処理回路50は、プリント基板に形成された回路モジュールであり、表示パネル100とは、FPC(Flexible Printed Circuit)基板等によって接続されている。
この図に示されるように、電気光学装置10は、処理回路50と表示パネル100とに大別される。このうち、処理回路50は、プリント基板に形成された回路モジュールであり、表示パネル100とは、FPC(Flexible Printed Circuit)基板等によって接続されている。
処理回路50は、データ信号供給回路300および制御回路52とから構成され、このうち、前者のデータ信号供給回路300は、さらに、第1補正回路310、S/P変換回路320、第2補正回路331、336、D/A変換回路群340および増幅・反転回路350を有する。
第1補正回路310は、詳細については後述するが、垂直走査信号Vsおよび水平走査信号Hsおよびドットクロック信号DCLKに同期して、図示しない上位装置から供給されるディジタルの画像データVdを、6画素分毎に4系列の第1補正処理を順番に施して、画像データVdaとして出力するものである。ここで、画像データVdは、水平有効表示期間では、画素の階調(明るさ)を指定する一方、水平帰線期間では、画素を最低階調(黒色)に指定するデータである。なお、水平帰線期間において画素を最低階調に指定する理由は、主に、タイミングズレなどにより画素に供給されたとしても、当該画素を表示に寄与させないためである。
第1補正回路310は、詳細については後述するが、垂直走査信号Vsおよび水平走査信号Hsおよびドットクロック信号DCLKに同期して、図示しない上位装置から供給されるディジタルの画像データVdを、6画素分毎に4系列の第1補正処理を順番に施して、画像データVdaとして出力するものである。ここで、画像データVdは、水平有効表示期間では、画素の階調(明るさ)を指定する一方、水平帰線期間では、画素を最低階調(黒色)に指定するデータである。なお、水平帰線期間において画素を最低階調に指定する理由は、主に、タイミングズレなどにより画素に供給されたとしても、当該画素を表示に寄与させないためである。
S/P変換回路320は、補正された画像データVdaを、6チャネルに分配するとともに、それぞれ時間軸に6倍に伸長して(相展開またはシリアル−パラレル変換)して、画像データVd1d〜Vd6dとして出力するものである。なお、説明の便宜上、画像データVd1d〜Vd6dをそれぞれチャネル1〜6と称している。
ここで、画像データVdaをシリアル−パラレル変換する理由は、後述するサンプリングスイッチにおいて、データ信号が印加される時間を長くして、サンプル&ホールド時間および充放電時間を確保するためである。
ここで、画像データVdaをシリアル−パラレル変換する理由は、後述するサンプリングスイッチにおいて、データ信号が印加される時間を長くして、サンプル&ホールド時間および充放電時間を確保するためである。
第2補正回路331は、変換されたチャネル1の画像データVd1dを、書込極性毎に、当該データで指定される階調値を第2補正処理して、画像データVd1fとして出力するものである。第2補正回路336は、変換されたチャネル6の画像データVd6dを、書込極性毎に、当該データで指定される階調値を第2補正処理して、画像データVd6fとして出力するものである。なお、第2補正回路331、336の詳細な構成について後述する。
D/A変換回路群340は、チャネル毎に設けられたD/A変換器の集合体であって、画像データVd1f、Vd2d〜Vd5d、Vd6fを、それぞれ階調値に応じた電圧のアナログ信号に変換するものである。
増幅・反転回路350は、アナログ変換された信号を、後述する電圧Vcを基準にして正転または極性反転して、データ信号Vid1〜Vid6として表示パネル100に供給するものである。
極性反転については、(a)走査線毎、(b)データ信毎、(c)画素毎、(d)面(フレーム)毎など様々な態様があるが、本実施形態にあっては(a)走査線毎の極性反転であるとする。ただし、本発明をこれに限定する趣旨ではない。
なお、電圧Vcは、後述する図11等に示されるように画像信号の振幅中心電圧である。また、本実施形態では、便宜上、データ信号Vid1〜Vid6について、振幅中心電圧Vcよりも高位側を正極性と、低位側を負極性と、それぞれ称している。
本実施形態では、画像データVdaをシリアル−パラレル変換した後にアナログ変換する構成とするが、シリアル−パラレル変換前にアナログ変換しても良いのはもちろんである。
増幅・反転回路350は、アナログ変換された信号を、後述する電圧Vcを基準にして正転または極性反転して、データ信号Vid1〜Vid6として表示パネル100に供給するものである。
極性反転については、(a)走査線毎、(b)データ信毎、(c)画素毎、(d)面(フレーム)毎など様々な態様があるが、本実施形態にあっては(a)走査線毎の極性反転であるとする。ただし、本発明をこれに限定する趣旨ではない。
なお、電圧Vcは、後述する図11等に示されるように画像信号の振幅中心電圧である。また、本実施形態では、便宜上、データ信号Vid1〜Vid6について、振幅中心電圧Vcよりも高位側を正極性と、低位側を負極性と、それぞれ称している。
本実施形態では、画像データVdaをシリアル−パラレル変換した後にアナログ変換する構成とするが、シリアル−パラレル変換前にアナログ変換しても良いのはもちろんである。
ここで、表示パネル100の構成について説明する。この表示パネル100は、電気光学変化によって所定の画像を形成するものであり、図2は、表示パネル100の電気的な構成を示すブロック図であり、図3は、表示パネル100の画素の詳細な構成を示す図である。この表示パネル100は、素子基板と対向電極が形成された対向基板とを一定の間隙をもって貼り合わせるとともに、この間隙に液晶を封止した構成となっている。
図2に示されるように、表示パネル100では、864行の走査線112が図において横(水平)方向に延在する一方、1152列の(=192×6)データ線114が図において縦(垂直)方向に延在している。そして、これらの走査線112とデータ線114との交差部分の各々に対応するように画素110が設けられている。したがって、画素110は、本実施形態では、縦864行×横1152列のマトリクス状に配列することになるが、本発明をこれに限定する趣旨ではない。
なお、本実施形態において、1152列のデータ線114は、6列毎にブロック化されている。説明の便宜上、左から数えて1、2、3、…、192番目のブロックを、それぞれB1、B2、B3、…、B192と表記する。
図2に示されるように、表示パネル100では、864行の走査線112が図において横(水平)方向に延在する一方、1152列の(=192×6)データ線114が図において縦(垂直)方向に延在している。そして、これらの走査線112とデータ線114との交差部分の各々に対応するように画素110が設けられている。したがって、画素110は、本実施形態では、縦864行×横1152列のマトリクス状に配列することになるが、本発明をこれに限定する趣旨ではない。
なお、本実施形態において、1152列のデータ線114は、6列毎にブロック化されている。説明の便宜上、左から数えて1、2、3、…、192番目のブロックを、それぞれB1、B2、B3、…、B192と表記する。
画素110の詳細な構成については、図3に示されるように、nチャネル型のTFT(薄膜トランジスタ)116のソースがデータ線114に接続されるとともに、ドレインが画素電極118に接続される一方、ゲートが走査線112に接続されている。
また、画素電極118に対向するように共通電極108が全画素に対して共通に設けられるとともに、制御回路52から供給される電圧LCcomに維持される。そして、これらの画素電極118と共通電極108との間に液晶層105が挟持されている。このため、画素毎に、画素電極118、共通電極108および液晶層105からなる液晶容量が構成されることになる。
また、画素電極118に対向するように共通電極108が全画素に対して共通に設けられるとともに、制御回路52から供給される電圧LCcomに維持される。そして、これらの画素電極118と共通電極108との間に液晶層105が挟持されている。このため、画素毎に、画素電極118、共通電極108および液晶層105からなる液晶容量が構成されることになる。
特に図示はしないが、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば約90度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。
画素電極118と共通電極108との間を通過する光は、液晶容量に印加される電圧実効値がゼロであれば、液晶分子の捻れに沿って約90度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させると、当該電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小である黒色表示になる(ノーマリーホワイトモード)。
また、TFT116を介した液晶容量からの電荷リークの影響を少なくするために、蓄積容量109が画素毎に形成されている。この蓄積容量109の一端は、画素電極118(TFT116のドレイン)に接続される一方、その他端は、全画素にわたって、例えば電源の低位側電位Vssに共通接地されている。
なお、画素110におけるTFT116は、次に説明する走査線駆動回路130や、シフトレジスタ140、サンプリングスイッチ151などと共通の製造プロセスで形成されて、装置全体の小型化や低コスト化に寄与している。
画素電極118と共通電極108との間を通過する光は、液晶容量に印加される電圧実効値がゼロであれば、液晶分子の捻れに沿って約90度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させると、当該電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小である黒色表示になる(ノーマリーホワイトモード)。
また、TFT116を介した液晶容量からの電荷リークの影響を少なくするために、蓄積容量109が画素毎に形成されている。この蓄積容量109の一端は、画素電極118(TFT116のドレイン)に接続される一方、その他端は、全画素にわたって、例えば電源の低位側電位Vssに共通接地されている。
なお、画素110におけるTFT116は、次に説明する走査線駆動回路130や、シフトレジスタ140、サンプリングスイッチ151などと共通の製造プロセスで形成されて、装置全体の小型化や低コスト化に寄与している。
続いて、画素領域の周辺には、走査線駆動回路130や、シフトレジスタ140などの周辺回路が設けられている。このうち、走査線駆動回路130は、図6に示されるように、順次排他的に1水平走査期間にわたってHレベルになる走査信号G1、G2、G3、…、G864を、それぞれ1行目、2行目、3行目、…、864行目の走査線112に供給するものである。なお、走査線駆動回路130の詳細については、本発明と直接関連しないので省略するが、1垂直走査期間(1F)の最初に供給されるとともに、クロック信号CLYの半周期程度のパルス幅(Hレベル)を有する転送開始パルスDYを、当該クロック信号CLYのレベルが遷移する(立ち上がる、または、立ち下がる)毎に順次シフトした形で走査信号G1、G2、G3、…、G864として出力する構成となっている。
次に、シフトレジスタ140は、図7に示されるように、1水平走査期間の開始時に供給されるとともに、クロック信号CLXの1周期程度のパルス幅(Hレベル)を有する転送開始パルスDXを、ディーティ比が50%であるクロック信号CLXのレベルが遷移する毎に順次シフトして、信号F1、F2、F3、…、F96として出力するものである。なお、信号F1、F2、F3、…、F96は、走査信号G1、G2、G3、G864とは異なり、クロック信号CLXの半周期だけ順次シフトしたものとなるので、Hレベルとなる部分が、隣接するもの同士(例えば、信号F1、F2同士)で重複している。また、最初の信号F1は、クロック信号CLXのHレベルおよびこれに続くLレベルのときに、Hレベルとなるように出力される。
シフトレジスタ140による信号F1、F2、…、F96の各信号経路は、それぞれ図において左右に分岐するとともに、各分岐経路についてそれぞれAND回路(論理演算回路)142が設けられている。ここで、mを1以上96以下の整数として、シフトレジスタ140による信号F1、F2、…、F96の段数を特定しないで、一般的にFmと表記すると、mが奇数(1、3、5、…、95)であるとき、当該信号Fmの供給経路のうち、図2において左方向の分岐経路に対応するAND回路142は、当該信号Fmとイネーブル信号Enb1との論理積信号をサンプリング信号S(2m−1)として出力する一方、右方向の分岐経路に対応するAND回路142は、当該信号Fmとイネーブル信号Enb2との論理積信号をサンプリング信号S(2m)として出力する。
また、mが偶数(2、4、6、…、96)であるとき、当該信号Fmの供給経路のうち、図2において左方向の分岐経路に対応するAND回路142は、当該信号Fmとイネーブル信号Enb3との論理積信号をサンプリング信号S(2m−1)として出力する一方、右方向の分岐経路に対応するAND回路142は、当該信号Fmとイネーブル信号Enb4との論理積信号をサンプリング信号S(2m)として出力する。
そして、サンプリング信号S(2m−1)およびS(2m)は、ブロックB(2m−1)、B(2m)にそれぞれ対応して出力される。
また、mが偶数(2、4、6、…、96)であるとき、当該信号Fmの供給経路のうち、図2において左方向の分岐経路に対応するAND回路142は、当該信号Fmとイネーブル信号Enb3との論理積信号をサンプリング信号S(2m−1)として出力する一方、右方向の分岐経路に対応するAND回路142は、当該信号Fmとイネーブル信号Enb4との論理積信号をサンプリング信号S(2m)として出力する。
そして、サンプリング信号S(2m−1)およびS(2m)は、ブロックB(2m−1)、B(2m)にそれぞれ対応して出力される。
ここで、イネーブル信号Enb1〜Enb4は、図7に示されるように、互いにHレベルとなるパルス幅の期間が略同一であって、互いに重複しないように、かつ、当該パルスの位相が互いに90度ずつシフトした関係にある。さらに、イネーブル信号Enb4、Enb1のパルスは、クロック信号CLXがHレベルである期間において順番に出力され、また、イネーブル信号Enb2、Enb3のパルスは、クロック信号CLXがLレベルである期間において順番に出力される。
サンプリング回路150は、データ線114の各々に対応して設けられたサンプリングスイッチ151の集合体である。各サンプリングスイッチ151は、例えばnチャネル型のTFTであり、そのドレインはデータ線114に接続されている。
ここで、同一ブロックに属するデータ線114に対応する6個のサンプリングスイッチ151のゲートには、ブロックに対応するサンプリング信号が共通に供給される。例えば、ブロックB4に属する19〜24列目のデータ線114に対応する6個のサンプリングスイッチ151のゲートには、当該ブロックB4に対応するサンプリング信号S4が共通に供給される。
ここで、同一ブロックに属するデータ線114に対応する6個のサンプリングスイッチ151のゲートには、ブロックに対応するサンプリング信号が共通に供給される。例えば、ブロックB4に属する19〜24列目のデータ線114に対応する6個のサンプリングスイッチ151のゲートには、当該ブロックB4に対応するサンプリング信号S4が共通に供給される。
さらに、サンプリングスイッチ151のソースは、次のような関係でデータ信号Vid1〜Vid6が供給される画像信号線171に接続されている。
すなわち、図2において左から数えてj列目のデータ線114の一端にドレインが接続されたサンプリングスイッチ151は、jを6で割った余りが「1」であるならば、そのソースが、データ信号Vid1が供給される画像信号線171に接続され、同様に、jを6で割った余りが「2」、「3」、「4」、「5」、「0」であるデータ線114にドレインが接続されたサンプリングスイッチ151は、そのソースが、データ信号Vid2〜Vid4が供給される画像信号線171にそれぞれ接続されている。
例えば、図2において23列目のデータ線114にドレインが接続されたサンプリングスイッチ151のソースは、「23」を6で割った余りが「5」であるから、データ信号Vid5が供給される画像信号線171に接続される。
すなわち、図2において左から数えてj列目のデータ線114の一端にドレインが接続されたサンプリングスイッチ151は、jを6で割った余りが「1」であるならば、そのソースが、データ信号Vid1が供給される画像信号線171に接続され、同様に、jを6で割った余りが「2」、「3」、「4」、「5」、「0」であるデータ線114にドレインが接続されたサンプリングスイッチ151は、そのソースが、データ信号Vid2〜Vid4が供給される画像信号線171にそれぞれ接続されている。
例えば、図2において23列目のデータ線114にドレインが接続されたサンプリングスイッチ151のソースは、「23」を6で割った余りが「5」であるから、データ信号Vid5が供給される画像信号線171に接続される。
再び説明を図1に戻すと、制御回路52は、上位装置から供給されるドットクロック信号DCLK、垂直走査信号Vsおよび水平走査信号Hsから、転送開始パルスDXおよびクロック信号CLXを生成してシフトレジスタ140による水平走査を制御するとともに、転送開始パルスDYおよびクロック信号CLYを生成して、走査線駆動回路130による垂直走査を制御するものである。
また、制御回路52は、水平走査に同期して、上述したS/P変換回路320における相展開を制御するとともに、書込極性を指定する信号PL、および、モードを指定する信号Mdを出力する。
また、制御回路52は、水平走査に同期して、上述したS/P変換回路320における相展開を制御するとともに、書込極性を指定する信号PL、および、モードを指定する信号Mdを出力する。
ここで、本実施形態においてモードには、通常表示動作である表示モードと、調整のための調整モードとが存在する。調整モードである場合、制御回路52は、共通電極108に印加する電圧LCcomを、表示モードにおける値よりも高位側および低位側にそれぞれ振らせる。なお、表示モードにおける電圧LCcomは、極性反転の基準である電圧Vcよりも低位となるように設定される。
また、増幅・反転回路350は、D/A変換回路群340によってアナログ変換された信号を、信号PLで正極性書込が指定されたならば正転する一方、信号PLで負極性書込が指定されたならば極性反転して、それぞれデータ信号Vid1〜Vid6として出力する。
また、増幅・反転回路350は、D/A変換回路群340によってアナログ変換された信号を、信号PLで正極性書込が指定されたならば正転する一方、信号PLで負極性書込が指定されたならば極性反転して、それぞれデータ信号Vid1〜Vid6として出力する。
次に、電気光学装置10の動作について説明する。
本実施形態では、第1補正回路310および第2補正回路331(336)に特徴がある。そこで、表示モードにおいて、第1補正回路310および第2補正回路331(336)が存在しない場合の動作、および、その動作に伴う不具合について説明し、その後、第1補正回路310および第2補正回路331(336)が存在する場合に、その不具合がどのようにして解消されるのか、という展開で説明することにする。
本実施形態では、第1補正回路310および第2補正回路331(336)に特徴がある。そこで、表示モードにおいて、第1補正回路310および第2補正回路331(336)が存在しない場合の動作、および、その動作に伴う不具合について説明し、その後、第1補正回路310および第2補正回路331(336)が存在する場合に、その不具合がどのようにして解消されるのか、という展開で説明することにする。
まず、第1補正回路310および第2補正回路331(336)が存在しない場合の動作、すなわち、画像データVdが第1補正処理されずに画像データVd1d〜Vd6dに展開されるとともに、画像データVd1d、Vd6dが、第2補正処理されずにそのままD/A変換される場合の動作について説明する。
図6は、本実施形態に係る電気光学装置10の垂直走査を示すタイミングチャートであり、図7は、水平走査を示すタイミングチャートであり、図8は、サンプリングを示すタイミングチャートであり、図11は、連続する水平走査期間にわたって供給されるデータ信号の電圧波形の例を示す図である。
図6は、本実施形態に係る電気光学装置10の垂直走査を示すタイミングチャートであり、図7は、水平走査を示すタイミングチャートであり、図8は、サンプリングを示すタイミングチャートであり、図11は、連続する水平走査期間にわたって供給されるデータ信号の電圧波形の例を示す図である。
上述したように、走査信号G1、G2、G3、…、G864が、図6に示されるように、走査線駆動回路130によって順次排他的に1水平有効期間だけ順次排他的にHレベルになる。
ここで、走査信号G1がHレベルになる水平走査期間に着目すると、当該水平走査期間は、水平帰線期間とこれに続く水平有効表示期間とに分けられる。また、走査信号G1がHレベルになる水平走査期間では、正極性で書き込みが行われるものとする。
水平有効表示期間では、水平走査に同期して供給される画像データVidが、第1に、S/P変換回路320によって6チャネルに分配されるとともに、時間軸に対して6倍に伸長され、第2に、D/A変換回路群340によってそれぞれアナログ信号に変換され、第3に、さらに、増幅・反転回路350によって正極性書込に対応して電圧Vcを基準に正転して出力される。このため、増幅・反転回路350によるデータ信号Vid1〜Vid6の電圧は、画素を暗くさせるほど、電圧Vcよりも高位となる(図11参照)。
ここで、走査信号G1がHレベルになる水平走査期間に着目すると、当該水平走査期間は、水平帰線期間とこれに続く水平有効表示期間とに分けられる。また、走査信号G1がHレベルになる水平走査期間では、正極性で書き込みが行われるものとする。
水平有効表示期間では、水平走査に同期して供給される画像データVidが、第1に、S/P変換回路320によって6チャネルに分配されるとともに、時間軸に対して6倍に伸長され、第2に、D/A変換回路群340によってそれぞれアナログ信号に変換され、第3に、さらに、増幅・反転回路350によって正極性書込に対応して電圧Vcを基準に正転して出力される。このため、増幅・反転回路350によるデータ信号Vid1〜Vid6の電圧は、画素を暗くさせるほど、電圧Vcよりも高位となる(図11参照)。
一方、走査信号G1がHレベルになる水平走査期間では、転送開始パルスDXがシフトレジスタ140によって順次シフトされて、図7に示されるように、信号F1、F2、F3、…、F96として出力される。
このうち、mが奇数であるときに、信号Fmを左側に分岐したものは、AND回路142においてイネーブル信号Enb1との論理積が求められることによってパルス幅が狭められて、サンプリング信号S(2m−1)として出力される一方、右側に分岐したものは、AND回路142においてイネーブル信号Enb2との論理積が求められることによってパルス幅が狭められ、サンプリング信号S(2m)として出力される。
また、mが偶数であるときに、信号Fmを左側に分岐したものは、AND回路142においてイネーブル信号Enb3との論理積が求められることによってパルス幅が狭められて、サンプリング信号S(2m−1)として出力される一方、右側に分岐したものは、AND回路142においてイネーブル信号Enb4との論理積が求められることによってパルス幅が狭められ、サンプリング信号S(2m)として出力される。
ここで、イネーブル信号Enb4、Enb1の正パルス幅(Hレベルとなる期間)は、クロック信号CLXがHレベルとなる期間に含まれ、また、イネーブル信号Enb2、Enb3の正パルス幅は、クロック信号CLXがLレベルとなる期間に含まれるとともに、正パルス幅が互いに重複しないように出力される。さらに、信号F1は、転送開始パルスDXが供給されてから最初にクロック信号CLXがHレベルと、これに続くLレベルとなった期間に出力され、イネーブル信号Enb1〜4の位相は90度ずつシフトしている。これらにより、サンプリング信号S1、S2、S3、S4、…、S192も、図7に示されるように、正パルス幅が重複しないように出力される。
このうち、mが奇数であるときに、信号Fmを左側に分岐したものは、AND回路142においてイネーブル信号Enb1との論理積が求められることによってパルス幅が狭められて、サンプリング信号S(2m−1)として出力される一方、右側に分岐したものは、AND回路142においてイネーブル信号Enb2との論理積が求められることによってパルス幅が狭められ、サンプリング信号S(2m)として出力される。
また、mが偶数であるときに、信号Fmを左側に分岐したものは、AND回路142においてイネーブル信号Enb3との論理積が求められることによってパルス幅が狭められて、サンプリング信号S(2m−1)として出力される一方、右側に分岐したものは、AND回路142においてイネーブル信号Enb4との論理積が求められることによってパルス幅が狭められ、サンプリング信号S(2m)として出力される。
ここで、イネーブル信号Enb4、Enb1の正パルス幅(Hレベルとなる期間)は、クロック信号CLXがHレベルとなる期間に含まれ、また、イネーブル信号Enb2、Enb3の正パルス幅は、クロック信号CLXがLレベルとなる期間に含まれるとともに、正パルス幅が互いに重複しないように出力される。さらに、信号F1は、転送開始パルスDXが供給されてから最初にクロック信号CLXがHレベルと、これに続くLレベルとなった期間に出力され、イネーブル信号Enb1〜4の位相は90度ずつシフトしている。これらにより、サンプリング信号S1、S2、S3、S4、…、S192も、図7に示されるように、正パルス幅が重複しないように出力される。
ここで、走査信号G1がHレベルになる水平走査期間では、1行目の走査線112に位置する画素110のTFT116において、ソース・ドレイン間が導通(オン)状態となる。一方、サンプリング信号S1がHレベルになると、左から1番目のブロックB1に属する1〜6列目のデータ線114には、データ信号Vid1〜Vid6がそれぞれサンプリングされる。このため、サンプリングされたデータ信号Vid1〜Vid6は、図2において上から数えて1行目の走査線112と当該6本(左から数えて1〜6列目)のデータ線114と交差する画素の画素電極118にそれぞれ印加されることになる。
この後、サンプリング信号S2がHレベルになると、今度は、2番目のブロックB2に属する7〜12列目のデータ線114には、データ信号Vid1〜Vid6がそれぞれサンプリングされて、これらのデータ信号Vid1〜Vid6が、1行目の走査線112と当該7〜12列目のデータ線114と交差する画素の画素電極118にそれぞれ印加されることになる。
この後、サンプリング信号S2がHレベルになると、今度は、2番目のブロックB2に属する7〜12列目のデータ線114には、データ信号Vid1〜Vid6がそれぞれサンプリングされて、これらのデータ信号Vid1〜Vid6が、1行目の走査線112と当該7〜12列目のデータ線114と交差する画素の画素電極118にそれぞれ印加されることになる。
以下同様にして、サンプリング信号S3、S4、……、S192が順次排他的にHレベルになると、第3番目、第4番目、…、第192番目のブロックに属する6列のデータ線114にデータ信号Vid1〜Vid6の対応するものがそれぞれサンプリングされ、これらのデータ信号Vid1〜Vid6が、1行目の走査線112と当該6列のデータ線114と交差する画素の画素電極118にそれぞれ印加されることになる。これにより、第1行目の画素のすべてに対する書き込みが完了することになる。その後、走査信号G1がLレベルになってTFT116がオフしても、書き込まれた電圧は、液晶容量や蓄積容量109によって保持される。
続いて、走査信号G2がHレベルになる期間について説明する。本実施形態では、上述したように、走査線単位の極性反転が行われるので、この水平走査期間においては、負極性書込が行われることになる。
一方、水平帰線期間において画像データVidは画素の黒色化を指定するが、直前の水平有効表示期間では正極性書込であったので、データ信号Vid1〜Vid6は、図11に示されるように、この水平帰線期間の略中心タイミングにおいて、画素110における画素電極118に印加された場合に当該画素を最低階調の黒色とさせる正極性電圧Vb(+)から当該画素を最低階調の黒色とさせる負極性電圧Vb(-)へと切り替わる。
なお、図11における電圧の関係について言及すると、電圧Vw(-)、Vg(-)は、画素110における画素電極118に印加された場合に当該画素を、それぞれ最高階調の白色、中間階調である灰色とさせる負極性電圧である。一方、Vw(+)、Vg(+)は、画素110における画素電極118に印加された場合に、それぞれ当該画素を最高階調の白色、中間階調である灰色とさせる正極性電圧であり、電圧Vcを基準にしたときにVw(-)、Vg(-)と対称関係にある。
一方、水平帰線期間において画像データVidは画素の黒色化を指定するが、直前の水平有効表示期間では正極性書込であったので、データ信号Vid1〜Vid6は、図11に示されるように、この水平帰線期間の略中心タイミングにおいて、画素110における画素電極118に印加された場合に当該画素を最低階調の黒色とさせる正極性電圧Vb(+)から当該画素を最低階調の黒色とさせる負極性電圧Vb(-)へと切り替わる。
なお、図11における電圧の関係について言及すると、電圧Vw(-)、Vg(-)は、画素110における画素電極118に印加された場合に当該画素を、それぞれ最高階調の白色、中間階調である灰色とさせる負極性電圧である。一方、Vw(+)、Vg(+)は、画素110における画素電極118に印加された場合に、それぞれ当該画素を最高階調の白色、中間階調である灰色とさせる正極性電圧であり、電圧Vcを基準にしたときにVw(-)、Vg(-)と対称関係にある。
走査信号G2がHレベルになる水平走査期間の動作は、走査信号G1がHレベルになる水平走査期間と同様であり、サンプリング信号S1、S2、S3、…、S192が順次排他的にHレベルになり、これにより、第2行目の画素のすべてに対する書き込みが完了することになる。ただし、走査信号G2がHレベルとなる水平走査期間は負極性書込であるので、増幅・反転回路350は、6チャネルに分配伸長された信号を、負極性書込に対応して、電圧Vcを基準に反転して出力する。このため、データ信号Vid1〜Vid6の電圧は、画素を暗くさせるほど、電圧Vcよりも低位となる(図11参照)。
以下同様にして、走査信号G3、G4、…、G864がHレベルになって、第3行目、第4行目、…、第864行目の画素に対して書き込みが行われることになる。これにより、奇数行目の画素については正極性書込が行われる一方、偶数行目の画素については負極性書込が行われて、この1垂直走査期間では、第1行目〜第864行目の画素のすべてにわたって書き込みが完了することになる。
なお、データ信号Vid1〜Vid6は、水平帰線期間の略中心タイミングにおいて、正極性書込の水平有効表示期間から負極性書込の水平有効表示期間に移行する場合には電圧Vb(+)から電圧Vb(-)へ、負極性書込の水平有効表示期間から正極性書込の水平有効表示期間に移行する場合には電圧Vb(-)から電圧Vb(+)へ、それぞれ切り替わる。
また、次の1垂直走査期間においても、同様な書き込みが行われるが、この際、各行の画素に対する書込極性が入れ替えられる。すなわち、次の1垂直走査期間において、奇数行目の画素については負極性書込が行われる一方、偶数行目の画素については正極性書込が行われることになる。
このように、1垂直走査期間毎に画素に対する書込極性が入れ替えられるので、液晶層105に直流成分が印加されることがなくなり、液晶層105の劣化が防止される。
なお、データ信号Vid1〜Vid6は、水平帰線期間の略中心タイミングにおいて、正極性書込の水平有効表示期間から負極性書込の水平有効表示期間に移行する場合には電圧Vb(+)から電圧Vb(-)へ、負極性書込の水平有効表示期間から正極性書込の水平有効表示期間に移行する場合には電圧Vb(-)から電圧Vb(+)へ、それぞれ切り替わる。
また、次の1垂直走査期間においても、同様な書き込みが行われるが、この際、各行の画素に対する書込極性が入れ替えられる。すなわち、次の1垂直走査期間において、奇数行目の画素については負極性書込が行われる一方、偶数行目の画素については正極性書込が行われることになる。
このように、1垂直走査期間毎に画素に対する書込極性が入れ替えられるので、液晶層105に直流成分が印加されることがなくなり、液晶層105の劣化が防止される。
ところで、本実施形態では、シフトレジスタ140から出力される信号F1を、イネーブル信号Enb1、Enb2で分割して、それぞれサンプリング信号S1、S2とし、同様に信号F2を、イネーブル信号Enb3、Enb4で分割して、それぞれサンプリング信号S3、S4としている。詳細には、mが奇数である場合には、信号Fmをイネーブル信号Enb1、Enb2で分割し、mが偶数である場合には、信号Fmをイネーブル信号Enb3、Enb4で分割して、それぞれサンプリング信号S(2m−1)、S(2m)とする構成であり、換言すれば、サンプリング信号S(2m−1)については、信号Fmのパルス(Hレベル)のうち、時間的に前方の部分で抜き出す一方、サンプリング信号S(2m)については、同じ信号Fmのパルスのうち、時間的に後方の部分で抜き出す構成となっている。
本実施形態の構成において、処理回路50と表示パネル100とを接続するFPC基板や、表示パネル100自身において、転送開始パルスDXやクロック信号CLXの供給経路に抵抗や容量が寄生すると、シフトレジスタ140に到達した時点で当該転送開始パルスDXやクロック信号CLXの波形が鈍るだけでなく、これらの信号によってシフト出力される信号Fmも図9に示されるように波形鈍りが生じる。なお、図9では、図7と比較して、説明の便宜のために時間軸を拡大している。
このような波形鈍り生じた信号Fmのうち、時間的に前方の部分で抜き出したサンプリング信号S(2m−1)と、時間的に後方の部分で抜き出したサンプリング信号S(2m)とを比較すると、図9に示されるように、波形形状に差、特にHレベルの電位に差が生じる(原因1)。
一方、イネーブル信号Enb1〜Enb4は、制御回路52の出力時点では、互いに90度ずつ位相が正しくシフトした関係にあっても、FPC基板や表示パネルにおけるイネーブル信号Enb1〜Enb4の供給経路の差や寄生容量等によって、AND回路142の入力時点では、遅延時間の相違によって位相関係にズレが生じる場合もあり得る(原因2)。このような場合には、サンプリング信号の波形やパルス幅などの均一性が失われたり、出力タイミングが微妙にずれたりすると考えられる。
一方、イネーブル信号Enb1〜Enb4は、制御回路52の出力時点では、互いに90度ずつ位相が正しくシフトした関係にあっても、FPC基板や表示パネルにおけるイネーブル信号Enb1〜Enb4の供給経路の差や寄生容量等によって、AND回路142の入力時点では、遅延時間の相違によって位相関係にズレが生じる場合もあり得る(原因2)。このような場合には、サンプリング信号の波形やパルス幅などの均一性が失われたり、出力タイミングが微妙にずれたりすると考えられる。
ここで、ある2つの差のあるサンプリング信号が、サンプリングスイッチ151のゲートに供給されると、たとえ画像信号線171に供給されたデータ信号Vid1〜Vid6の電圧が同じであっても、実際にデータ線114にサンプリングされる電圧は、一のサンプリング信号によってサンプリングされたものと、他のサンプリング信号によってサンプリングされたものとでは差が生じる。この差は、液晶容量の電圧実効値の相違にほかならないので、画素110における透過率の差、すなわち、階調差となって現れる。
特に、本実施形態では、1つのサンプリング信号が6列のデータ線114に対応するサンプリングスイッチ151を同時に駆動する構成となっているので、階調差の周期は6画素となり、非常に目立つ。
特に、本実施形態では、1つのサンプリング信号が6列のデータ線114に対応するサンプリングスイッチ151を同時に駆動する構成となっているので、階調差の周期は6画素となり、非常に目立つ。
なお、イネーブル信号Enb1〜Enb4をそれぞれ第1〜第4系列とする。ここで、原因1が支配的であれば、第1系列のイネーブル信号Enb1で抜き出されるサンプリング信号S1、S5、S9、…、S189と、第3系列のイネーブル信号Enb3で抜き出されるサンプリング信号S3、S7、S11、…、S199とにおいては類似の傾向にあり、第2系列のイネーブル信号Enb2で抜き出されるサンプリング信号S2、S6、S10、…、S190と、第4系列のイネーブル信号Enb4で抜き出されるサンプリング信号S4、S8、S12、…、S192とにおいても類似の傾向にあるが、第1および第3系列のイネーブル信号で抜き出されるサンプリング信号同士と、第2および第4系列のイネーブル信号で抜き出されるサンプリング信号同士では傾向に差が発生するので、ブロックB1、B3、B5、…、B191に属する画素の階調と、ブロックB2、B4、B6、…、B192に属する画素の階調との差となって現れる結果、表示差が、ブロック毎に、かつ、ブロックの交互で現れるはずである。
一方、原因2が支配的であれば、第1、第2、第3、第4系列のイネーブル信号で抜き出されるサンプリング信号同士にわたって差が発生するので、表示差がブロック毎に、かつ、4ブロック分を1周期として現れるはずである。
実際の表示パネル100の表示傾向としては、奇数ブロックに属する画素の階調と、偶数ブロックに属する画素の階調との差が大きく、ブロックB1、B5、B9、…、B189に属する画素とブロックB3、B7、B11、…、B191に属する画素との階調差が小さく、同様に、ブロックB2、B6、B10、…、B190に属する画素とブロックB4、B8、B12、…、B192に属する画素との階調差が小さい、という上記原因1、2を合わせたような現象が現れる。
一方、原因2が支配的であれば、第1、第2、第3、第4系列のイネーブル信号で抜き出されるサンプリング信号同士にわたって差が発生するので、表示差がブロック毎に、かつ、4ブロック分を1周期として現れるはずである。
実際の表示パネル100の表示傾向としては、奇数ブロックに属する画素の階調と、偶数ブロックに属する画素の階調との差が大きく、ブロックB1、B5、B9、…、B189に属する画素とブロックB3、B7、B11、…、B191に属する画素との階調差が小さく、同様に、ブロックB2、B6、B10、…、B190に属する画素とブロックB4、B8、B12、…、B192に属する画素との階調差が小さい、という上記原因1、2を合わせたような現象が現れる。
いずれにしても、イネーブル信号の系列の相違は、サンプリング信号の波形等の相違となって階調差を発生させていると考えられる。このため、このような系列毎の階調差を解消するための方策について検討すると、系列毎にサンプリング信号が相違しても、最終的にデータ線にサンプリングされるデータ信号の電圧が各系列同士で一致するように、画像データVdを予め補正する構成とすれば良いはずである(各画素の階調を同じとする場合)。
本実施形態において、画像データVdをイネーブル信号の系列に対応して補正する第1補正処理を実行するものが、図1における第1補正回路310である。図4は、図1における第1補正回路310の詳細構成を示すブロック図である。
この図において、信号Edは、制御回路52から供給される信号であって、上位装置から供給された画像データVdを相展開した後のデータ信号がサンプリング信号にしたがってサンプリングされる際に、当該サンプリング信号が、どの系列のイネーブル信号によってシフトレジスタ140によるシフト信号を抜き出したものかを示す信号である。
セレクタ(デマルチプレクサ)3102は、信号Edによって第1系列のイネーブル信号Enb1であることが示される場合には出力端Aを選択し、第2、第3、第4系列のイネーブル信号であることが示された場合には、それぞれ出力端B、C、Dを選択して、選択した出力端に画像データVdを出力するものである。
この図において、信号Edは、制御回路52から供給される信号であって、上位装置から供給された画像データVdを相展開した後のデータ信号がサンプリング信号にしたがってサンプリングされる際に、当該サンプリング信号が、どの系列のイネーブル信号によってシフトレジスタ140によるシフト信号を抜き出したものかを示す信号である。
セレクタ(デマルチプレクサ)3102は、信号Edによって第1系列のイネーブル信号Enb1であることが示される場合には出力端Aを選択し、第2、第3、第4系列のイネーブル信号であることが示された場合には、それぞれ出力端B、C、Dを選択して、選択した出力端に画像データVdを出力するものである。
なお、制御回路52は、次のような手法によって、上位装置から供給される画像データVdから信号Edを生成する。
まず、画像データVdが例えば図2において左から数えてn列目の画素の階調を指定するものである場合、(n−1)を6で割った商を1だけインクリメントした値がブロック番号であって、このブロック番号を4で割ったときの余りが「1」となるものが、第1系列のイネーブル信号Enb1で抜き出したサンプリング信号が使われ、当該余りが「2」、「3」、「0」となるものが、それぞれ第2、第3、第4系列のイネーブル信号で抜き出したサンプリング信号が使われる。例えば、1130列目の画素の階調値を指定する画像データVdが供給された場合、(1130−1)を6で割った商が「188」であり、これを1だけインクリメントした「189」がブロック番号となり、このブロック番号「189」を4で割ったときの余りは「1」であるので、当該1130列目の画素に対応する画像データに基づくデータ信号は、第1系列のイネーブル信号Enb1で抜き出したサンプリング信号にしたがってデータ線にサンプリングされる。
また、画像データVdが何列目の画素であるかについては、1列目の画素に対応する画像データVdが供給されてから、ドットクロックDCLKをカウントすることによって判明する。
したがって、制御回路52は、当該カウント結果からブロック番号を求めるとともに、当該ブロック番号を「4」で割った余りを求め、その余りに応じて信号Edを生成すれば良い。
まず、画像データVdが例えば図2において左から数えてn列目の画素の階調を指定するものである場合、(n−1)を6で割った商を1だけインクリメントした値がブロック番号であって、このブロック番号を4で割ったときの余りが「1」となるものが、第1系列のイネーブル信号Enb1で抜き出したサンプリング信号が使われ、当該余りが「2」、「3」、「0」となるものが、それぞれ第2、第3、第4系列のイネーブル信号で抜き出したサンプリング信号が使われる。例えば、1130列目の画素の階調値を指定する画像データVdが供給された場合、(1130−1)を6で割った商が「188」であり、これを1だけインクリメントした「189」がブロック番号となり、このブロック番号「189」を4で割ったときの余りは「1」であるので、当該1130列目の画素に対応する画像データに基づくデータ信号は、第1系列のイネーブル信号Enb1で抜き出したサンプリング信号にしたがってデータ線にサンプリングされる。
また、画像データVdが何列目の画素であるかについては、1列目の画素に対応する画像データVdが供給されてから、ドットクロックDCLKをカウントすることによって判明する。
したがって、制御回路52は、当該カウント結果からブロック番号を求めるとともに、当該ブロック番号を「4」で割った余りを求め、その余りに応じて信号Edを生成すれば良い。
変換テーブル3111は、第1系列に対応して、画像データVdで指定される階調値毎に、さらに正極性および負極性のそれぞれに対応して補正データを予め記憶するものである。ここで、変換テーブル3111は、信号PLによって、当該画像データVdが相展開後に正極性のデータ信号に変換されることが示される場合には、当該画像データVdで指定された階調値に対応し、かつ、正極性に対応する補正データを出力する一方、当該画像データVdが相展開後に負極性のデータ信号に変換されることが示される場合には、当該画像データVdで指定された階調値に対応し、かつ、負極性に対応する補正データを出力する。
変換テーブル3112、3113、3114は、それぞれ第2、第3、第4系列に対応するものであり、変換テーブル3111と同様に、画像データVdで指定される階調値毎に、さらに正極性および負極性のそれぞれに対応して補正データを予め記憶する一方、画像データVdで指定された階調値に対応し、かつ、信号PLで指定された極性に対応する補正データを出力するものである。
ここで、変換テーブル3111、3112、3113、3114の補正データは、例えば、補正量ゼロの状態から徐々に変化させたときに、各系列の画素同士において表示差が最も少なくなった状態の値、すなわち、系列毎にサンプリング信号が相違しても、最終的にデータ線にサンプリングされるデータ信号の電圧が各系列同士で一致させるような補正値であり、予め実験的に予め求められて記憶されたものである。
変換テーブル3112、3113、3114は、それぞれ第2、第3、第4系列に対応するものであり、変換テーブル3111と同様に、画像データVdで指定される階調値毎に、さらに正極性および負極性のそれぞれに対応して補正データを予め記憶する一方、画像データVdで指定された階調値に対応し、かつ、信号PLで指定された極性に対応する補正データを出力するものである。
ここで、変換テーブル3111、3112、3113、3114の補正データは、例えば、補正量ゼロの状態から徐々に変化させたときに、各系列の画素同士において表示差が最も少なくなった状態の値、すなわち、系列毎にサンプリング信号が相違しても、最終的にデータ線にサンプリングされるデータ信号の電圧が各系列同士で一致させるような補正値であり、予め実験的に予め求められて記憶されたものである。
加算器3121は、セレクタ3102で出力端Aが選択されたとき出力される画像データVdと、変換テーブル3111から出力される補正データとを加算して、画像データVd1として出力するものである。同様に、加算器3122(3123、3123)は、それぞれセレクタ3102で出力端B(C、D)が選択されたとき出力される画像データVdと、変換テーブル3112(3113、3114)から出力される補正データとを加算して、画像データVd2(Vd3、Vd4)として出力するものである。
セレクタ3104は、信号Edによって、上位装置から供給された画像データVdを相展開したときに第1系列のイネーブル信号Enb1で抜き出されたサンプリング信号にしたがってサンプリングされることが示された場合には入力端Aを選択し、第2、第3、第4系列のイネーブル信号によって抜き出されたサンプリング信号にしたがってサンプリングされることが示された場合には、それぞれ入力端B、C、Dを選択して、選択した入力端に供給された画像データを、第1補正処理がなされた画像データVdaとして出力するものである。
セレクタ3104は、信号Edによって、上位装置から供給された画像データVdを相展開したときに第1系列のイネーブル信号Enb1で抜き出されたサンプリング信号にしたがってサンプリングされることが示された場合には入力端Aを選択し、第2、第3、第4系列のイネーブル信号によって抜き出されたサンプリング信号にしたがってサンプリングされることが示された場合には、それぞれ入力端B、C、Dを選択して、選択した入力端に供給された画像データを、第1補正処理がなされた画像データVdaとして出力するものである。
このような構成の第1補正回路310の動作について説明する。
セレクタ3102では、信号Edによって指定された系列に応じた出力端を、セレクタ3104では、信号Edによって指定された系列に応じた入力端を、それぞれ選択する。
第1系列に応じた出力端A、入力端Aがそれぞれ選択された場合、上位装置から供給される画像データVdは、変換テーブル3111および加算器3121で補正される。すなわち、変換テーブル3111では、画像データVdで指定された階調に対応するとともに、信号PLで指定された極性に対応する補正データが読み出されるとともに、当該補正データと当該画像データVdとが加算器3121によって加算される。
同様に、第2(第3、第4)系列に応じた出力端Bおよび入力端B(出力端Cおよび入力端C、出力端Dおよび入力端D)がそれぞれ選択された場合についても、上位装置から供給される画像データVdは、同様に変換テーブル3112および加算器3122(変換テーブル3113および加算器3123、変換テーブル3114および加算器3124)で補正される。
セレクタ3102では、信号Edによって指定された系列に応じた出力端を、セレクタ3104では、信号Edによって指定された系列に応じた入力端を、それぞれ選択する。
第1系列に応じた出力端A、入力端Aがそれぞれ選択された場合、上位装置から供給される画像データVdは、変換テーブル3111および加算器3121で補正される。すなわち、変換テーブル3111では、画像データVdで指定された階調に対応するとともに、信号PLで指定された極性に対応する補正データが読み出されるとともに、当該補正データと当該画像データVdとが加算器3121によって加算される。
同様に、第2(第3、第4)系列に応じた出力端Bおよび入力端B(出力端Cおよび入力端C、出力端Dおよび入力端D)がそれぞれ選択された場合についても、上位装置から供給される画像データVdは、同様に変換テーブル3112および加算器3122(変換テーブル3113および加算器3123、変換テーブル3114および加算器3124)で補正される。
ここで、変換テーブル3111(3112〜3114)から出力される補正データは、当該画像データVdが相展開され信号PLで指定された極性のデータ信号に変換等され、画像信号線171に供給されるとともにシフトレジスタ140の出力信号を第1(第2〜第4)系列のイネーブル信号で抜き出したサンプリング信号にしたがってデータ線114にサンプリングされたときに、当該データ線にサンプリングされるデータ信号の電圧が各系列同士で一致させるような値である。
このため、本実施形態によれば、第1補正処理によって、表示パネル100に対し、広い面積で同一階調となるような表示とさせる場合に、上記原因1、2に起因する表示のムラを抑えることが可能となる。
このため、本実施形態によれば、第1補正処理によって、表示パネル100に対し、広い面積で同一階調となるような表示とさせる場合に、上記原因1、2に起因する表示のムラを抑えることが可能となる。
なお、変換テーブル3111〜3114から出力される補正データに、水平走査期間の最初から最後までに徐々に変化する係数を乗算しても良い。この理由は、イネーブル信号Enb1〜Enb4の遅延や波形鈍りの程度が、AND回路142の入力端でみた場合に、ブロックB1からB192までの徐々に大きくなると考えられ、クロック信号CLXの供給経路についても同様なことがいえると考えられるからである。
また、変換テーブル3111〜3114は、画像データに加算する補正データではなく、直接、補正した画像データを出力するような構成とすれば、加算器3121〜3124を省略すつことができる。
また、変換テーブル3111〜3114は、画像データに加算する補正データではなく、直接、補正した画像データを出力するような構成とすれば、加算器3121〜3124を省略すつことができる。
本実施形態では、イネーブル信号が系列毎に相違することに起因する階調差は、第1補正処理を第1補正回路310が実行することで、ある程度、抑えられる。しかしながら、今度は、上記原因1、2とは全く異なる原因に基づいて表示品位の低下も発生し得る。
そこで、この原因について以下、検討する。本実施形態では、表示モードにおいて共通電極108に印加される電圧LCcomは、極性反転の基準である電圧Vcよりも低位となるように設定される。この理由は、いわゆるサンプリングスイッチ151を構成するTFTのプッシュダウンの影響を考慮したためである。このプッシュダウンについて簡単に説明すると、TFTのゲート電圧(サンプリング信号)がHレベルからLレベルに変化するときに(オンからオフするときに)、ドレイン側で保持された電圧が低下する現象である。この原因は、特にゲート・ソース間の寄生容量であるので、ソース電圧が低いほど顕著に表れる。
そこで、この原因について以下、検討する。本実施形態では、表示モードにおいて共通電極108に印加される電圧LCcomは、極性反転の基準である電圧Vcよりも低位となるように設定される。この理由は、いわゆるサンプリングスイッチ151を構成するTFTのプッシュダウンの影響を考慮したためである。このプッシュダウンについて簡単に説明すると、TFTのゲート電圧(サンプリング信号)がHレベルからLレベルに変化するときに(オンからオフするときに)、ドレイン側で保持された電圧が低下する現象である。この原因は、特にゲート・ソース間の寄生容量であるので、ソース電圧が低いほど顕著に表れる。
このプッシュダウンの影響を波形として例示する。例えば、ある1つの画素について着目したときに、当該画素を灰色とするためには、データ信号として電圧Vg(+)、Vg(-)を垂直走査期間毎に交互に書き込むので、当該画素における画素電極118の電圧波形は、図12に示される通りとなる。
すなわち、当該画素が選択される1水平走査期間にわたってTFT116はオンするが、当該水平走査期間のうち、当該画素に対応するブロックが選択される期間だけ、当該画素に対応するデータ線のサンプリングスイッチ151がオンする。このため、当該水平走査期間の途中でサンプリングスイッチ151がオフする。
したがって、データ線114にサンプリングされたデータ信号は、サンプリングスイッチ151のオフ時におけるプッシュダウンの影響を受けることになる。さらに、この図に示されるように、正極性の灰色相当電圧Vg(+)を書き込んだ直後のプッシュダウンよりも、負極性の灰色相当電圧Vg(-)を書き込んだ直後のプッシュダウンの方が大きくなる。
よって、共通電極108に、極性反転の基準である電圧Vcを印加したのでは、液晶容量の実効的な電圧が、正極性書込よりも負極性書込の方が大きくなるので、液晶容量に直流成分が印加されてしまう。これを避けるために、プッシュダウン量が極性で異なっても、結果的に、液晶容量に印加される電圧実効値が等しくなるように、共通電極108に印加する電圧LCcomを電圧Vcよりも低位側に設定しているのである。
ここで、正極性書込と負極性書込とにおいて電圧Vcからみて対称関係にある電圧を書き込んだときに、両極性の実効的な電圧が互いに等しくなるような電圧LCcomを特に最適LCcomと称することにする。
すなわち、当該画素が選択される1水平走査期間にわたってTFT116はオンするが、当該水平走査期間のうち、当該画素に対応するブロックが選択される期間だけ、当該画素に対応するデータ線のサンプリングスイッチ151がオンする。このため、当該水平走査期間の途中でサンプリングスイッチ151がオフする。
したがって、データ線114にサンプリングされたデータ信号は、サンプリングスイッチ151のオフ時におけるプッシュダウンの影響を受けることになる。さらに、この図に示されるように、正極性の灰色相当電圧Vg(+)を書き込んだ直後のプッシュダウンよりも、負極性の灰色相当電圧Vg(-)を書き込んだ直後のプッシュダウンの方が大きくなる。
よって、共通電極108に、極性反転の基準である電圧Vcを印加したのでは、液晶容量の実効的な電圧が、正極性書込よりも負極性書込の方が大きくなるので、液晶容量に直流成分が印加されてしまう。これを避けるために、プッシュダウン量が極性で異なっても、結果的に、液晶容量に印加される電圧実効値が等しくなるように、共通電極108に印加する電圧LCcomを電圧Vcよりも低位側に設定しているのである。
ここで、正極性書込と負極性書込とにおいて電圧Vcからみて対称関係にある電圧を書き込んだときに、両極性の実効的な電圧が互いに等しくなるような電圧LCcomを特に最適LCcomと称することにする。
一方、データ線114の配列ピッチが狭い場合、あるデータ線は、これに隣接するデータ線と容量的に結合する度合いが大きくなる。
また、本実施形態では、6列のデータ線をブロック化してまとめて選択する相展開駆動方式を採用している。この相展開駆動方式において、あるブロックが選択された場合、ブロック両端以外の部分におけるデータ線(チャネル2〜5に対応するデータ線)の各々については、自身のデータ線が電圧変化するとき(データ信号がサンプリングされるとき)、その両側で隣接するデータ線も同時に電圧変化する。これに対し、ブロック両端部分のデータ線(チャネル1、6に対応するデータ線)については、自身のデータ線が電圧変化するときに、一方側で隣接するデータ線は同時に電圧変化するが、他方側で隣接するデータ線は電圧変化しない。このため、付加容量が大きくなるのと同等となり、ブロック両端部分のデータ線では、ブロック両端以外部分のデータ線と比べて、そのプッシュダウン量が圧縮される(図13(a)および同図(b)参照)。
このため、ブロック両端部分の画素は、ブロック両端以外の部分における画素と比較すると、液晶容量の電圧実効値が異なってしまう。したがって、たとえ同じ階調で表示させようとしても、ブロック両端部分における画素の階調は、ブロック両端以外の部分における画素の階調とは異なってしまうことになる。ここで、画素の階調の相違は、ブロックの両端に沿って発生するので、表示領域100aでは縦状のスジとなって現れる。
また、本実施形態では、6列のデータ線をブロック化してまとめて選択する相展開駆動方式を採用している。この相展開駆動方式において、あるブロックが選択された場合、ブロック両端以外の部分におけるデータ線(チャネル2〜5に対応するデータ線)の各々については、自身のデータ線が電圧変化するとき(データ信号がサンプリングされるとき)、その両側で隣接するデータ線も同時に電圧変化する。これに対し、ブロック両端部分のデータ線(チャネル1、6に対応するデータ線)については、自身のデータ線が電圧変化するときに、一方側で隣接するデータ線は同時に電圧変化するが、他方側で隣接するデータ線は電圧変化しない。このため、付加容量が大きくなるのと同等となり、ブロック両端部分のデータ線では、ブロック両端以外部分のデータ線と比べて、そのプッシュダウン量が圧縮される(図13(a)および同図(b)参照)。
このため、ブロック両端部分の画素は、ブロック両端以外の部分における画素と比較すると、液晶容量の電圧実効値が異なってしまう。したがって、たとえ同じ階調で表示させようとしても、ブロック両端部分における画素の階調は、ブロック両端以外の部分における画素の階調とは異なってしまうことになる。ここで、画素の階調の相違は、ブロックの両端に沿って発生するので、表示領域100aでは縦状のスジとなって現れる。
そこで、このような縦状のスジを解消するための方策について検討する。上述したように、縦スジの主原因は、ブロック両端部分のデータ線におけるプッシュダウン量と、ブロック両端以外の部分のデータ線におけるプッシュダウン量とが異なることである。このため、ブロック両端部分のデータ線におけるプッシュダウン量と、ブロック両端以外の部分のデータ線におけるプッシュダウン量とが相違しても、最終的に(プッシュダウン後に)保持される電圧が一致するような構成とすれば良いはずである。このような構成としては、次の2通りが想定される。
すなわち、ブロック両端以外の部分のデータ線において最終的に保持される電圧を、ブロック両端部分のデータ線において最終的に保持される電圧に一致するように、画像データ(またはデータ信号)を補正する案(1)か、逆に、ブロック両端部分のデータ線において最終的に保持される電圧を、ブロック両端以外の部分のデータ線において最終的に保持される電圧に一致するように、画像データ(またはデータ信号)を補正する案(2)の2通りが想定される。
このうち、前者の案(1)では、多数派であるチャネル2〜5のデータ信号を補正することになるほか、電圧LCcomを再調整する必要があるので、本実施形態では(2)の案を採用する。
すなわち、ブロック両端以外の部分のデータ線において最終的に保持される電圧を、ブロック両端部分のデータ線において最終的に保持される電圧に一致するように、画像データ(またはデータ信号)を補正する案(1)か、逆に、ブロック両端部分のデータ線において最終的に保持される電圧を、ブロック両端以外の部分のデータ線において最終的に保持される電圧に一致するように、画像データ(またはデータ信号)を補正する案(2)の2通りが想定される。
このうち、前者の案(1)では、多数派であるチャネル2〜5のデータ信号を補正することになるほか、電圧LCcomを再調整する必要があるので、本実施形態では(2)の案を採用する。
このような案(2)を具体化したものが、図1における第2補正回路331、336である。このうち、補正回路331は、ブロック両端部分のうち、チャネル1に対応するデータ線で最終的に保持される電圧を、ブロック両端以外のチャネル2〜5のデータ線で最終的に保持される電圧に一致するように、画像データVd1dを補正するものであり、補正回路336は、ブロック両端部分のうち、チャネル6に対応するデータ線で最終的に保持される電圧を、ブロック両端以外のチャネル2〜5のデータ線で最終的に保持される電圧に一致するように、画像データVd6dを補正するものである。
第2補正回路331、336とは、略同一構成であるので、ここでは、第2補正回路331の詳細について図5を参照して説明する。
この図において、セレクタ(デマルチプレクサ)3312は、信号PLによって正極性書込が指定された場合には出力端Aを選択する一方、信号PLによって負極性書込が指定された場合には出力端Bを選択して、第1補正処理されるとともに相展開された画像データVd1dを、選択側に出力するものである。
変換テーブル3322は、正極性書込時に対応するものであり、画像データVd1dで指定される階調値毎に補正データを記憶する。ここで、変換テーブル3322は、信号Mdによって表示モードが指定された場合には、画像データVd1dで指定された階調値に対応する補正データを読み出して出力する一方、信号Mdによって調整モードが指定された場合には、記憶内容にかかわらず、補正データとして補正量ゼロの値を出力するとともに、ある階調値に対応して記憶する補正データを、後述する調整器3316から出力される調整データPxに変更する。
加算器3324は、セレクタ3312から直接出力される画像データVd1dと、変換テーブル3322から出力される補正データとを加算して出力する。
この図において、セレクタ(デマルチプレクサ)3312は、信号PLによって正極性書込が指定された場合には出力端Aを選択する一方、信号PLによって負極性書込が指定された場合には出力端Bを選択して、第1補正処理されるとともに相展開された画像データVd1dを、選択側に出力するものである。
変換テーブル3322は、正極性書込時に対応するものであり、画像データVd1dで指定される階調値毎に補正データを記憶する。ここで、変換テーブル3322は、信号Mdによって表示モードが指定された場合には、画像データVd1dで指定された階調値に対応する補正データを読み出して出力する一方、信号Mdによって調整モードが指定された場合には、記憶内容にかかわらず、補正データとして補正量ゼロの値を出力するとともに、ある階調値に対応して記憶する補正データを、後述する調整器3316から出力される調整データPxに変更する。
加算器3324は、セレクタ3312から直接出力される画像データVd1dと、変換テーブル3322から出力される補正データとを加算して出力する。
また、調整器3316は、信号Mdによって調整モードが指定された場合に、制御回路52の制御の下、正極性用の調整データPxと、負極性用の調整データMxとをそれぞれ生成して出力する。一方、調整器3316は、信号Mdによって表示モードが指定された場合に、調整データPx、Mxとしてそれぞれゼロデータを出力する。
加算器3326は、加算器3324による加算データと調整器3316による調整データPxとを加算して、セレクタ3314の入力端Aに供給する。
加算器3326は、加算器3324による加算データと調整器3316による調整データPxとを加算して、セレクタ3314の入力端Aに供給する。
一方、変換テーブル3332は、負極性書込に対応するものであり、画像データで指定される階調値毎に補正データを記憶する。ここで、変換テーブル3332は、信号Mdによって表示モードが指定された場合には、画像データVd1dで指定された階調値に対応する補正データを読み出して出力する一方、信号Mdによって調整モードが指定された場合には、記憶内容にかかわらず、補正データとして補正量ゼロの値を出力するとともに、ある階調値に対応して記憶する補正データを、後述する調整器3316から出力される調整データMxに変更する。
加算器3334は、セレクタ3312から出力される直接出力される画像データVd1dと、変換テーブル3332から出力される補正データとを加算して出力する。加算器3336は、加算器3334による加算データと調整器3316による調整データMxとを加算して、セレクタ3314の入力端Bに供給する。
セレクタ(マルチプレクサ)3314は、信号PLによって正極性書込が指定された場合には入力端Aを選択する一方、信号PLによって負極性書込が指定された場合には入力Bを選択して、選択した入力端に供給されたデータを、それぞれ補正済みの画像データVd1fとして供給するものである。
なお、チャネル6に対応する補正回路336も図5と同様な構成であり、第1補正処理されるとともに相展開された画像データVd6dを、補正済みの画像データVd6fとして供給するものである。
セレクタ(マルチプレクサ)3314は、信号PLによって正極性書込が指定された場合には入力端Aを選択する一方、信号PLによって負極性書込が指定された場合には入力Bを選択して、選択した入力端に供給されたデータを、それぞれ補正済みの画像データVd1fとして供給するものである。
なお、チャネル6に対応する補正回路336も図5と同様な構成であり、第1補正処理されるとともに相展開された画像データVd6dを、補正済みの画像データVd6fとして供給するものである。
ここで、調整モードにおける動作について説明する。この調整モードとは、変換テーブル3322、3324に対し、階調値に対応する補正データを記憶・更新するモードである。調整モードにおいて、表示パネル100の表示面には、例えばCCDカメラ等が設置されて、実際に表示された画面が画像処理されて検査される(その構成は図示省略)。そして、この調整モードでは、第1〜第4ステップの動作が階調値K4、K8、K12毎に繰り返される。
なお、本実施形態においては、図10(a)に示されるように、画素の最低階調(黒)が階調値K0であり、画素の最高階調(白)が階調値K16であって、その間の階調が、階調値K1〜K15で規定されるものとする。したがって、階調値K8に対応する階調とは、最低階調と最高階調とのちょうど中間に相当する。また、階調値K4は、最低階調と階調値K8との中間に相当し、階調値K12は、階調値K8と最高階調との中間に相当する。
なお、本実施形態においては、図10(a)に示されるように、画素の最低階調(黒)が階調値K0であり、画素の最高階調(白)が階調値K16であって、その間の階調が、階調値K1〜K15で規定されるものとする。したがって、階調値K8に対応する階調とは、最低階調と最高階調とのちょうど中間に相当する。また、階調値K4は、最低階調と階調値K8との中間に相当し、階調値K12は、階調値K8と最高階調との中間に相当する。
まず、階調値K8に対する第1〜第4ステップについて説明する。なお、階調値K8についての第1〜第4ステップでは、上位装置から供給される画像データVdは、すべての画素を階調値K8に対応する階調に指定する内容となる。
まず、第1ステップにおいて、制御回路52は、補正回路331(336)の調整器3316に対し調整データPx、Mxの値をゼロとするように制御する。
補正回路331(336)では、信号PLにより正極性書込が指定されると、セレクタ3312は出力端Aを、セレクタ3314は入力端Aを、それぞれ選択するので、画像データVd1dは、変換テーブル3322、加算器3324、3326を経由する。ただし、調整モードにおいて変換テーブル3322からは、画像データVdで指定される階調にかかわりなく補正量ゼロのデータが出力されるので、加算器3324による加算結果は、相展開された画像データVd1dそのものである。また、調整モードにおいて加算器3326からは、加算器3324による加算結果である画像データVd1dと調整データPxとの加算結果となるが、この段階では、調整データPxはゼロであるから、画像データVd1dがそのままセレクタ3314の入力端Aに供給されることになる。
まず、第1ステップにおいて、制御回路52は、補正回路331(336)の調整器3316に対し調整データPx、Mxの値をゼロとするように制御する。
補正回路331(336)では、信号PLにより正極性書込が指定されると、セレクタ3312は出力端Aを、セレクタ3314は入力端Aを、それぞれ選択するので、画像データVd1dは、変換テーブル3322、加算器3324、3326を経由する。ただし、調整モードにおいて変換テーブル3322からは、画像データVdで指定される階調にかかわりなく補正量ゼロのデータが出力されるので、加算器3324による加算結果は、相展開された画像データVd1dそのものである。また、調整モードにおいて加算器3326からは、加算器3324による加算結果である画像データVd1dと調整データPxとの加算結果となるが、この段階では、調整データPxはゼロであるから、画像データVd1dがそのままセレクタ3314の入力端Aに供給されることになる。
一方、信号PLにより負極性書込が指定されると、セレクタ3312は出力端Bを、セレクタ3314は入力端Bを、それぞれ選択するので、画像データVd1dは、変換テーブル3332、加算器3334、3336を経由するが、正極性書込が指定された場合と同じ理由から、画像データVd1dがそのままセレクタ3314の入力端Bに供給されることになる。
したがって、第1ステップでは、セレクタ3314から出力される補正済み画像データVd1f(Vd6f)は画像データVd1d(Vd6d)そのものであるので、各画素の画素電極118に印加される電圧波形は、図14(a)に示される通りとなる。すなわち、この電圧波形それ自体は、図10の波形と同一となる。なお、図14(a)では、階調値K8が、正極性ではデータ信号電圧Vg(+)に、負極性ではデータ信号電圧Vg(-)に、それぞれ対応していることが示されている。
したがって、第1ステップでは、セレクタ3314から出力される補正済み画像データVd1f(Vd6f)は画像データVd1d(Vd6d)そのものであるので、各画素の画素電極118に印加される電圧波形は、図14(a)に示される通りとなる。すなわち、この電圧波形それ自体は、図10の波形と同一となる。なお、図14(a)では、階調値K8が、正極性ではデータ信号電圧Vg(+)に、負極性ではデータ信号電圧Vg(-)に、それぞれ対応していることが示されている。
また、第1ステップにおいて、制御回路52は、共通電極108に印加させる電圧LCcomを図14(a)に示されるように最適LCcomよりも高位側にシフトさせる。このように電圧LCcomを高位側にシフトさせると、負極性書込による実効的な電圧が高くなる一方、正極性書込による実効的な電圧は逆に低くなる。ここで、最終的な画素の階調は、負極性書込と正極性書込とにわたる2垂直走査期間を単位とした電圧実効値で定まるので、書込極性における実効的な電圧値の小さい方の影響を大きく受けることなる。このため、電圧LCcomを高位側にシフトさせた場合には、正極性書込における実効的な電圧の差が主に階調差となって現れることになる。
上述したように、ブロック両端部分のデータ線で発生するプッシュダウン量は、ブロック両端以外の部分のデータ線で発生するプッシュダウン量よりも圧縮されるので、電圧実効値でみると、ブロック両端部分の画素の方が、ブロック両端以外の部分の画素よりも大きくなり、階調でみると暗くなる(ノーマリーホワイトモード)。このため、表示パネル100による表示は、灰色を背景として、それよりも暗い縦状のスジが現れることになる。
次に、第2ステップとして、制御回路52は、チャネル1に対応する第2補正回路331の調整器3316に対し、調整データPx、Mxの値をそれぞれゼロから徐々に同一のペースで増加させるように制御する一方、チャネル6に対応する第2補正回路336の調整器3316に対しては、調整データPx、Mxの値をゼロに維持するように制御する。
加算器3326(3336)の加算結果は、調整モードでは、画像データVd1d(Vd6d)に調整データPx(Mx)を加算した値である。このため、調整データPx、Mxの値が増加すると、加算器3326(3336)の加算結果も増加するので、補正済みの画像データVd1fは、画素の階調を明るくする方向に変化することになる。
したがって、縦スジのうち、チャネル1のデータ線に対応する画素は、徐々に明るくなるので、チャネル2〜5のデータ線に対応する画素とほぼ同じ階調となって、縦スジの一部が解消するタイミングが存在する。同じ階調となったことが、表示パネル100の表示画面を画像処理した結果から判明すると、制御回路52は、チャネル1に対応する第2補正回路331の調整器3316に対し、調整データPx、Mxの増加を停止させるとともに、そのときの調整データPxを、正極性書込の階調値K8に対応する補正データP8として記憶内容を記憶または更新させる。これにより、チャネル1の第2補正回路331において正極性書込の階調値K8に対応する補正データP8が得られることになる(図10(b)参照)。
加算器3326(3336)の加算結果は、調整モードでは、画像データVd1d(Vd6d)に調整データPx(Mx)を加算した値である。このため、調整データPx、Mxの値が増加すると、加算器3326(3336)の加算結果も増加するので、補正済みの画像データVd1fは、画素の階調を明るくする方向に変化することになる。
したがって、縦スジのうち、チャネル1のデータ線に対応する画素は、徐々に明るくなるので、チャネル2〜5のデータ線に対応する画素とほぼ同じ階調となって、縦スジの一部が解消するタイミングが存在する。同じ階調となったことが、表示パネル100の表示画面を画像処理した結果から判明すると、制御回路52は、チャネル1に対応する第2補正回路331の調整器3316に対し、調整データPx、Mxの増加を停止させるとともに、そのときの調整データPxを、正極性書込の階調値K8に対応する補正データP8として記憶内容を記憶または更新させる。これにより、チャネル1の第2補正回路331において正極性書込の階調値K8に対応する補正データP8が得られることになる(図10(b)参照)。
制御回路52は、同様に、チャネル6に対応する第2補正回路336の調整器3316に対し、同様に、調整データPx、Mxの値をそれぞれ徐々に同一のペースで増加させるように制御する。そして、チャネル6のデータ線に対応する画素が、チャネル1〜5のデータ線に対応する画素と同じ階調となったことが、表示パネル100の表示画面を画像処理した結果から判明すると、制御回路52は、チャネル6に対応する第2補正回路336の調整器3316に対し、調整データPx、Mxの増加を停止させるとともに、そのときの調整データPxを、正極性書込の階調値K8に対応する補正データとして記憶内容を記憶または更新させる。これにより、チャネル6の第2補正回路336においても正極性書込の階調値K8に対応する補正データが得られる。
次に、第3ステップにおいて、制御回路52は、第2補正回路331(336)の調整器3316に対し調整データPx、Mxの値をゼロとさせる。
また、第3ステップにおいて、制御回路52は、共通電極108に印加させる電圧LCcomを図10(b)に示されるように最適LCcomよりも低位側にシフトさせる。このように電圧LCcomを低位側にシフトさせると、負極性書込による実効的な電圧が低くなる一方、正極性書込による実効的な電圧は逆に高くなるので、負極性書込における実効的な電圧の差が主に階調差となって現れることになる。このため、表示パネル100による表示は、灰色を背景として、それよりも明るい縦状のスジが現れることになる。
また、第3ステップにおいて、制御回路52は、共通電極108に印加させる電圧LCcomを図10(b)に示されるように最適LCcomよりも低位側にシフトさせる。このように電圧LCcomを低位側にシフトさせると、負極性書込による実効的な電圧が低くなる一方、正極性書込による実効的な電圧は逆に高くなるので、負極性書込における実効的な電圧の差が主に階調差となって現れることになる。このため、表示パネル100による表示は、灰色を背景として、それよりも明るい縦状のスジが現れることになる。
次に、第4ステップとして、制御回路52は、チャネル1に対応する第2補正回路331の調整器3316に対し、調整データPx、Mxの値をそれぞれゼロから徐々に同一のペースで低下させるように制御する一方、チャネル6に対応する補正回路336の調整器に対しては、調整データPx、Mxの値をゼロに維持するように制御する。このため、調整データPx、Mxの値が低下すると、加算器3326(3336)の加算結果は、実質的に減算結果となるので、補正済みの画像データVd1fは、画素の階調を暗くする方向に変化することになる。
したがって、縦スジのうち、チャネル1のデータ線に対応する画素は、徐々に暗くなるので、チャネル2〜5のデータ線に対応する画素とほぼ同じ階調となって、縦スジの一部が解消するタイミングが存在する。同じ階調となったことが、表示パネル100の表示画面を画像処理した結果から判明すると、制御回路52は、チャネル1に対応する第2補正回路331の調整器3316に対し、調整データPx、Mxの低下を停止させるとともに、変換テーブル3332に対し、そのときの調整データPxを負極性書込の階調値K8に対応する補正データM8とするように記憶内容を記憶または更新させる。これにより、チャネル1の第2補正回路331において負極性書込の階調値K8に対応する補正データM8が得られる。
したがって、縦スジのうち、チャネル1のデータ線に対応する画素は、徐々に暗くなるので、チャネル2〜5のデータ線に対応する画素とほぼ同じ階調となって、縦スジの一部が解消するタイミングが存在する。同じ階調となったことが、表示パネル100の表示画面を画像処理した結果から判明すると、制御回路52は、チャネル1に対応する第2補正回路331の調整器3316に対し、調整データPx、Mxの低下を停止させるとともに、変換テーブル3332に対し、そのときの調整データPxを負極性書込の階調値K8に対応する補正データM8とするように記憶内容を記憶または更新させる。これにより、チャネル1の第2補正回路331において負極性書込の階調値K8に対応する補正データM8が得られる。
制御回路52は、同様に、チャネル6に対応する第2補正回路336の調整器3316に対し、調整データPx、Mxの値をそれぞれ徐々に同一のペースで低下させるように制御する。そして、チャネル6のデータ線に対応する画素が、チャネル1〜5のデータ線に対応する画素と同じ階調となったことが、表示パネル100の表示画面を画像処理した結果から判明すると、制御回路52は、チャネル6に対応する第2補正回路336の調整器3316に対し、調整データPx、Mxの低下を停止させるとともに、変換テーブル3332に対し、そのときの調整データPxを負極性書込の階調値K8に対応する補正データとするように記憶内容を記憶または更新させる。これにより、チャネル6の第2補正回路336においても負極性書込の階調値K8に対応する補正データが得られることになる。
同様な第1〜第4ステップが同様に繰り返される。すなわち、階調値K4を指定する画像データVdの供給を受けて、階調値K4についての第1〜第4ステップが実行され、階調値K8を指定する画像データVdの供給を受けて、階調値K8についての第1〜第4ステップが実行される。
これにより、チャネル1、6の第2補正回路331、336において、階調値K4、K12に対応する正極性の補正データP4、P12と、負極性の補正データM4、M12とが得られる。このうち、正極性の補正データP4、P12については、変換テーブル3322に記憶される一方、負極性の補正データM4、M12については、変換テーブル3332に記憶される(図10(b)参照)。
これにより、チャネル1、6の第2補正回路331、336において、階調値K4、K12に対応する正極性の補正データP4、P12と、負極性の補正データM4、M12とが得られる。このうち、正極性の補正データP4、P12については、変換テーブル3322に記憶される一方、負極性の補正データM4、M12については、変換テーブル3332に記憶される(図10(b)参照)。
この段階では、チャネル1、6の第2補正回路331、336において、階調値K4、K8、K12に対応する正極性の補正データP4、P8、P12と、負極性の補正データM4、M8、M12とが得られたに過ぎない。そこで、制御回路52は、正極性の他の階調値に対応する補正データについては、すでに得られた補正データP4、P8、P12から補間によって求めて、変換テーブル3322に記憶する一方、負極性について他の階調値に対応する補正データについては、すでに得られた補正データM4、M8、M12から補間によって求めて、変換テーブル3332に記憶する。これによって、例えば図10(c)に示されるような特性で、階調値K0〜K16の各々に対応する正極性の補正データP0〜P16が変換テーブル3322に記憶される一方、階調値K0〜K16の各々に対応する負極性の補正データM0〜M16が変換テーブル3332に記憶される。この補間動作は、いうまでもなくチャネル1、6の双方において実行される。
なお、本実施形態では、代表的な階調値としてK4、K8、K12を選んでいるが、中間値に近傍の灰色範囲であれば良い。その理由は、液晶の電圧−透過(反射)率特性は、灰色において最も急峻であり、実効的な電圧の差が表示の差となって現れやすいからである。換言すれば、下限の階調値K0、上限の階調値K16近傍の階調範囲は、実効的な電圧の差が大きくても、表示の差としてほとんど現れないので、補間の基礎となる階調値として用いるには難がある。
次に、表示モードにおける第2補正回路331(336)の動作について説明する。なお、表示モードでは、通常の表示動作を想定しており、調整モードにおけるCCDカメラ等は特に必要されない。
まず、信号PLによって正極性書込が指定されると、セレクタ3312は出力端Aを、セレクタ3314は入力端Aを、それぞれ選択するので、画像データVd1d(Vd6d)は、変換テーブル3322、加算器3324、3326の経路で補正される。
この経路において、変換テーブル3322では、画像データVd1d(Vd6d)で指定された階調に対応する正極性の補正データが読み出されるとともに、当該補正データと当該画像データVd1d(Vd6d)とが加算器3324によって加算される。表示モードにおいて調整データPxはゼロであるので、結局、補正済みの画像データVd1f(Vd6f)は、画像データVd1d(Vd6d)に正極性の補正データを加算したものとなる。
一方、信号PLによって負極性書込が指定されると、セレクタ3312は出力端Bを、セレクタ3314は入力端Bを、それぞれ選択するので、画像データVd1d(Vd6d)は、変換テーブル3332、加算器3334、3336の経路で補正される。
この経路において、変換テーブル3332では、画像データVd1d(Vd6d)で指定された階調に対応する負極性の補正データが読み出されるとともに、当該補正データと当該画像データVd1d(Vd6d)とが加算器3324によって加算される。表示モードにおいて調整データMxはゼロであるので、結局、補正済みの画像データVd1f(Vd6f)は、画像データVd1dに負極性の補正データを加算したものとなる。
まず、信号PLによって正極性書込が指定されると、セレクタ3312は出力端Aを、セレクタ3314は入力端Aを、それぞれ選択するので、画像データVd1d(Vd6d)は、変換テーブル3322、加算器3324、3326の経路で補正される。
この経路において、変換テーブル3322では、画像データVd1d(Vd6d)で指定された階調に対応する正極性の補正データが読み出されるとともに、当該補正データと当該画像データVd1d(Vd6d)とが加算器3324によって加算される。表示モードにおいて調整データPxはゼロであるので、結局、補正済みの画像データVd1f(Vd6f)は、画像データVd1d(Vd6d)に正極性の補正データを加算したものとなる。
一方、信号PLによって負極性書込が指定されると、セレクタ3312は出力端Bを、セレクタ3314は入力端Bを、それぞれ選択するので、画像データVd1d(Vd6d)は、変換テーブル3332、加算器3334、3336の経路で補正される。
この経路において、変換テーブル3332では、画像データVd1d(Vd6d)で指定された階調に対応する負極性の補正データが読み出されるとともに、当該補正データと当該画像データVd1d(Vd6d)とが加算器3324によって加算される。表示モードにおいて調整データMxはゼロであるので、結局、補正済みの画像データVd1f(Vd6f)は、画像データVd1dに負極性の補正データを加算したものとなる。
本実施形態では、上述したように、正極性の補正データおよび負極性の補正データは、いずれもチャネル1(6)のデータ線で最終的に保持される電圧が、チャネル2〜5のデータ線で最終的に保持される電圧と一致するように、画像データVd1d(Vd6d)を補正するものなので、表示パネル100に対し、広い面積で同一階調となるような表示とさせる場合に、各画素において最終的に書き込まれる電圧が一致することになる結果、表示パネル100における縦スジ状のムラの発生が抑えられることとなる。
なお、上述した実施形態では、調整モードにおいて代表的な階調値に対応する補正データを求めた後、他の階調値に対応する補正データを補間により求めて、変換テーブル3322(3332)において階調値毎に補正データを記憶させる一方、表示モードでは、画像データで指定された階調値に対応する補正データを変換テーブル3322(3332)から読み出す構成としたが、次のようにしても良い。
すなわち、調整モードにおいて代表的な階調値に対応する補正データを求めて、この補正データだけを変換テーブル3322(3332)に記憶させ、表示モードでは、画像データで指定された階調値が、変換テーブル3322(3332)に記憶したものであれば、それを読み出す一方、変換テーブル3322(3332)に記憶したものでなければ、記憶した階調値の補正データから補間して求める構成としても良い。
すなわち、補間を実施形態のように調整モードにおいて実行しても良いし、表示モードにおいて実行しても良い。
実施形態のように、補間を調整モードにおいて実行する構成では、表示モードにおいて補間に伴う演算の遅延を考慮しなくても良いが、変換テーブル3322(3332)に必要な記憶容量が多くなる。反面、補間を表示モードにおいて実行する構成では、変換テーブル3322(3332)に必要な記憶容量が少なくて済むが、表示モードにおいて補間に伴う演算の遅延を考慮する必要がある。
すなわち、調整モードにおいて代表的な階調値に対応する補正データを求めて、この補正データだけを変換テーブル3322(3332)に記憶させ、表示モードでは、画像データで指定された階調値が、変換テーブル3322(3332)に記憶したものであれば、それを読み出す一方、変換テーブル3322(3332)に記憶したものでなければ、記憶した階調値の補正データから補間して求める構成としても良い。
すなわち、補間を実施形態のように調整モードにおいて実行しても良いし、表示モードにおいて実行しても良い。
実施形態のように、補間を調整モードにおいて実行する構成では、表示モードにおいて補間に伴う演算の遅延を考慮しなくても良いが、変換テーブル3322(3332)に必要な記憶容量が多くなる。反面、補間を表示モードにおいて実行する構成では、変換テーブル3322(3332)に必要な記憶容量が少なくて済むが、表示モードにおいて補間に伴う演算の遅延を考慮する必要がある。
また、実施形態では、各データ線114には、容量が寄生するので、水平有効表示期間においてデータ信号がサンプリングされると、当該データ信号の電圧が、次のサンプリング直前まで残存する。このため、水平帰線期間において、各データ線114を所定の電圧にプリチャージして、残存する電圧成分をクリアにして、水平有効表示期間にデータ線114にデータ信号をサンプリングする条件を揃えるようにしても良い。
図15は、正極性書込の前では、電圧LCcomに近い電圧でデータ線をプリチャージする一方、負極性書込の前では、ゼロに近い電圧でデータ線をプリチャージする例を示している。
このようなプリチャージを実行する場合、同図に示されるように、あるブロックが選択されると、当該ブロックにおいてチャネル1に相当するデータ線は、プリチャージ電位から書込電位に変化する。
ここで、当該データ線の右隣に位置するデータ線は、当該データ線と同時に電圧が変化するので当該データ線の電圧変化の影響を受けにくいが、左隣に位置するデータ線は、すでにデータ信号のサンプリングが完了しているので、当該データ線の電圧変化の影響を受けることになる。
したがって、水平走査方向が右方向である場合には、あるブロックにおけるチャネル1のデータ線における電圧変化によって、左隣のデータ線(詳細には、当該ブロックよりも1つ手前で選択されるブロックにおけるチャネル6のデータ線)が電圧変動する。
このため、チャネル6のデータ線については、プッシュダウンのみならず、プリチャージ電圧によっても変動することになる。
このようなプリチャージを実行する場合、同図に示されるように、あるブロックが選択されると、当該ブロックにおいてチャネル1に相当するデータ線は、プリチャージ電位から書込電位に変化する。
ここで、当該データ線の右隣に位置するデータ線は、当該データ線と同時に電圧が変化するので当該データ線の電圧変化の影響を受けにくいが、左隣に位置するデータ線は、すでにデータ信号のサンプリングが完了しているので、当該データ線の電圧変化の影響を受けることになる。
したがって、水平走査方向が右方向である場合には、あるブロックにおけるチャネル1のデータ線における電圧変化によって、左隣のデータ線(詳細には、当該ブロックよりも1つ手前で選択されるブロックにおけるチャネル6のデータ線)が電圧変動する。
このため、チャネル6のデータ線については、プッシュダウンのみならず、プリチャージ電圧によっても変動することになる。
また、実施形態では、調整モードの第1ステップでは、共通電極108の電圧LCcomを高位側にシフトさせ、第3ステップでは、電圧LCcomを低位側にシフトさせる構成であった。第1ステップにおいて電圧LCcomを高位側にシフトさせる理由は、正極性における実効的な電圧の差が表示の差として現れるようにするためであり、第3ステップにおいて電圧LCcomを低位側にシフトさせる理由は、負極性における実効的な電圧の差が表示の差として現れるようにするためである。
このような正/負極性における実効的な電圧の差が表示の差として現れるようにするためには、電圧LCcomを高位側/低位側にシフトさせる構成のほかにも次のような方法が挙げられる。すなわち、調整モードの第1ステップにおいて、負極性書込のときに画像データVdを、最低階調(実効的な電圧が最高となる階調)を指定するデータに置き換える。このように置き換えると、画素電極118に印加される電圧波形は、図16(a)に示されるように、電圧LCcomを高位側にシフトさせる場合と同等となるので、正極性における実効的な電圧の差が表示の差として現れる。同様に、調整モードの第3ステップにおいて、正極性書込のときに画像データVdを、最低階調を指定するデータに置き換える。このように置き換えると、画素電極118に印加される電圧波形は、図16(b)に示されるように、電圧LCcomを低位側にシフトさせる場合と同等となるので、負極性における実効的な電圧の差が表示の差として現れる。
なお、このように置き換える場合の階調は、最低階調に限られず、その近傍の階調であって、同等の効果を奏する階調であっても良い。具体的には、最低階調の輝度が0%であれば、輝度が10%以下に相当する階調範囲であれば良い。
このような正/負極性における実効的な電圧の差が表示の差として現れるようにするためには、電圧LCcomを高位側/低位側にシフトさせる構成のほかにも次のような方法が挙げられる。すなわち、調整モードの第1ステップにおいて、負極性書込のときに画像データVdを、最低階調(実効的な電圧が最高となる階調)を指定するデータに置き換える。このように置き換えると、画素電極118に印加される電圧波形は、図16(a)に示されるように、電圧LCcomを高位側にシフトさせる場合と同等となるので、正極性における実効的な電圧の差が表示の差として現れる。同様に、調整モードの第3ステップにおいて、正極性書込のときに画像データVdを、最低階調を指定するデータに置き換える。このように置き換えると、画素電極118に印加される電圧波形は、図16(b)に示されるように、電圧LCcomを低位側にシフトさせる場合と同等となるので、負極性における実効的な電圧の差が表示の差として現れる。
なお、このように置き換える場合の階調は、最低階調に限られず、その近傍の階調であって、同等の効果を奏する階調であっても良い。具体的には、最低階調の輝度が0%であれば、輝度が10%以下に相当する階調範囲であれば良い。
また、実施形態では、第1、第2ステップにおいて正極性の補正データを求め、第3、第4ステップにおいて負極性の補正データを求める構成としたが、第1、第2ステップにおいて負極性の補正データを求め、第3、第4ステップにおいて正極性の補正データを求める構成としても良い。
ところで、表示パネル100については、図2に示されるように、シフトレジスタ140の重複部分を有するパルス信号を分岐するとともに、イネーブル信号Enb1〜Enb4で抜き出しサンプリング信号として出力する構成であったが、第1補正処理を考えた場合には、図17および図18に示されるように、順次排他的に出力されるパルス信号を、複数系列(図17、図18では2系列)で抜き出しサンプリング信号として出力する構成としても良い。この構成でも、第1補正回路310については、各系列に対応して補正処理すれば良い。
上述した実施形態では、第1補正回路310、第2補正回路331、336によって画像データを補正しているが、1フレーム分の画像データVdをフレームメモリ等に保存して、メモリに保存した信号に一括して補正を行った後、当該フレームメモリから補正された画像データを順次出力する構成としてもよい。その際に補正の演算はCPUを用いて行うのが適している。
さらに、実施形態では、垂直走査方向がG1→G864の下方向であり、水平走査方向がS1→S192の右方向であったが、後述するプロジェクタや回転可能な表示装置とする場合には、走査方向を反転させる必要がある。
さらに、実施形態では、垂直走査方向がG1→G864の下方向であり、水平走査方向がS1→S192の右方向であったが、後述するプロジェクタや回転可能な表示装置とする場合には、走査方向を反転させる必要がある。
また、画像データVdの供給方法を変更すれば、必ずしも、走査線の選択順序を1、2、3、…、864行目という順番とする必要はなく、例えば1、3、5、…、863、2、4、6、……、864というように飛び越し走査しても良いし、1、433、2、434、3、435、…、432、864というように上半分の領域と下半分の領域とを交互に選択して、各領域を上から順番に走査しても良い。すなわち、ある走査線を選択した後は、別の走査線の選択して、ある単位期間(垂直走査期間)において、すべての走査線を結果的に選択されていれば良い。
また、実施形態では、ある1垂直走査期間において正極性書込をし、次の1垂直走査期間において負極性書込をするので、交流駆動の周期は2垂直走査期間となるが、これ以上の周期で交流駆動をしても良いのはもちろんである。
また、実施形態では、ある1垂直走査期間において正極性書込をし、次の1垂直走査期間において負極性書込をするので、交流駆動の周期は2垂直走査期間となるが、これ以上の周期で交流駆動をしても良いのはもちろんである。
上述した実施形態にあっては、6列のデータ線114をブロック化して、画像データVd1d〜Vd6dの6チャネルに変換する相展開駆動方式としたが、チャネル数および同時に印加するデータ線数(すなわち、1ブロックに属するデータ線数)は、「6」に限られるものではない。また、第1補正処理に限れば点順次駆動であっても良い。
一方、上述した実施形態において、データ信号供給回路300は、ディジタルの画像タVdを処理するものとしたが、アナログの画像信号を処理する構成としても良い。さらに、上述した実施形態にあっては、共通電極108と画素電極118との電圧実効値が小さい場合に白色表示を行うノーマリーホワイトモードとして説明したが、黒色表示を行うノーマリーブラックモードとしても良い。
上述した実施形態では、液晶としてTN型を用いたが、BTN(Bi-stable Twisted Nematic)型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料(ゲスト)を一定の分子配列の液晶(ホスト)に溶解して、染料分子を液晶分子と平行に配列させたGH(ゲストホスト)型などの液晶を用いても良い。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向(ホメオトロピック配向)の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行(水平)配向(ホモジニアス配向)の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向(ホメオトロピック配向)の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行(水平)配向(ホモジニアス配向)の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
次に、上述した実施形態に係る電気光学装置を用いた電子機器の一例として、上述した表示パネル100をライトバルブとして用いたプロジェクタについて説明する。図19は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ2100内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)、G(緑)、B(青)の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
ここで、ライトバルブ100R、100Gおよび100Bの構成は、上述した実施形態における表示パネル100と同様であり、処理回路(図19では省略)から供給されるR、G、Bの各色に対応する画像信号でそれぞれ駆動されるものである。すなわち、このプロジェクタ2100では、表示パネル100を含む電気光学装置が、R、G、Bの各色に対応して3組設けられ、各色の表示パネルにおける表示のムラが、それぞれ目立たなくなるように補正される構成となっている。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。
なお、ライトバルブ100R、100Gおよび100Bには、ダイクロイックミラー2108によって、R、G、Bの各原色に対応する光が入射するので、上述したようにカラーフィルタを設ける必要はない。また、ライトバルブ100R、100Bの透過像は、ダイクロイックミラー2112により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射されるので、ライトバルブ100R、100Bによる水平走査方向は、ライトバルブ100Gによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
電子機器としては、図19を参照して説明した他にも、テレビジョンや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る表示パネルが適用可能なのは言うまでもない。
10…電気光学装置、50…処理回路、52…制御回路、100…表示パネル、112…走査線、114…データ線、116…TFT、118…画素電極、130…走査線駆回路、140…シフトレジスタ、151…サンプリングスイッチ、171…画像信号線、300…データ信号供給回路、310…第1補正回路、331、336…第2補正回路、2100…プロジェクタ
Claims (8)
- 複数行の走査線と複数列のデータ線との交差部分にそれぞれ設けられるとともに、走査線が選択された期間に、データ線にデータ信号がサンプリングされたときに、当該データ信号に応じた階調となる画素を備え、
前記走査線を所定の順番で選択し、
前記走査線を選択したときに、所定のパルス信号を所定のクロックの信号にしたがって順次転送し、
順次転送した前記パルス信号と所定の複数系列のイネーブル信号とにより規定されるサンプリング信号を出力し、
画像信号線に供給された前記データ信号を前記サンプリング信号にしたがって前記データ線にサンプリングする
表示パネルに、
前記データ信号を第1補正処理するとともに、当該補正された信号に基づくデータ信号を前記画像信号線に供給するデータ信号供給方法であって、
前記第1補正処理は、
前記データ信号で指定される階調を、前記イネーブル信号の各系列に対応して予め定められた関係で補正する
ことを特徴とする電気光学装置のデータ信号供給方法。 - 所定の電位を基準として低位側である負極性のデータ信号と高位側である正極性の前記データ信号とを交互に供給する
ことを特徴とする請求項1に記載の電気光学装置のデータ信号供給方法。 - 前記第1補正処理は、イネーブル信号の系列とともに、前記データ信号の正極性または負極性に対応して、前記データ信号で指定される階調を補正する
ことを特徴とする請求項2に記載の電気光学装置のデータ信号供給方法。 - 前記データ線は所定本数毎にブロック化され、
データ信号は、1つのブロックに属するデータ線のそれぞれに対応する所定本数の画像信号線を介して供給され、
一のサンプリング信号で、前記所定本数の画像信号線に供給されたデータ信号を当該同一ブロックに属するデータ線に略同時にそれぞれサンプリングし、
選択された走査線とサンプリング信号が出力されブロックの両端に位置するデータ線との交差部分に対応した画素のデータ信号を第2補正処理し、
前記第2補正処理は、
前記データ信号で指定される階調を予め定められた関係で極性毎に補正する
ことを特徴とする請求項2に記載の電気光学装置のデータ信号供給方法。 - 複数行の走査線と複数列のデータ線との交差部分にそれぞれ設けられるとともに、走査線が選択された期間に、データ線にデータ信号がサンプリングされたときに、当該データ信号に応じた階調となる画素と、
前記走査線を所定の順番で選択する走査線選択回路と、
前記走査線が選択されたときに、所定のパルス信号を所定のクロックの信号にしたがって順次転送するシフトレジスタと、
順次転送されたパルス信号と所定の複数系列のイネーブル信号とにより規定されるサンプリング信号を出力する回路と、
前記データ線の各々に設けられ、前記画像信号線に供給されたデータ信号を前記サンプリング信号にしたがって当該データ線にサンプリングするサンプリングスイッチと
を具備する電気光学装置において、
前記データ信号を第1補正処理するとともに、当該補正されたデータ信号を前記画像信号線に供給するデータ信号供給回路であって、
前記第1補正処理は、前記データ信号で指定される階調を、前記イネーブル信号の各系列に対応して予め定められた関係で補正する
ことを特徴とする電気光学装置のデータ信号供給回路。 - 所定の電位を基準として低位側である負極性のデータ信号と高位側である正極性の前記データ信号とを交互に供給する
ことを特徴とする請求項5に記載の電気光学装置のデータ信号供給回路。 - 複数行の走査線と複数列のデータ線との交差部分にそれぞれ設けられるとともに、走査線が選択された期間に、データ線にデータ信号がサンプリングされたときに、当該データ信号に応じた階調となる画素と、
前記走査線を所定の順番で選択する走査線選択回路と、
前記走査線が選択されたときに、所定のパルス信号を所定のクロックの信号にしたがって順次転送するシフトレジスタと、
順次転送されたパルス信号と所定の複数系列のイネーブル信号とにより規定されるサンプリング信号を出力する回路と、
前記データ信号を第1補正処理するとともに、当該補正されたデータ信号を画像信号線に供給するデータ信号供給回路と、
前記データ線の各々に設けられ、前記画像信号線に供給されたデータ信号を前記サンプリング信号にしたがって当該データ線にサンプリングするサンプリングスイッチと
を具備し、
前記第1補正処理は、前記データ信号で指定される階調を、前記イネーブル信号の各系列に対応して予め定められた関係で補正する
ことを特徴とする電気光学装置。 - 請求項7に記載の電気光学装置を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005002899A JP2006189722A (ja) | 2005-01-07 | 2005-01-07 | 電気光学装置、データ信号供給回路、データ信号供給方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005002899A JP2006189722A (ja) | 2005-01-07 | 2005-01-07 | 電気光学装置、データ信号供給回路、データ信号供給方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006189722A true JP2006189722A (ja) | 2006-07-20 |
Family
ID=36796988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005002899A Pending JP2006189722A (ja) | 2005-01-07 | 2005-01-07 | 電気光学装置、データ信号供給回路、データ信号供給方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006189722A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9548033B2 (en) | 2013-10-25 | 2017-01-17 | Samsung Display Co., Ltd. | Liquid crystal display and method for driving the same |
JP2020086051A (ja) * | 2018-11-21 | 2020-06-04 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置、電子機器及び移動体 |
-
2005
- 2005-01-07 JP JP2005002899A patent/JP2006189722A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9548033B2 (en) | 2013-10-25 | 2017-01-17 | Samsung Display Co., Ltd. | Liquid crystal display and method for driving the same |
JP2020086051A (ja) * | 2018-11-21 | 2020-06-04 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置、電子機器及び移動体 |
JP7200617B2 (ja) | 2018-11-21 | 2023-01-10 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置、電子機器及び移動体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4142028B2 (ja) | 電気光学装置、電気光学装置の信号処理回路、処理方法および電子機器 | |
JP4114655B2 (ja) | 輝度ムラの補正方法、輝度ムラの補正回路、電気光学装置および電子機器 | |
JP5332485B2 (ja) | 電気光学装置 | |
JPWO2005076256A1 (ja) | 電気光学装置、電気光学装置の駆動方法、駆動回路および電子機器 | |
JP4501952B2 (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP4232819B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP5011788B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP4385730B2 (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 | |
JP4479658B2 (ja) | 画像信号の補正方法、補正回路、電気光学装置および電子機器 | |
JP4691890B2 (ja) | 電気光学装置および電子機器 | |
JP2008185993A (ja) | 電気光学装置、処理回路、処理方法およびプロジェクタ | |
JP4513537B2 (ja) | 画像信号供給方法、画像信号供給回路、電気光学装置および電子機器 | |
JP2008216425A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP4645494B2 (ja) | 電気光学装置、その駆動回路および電子機器 | |
JP2006189722A (ja) | 電気光学装置、データ信号供給回路、データ信号供給方法および電子機器 | |
JP4103886B2 (ja) | 画像信号の補正方法、補正回路、電気光学装置および電子機器 | |
JP4419727B2 (ja) | 電気光学装置、電気光学装置の補正量決定方法、駆動方法および電子機器 | |
JP2007017564A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2007017947A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP4400434B2 (ja) | 画像信号供給方法、画像信号供給回路、電気光学装置および電子機器 | |
JP2007148348A (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP2007249133A (ja) | 電気光学装置、その駆動回路および電子機器 | |
JP2006195387A (ja) | 電気光学装置および電子機器 | |
JP2006276119A (ja) | データ信号供給回路、供給方法、電気光学装置および電子機器 | |
JP2007010946A (ja) | 電気光学装置、駆動方法および電子機器 |