JP2008185993A - 電気光学装置、処理回路、処理方法およびプロジェクタ - Google Patents
電気光学装置、処理回路、処理方法およびプロジェクタ Download PDFInfo
- Publication number
- JP2008185993A JP2008185993A JP2007021970A JP2007021970A JP2008185993A JP 2008185993 A JP2008185993 A JP 2008185993A JP 2007021970 A JP2007021970 A JP 2007021970A JP 2007021970 A JP2007021970 A JP 2007021970A JP 2008185993 A JP2008185993 A JP 2008185993A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- value
- gradation
- correction value
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0204—Compensation of DC component across the pixels in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
【解決手段】補正回路55は、画素の階調を指定する階調データVdを補正し、D/A変換回路群544は、補正した階調データVdaを、所定電位を基準として正極性および負極性電圧としたデータ信号に変換する。ここで、補正回路55は、階調データVdにより指定される階調に対する補正値を、正極性のみに対応して記憶するLUT504を備える。補正回路55は、データ信号を正極性とする場合には、LUT504に記憶された補正値を、負極性とする場合には、LUT504に記憶された補正値の符号反転値を、それぞれ階調データ信号Vdに加算する。
【選択図】図3
Description
ところが、画素電極を薄膜トランジスタ(Thin Film Transistor:以下「TFT」と称する)により駆動するアクティブマトリクス型では、プッシュダウンなどが発生するため、対向電極の印加電圧を極性の基準からシフトさせるとともに、正極性または負極性のいずれか一方についてのみ、画素電極に印加する電圧を補正し、正極性または負極性のいずれか他方についてのみ、画素電極に印加する電圧を補正しない技術が提案されている(例えば、特許文献1参照)。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、液晶容量に対する直流成分の印加を回避しつつ、補正を全くしない場合と比較して、階調変化を抑えた処理回路、処理方法、電気光学装置およびプロジェクタを提供することにある。
本発明において、前記記憶部は、前記画像データにより指定可能な階調値のうち、一部の階調値に対する補正値を記憶し、前記画像データにより指定される階調値のうち、前記一部の階調値以外の階調値に対する補正値については、当該一部の階調値から補間して求める補間回路を有する構成とすれば、記憶部に要する記憶容量が少なくて済む。
また、本発明において、前記画像データに対応する補正値または当該補正値の符号反転値を算出するまでの時間だけ、当該画像データを遅延させて前記加算回路に供給するタイミング調整回路を有する構成としても良い。
なお、本発明は、処理回路のみならず、処理方法としても概念することが可能である。
ここで、このような電気光学装置を原色毎に少なくとも3組有し、それら少なくとも3組の電気光学装置による画像を合成するプロジェクタとして、当該少なくとも3組の記憶部の補正値は同一内容である構成としても良い。
図1は、本発明の実施形態に係る電気光学装置の全体構成を示すブロック図である。この図に示されるように、本実施形態に係る電気光学装置10は、画像データ処理回路50と、走査制御回路60と、表示パネル100とを含む。このうち、走査制御回路60は、図示しない上位装置から供給される垂直同期信号Vs、水平同期信号Hsおよびドットクロック信号Dclkにしたがって、画像データ処理回路50および表示パネル100の各部を制御するものである。
また、画像データVdは、画素の階調値(輝度)を、最も暗い黒色の「0」から最も明るい白色の「255」まで256段階で指定するものであり、表示パネル100の画素のそれぞれに対応するデータが、垂直同期信号Vs、水平同期信号Hsおよびドットクロック信号Dclkに同期して(すなわち、垂直走査および水平走査にしたがって)供給される。ここで、画像データVdを3チャネルに展開する理由は、本実施形態では、画像データVdの1画素分が供給される期間を時間軸に3倍に伸長して(相展開、シリアル−パラレル変換ともいう)、後述するTFT144によるデータ信号のサンプリング時間を充分に確保するためである。
また、本実施形態においてデータ信号の極性については電圧Vcを基準とするが、電圧については、特に説明のない限り、後述する論理レベルのLレベルに相当する接地電位Gndを、電圧ゼロの基準としている。
表示領域100aは、画素110が配列する領域であり、本実施形態では、1080行の走査線112が横方向(X方向)に設けられる一方、1920(=640×3)列のデータ線114が図において縦方向(Y方向)に設けられている。そして、これらの走査線112とデータ線114との交差の各々に対応するように画素110がそれぞれ設けられている。したがって、本実施形態では、画素110が表示領域100aにおいて縦1080行×横1920列でマトリクス状に配列することになる。
走査線駆動回路130の構成については、本発明と直接関連しないので省略するが、走査制御回路60から供給されるスタートパルスDyを、図7に示されるように、クロック信号Clyのレベルが遷移する(立ち上がる又は立ち下がる)毎に順次シフトした後、波形整形するなどによって、走査信号G1、G2、G3、…、G1080として出力する。なお、走査信号G1、G2、G3、…、G1080がHレベルとなる期間を水平走査期間(H)としている。
ここで、本実施形態において1〜1920列のデータ線114は、3列毎にブロック化されている。なお、データ線114の総数は「1920」であるので、ブロック数は「640」となる。
サンプリング信号出力回路142は、走査制御回路60による制御にしたがって、各ブロックに対応するようにサンプリング信号Sa1、Sa2、Sa3、…、Sa640を出力するものである。詳細には、サンプリング信号出力回路142は、図7または図8に示されるように、水平走査期間の最初に供給されるスタートパルスDxを、クロック信号Clxのレベルが遷移する毎に順次シフトした後、波形整形するなどして、サンプリング信号Sa1、Sa2、Sa3、…、Sa640として出力する。
また、TFT144のソース電極は、3本の画像信号線146のいずれかに、次のような関係で接続される。すなわち、データ線114を一般化して説明するために1≦j≦1920を満たす整数jを用いると、図1において左から数えてj列目のデータ線114の一端にドレイン電極が接続されたTFT144のソース電極は、列数であるjを3で割った余りが「1」であるならば、データ信号Vid1が供給される画像信号線146に接続され、jを3で割った余りが「2」、「0」であるデータ線114にドレイン電極が接続されたTFT144のソース電極は、それぞれデータ信号Vid2、Vid3が供給される画像信号線146に接続される。例えば、左から数えて8列目のデータ線114にドレイン電極が接続されたTFT144のソース電極は、「8」を3で割った余りが「2」であるから、データ信号Vid2が供給される画像信号線146に接続される。
この図に示されるように、各画素110は、nチャネル型のTFT116と、液晶容量120と、蓄積容量109とを有する。各画素110については互いに同一構成なので、i行j列に位置するもので代表して説明すると、当該i行j列の画素110において、TFT116のゲート電極はi行目の走査線112に接続される一方、そのソース電極はj列目のデータ線114に接続され、そのドレイン電極は画素電極118に接続されている。
ここで、画素電極118に対向するように対向電極108が全画素に対して共通に設けられるとともに、一定の電圧LCcomに維持される。そして、画素電極118と対向電極108との間には液晶105が挟持されている。このため、画素毎に、画素電極118、対向電極108および液晶105からなる液晶容量120が構成されることになる。
画素電極118と対向電極108との間を通過する光は、液晶105に印加される電圧実効値がゼロであれば、液晶分子の捻れに沿って約90度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させると、当該電圧実効値がゼロに近ければ、光の透過率が最大となる白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小となる黒色表示になる(ノーマリーホワイトモード)。
なお、TFT116を介した液晶容量120でのリークの影響を少なくするために、蓄積容量109が画素毎に形成されている。この蓄積容量109の一端は、画素電極118(TFT116のドレイン電極)に接続される一方、その他端は、全画素にわたって共通の容量線107に接続されて、一定電位(例えば接地電位Gnd)に保たれている。
プッシュダウンの原因は、おもにTFT116におけるゲート/ドレイン電極の間の寄生容量であり、走査信号がHレベルであったときに、液晶容量、蓄積容量および寄生容量に蓄積された電荷が、走査信号がLレベルとなった瞬間に再配分されることに起因する。ここで、液晶容量および寄生容量は、印加電圧によって変化する性質を有するので、同じ階調を指定するデータ信号であっても、正極性と負極性とでは、プッシュダウンによる画素電極の電圧低下分が異なることになる。
なお、TFT116がnチャネル型であれば、同図に示されるように、負極性が指定された場合におけるプッシュダウンによる電圧低下分Ndは、正極性が指定された場合におけるプッシュダウンによる電圧低下分Pdよりも大きくなる傾向がある。
このため、図6(b)に示されるように、対向電極108の電圧LCcomと書込極性の基準電圧Vcとを分離し、電圧LCcomを、基準電圧Vcよりも低位側にオフセットするように設定する。
詳細には、第1に、TFT116、144をオンさせるとともに、画像信号線146を介して、基準電圧Vcとの差が絶対値でみて同一値となる関係にある電圧Vgp、Vgn(すなわち、Vgp>Vc>Vgnであって、Vgp−Vc=Vc−Vgn)を例えばフレーム毎に交互に供給することにより、画素電極118に印加する。このとき、電圧Vgpを印加したフレームと電圧Vgnを印加したフレームとにおいて、液晶容量に印加された電圧実効値に差があれば、明るさの差、すなわちフリッカが発生する。
そこで、第2に、電圧LCcomを調整して、フリッカが発生しないような(または、最小となるような)地点に設定する。これにより、少なくとも画素を電圧Vgp、Vgnに相当する階調(この階調を「G」とする)で表示する場合に、液晶容量に直流成分が印加される状態が回避される。
したがって、電圧LCcomを設定した後、画素を階調G以外とするときに、液晶容量における直流成分の印加を回避するためには、階調G以外の階調に相当するデータ信号の電圧(すなわち、画素電極に印加すべき電圧)を補正する必要がある。
ここで、データ信号の電圧を補正する際には、補正しない場合の画素の階調(明るさ)を保ちつつ、フリッカの発生を抑えることが望ましい。
そこで、本実施形態は、液晶容量への直流成分の印加を回避するために、データ信号のうち、正極性および負極性の双方について補正するとともに、正極性または負極性のいずれか一方において液晶容量の電圧実効値を小さくするように補正した場合(すなわち、ノーマリーホワイトモードにおいて明るくするように補正した場合)には、正極性または負極性のいずれか他方において液晶容量の電圧実効値を大きくするように補正して(すなわち、ノーマリーホワイトモードにおいて暗くするように補正して)、正極性・負極性の2フレームを通した画素の平均的な階調が、全く補正しないときと比較して変化しないようにしたものである。このような補正を実行する回路が、次に説明する画像データ処理回路50のうちの補正回路55である。
この図に示されるように、画像データ処理回路50は、アドレス生成器502、ルック・アップ・テーブル(LUT)504、補間回路506、符号反転器508、セレクタ510、タイミング調整回路520および加算回路530からなる補正回路55を含む。
このうち、LUT504は、画像データVdで指定される階調値に対応した補正値であって、正極性に対応する補正値を予め記憶する記憶部である。ここで、本実施形態においてLUT504は、「0」〜「255」の各階調値のすべてに対応してではなく、図4に示されるように、その一部の階調値のみに対応して補正値を記憶している。詳細には、LUT504は、同図において黒丸で示された階調値の「32」、「64」、「96」、「128」、「160」、「192」、「224」の階調値に対応する補正値のみを記憶している。これらの補正値は、同図に示されるように、正負の値を有するが、その意味内容については後述するものとする。
補間回路506は、画像データVdで指定された階調値がLUT504に記憶された補正値に対応する値でない場合、画像データVdで指定された階調値に応じた補正値をLUT504に記憶された補正値から補間して求めるものである。なお、補間回路506は、画像データVdで指定された階調値がLUT504に記憶された補正値に対応する値であれば、LUT504に記憶された補正値をそのまま出力する。
セレクタ510は、極性指定信号PolがLレベルであれば入力端Aを選択する一方、極性指定信号PolがHレベルであれば入力端Bを選択して、それぞれ選択した入力端に供給された符号反転値または補正値を、加算回路530における一方の入力端に供給する。
なお、極性指定信号Polは、あるフレーム(便宜的に「nフレーム」と表記している)において、奇数(1、3、5、…、1079)行の走査線が選択される水平走査期間(H)においてHレベルとなり、偶数(2、4、6、…、1080)行の走査線が選択される水平走査期間(H)においてLレベルとなったとき、次のフレーム(便宜的に「(n+1)フレーム」と表記している)において、奇数行の走査線が選択される水平走査期間(H)においてLレベルとなり、偶数行の走査線が選択される水平走査期間(H)においてHレベルとなって、液晶容量120を交流駆動するようになっている。
図5(b)は、極性指定信号Polによって負極性が指定された場合における画像データVdの階調値に対する符号反転値の特性の一例を示す図であり、図5(a)に示した正極性の特性を符号反転したものとなる。
したがって、極性指定信号PolがHレベルであって正極性が指定された場合、画像データVdは、階調値に応じた補正値が加算されることにより補正される。一方、極性指定信号PolがLレベルであって負極性が指定された場合、画像データVdは、階調値に応じた補正値の符号反転値が加算される(すなわち、階調値に応じた補正値分だけ減算される)ことにより補正される。
このため、タイミング調整回路520は、アドレス生成器502において画像データVdを入力してから、セレクタ510が補正値(符号反転値)を出力するまでの時間に相当する分だけ当該画像データVdを遅延させ、これにより、加算回路530における一方の入力端に供給される補正値(符号反転値)と、他方の入力端に供給される画像データVdとのタイミングを調整している。
D/A変換回路群544は、チャネル毎に設けられたD/A変換器の集合体であって、シリアル−パラレル変換された補正済の画像データを、極性指定信号Polで指定された極性のアナログのデータ信号Vid1、Vid2、Vid3に変換して、表示パネル100に出力するものである。
詳細には、D/A変換回路群544は、各チャネルにおいて、極性指定信号Polにより正極性が指定された場合には、正極性の電圧Vbpを基準にして、相展開された補正済みの画像データが指定する値に応じた分だけ低位側の電圧に変換する一方、極性指定信号Polにより負極性が指定された場合には、負極性の電圧Vbnを基準にして、相展開された補正済みの画像データが指定する値に応じた分だけ高位側の電圧に変換する。
ところで、本実施形態において加算回路530の一方の入力端に供給される補正値およびその符号反転値は正負の符号を伴うので、画像データVdで指定される階調値が十進値で例えば「0」の場合に負の補正値が加算されると、当該加算値は十進値では負となるが、D/A変換回路群544は、その負となった値に対応した電圧に変換する。なお、ここでいう負の値に対応した電圧とは、正極性書込が指定されていれば、電圧Vbpよりも高位側となる電圧をいい、負極性書込が指定されていれば、電圧Vbnよりも低位側となる電圧をいう。
また、画像データVdで指定される階調値が十進値で「255」の場合に例えば正の補正値「4」が加算されたときも、D/A変換回路群544は、その加算値である階調値「259」に対応した電圧に変換するものとする。
次に、LUT504に記憶された補正値のうち、階調値「128」以外の値、例えば階調値「32」に対応する補正値は、次のようにして決定されたものである。すなわち、対向電極108に印加する電圧LCcomを調整した後、画像データVdとして階調値「32」を供給するとともに、この階調値「32」に対応する補正値を仮の値(例えばゼロ)とする。これにより、正極性書込および負極性書込が交互に行われるが、この状態では、液晶容量に印加される電圧実効値は、正極性書込および負極性書込で異なるので、フリッカが生じる。そこで今度は、階調値「32」に対応する補正値を増減させて、フリッカが最小となるよう調整する。
このような調整により、フリッカが最小となるよう地点での補正値を、階調値「32」の補正値として、LUT504に最終的に格納させる。
このため、補正値を増加させた場合、正極性が指定されていれば、当該補正値が画像データVdに加算されるので、データ信号の電圧を低下させ、負極性が指定されていれば、当該補正値の符号反転値が画像データVdに加算されるので、同様にデータ信号の電圧を低下させる。例えば、階調値が「0」である画像データVdを、補正値を正の方向に増加させると、図6(c)に示されるように、正極性が指定されていれば、当該補正値が画像データVdに加算されるので、データ信号の電圧(画素電極に印加される電圧)は、電圧Vbpから図において↓に示される方向に低下し、負極性が指定されていれば、当該補正値の符号反転値が画像データVdに加算されるので、同様にデータ信号の電圧は、電圧Vbnから↓に示される方向に低下する。
ここで、正極性書込において、データ信号の電圧を低下させると、画素を明るくさせる方向に働くのに対し、負極性書込において、データ信号の電圧を低下させると、画素を暗くさせる方向に働く。
一方、補正値を減少させた場合、正極性が指定されていれば、データ信号の電圧を上昇させ、負極性が指定されていれば、同様にデータ信号の電圧を上昇させるが、正極性書込において、データ信号の電圧を上昇させると、画素を暗くさせる方向に働くのに対し、負極性書込において、データ信号の電圧を上昇させると、画素を明るくさせる方向に働く。
このため、階調値「32」において、フリッカが最小となるよう調整された補正値は、液晶容量への直流成分の印加を回避しつつ、正極性・負極性の2フレームを通した画素の平均的な階調が、全く補正しないときと比較して、変化しない方向に調整したもの、といえる。
同様にして、階調値「64」、「96」、「160」、「192」、「224」の補正値を求めて、LUT504に最終的に格納させる。
画像データVdは、図7に示されるように、垂直走査信号Vsおよび水平走査信号Hs(のパルス)が出力されたときに1行1列の画素に対応するものが上位装置から画像データ処理回路50に供給され、以降ドットクロック信号Dclkに同期して1画素分ずつ供給される。画像データVdとして1920列目の画素に対応するものが供給されると、水平走査信号Hsが再び出力され、次行において1〜1920列目の画素に対応するものが同様にして供給される。そして、最終行最終列である1080行1920列の画素に対応するものが供給されると、次フレームに移行し、再び垂直走査信号Vsおよび水平走査信号Hsが出力されて、1行1列の画素に対応するものから順番に供給される。
そして、タイミング調整回路520によりタイミング調整された画像データVdは、セレクタ510で選択された補正値またはその符号反転値と加算回路530により加算され、これにより、補正済みの画像データVdaとして出力される。
なお、上位装置から供給される画像データVdは、タイミング調整回路520によりタイミング調整されるので、補正済みの画像データVdaの出力タイミングは、厳密にいえば、垂直同期信号Vs、水平同期信号Hsおよびドットクロック信号Dclkに対して遅延するので、走査制御回路60は、タイミング調整回路520によるタイミング調整を考慮して、画像データ処理回路50、走査線駆動回路130およびデータ線駆動回路140に各部を制御する。
まず、走査信号G1がHレベルになると、1行目に位置する画素110、詳細には、1行1列〜1行1920列の画素のTFT116がオンする。一方、走査信号G1がHレベルになる水平走査期間では、はじめにサンプリング信号Sa1がHレベルになる。サンプリング信号Sa1がHレベルとなる期間において、3本の画像信号線146に供給されるデータ信号Vid1、Vid2、Vid3は、それぞれ1行1列、1行2列、1行3列の画素の、補正された階調値に応じた正極性電圧に変換される。サンプリング信号Sa1がHレベルであるので、第1番目のブロックに属する1、2、3列目のTFT144がオンする。このため、画像信号線146に供給されたデータ信号Vid1、Vid2、Vid3が、それぞれ1列、2列、3列目のデータ線114にサンプリングされるので、1行1列、1行2列、1行3列の画素電極118には、オン状態にあるTFT116を介して、それぞれ階調に応じた正極性電圧が印加されることになる。
以降同様にして、サンプリング信号Sa3、Sa4、…、Sa640が順次Hレベルになると、第3番目、第4番目、…、第640番目のブロックに属する3列のデータ線114にそれぞれ順番にデータ信号Vid1〜Vid3がサンプリングされ、これにより、1行目に位置する1〜1920列の画素に対して、階調に応じた正極性の書き込みがなされることになる。
また、走査信号G2がHレベルになると、2行目に位置する画素110、詳細には、2行1列〜2行1920列のTFT116がオンする。
走査信号G2がHレベルになる水平走査期間のうち、サンプリング信号Sa1がHレベルになる期間に画像信号線146に供給されるデータ信号Vid1、Vid2、Vid3は、それぞれ2行1列、2行2列、2行3列の画素の階調に応じた負極性電圧となる。したがって、2行1列、2行2列、2行3列の画素電極118には、オン状態にあるTFT116を介して、それぞれ階調に応じた負極性電圧が印加されることになる。
他については、走査信号G1がHレベルである水平走査期間と同様であり、サンプリング信号Sa2、Sa3、Sa4、…、Sa640が順次Hレベルになると、第2番目、第3番目、第4番目、…、第640番目のブロックに属する3列のデータ線114にそれぞれ順番にデータ信号Vid1〜Vid3がサンプリングされ、これにより、2行目に位置する1〜1920列の画素に対して、階調に応じた負極性の書き込みがなされることになる。
次の(n+1)フレームにおいても、同様な書き込みが行われるが、この際、極性指定信号Polは各行に対応して論理反転するので、各行の書込極性が入れ替えられる。すなわち、次の(n+1)フレームにおいては、奇数行目の画素については負極性書込がなされる一方、偶数行目の画素については正極性書込がなされることになる。
この図に示されるように、奇数i行目に正極性書込が指定されるnフレームにおいて走査信号GiがHレベルになる水平走査期間のうち、例えばサンプリング信号Sa1がHレベルになる期間に、データ信号Vid1は、電圧Vbpよりも、i行1列の画素の階調に応じた電圧だけ低位側の電圧(図において↓で示される)となり、以降、サンプリング信号の変化に合わせて、4、7、10、…、1918列の画素の階調に応じた正極性電圧に変化する。
一方、偶数(i+1)行目では、書込極性の反転により負極性書込が指定されるので、走査信号G(i+1)がHレベルになる水平走査期間のうち、例えばサンプリング信号Sa1がHレベルになる期間に、データ信号Vid1は、電圧Vbnよりも、i行1列の画素の階調に応じた電圧だけ高位側の電圧(図において↑で示される)となり、以降、サンプリング信号の変化に合わせて、4、7、10、…、1918列の画素の階調に応じた正極性電圧に変化する。
なお、図8において、サンプリング信号Sa640がLレベルに変化してからサンプリング信号Sa1が変化するまでの水平帰線期間にわたって黒色に相当する電圧となっているが、その理由は、タイミングずれなどの理由により誤って画素に書き込まれても、表示に寄与させないためである。
また、上述した実施形態にあっては、正極性に変換する際に用いる補正値をLUT504に記憶させたが、負極性に変換する際に用いる補正値(図5(b)参照)を記憶させておくとともに、正極性に変換する際に用いる補正値を符号反転して用いる構成としても良い。
くわえて、実施形態にあっては、透過型として説明したが反射型としても良い。さらに、上述した実施形態では、液晶としてTN型を用いたが、BTN(Bi-stable Twisted Nematic)型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料(ゲスト)を一定の分子配列の液晶(ホスト)に溶解して、染料分子を液晶分子と平行に配列させたGH(ゲストホスト)型などの液晶を用いても良い。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向(ホメオトロピック配向)の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行(水平)配向(ホモジニアス配向)の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
この図に示されるように、プロジェクタ2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)、G(緑)、B(青)の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
R、G、Bの各色に対応する画像データVd-R、Vd-G、Vd-Bは、図10に示されるような補正回路55によって補正され、この補正された画像データVda-R、Vda-G、Vda-Bに基づいた、R、G、Bの各色に対応するデータ信号によってライトバルブ100R、100Gおよび100Bがそれぞれ駆動される。なお、図10に示される補正回路55は、図3に示した補正回路をR、G、Bに対応して3組有するものであり、S/P変換器542およびD/A変換回路群544については同様であるので、省略している。
したがって、表示パネル100を含む電気光学装置10が、R、G、Bに対応して3組設けられることになる。
なお、ライトバルブ100R、100G及び100Bは、ライトバルブ100R、100G及び100Bの電気的な構成は全く同一であるので、その特性もほぼ同様である。このため、図10に示した補正回路55において、Rに対応するLUT504Rと、Gに対応するLUT504Gと、Bに対応するLUT504Bとに記憶される補正値も互いに同一である。すなわち、R、G、Bのいずれかの1つについて、上述した調整により設定した値を用いると、LUTに記憶する補正値を互いに共用することができる。
なお、ライトバルブ100R、100Gおよび100Bには、ダイクロイックミラー2108によって、R、G、Bの各原色に対応する光が入射するので、直視型のようにカラーフィルタを設ける必要はない。また、ライトバルブ100R、100Bの透過像は、ダイクロイックプリズム2112により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射されるので、ライトバルブ100R、100Bによる水平走査方向は、ライトバルブ100Gによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
また、ここでは、R、G、Bに対応する3組の電気光学装置を用いるとしているが、例えばGに相当する色を、例えばR寄りのGと、B寄りのGとの2つに分けることによって計4つの画像を合成して投射する構成としても良い。この構成では、4組の電気光学装置が設けられることになるが、ライトバルブの構成自体は互いに同一であるので、同様にLUTに記憶する補正値の内容は互いに同一となる。
Claims (6)
- 画素の階調値を指定する画像データを補正するとともに、当該補正した画像データに基づく電圧のデータ信号に、所定電位を基準として正極性および負極性で交互に変換する処理回路であって、
前記正極性または負極性のいずれか一方極性に変換すべき場合に、前記画像データを補正するための補正値を、前記画像データにより指定される階調値に対応して記憶する記憶部と、
前記正極性または負極性のいずれか一方極性に変換する場合には、前記記憶部に記憶された補正値を、前記正極性または負極性のいずれか他方極性に変換する場合には、前記記憶部に記憶された補正値の符号反転値を、それぞれ前記画像データに加算して、前記補正した画像データとして出力する加算回路と、
を有することを特徴とする処理回路。 - 前記記憶部は、前記画像データにより指定可能な階調値のうち、一部の階調値に対する補正値を記憶し、
前記画像データにより指定される階調値のうち、前記一部の階調値以外の階調値に対する補正値については、当該一部の階調値から補間して求める補間回路を有する
ことを特徴とする請求項1に記載の処理回路。 - 前記画像データに対応する補正値または当該補正値の符号反転値を算出するまでの時間だけ、当該画像データを遅延させて前記加算回路に供給するタイミング調整回路を有する
ことを特徴とする請求項1に記載の処理回路。 - 画素の階調値を指定する画像データを補正するとともに、当該補正した画像データに基づく電圧のデータ信号に、所定電位を基準として正極性および負極性で交互に変換する処理方法であって、
前記正極性または負極性のいずれか一方極性に変換すべき場合に、前記画像データを補正するための補正値を、前記画像データにより指定される階調値に対応して予め記憶しておき、
前記正極性または負極性のいずれか一方極性に変換する場合には、記憶した補正値を、前記正極性または負極性のいずれか他方極性に変換する場合には、記憶した補正値の符号反転値を、それぞれ前記画像データ信号に加算して、前記補正した画像データとして出力する
ことを特徴とする処理方法。 - 画素の階調値を指定する画像データを補正するとともに、当該補正した画像データに基づく電圧のデータ信号に、所定電位を基準として正極性および負極性で交互に変換する処理回路と、
複数行の走査線と複数列のデータ線との交差に対応してそれぞれ設けられるとともに、自身に対応する走査線が選択されたとき、自身に対応するデータ線に供給されたデータ信号の電圧に応じた階調となる複数の画素と、
前記複数行の走査線を所定の順番で選択する走査線駆動回路と、
選択された走査線に位置する画素に対し、前記処理回路によるデータ信号を、前記データ線を介して供給するデータ線駆動回路と、
を有し、
前記処理回路は、
前記正極性または負極性のいずれか一方極性に変換すべき場合に、前記画像データを補正するための補正値を、前記画像データにより指定される階調値に対応して記憶する記憶部と、
前記正極性または負極性のいずれか一方極性に変換する場合には、前記記憶部に記憶された補正値を、前記正極性または負極性のいずれか他方極性に変換する場合には、前記記憶部に記憶された補正値の符号反転値を、それぞれ前記画像データに加算して、前記補正した画像データとして出力する加算回路と、
を有することを特徴とする電気光学装置。 - 請求項5に記載の電気光学装置を原色毎に少なくとも3組有し、
それら少なくとも3組の電気光学装置による画像を合成するプロジェクタであって、
当該少なくとも3組の記憶部の補正値は同一内容である
ことを特徴とするプロジェクタ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007021970A JP2008185993A (ja) | 2007-01-31 | 2007-01-31 | 電気光学装置、処理回路、処理方法およびプロジェクタ |
US11/948,452 US20080180374A1 (en) | 2007-01-31 | 2007-11-30 | Electro-optical device, processing circuit, processing method, and projector |
CNA2008100089522A CN101236721A (zh) | 2007-01-31 | 2008-01-31 | 电光装置、处理电路、处理方法及投影机 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007021970A JP2008185993A (ja) | 2007-01-31 | 2007-01-31 | 電気光学装置、処理回路、処理方法およびプロジェクタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008185993A true JP2008185993A (ja) | 2008-08-14 |
Family
ID=39667381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007021970A Withdrawn JP2008185993A (ja) | 2007-01-31 | 2007-01-31 | 電気光学装置、処理回路、処理方法およびプロジェクタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080180374A1 (ja) |
JP (1) | JP2008185993A (ja) |
CN (1) | CN101236721A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009192877A (ja) * | 2008-02-15 | 2009-08-27 | Seiko Epson Corp | 処理回路及び処理方法、並びに電気光学装置及び電子機器 |
JP2014174518A (ja) * | 2013-03-13 | 2014-09-22 | Seiko Epson Corp | 画像処理装置、電気光学装置、電子機器および駆動方法 |
US9449572B2 (en) | 2011-11-08 | 2016-09-20 | Seiko Epson Corporation | Electro-optical device and electronic apparatus having compensation unit for performing voltage compensation |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4692645B2 (ja) * | 2009-02-04 | 2011-06-01 | セイコーエプソン株式会社 | 集積回路装置、電気光学装置及び電子機器 |
CN102831870B (zh) * | 2009-08-18 | 2015-05-13 | 夏普株式会社 | 显示装置和显示装置的亮度不均校正方法 |
KR102099281B1 (ko) | 2013-10-25 | 2020-04-10 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 구동 방법 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07253765A (ja) * | 1994-03-15 | 1995-10-03 | Hitachi Ltd | 液晶アクティブマトリクス表示装置 |
JPH0990913A (ja) * | 1995-09-19 | 1997-04-04 | Casio Comput Co Ltd | 液晶駆動方法及び液晶表示装置 |
JP2001255853A (ja) * | 2000-03-13 | 2001-09-21 | Sony Corp | プラズマアドレス型液晶表示素子の駆動方法および駆動装置 |
JP2004013120A (ja) * | 2002-06-11 | 2004-01-15 | Canon Inc | 液晶素子、及び該液晶素子の駆動方法 |
JP2004062187A (ja) * | 2000-12-01 | 2004-02-26 | Seiko Epson Corp | 液晶表示装置、画像データ補正回路、および電子機器 |
JP2004102296A (ja) * | 2003-09-19 | 2004-04-02 | Seiko Epson Corp | 画像処理回路、画像処理方法、電気光学装置、および電子機器 |
JP2004133177A (ja) * | 2002-10-10 | 2004-04-30 | Seiko Epson Corp | 焼き付け抑制回路及び焼き付け抑制方法、液晶表示装置およびプロジェクタ |
JP2005250132A (ja) * | 2004-03-04 | 2005-09-15 | Sanyo Electric Co Ltd | アクティブマトリクス型液晶表示装置。 |
JP2005301310A (ja) * | 2005-06-24 | 2005-10-27 | Fujitsu Display Technologies Corp | アクティブマトリクス型液晶表示装置 |
JP2006003866A (ja) * | 2004-05-20 | 2006-01-05 | Seiko Epson Corp | 電気光学装置及びその駆動回路並びに電子機器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3520863B2 (ja) * | 2000-10-04 | 2004-04-19 | セイコーエプソン株式会社 | 画像信号補正回路、その補正方法、液晶表示装置及び電子機器 |
JP3473600B2 (ja) * | 2000-12-01 | 2003-12-08 | セイコーエプソン株式会社 | 液晶表示装置、画像データ補正回路、画像データ補正方法および電子機器 |
JP4142028B2 (ja) * | 2004-07-09 | 2008-08-27 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の信号処理回路、処理方法および電子機器 |
-
2007
- 2007-01-31 JP JP2007021970A patent/JP2008185993A/ja not_active Withdrawn
- 2007-11-30 US US11/948,452 patent/US20080180374A1/en not_active Abandoned
-
2008
- 2008-01-31 CN CNA2008100089522A patent/CN101236721A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07253765A (ja) * | 1994-03-15 | 1995-10-03 | Hitachi Ltd | 液晶アクティブマトリクス表示装置 |
JPH0990913A (ja) * | 1995-09-19 | 1997-04-04 | Casio Comput Co Ltd | 液晶駆動方法及び液晶表示装置 |
JP2001255853A (ja) * | 2000-03-13 | 2001-09-21 | Sony Corp | プラズマアドレス型液晶表示素子の駆動方法および駆動装置 |
JP2004062187A (ja) * | 2000-12-01 | 2004-02-26 | Seiko Epson Corp | 液晶表示装置、画像データ補正回路、および電子機器 |
JP2004013120A (ja) * | 2002-06-11 | 2004-01-15 | Canon Inc | 液晶素子、及び該液晶素子の駆動方法 |
JP2004133177A (ja) * | 2002-10-10 | 2004-04-30 | Seiko Epson Corp | 焼き付け抑制回路及び焼き付け抑制方法、液晶表示装置およびプロジェクタ |
JP2004102296A (ja) * | 2003-09-19 | 2004-04-02 | Seiko Epson Corp | 画像処理回路、画像処理方法、電気光学装置、および電子機器 |
JP2005250132A (ja) * | 2004-03-04 | 2005-09-15 | Sanyo Electric Co Ltd | アクティブマトリクス型液晶表示装置。 |
JP2006003866A (ja) * | 2004-05-20 | 2006-01-05 | Seiko Epson Corp | 電気光学装置及びその駆動回路並びに電子機器 |
JP2005301310A (ja) * | 2005-06-24 | 2005-10-27 | Fujitsu Display Technologies Corp | アクティブマトリクス型液晶表示装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009192877A (ja) * | 2008-02-15 | 2009-08-27 | Seiko Epson Corp | 処理回路及び処理方法、並びに電気光学装置及び電子機器 |
US9449572B2 (en) | 2011-11-08 | 2016-09-20 | Seiko Epson Corporation | Electro-optical device and electronic apparatus having compensation unit for performing voltage compensation |
JP2014174518A (ja) * | 2013-03-13 | 2014-09-22 | Seiko Epson Corp | 画像処理装置、電気光学装置、電子機器および駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080180374A1 (en) | 2008-07-31 |
CN101236721A (zh) | 2008-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7495650B2 (en) | Electro-optical device and electronic apparatus | |
US20050206597A1 (en) | Electro-optical device, method for driving electro-optical device, driving circuit, and electronic apparatus | |
JP4142028B2 (ja) | 電気光学装置、電気光学装置の信号処理回路、処理方法および電子機器 | |
JP4501952B2 (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP4232819B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2008191561A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2010079151A (ja) | 電気光学装置、その駆動方法、および電子機器 | |
JP4385730B2 (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 | |
JP4400593B2 (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP2008185993A (ja) | 電気光学装置、処理回路、処理方法およびプロジェクタ | |
JPWO2005073953A1 (ja) | 画像信号の補正方法、補正回路、電気光学装置および電子機器 | |
JP6078946B2 (ja) | 電気光学装置および電子機器 | |
JP2008216425A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2006003877A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2007199418A (ja) | 電気光学装置、駆動方法および電子機器 | |
US7626567B2 (en) | Electro-optic device, method for driving the same, and electronic device | |
JP4103886B2 (ja) | 画像信号の補正方法、補正回路、電気光学装置および電子機器 | |
JP2008040124A (ja) | 電気光学装置、表示データの処理回路、処理方法および電子機器 | |
JP2006099034A (ja) | 電気光学装置の調整方法および調整装置 | |
JP2006276119A (ja) | データ信号供給回路、供給方法、電気光学装置および電子機器 | |
JP4419727B2 (ja) | 電気光学装置、電気光学装置の補正量決定方法、駆動方法および電子機器 | |
JP2006195387A (ja) | 電気光学装置および電子機器 | |
JP2006189722A (ja) | 電気光学装置、データ信号供給回路、データ信号供給方法および電子機器 | |
JP3773206B2 (ja) | 液晶表示装置及びその駆動方法並びに走査線駆動回路 | |
JP2006065212A (ja) | 電気光学装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120709 |