JP4413406B2 - 不揮発性半導体メモリ及びそのテスト方法 - Google Patents
不揮発性半導体メモリ及びそのテスト方法 Download PDFInfo
- Publication number
- JP4413406B2 JP4413406B2 JP2000303854A JP2000303854A JP4413406B2 JP 4413406 B2 JP4413406 B2 JP 4413406B2 JP 2000303854 A JP2000303854 A JP 2000303854A JP 2000303854 A JP2000303854 A JP 2000303854A JP 4413406 B2 JP4413406 B2 JP 4413406B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- register
- data
- circuit
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、パルス生成回路、内部電圧生成回路を有し、これらの回路で生成されるパルスのパルス幅及び内部電圧の値が調整できる半導体装置に係り、特に基準電圧、書き込み電圧、消去電圧及び読み出し電圧を内部で生成する不揮発性半導体メモリに関する。
【０００２】
【従来の技術】
不揮発性半導体メモリの１種であるＮＡＮＤ型フラッシュメモリについては、例えば「K.Imamiya et.al.”A 130-mm2 256-Mb NAND Flash with Shallow Trench Isolation Technology”，IEEE J.Solid State Circuits, Vol.34,pp.1536-1543, Nov.1999」などの文献によって発表されている。
【０００３】
このような不揮発性半導体メモリでは、ウェハ・テストの工程において、電圧トリミングと不良セルのリダンダンシ置き換えが行われる。
【０００４】
図３５は従来のウェハ・テスト工程の概略を示すフローチャートである。各工程の動作内容は下記の通りである。
【０００５】
ＤＣテストでは、コンタクト・チェック、スタンバイ電流等のＤＣチェックを行なう。Ｖｒｅｆ（基準電圧）トリミングでは、まずウェハ上の各チップのＶｒｅｆをモニタし、次いでこれらをターゲット値に補正するためにトリミング値をいくらにすればよいかを計算する。
【０００６】
次にＶｐｇｍ（書き込み電圧）初期値トリミングを行なう。ＮＡＮＤ型フラッシュメモリでは書き込み電圧Ｖｐｇｍを初期値から段階的に上げてゆくIncremental Step Pulse Programming Scheme を採用している。この方法については、例えば「K.D.Suh et.al.，”A 3.3V 32Mb NAND Flash Memory with Incremental Step Pulse Programming Scheme”，ISSCC Digest of Technical Papers, pp.128-129, Feb.1995」に記載されている。この書き込み方法では、書き込み時間（もしくは書き込みループ回数）が所定の時間（回数）内に収まるようにするために、Ｖｐｇｍの初期値を最適化する必要がある。そのためにはまず、メモリセルアレイ内から書き込み消去のできるブロック（グッド・ブロック）を見つける必要がある。なぜならこの段階では未だ不良セルのリダンダンシ置き換えがなされていないからである。
【０００７】
グッド・ブロックが見つかったら、Ｖｐｇｍの初期値を変えつつそのブロックに書き込みを行ない、最適値を決定する。
【０００８】
続いて電圧トリミング用フューズ・カットを行なう。この工程ではウェハをレーザー・ブロー装置に移し、上記Ｖｒｅｆトリミング、Ｖｐｇｍ初期値トリミングで決定したトリミング値に応じてフューズ・カットする。
【０００９】
続いて不良カラム・ロウ検出を行なう。ここでは、リダンダシン置き換えのためにメモリセルアレイに数通りのデータパターンを書き込み、不良カラム・ロウを検出する。
【００１０】
次にリダンダシン用フューズ・カットを行なう。ここでは、ウェハを再度レーザー・ブロー装置に移し、リダンダンシ置き換えのフューズ・カットをする。
【００１１】
なお、このフローチャートにおいて、不良カラム・ロウ検出の前に電圧トリミング用のフューズ・カットを行なうのは、Ｖｐｇｍ等の内部生成電圧がずれた状態で不良カラム・ロウ検出を行なうと不良が見つけられない可能性があるためである。
【００１２】
【発明が解決しようとする課題】
上記のようなウェハ・テスト工程のテスト時間は、チップのコストに反映される。したがってチップコストを削減するには、必要なウェハ・テストを行ないつつテスト時間を極力短縮することが必要である。
【００１３】
上述したウェハ・テストの工程では、テスト時間を長くする要因が２つある。１つは、フューズ・カット工程の存在自体にある。レーザー・ブローによりフューズ・カットを行なうためには、ウェハをテスタから取り出してレーザー・ブロー装置に移す必要があり、ここで時間のオーバーヘッドが生じる。上記ウェハ・テスト工程では特に、フューズ・カットを２回に分けて行なう必要があるためオーバーヘッドがより顕著なものとなっている。
【００１４】
第２の要因は、テスタの演算時間にある。テスト時間短縮のため、ウェハ・テスト工程では１００個程度のチップに対し同時にコマンドを与え、なおかつ出力を同時に測定できるようなテスタが用いられる。しかし、こうしたテスタでも、モニタした電圧からトリミング値を算出する演算や、読み出したデータパターンから不良カラム・ロウを検出する演算を、完全に並列に行なうことはできない。並列処理のできるチップ数は、高々１０個程度である。したがって１００チップ分のデータを同時に取得できたとしても、そのデータに対する演算処理は１０回に分割して行なわねばならず、ここで時間のオーバーヘッドが生じる。
【００１５】
上記２つの要因のうち、フューズ・カット工程分の時間を削減するための方法が、本出願人による特願平１１−３５１３９６号の出願に係る発明で述べられている。その概要は以下の通りである。
【００１６】
不揮発性半導体メモリではメモリセルが不揮発に情報を記憶できるので、電圧のトリミング値やリダンダンシの情報をメモリセルアレイ内に記憶させれば、フューズ並びにフューズ・カット工程をなくすことができる。不揮発性半導体メモリが通常の動作状態にあるときは先のトリミング値やリダンダンシ情報が所定のレジスタに格納されている必要があるが、その格納動作、すなわちメモリセルアレイ内から情報を取り出してレジスタに格納するという動作は、不揮発性半導体メモリに電源を投入した時点で行なえば良い。
【００１７】
この発明は上記のような事情を考慮してなされたものであり、その目的は、電圧のトリミング値やリダンダンシの情報を不揮発性のメモリセルに記憶させ、その情報をメモリセルアレイ内から取り出してレジスタに格納することにより、フューズ並びにフューズ・カット工程をなくすことができ、さらに外部のテスタを使用せずにテストを行なうことによりテスト時間の短縮を図ることである。
【００１８】
より具体的には、電圧のトリミング値やリダンダンシの情報をメモリセルアレイ内に記憶させるような不揮発性半導体メモリにおいて、電圧のトリミング値やリダンダンシ決定に要するテスト時間を削減することを目的とする。さらに願わくは、不揮発性半導体メモリ以外の半導体製品にも適用可能な、簡便でかつ普遍性・汎用性のあるテスト方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
この発明の不揮発性半導体メモリ及びそのテスト方法では、ウェハ・テスト工程においてテスタのＣＰＵやメモリを一切使用しない自動テスト方式を採用する。自動テスト方式の採用によるチップ内の回路増は最小限に抑える。そのために、ウェハ・テスト工程のフローを最適化する。
【００２１】
この発明の不揮発性半導体メモリのテスト方法は、不揮発性メモリセルからなるメモリセルアレイ、及びレジスタに格納されたデータに基づいて動作もしくは機能が変化する内部回路を有し、半導体チップ上に集積された不揮発性半導体メモリにおいて、第１のコマンド入力により起動され、パス、フェイルいずれかの結果を出力するような自己判定テストを上記内部回路に対して行なわせる第１の操作と、上記自己判定テストにおけるパスもしくはフェイルの結果に応じて異なった制御を上記レジスタに対して実施する第２のコマンド入力により起動される第２の操作とを交互に所定の回数繰り返して行うことにより、上記レジスタに各半導体チップ毎の特性を反映したデータを設定し、上記レジスタのデータを上記メモリセルアレイ内に書き込むことを特徴とする。
【００３０】
この発明の不揮発性半導体メモリは、不揮発性メモリセルからなるメモリセルアレイ、及びレジスタに格納されたデータに基づいて動作もしくは機能が変化する内部回路を有する不揮発性半導体メモリにおいて、第１のコマンド入力により起動され、パス、フェイルいずれかの結果を出力するような自己判定テストを上記内部回路に対して行なわせる第１の操作と、上記自己判定テストにおけるパスもしくはフェイルの結果に応じて異なった制御を上記レジスタに対して実施する第２のコマンド入力により起動される第２の操作とを交互に所定の回数繰り返して行う制御回路を具備し、上記レジスタに各半導体装置毎の特性を反映したデータを設定し、上記レジスタのデータを上記メモリセルアレイ内に書き込むことを特徴とする。
【００３４】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態を詳細に説明する。
【００３５】
図１はこの発明に係るＮＡＮＤ型フラッシュメモリの概略的な構成を示すブロック図、図２は図１のメモリのメモリセルアレイの一部の構成を示す回路図であり、さらに図３は図１のメモリのウェハ・テスト工程のフローチャートである。
【００３６】
図１において、メモリセルアレイ（Ｍｅｍｏｒｙ Ｃｅｌｌ Ａｒｒａｙ）１１は、電気的書き替えが可能な不揮発性メモリセルがカラム、ロウ方向にマトリクス状に配列して構成されている。上記各不揮発性メモリセルは、コントロールゲートとフローティングゲートとが積層されたスタックトゲート型のＭＯＳトランジスタ構造を有している。
【００３７】
ここで、メモリセルアレイ１１は、他とは絶縁分離されたウェル領域上に形成されており、メモリセルアレイ１１内のメモリセルのデータを消去する際は、消去動作を複数ステップに分けて各ステップ毎に上記ウェル領域に与える消去電圧を初期電圧から一定電圧ずつ上げてゆくような消去方法が採られる。
【００３８】
また、メモリセルアレイ１１には、不良セルを置き換えるためのリダンダシ（冗長）カラムが設けられている。さらに、メモリセルアレイ１１には、初期設定データを格納するための初期設定データ領域が設定されている。
【００３９】
上記メモリセルアレイ１１には、互いに交差するようにそれぞれ複数本のワード線ＷＬ及びビット線ＢＬが設けられており、複数本のワード線はロウデコーダ（Ｒｏｗ Ｄｅｃｏｄｅｒ）１２のデコード出力によって選択的に駆動される。データの読み出し時に、メモリセルアレイ１１内のメモリセルから読み出された信号はビット線ＢＬを介してページバッファ（Ｐａｇｅ Ｂｕｆｆｅｒ）１３に供給され、ここでセンスされる。ページバッファ１３でセンスされたデータは、カラムゲート回路（Ｃｏｌｕｍｎ Ｇａｔｅ）１４によってカラム単位で選択されてＩ／Ｏバス（Ｉ／Ｏ Ｂｕｓ）１５に供給され、さらにＩ／Ｏバッファ（I／Ｏ Ｂｕｆｆｅｒ）１６から外部に出力される。データの書き込み時は、上記とは逆に外部から供給される書き込みデータがＩ／Ｏバッファ１６〜Ｉ／Ｏバス１５〜カラムゲート回路１４に供給され、さらにページバッファ１３を介してビット線ＢＬに書き込みデータに応じた電圧が供給され、選択メモリセルにデータが書き込まれる。
【００４０】
また、上記Ｉ／Ｏバッファ１６には、チップ外部から、データ書き込み時には上記書き込みデータが供給される他に、メモリセルを選択するためのアドレスやメモリの動作を制御するためのコマンドが供給される。アドレスはアドレスバッファ（Ａｄｄｒｅｓｓ Ｂｕｆｆｅｒ）１７に取り込まれ、コマンドはコマンドバッファ（Ｃｏｍｍａｎｄ Ｂｕｆｆｅｒ）１８に取り込まれる。アドレスバッファ１７に取り込まれたアドレスのうち、ロウアドレスはロウデコーダ１２に供給され、カラムアドレスはカラムゲート回路１４に供給される。
【００４１】
上記メモリセル１１に不良カラムが発生している場合に、この不良カラムに対応した不良カラムアドレスを格納するための不良カラムアドレスレジスタ（Ｂａｄ Ｃｏｌｕｍｎ Ａｄｄ． Ｒｅｇｉｓｔｅｒ）１９が設けられている。すなわち、不良カラムアドレスレジスタ１９は、リダンダンシ置き換えをすべき不良カラムのアドレスを格納するレジスタである。なお、この実施の形態におけるメモリではブロック・リダンダンシは設けないが、その代わりに不良ブロックを検出してフラグを立て、ユーザに不良ブロック・アドレスが判るようにしている。不良ブロックのフラグ情報はロウデコーダ１２内のラッチに記憶される。この不良カラムアドレスレジスタ１９は上記Ｉ／Ｏバス１５に接続されている。
【００４２】
内部電圧生成回路（Ｖｏｌｔａｇｅ Ｇｅｎｅｒａｔｏｒｓ）２０は、チップ内部で使用される各種電圧を生成するものであり、この電圧には例えばＶｒｅｆ（基準電圧）、Ｖｐｇｍ（書き込み電圧）、内部降圧電圧（Ｖｄｄ）、消去電圧（Ｖｅｒａｓｅ）、非選択セルのワード線に供給される非選択セルワード線電圧（Ｖｒｅａｄ）などがある。内部電圧生成回路２０で生成された各種電圧はロウデコーダ１２などに供給される。
【００４３】
トリミングデータレジスタ（Ｔｒｉｍ． Ｄａｔａ Ｒｅｇｉｓｔｅｒ）２１は、上記内部電圧生成回路２０で上記各種電圧を生成する際に使用される調整用データ（トリミングデータ）を格納する。
【００４４】
タイマー回路（Ｔｉｍｅｒ）２２は、チップ内部で使用される各種タイミングパルスを生成する。
【００４５】
トリミングデータレジスタ（Ｔｒｉｍ. Ｄａｔａ Ｒｅｇｉｓｔｅｒ）２３は、上記タイマー回路２２で上記各種タイミングパルスを生成する際に使用される調整用データ（トリミングデータ）を格納する。上記トリミングデータレジスタ２１、２３は、従来技術におけるフューズの役割をする。すなわち、電源投入時に、メモリセルアレイ１１内の後述する初期設定データ領域からレジスタに格納すべきデータが読み出され、１／Ｏバス１５を介して各レジスタ２１、２３に順次格納される。
【００４６】
Ｉ／Ｏ制御回路（Ｉ／Ｏ Ｃｏｎｔｒｏｌ）２４は、外部から供給されるチップイネーブル信号／ＣＥ、リードイネーブル信号／ＲＥ、ライトイネーブル信号／ＷＥなどの各種制御信号を取り込む。Ｉ／Ｏ制御回路２４に取り込まれた制御信号及び上記コマンドバッファ１８に取り込まれたコマンドは制御回路（Ｃｏｎｔｒｏｌ Ｌｏｇｉｃ）２５に供給される。
【００４７】
上記制御回路２５は、Ｉ／Ｏ制御回路２４からの制御信号及びコマンドをデコードした結果に基づいてチップ内部の各回路の動作を制御する。この制御回路２５内には制御用のデータを格納するための各種レジスタが設けられている。また、制御回路２５は外部回路に対して、チップがアクセス可能である否かの状態を示すレディー／ビジー信号（Ｒ／Ｂｎ）を出力する機能を有している。
【００４８】
図２に示すメモリセルアレイ１１では、例えば１６個のメモリセルが直列接続されてＮＡＮＤセルユニットを構成している。ワード線ＷＬ（ＷＬ０〜ＷＬ１５）が共通に接続された複数のＮＡＮＤセルユニットは、データ消去の最小単位となるセルブロックを構成しており、複数のセルブロックＢ０、Ｂ１、…、Ｂｎがビット線ＢＬを共通にして配置されている。
【００４９】
このようなメモリセルアレイ１１において、例えばセルブロックＢｎが初期設定データを格納するための初期設定データ領域として使用される。この初期設定データ領域は、ビット線ＢＬ及びワード線ＷＬの選択駆動により、データの書き込み、消去及び読み出しが可能ではあるが、メモリの通常の動作においては外部からはアクセスされない。従って、データの一括消去あるいはブロック単位の消去の際にも、この初期設定データ領域内のデータは消去されない。
【００５０】
次に、上記のような構成のメモリのウェハ・テスト時における各工程の動作を、図３のフローチャートを参照して説明する。
【００５１】
ウェハ・テストは以下の工程からなる。
【００５２】
（１）ＤＣテスト（ＤＣ Ｔｅｓｔ）
（２）デフォルト・リセット（Ｄｅｆａｕｌｔ Ｒｅｓｅｔ）
（３）タイマー及び電圧トリミング（Ｔｉｍｅｒ ＆ Ｖｏｌｔａｇｅ Ｔｒｉｍｍｉｎｇ）
（４）不良カラム検出及び置き換え（Ｂａｄ Ｃｏｌ． Ｄｅｔｅｃｔｉｏｎ ＆ Ｒｅｐａｉｒ）
（５）正常なメモリブロックのサーチ（Ｇｏｏｄ Ｂｌｏｃｋ Ｓｅｒｃｈ）
（６）Ｖｐｇｍ初期値トリミング（Ｖｐｇｍ Ｉｎｉｔｉａｌ Ｖａｌｕｅ Ｔｌｉｍｍｉｎｇ）
（７）不良メモリブロック検出（Ｂａｄ Ｂｌｏｃｋ Ｄｅｔｅｃｔｉｏｎ）
（８）オプション・セット（Ｏｐｔｉｏｎ Ｓｅｔ）
（９）ＲＯＭフューズ・プログラム（ＲＯＭ−Ｆｕｓｅ Ｐｒｏｇｒａｍ）
（１０）パワーオフ、オン時のレジスタ状態の検証（Ｐｏｗｅｒ Ｏｆｆ，Ｏｎ Ｖｅｒｉｆｉｃａｔｉｏｎ ｏｆ Ｒｅｇｉｓｔｅｒ Ｓｔａｔｅ）
このようなウェハ・テストのうち、（２）のデフォルト・リセットから（９）のＲＯＭフューズ・プログラムまでの工程は、電源を投入した後に電源を切ることなく続けて行われる。
【００５３】
次に各項目について説明する。
【００５４】
（１）ＤＣテスト
まず、従来技術の場合と同じＤＣテストを行なう。この部分は自動テスト化できないが、トータルのテスト時間に占める割合は小さいので、テスト時間への影響は少ない。
【００５５】
（２）デフォルト・リセット
ＤＣテストの後に全レジスタをデフォルト（初期）状態にセットする。トリミングデータレジスタ２１、２３に対しては、各レジスタの中身がデフォルトのトリミング値となるようリセットする。一方、不良カラムアドレスレジスタ１９と前記不良ブロック・フラグに関しては、不良カラムおよび不良ブロックがない状態にリセットする。
【００５６】
（３）タイマー及び電圧トリミング
この工程では、タイマー回路２２で生成するパルス信号のパルス幅のトリミング及び内部電圧生成回路２０で生成する電圧の値のトリミングを行なう。ここでトリミングする電圧は、基準電圧Ｖｒｅｆ、内部降圧電圧Ｖｄｄ並びに非選択セルワード線電圧Ｖｒｅａｄの３つである。
【００５７】
以下各項目毎にテスト方法を説明する。
【００５８】
［タイマー・トリミング（Ｔｉｍｅｒ Ｔｒｉｍｍｉｎｇ）］
図４は、図１中のタイマー回路２２、トリミングデータレジスタ２３及びこれらの回路に関係する制御回路２５内の回路の具体的構成を示している。
【００５９】
タイマー回路２２は、タイマー信号生成回路２２Ａと基準クロック生成回路２２Ｂとから構成される。
【００６０】
タイマー信号生成回路２２Ａは、基準クロック生成回路２２Ｂにより生成された基本クロックＰＵＬＳＥから、図５のタイミングチャートに示すようにパルスＴＭＣＬＫを生成する。ここで、上記パルスＴＭＩＮＴは基本クロックの整数倍に相当するパルスであり、タイマーリセット信号ＴＭＲＳＴをトリガとして生成される。パルスＴＭＣＬＫは、パルスＴＭＩＮＴが“Ｈ”となってからＴＩＮＴの時間だけ経過してから“Ｈ”となる。時間ＴＩＮＴとパルスＴＭＣＬＫのパルス幅（１００ｎｓ）は基準クロックから生成されるため、基準クロックのばらつきに応じて増減する。
【００６１】
タイマー信号生成回路２２Ａで生成されたパルスＴＭＣＬＫは、チップのパッド（Ｐａｄ）３１に供給される、所望するパルス幅Ｔｅｘｔを有するパルスＴＭＥＸＴと共にＡＮＤゲート３２に供給される。
【００６２】
上記ＡＮＤゲート３２の出力はセット・リセット型のフリップフロップ３３のセット端子に供給される。またフリップフロップ３３のリセット端子にはタイマーリセット信号ＴＭＲＳＴが供給される。このフリップフロップ３３の出力は、フラグＦＬＡＧとしてトリミングデータレジスタ制御回路（Ｃｏｎｔｒｏｌ）３４に供給される。この制御回路３４は、上記フラグＦＲＡＧの状態に応じて、前記トリミングデータレジスタ２３に対してインクリメント信号ｉｎｃまたはリセット信号ｒｓｔを供給する。
【００６３】
上記基準クロック生成回路２２Ｂの一具体例を図６の回路図に示す。ここで、２つの基準遅延生成回路３５Ａ及び３５Ｂは同様の回路構成を有しており、差動増幅器４１、２つのＮチャネルＭＯＳトランジスタ４２、４３、トリミング信号に応じて両端子間の抵抗値が変化する可変抵抗回路Ｒ、ＰチャネルＭＯＳトランジスタ４４及びキャパシタＣとから構成され、それぞれ可変抵抗回路Ｒにおける抵抗値とキャパシタＣの容量値との積ＲＣに相当する遅延時間を生成する。
【００６４】
上記両基準遅延生成回路３５Ａ、３５Ｂの出力は、タイマーリセット信号ＴＭＲＲＳＴｎと共に、２個のＮＡＮＤ回路からなるフリップフロップ４５に供給される。このフリップフロップ４５の一方の出力は、ＡＮＤ回路４６によってタイマーリセット信号ＴＭＲＲＳＴｎと共にＡＮＤ論理が取られることにより制御信号ＤＥＮ１が生成される。この制御信号ＤＥＮ１は、一方の基準遅延生成回路３５Ｂ内のＰチャネルＭＯＳトランジスタ４４のゲートに供給される。また、上記フリップフロップ４５の他方の出力は、ＡＮＤ回路４７によってタイマーリセット信号ＴＭＲＲＳＴｎと共にＡＮＤ論理が取られることにより制御信号ＤＥＮ０が生成される。この制御信号ＤＥＮ０は、他方の基準遅延生成回路３５Ａ内のＰチャネルＭＯＳトランジスタ４４のゲートに供給されると共に、インバータ４８で反転されて基本クロックＰＵＬＳＥが生成される。
【００６５】
このような構成の基準クロック生成回路２２Ｂにおいて、基準遅延生成回路３５Ａ、３５Ｂでは、制御信号ＤＥＮ０またはＤＥＮ１が“Ｌ”になっている期間にＰチャネルＭＯＳトランジスタ４４がオンし、キャパシタＣが電源電圧によって充電されている。ここでＮチャネルＭＯＳトランジスタ４２のしきい値電圧をＶｔｈとすれば、差動増幅器４１の（−）端子の電圧はＶｔｈに設定されている。
【００６６】
次に、制御信号ＤＥＮ０またはＤＥＮ１が“Ｈ”に変わると、ＰチャネルＭＯＳトランジスタ４４がオフし、キャパシタＣの充電が行われなくなる。ここで、ＮチャネルＭＯＳトランジスタ４２、４３はカレントミラー回路を構成しており、可変抵抗回路Ｒを介してＮチャネルＭＯＳトランジスタ４２に流れる電流に比例した電流がＮチャネルＭＯＳトランジスタ４３にも流れ、キャパシタＣは今度はこの電流によって放電される。そして、キャパシタＣの端子電圧が、差動増幅器４１の（−）端子の電圧Ｖｔｈよりも低くなると、差動増幅器４１の出力が“Ｈ”から“Ｌ”に反転する。そして、制御信号ＤＥＮ０またはＤＥＮ１が“Ｌ”から“Ｈ”に反転してから、次に差動増幅器４１の出力が“Ｈ”から“Ｌ”に反転するまでの遅延時間が上記ＲＣに相当する。このような動作が２つの基準遅延生成回路３５Ａ、３５Ｂで交互に繰り返されることにより、インバータ４８からは上記遅延時間ＲＣの２倍の周期をもつ基本クロックＰＵＬＳＥが出力される。ここで、可変抵抗回路Ｒはトリミング信号の値に応じて抵抗値を変えることができるため、トリミング信号により基準遅延時間を調整することができる。なお基準クロック生成回路２２Ｂは図６のものに限られることはなく、トリミング信号により基準クロックを調整できるものであれば、他の回路構成を使用してもよい。
【００６７】
図７は、図６中の可変抵抗回路Ｒの具体的な構成例を示す回路図である。この可変抵抗回路Ｒは、デコーダ回路（Ｄｅｃｏｄｅｒ）４９と、互いに値が異なる８個の抵抗Ｒ０〜Ｒ７及びこれらの各抵抗に対してそれぞれ直列接続された８個のＮチャネルＭＯＳトランジスタＱとから構成されている。
【００６８】
上記デコーダ回路４９は、例えば３ビットのトリミング信号ＴＴＭＲ０〜ＴＴＭＲ２をデコードして、８通りのデコード信号を出力する。そして、これら８通りのデコード信号のそれぞれが上記８個のＮチャネルＭＯＳトランジスタＱのゲートに供給される。
【００６９】
このように構成された可変抵抗回路Ｒでは、３ビットのトリミング信号ＴＴＭＲ０〜ＴＴＭＲ２に基づいて８個のＮチャネルＭＯＳトランジスタＱのうちいずれか１つがオン状態されることにより、両端子間の抵抗値が８通りに変化する。
【００７０】
図８は、図４中のトリミングデータレジスタ２３の詳細な回路構成を示している。このレジスタ２３は例えば４ビットのデータを保持する。このうちの１ビットはインデクス（ＩＮＤＥＸ）ビットである。このインデクスビットはトリミングテストを行なったか否かを示す指標の役割をする。残りの３ビットＴＴＭＲ０〜ＴＴＭＲ２が正味のトリミング情報となる。
【００７１】
図８に示すように、直列接続された３個のＤ型フリップフロップ（ＤＦＦ）５０により構成されたカウンタがＴＴＭＲ０〜ＴＴＭＲ２を記憶するレジスタを兼ねている。インデクスビットはラッチ回路（ＩＮＤＥＸ ｌａｔｃｈ）５１で記憶される。各フリップフロップ５０及びラッチ回路５１のデータは、各フリップフロップ５０及びラッチ回路５１に対してそれぞれ設けられた各２個のクロックドインバータ５２、５３を介してＩ／Ｏバス１５との間で入出力される。
【００７２】
レジスタ２３のデータをメモリセルに書き込む際はＩ／Ｏバス１５を介してページバッファ１３（図１に図示）に転送し、また電源投入後にトリミングデータをメモリセルからレジスタ２３に転送する際は、ページバッファ１３からＩ／Ｏバス１５を介してレジスタ２３にデータを取り込む。
【００７３】
図９は、レジスタ２３内のデータ（ＴＴＭＲ０〜ＴＴＭＲ２及びＩＮＤＥＸ）と上記ＴＩＮＴのずれ（ΔＴｉｎｔ）との関係を示したものである。デフォルト・リセットの状態ではＩＮＤＥＸビットは“０”にされ、ＴＴＭＲ０〜ＴＴＭＲ２はＴＩＮＴのずれが０％となるような値に設定される。タイマー・トリミングのテストが開始されるとレジスタデータはまず初期状態にセットされる。このとき、ＩＮＤＥＸビットは“１”にされる。なお、初期状態ではＴＴＭＲ０〜ＴＴＭＲ２は全て“０”である。
【００７４】
次に、図４中の制御回路３４からインクリメント信号ｉｎｃが生成される度に、ＴＴＭＲ０〜ＴＴＭＲ２のデータが順次インクリメントされる。図９に示すように、ＴＩＮＴの時間はＴＴＭＲ０〜ＴＴＭＲ２がインクリメントされるに従い順次長くなるように制御される。
【００７５】
このようなレジスタ機能並びに回路構成を用いれば、次のようにタイマー回路のトリミングができる。
【００７６】
図１０はタイマー回路２２のトリミング時のシーケンス、図１１はトリミング時のタイミングチャートを示し、図１２は図１中のＩ／Ｏバッファ１６にレジスタコントロールコマンドを供給した時の動作手順を示すフローチャートである。
【００７７】
まず、テスト開始コマンドを入力すると、レジスタ２３が初期状態にセットされ、タイマー回路２２のテストが可能な状態になる。次に、図４に示されたパッド３１に狙い目の幅Ｔｅｘｔを持つパルスＴＭＥＸＴを入力する。これにより、ＴＭＥＸＴをトリガとしてＴＭＲＳＴ、ＴＭＩＮＴ、ＴＭＣＬＫのパルスが立つ。ここで、図１１（ａ）に示すように、ＴＭＥＸＴが“Ｈ”の期間中にパルスＴＭＣＬＫが立つと、ＦＬＡＧが“Ｈ”となり、図１１（ｂ）に示すように、ＴＭＥＸＴが“Ｌ”の期間中にパルスＴＭＣＬＫが立つと、フラグＦＬＡＧは“Ｌ”となる。
【００７８】
次に、レジスタコントロールコマンドを入力する。このコマンドを入力すると、ＦＬＡＧが“Ｈ”の場合に制御回路３４はインクリメント信号ｉｎｃを生成し、ＦＬＡＧが“Ｌ”であればインクリメント信号ｉｎｃを生成しない。なお、レジスタコントロールコマンドの形態としては、通常のコマンド入力であってもよいし、／ＷＥ信号のトグルのような形態であってもよい。
【００７９】
図１０のシーケンスに従ってテストをすると、Ｔｉｎｔ＜Ｔｅｘｔである間はレジスタデータが順次インクリメントされ、タイマー時間が順次長くなり、Ｔｉｎｔ＞Ｔｅｘｔとなった段階でインクリメントされなくなる。従って、テスト終了コマンドが供給されて、シーケンスが終了した時点では、レジスタデータはＴｉｎｔとＴｅｘｔがほぼ等しくなるような値にセットされていることになる。
【００８０】
なお、基本クロックのパルス幅のターゲット値は１００ｎｓであるが、ＴＩＮＴの時間はこれよりも十分長い値、例えば１００μｓとする。その理由は、ＴＩＮＴに占めるロジック遅延の影響を十分小さくするためである。
【００８１】
ここで、図１２に示したフローチャートについて簡単に説明する。
【００８２】
テストコマンドが供給されると（Ｃｏｍｍａｎｄ ｉｎｐｕｔ）、ステップＳ１においてＲ／Ｂｎ（レディー／ビジー）信号が“Ｌ”にされ（Ｒ／Ｂｎ＝“Ｌ”）、チップがビジー状態であることが外部に知らされる。次に、ステップＳ２においてフラグＦＬＡＧが“Ｈ”であるか否かが判断される（ＦＬＡＧ＝“Ｈ”？）。このとき、フラグＦＬＡＧが“Ｈ”でなければ、基本クロックのパルス幅は既にターゲット値であるため、その後、ステータス（Ｓｔａｔｕｓ）がパス（Ｐａｓｓ）状態（Ｓｔａｔｕｓ＝“Ｐａｓｓ”）にされた上でＲ／Ｂｎ信号が“Ｈ”にされてタイマー・トリミングのテスト動作が終了する。
【００８３】
一方、ステップＳ２においてフラグＦＬＡＧが“Ｈ”であると判断されると、次にステップＳ３においてトリミングデータが最大値に達しているか否かが判断される（Ｔｒｉｍ．Ｄａｔａ＝Ｍａｘ？）。ここで既に最大値に達していれば、ステップＳ４においてレジスタ２３がリセットされ（Ｒｅｇｉｓｔｅｒ Ｒｅｓｅｔ）、トリミングに失敗したとしてステータスがフェイル（Ｆａｉｌ）状態（Ｓｔａｔｕｓ＝“Ｆａｉｌ”）にされた上でＲ／Ｂｎ信号が“Ｈ”にされてタイマー・トリミングのテスト動作が終了する。
【００８４】
ステップＳ３においてトリミングデータが最大値に達していないと判断されると、次にステップＳ５においてレジスタ２３のデータがインクリメントされ（Ｉｎｃｒｅｍｅｎｔ Ｒｅｇｉｓｔｅｒ Ｄａｔａ）、ステータスがフェイル状態（Ｓｔａｔｕｓ＝“Ｆａｉｌ”）にされた上でＲ／Ｂｎ信号が“Ｈ”にされる。
【００８５】
上述したテスト手法は、次のような利点を持っている。
【００８６】
（１）テスタは各々のチップに対し共通のコマンドを入力するだけでよい。特に、テスタのＣＰＵを用いてトリミングデータを決定する演算を行なう必要がなくなる。（２）また、チップ毎の特性データを格納するメモリをテスタが持たなくても良い。
【００８７】
これらのことは、１００個程度のチップに対して完全に並列にテストができることを意味する。また高性能、高機能のテスタを用いなくてもトリミングテストができることを意味する。従って、従来のテスト方法に比べると、テスト時間の大幅な短縮とテストコストの大幅な削減を図ることができる。
【００８８】
なお、ここではタイマー回路２２のトリミングのテストについて説明したが、以下に述べるように、このテストの本質は電圧トリミングやリダンダンシ計算にも適用できる。
【００８９】
また本方式は、トリミングデータをメモリセルアレイ１１に書き込めるメモリを前提としていたが、トリミングデータをレーザーフューズに記憶させるようなメモリにも適用可能である。その場合は上記のような方法でトリミングデータを決定したのち、レジスタ２１、２３内のデータをテスタのメモリに移し、その後、そのデータに基づいてフューズ・カットを行なえばよい。この場合、上記（２）の利点は失われるが、上記（１）の利点は保たれるため、テスト時間の短縮が可能となる。
【００９０】
［電圧トリミング（Ｖｏｌｔａｇｅ Ｔｒｉｍｍｉｎｇ）］
チップ内部で使用される各電圧のトリミングも上記タイマー回路２２のトリミングの場合と同様に行なうことができる。
【００９１】
図１３は、図１中の内部電圧生成回路２０、トリミングデータレジスタ２１及びこれらの回路に関係する制御回路２５内の回路の具体的構成を示している。この場合には基準電圧Ｖｒｅｆの生成を例にして説明する。
【００９２】
内部電圧生成回路２０は、この内部電圧生成回路２０で生成される基準電圧Ｖｒｅｆもしくはチップの外部からパッド６１（Ｍｏｎｉｔｏｒ ＰＡＤ）に供給され、所望の基準電圧に相当する参照電圧を抵抗分割する直列接続された可変抵抗回路６２及び抵抗６３からなる分割回路と、バンドギャップ型定電圧生成回路（ＢＧＲ Ｃｉｒｃｕｉｔ）６４で生成されるＢＧＲ電圧Ｖｂｇｒと上記可変抵抗回路６２及び抵抗６３からなる分割回路で分割された電圧とを比較する比較器６５と、この比較器６５の出力及びテスト信号ＶＲＥＦＴＥＳＴに基づいてフラグＦＬＡＧを生成するフラグ生成回路６６と、比較器６５の出力及びテスト信号ＶＲＥＦＴＥＳＴに基づいて基準電圧Ｖｒｅｆのノードを電源電圧に接続する直列接続された２個のＰチャネルＭＯＳトランジスタからなるスイッチ回路６７と、上記フラグＦＬＡＧに基づきレジスタ２１に対してインクリメント信号ｉｎｃもしくはリセット信号ｒｓｔを供給するレジスタ制御回路（ｃｏｎｔｒｏｌ）６８とから構成されている。
【００９３】
ここで、レジスタ２１から出力されるトリミング信号は例えばＴＶＲＥＦ０〜ＴＶＲＥＦ３の４ビットであるとする。このレジスタ２１の構成はタイマー・トリミングのものと同様でよい。可変抵抗回路６２は、上記４ビットのトリミング信号ＴＶＲＥＦ０〜ＴＶＲＥＦ３に応じてその両端の抵抗が変化する。この可変抵抗回路６２は、図７に示す場合と同様に構成してもよい。ただし、この場合、前記デコーダ回路４９に対応したデコーダ回路は４ビットのトリミング信号に応じて１６通りのデコード信号を出力し、前記抵抗Ｒ０〜Ｒ７に対応する抵抗は１６個設けられ、これに伴って前記ＮチャネルＭＯＳトランジスタＱに対応するＭＯＳトランジスタも１６個設けられる。
【００９４】
図１４は、図１３に示す回路において、レジスタ２１に記憶されるデータと基準電圧Ｖｒｅｆとの対応関係を示したものであり、さらに図１５は図１３の回路のテストシーケンスを示している。
【００９５】
図１５に示すように、基準電圧Ｖｒｅｆのトリミングをする際は、まずパッド６１に参照電圧を入力する。続いてテスト開始コマンドを入力すると、図１３中のテスト信号ＶＲＥＦＴＥＳＴが“Ｈ”となり、スイッチ回路６７がオフにされ、パッド６１に入力された参照電圧が可変抵抗回路６２及び抵抗６３からなる分割回路によって分割され、チップ内部で生成されたＢＧＲ電圧Ｖｂｇｒと比較器６５で比較される。また、テスト信号ＶＲＥＦＴＥＳＴが“Ｈ”のときはフラグ生成回路６６が動作可能となり、比較器６５の比較結果がフラグＦＬＡＧに反映される。
【００９６】
ここで、レジスタデータと出力電圧（Ｖｒｅｆ）とは図１４に示すような関係にされており、出力電圧Ｖｒｅｆがそのターゲット値よりも小さい間はレジスタコントロールコマンド（図１５中のＢ）を入力する毎にレジスタデータがインクリメント（ｉｎｃ）される。そして、出力電圧Ｖｒｅｆがそのターゲット値よりも大きくなった時点でインクリメントが停止する。このようにして、タイマー・トリミングと同様、完全な並列テストで電圧のトリミングができる。
【００９７】
内部降圧電圧Ｖｄｄのトリミングも上記基準電圧Ｖｒｅｆのトリミングと同様の回路及び方法で行なうことができる。
【００９８】
なお、図１５に示すように、レジスタコントロールコマンドＢを外部から入力するのではなく、チップ内部のタイマー回路２２と制御回路とを用いて、自動的にレジスタコントロール動作を行なわせるようにしてもよい。
【００９９】
一方、非選択セルワード線電圧Ｖｒｅａｄのような昇圧電圧をトリミングする場合は、図１６に示すような構成の回路を用いる。すなわち、図１６は、図１中の内部電圧生成回路２０のうち非選択セルワード線電圧Ｖｒｅａｄの生成に関係した部分の回路を、トリミングデータレジスタ２１及びこれらの回路に関係する制御回路２５内の回路と共に示している。
【０１００】
非選択セルワード線電圧Ｖｒｅａｄは昇圧回路（Ｖｒｅａｄ Ｃｈａｒｇｅ Ｐｕｍｐ）７１で生成される。この昇圧回路７１で生成される電圧Ｖｒｅａｄもしくはチップの外部からパッド（Ｍｏｎｉｔｏｒ ＰＡＤ）７２に供給され、所望の非選択セルワード線電圧に相当する参照電圧は、直列接続された可変抵抗回路７３及び抵抗７４からなる分割回路によって抵抗分割される。上記分割された電圧ＶＭＯＮは比較器７５により基準電圧Ｖｒｅｆと比較される。この比較器７５の出力はインバータ７６によって反転され、フラグＦＬＡＧとしてレジスタ制御回路６８に供給される。このレジスタ制御回路６８は、上記フラグＦＬＡＧに基づきレジスタ２１に対してインクリメント信号ｉｎｃもしくはリセット信号ｒｓｔを供給する。
【０１０１】
いま、パッド７２に参照電圧が入力された状態でテスト開始コマンドを入力すると、ディスエーブル信号ｄｉｓａｂｌｅに基づいて昇圧回路７１が非動作状態となり、さらにイネーブル信号ｅｎａｂｌｅに基づいて比較器７５が動作状態となる。そして、パッド７２に入力された参照電圧は、可変抵抗回路７３及び抵抗７４からなる分割回路によって抵抗分割され、比較器７５で基準電圧Ｖｒｅｆと比較され、この比較結果に基づいて発生されるフラグＦＬＡＧに応じて、レジスタ制御回路６８からインクリメント信号ｉｎｃまたはリセット信号ｒｓｔがレジスタ２１に供給される。
【０１０２】
なお、図１６に示すように、パッド７２と可変抵抗回路７３との間には配線に付随した寄生抵抗Ｒｐａｄが存在している。この寄生抵抗Ｒｐａｄが大きいと、パッド７２に正しい参照電圧を入力してもトリミング後の電圧がずれてしまう。そのような場合は、Ｒｐａｄの値が影響しなくなるように、パッド７２に予め高めの参照電圧を入力すればよい。このことは、基準電圧Ｖｒｅｆ及び内部降圧電圧Ｖｄｄのトリミングの際に対応するパッドから入力する参照電圧においても有効である。
【０１０３】
図１７は、上記のように各電圧のトリミングを行なう場合の、トリミング回数とトリミング後の電圧との関係を示している。各電圧のトリミングを行なう場合、図１７に示すように各チップの初期電圧は、製造プロセスなどの条件によって所定のばらつきが発生している（Ｉｎｉｔｉａｌ Ｄｉｓｔｒｉｂｕｔｉｎｇ）。例えばチップＡ（Ｃｈｉｐ Ａ）の初期電圧がチップＢ（Ｃｈｉｐ Ｂ）に比べて高いとすると、トリミングが終了した時点ではチップＡとＢとの間には最大で１ステップ当たりのステップ電圧Ｖｓｔｅｐのばらつきが生じる（ＦｉｎａｌＤｉｓｔｒｉｂｕｔｉｎｇ）。
【０１０４】
そこで、トリミング時にパッドに入力する参照電圧としてターゲット値（Ｔａｒｇｅｔ）に対してＶｓｔｅｐ／２だけ低い電圧、つまりターゲット値−Ｖｓｔｅｐ／２の電圧を入力すれば、トリミング後の電圧はちょうどターゲット値に一致することになり、チップ間でばらつきが発生しなくなる。逆に、ターゲット値を、パッドに入力する参照電圧Ｖｐａｄに対してＶｓｔｅｐ／２だけ高い電圧、つまりＶｐａｄ＋Ｖｓｔｅｐ／２にすればよい。
【０１０５】
（４）不良カラム検出及び置き換え
従来では正常なメモリブロック（Ｇｏｏｄ Ｂｌｏｃｋ）を検出してＶｐｇｍの初期値のトリミングを行なった後に不良カラム検出を実施していた。
【０１０６】
しかし不良カラムが存在するとチップ内に正常なメモリブロックが存在しないという事態が起こり得る。なぜなら、正常なメモリブロックかどうかは書き込み消去を行なって一括検知をパスするかどうかで判定するが、不良カラムがあると一括検知で常にフェイル（Ｆａｉｌ）となるからである。
【０１０７】
そこで、この実施の形態によるメモリでは、不良カラム検出と置き換えを行なった後正常なメモリブロックの調査（Ｇｏｏｄ Ｂｌｏｃｋ Ｓｅａｒｃｈ）を行ない、Ｖｐｇｍの初期値のトリミングを実施する。
【０１０８】
Ｖｐｇｍの初期値のトリミングを行なう前に不良カラム検出と置き換えを行なうには、書き込み消去せずに不良カラムを検出する必要がある。そこで、ビット線のリークチェックやオープンチェック等を行って不良カラムを検出する。逆に言えば、このような手法で不良カラムが検出できるからこそ、不良カラム検出の工程をＶｐｇｍの初期値のトリミング工程の前に持ってくることが可能となる。
【０１０９】
具体的な不良カラム検出／置き換えの方法を以下に述べる。まず、不良カラム検出／置き換えに関する回路の構成を説明する。
【０１１０】
図１８は、図１中のメモリセルアレイ１１及びページバッファ１３の一部の概要を示している。ここで、メモリセルアレイ１１の１ページは１０２４＋３２＝１０５６バイト（Ｂｙｔｅ）からなる。データの入出力はバイト単位で行なわれるため、カラムアドレスはＡ０からＡ１０まで１１ビットある。メインの領域のカラム不良は、バイト単位でカラムリダンダンシと置き換えられる。カラムリダンダンシは１つのプレーンにつき８バイトある。また、１つのページバッファ（ＰＢ）につき２本のビット線ＢＬが割り当てられており、そのいずれに接続するかは信号線ＢＬＴＲｅ，ＢＬＴＲｏ，ＢＬＣＵｅ，ＢＬＣＵｏにより決定される。例えばＢＬＴＲｅ＝“Ｈ”、ＢＬＴＲｏ＝“Ｌ”のときは偶数番目のビット線ＢＬがページバッファＰＢに接続される。このときＢＬＣＵｅ＝“Ｌ”、ＢＬＣＵｏ＝“Ｈ”とされ、非選択のビット線ＢＬは接地（ｇｎｄ）に接続される。偶数番目のビット線と奇数番目のビット線は別々のページに属すると見なされる。
【０１１１】
図１９は、図１のメモリにおけるカラムリダンダンシに関係する回路の構成を示している。不良カラム検出及び置き換えの操作が完了した段階では、不良カラムのアドレスは不良カラムアドレスレジスタ１９に格納されている。前記アドレスバッファ１７の一部であるカラムアドレスバッファ１７Ａに入力されたカラムアドレスが不良カラムアドレスレジスタ１９内のアドレスと一致すると、メインのカラム領域が非選択とされ、リダンダンシ領域が選択される。
【０１１２】
読み出し動作の際は、選択された８個（１バイト）のページバッファＰＢのデータがバッファ回路（Ｂｕｆｆｅｒ）８１を介してＩ／Ｏバス１５に出力される。ぺ−ジバッファＰＢに書き込みデータを入力する（データロード）際はこれとは逆の経路でデータが転送される。
【０１１３】
図１９中の信号線ＬＳＥＮＬＲは一括検知動作で使用する。その際、不良カラムや未使用のカラムリダンダンシ領域の情報が一括検知動作に反映されないようにするため、これらのページバッファＰＢと信号線ＬＳＥＮＬＲとの間の信号経路を遮断する必要がある。８個のページバッファＰＢ毎に設けられたアイソレーションラッチ回路（Ｉｓｏｌａｔｉｏｎ Ｌａｔｃｈ）８２は、上記の信号経路を遮断するか否かの情報を格納するためのものである。
【０１１４】
なお、図１９において、８３はバッファ回路８１を介してＩ／Ｏバス１５に出力されるデータを判定する判定回路（Ｄｅｃｉｓｉｏｎ Ｃｉｒｃｕｉｔ）、８４は制御回路（Ｃｏｎｔｒｏｌ）、８５はレジスタカウンタ（ＲｅｇｉｓｔｅｒＣｏｕｎｔｅｒ）である。
【０１１５】
図２０は、図１９中の不良カラムアドレスレジスタ１９の１単位分の回路構成を示している。この１単位分の回路で１つの不良カラムアドレスＡ０〜Ａ１０を記憶するので、１１ビット分のラッチ回路９１が含まれている。カラムアドレスバッファ１７Ａに入力されたカラムアドレスが、不良カラムアドレスレジスタ１９に格納されているアドレスと一致しているかどうかは、１１個のラッチ回路９１毎に設けられたＥＸ−ＯＲ回路（排他的論理和回路）９２でそれぞれ判定される。ラッチ回路９３はインデクスビット（ＩＮＤＥＸ）を格納する。このインデクスビットは、他の１１個のラッチ回路９１に格納されているデータが有効かどうかを判別する指標としての役割を有する。ラッチ回路９３にデータ“１”が格納されている場合は、ラッチ回路９１内のデータが不良カラムアドレスであることを示し、データ“０”が入っている場合はラッチ回路９１内のデータに意味がないことを示す。
【０１１６】
上記ＥＸ−ＯＲ回路９２の出力はＮＯＲ回路９４に並列に入力される。このＮＯＲ回路９４の出力はＮＡＮＤ回路９５に入力され、さらにこのＮＡＮＤ回路９５には上記ラッチ回路９３の格納データが供給される。なお、９６及び９７はそれぞれデコーダであり、９８及び９９はそれぞれＮＡＮＤ回路である。なお、図２０の回路の詳細については後述する。
【０１１７】
次に、不良カラム検出及び置き換えのシーケンスについて説明する。
【０１１８】
図２１は不良カラム検出及び置き換えのシーケンスのフローチャートである。この工程は次の６つの部分からなる。
【０１１９】
（１）カラム・リダンダンシ・レジスタ・リセット（Ｃｏｌｕｍｎ．Ｒ／Ｄ Ｒｅｇｉｓｔｅｒ Ｒｅｓｅｔ）
この工程では全ての不良カラムアドレスレジスタをリセットする。また、インデクス用のラッチ回路は全て“０”とする。
【０１２０】
（２）リダンダンシ領域のカラムチェック（Ｒ／Ｄ Ａｒｅａ Ｃｏｌ．Ｃｈｅｃｋ）
メインのカラム領域の不良を検出する前に、リダンダンシ領域の不良カラムを検出し、不良のあるリダンダンシカラムが選択されないようにする。この工程は図２２に示すように４つの工程からなる。
【０１２１】
（２−１）オープン・チェック・リード（Ｏｐｅｎ Ｃｈｅｃｋ Ｒｅａｄ）
この工程ではビット線のオープン不良を検出するための読み出し（リード）を行なう。そのために全ブロックを非選択状態とし、図１８中のＢＬＣＵｅ，ＢＬＣＵｏを共に開けた状態でリードを行なう。ビット線ＢＬがメモリセルアレイ１１内で切れていればページバッファＰＢにはデータ“０”（オフ状態のセルに相当）が読み出され、切れていなければデータ“１”（オン状態のセルに相当）が読み出される。ビット線ＢＬが切れかかって高抵抗になっている状態も検出できるようにするため、読み出し時間は通常動作の読み出し時よりも短めに設定する。このリード動作は偶数番目（ｅｖｅｎ）及び奇数番目（ｏｄｄ）の全てのビット線に対し同時に行なうために、最初に偶数番目のビット線に対して読み出しを行ったら、次に奇数番目のビット線に対して読み出しを行なう。
【０１２２】
（２−２）不良リダンダンシカラムの検出（Ｂａｄ Ｒ／Ｄ Ｃｏｌ．Ｄｅｔｅｃｔ）
リダンダンシ領域のカラムのうち、オープン不良のカラムを検出して登録する。この操作のフローチャートを図２４に示す。まず、カラムリダンダンシ領域に直接アクセスできるようにするコマンドを入力する（ステップＳ１１）。これにより図２０の信号ＲＤＡＣが立ち、カラムアドレスの下位３ビットＡ０−Ａ２でカラムリダンダンシを選択できるようになる。つまり、信号ＲＤＡＣが“Ｈ”になることにより、カラムアドレスの下位３ビットＡ０−Ａ２をデコードするデコーダ９７の出力に応じてＮＡＮＤ回路９８の出力が決定され、さらにＮＡＮＤ回路９９を介してリダンダンシビット信号ＲＤＨＩＴｉが設定される。
【０１２３】
続いて、テストコマンドＴＲを入力する（ステップＳ１２）。ここで、ＴＲ０もしくはＴＲ１は、リダンダンシ領域のページバッファのデータがそれぞれオール“０”、オール“１”になっているかどうかを検出するテストコマンドである。テストコマンドＴＲ０を入力した時のページバッファのデータの期待値（ｅｘｐ−ｖａｌ）は全てオール“０”であり、テストコマンドＴＲ１を入力した時のページバッファのデータの期待値（ｅｘｐ−ｖａｌ）は全てオール“１”である。なお、図２４中のフローチャートにおいて、太い矢印は外部からのコマンド入力による遷移を表し、細い矢印はチップ内部の制御回路による自動的な遷移を表す。
【０１２４】
コマンドが入力されると、ステップＳ１３においてＲ／Ｂｎ（レディー／ビジー）信号が“Ｌ”にされ、図１９中のカラムアドレスバッファ１７Ａとレジスタカウンタ８５とがリセットされる。カラムアドレスバッファ１７Ａは、Ａ０、Ａ１、Ａ２が“０”で残りが全て“１”の状態（“０００１１…１”）となるようにリセットされる。
【０１２５】
次に、選択されたリダンダンシのページバッファのデータが図１９中のバッファ回路８１を介して判定回路８３に転送され、そのデータがオール“１”であるかどうかが判定される（ステップＳ１４）。オール“１”ではないと判定されたら、そのカラムにオープン不良があり、リダンダンシとして使えないことを意味する。
【０１２６】
この場合は、次のステップＳ１５において、カラムアドレスバッファ１７Ａのデータをレジスタカウンタ８５により選択されている不良カラムアドレスレジスタ１９内の１単位分の回路内のラッチ回路９１に格納し、その１単位分の回路内のラッチ回路９３のインデクスビット（ＩＮＤＥＸ）を“１”とする。なお、ここで格納されたアドレス（Ａ０，Ａ１，Ａ２以外が全て“１”）はメモリセル領域には実際には存在しない。従って、通常動作時はカラムアドレスバッファ１７Ａにいかなるアドレスが入力されても、このカラムリダンダンシと置き換えられることがない。
【０１２７】
一方、判定回路８３でオール“１”と判定されたら、次のステップＳ１６において、カラムアドレスバッファ１７Ａとレジスタカウンタ８５とが共にインクリメントされ、次のカラムリダンダンシを選択に行く。最後のカラムリダンダンシまで上記操作を繰り返し、ステップＳ１７において最終カラムリダンダンシに到達したことが判定されたらシーケンスが終了する。
【０１２８】
（２−３）ショート／リーク・チェック・リード（Ｓｈｏｒｔ／Ｌｅａｋ Ｃｈｅｃｋ Ｒｅａｄ）
この工程では、ビット線間のショートやリークに起因した不良を検出するためのリードを行なう。そのために全ブロックを非選択状態としてリードを行なう。マージンを持たせるためリード時間は通常動作時よりも長くする。
【０１２９】
カラムが正常ならばページバッファにデータ“０”が読み出され、ショートやリークがあるとデータ“１”が読み出される。
【０１３０】
（２−４）不良リダンダシカラムの検出（Ｂａｄ Ｒ／Ｄ ｃｏｌ．Ｄｅｔｅｃｔ）
この工程では、リダンダンシ領域のカラムのうち、ショート、リーク不良のカラムを検出して登録する。今度は正常ならばページバッファにデータ“０”が入っているはずなので（期待値ｅｘｐ−ｖａｌ．＝Ａｌｌ“０”）、ＴＲ０コマンドを入力する。シーケンスの内容は先の（２−２）と同様である。
【０１３１】
以上の操作が終了したら、ビット線のｅｖｅｎ，ｏｄｄを反転させて（２−１）〜（２−４）と同様の操作を繰り返す。ビット線のｅｖｅｎとｏｄｄは専用のアドレスにより指定できる。
【０１３２】
（３）［リダンダンシ領域のページバッファに対するデータ入出力チェック（Ｒ／Ｄ Ａｒｅａ Ｐ／Ｂ Ｄｉｎ／Ｄｏｕｔ Ｃｈｅｃｋ）］
リダンダンシ領域のページバッファに対しデータロードとデータ読み出しを行ない、ページバッファのロジック回路に不良（ｓｔｕｃｋ−ａｔ−ｆａｕｌｔ）が無いことを確かめる。具体的にはまず全ページバッファにデータ“１”をロードする。次いで図２２中の（２−２）と同様の操作を行ない不良を検出／登録する。次にデータ“１”をロードし、図２２中の（２−４）と同様の操作を行なう。
【０１３３】
ここまでの工程で、リダンダンシ領域の不良カラムは全て検出／登録されたことになる。不良と判定されたリダンダンシのレジスタにはＩＮＤＥＸに“１”が立てられている。
【０１３４】
（４）［メイン領域のカラムチェック（Ｍａｉｎ Ａｒｅａ Ｃｏｌ．Ｃｈｅｃｋ）］
次にメイン領域のカラム不良を検出し、リダンダンシ置換えをする。まずオープン不良、ショート／リーク不良の検出／置換え（Ｂａｄ Ｃｏｌｕｍｎ Ｄｅｔｅｃｔｉｏｎ ＆ Ｒｅｐａｉｒ）を行なう。このシーケンスを図２３に示す。このうちオープン不良検出リード、ショート／リーク不良検出リードの工程は図２４の場合と全く同じである。
【０１３５】
不良の検出／置換え操作のフローチャートを図２５に示す。コマンドは、期待値（ｘｘｐ−ｖａｌ．）“０”の検出をするか“１”の検出をするかに応じてＴＲ０、ＴＲ１を入力する（ステップＳ２１）。
【０１３６】
次に、ステップＳ２２において、Ｒ／Ｂｎ＝“Ｌ”とされ、図１９中のカラムアドレスバッファ１７Ａとレジスタカウンタ８５がリセットされる。カラムアドレスバッファ１７Ａはメイン領域の先頭番地が選択された状態になる。次に、ステップＳ２３において、１バイト毎にページバッファＰＢのデータを検出する（Ｂｙｔｅ ｂｙ Ｂｙｔｅ ｃｏｍｐａｒｉｓｏｎ）。ページバッファＰＢのデータが期待値と異なっていたら、ステップＳ２４において、その時点で選択されているレジスタのインデクスビット（ＩＮＤＥＸ）を見る。ＩＮＤＥＸ＝“０”であれば、ステップＳ２５において、そのレジスタに不良アドレスを格納し、ＩＮＤＥＸ＝“１”とする。
【０１３７】
ステップＳ２４において、ＩＮＤＥＸ＝“１”であれば、そのリダンダンシに不良があるかもしくはそのリダンダンシが既に使われていることを意味するので、ステップＳ２６において、レジスタカウンタ８５をインクリメントし、次にステップＳ２７において、ＩＮＤＥＸ＝”０”のレジスタを探す。最後までインクリメントしてもＩＮＤＥＸ＝“０”のレジスタがなかったら、次にステップＳ２８において、ステータス（Ｓｔａｔｕｓ）ラッチに“Ｆａｉｌ”のフラグを立てる。ステータスラッチの状態は、テスト終了後、ステータスラッチリードすることにより知ることができる。
【０１３８】
一方、ステップＳ２３において、ページバッファＰＢのデータが期待値と一致していたら、及びステップＳ２５の終了後は、ステップＳ２９において、カラムアドレスをインクリメントし、その後、ステップＳ３０において、リダンダンシ置換えが正常に終了したら（Ｆｉｎａｌ Ｃｏｌ． Ａｄｄが検出されたら）、次にステップＳ３１においてステータスラッチに“Ｐａｓｓ”のフラグを立てる。
【０１３９】
（５）［メイン領域のページバッファに対するデータ入出力チェック（ＭａｉｎＡｒｅａ Ｐ／Ｂ Ｄｉｎ／Ｄｏｕｔ Ｃｈｅｃｋ）］
次にメイン領域のページバッファのロジック回路の不良を検出する。不良の検出と置換えは図２５のフローチャートに従って行なう。
【０１４０】
（６）［アイソレーションラッチ回路のセット（Ｉｓｏｌａｔｉｏｎ Ｌａｔｃｈ Ｓｅｔ）］
リダンダンシ置換えが全て終了したら、図１９中のアイソレーションラッチ回路８２をセットする。まずコマンドを入力して、制御回路８４から出力されるアイソレーションラッチリセット信号ｉｓｏｌａｔｒｓｔを“Ｈ”にする。これにより図１９中の全てのページバッファＰＢが一括検知線ＬＳＥＮＬＲから切り離された状態になる。次に、制御回路８４から出力されるアイソレーションラッチイネーブル信号ｉｓｏｌａｔｅｎ信号を“Ｈ”にし、この状態で１ページ分のデータをロードする。選択されたカラムはアイソレーションラッチ回路８２のデータが反転するので、１ページ分アドレスをスキャンすることによりアイソレーションラッチ回路８２のセットが完了する。
【０１４１】
以上で不良カラムの検出及び置き換えの操作が完了する。なお、ここまでメモリプレーンが１つの場合について説明してきたが、プレーンが複数個ある場合にも容易に拡張することができる。
【０１４２】
次に図３のフローチャートにおける、（５）正常なメモリブロックのサーチ（Ｇｏｏｄ Ｂｌｏｃｋ Ｓｅｒｃｈ）の工程について説明する。
【０１４３】
Ｖｐｇｍの初期値を決定するための書き込み動作は、書き込み消去のできるブロックで行なう必要がある。そこで、正常なメモリブロックのサーチを行なう。
【０１４４】
この工程のシーケンスを図２６のフローチャートに示す。まず適当な初期ブロック・アドレスを入力する（Ｉｎｐｕｔ Ｉｎｉｔｉａｌ Ｂｌｏｃｋ Ａｄｄｒｅｓｓ）。初期ブロック・アドレスは先頭ブロック・アドレスでなくてもよい。次にブロック消去コマンドを入力し、このブロックを消去する（Ｂｌｏｃｋ Ｅｒａｓｅ）。
【０１４５】
消去動作に引き続いて、消去ベリファイ（一括検知で全て“１”状態になっていることをチェックする）が行なわれ、その結果を図１の中の制御回路２５などに設けられている第１のステータスレジスタに格納する。
【０１４６】
次に、マニュアルプログラム（Ｍａｎｕａｌ Ｐｒｏｇｒａｍ）コマンドを入力し、選択されているページに対し全て“０”書き込みを行なう。このマニュアルプログラムでは書き込みループ回数を１回とし、Ｖｐｇｍは最大値もしくはそれに近い値にする。プログラム後はベリファイ動作を行ない、その結果を同じく制御回路２５などに設けられている第２のステータスレジスタに格納する（Ｍａｎｕａｌ Ａｌｌ “０” Ｐｒｏｇｒａｍ（Ｖｐｇｍ ｆｉｘ））。
【０１４７】
続いて、アドレスレジスタコントロールコマンドを入力する（Ｉｎｐｕｔ Ａｄｄｒｅｓｓｅ Ｒｅｇｉｓｔｅｒ Ｃｉｎｔｒｏｌ Ｃｏｍｍａｎｄ）。これにより、上記第１、第２のステータスレジスタの内容のいずれか１つもしくは両方がフェイル（Ｆａｉ１）であればブロック・アドレスがインクリメントされる。両方のステータスレジスタの内容がパス（Ｐａｓｓ）であればそのアドレスに留まる。
【０１４８】
なお、上記のように第１、第２のステータスレジスタのステータス状態を見る代わりに、パス／フェイル結果を累積して記憶するような１つのステータスレジスタを用いて上記操作を行ってもよい。すなわち、直前の消去もしくは書き込みベリファイの結果がパスであればレジスタのデータを変えず、フェイルであればレジスタの状態を強制的に第１の信号状態にするようなステータスレジスタを設け、このレジスタデータがフェイルである場合にブロック・アドレスをインクリメントさせるようにする。最初にこのステータスレジスタをパス状態にしておいてから、消去・書き込みを行なえば、消去もしくは書き込みのいずれかがフェイルのとき、このレジスタはフェイル状態になる。従って、１つのステータスレジスタにより上記と同様の機能を実現することができる。
【０１４９】
ブロック消去からアドレスレジスタコントロールコマンド入力までのシーケンスを、所定の回数繰り返す。この結果、シーケンスが終了した時点ではブロック・アドレスのバッファに各々のチップの正常なメモリブロック（Ｇｏｏｄ Ｂｌｏｃｋ）のアドレスが入っていることになる。この操作はタイマー・トリミングや電圧トリミングの場合と同様、完全並列動作が可能である。アドレスレジスタコントロールコマンドの役割は、タイマー・トリミングや電圧トリミングにおけるレジスタコントロールコマンドの役割に相当している。
【０１５０】
次に図３のフローチャートにおける、（６）Ｖｐｇｍ初期値トリミング（Ｖｐｇｍ Ｉｎｉｔｉａｌ Ｖａｌｕｅ Ｔｌｉｍｍｉｎｇ）の工程を説明する。
【０１５１】
図２７は、このＶｐｇｍ初期値トリミングのシーケンスを示すフローチャートである。
【０１５２】
最初に、Ｖｐｇｍの初期値を格納するレジスタをリセットする（Ｖｐｇｍ ｉｎｉ Ｒｅｇｉｓｔｅｒ Ｒｅｓｅｔ）。このレジスタは、図８に示すレジスタと同様にカウンタの機能を有しており、制御回路からインクリメント信号が発せられるとレジスタ内のデータをインクリメントする。
【０１５３】
次に、所望のプログラムループ数を入力し、所定のレジスタに格納する（Ｐｒｏｇｒａｍ Ｌｏｏｐ # Ｉｎｐｕｔ）。この状態で自動プログラム（Ａｕｔｏ Ｐｒｏｇｒａｍ）を実行すると、入力されたループ回数分Ｖｐｇｍがステップアップされる。プログラム後のパス／フェイル（Ｐａｓｓ／Ｆａｉｌ）情報は前記第２のステータスレジスタに格納する。
【０１５４】
この段階でレジスタコントロールコマンドを入力すると（Ｉｎｐｕｔ Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌ Ｃｏｍｍａｎｄ）、プログラムステータスがフェイル（Ｆａｉｌ）であればＶｐｇｍの初期値のレジスタ値がインクリメントされ、パス（Ｐａｓｓ）であればそのレジスタ状態が保持される。従って、この自動プログラムとレジスタコントロールの組を所定回数分繰り返した後は、Ｖｐｇｍの初期値のレジスタに所望のプログラムループ数で書き込みが終了するようなＶｐｇｍの初期値が入力されていることになる。
【０１５５】
図２８は、上記のシーケンスで書き込み電圧Ｖｐｇｍがどのように変化していくかを示したものである。ここでは、プログラムループ数は５回に設定されている。第１回目の書き込みシーケンス（Ｓｅｑｕｅｎｃｅ）ではＶｐｇｍの初期値は最小の値に設定されている。ここからＶｐｇｍの値が４回ステップアップ（Ｓｔｅｐ Ｕｐ）し、その後ステータスが判定される。ステータスがフェイル（Ｓｔａｔｕｓ Ｆａｉｌ）の間はＶｐｇｍの初期値がインクリメントされ続け、ステータスがパス（Ｓｔａｔｕｓ Ｐａｓｓ）となったらＶｐｇｍの初期値はその状態を保つ。従って、所定回数このシーケンスを繰り返した後は、Ｖｐｇｍの初期値がそのチップに応じた最適値に設定されていることになる。
【０１５６】
なお、プログラム時は非選択ワード線電圧Ｖｐａｓｓもステップアップする。このＶｐａｓｓの初期値は、Ｖｐｇｍの初期値に連動して変わるよう設定しておけばよい。
【０１５７】
またここでは、Ｖｐｇｍの初期値の最適化の方法のみを説明したが、必要であれば消去電圧Ｖｅｒａｓｅの初期値も同様の方法で最適化できる。
【０１５８】
次に図３のフローチャートにおける、（７）不良メモリブロック検出（ＢａｄＢｌｏｃｋ Ｄｅｔｅｃｔｉｏｎ） Ｂａｄ Ｂｌｏｃｋ Ｄｅｔｅｃｔｉｏｎ）の工程を説明する。
【０１５９】
ＮＡＮＤ型フラッシュメモリではブロック不良に対してはフラグＦｌａｇ（Ｂａｄ Ｂｌｏｃｋ Ｆｌａｇ）を立て、リダンダンシ置き換えは行なわない。以下では、不良ブロックを検出してフラグＦｌａｇを立てるシーケンスについて説明する。
【０１６０】
図２９は、図１におけるブロック不良検知系に関係した回路構成を示す。
【０１６１】
図２９において、１０１は不良ブロック数カウンタ（Ｂａｄ Ｂｌｏｃｋ #Ｃｏｕｎｔｅｒ）、１７Ｂは前記アドレスバッファ１７の一部を構成するロウアドレスバッファ、１０２は上記ロウアドレスバッファ１７Ｂの出力をデコードするブロックアドレス・プリデコーダ（Ｂｌｋ Ａｄｄｒｅｓｓ ＰｒｅＤｅｃｏｄｅｒ）、ＰＢＵＳＢは配線、１０３はこの配線の信号を検出する制御回路であり、この制御回路１０３の出力及びＩ／Ｏバス１５を経由したカラムゲート回路１４の出力が上記不良ブロック数カウンタ１０１及びロウアドレスバッファ１７Ｂに供給される。
【０１６２】
ここで、前記ロウデコーダ１２にはメモリセルアレイ１１内のメモリブロックに対応した数の部分デコーダ回路１０４が設けられている。上記各部分デコーダ回路１０４はそれぞれ、上記ブロックアドレス・プリデコーダ１０２の出力をデコードするデコード回路（Ｄｅｃ．）１０５と、このデコード回路１０５の出力をレベル変換して対応するメモリセルブロックに供給するレベルシフト回路（Ｌ／Ｓ）１０６と、不良ブロックフラグレジスタ（Ｂａｄ Ｂｌｏｃｋ ＦｌａｇＲｅｇｉｓｔｅｒ）１０７と、この不良ブロックフラグレジスタ１０７を上記デコード回路１０５の出力及びフラグレジスタセット信号ＦＲＳＥＴに基づいてセットするための直列接続された２個のＮチャネルＭＯＳトランジスタからなるセット回路１０８と、不良ブロックフラグレジスタ１０７の内容を上記デコード回路１０５の出力及びレジスタセンス信号ＢＬＫＳＥＮＳに基づいて上記配線ＰＢＵＳＢに読み出すための直列接続された３個のＮチャネルＭＯＳトランジスタからなる読み出し回路１０９からなる。
【０１６３】
また、図３０は不良ブロック検出（Ｂａｄ Ｂｌｏｃｋ Ｄｅｔｅｃｔｉｏｎ）のシーケンスである。なお、図３０において、オール“１”読みチェック（Ｒｅａｄ Ａｌｌ“１”Ｃｈｅｃｋ）は全てのメモリセルから“１”データを読み出してチェックし、チェッカーパターン（Ｃｈｅｃｋｅｒ Ｐａｔｔｅｒｎ）読みチェック（Ｒｅａｄ“Ｃ”Ｃｈｅｃｋ）は“１”データと“０”データが格子状に配列されたデータを読み出してチェックし、さらに反転チェッカーパターン読みチェック（Ｒｅａｄ“／Ｃ”Ｃｈｅｃｋ）は“１”データと“０”データがチェッカーパターンに対して相補関係にあるチェッカーパターンを読み出してチェックすることを意味する。
【０１６４】
なお、この検出テストを行なう段階ではすでにカラムリダンダンシは置き換え済みであり、また書き込み消去電圧の最適化も完了している。従って、この時点で読み出しデータに不良があったら、それはブロック不良と見なす。この場合、たとえ単体セルに起因した不良であってもブロック不良と見なす。
【０１６５】
以下、シーケンスの動作を順に説明する。
【０１６６】
（１）不良ブロックフラグレジスタのリセット（Ｂａｄ Ｂｌｏｃｋ ＦｌａｇＲｅｓｅｔ）
全ての不良ブロックフラグレジスタ１０７をリセットする。
【０１６７】
（２）チップ消去（Ｃｈｉｐ Ｅｒａｓｅ）
ここでは全セルのデータを消去する。このチップ消去動作はブロック消去を全ブロック分繰り返すことにより行なう。
【０１６８】
（３）“１”データの読み出しチェック（Ｒｅａｄ Ａｌｌ“１” Ｃｈｅｃｋ）
セルデータが消去状態（“１”）であることをチェックする。まず先頭ブロックのアドレスを指定し、図３１の手順で検出する。先頭ページを読み、一括検知動作を行なう。一括検知でＡｌｌ“１”でないと判定されたらステータスレジスタにフェイル（Ｆａｉｌ）のフラグが立てられる。ついでフラグセットコマンド（Ｆｌａｇ Ｓｅｔ Ｃｏｍｍａｎｄ）を入力する。これによりステータスがフェイルであれば、該当ブロックに対応した不良ブロックフラグレジスタ１０７にフラグが立てられる。このフラグは図２９中の信号ＦＲＳＥＴを“Ｈ”にすることでセットされる。この操作を偶数ページ（Ｅｖｅｎ Ｐａｇｅ）及び奇数ページ（Ｏｄｄ Ｐａｇｅ）について繰り返したのち、ページアドレス（Ｐａｇｅ Ａｄｄｒｅｓｓ）をインクリメントさせる。セルアレイの最後のページまで達したら終了する。
【０１６９】
（４）物理チェッカーパターンプログラム（Ｐｈｙｓ. “Ｃ” Ｐｒｏｇｒａｍ）
全メモリセルに対して物理チェッカーパターンを書き込む。
【０１７０】
（５）物理チェッカーパターンの読み出しチェック（Ｒｅａｄ Ａｌｌ“Ｃ”Ｃｈｅｃｋ）
図３２に示した手順に従ってチェッカーパターンを読み、不良が検出されたらそのブロックに対応した不良ブロックフラグレジスタ１０７にフラグを立てる。この操作は読み出しパターンが異なる以外は上記（３）の場合と同じである。なお、物理チェッカーパターンでは偶数番目（Ｅｖｅｎ）及び奇数番目（Ｏｄｄ）のビット線に交互に“１”、“０”のデータが書かれるので、例えば偶数番目のページ（Ｅｖｅｎ Ｐａｇｅ）を読み出すときは全てが“１”か“０”かのデータが読み出されることになる。従って、一括検知動作を活用してチェッカーパターンの検証を行なうことができる。
【０１７１】
（６）チップ消去（Ｃｈｉｐ Ｅｒａｓｅ）
先の（２）の場合と同様に全セルのデータを消去し、（４）で書いたパターンを消去する。
【０１７２】
（７）物理チェッカーパターン（“／Ｃ”）プログラム（Ｐｈｙｓ． “／Ｃ”Ｐｒｏｇｒａｍ）
全メモリセルに物理チェッカーパターン“／Ｃ”を書き込む。
【０１７３】
（８）物理チェッカーパターンの読み出しチェック（Ｒｅａｄ Ａｌｌ“／Ｃ”）
（５）の場合と同様の方法で“／Ｃ”を読み、不良が検出されたらそのブロックに対応した不良ブロックフラグレジスタ１０７にフラグを立てる。
【０１７４】
なお、不良ブロック数の上限は仕様で決まっている。そこで、不良ブロック検出（Ｂａｄ Ｂｌｏｃｋ Ｄｅｔｅｃｔｉｏｎ）のシーケンスで検出された不良の数が仕様で定められた値に収まっているかどうかを調べるため、図３３の不良ブロックのフラグ数カウント（Ｂａｄ Ｂｌｏｃｋ Ｆｌａｇ ＃ Ｃｏｕｎｔ）のシーケンスを走らせる。選択されたブロックに対応した不良ブロックフラグレジスタ１０７にフラグが立っているかどうかは、図２９中の配線ＰＢＵＳＢを制御回路１０３により予めプリチャージしておき、レジスタセンス信号ＢＬＫＳＥＮＳを“Ｈ”にして配線ＰＢＵＳＢが放電されるかどうかを制御回路１０３により検出すればよい。
【０１７５】
次に図３のフローチャートにおける、（８）オプション・セット（Ｏｐｔｉｏｎ Ｓｅｔ）の工程について説明する。
【０１７６】
これまでの操作で、メモリセルアレイ１１の初期設定データ領域に格納するデータのうち、各種トリミングやセルアレイ部の不良に関する情報は確定したことになる。初期設定データ領域にはこの他、チップのオプション（Ｏｐｔｉｏｎ）に関する情報、例えばチップを多値品として使うか２値品として使うかなどの情報が書き込まれる。こうした情報は、この時点でテスタから各チップに入力する。入力されたデータは所定のレジスタに格納される。
【０１７７】
次に図３のフローチャートにおける、（９）ＲＯＭフューズ・プログラム（ＲＯＭ−Ｆｕｓｅ Ｐｒｏｇｒａｍ）の工程について説明する。
【０１７８】
ここでは、各レジスタに格納されているデータを順次ページバッファに転送し、次いで初期設定データ領域に書き込む。書き込みが終了したら電源を一旦切り、再度電源を投入する。チップ内ではパワーオンを検知して初期設定データ領域からデータが読み出され、各レジスタに順次データが転送される。これにより各種トリミングやセルアレイ部の不良に関する情報が以降のチップ動作に反映される。必要ならば、これを検証するために各種電圧、タイマーをモニタしたり、メモリセルヘの書き込み／消去／読み出し動作を行なう。
【０１７９】
次にこの発明の第２の実施の形態について説明する。
【０１８０】
以上のテスト工程のうち、タイマー・トリミング、電圧トリミング、Ｖｐｇｍの初期値トリミング、正常なメモリブロックのサーチ，不良ブロックの検出については全て同様の構造をもったテストを行なっている。すなわち、まず第１のコマンドを入力してテストを実施し、そのパス／フェイル情報をステータスもしくはフラグとして出力する。次に第２のコマンドを入力すると、前記のパス／フェイル情報に応じて異なったアクションがなされる。この第１のコマンド、第２のコマンドの組を所定の回数だけ繰り返すことにより、チップ毎の特性に応じた情報が取得できる。
【０１８１】
この方法は複数のチップに対しコマンドを与えるだけで実施できるので、完全な並列テストが可能となり、テスト時間が短縮できる。またテスタ側のメモリが不要であり、テスタ内のＣＰＵが取得したデータに対する演算を行なう必要もないので、高性能テスタも不要となる。
【０１８２】
ただし、上述のタイマー・トリミングもしくは電圧トリミングの場合、Ｎビットのレジスタのトリミング値を決定するのに２Ｎ回のテストを繰り返す必要がある。従って、Ｎが大きい場合はテスト時間が長くなる。
【０１８３】
このような場合、次に述べる方法を採用すればテスト時間を短縮できる。
【０１８４】
図３４はＮ＝３の場合にこの方法でレジスタデータがどのように推移するかを示したものである。以下、タイマー・トリミングの場合を例にして説明する。
【０１８５】
まずレジスタを（ＴＴＭＲ２，ＴＴＭＲ１，ＴＴＭＲ０）＝（１，０，０）として、先のＴｉｎｔ、Ｔｅｘｔを比較するテストを行ない、パス（Ｔｉｎｔ＞Ｔｅｘｔ）、フェイル（Ｔｉｎｔ＜Ｔｅｘｔ）の結果に応じて第３ビット目のＴＴＭＲ２をそれぞれ“１”、“０”に確定する。
【０１８６】
次に、残り２ビットを（ＴＴＭＲ１，ＴＴＭＲ０）＝（１，０）として第２回目のテストを行ない、第２ビット目を確定する。このようにして、図３４に示すように、３回のテストで順次第３ビット目、第２ビット目、第１ビット目を確定していく。
【０１８７】
このようなテスト方法を採用すれば、Ｎビットのレジスタのトリミング値を決定するのにＮ回のテストで済み、テスト時間が短縮できる。
【０１８８】
なお、この発明は、上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。
【０１８９】
【発明の効果】
以上説明したように、この発明の半導体装置及びそのテスト方法を採用すれば、完全な並列テストが可能となり、半導体記憶装置のテスト時間を短縮させることができる。またテスタ側のメモリが不要であり、テスタ側のＣＰＵが取得したデータに対する演算を行なう必要もないので、高性能テスタも不要となり、テストコストの削減ができる。また、この発明のテスト方法は、比較的小規模の回路を導入するだけで実現できるので、このテスト方法の採用によりチップ面積が大幅に増大することはない。
【０１９０】
一般に、ウェハ・テストのシーケンスは、製品の素性に応じて最適化される。いわゆるＢＩＳＴ（Ｂｕｉｌｔ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）の場合、テスト工程が予め回路に組み込まれているので、製品の素性に応じてテストシーケンスを変更することが困難である。しかし、この発明のテスト方法では、各々のテスト項目がコマンド入力により起動されるようになっているので、フレキシビリティのあるテストシーケンスを構築できる。例えば、タイマー回路におけるばらつきが少ない場合は、タイマー・トリミングのテスト工程をシーケンスから削除すればよい。またカラム不良やブロック不良に関しては、不良アドレスを追加登録することができるので、例えばバーンイン試験を行なった後で判明した不良をも救済できる。
【０１９１】
このように、この発明の半導体装置及びテスト方法を採用すれば、テストシーケンスのフレキシビリティを保ちつつ、テストコストを削減することが可能となる。
【図面の簡単な説明】
【図１】この発明に係るＮＡＮＤ型フラッシュメモリの概略的な構成を示すブロック図。
【図２】図１のメモリのメモリセルアレイの一部の構成を示す回路図。
【図３】図１のメモリのウェハ・テスト工程のフローチャート。
【図４】図１中のタイマー回路２２、トリミングデータレジスタ２３及びこれらの回路に関係する制御回路２５内の回路の具体的構成を示す回路図。
【図５】図４の回路の動作の一例を示すタイミングチャート。
【図６】図４中の基準クロック生成回路２２Ｂの一具体例を示す回路図。
【図７】図６中の可変抵抗回路Ｒの具体的な構成例を示す回路図。
【図８】図４中のトリミングデータレジスタ２３の詳細な構成を示す回路図。
【図９】図８のレジスタ２３内のデータと時間ＴＩＮＴのずれ（ΔＴｉｎｔ）との関係を示す図。
【図１０】図４中のタイマー回路２２のトリミング時のシーケンスを示す図。
【図１１】図４中のタイマー回路２２のトリミング時のタイミングチャートを示す図。
【図１２】図１中のＩ／Ｏバッファ１６にレジスタコントロールコマンドを供給した時の動作手順を示すフローチャート。
【図１３】図１中の内部電圧生成回路２０、トリミングデータレジスタ２１及びこれらの回路に関係する制御回路２５内の回路の具体的構成を示す回路図。
【図１４】図１３に示す回路においてレジスタ２１に記憶されるデータと基準電圧Ｖｒｅｆとの対応関係を示す図。
【図１５】図１３の回路のテストシーケンスを示す図。
【図１６】図１中の内部電圧生成回路２０のうち非選択セルワード線電圧Ｖｒｅａｄの生成に関係した部分の回路をトリミングデータレジスタ２１及びこれらの回路に関係する制御回路２５内の回路と共に示す回路図。
【図１７】各電圧のトリミングを行なう場合のトリミング回数とトリミング後の電圧との関係を示す図。
【図１８】図１中のメモリセルアレイ１１及びページバッファ１３の一部の概要を示す回路図。
【図１９】図１のメモリにおけるカラムリダンダンシに関係する回路の構成を示す回路図。
【図２０】図１９中の不良カラムアドレスレジスタ１９の１単位の回路構成を示す回路図。
【図２１】図１のメモリにおける不良カラム検出及び置き換えのシーケンスのフローチャート。
【図２２】図１のメモリにおけるリダンダンシ領域のカラムチェックの工程を示すフローチャート。
【図２３】図１のメモリにおけるオープン不良、ショート／リーク不良の検出／置換えのシーケンスを示すフローチャート。
【図２４】図１のメモリにおけるリダンダンシ領域のカラムのうちオープン不良のカラムを検出して登録する操作のフローチャート。
【図２５】図１のメモリにおける不良の検出／置換え操作のフローチャート。
【図２６】図１のメモリにおける正常なメモリブロックのサーチのシーケンスを示すフローチャート。
【図２７】図１のメモリにおけるＶｐｇｍ初期値トリミングのシーケンスを示すフローチャート。
【図２８】図２７のシーケンスで書き込み電圧Ｖｐｇｍがどのように変化していくかを示す図。
【図２９】図１におけるブロック不良検知系に関係した回路の構成を示す回路図。
【図３０】図１における不良ブロック検出のシーケンスを示すフローチャート。
【図３１】不良ブロック検出の際の“１”データの読み出しチェックの手順を示すフローチャート。
【図３２】不良ブロック検出の際の物理チェッカーパターンの読み出しチェックの手順を示すフローチャート。
【図３３】不良ブロック検出の後に不良ブロックのフラグ数をカウントするシーケンスを示すフローチャート。
【図３４】この発明の第２の実施の形態に係るテスト方法を説明するための図。
【図３５】従来のウェハ・テスト工程の概略を示すフローチャート。
【符号の説明】
１１…メモリセルアレイ（Ｍｅｍｏｒｙ Ｃｅｌｌ Ａｒｒａｙ）、
１２…ロウデコーダ（Ｒｏｗ Ｄｅｃｏｄｅｒ）、
１３…ページバッファ（Ｐａｇｅ Ｂｕｆｆｅｒ）、
１４…カラムゲート回路（Ｃｏｌｕｍｎ Ｇａｔｅ）、
１５…Ｉ／Ｏバス（Ｉ／Ｏ Ｂｕｓ）、
１６…Ｉ／Ｏバッファ（I／Ｏ Ｂｕｆｆｅｒ）、
１７…アドレスバッファ（Ａｄｄｒｅｓｓ Ｂｕｆｆｅｒ）、
１７Ａ…カラムアドレスバッファ（Ｃｏｌｕｍｎ Ａｄｄｒｅｓｓ Ｂｕｆｆｅｒ）、
１７Ｂ…ロウアドレスバッファ（Ｒｏｗ Ａｄｄｒｅｓｓ Ｂｕｆｆｅｒ）、
１８…コマンドバッファ（Ｃｏｍｍａｎｄ Ｂｕｆｆｅｒ）、
１９…不良カラムアドレスレジスタ（Ｂａｄ Ｃｏｌｕｍｎ Ａｄｄｒｅｓｓ Ｒｅｇｉｓｔｅｒ）、
２０…内部電圧生成回路（Ｖｏｌｔａｇｅ Ｇｅｎｅｒａｔｏｒｓ）、
２１…トリミングデータレジスタ（Ｔｒｉｍ。 Ｄａｔａ Ｒｅｇｉｓｔｅｒ）、
２２…タイマー回路（Ｔｉｍｅｒ）、
２２Ａ…タイマー信号生成回路、
２２Ｂ…基準クロック生成回路、
２３…トリミングデータレジスタ（Ｔｒｉｍ. Ｄａｔａ Ｒｅｇｉｓｔｅｒ）、
２４…Ｉ／Ｏ制御回路（Ｉ／Ｏ Ｃｏｎｔｒｏｌ）、
２５…制御回路（Ｃｏｎｔｒｏｌ Ｌｏｇｉｃ）、
３１…パッド（Ｐａｄ）、
３２…ＡＮＤゲート、
３３…フリップフロップ、
３４…トリミングデータレジスタ制御回路（Ｃｏｎｔｒｏｌ）、
３５Ａ、３５Ｂ…基準遅延生成回路、
４１…差動増幅器、
４５…フリップフロップ、
５０…Ｄ型フリップフロップ（ＤＦＦ）、
５１…ラッチ回路（ＩＮＤＥＸ ｌａｔｃｈ）、
５２、５３…クロックドインバータ、
６１…パッド（Ｍｏｎｉｔｏｔ ＰＡＤ）、
６２…可変抵抗回路、
６４…バンドギャップ型定電圧生成回路（ＢＧＲ Ｃｉｒｃｕｉｔ）、
６５…比較器、
６６…フラグ生成回路、
６７…スイッチ回路、
６８…制御回路（ｃｏｎｔｒｏｌ）、
７１…昇圧回路（Ｖｒｅａｄ Ｃｈａｒｇｅ Ｐｕｍｐ）、
７２…パッド（Ｍｏｎｉｔｏｔ ＰＡＤ）、
７３…可変抵抗回路、
７５…比較器、
８１…バッファ回路（Ｂｕｆｆｅｒ）、
８２…アイソレーションラッチ回路（Ｉｓｏｌａｔｉｏｎ Ｌａｔｃｈ）、
８３…判定回路（Ｄｅｃｉｓｉｏｎ Ｃｉｒｃｕｉｔ）、
８４…制御回路（Ｃｏｎｔｒｏｌ）、
８５…レジスタカウンタ（Ｒｅｇｉｓｔｅｒ Ｃｏｕｎｔｅｒ）、
９１、９３…ラッチ回路、
９２…ＥＸ−ＯＲ回路（排他的論理和回路）、
１０１…不良ブロック数カウンタ（Ｂａｄ Ｂｌｏｃｋ # Ｃｏｕｎｔｅｒ）、
１０２…ブロックアドレス・プリデコーダ（Ｂｌｋ Ａｄｄｒｅｓｓ Ｂｕｆｆｅｒ）、
１０３…制御回路、
１０４…部分デコーダ回路、
１０５…デコード回路、
１０６…レベルシフト回路（Ｌ／Ｓ）、
１０７…不良ブロックフラグレジスタ（Ｂａｄ Ｂｌｏｃｋ Ｆｌａｇ Ｒｅｇｉｓｔｅｒ）、
１０８…セット回路、
１０９…読み出し回路、
Ｒ…可変抵抗回路、
ＰＢＵＳＢ…配線。
【発明の属する技術分野】
この発明は、パルス生成回路、内部電圧生成回路を有し、これらの回路で生成されるパルスのパルス幅及び内部電圧の値が調整できる半導体装置に係り、特に基準電圧、書き込み電圧、消去電圧及び読み出し電圧を内部で生成する不揮発性半導体メモリに関する。
【０００２】
【従来の技術】
不揮発性半導体メモリの１種であるＮＡＮＤ型フラッシュメモリについては、例えば「K.Imamiya et.al.”A 130-mm2 256-Mb NAND Flash with Shallow Trench Isolation Technology”，IEEE J.Solid State Circuits, Vol.34,pp.1536-1543, Nov.1999」などの文献によって発表されている。
【０００３】
このような不揮発性半導体メモリでは、ウェハ・テストの工程において、電圧トリミングと不良セルのリダンダンシ置き換えが行われる。
【０００４】
図３５は従来のウェハ・テスト工程の概略を示すフローチャートである。各工程の動作内容は下記の通りである。
【０００５】
ＤＣテストでは、コンタクト・チェック、スタンバイ電流等のＤＣチェックを行なう。Ｖｒｅｆ（基準電圧）トリミングでは、まずウェハ上の各チップのＶｒｅｆをモニタし、次いでこれらをターゲット値に補正するためにトリミング値をいくらにすればよいかを計算する。
【０００６】
次にＶｐｇｍ（書き込み電圧）初期値トリミングを行なう。ＮＡＮＤ型フラッシュメモリでは書き込み電圧Ｖｐｇｍを初期値から段階的に上げてゆくIncremental Step Pulse Programming Scheme を採用している。この方法については、例えば「K.D.Suh et.al.，”A 3.3V 32Mb NAND Flash Memory with Incremental Step Pulse Programming Scheme”，ISSCC Digest of Technical Papers, pp.128-129, Feb.1995」に記載されている。この書き込み方法では、書き込み時間（もしくは書き込みループ回数）が所定の時間（回数）内に収まるようにするために、Ｖｐｇｍの初期値を最適化する必要がある。そのためにはまず、メモリセルアレイ内から書き込み消去のできるブロック（グッド・ブロック）を見つける必要がある。なぜならこの段階では未だ不良セルのリダンダンシ置き換えがなされていないからである。
【０００７】
グッド・ブロックが見つかったら、Ｖｐｇｍの初期値を変えつつそのブロックに書き込みを行ない、最適値を決定する。
【０００８】
続いて電圧トリミング用フューズ・カットを行なう。この工程ではウェハをレーザー・ブロー装置に移し、上記Ｖｒｅｆトリミング、Ｖｐｇｍ初期値トリミングで決定したトリミング値に応じてフューズ・カットする。
【０００９】
続いて不良カラム・ロウ検出を行なう。ここでは、リダンダシン置き換えのためにメモリセルアレイに数通りのデータパターンを書き込み、不良カラム・ロウを検出する。
【００１０】
次にリダンダシン用フューズ・カットを行なう。ここでは、ウェハを再度レーザー・ブロー装置に移し、リダンダンシ置き換えのフューズ・カットをする。
【００１１】
なお、このフローチャートにおいて、不良カラム・ロウ検出の前に電圧トリミング用のフューズ・カットを行なうのは、Ｖｐｇｍ等の内部生成電圧がずれた状態で不良カラム・ロウ検出を行なうと不良が見つけられない可能性があるためである。
【００１２】
【発明が解決しようとする課題】
上記のようなウェハ・テスト工程のテスト時間は、チップのコストに反映される。したがってチップコストを削減するには、必要なウェハ・テストを行ないつつテスト時間を極力短縮することが必要である。
【００１３】
上述したウェハ・テストの工程では、テスト時間を長くする要因が２つある。１つは、フューズ・カット工程の存在自体にある。レーザー・ブローによりフューズ・カットを行なうためには、ウェハをテスタから取り出してレーザー・ブロー装置に移す必要があり、ここで時間のオーバーヘッドが生じる。上記ウェハ・テスト工程では特に、フューズ・カットを２回に分けて行なう必要があるためオーバーヘッドがより顕著なものとなっている。
【００１４】
第２の要因は、テスタの演算時間にある。テスト時間短縮のため、ウェハ・テスト工程では１００個程度のチップに対し同時にコマンドを与え、なおかつ出力を同時に測定できるようなテスタが用いられる。しかし、こうしたテスタでも、モニタした電圧からトリミング値を算出する演算や、読み出したデータパターンから不良カラム・ロウを検出する演算を、完全に並列に行なうことはできない。並列処理のできるチップ数は、高々１０個程度である。したがって１００チップ分のデータを同時に取得できたとしても、そのデータに対する演算処理は１０回に分割して行なわねばならず、ここで時間のオーバーヘッドが生じる。
【００１５】
上記２つの要因のうち、フューズ・カット工程分の時間を削減するための方法が、本出願人による特願平１１−３５１３９６号の出願に係る発明で述べられている。その概要は以下の通りである。
【００１６】
不揮発性半導体メモリではメモリセルが不揮発に情報を記憶できるので、電圧のトリミング値やリダンダンシの情報をメモリセルアレイ内に記憶させれば、フューズ並びにフューズ・カット工程をなくすことができる。不揮発性半導体メモリが通常の動作状態にあるときは先のトリミング値やリダンダンシ情報が所定のレジスタに格納されている必要があるが、その格納動作、すなわちメモリセルアレイ内から情報を取り出してレジスタに格納するという動作は、不揮発性半導体メモリに電源を投入した時点で行なえば良い。
【００１７】
この発明は上記のような事情を考慮してなされたものであり、その目的は、電圧のトリミング値やリダンダンシの情報を不揮発性のメモリセルに記憶させ、その情報をメモリセルアレイ内から取り出してレジスタに格納することにより、フューズ並びにフューズ・カット工程をなくすことができ、さらに外部のテスタを使用せずにテストを行なうことによりテスト時間の短縮を図ることである。
【００１８】
より具体的には、電圧のトリミング値やリダンダンシの情報をメモリセルアレイ内に記憶させるような不揮発性半導体メモリにおいて、電圧のトリミング値やリダンダンシ決定に要するテスト時間を削減することを目的とする。さらに願わくは、不揮発性半導体メモリ以外の半導体製品にも適用可能な、簡便でかつ普遍性・汎用性のあるテスト方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
この発明の不揮発性半導体メモリ及びそのテスト方法では、ウェハ・テスト工程においてテスタのＣＰＵやメモリを一切使用しない自動テスト方式を採用する。自動テスト方式の採用によるチップ内の回路増は最小限に抑える。そのために、ウェハ・テスト工程のフローを最適化する。
【００２１】
この発明の不揮発性半導体メモリのテスト方法は、不揮発性メモリセルからなるメモリセルアレイ、及びレジスタに格納されたデータに基づいて動作もしくは機能が変化する内部回路を有し、半導体チップ上に集積された不揮発性半導体メモリにおいて、第１のコマンド入力により起動され、パス、フェイルいずれかの結果を出力するような自己判定テストを上記内部回路に対して行なわせる第１の操作と、上記自己判定テストにおけるパスもしくはフェイルの結果に応じて異なった制御を上記レジスタに対して実施する第２のコマンド入力により起動される第２の操作とを交互に所定の回数繰り返して行うことにより、上記レジスタに各半導体チップ毎の特性を反映したデータを設定し、上記レジスタのデータを上記メモリセルアレイ内に書き込むことを特徴とする。
【００３０】
この発明の不揮発性半導体メモリは、不揮発性メモリセルからなるメモリセルアレイ、及びレジスタに格納されたデータに基づいて動作もしくは機能が変化する内部回路を有する不揮発性半導体メモリにおいて、第１のコマンド入力により起動され、パス、フェイルいずれかの結果を出力するような自己判定テストを上記内部回路に対して行なわせる第１の操作と、上記自己判定テストにおけるパスもしくはフェイルの結果に応じて異なった制御を上記レジスタに対して実施する第２のコマンド入力により起動される第２の操作とを交互に所定の回数繰り返して行う制御回路を具備し、上記レジスタに各半導体装置毎の特性を反映したデータを設定し、上記レジスタのデータを上記メモリセルアレイ内に書き込むことを特徴とする。
【００３４】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態を詳細に説明する。
【００３５】
図１はこの発明に係るＮＡＮＤ型フラッシュメモリの概略的な構成を示すブロック図、図２は図１のメモリのメモリセルアレイの一部の構成を示す回路図であり、さらに図３は図１のメモリのウェハ・テスト工程のフローチャートである。
【００３６】
図１において、メモリセルアレイ（Ｍｅｍｏｒｙ Ｃｅｌｌ Ａｒｒａｙ）１１は、電気的書き替えが可能な不揮発性メモリセルがカラム、ロウ方向にマトリクス状に配列して構成されている。上記各不揮発性メモリセルは、コントロールゲートとフローティングゲートとが積層されたスタックトゲート型のＭＯＳトランジスタ構造を有している。
【００３７】
ここで、メモリセルアレイ１１は、他とは絶縁分離されたウェル領域上に形成されており、メモリセルアレイ１１内のメモリセルのデータを消去する際は、消去動作を複数ステップに分けて各ステップ毎に上記ウェル領域に与える消去電圧を初期電圧から一定電圧ずつ上げてゆくような消去方法が採られる。
【００３８】
また、メモリセルアレイ１１には、不良セルを置き換えるためのリダンダシ（冗長）カラムが設けられている。さらに、メモリセルアレイ１１には、初期設定データを格納するための初期設定データ領域が設定されている。
【００３９】
上記メモリセルアレイ１１には、互いに交差するようにそれぞれ複数本のワード線ＷＬ及びビット線ＢＬが設けられており、複数本のワード線はロウデコーダ（Ｒｏｗ Ｄｅｃｏｄｅｒ）１２のデコード出力によって選択的に駆動される。データの読み出し時に、メモリセルアレイ１１内のメモリセルから読み出された信号はビット線ＢＬを介してページバッファ（Ｐａｇｅ Ｂｕｆｆｅｒ）１３に供給され、ここでセンスされる。ページバッファ１３でセンスされたデータは、カラムゲート回路（Ｃｏｌｕｍｎ Ｇａｔｅ）１４によってカラム単位で選択されてＩ／Ｏバス（Ｉ／Ｏ Ｂｕｓ）１５に供給され、さらにＩ／Ｏバッファ（I／Ｏ Ｂｕｆｆｅｒ）１６から外部に出力される。データの書き込み時は、上記とは逆に外部から供給される書き込みデータがＩ／Ｏバッファ１６〜Ｉ／Ｏバス１５〜カラムゲート回路１４に供給され、さらにページバッファ１３を介してビット線ＢＬに書き込みデータに応じた電圧が供給され、選択メモリセルにデータが書き込まれる。
【００４０】
また、上記Ｉ／Ｏバッファ１６には、チップ外部から、データ書き込み時には上記書き込みデータが供給される他に、メモリセルを選択するためのアドレスやメモリの動作を制御するためのコマンドが供給される。アドレスはアドレスバッファ（Ａｄｄｒｅｓｓ Ｂｕｆｆｅｒ）１７に取り込まれ、コマンドはコマンドバッファ（Ｃｏｍｍａｎｄ Ｂｕｆｆｅｒ）１８に取り込まれる。アドレスバッファ１７に取り込まれたアドレスのうち、ロウアドレスはロウデコーダ１２に供給され、カラムアドレスはカラムゲート回路１４に供給される。
【００４１】
上記メモリセル１１に不良カラムが発生している場合に、この不良カラムに対応した不良カラムアドレスを格納するための不良カラムアドレスレジスタ（Ｂａｄ Ｃｏｌｕｍｎ Ａｄｄ． Ｒｅｇｉｓｔｅｒ）１９が設けられている。すなわち、不良カラムアドレスレジスタ１９は、リダンダンシ置き換えをすべき不良カラムのアドレスを格納するレジスタである。なお、この実施の形態におけるメモリではブロック・リダンダンシは設けないが、その代わりに不良ブロックを検出してフラグを立て、ユーザに不良ブロック・アドレスが判るようにしている。不良ブロックのフラグ情報はロウデコーダ１２内のラッチに記憶される。この不良カラムアドレスレジスタ１９は上記Ｉ／Ｏバス１５に接続されている。
【００４２】
内部電圧生成回路（Ｖｏｌｔａｇｅ Ｇｅｎｅｒａｔｏｒｓ）２０は、チップ内部で使用される各種電圧を生成するものであり、この電圧には例えばＶｒｅｆ（基準電圧）、Ｖｐｇｍ（書き込み電圧）、内部降圧電圧（Ｖｄｄ）、消去電圧（Ｖｅｒａｓｅ）、非選択セルのワード線に供給される非選択セルワード線電圧（Ｖｒｅａｄ）などがある。内部電圧生成回路２０で生成された各種電圧はロウデコーダ１２などに供給される。
【００４３】
トリミングデータレジスタ（Ｔｒｉｍ． Ｄａｔａ Ｒｅｇｉｓｔｅｒ）２１は、上記内部電圧生成回路２０で上記各種電圧を生成する際に使用される調整用データ（トリミングデータ）を格納する。
【００４４】
タイマー回路（Ｔｉｍｅｒ）２２は、チップ内部で使用される各種タイミングパルスを生成する。
【００４５】
トリミングデータレジスタ（Ｔｒｉｍ. Ｄａｔａ Ｒｅｇｉｓｔｅｒ）２３は、上記タイマー回路２２で上記各種タイミングパルスを生成する際に使用される調整用データ（トリミングデータ）を格納する。上記トリミングデータレジスタ２１、２３は、従来技術におけるフューズの役割をする。すなわち、電源投入時に、メモリセルアレイ１１内の後述する初期設定データ領域からレジスタに格納すべきデータが読み出され、１／Ｏバス１５を介して各レジスタ２１、２３に順次格納される。
【００４６】
Ｉ／Ｏ制御回路（Ｉ／Ｏ Ｃｏｎｔｒｏｌ）２４は、外部から供給されるチップイネーブル信号／ＣＥ、リードイネーブル信号／ＲＥ、ライトイネーブル信号／ＷＥなどの各種制御信号を取り込む。Ｉ／Ｏ制御回路２４に取り込まれた制御信号及び上記コマンドバッファ１８に取り込まれたコマンドは制御回路（Ｃｏｎｔｒｏｌ Ｌｏｇｉｃ）２５に供給される。
【００４７】
上記制御回路２５は、Ｉ／Ｏ制御回路２４からの制御信号及びコマンドをデコードした結果に基づいてチップ内部の各回路の動作を制御する。この制御回路２５内には制御用のデータを格納するための各種レジスタが設けられている。また、制御回路２５は外部回路に対して、チップがアクセス可能である否かの状態を示すレディー／ビジー信号（Ｒ／Ｂｎ）を出力する機能を有している。
【００４８】
図２に示すメモリセルアレイ１１では、例えば１６個のメモリセルが直列接続されてＮＡＮＤセルユニットを構成している。ワード線ＷＬ（ＷＬ０〜ＷＬ１５）が共通に接続された複数のＮＡＮＤセルユニットは、データ消去の最小単位となるセルブロックを構成しており、複数のセルブロックＢ０、Ｂ１、…、Ｂｎがビット線ＢＬを共通にして配置されている。
【００４９】
このようなメモリセルアレイ１１において、例えばセルブロックＢｎが初期設定データを格納するための初期設定データ領域として使用される。この初期設定データ領域は、ビット線ＢＬ及びワード線ＷＬの選択駆動により、データの書き込み、消去及び読み出しが可能ではあるが、メモリの通常の動作においては外部からはアクセスされない。従って、データの一括消去あるいはブロック単位の消去の際にも、この初期設定データ領域内のデータは消去されない。
【００５０】
次に、上記のような構成のメモリのウェハ・テスト時における各工程の動作を、図３のフローチャートを参照して説明する。
【００５１】
ウェハ・テストは以下の工程からなる。
【００５２】
（１）ＤＣテスト（ＤＣ Ｔｅｓｔ）
（２）デフォルト・リセット（Ｄｅｆａｕｌｔ Ｒｅｓｅｔ）
（３）タイマー及び電圧トリミング（Ｔｉｍｅｒ ＆ Ｖｏｌｔａｇｅ Ｔｒｉｍｍｉｎｇ）
（４）不良カラム検出及び置き換え（Ｂａｄ Ｃｏｌ． Ｄｅｔｅｃｔｉｏｎ ＆ Ｒｅｐａｉｒ）
（５）正常なメモリブロックのサーチ（Ｇｏｏｄ Ｂｌｏｃｋ Ｓｅｒｃｈ）
（６）Ｖｐｇｍ初期値トリミング（Ｖｐｇｍ Ｉｎｉｔｉａｌ Ｖａｌｕｅ Ｔｌｉｍｍｉｎｇ）
（７）不良メモリブロック検出（Ｂａｄ Ｂｌｏｃｋ Ｄｅｔｅｃｔｉｏｎ）
（８）オプション・セット（Ｏｐｔｉｏｎ Ｓｅｔ）
（９）ＲＯＭフューズ・プログラム（ＲＯＭ−Ｆｕｓｅ Ｐｒｏｇｒａｍ）
（１０）パワーオフ、オン時のレジスタ状態の検証（Ｐｏｗｅｒ Ｏｆｆ，Ｏｎ Ｖｅｒｉｆｉｃａｔｉｏｎ ｏｆ Ｒｅｇｉｓｔｅｒ Ｓｔａｔｅ）
このようなウェハ・テストのうち、（２）のデフォルト・リセットから（９）のＲＯＭフューズ・プログラムまでの工程は、電源を投入した後に電源を切ることなく続けて行われる。
【００５３】
次に各項目について説明する。
【００５４】
（１）ＤＣテスト
まず、従来技術の場合と同じＤＣテストを行なう。この部分は自動テスト化できないが、トータルのテスト時間に占める割合は小さいので、テスト時間への影響は少ない。
【００５５】
（２）デフォルト・リセット
ＤＣテストの後に全レジスタをデフォルト（初期）状態にセットする。トリミングデータレジスタ２１、２３に対しては、各レジスタの中身がデフォルトのトリミング値となるようリセットする。一方、不良カラムアドレスレジスタ１９と前記不良ブロック・フラグに関しては、不良カラムおよび不良ブロックがない状態にリセットする。
【００５６】
（３）タイマー及び電圧トリミング
この工程では、タイマー回路２２で生成するパルス信号のパルス幅のトリミング及び内部電圧生成回路２０で生成する電圧の値のトリミングを行なう。ここでトリミングする電圧は、基準電圧Ｖｒｅｆ、内部降圧電圧Ｖｄｄ並びに非選択セルワード線電圧Ｖｒｅａｄの３つである。
【００５７】
以下各項目毎にテスト方法を説明する。
【００５８】
［タイマー・トリミング（Ｔｉｍｅｒ Ｔｒｉｍｍｉｎｇ）］
図４は、図１中のタイマー回路２２、トリミングデータレジスタ２３及びこれらの回路に関係する制御回路２５内の回路の具体的構成を示している。
【００５９】
タイマー回路２２は、タイマー信号生成回路２２Ａと基準クロック生成回路２２Ｂとから構成される。
【００６０】
タイマー信号生成回路２２Ａは、基準クロック生成回路２２Ｂにより生成された基本クロックＰＵＬＳＥから、図５のタイミングチャートに示すようにパルスＴＭＣＬＫを生成する。ここで、上記パルスＴＭＩＮＴは基本クロックの整数倍に相当するパルスであり、タイマーリセット信号ＴＭＲＳＴをトリガとして生成される。パルスＴＭＣＬＫは、パルスＴＭＩＮＴが“Ｈ”となってからＴＩＮＴの時間だけ経過してから“Ｈ”となる。時間ＴＩＮＴとパルスＴＭＣＬＫのパルス幅（１００ｎｓ）は基準クロックから生成されるため、基準クロックのばらつきに応じて増減する。
【００６１】
タイマー信号生成回路２２Ａで生成されたパルスＴＭＣＬＫは、チップのパッド（Ｐａｄ）３１に供給される、所望するパルス幅Ｔｅｘｔを有するパルスＴＭＥＸＴと共にＡＮＤゲート３２に供給される。
【００６２】
上記ＡＮＤゲート３２の出力はセット・リセット型のフリップフロップ３３のセット端子に供給される。またフリップフロップ３３のリセット端子にはタイマーリセット信号ＴＭＲＳＴが供給される。このフリップフロップ３３の出力は、フラグＦＬＡＧとしてトリミングデータレジスタ制御回路（Ｃｏｎｔｒｏｌ）３４に供給される。この制御回路３４は、上記フラグＦＲＡＧの状態に応じて、前記トリミングデータレジスタ２３に対してインクリメント信号ｉｎｃまたはリセット信号ｒｓｔを供給する。
【００６３】
上記基準クロック生成回路２２Ｂの一具体例を図６の回路図に示す。ここで、２つの基準遅延生成回路３５Ａ及び３５Ｂは同様の回路構成を有しており、差動増幅器４１、２つのＮチャネルＭＯＳトランジスタ４２、４３、トリミング信号に応じて両端子間の抵抗値が変化する可変抵抗回路Ｒ、ＰチャネルＭＯＳトランジスタ４４及びキャパシタＣとから構成され、それぞれ可変抵抗回路Ｒにおける抵抗値とキャパシタＣの容量値との積ＲＣに相当する遅延時間を生成する。
【００６４】
上記両基準遅延生成回路３５Ａ、３５Ｂの出力は、タイマーリセット信号ＴＭＲＲＳＴｎと共に、２個のＮＡＮＤ回路からなるフリップフロップ４５に供給される。このフリップフロップ４５の一方の出力は、ＡＮＤ回路４６によってタイマーリセット信号ＴＭＲＲＳＴｎと共にＡＮＤ論理が取られることにより制御信号ＤＥＮ１が生成される。この制御信号ＤＥＮ１は、一方の基準遅延生成回路３５Ｂ内のＰチャネルＭＯＳトランジスタ４４のゲートに供給される。また、上記フリップフロップ４５の他方の出力は、ＡＮＤ回路４７によってタイマーリセット信号ＴＭＲＲＳＴｎと共にＡＮＤ論理が取られることにより制御信号ＤＥＮ０が生成される。この制御信号ＤＥＮ０は、他方の基準遅延生成回路３５Ａ内のＰチャネルＭＯＳトランジスタ４４のゲートに供給されると共に、インバータ４８で反転されて基本クロックＰＵＬＳＥが生成される。
【００６５】
このような構成の基準クロック生成回路２２Ｂにおいて、基準遅延生成回路３５Ａ、３５Ｂでは、制御信号ＤＥＮ０またはＤＥＮ１が“Ｌ”になっている期間にＰチャネルＭＯＳトランジスタ４４がオンし、キャパシタＣが電源電圧によって充電されている。ここでＮチャネルＭＯＳトランジスタ４２のしきい値電圧をＶｔｈとすれば、差動増幅器４１の（−）端子の電圧はＶｔｈに設定されている。
【００６６】
次に、制御信号ＤＥＮ０またはＤＥＮ１が“Ｈ”に変わると、ＰチャネルＭＯＳトランジスタ４４がオフし、キャパシタＣの充電が行われなくなる。ここで、ＮチャネルＭＯＳトランジスタ４２、４３はカレントミラー回路を構成しており、可変抵抗回路Ｒを介してＮチャネルＭＯＳトランジスタ４２に流れる電流に比例した電流がＮチャネルＭＯＳトランジスタ４３にも流れ、キャパシタＣは今度はこの電流によって放電される。そして、キャパシタＣの端子電圧が、差動増幅器４１の（−）端子の電圧Ｖｔｈよりも低くなると、差動増幅器４１の出力が“Ｈ”から“Ｌ”に反転する。そして、制御信号ＤＥＮ０またはＤＥＮ１が“Ｌ”から“Ｈ”に反転してから、次に差動増幅器４１の出力が“Ｈ”から“Ｌ”に反転するまでの遅延時間が上記ＲＣに相当する。このような動作が２つの基準遅延生成回路３５Ａ、３５Ｂで交互に繰り返されることにより、インバータ４８からは上記遅延時間ＲＣの２倍の周期をもつ基本クロックＰＵＬＳＥが出力される。ここで、可変抵抗回路Ｒはトリミング信号の値に応じて抵抗値を変えることができるため、トリミング信号により基準遅延時間を調整することができる。なお基準クロック生成回路２２Ｂは図６のものに限られることはなく、トリミング信号により基準クロックを調整できるものであれば、他の回路構成を使用してもよい。
【００６７】
図７は、図６中の可変抵抗回路Ｒの具体的な構成例を示す回路図である。この可変抵抗回路Ｒは、デコーダ回路（Ｄｅｃｏｄｅｒ）４９と、互いに値が異なる８個の抵抗Ｒ０〜Ｒ７及びこれらの各抵抗に対してそれぞれ直列接続された８個のＮチャネルＭＯＳトランジスタＱとから構成されている。
【００６８】
上記デコーダ回路４９は、例えば３ビットのトリミング信号ＴＴＭＲ０〜ＴＴＭＲ２をデコードして、８通りのデコード信号を出力する。そして、これら８通りのデコード信号のそれぞれが上記８個のＮチャネルＭＯＳトランジスタＱのゲートに供給される。
【００６９】
このように構成された可変抵抗回路Ｒでは、３ビットのトリミング信号ＴＴＭＲ０〜ＴＴＭＲ２に基づいて８個のＮチャネルＭＯＳトランジスタＱのうちいずれか１つがオン状態されることにより、両端子間の抵抗値が８通りに変化する。
【００７０】
図８は、図４中のトリミングデータレジスタ２３の詳細な回路構成を示している。このレジスタ２３は例えば４ビットのデータを保持する。このうちの１ビットはインデクス（ＩＮＤＥＸ）ビットである。このインデクスビットはトリミングテストを行なったか否かを示す指標の役割をする。残りの３ビットＴＴＭＲ０〜ＴＴＭＲ２が正味のトリミング情報となる。
【００７１】
図８に示すように、直列接続された３個のＤ型フリップフロップ（ＤＦＦ）５０により構成されたカウンタがＴＴＭＲ０〜ＴＴＭＲ２を記憶するレジスタを兼ねている。インデクスビットはラッチ回路（ＩＮＤＥＸ ｌａｔｃｈ）５１で記憶される。各フリップフロップ５０及びラッチ回路５１のデータは、各フリップフロップ５０及びラッチ回路５１に対してそれぞれ設けられた各２個のクロックドインバータ５２、５３を介してＩ／Ｏバス１５との間で入出力される。
【００７２】
レジスタ２３のデータをメモリセルに書き込む際はＩ／Ｏバス１５を介してページバッファ１３（図１に図示）に転送し、また電源投入後にトリミングデータをメモリセルからレジスタ２３に転送する際は、ページバッファ１３からＩ／Ｏバス１５を介してレジスタ２３にデータを取り込む。
【００７３】
図９は、レジスタ２３内のデータ（ＴＴＭＲ０〜ＴＴＭＲ２及びＩＮＤＥＸ）と上記ＴＩＮＴのずれ（ΔＴｉｎｔ）との関係を示したものである。デフォルト・リセットの状態ではＩＮＤＥＸビットは“０”にされ、ＴＴＭＲ０〜ＴＴＭＲ２はＴＩＮＴのずれが０％となるような値に設定される。タイマー・トリミングのテストが開始されるとレジスタデータはまず初期状態にセットされる。このとき、ＩＮＤＥＸビットは“１”にされる。なお、初期状態ではＴＴＭＲ０〜ＴＴＭＲ２は全て“０”である。
【００７４】
次に、図４中の制御回路３４からインクリメント信号ｉｎｃが生成される度に、ＴＴＭＲ０〜ＴＴＭＲ２のデータが順次インクリメントされる。図９に示すように、ＴＩＮＴの時間はＴＴＭＲ０〜ＴＴＭＲ２がインクリメントされるに従い順次長くなるように制御される。
【００７５】
このようなレジスタ機能並びに回路構成を用いれば、次のようにタイマー回路のトリミングができる。
【００７６】
図１０はタイマー回路２２のトリミング時のシーケンス、図１１はトリミング時のタイミングチャートを示し、図１２は図１中のＩ／Ｏバッファ１６にレジスタコントロールコマンドを供給した時の動作手順を示すフローチャートである。
【００７７】
まず、テスト開始コマンドを入力すると、レジスタ２３が初期状態にセットされ、タイマー回路２２のテストが可能な状態になる。次に、図４に示されたパッド３１に狙い目の幅Ｔｅｘｔを持つパルスＴＭＥＸＴを入力する。これにより、ＴＭＥＸＴをトリガとしてＴＭＲＳＴ、ＴＭＩＮＴ、ＴＭＣＬＫのパルスが立つ。ここで、図１１（ａ）に示すように、ＴＭＥＸＴが“Ｈ”の期間中にパルスＴＭＣＬＫが立つと、ＦＬＡＧが“Ｈ”となり、図１１（ｂ）に示すように、ＴＭＥＸＴが“Ｌ”の期間中にパルスＴＭＣＬＫが立つと、フラグＦＬＡＧは“Ｌ”となる。
【００７８】
次に、レジスタコントロールコマンドを入力する。このコマンドを入力すると、ＦＬＡＧが“Ｈ”の場合に制御回路３４はインクリメント信号ｉｎｃを生成し、ＦＬＡＧが“Ｌ”であればインクリメント信号ｉｎｃを生成しない。なお、レジスタコントロールコマンドの形態としては、通常のコマンド入力であってもよいし、／ＷＥ信号のトグルのような形態であってもよい。
【００７９】
図１０のシーケンスに従ってテストをすると、Ｔｉｎｔ＜Ｔｅｘｔである間はレジスタデータが順次インクリメントされ、タイマー時間が順次長くなり、Ｔｉｎｔ＞Ｔｅｘｔとなった段階でインクリメントされなくなる。従って、テスト終了コマンドが供給されて、シーケンスが終了した時点では、レジスタデータはＴｉｎｔとＴｅｘｔがほぼ等しくなるような値にセットされていることになる。
【００８０】
なお、基本クロックのパルス幅のターゲット値は１００ｎｓであるが、ＴＩＮＴの時間はこれよりも十分長い値、例えば１００μｓとする。その理由は、ＴＩＮＴに占めるロジック遅延の影響を十分小さくするためである。
【００８１】
ここで、図１２に示したフローチャートについて簡単に説明する。
【００８２】
テストコマンドが供給されると（Ｃｏｍｍａｎｄ ｉｎｐｕｔ）、ステップＳ１においてＲ／Ｂｎ（レディー／ビジー）信号が“Ｌ”にされ（Ｒ／Ｂｎ＝“Ｌ”）、チップがビジー状態であることが外部に知らされる。次に、ステップＳ２においてフラグＦＬＡＧが“Ｈ”であるか否かが判断される（ＦＬＡＧ＝“Ｈ”？）。このとき、フラグＦＬＡＧが“Ｈ”でなければ、基本クロックのパルス幅は既にターゲット値であるため、その後、ステータス（Ｓｔａｔｕｓ）がパス（Ｐａｓｓ）状態（Ｓｔａｔｕｓ＝“Ｐａｓｓ”）にされた上でＲ／Ｂｎ信号が“Ｈ”にされてタイマー・トリミングのテスト動作が終了する。
【００８３】
一方、ステップＳ２においてフラグＦＬＡＧが“Ｈ”であると判断されると、次にステップＳ３においてトリミングデータが最大値に達しているか否かが判断される（Ｔｒｉｍ．Ｄａｔａ＝Ｍａｘ？）。ここで既に最大値に達していれば、ステップＳ４においてレジスタ２３がリセットされ（Ｒｅｇｉｓｔｅｒ Ｒｅｓｅｔ）、トリミングに失敗したとしてステータスがフェイル（Ｆａｉｌ）状態（Ｓｔａｔｕｓ＝“Ｆａｉｌ”）にされた上でＲ／Ｂｎ信号が“Ｈ”にされてタイマー・トリミングのテスト動作が終了する。
【００８４】
ステップＳ３においてトリミングデータが最大値に達していないと判断されると、次にステップＳ５においてレジスタ２３のデータがインクリメントされ（Ｉｎｃｒｅｍｅｎｔ Ｒｅｇｉｓｔｅｒ Ｄａｔａ）、ステータスがフェイル状態（Ｓｔａｔｕｓ＝“Ｆａｉｌ”）にされた上でＲ／Ｂｎ信号が“Ｈ”にされる。
【００８５】
上述したテスト手法は、次のような利点を持っている。
【００８６】
（１）テスタは各々のチップに対し共通のコマンドを入力するだけでよい。特に、テスタのＣＰＵを用いてトリミングデータを決定する演算を行なう必要がなくなる。（２）また、チップ毎の特性データを格納するメモリをテスタが持たなくても良い。
【００８７】
これらのことは、１００個程度のチップに対して完全に並列にテストができることを意味する。また高性能、高機能のテスタを用いなくてもトリミングテストができることを意味する。従って、従来のテスト方法に比べると、テスト時間の大幅な短縮とテストコストの大幅な削減を図ることができる。
【００８８】
なお、ここではタイマー回路２２のトリミングのテストについて説明したが、以下に述べるように、このテストの本質は電圧トリミングやリダンダンシ計算にも適用できる。
【００８９】
また本方式は、トリミングデータをメモリセルアレイ１１に書き込めるメモリを前提としていたが、トリミングデータをレーザーフューズに記憶させるようなメモリにも適用可能である。その場合は上記のような方法でトリミングデータを決定したのち、レジスタ２１、２３内のデータをテスタのメモリに移し、その後、そのデータに基づいてフューズ・カットを行なえばよい。この場合、上記（２）の利点は失われるが、上記（１）の利点は保たれるため、テスト時間の短縮が可能となる。
【００９０】
［電圧トリミング（Ｖｏｌｔａｇｅ Ｔｒｉｍｍｉｎｇ）］
チップ内部で使用される各電圧のトリミングも上記タイマー回路２２のトリミングの場合と同様に行なうことができる。
【００９１】
図１３は、図１中の内部電圧生成回路２０、トリミングデータレジスタ２１及びこれらの回路に関係する制御回路２５内の回路の具体的構成を示している。この場合には基準電圧Ｖｒｅｆの生成を例にして説明する。
【００９２】
内部電圧生成回路２０は、この内部電圧生成回路２０で生成される基準電圧Ｖｒｅｆもしくはチップの外部からパッド６１（Ｍｏｎｉｔｏｒ ＰＡＤ）に供給され、所望の基準電圧に相当する参照電圧を抵抗分割する直列接続された可変抵抗回路６２及び抵抗６３からなる分割回路と、バンドギャップ型定電圧生成回路（ＢＧＲ Ｃｉｒｃｕｉｔ）６４で生成されるＢＧＲ電圧Ｖｂｇｒと上記可変抵抗回路６２及び抵抗６３からなる分割回路で分割された電圧とを比較する比較器６５と、この比較器６５の出力及びテスト信号ＶＲＥＦＴＥＳＴに基づいてフラグＦＬＡＧを生成するフラグ生成回路６６と、比較器６５の出力及びテスト信号ＶＲＥＦＴＥＳＴに基づいて基準電圧Ｖｒｅｆのノードを電源電圧に接続する直列接続された２個のＰチャネルＭＯＳトランジスタからなるスイッチ回路６７と、上記フラグＦＬＡＧに基づきレジスタ２１に対してインクリメント信号ｉｎｃもしくはリセット信号ｒｓｔを供給するレジスタ制御回路（ｃｏｎｔｒｏｌ）６８とから構成されている。
【００９３】
ここで、レジスタ２１から出力されるトリミング信号は例えばＴＶＲＥＦ０〜ＴＶＲＥＦ３の４ビットであるとする。このレジスタ２１の構成はタイマー・トリミングのものと同様でよい。可変抵抗回路６２は、上記４ビットのトリミング信号ＴＶＲＥＦ０〜ＴＶＲＥＦ３に応じてその両端の抵抗が変化する。この可変抵抗回路６２は、図７に示す場合と同様に構成してもよい。ただし、この場合、前記デコーダ回路４９に対応したデコーダ回路は４ビットのトリミング信号に応じて１６通りのデコード信号を出力し、前記抵抗Ｒ０〜Ｒ７に対応する抵抗は１６個設けられ、これに伴って前記ＮチャネルＭＯＳトランジスタＱに対応するＭＯＳトランジスタも１６個設けられる。
【００９４】
図１４は、図１３に示す回路において、レジスタ２１に記憶されるデータと基準電圧Ｖｒｅｆとの対応関係を示したものであり、さらに図１５は図１３の回路のテストシーケンスを示している。
【００９５】
図１５に示すように、基準電圧Ｖｒｅｆのトリミングをする際は、まずパッド６１に参照電圧を入力する。続いてテスト開始コマンドを入力すると、図１３中のテスト信号ＶＲＥＦＴＥＳＴが“Ｈ”となり、スイッチ回路６７がオフにされ、パッド６１に入力された参照電圧が可変抵抗回路６２及び抵抗６３からなる分割回路によって分割され、チップ内部で生成されたＢＧＲ電圧Ｖｂｇｒと比較器６５で比較される。また、テスト信号ＶＲＥＦＴＥＳＴが“Ｈ”のときはフラグ生成回路６６が動作可能となり、比較器６５の比較結果がフラグＦＬＡＧに反映される。
【００９６】
ここで、レジスタデータと出力電圧（Ｖｒｅｆ）とは図１４に示すような関係にされており、出力電圧Ｖｒｅｆがそのターゲット値よりも小さい間はレジスタコントロールコマンド（図１５中のＢ）を入力する毎にレジスタデータがインクリメント（ｉｎｃ）される。そして、出力電圧Ｖｒｅｆがそのターゲット値よりも大きくなった時点でインクリメントが停止する。このようにして、タイマー・トリミングと同様、完全な並列テストで電圧のトリミングができる。
【００９７】
内部降圧電圧Ｖｄｄのトリミングも上記基準電圧Ｖｒｅｆのトリミングと同様の回路及び方法で行なうことができる。
【００９８】
なお、図１５に示すように、レジスタコントロールコマンドＢを外部から入力するのではなく、チップ内部のタイマー回路２２と制御回路とを用いて、自動的にレジスタコントロール動作を行なわせるようにしてもよい。
【００９９】
一方、非選択セルワード線電圧Ｖｒｅａｄのような昇圧電圧をトリミングする場合は、図１６に示すような構成の回路を用いる。すなわち、図１６は、図１中の内部電圧生成回路２０のうち非選択セルワード線電圧Ｖｒｅａｄの生成に関係した部分の回路を、トリミングデータレジスタ２１及びこれらの回路に関係する制御回路２５内の回路と共に示している。
【０１００】
非選択セルワード線電圧Ｖｒｅａｄは昇圧回路（Ｖｒｅａｄ Ｃｈａｒｇｅ Ｐｕｍｐ）７１で生成される。この昇圧回路７１で生成される電圧Ｖｒｅａｄもしくはチップの外部からパッド（Ｍｏｎｉｔｏｒ ＰＡＤ）７２に供給され、所望の非選択セルワード線電圧に相当する参照電圧は、直列接続された可変抵抗回路７３及び抵抗７４からなる分割回路によって抵抗分割される。上記分割された電圧ＶＭＯＮは比較器７５により基準電圧Ｖｒｅｆと比較される。この比較器７５の出力はインバータ７６によって反転され、フラグＦＬＡＧとしてレジスタ制御回路６８に供給される。このレジスタ制御回路６８は、上記フラグＦＬＡＧに基づきレジスタ２１に対してインクリメント信号ｉｎｃもしくはリセット信号ｒｓｔを供給する。
【０１０１】
いま、パッド７２に参照電圧が入力された状態でテスト開始コマンドを入力すると、ディスエーブル信号ｄｉｓａｂｌｅに基づいて昇圧回路７１が非動作状態となり、さらにイネーブル信号ｅｎａｂｌｅに基づいて比較器７５が動作状態となる。そして、パッド７２に入力された参照電圧は、可変抵抗回路７３及び抵抗７４からなる分割回路によって抵抗分割され、比較器７５で基準電圧Ｖｒｅｆと比較され、この比較結果に基づいて発生されるフラグＦＬＡＧに応じて、レジスタ制御回路６８からインクリメント信号ｉｎｃまたはリセット信号ｒｓｔがレジスタ２１に供給される。
【０１０２】
なお、図１６に示すように、パッド７２と可変抵抗回路７３との間には配線に付随した寄生抵抗Ｒｐａｄが存在している。この寄生抵抗Ｒｐａｄが大きいと、パッド７２に正しい参照電圧を入力してもトリミング後の電圧がずれてしまう。そのような場合は、Ｒｐａｄの値が影響しなくなるように、パッド７２に予め高めの参照電圧を入力すればよい。このことは、基準電圧Ｖｒｅｆ及び内部降圧電圧Ｖｄｄのトリミングの際に対応するパッドから入力する参照電圧においても有効である。
【０１０３】
図１７は、上記のように各電圧のトリミングを行なう場合の、トリミング回数とトリミング後の電圧との関係を示している。各電圧のトリミングを行なう場合、図１７に示すように各チップの初期電圧は、製造プロセスなどの条件によって所定のばらつきが発生している（Ｉｎｉｔｉａｌ Ｄｉｓｔｒｉｂｕｔｉｎｇ）。例えばチップＡ（Ｃｈｉｐ Ａ）の初期電圧がチップＢ（Ｃｈｉｐ Ｂ）に比べて高いとすると、トリミングが終了した時点ではチップＡとＢとの間には最大で１ステップ当たりのステップ電圧Ｖｓｔｅｐのばらつきが生じる（ＦｉｎａｌＤｉｓｔｒｉｂｕｔｉｎｇ）。
【０１０４】
そこで、トリミング時にパッドに入力する参照電圧としてターゲット値（Ｔａｒｇｅｔ）に対してＶｓｔｅｐ／２だけ低い電圧、つまりターゲット値−Ｖｓｔｅｐ／２の電圧を入力すれば、トリミング後の電圧はちょうどターゲット値に一致することになり、チップ間でばらつきが発生しなくなる。逆に、ターゲット値を、パッドに入力する参照電圧Ｖｐａｄに対してＶｓｔｅｐ／２だけ高い電圧、つまりＶｐａｄ＋Ｖｓｔｅｐ／２にすればよい。
【０１０５】
（４）不良カラム検出及び置き換え
従来では正常なメモリブロック（Ｇｏｏｄ Ｂｌｏｃｋ）を検出してＶｐｇｍの初期値のトリミングを行なった後に不良カラム検出を実施していた。
【０１０６】
しかし不良カラムが存在するとチップ内に正常なメモリブロックが存在しないという事態が起こり得る。なぜなら、正常なメモリブロックかどうかは書き込み消去を行なって一括検知をパスするかどうかで判定するが、不良カラムがあると一括検知で常にフェイル（Ｆａｉｌ）となるからである。
【０１０７】
そこで、この実施の形態によるメモリでは、不良カラム検出と置き換えを行なった後正常なメモリブロックの調査（Ｇｏｏｄ Ｂｌｏｃｋ Ｓｅａｒｃｈ）を行ない、Ｖｐｇｍの初期値のトリミングを実施する。
【０１０８】
Ｖｐｇｍの初期値のトリミングを行なう前に不良カラム検出と置き換えを行なうには、書き込み消去せずに不良カラムを検出する必要がある。そこで、ビット線のリークチェックやオープンチェック等を行って不良カラムを検出する。逆に言えば、このような手法で不良カラムが検出できるからこそ、不良カラム検出の工程をＶｐｇｍの初期値のトリミング工程の前に持ってくることが可能となる。
【０１０９】
具体的な不良カラム検出／置き換えの方法を以下に述べる。まず、不良カラム検出／置き換えに関する回路の構成を説明する。
【０１１０】
図１８は、図１中のメモリセルアレイ１１及びページバッファ１３の一部の概要を示している。ここで、メモリセルアレイ１１の１ページは１０２４＋３２＝１０５６バイト（Ｂｙｔｅ）からなる。データの入出力はバイト単位で行なわれるため、カラムアドレスはＡ０からＡ１０まで１１ビットある。メインの領域のカラム不良は、バイト単位でカラムリダンダンシと置き換えられる。カラムリダンダンシは１つのプレーンにつき８バイトある。また、１つのページバッファ（ＰＢ）につき２本のビット線ＢＬが割り当てられており、そのいずれに接続するかは信号線ＢＬＴＲｅ，ＢＬＴＲｏ，ＢＬＣＵｅ，ＢＬＣＵｏにより決定される。例えばＢＬＴＲｅ＝“Ｈ”、ＢＬＴＲｏ＝“Ｌ”のときは偶数番目のビット線ＢＬがページバッファＰＢに接続される。このときＢＬＣＵｅ＝“Ｌ”、ＢＬＣＵｏ＝“Ｈ”とされ、非選択のビット線ＢＬは接地（ｇｎｄ）に接続される。偶数番目のビット線と奇数番目のビット線は別々のページに属すると見なされる。
【０１１１】
図１９は、図１のメモリにおけるカラムリダンダンシに関係する回路の構成を示している。不良カラム検出及び置き換えの操作が完了した段階では、不良カラムのアドレスは不良カラムアドレスレジスタ１９に格納されている。前記アドレスバッファ１７の一部であるカラムアドレスバッファ１７Ａに入力されたカラムアドレスが不良カラムアドレスレジスタ１９内のアドレスと一致すると、メインのカラム領域が非選択とされ、リダンダンシ領域が選択される。
【０１１２】
読み出し動作の際は、選択された８個（１バイト）のページバッファＰＢのデータがバッファ回路（Ｂｕｆｆｅｒ）８１を介してＩ／Ｏバス１５に出力される。ぺ−ジバッファＰＢに書き込みデータを入力する（データロード）際はこれとは逆の経路でデータが転送される。
【０１１３】
図１９中の信号線ＬＳＥＮＬＲは一括検知動作で使用する。その際、不良カラムや未使用のカラムリダンダンシ領域の情報が一括検知動作に反映されないようにするため、これらのページバッファＰＢと信号線ＬＳＥＮＬＲとの間の信号経路を遮断する必要がある。８個のページバッファＰＢ毎に設けられたアイソレーションラッチ回路（Ｉｓｏｌａｔｉｏｎ Ｌａｔｃｈ）８２は、上記の信号経路を遮断するか否かの情報を格納するためのものである。
【０１１４】
なお、図１９において、８３はバッファ回路８１を介してＩ／Ｏバス１５に出力されるデータを判定する判定回路（Ｄｅｃｉｓｉｏｎ Ｃｉｒｃｕｉｔ）、８４は制御回路（Ｃｏｎｔｒｏｌ）、８５はレジスタカウンタ（ＲｅｇｉｓｔｅｒＣｏｕｎｔｅｒ）である。
【０１１５】
図２０は、図１９中の不良カラムアドレスレジスタ１９の１単位分の回路構成を示している。この１単位分の回路で１つの不良カラムアドレスＡ０〜Ａ１０を記憶するので、１１ビット分のラッチ回路９１が含まれている。カラムアドレスバッファ１７Ａに入力されたカラムアドレスが、不良カラムアドレスレジスタ１９に格納されているアドレスと一致しているかどうかは、１１個のラッチ回路９１毎に設けられたＥＸ−ＯＲ回路（排他的論理和回路）９２でそれぞれ判定される。ラッチ回路９３はインデクスビット（ＩＮＤＥＸ）を格納する。このインデクスビットは、他の１１個のラッチ回路９１に格納されているデータが有効かどうかを判別する指標としての役割を有する。ラッチ回路９３にデータ“１”が格納されている場合は、ラッチ回路９１内のデータが不良カラムアドレスであることを示し、データ“０”が入っている場合はラッチ回路９１内のデータに意味がないことを示す。
【０１１６】
上記ＥＸ−ＯＲ回路９２の出力はＮＯＲ回路９４に並列に入力される。このＮＯＲ回路９４の出力はＮＡＮＤ回路９５に入力され、さらにこのＮＡＮＤ回路９５には上記ラッチ回路９３の格納データが供給される。なお、９６及び９７はそれぞれデコーダであり、９８及び９９はそれぞれＮＡＮＤ回路である。なお、図２０の回路の詳細については後述する。
【０１１７】
次に、不良カラム検出及び置き換えのシーケンスについて説明する。
【０１１８】
図２１は不良カラム検出及び置き換えのシーケンスのフローチャートである。この工程は次の６つの部分からなる。
【０１１９】
（１）カラム・リダンダンシ・レジスタ・リセット（Ｃｏｌｕｍｎ．Ｒ／Ｄ Ｒｅｇｉｓｔｅｒ Ｒｅｓｅｔ）
この工程では全ての不良カラムアドレスレジスタをリセットする。また、インデクス用のラッチ回路は全て“０”とする。
【０１２０】
（２）リダンダンシ領域のカラムチェック（Ｒ／Ｄ Ａｒｅａ Ｃｏｌ．Ｃｈｅｃｋ）
メインのカラム領域の不良を検出する前に、リダンダンシ領域の不良カラムを検出し、不良のあるリダンダンシカラムが選択されないようにする。この工程は図２２に示すように４つの工程からなる。
【０１２１】
（２−１）オープン・チェック・リード（Ｏｐｅｎ Ｃｈｅｃｋ Ｒｅａｄ）
この工程ではビット線のオープン不良を検出するための読み出し（リード）を行なう。そのために全ブロックを非選択状態とし、図１８中のＢＬＣＵｅ，ＢＬＣＵｏを共に開けた状態でリードを行なう。ビット線ＢＬがメモリセルアレイ１１内で切れていればページバッファＰＢにはデータ“０”（オフ状態のセルに相当）が読み出され、切れていなければデータ“１”（オン状態のセルに相当）が読み出される。ビット線ＢＬが切れかかって高抵抗になっている状態も検出できるようにするため、読み出し時間は通常動作の読み出し時よりも短めに設定する。このリード動作は偶数番目（ｅｖｅｎ）及び奇数番目（ｏｄｄ）の全てのビット線に対し同時に行なうために、最初に偶数番目のビット線に対して読み出しを行ったら、次に奇数番目のビット線に対して読み出しを行なう。
【０１２２】
（２−２）不良リダンダンシカラムの検出（Ｂａｄ Ｒ／Ｄ Ｃｏｌ．Ｄｅｔｅｃｔ）
リダンダンシ領域のカラムのうち、オープン不良のカラムを検出して登録する。この操作のフローチャートを図２４に示す。まず、カラムリダンダンシ領域に直接アクセスできるようにするコマンドを入力する（ステップＳ１１）。これにより図２０の信号ＲＤＡＣが立ち、カラムアドレスの下位３ビットＡ０−Ａ２でカラムリダンダンシを選択できるようになる。つまり、信号ＲＤＡＣが“Ｈ”になることにより、カラムアドレスの下位３ビットＡ０−Ａ２をデコードするデコーダ９７の出力に応じてＮＡＮＤ回路９８の出力が決定され、さらにＮＡＮＤ回路９９を介してリダンダンシビット信号ＲＤＨＩＴｉが設定される。
【０１２３】
続いて、テストコマンドＴＲを入力する（ステップＳ１２）。ここで、ＴＲ０もしくはＴＲ１は、リダンダンシ領域のページバッファのデータがそれぞれオール“０”、オール“１”になっているかどうかを検出するテストコマンドである。テストコマンドＴＲ０を入力した時のページバッファのデータの期待値（ｅｘｐ−ｖａｌ）は全てオール“０”であり、テストコマンドＴＲ１を入力した時のページバッファのデータの期待値（ｅｘｐ−ｖａｌ）は全てオール“１”である。なお、図２４中のフローチャートにおいて、太い矢印は外部からのコマンド入力による遷移を表し、細い矢印はチップ内部の制御回路による自動的な遷移を表す。
【０１２４】
コマンドが入力されると、ステップＳ１３においてＲ／Ｂｎ（レディー／ビジー）信号が“Ｌ”にされ、図１９中のカラムアドレスバッファ１７Ａとレジスタカウンタ８５とがリセットされる。カラムアドレスバッファ１７Ａは、Ａ０、Ａ１、Ａ２が“０”で残りが全て“１”の状態（“０００１１…１”）となるようにリセットされる。
【０１２５】
次に、選択されたリダンダンシのページバッファのデータが図１９中のバッファ回路８１を介して判定回路８３に転送され、そのデータがオール“１”であるかどうかが判定される（ステップＳ１４）。オール“１”ではないと判定されたら、そのカラムにオープン不良があり、リダンダンシとして使えないことを意味する。
【０１２６】
この場合は、次のステップＳ１５において、カラムアドレスバッファ１７Ａのデータをレジスタカウンタ８５により選択されている不良カラムアドレスレジスタ１９内の１単位分の回路内のラッチ回路９１に格納し、その１単位分の回路内のラッチ回路９３のインデクスビット（ＩＮＤＥＸ）を“１”とする。なお、ここで格納されたアドレス（Ａ０，Ａ１，Ａ２以外が全て“１”）はメモリセル領域には実際には存在しない。従って、通常動作時はカラムアドレスバッファ１７Ａにいかなるアドレスが入力されても、このカラムリダンダンシと置き換えられることがない。
【０１２７】
一方、判定回路８３でオール“１”と判定されたら、次のステップＳ１６において、カラムアドレスバッファ１７Ａとレジスタカウンタ８５とが共にインクリメントされ、次のカラムリダンダンシを選択に行く。最後のカラムリダンダンシまで上記操作を繰り返し、ステップＳ１７において最終カラムリダンダンシに到達したことが判定されたらシーケンスが終了する。
【０１２８】
（２−３）ショート／リーク・チェック・リード（Ｓｈｏｒｔ／Ｌｅａｋ Ｃｈｅｃｋ Ｒｅａｄ）
この工程では、ビット線間のショートやリークに起因した不良を検出するためのリードを行なう。そのために全ブロックを非選択状態としてリードを行なう。マージンを持たせるためリード時間は通常動作時よりも長くする。
【０１２９】
カラムが正常ならばページバッファにデータ“０”が読み出され、ショートやリークがあるとデータ“１”が読み出される。
【０１３０】
（２−４）不良リダンダシカラムの検出（Ｂａｄ Ｒ／Ｄ ｃｏｌ．Ｄｅｔｅｃｔ）
この工程では、リダンダンシ領域のカラムのうち、ショート、リーク不良のカラムを検出して登録する。今度は正常ならばページバッファにデータ“０”が入っているはずなので（期待値ｅｘｐ−ｖａｌ．＝Ａｌｌ“０”）、ＴＲ０コマンドを入力する。シーケンスの内容は先の（２−２）と同様である。
【０１３１】
以上の操作が終了したら、ビット線のｅｖｅｎ，ｏｄｄを反転させて（２−１）〜（２−４）と同様の操作を繰り返す。ビット線のｅｖｅｎとｏｄｄは専用のアドレスにより指定できる。
【０１３２】
（３）［リダンダンシ領域のページバッファに対するデータ入出力チェック（Ｒ／Ｄ Ａｒｅａ Ｐ／Ｂ Ｄｉｎ／Ｄｏｕｔ Ｃｈｅｃｋ）］
リダンダンシ領域のページバッファに対しデータロードとデータ読み出しを行ない、ページバッファのロジック回路に不良（ｓｔｕｃｋ−ａｔ−ｆａｕｌｔ）が無いことを確かめる。具体的にはまず全ページバッファにデータ“１”をロードする。次いで図２２中の（２−２）と同様の操作を行ない不良を検出／登録する。次にデータ“１”をロードし、図２２中の（２−４）と同様の操作を行なう。
【０１３３】
ここまでの工程で、リダンダンシ領域の不良カラムは全て検出／登録されたことになる。不良と判定されたリダンダンシのレジスタにはＩＮＤＥＸに“１”が立てられている。
【０１３４】
（４）［メイン領域のカラムチェック（Ｍａｉｎ Ａｒｅａ Ｃｏｌ．Ｃｈｅｃｋ）］
次にメイン領域のカラム不良を検出し、リダンダンシ置換えをする。まずオープン不良、ショート／リーク不良の検出／置換え（Ｂａｄ Ｃｏｌｕｍｎ Ｄｅｔｅｃｔｉｏｎ ＆ Ｒｅｐａｉｒ）を行なう。このシーケンスを図２３に示す。このうちオープン不良検出リード、ショート／リーク不良検出リードの工程は図２４の場合と全く同じである。
【０１３５】
不良の検出／置換え操作のフローチャートを図２５に示す。コマンドは、期待値（ｘｘｐ−ｖａｌ．）“０”の検出をするか“１”の検出をするかに応じてＴＲ０、ＴＲ１を入力する（ステップＳ２１）。
【０１３６】
次に、ステップＳ２２において、Ｒ／Ｂｎ＝“Ｌ”とされ、図１９中のカラムアドレスバッファ１７Ａとレジスタカウンタ８５がリセットされる。カラムアドレスバッファ１７Ａはメイン領域の先頭番地が選択された状態になる。次に、ステップＳ２３において、１バイト毎にページバッファＰＢのデータを検出する（Ｂｙｔｅ ｂｙ Ｂｙｔｅ ｃｏｍｐａｒｉｓｏｎ）。ページバッファＰＢのデータが期待値と異なっていたら、ステップＳ２４において、その時点で選択されているレジスタのインデクスビット（ＩＮＤＥＸ）を見る。ＩＮＤＥＸ＝“０”であれば、ステップＳ２５において、そのレジスタに不良アドレスを格納し、ＩＮＤＥＸ＝“１”とする。
【０１３７】
ステップＳ２４において、ＩＮＤＥＸ＝“１”であれば、そのリダンダンシに不良があるかもしくはそのリダンダンシが既に使われていることを意味するので、ステップＳ２６において、レジスタカウンタ８５をインクリメントし、次にステップＳ２７において、ＩＮＤＥＸ＝”０”のレジスタを探す。最後までインクリメントしてもＩＮＤＥＸ＝“０”のレジスタがなかったら、次にステップＳ２８において、ステータス（Ｓｔａｔｕｓ）ラッチに“Ｆａｉｌ”のフラグを立てる。ステータスラッチの状態は、テスト終了後、ステータスラッチリードすることにより知ることができる。
【０１３８】
一方、ステップＳ２３において、ページバッファＰＢのデータが期待値と一致していたら、及びステップＳ２５の終了後は、ステップＳ２９において、カラムアドレスをインクリメントし、その後、ステップＳ３０において、リダンダンシ置換えが正常に終了したら（Ｆｉｎａｌ Ｃｏｌ． Ａｄｄが検出されたら）、次にステップＳ３１においてステータスラッチに“Ｐａｓｓ”のフラグを立てる。
【０１３９】
（５）［メイン領域のページバッファに対するデータ入出力チェック（ＭａｉｎＡｒｅａ Ｐ／Ｂ Ｄｉｎ／Ｄｏｕｔ Ｃｈｅｃｋ）］
次にメイン領域のページバッファのロジック回路の不良を検出する。不良の検出と置換えは図２５のフローチャートに従って行なう。
【０１４０】
（６）［アイソレーションラッチ回路のセット（Ｉｓｏｌａｔｉｏｎ Ｌａｔｃｈ Ｓｅｔ）］
リダンダンシ置換えが全て終了したら、図１９中のアイソレーションラッチ回路８２をセットする。まずコマンドを入力して、制御回路８４から出力されるアイソレーションラッチリセット信号ｉｓｏｌａｔｒｓｔを“Ｈ”にする。これにより図１９中の全てのページバッファＰＢが一括検知線ＬＳＥＮＬＲから切り離された状態になる。次に、制御回路８４から出力されるアイソレーションラッチイネーブル信号ｉｓｏｌａｔｅｎ信号を“Ｈ”にし、この状態で１ページ分のデータをロードする。選択されたカラムはアイソレーションラッチ回路８２のデータが反転するので、１ページ分アドレスをスキャンすることによりアイソレーションラッチ回路８２のセットが完了する。
【０１４１】
以上で不良カラムの検出及び置き換えの操作が完了する。なお、ここまでメモリプレーンが１つの場合について説明してきたが、プレーンが複数個ある場合にも容易に拡張することができる。
【０１４２】
次に図３のフローチャートにおける、（５）正常なメモリブロックのサーチ（Ｇｏｏｄ Ｂｌｏｃｋ Ｓｅｒｃｈ）の工程について説明する。
【０１４３】
Ｖｐｇｍの初期値を決定するための書き込み動作は、書き込み消去のできるブロックで行なう必要がある。そこで、正常なメモリブロックのサーチを行なう。
【０１４４】
この工程のシーケンスを図２６のフローチャートに示す。まず適当な初期ブロック・アドレスを入力する（Ｉｎｐｕｔ Ｉｎｉｔｉａｌ Ｂｌｏｃｋ Ａｄｄｒｅｓｓ）。初期ブロック・アドレスは先頭ブロック・アドレスでなくてもよい。次にブロック消去コマンドを入力し、このブロックを消去する（Ｂｌｏｃｋ Ｅｒａｓｅ）。
【０１４５】
消去動作に引き続いて、消去ベリファイ（一括検知で全て“１”状態になっていることをチェックする）が行なわれ、その結果を図１の中の制御回路２５などに設けられている第１のステータスレジスタに格納する。
【０１４６】
次に、マニュアルプログラム（Ｍａｎｕａｌ Ｐｒｏｇｒａｍ）コマンドを入力し、選択されているページに対し全て“０”書き込みを行なう。このマニュアルプログラムでは書き込みループ回数を１回とし、Ｖｐｇｍは最大値もしくはそれに近い値にする。プログラム後はベリファイ動作を行ない、その結果を同じく制御回路２５などに設けられている第２のステータスレジスタに格納する（Ｍａｎｕａｌ Ａｌｌ “０” Ｐｒｏｇｒａｍ（Ｖｐｇｍ ｆｉｘ））。
【０１４７】
続いて、アドレスレジスタコントロールコマンドを入力する（Ｉｎｐｕｔ Ａｄｄｒｅｓｓｅ Ｒｅｇｉｓｔｅｒ Ｃｉｎｔｒｏｌ Ｃｏｍｍａｎｄ）。これにより、上記第１、第２のステータスレジスタの内容のいずれか１つもしくは両方がフェイル（Ｆａｉ１）であればブロック・アドレスがインクリメントされる。両方のステータスレジスタの内容がパス（Ｐａｓｓ）であればそのアドレスに留まる。
【０１４８】
なお、上記のように第１、第２のステータスレジスタのステータス状態を見る代わりに、パス／フェイル結果を累積して記憶するような１つのステータスレジスタを用いて上記操作を行ってもよい。すなわち、直前の消去もしくは書き込みベリファイの結果がパスであればレジスタのデータを変えず、フェイルであればレジスタの状態を強制的に第１の信号状態にするようなステータスレジスタを設け、このレジスタデータがフェイルである場合にブロック・アドレスをインクリメントさせるようにする。最初にこのステータスレジスタをパス状態にしておいてから、消去・書き込みを行なえば、消去もしくは書き込みのいずれかがフェイルのとき、このレジスタはフェイル状態になる。従って、１つのステータスレジスタにより上記と同様の機能を実現することができる。
【０１４９】
ブロック消去からアドレスレジスタコントロールコマンド入力までのシーケンスを、所定の回数繰り返す。この結果、シーケンスが終了した時点ではブロック・アドレスのバッファに各々のチップの正常なメモリブロック（Ｇｏｏｄ Ｂｌｏｃｋ）のアドレスが入っていることになる。この操作はタイマー・トリミングや電圧トリミングの場合と同様、完全並列動作が可能である。アドレスレジスタコントロールコマンドの役割は、タイマー・トリミングや電圧トリミングにおけるレジスタコントロールコマンドの役割に相当している。
【０１５０】
次に図３のフローチャートにおける、（６）Ｖｐｇｍ初期値トリミング（Ｖｐｇｍ Ｉｎｉｔｉａｌ Ｖａｌｕｅ Ｔｌｉｍｍｉｎｇ）の工程を説明する。
【０１５１】
図２７は、このＶｐｇｍ初期値トリミングのシーケンスを示すフローチャートである。
【０１５２】
最初に、Ｖｐｇｍの初期値を格納するレジスタをリセットする（Ｖｐｇｍ ｉｎｉ Ｒｅｇｉｓｔｅｒ Ｒｅｓｅｔ）。このレジスタは、図８に示すレジスタと同様にカウンタの機能を有しており、制御回路からインクリメント信号が発せられるとレジスタ内のデータをインクリメントする。
【０１５３】
次に、所望のプログラムループ数を入力し、所定のレジスタに格納する（Ｐｒｏｇｒａｍ Ｌｏｏｐ # Ｉｎｐｕｔ）。この状態で自動プログラム（Ａｕｔｏ Ｐｒｏｇｒａｍ）を実行すると、入力されたループ回数分Ｖｐｇｍがステップアップされる。プログラム後のパス／フェイル（Ｐａｓｓ／Ｆａｉｌ）情報は前記第２のステータスレジスタに格納する。
【０１５４】
この段階でレジスタコントロールコマンドを入力すると（Ｉｎｐｕｔ Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌ Ｃｏｍｍａｎｄ）、プログラムステータスがフェイル（Ｆａｉｌ）であればＶｐｇｍの初期値のレジスタ値がインクリメントされ、パス（Ｐａｓｓ）であればそのレジスタ状態が保持される。従って、この自動プログラムとレジスタコントロールの組を所定回数分繰り返した後は、Ｖｐｇｍの初期値のレジスタに所望のプログラムループ数で書き込みが終了するようなＶｐｇｍの初期値が入力されていることになる。
【０１５５】
図２８は、上記のシーケンスで書き込み電圧Ｖｐｇｍがどのように変化していくかを示したものである。ここでは、プログラムループ数は５回に設定されている。第１回目の書き込みシーケンス（Ｓｅｑｕｅｎｃｅ）ではＶｐｇｍの初期値は最小の値に設定されている。ここからＶｐｇｍの値が４回ステップアップ（Ｓｔｅｐ Ｕｐ）し、その後ステータスが判定される。ステータスがフェイル（Ｓｔａｔｕｓ Ｆａｉｌ）の間はＶｐｇｍの初期値がインクリメントされ続け、ステータスがパス（Ｓｔａｔｕｓ Ｐａｓｓ）となったらＶｐｇｍの初期値はその状態を保つ。従って、所定回数このシーケンスを繰り返した後は、Ｖｐｇｍの初期値がそのチップに応じた最適値に設定されていることになる。
【０１５６】
なお、プログラム時は非選択ワード線電圧Ｖｐａｓｓもステップアップする。このＶｐａｓｓの初期値は、Ｖｐｇｍの初期値に連動して変わるよう設定しておけばよい。
【０１５７】
またここでは、Ｖｐｇｍの初期値の最適化の方法のみを説明したが、必要であれば消去電圧Ｖｅｒａｓｅの初期値も同様の方法で最適化できる。
【０１５８】
次に図３のフローチャートにおける、（７）不良メモリブロック検出（ＢａｄＢｌｏｃｋ Ｄｅｔｅｃｔｉｏｎ） Ｂａｄ Ｂｌｏｃｋ Ｄｅｔｅｃｔｉｏｎ）の工程を説明する。
【０１５９】
ＮＡＮＤ型フラッシュメモリではブロック不良に対してはフラグＦｌａｇ（Ｂａｄ Ｂｌｏｃｋ Ｆｌａｇ）を立て、リダンダンシ置き換えは行なわない。以下では、不良ブロックを検出してフラグＦｌａｇを立てるシーケンスについて説明する。
【０１６０】
図２９は、図１におけるブロック不良検知系に関係した回路構成を示す。
【０１６１】
図２９において、１０１は不良ブロック数カウンタ（Ｂａｄ Ｂｌｏｃｋ #Ｃｏｕｎｔｅｒ）、１７Ｂは前記アドレスバッファ１７の一部を構成するロウアドレスバッファ、１０２は上記ロウアドレスバッファ１７Ｂの出力をデコードするブロックアドレス・プリデコーダ（Ｂｌｋ Ａｄｄｒｅｓｓ ＰｒｅＤｅｃｏｄｅｒ）、ＰＢＵＳＢは配線、１０３はこの配線の信号を検出する制御回路であり、この制御回路１０３の出力及びＩ／Ｏバス１５を経由したカラムゲート回路１４の出力が上記不良ブロック数カウンタ１０１及びロウアドレスバッファ１７Ｂに供給される。
【０１６２】
ここで、前記ロウデコーダ１２にはメモリセルアレイ１１内のメモリブロックに対応した数の部分デコーダ回路１０４が設けられている。上記各部分デコーダ回路１０４はそれぞれ、上記ブロックアドレス・プリデコーダ１０２の出力をデコードするデコード回路（Ｄｅｃ．）１０５と、このデコード回路１０５の出力をレベル変換して対応するメモリセルブロックに供給するレベルシフト回路（Ｌ／Ｓ）１０６と、不良ブロックフラグレジスタ（Ｂａｄ Ｂｌｏｃｋ ＦｌａｇＲｅｇｉｓｔｅｒ）１０７と、この不良ブロックフラグレジスタ１０７を上記デコード回路１０５の出力及びフラグレジスタセット信号ＦＲＳＥＴに基づいてセットするための直列接続された２個のＮチャネルＭＯＳトランジスタからなるセット回路１０８と、不良ブロックフラグレジスタ１０７の内容を上記デコード回路１０５の出力及びレジスタセンス信号ＢＬＫＳＥＮＳに基づいて上記配線ＰＢＵＳＢに読み出すための直列接続された３個のＮチャネルＭＯＳトランジスタからなる読み出し回路１０９からなる。
【０１６３】
また、図３０は不良ブロック検出（Ｂａｄ Ｂｌｏｃｋ Ｄｅｔｅｃｔｉｏｎ）のシーケンスである。なお、図３０において、オール“１”読みチェック（Ｒｅａｄ Ａｌｌ“１”Ｃｈｅｃｋ）は全てのメモリセルから“１”データを読み出してチェックし、チェッカーパターン（Ｃｈｅｃｋｅｒ Ｐａｔｔｅｒｎ）読みチェック（Ｒｅａｄ“Ｃ”Ｃｈｅｃｋ）は“１”データと“０”データが格子状に配列されたデータを読み出してチェックし、さらに反転チェッカーパターン読みチェック（Ｒｅａｄ“／Ｃ”Ｃｈｅｃｋ）は“１”データと“０”データがチェッカーパターンに対して相補関係にあるチェッカーパターンを読み出してチェックすることを意味する。
【０１６４】
なお、この検出テストを行なう段階ではすでにカラムリダンダンシは置き換え済みであり、また書き込み消去電圧の最適化も完了している。従って、この時点で読み出しデータに不良があったら、それはブロック不良と見なす。この場合、たとえ単体セルに起因した不良であってもブロック不良と見なす。
【０１６５】
以下、シーケンスの動作を順に説明する。
【０１６６】
（１）不良ブロックフラグレジスタのリセット（Ｂａｄ Ｂｌｏｃｋ ＦｌａｇＲｅｓｅｔ）
全ての不良ブロックフラグレジスタ１０７をリセットする。
【０１６７】
（２）チップ消去（Ｃｈｉｐ Ｅｒａｓｅ）
ここでは全セルのデータを消去する。このチップ消去動作はブロック消去を全ブロック分繰り返すことにより行なう。
【０１６８】
（３）“１”データの読み出しチェック（Ｒｅａｄ Ａｌｌ“１” Ｃｈｅｃｋ）
セルデータが消去状態（“１”）であることをチェックする。まず先頭ブロックのアドレスを指定し、図３１の手順で検出する。先頭ページを読み、一括検知動作を行なう。一括検知でＡｌｌ“１”でないと判定されたらステータスレジスタにフェイル（Ｆａｉｌ）のフラグが立てられる。ついでフラグセットコマンド（Ｆｌａｇ Ｓｅｔ Ｃｏｍｍａｎｄ）を入力する。これによりステータスがフェイルであれば、該当ブロックに対応した不良ブロックフラグレジスタ１０７にフラグが立てられる。このフラグは図２９中の信号ＦＲＳＥＴを“Ｈ”にすることでセットされる。この操作を偶数ページ（Ｅｖｅｎ Ｐａｇｅ）及び奇数ページ（Ｏｄｄ Ｐａｇｅ）について繰り返したのち、ページアドレス（Ｐａｇｅ Ａｄｄｒｅｓｓ）をインクリメントさせる。セルアレイの最後のページまで達したら終了する。
【０１６９】
（４）物理チェッカーパターンプログラム（Ｐｈｙｓ. “Ｃ” Ｐｒｏｇｒａｍ）
全メモリセルに対して物理チェッカーパターンを書き込む。
【０１７０】
（５）物理チェッカーパターンの読み出しチェック（Ｒｅａｄ Ａｌｌ“Ｃ”Ｃｈｅｃｋ）
図３２に示した手順に従ってチェッカーパターンを読み、不良が検出されたらそのブロックに対応した不良ブロックフラグレジスタ１０７にフラグを立てる。この操作は読み出しパターンが異なる以外は上記（３）の場合と同じである。なお、物理チェッカーパターンでは偶数番目（Ｅｖｅｎ）及び奇数番目（Ｏｄｄ）のビット線に交互に“１”、“０”のデータが書かれるので、例えば偶数番目のページ（Ｅｖｅｎ Ｐａｇｅ）を読み出すときは全てが“１”か“０”かのデータが読み出されることになる。従って、一括検知動作を活用してチェッカーパターンの検証を行なうことができる。
【０１７１】
（６）チップ消去（Ｃｈｉｐ Ｅｒａｓｅ）
先の（２）の場合と同様に全セルのデータを消去し、（４）で書いたパターンを消去する。
【０１７２】
（７）物理チェッカーパターン（“／Ｃ”）プログラム（Ｐｈｙｓ． “／Ｃ”Ｐｒｏｇｒａｍ）
全メモリセルに物理チェッカーパターン“／Ｃ”を書き込む。
【０１７３】
（８）物理チェッカーパターンの読み出しチェック（Ｒｅａｄ Ａｌｌ“／Ｃ”）
（５）の場合と同様の方法で“／Ｃ”を読み、不良が検出されたらそのブロックに対応した不良ブロックフラグレジスタ１０７にフラグを立てる。
【０１７４】
なお、不良ブロック数の上限は仕様で決まっている。そこで、不良ブロック検出（Ｂａｄ Ｂｌｏｃｋ Ｄｅｔｅｃｔｉｏｎ）のシーケンスで検出された不良の数が仕様で定められた値に収まっているかどうかを調べるため、図３３の不良ブロックのフラグ数カウント（Ｂａｄ Ｂｌｏｃｋ Ｆｌａｇ ＃ Ｃｏｕｎｔ）のシーケンスを走らせる。選択されたブロックに対応した不良ブロックフラグレジスタ１０７にフラグが立っているかどうかは、図２９中の配線ＰＢＵＳＢを制御回路１０３により予めプリチャージしておき、レジスタセンス信号ＢＬＫＳＥＮＳを“Ｈ”にして配線ＰＢＵＳＢが放電されるかどうかを制御回路１０３により検出すればよい。
【０１７５】
次に図３のフローチャートにおける、（８）オプション・セット（Ｏｐｔｉｏｎ Ｓｅｔ）の工程について説明する。
【０１７６】
これまでの操作で、メモリセルアレイ１１の初期設定データ領域に格納するデータのうち、各種トリミングやセルアレイ部の不良に関する情報は確定したことになる。初期設定データ領域にはこの他、チップのオプション（Ｏｐｔｉｏｎ）に関する情報、例えばチップを多値品として使うか２値品として使うかなどの情報が書き込まれる。こうした情報は、この時点でテスタから各チップに入力する。入力されたデータは所定のレジスタに格納される。
【０１７７】
次に図３のフローチャートにおける、（９）ＲＯＭフューズ・プログラム（ＲＯＭ−Ｆｕｓｅ Ｐｒｏｇｒａｍ）の工程について説明する。
【０１７８】
ここでは、各レジスタに格納されているデータを順次ページバッファに転送し、次いで初期設定データ領域に書き込む。書き込みが終了したら電源を一旦切り、再度電源を投入する。チップ内ではパワーオンを検知して初期設定データ領域からデータが読み出され、各レジスタに順次データが転送される。これにより各種トリミングやセルアレイ部の不良に関する情報が以降のチップ動作に反映される。必要ならば、これを検証するために各種電圧、タイマーをモニタしたり、メモリセルヘの書き込み／消去／読み出し動作を行なう。
【０１７９】
次にこの発明の第２の実施の形態について説明する。
【０１８０】
以上のテスト工程のうち、タイマー・トリミング、電圧トリミング、Ｖｐｇｍの初期値トリミング、正常なメモリブロックのサーチ，不良ブロックの検出については全て同様の構造をもったテストを行なっている。すなわち、まず第１のコマンドを入力してテストを実施し、そのパス／フェイル情報をステータスもしくはフラグとして出力する。次に第２のコマンドを入力すると、前記のパス／フェイル情報に応じて異なったアクションがなされる。この第１のコマンド、第２のコマンドの組を所定の回数だけ繰り返すことにより、チップ毎の特性に応じた情報が取得できる。
【０１８１】
この方法は複数のチップに対しコマンドを与えるだけで実施できるので、完全な並列テストが可能となり、テスト時間が短縮できる。またテスタ側のメモリが不要であり、テスタ内のＣＰＵが取得したデータに対する演算を行なう必要もないので、高性能テスタも不要となる。
【０１８２】
ただし、上述のタイマー・トリミングもしくは電圧トリミングの場合、Ｎビットのレジスタのトリミング値を決定するのに２Ｎ回のテストを繰り返す必要がある。従って、Ｎが大きい場合はテスト時間が長くなる。
【０１８３】
このような場合、次に述べる方法を採用すればテスト時間を短縮できる。
【０１８４】
図３４はＮ＝３の場合にこの方法でレジスタデータがどのように推移するかを示したものである。以下、タイマー・トリミングの場合を例にして説明する。
【０１８５】
まずレジスタを（ＴＴＭＲ２，ＴＴＭＲ１，ＴＴＭＲ０）＝（１，０，０）として、先のＴｉｎｔ、Ｔｅｘｔを比較するテストを行ない、パス（Ｔｉｎｔ＞Ｔｅｘｔ）、フェイル（Ｔｉｎｔ＜Ｔｅｘｔ）の結果に応じて第３ビット目のＴＴＭＲ２をそれぞれ“１”、“０”に確定する。
【０１８６】
次に、残り２ビットを（ＴＴＭＲ１，ＴＴＭＲ０）＝（１，０）として第２回目のテストを行ない、第２ビット目を確定する。このようにして、図３４に示すように、３回のテストで順次第３ビット目、第２ビット目、第１ビット目を確定していく。
【０１８７】
このようなテスト方法を採用すれば、Ｎビットのレジスタのトリミング値を決定するのにＮ回のテストで済み、テスト時間が短縮できる。
【０１８８】
なお、この発明は、上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。
【０１８９】
【発明の効果】
以上説明したように、この発明の半導体装置及びそのテスト方法を採用すれば、完全な並列テストが可能となり、半導体記憶装置のテスト時間を短縮させることができる。またテスタ側のメモリが不要であり、テスタ側のＣＰＵが取得したデータに対する演算を行なう必要もないので、高性能テスタも不要となり、テストコストの削減ができる。また、この発明のテスト方法は、比較的小規模の回路を導入するだけで実現できるので、このテスト方法の採用によりチップ面積が大幅に増大することはない。
【０１９０】
一般に、ウェハ・テストのシーケンスは、製品の素性に応じて最適化される。いわゆるＢＩＳＴ（Ｂｕｉｌｔ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）の場合、テスト工程が予め回路に組み込まれているので、製品の素性に応じてテストシーケンスを変更することが困難である。しかし、この発明のテスト方法では、各々のテスト項目がコマンド入力により起動されるようになっているので、フレキシビリティのあるテストシーケンスを構築できる。例えば、タイマー回路におけるばらつきが少ない場合は、タイマー・トリミングのテスト工程をシーケンスから削除すればよい。またカラム不良やブロック不良に関しては、不良アドレスを追加登録することができるので、例えばバーンイン試験を行なった後で判明した不良をも救済できる。
【０１９１】
このように、この発明の半導体装置及びテスト方法を採用すれば、テストシーケンスのフレキシビリティを保ちつつ、テストコストを削減することが可能となる。
【図面の簡単な説明】
【図１】この発明に係るＮＡＮＤ型フラッシュメモリの概略的な構成を示すブロック図。
【図２】図１のメモリのメモリセルアレイの一部の構成を示す回路図。
【図３】図１のメモリのウェハ・テスト工程のフローチャート。
【図４】図１中のタイマー回路２２、トリミングデータレジスタ２３及びこれらの回路に関係する制御回路２５内の回路の具体的構成を示す回路図。
【図５】図４の回路の動作の一例を示すタイミングチャート。
【図６】図４中の基準クロック生成回路２２Ｂの一具体例を示す回路図。
【図７】図６中の可変抵抗回路Ｒの具体的な構成例を示す回路図。
【図８】図４中のトリミングデータレジスタ２３の詳細な構成を示す回路図。
【図９】図８のレジスタ２３内のデータと時間ＴＩＮＴのずれ（ΔＴｉｎｔ）との関係を示す図。
【図１０】図４中のタイマー回路２２のトリミング時のシーケンスを示す図。
【図１１】図４中のタイマー回路２２のトリミング時のタイミングチャートを示す図。
【図１２】図１中のＩ／Ｏバッファ１６にレジスタコントロールコマンドを供給した時の動作手順を示すフローチャート。
【図１３】図１中の内部電圧生成回路２０、トリミングデータレジスタ２１及びこれらの回路に関係する制御回路２５内の回路の具体的構成を示す回路図。
【図１４】図１３に示す回路においてレジスタ２１に記憶されるデータと基準電圧Ｖｒｅｆとの対応関係を示す図。
【図１５】図１３の回路のテストシーケンスを示す図。
【図１６】図１中の内部電圧生成回路２０のうち非選択セルワード線電圧Ｖｒｅａｄの生成に関係した部分の回路をトリミングデータレジスタ２１及びこれらの回路に関係する制御回路２５内の回路と共に示す回路図。
【図１７】各電圧のトリミングを行なう場合のトリミング回数とトリミング後の電圧との関係を示す図。
【図１８】図１中のメモリセルアレイ１１及びページバッファ１３の一部の概要を示す回路図。
【図１９】図１のメモリにおけるカラムリダンダンシに関係する回路の構成を示す回路図。
【図２０】図１９中の不良カラムアドレスレジスタ１９の１単位の回路構成を示す回路図。
【図２１】図１のメモリにおける不良カラム検出及び置き換えのシーケンスのフローチャート。
【図２２】図１のメモリにおけるリダンダンシ領域のカラムチェックの工程を示すフローチャート。
【図２３】図１のメモリにおけるオープン不良、ショート／リーク不良の検出／置換えのシーケンスを示すフローチャート。
【図２４】図１のメモリにおけるリダンダンシ領域のカラムのうちオープン不良のカラムを検出して登録する操作のフローチャート。
【図２５】図１のメモリにおける不良の検出／置換え操作のフローチャート。
【図２６】図１のメモリにおける正常なメモリブロックのサーチのシーケンスを示すフローチャート。
【図２７】図１のメモリにおけるＶｐｇｍ初期値トリミングのシーケンスを示すフローチャート。
【図２８】図２７のシーケンスで書き込み電圧Ｖｐｇｍがどのように変化していくかを示す図。
【図２９】図１におけるブロック不良検知系に関係した回路の構成を示す回路図。
【図３０】図１における不良ブロック検出のシーケンスを示すフローチャート。
【図３１】不良ブロック検出の際の“１”データの読み出しチェックの手順を示すフローチャート。
【図３２】不良ブロック検出の際の物理チェッカーパターンの読み出しチェックの手順を示すフローチャート。
【図３３】不良ブロック検出の後に不良ブロックのフラグ数をカウントするシーケンスを示すフローチャート。
【図３４】この発明の第２の実施の形態に係るテスト方法を説明するための図。
【図３５】従来のウェハ・テスト工程の概略を示すフローチャート。
【符号の説明】
１１…メモリセルアレイ（Ｍｅｍｏｒｙ Ｃｅｌｌ Ａｒｒａｙ）、
１２…ロウデコーダ（Ｒｏｗ Ｄｅｃｏｄｅｒ）、
１３…ページバッファ（Ｐａｇｅ Ｂｕｆｆｅｒ）、
１４…カラムゲート回路（Ｃｏｌｕｍｎ Ｇａｔｅ）、
１５…Ｉ／Ｏバス（Ｉ／Ｏ Ｂｕｓ）、
１６…Ｉ／Ｏバッファ（I／Ｏ Ｂｕｆｆｅｒ）、
１７…アドレスバッファ（Ａｄｄｒｅｓｓ Ｂｕｆｆｅｒ）、
１７Ａ…カラムアドレスバッファ（Ｃｏｌｕｍｎ Ａｄｄｒｅｓｓ Ｂｕｆｆｅｒ）、
１７Ｂ…ロウアドレスバッファ（Ｒｏｗ Ａｄｄｒｅｓｓ Ｂｕｆｆｅｒ）、
１８…コマンドバッファ（Ｃｏｍｍａｎｄ Ｂｕｆｆｅｒ）、
１９…不良カラムアドレスレジスタ（Ｂａｄ Ｃｏｌｕｍｎ Ａｄｄｒｅｓｓ Ｒｅｇｉｓｔｅｒ）、
２０…内部電圧生成回路（Ｖｏｌｔａｇｅ Ｇｅｎｅｒａｔｏｒｓ）、
２１…トリミングデータレジスタ（Ｔｒｉｍ。 Ｄａｔａ Ｒｅｇｉｓｔｅｒ）、
２２…タイマー回路（Ｔｉｍｅｒ）、
２２Ａ…タイマー信号生成回路、
２２Ｂ…基準クロック生成回路、
２３…トリミングデータレジスタ（Ｔｒｉｍ. Ｄａｔａ Ｒｅｇｉｓｔｅｒ）、
２４…Ｉ／Ｏ制御回路（Ｉ／Ｏ Ｃｏｎｔｒｏｌ）、
２５…制御回路（Ｃｏｎｔｒｏｌ Ｌｏｇｉｃ）、
３１…パッド（Ｐａｄ）、
３２…ＡＮＤゲート、
３３…フリップフロップ、
３４…トリミングデータレジスタ制御回路（Ｃｏｎｔｒｏｌ）、
３５Ａ、３５Ｂ…基準遅延生成回路、
４１…差動増幅器、
４５…フリップフロップ、
５０…Ｄ型フリップフロップ（ＤＦＦ）、
５１…ラッチ回路（ＩＮＤＥＸ ｌａｔｃｈ）、
５２、５３…クロックドインバータ、
６１…パッド（Ｍｏｎｉｔｏｔ ＰＡＤ）、
６２…可変抵抗回路、
６４…バンドギャップ型定電圧生成回路（ＢＧＲ Ｃｉｒｃｕｉｔ）、
６５…比較器、
６６…フラグ生成回路、
６７…スイッチ回路、
６８…制御回路（ｃｏｎｔｒｏｌ）、
７１…昇圧回路（Ｖｒｅａｄ Ｃｈａｒｇｅ Ｐｕｍｐ）、
７２…パッド（Ｍｏｎｉｔｏｔ ＰＡＤ）、
７３…可変抵抗回路、
７５…比較器、
８１…バッファ回路（Ｂｕｆｆｅｒ）、
８２…アイソレーションラッチ回路（Ｉｓｏｌａｔｉｏｎ Ｌａｔｃｈ）、
８３…判定回路（Ｄｅｃｉｓｉｏｎ Ｃｉｒｃｕｉｔ）、
８４…制御回路（Ｃｏｎｔｒｏｌ）、
８５…レジスタカウンタ（Ｒｅｇｉｓｔｅｒ Ｃｏｕｎｔｅｒ）、
９１、９３…ラッチ回路、
９２…ＥＸ−ＯＲ回路（排他的論理和回路）、
１０１…不良ブロック数カウンタ（Ｂａｄ Ｂｌｏｃｋ # Ｃｏｕｎｔｅｒ）、
１０２…ブロックアドレス・プリデコーダ（Ｂｌｋ Ａｄｄｒｅｓｓ Ｂｕｆｆｅｒ）、
１０３…制御回路、
１０４…部分デコーダ回路、
１０５…デコード回路、
１０６…レベルシフト回路（Ｌ／Ｓ）、
１０７…不良ブロックフラグレジスタ（Ｂａｄ Ｂｌｏｃｋ Ｆｌａｇ Ｒｅｇｉｓｔｅｒ）、
１０８…セット回路、
１０９…読み出し回路、
Ｒ…可変抵抗回路、
ＰＢＵＳＢ…配線。
Claims (18)
- 不揮発性メモリセルからなるメモリセルアレイ、及びレジスタに格納されたデータに基づいて動作もしくは機能が変化する内部回路を有し、半導体チップ上に集積された不揮発性半導体メモリにおいて、
第１のコマンド入力により起動され、パス、フェイルいずれかの結果を出力するような自己判定テストを上記内部回路に対して行なわせる第１の操作と、
上記自己判定テストにおけるパスもしくはフェイルの結果に応じて異なった制御を上記レジスタに対して実施する第２のコマンド入力により起動される第２の操作とを交互に所定の回数繰り返して行うことにより、上記レジスタに各半導体チップ毎の特性を反映したデータを設定し、
上記レジスタのデータを上記メモリセルアレイ内に書き込むことを特徴とする不揮発性半導体メモリのテスト方法。 - 前記レジスタは所定の信号を受けてデータ値をインクリメントさせる機能を有し、
前記第２の操作において、前記第１の操作の結果がフェイルの場合には前記所定の信号を発生させることを特徴とする請求項１記載の不揮発性半導体メモリのテスト方法。 - 前記内部回路は、パルスを生成し、前記レジスタ内のデータに応じてパルス幅が変更されるタイマー回路であり、
前記第１の操作は、チップの外部から入力されたパルス幅と、上記タイマー回路により生成されたパルス幅とを比較し、いずれのパルス幅が長いかに応じてパス、フェイルを出力する自己判定テストであることを特徴とする請求項１記載の不揮発性半導体メモリのテスト方法。 - 前記内部回路は、内部電圧を生成し、前記レジスタ内のデータに応じて電圧値が変更される内部電圧生成回路であり、
前記第１の操作は、チップの外部から入力された電圧と、上記内部電圧生成回路により生成される電圧とを比較し、いずれが高いかに応じてパス、フェイルを出力する自己判定テストであることを特徴とする請求項１記載の不揮発性半導体メモリのテスト方法。 - 前記内部電圧生成回路は、
電圧生成部と、
上記電圧生成部で生成された電圧を分割する分割部と、
上記分割部で分割された分割電圧を参照電圧と比較する比較器とを含み、
上記比較器における比較結果を上記電圧生成部にフィードバックさせることにより電圧生成部における電圧生成動作が制御される構成を有し、
前記自己判定テスト時に、上記電圧生成部を非活性状態とし、上記分割部にチップの外部から入力された電圧を入力して分割電圧を生成させ、この状態における上記比較器の比較結果に応じて前記パス、フェイル信号を生成することを特徴とする請求項４記載の不揮発性半導体メモリのテスト方法。 - 前記電圧生成部は、前記自己判定テスト時にフェイル信号が生成された後に、前記レジスタに格納されたデータに応じて、直前に生成された電圧よりも一定値だけ高い電圧を生成することを特徴とする請求項５記載の不揮発性半導体メモリのテスト方法。
- 前記自己判定テスト時に、前記電圧生成部で生成させる所望電圧に対し、前記一定値の１／２だけ低い電圧をチップの外部から入力して前記分割部に供給することを特徴とする請求項６記載の不揮発性半導体メモリのテスト方法。
- 前記不揮発性メモリセルが、コントロールゲートとフローティングゲートとを有するメモリセルからなり、上記メモリセルにデータを書き込む際は、書き込み動作を複数ステップに分けて各ステップ毎に上記コントロールゲートに与える書き込み電圧を、初期電圧から一定電圧ずつ上げてゆくような書き込み方法を有する不揮発性半導体メモリであり、
前記内部回路は、前記レジスタ内のデータに従い前記初期電圧が決定される書き込み電圧生成回路であり、
前記第１の操作は、ステップ回数が所定の回数に設定された書き込み動作のあとで、書き込み対象のメモリセルがすべて書き込まれているか否かに応じてそれぞれパス、フェイルを出力する自己判定テストであり、
前記第２の操作は、上記第１の操作の結果がフェイルであれば前記初期電圧を一定電圧だけ上げる方向に前記レジスタのデータを変更するような操作であることを特徴とする請求項１記載の不揮発性半導体メモリのテスト方法。 - 前記不揮発性メモリセルが、ウェル領域上に形成され、コントロールゲートとフローティングゲートとを有するメモリセルからなり、上記メモリセルのデータを消去する際は、消去動作を複数ステップに分けて各ステップ毎に上記ウェル領域に与える消去電圧を、初期電圧から一定電圧ずつ上げてゆくような消去方法を有する不揮発性半導体メモリであり、
前記内部回路は、前記レジスタ内のデータに従い前記初期電圧が決定される消去電圧生成回路であり、
前記第１の操作は、ステップ回数が所定の回数に設定された消去動作のあとで、消去対象のメモリセルがすべて消去されているか否かに応じてそれぞれパス、フェイルを出力する自己判定テストであり、
前記第２の操作は、上記第１の操作の結果がフェイルであれば前記初期電圧を一定電圧だけ上げる方向に前記レジスタのデータを変更するような操作であることを特徴とする請求項１記載の不揮発性半導体メモリのテスト方法。 - 不揮発性メモリセルからなるメモリセルアレイ、及びレジスタに格納されたデータに基づいて動作もしくは機能が変化する内部回路を有する不揮発性半導体メモリにおいて、
第１のコマンド入力により起動され、パス、フェイルいずれかの結果を出力するような自己判定テストを上記内部回路に対して行なわせる第１の操作と、
上記自己判定テストにおけるパスもしくはフェイルの結果に応じて異なった制御を上記レジスタに対して実施する第２のコマンド入力により起動される第２の操作とを交互に所定の回数繰り返して行う制御回路を具備し、
上記レジスタに各半導体装置毎の特性を反映したデータを設定し、上記レジスタのデータを上記メモリセルアレイ内に書き込むことを特徴とする不揮発性半導体メモリ。 - 前記レジスタは所定の信号を受けてデータ値をインクリメントさせる機能を有し、
前記第２の操作において、前記第１の操作の結果がフェイルの場合は前記所定の信号を発生させ、パスの場合は前記所定の信号を発生させないことを特徴とする請求項１０記載の不揮発性半導体メモリ。 - 前記内部回路は、パルスを生成し、前記レジスタ内のデータに応じてパルス幅が変更されるタイマー回路であり、
前記第１の操作は、チップの外部から入力されたパルス幅と、上記タイマー回路により生成されたパルス幅とを比較し、いずれのパルス幅が長いかに応じてパス、フェイルを出力する自己判定テストであることを特徴とする請求項１０記載の不揮発性半導体メモリ。 - 前記内部回路は、内部電圧を生成し、前記レジスタ内のデータに応じて電圧値が変更される内部電圧生成回路であり、
前記第１の操作は、チップの外部から入力された電圧と、上記内部電圧生成回路により生成される電圧とを比較し、いずれが高いかに応じてパス、フェイルを出力する自己判定テストであることを特徴とする請求項１０記載の不揮発性半導体メモリ。 - 前記内部電圧生成回路は、
電圧生成部と、
上記電圧生成部で生成された電圧を分割する分割部と、
上記分割部で分割された分割電圧を参照電圧と比較する比較器とを含み、
上記比較器における比較結果を上記電圧生成部にフィードバックさせることにより電圧生成部における電圧生成動作が制御される構成を有し、
前記自己判定テスト時に、上記電圧生成部を非活性状態とし、上記分割部にチップの外部から入力された電圧を入力して分割電圧を生成させ、この状態における上記比較器の比較結果に応じて前記パス、フェイル信号を生成することを特徴とする請求項１３記載の不揮発性半導体メモリ。 - 前記電圧生成部は、前記自己判定テスト時にフェイル信号が生成された後に、前記レジスタに格納されたデータに応じて、直前に生成された電圧よりも一定値だけ高い電圧を生成することを特徴とする請求項１４記載の不揮発性半導体メモリ。
- 前記自己判定テスト時に、前記電圧生成部で生成させる所望電圧に対し、前記一定値の１／２だけ低い電圧をチップの外部から入力して前記分割部に供給することを特徴とする請求項１５記載の不揮発性半導体メモリ。
- 前記不揮発性メモリセルが、コントロールゲートとフローティングゲートとを有するメモリセルからなり、上記メモリセルにデータを書き込む際は、書き込み動作を複数ステップに分けて各ステップ毎に上記コントロールゲートに与える書き込み電圧を、初期電圧から一定電圧ずつ上げてゆくような書き込み方法を有する不揮発性半導体メモリであり、
前記内部回路は、前記レジスタ内のデータに従い前記初期電圧が決定される書き込み電圧生成回路であり、
前記第１の操作は、ステップ回数が所定の回数に設定された書き込み動作のあとで、書き込み対象のメモリセルがすべて書き込まれているか否かに応じてそれぞれパス、フェイルを出力する自己判定テストであり、
前記第２の操作は、上記第１の操作の結果がフェイルであれば前記初期電圧を一定電圧だけ上げる方向に前記レジスタのデータを変更し、パスであれば前記レジスタのデータを変更しないような操作であることを特徴とする請求項１０記載の不揮発性半導体メモリ。 - 前記不揮発性メモリセルが、ウェル領域上に形成され、コントロールゲートとフローティングゲートとを有するメモリセルからなり、上記メモリセルのデータを消去する際は、消去動作を複数ステップに分けて各ステップ毎に上記ウェル領域に与える消去電圧を、初期電圧から一定電圧ずつ上げてゆくような消去方法を有する不揮発性半導体メモリであり、
前記内部回路は、前記レジスタ内のデータに従い前記初期電圧が決定される消去電圧生成回路であり、
前記第１の操作は、ステップ回数が所定の回数に設定された消去動作のあとで、消去対象のメモリセルがすべて消去されているか否かに応じてそれぞれパス、フェイルを出力する自己判定テストであり、
前記第２の操作は、上記第１の操作の結果がフェイルであれば前記初期電圧を一定電圧だけ上げる方向に前記レジスタのデータを変更し、パスであれば前記レジスタのデータを変更しないような操作であることを特徴とする請求項１０記載の不揮発性半導体メモリ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000303854A JP4413406B2 (ja) | 2000-10-03 | 2000-10-03 | 不揮発性半導体メモリ及びそのテスト方法 |
| TW090124136A TW564545B (en) | 2000-10-03 | 2001-09-28 | Semiconductor memory device and test method thereof |
| KR10-2001-0060988A KR100446675B1 (ko) | 2000-10-03 | 2001-09-29 | 반도체 장치 및 그 테스트 방법 |
| US09/968,706 US6643180B2 (en) | 2000-10-03 | 2001-10-02 | Semiconductor memory device with test mode |
| US10/653,260 US6819596B2 (en) | 2000-10-03 | 2003-09-03 | Semiconductor memory device with test mode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000303854A JP4413406B2 (ja) | 2000-10-03 | 2000-10-03 | 不揮発性半導体メモリ及びそのテスト方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007246036A Division JP2008004264A (ja) | 2007-09-21 | 2007-09-21 | 不揮発性半導体メモリ及び不揮発性半導体メモリにおける不良カラムの検出及び置き換え方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002117699A JP2002117699A (ja) | 2002-04-19 |
| JP4413406B2 true JP4413406B2 (ja) | 2010-02-10 |
Family
ID=18784996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000303854A Expired - Lifetime JP4413406B2 (ja) | 2000-10-03 | 2000-10-03 | 不揮発性半導体メモリ及びそのテスト方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6643180B2 (ja) |
| JP (1) | JP4413406B2 (ja) |
| KR (1) | KR100446675B1 (ja) |
| TW (1) | TW564545B (ja) |
Families Citing this family (113)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4413406B2 (ja) * | 2000-10-03 | 2010-02-10 | 株式会社東芝 | 不揮発性半導体メモリ及びそのテスト方法 |
| US6418044B1 (en) * | 2000-12-28 | 2002-07-09 | Stmicroelectronics, Inc. | Method and circuit for determining sense amplifier sensitivity |
| JP2002318265A (ja) * | 2001-04-24 | 2002-10-31 | Hitachi Ltd | 半導体集積回路及び半導体集積回路のテスト方法 |
| JP2003141900A (ja) * | 2001-10-31 | 2003-05-16 | Hitachi Ltd | 不揮発性半導体記憶装置 |
| JP3799269B2 (ja) * | 2001-12-10 | 2006-07-19 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2003233999A (ja) * | 2002-02-07 | 2003-08-22 | Hitachi Ltd | 半導体集積回路及び半導体集積回路の製造方法 |
| JP3866627B2 (ja) | 2002-07-12 | 2007-01-10 | 株式会社東芝 | 不揮発性半導体メモリ |
| DE10238279B4 (de) * | 2002-08-21 | 2005-05-25 | Infineon Technologies Ag | Schieberegisterkette zur Trimmung von Generatoren einer integrierten Halbleitervorrichtung |
| KR100506061B1 (ko) * | 2002-12-18 | 2005-08-03 | 주식회사 하이닉스반도체 | 특성 조정 장치를 부가한 메모리 장치 |
| JP2004319034A (ja) * | 2003-04-18 | 2004-11-11 | Renesas Technology Corp | データプロセッサ |
| JP3863124B2 (ja) | 2003-05-08 | 2006-12-27 | 株式会社東芝 | 半導体記憶装置及びそのテスト方法 |
| DE10323237B4 (de) * | 2003-05-22 | 2015-05-21 | Qimonda Ag | Verfahren und Vorrichtung zur Optimierung der Funktionsweise von DRAM-Speicherelementen |
| JP4624732B2 (ja) * | 2003-07-16 | 2011-02-02 | パナソニック株式会社 | アクセス方法 |
| JP2005085428A (ja) * | 2003-09-11 | 2005-03-31 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
| JP4424952B2 (ja) * | 2003-09-16 | 2010-03-03 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| US7012417B2 (en) * | 2003-10-21 | 2006-03-14 | Stmicroelectronics, Inc. | Voltage regulator with stress mode |
| KR100966895B1 (ko) * | 2004-01-06 | 2010-06-30 | 삼성전자주식회사 | 불휘발성 메모리의 테스트 장치 및 방법 |
| US7053647B2 (en) * | 2004-05-07 | 2006-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of detecting potential bridging effects between conducting lines in an integrated circuit |
| US7110301B2 (en) * | 2004-05-07 | 2006-09-19 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory device and multi-block erase method thereof |
| JP2005332436A (ja) * | 2004-05-18 | 2005-12-02 | Toshiba Corp | 半導体装置及びそのテスト方法 |
| DE602004002947T2 (de) * | 2004-07-14 | 2007-06-28 | Stmicroelectronics S.R.L., Agrate Brianza | NAND Flash Speicher mit Speicherredundanz |
| JP2006048777A (ja) | 2004-08-02 | 2006-02-16 | Toshiba Corp | Ｎａｎｄフラッシュメモリおよびデータ書き込み方法 |
| JP4542852B2 (ja) * | 2004-08-20 | 2010-09-15 | 株式会社アドバンテスト | 試験装置及び試験方法 |
| JPWO2006025083A1 (ja) * | 2004-08-30 | 2008-07-31 | スパンション エルエルシー | 半導体装置、半導体装置の試験方法およびデータ書き込み方法 |
| JP4703148B2 (ja) * | 2004-09-08 | 2011-06-15 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US7509526B2 (en) * | 2004-09-24 | 2009-03-24 | Seiko Epson Corporation | Method of correcting NAND memory blocks and to a printing device employing the method |
| GB2434674B (en) | 2004-10-26 | 2009-12-16 | Spansion Llc | Information setting method of nonvolatile storage device, and nonvolatile storage device |
| KR100648254B1 (ko) * | 2004-12-01 | 2006-11-24 | 삼성전자주식회사 | 소거시간을 줄일 수 있는 불휘발성 메모리 장치 및 그것의소거방법 |
| WO2006067853A1 (ja) * | 2004-12-24 | 2006-06-29 | Spansion Llc | 記憶装置のバイアス印加方法、および記憶装置 |
| DE102005007084B4 (de) * | 2005-02-16 | 2010-02-11 | Qimonda Ag | Integrierter Halbleiterspeicher mit einstellbarer interner Spannung |
| JP2006302464A (ja) * | 2005-04-25 | 2006-11-02 | Nec Electronics Corp | 半導体記憶装置 |
| JP4551284B2 (ja) * | 2005-06-22 | 2010-09-22 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| US7580287B2 (en) * | 2005-09-01 | 2009-08-25 | Micron Technology, Inc. | Program and read trim setting |
| KR100655442B1 (ko) * | 2005-09-01 | 2006-12-08 | 삼성전자주식회사 | 프로그램 스타트 전압을 가변시킬 수 있는 플래시 메모리장치 |
| US7443746B1 (en) | 2005-10-18 | 2008-10-28 | Spansion Llc | Memory array tester information processing system |
| US7403417B2 (en) * | 2005-11-23 | 2008-07-22 | Infineon Technologies Flash Gmbh & Co. Kg | Non-volatile semiconductor memory device and method for operating a non-volatile memory device |
| JP4942990B2 (ja) * | 2005-12-12 | 2012-05-30 | パナソニック株式会社 | 半導体記憶装置 |
| JP4901204B2 (ja) * | 2005-12-13 | 2012-03-21 | 株式会社東芝 | 半導体集積回路装置 |
| JP4761959B2 (ja) * | 2005-12-26 | 2011-08-31 | 株式会社東芝 | 半導体集積回路装置 |
| KR100780765B1 (ko) | 2005-12-28 | 2007-11-30 | 주식회사 하이닉스반도체 | 반도체 장치 |
| US7260004B2 (en) * | 2006-01-12 | 2007-08-21 | International Busniess Machines Corporation | Method and apparatus for increasing yield in a memory circuit |
| JP4435833B2 (ja) | 2006-01-24 | 2010-03-24 | 株式会社アドバンテスト | 試験装置および選択装置 |
| JP4909670B2 (ja) | 2006-01-24 | 2012-04-04 | 株式会社東芝 | 不揮発性半導体記憶装置及びそれを用いた不揮発性メモリシステム |
| JP2007207319A (ja) * | 2006-01-31 | 2007-08-16 | Toshiba Corp | 半導体記憶装置 |
| EP1873787B1 (en) | 2006-06-30 | 2010-02-17 | STMicroelectronics S.r.l. | Automatic regulation method for the reference sources in a non volatile memory device and corresponding memory device |
| US7616483B2 (en) * | 2006-07-03 | 2009-11-10 | Sandisk Corporation | Multi-bit-per-cell flash memory device with an extended set of commands |
| JP2008016112A (ja) * | 2006-07-05 | 2008-01-24 | Toshiba Corp | 半導体記憶装置 |
| KR100801032B1 (ko) * | 2006-11-15 | 2008-02-04 | 삼성전자주식회사 | 비휘발성 반도체 메모리 장치의 입력회로 및 비휘발성반도체 메모리 장치의 데이터 입력방법 |
| US8935302B2 (en) * | 2006-12-06 | 2015-01-13 | Intelligent Intellectual Property Holdings 2 Llc | Apparatus, system, and method for data block usage information synchronization for a non-volatile storage volume |
| JP2010512584A (ja) | 2006-12-06 | 2010-04-22 | フュージョン マルチシステムズ，インク．（ディービイエイ フュージョン−アイオー） | 空データトークン指令を有する要求デバイスからのデータを管理する装置、システムおよび方法 |
| KR100784867B1 (ko) * | 2006-12-13 | 2007-12-14 | 삼성전자주식회사 | 엠에스비 프로그램 상태를 저장하는 플래그 셀들을구비하는 비휘발성 메모리 장치 |
| JP5032155B2 (ja) * | 2007-03-02 | 2012-09-26 | 株式会社東芝 | 不揮発性半導体記憶装置、及び不揮発性半導体記憶システム |
| US7646645B2 (en) * | 2007-04-13 | 2010-01-12 | Atmel Corporation | Method and apparatus for testing the functionality of a page decoder |
| US8365044B2 (en) * | 2007-04-23 | 2013-01-29 | Agere Systems Inc. | Memory device with error correction based on automatic logic inversion |
| KR100873825B1 (ko) * | 2007-05-02 | 2008-12-15 | 삼성전자주식회사 | 비휘발성 메모리의 멀티 비트 프로그래밍 장치 및 방법 |
| US7760547B2 (en) * | 2007-09-25 | 2010-07-20 | Sandisk Corporation | Offset non-volatile storage |
| JP2009259329A (ja) * | 2008-04-16 | 2009-11-05 | Toshiba Corp | 半導体集積回路装置 |
| KR100965029B1 (ko) * | 2008-05-13 | 2010-06-21 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 그 프로그램 검증 방법 |
| JP5072723B2 (ja) * | 2008-06-11 | 2012-11-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| KR101464255B1 (ko) * | 2008-06-23 | 2014-11-25 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것을 포함한 시스템 |
| JP5193796B2 (ja) * | 2008-10-21 | 2013-05-08 | 株式会社東芝 | ３次元積層型不揮発性半導体メモリ |
| US8022751B2 (en) * | 2008-11-18 | 2011-09-20 | Microchip Technology Incorporated | Systems and methods for trimming bandgap offset with bipolar elements |
| KR101312348B1 (ko) * | 2009-03-10 | 2013-09-27 | 가부시키가이샤 어드밴티스트 | 시험 장치 및 시험 방법 |
| US8102705B2 (en) | 2009-06-05 | 2012-01-24 | Sandisk Technologies Inc. | Structure and method for shuffling data within non-volatile memory devices |
| US8027195B2 (en) | 2009-06-05 | 2011-09-27 | SanDisk Technologies, Inc. | Folding data stored in binary format into multi-state format within non-volatile memory devices |
| JP5426250B2 (ja) * | 2009-06-26 | 2014-02-26 | 三星電子株式会社 | 不揮発性半導体メモリの放電回路 |
| KR101596827B1 (ko) * | 2009-10-14 | 2016-02-23 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 |
| KR101586325B1 (ko) * | 2009-11-09 | 2016-02-03 | 삼성전자주식회사 | 트림 회로 및 이를 포함하는 반도체 메모리 장치 |
| JP2011123951A (ja) * | 2009-12-10 | 2011-06-23 | Toshiba Corp | 半導体記憶装置、及びその検査方法 |
| US8468294B2 (en) | 2009-12-18 | 2013-06-18 | Sandisk Technologies Inc. | Non-volatile memory with multi-gear control using on-chip folding of data |
| US8144512B2 (en) * | 2009-12-18 | 2012-03-27 | Sandisk Technologies Inc. | Data transfer flows for on-chip folding |
| US8725935B2 (en) | 2009-12-18 | 2014-05-13 | Sandisk Technologies Inc. | Balanced performance for on-chip folding of non-volatile memories |
| JP2011134410A (ja) | 2009-12-25 | 2011-07-07 | Toshiba Corp | 不揮発性半導体記憶装置及びその試験方法 |
| TWI426519B (zh) * | 2009-12-29 | 2014-02-11 | Winbond Electronics Corp | 記憶體晶片以及其控制方法 |
| KR101103071B1 (ko) * | 2010-05-31 | 2012-01-06 | 주식회사 하이닉스반도체 | 반도체 집적 회로 |
| KR101100958B1 (ko) * | 2010-09-06 | 2011-12-29 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 |
| JP5533498B2 (ja) * | 2010-09-27 | 2014-06-25 | 富士通セミコンダクター株式会社 | 内部電位発生回路 |
| KR101180408B1 (ko) * | 2011-01-28 | 2012-09-10 | 에스케이하이닉스 주식회사 | 반도체 집적회로 및 그 제어 방법 |
| JP2012203951A (ja) | 2011-03-24 | 2012-10-22 | Toshiba Corp | 半導体記憶装置 |
| US9342446B2 (en) | 2011-03-29 | 2016-05-17 | SanDisk Technologies, Inc. | Non-volatile memory system allowing reverse eviction of data updates to non-volatile binary cache |
| KR101925384B1 (ko) * | 2011-05-17 | 2019-02-28 | 삼성전자주식회사 | 불휘발성 메모리를 포함하는 메모리 시스템 및 불휘발성 메모리의 제어 방법 |
| US9003255B2 (en) * | 2011-07-01 | 2015-04-07 | Stmicroelectronics International N.V. | Automatic test-pattern generation for memory-shadow-logic testing |
| US8576639B2 (en) * | 2011-07-05 | 2013-11-05 | Elpida Memory, Inc. | Memory device having switch providing voltage to bit line |
| US9202569B2 (en) * | 2011-08-12 | 2015-12-01 | Micron Technology, Inc. | Methods for providing redundancy and apparatuses |
| JP2013065378A (ja) * | 2011-09-16 | 2013-04-11 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP5856536B2 (ja) | 2012-04-27 | 2016-02-09 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US8681548B2 (en) | 2012-05-03 | 2014-03-25 | Sandisk Technologies Inc. | Column redundancy circuitry for non-volatile memory |
| JP2013246844A (ja) | 2012-05-24 | 2013-12-09 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8902657B2 (en) * | 2012-09-07 | 2014-12-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device and controller |
| US9490035B2 (en) | 2012-09-28 | 2016-11-08 | SanDisk Technologies, Inc. | Centralized variable rate serializer and deserializer for bad column management |
| US9076506B2 (en) | 2012-09-28 | 2015-07-07 | Sandisk Technologies Inc. | Variable rate parallel to serial shift register |
| US8897080B2 (en) | 2012-09-28 | 2014-11-25 | Sandisk Technologies Inc. | Variable rate serial to parallel shift register |
| JP2014175028A (ja) | 2013-03-08 | 2014-09-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2014186772A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体記憶装置、コントローラ、及びメモリシステム |
| KR102102175B1 (ko) | 2013-11-05 | 2020-04-21 | 삼성전자 주식회사 | 저항체를 이용한 비휘발성 메모리 장치의 테스트 방법 |
| JP5770885B2 (ja) * | 2014-05-02 | 2015-08-26 | スパンション エルエルシー | 半導体メモリ |
| US10032524B2 (en) | 2015-02-09 | 2018-07-24 | Sandisk Technologies Llc | Techniques for determining local interconnect defects |
| US9899102B2 (en) * | 2015-03-31 | 2018-02-20 | SK Hynix Inc. | Semiconductor device and operating method thereof |
| KR20160121230A (ko) * | 2015-04-10 | 2016-10-19 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치, 이를 위한 리페어 시스템 및 장치 특성 관리 방법 |
| US9646708B2 (en) * | 2015-05-07 | 2017-05-09 | Sandisk Technologies Llc | Input/output interface circuits and methods for memory devices |
| JP6953148B2 (ja) * | 2017-02-28 | 2021-10-27 | ラピスセミコンダクタ株式会社 | 半導体記憶装置及びデータ読出方法 |
| WO2020024149A1 (en) * | 2018-08-01 | 2020-02-06 | Micron Technology, Inc. | Semiconductor device, delay circuit, and related method |
| US11101015B2 (en) | 2018-12-17 | 2021-08-24 | Micron Technology, Inc. | Multi-dimensional usage space testing of memory components |
| US10910081B2 (en) * | 2018-12-17 | 2021-02-02 | Micron Technology, Inc. | Management of test resources to perform reliability testing of memory components |
| US11340292B2 (en) | 2019-07-09 | 2022-05-24 | Stmicroelectronics International N.V. | System and method for parallel testing of electronic device |
| US10996266B2 (en) | 2019-08-09 | 2021-05-04 | Stmicroelectronics International N.V. | System and method for testing voltage monitors |
| US11586495B2 (en) * | 2020-07-15 | 2023-02-21 | Micron Technology, Inc. | Fuse logic to perform selectively enabled ECC decoding |
| CN112562769B (zh) * | 2020-11-23 | 2023-07-25 | 电子科技大学 | 一种具有预修调功能的数字修调*** |
| US11573914B2 (en) * | 2021-03-19 | 2023-02-07 | Sandisk Technologies Llc | Nonconsecutive mapping scheme for data path circuitry in a storage device |
| CN114899119A (zh) * | 2021-04-27 | 2022-08-12 | 长江存储科技有限责任公司 | 晶圆测试方法、***及芯片应用方法 |
| CN113938125B (zh) * | 2021-10-19 | 2023-02-24 | 浙江大学 | 多通道可配置可测试与修调的数字信号隔离器 |
| CN114002588B (zh) * | 2022-01-04 | 2022-04-29 | 苏州贝克微电子股份有限公司 | 一种高精度的半导体芯片修调测试方法 |
| CN116994635B (zh) * | 2023-06-28 | 2024-04-09 | 珠海妙存科技有限公司 | 闪存掉电测试方法和***、电子设备、存储介质 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2922060B2 (ja) * | 1992-07-27 | 1999-07-19 | 富士通株式会社 | 半導体記憶装置 |
| JPH0778499A (ja) * | 1993-09-10 | 1995-03-20 | Advantest Corp | フラッシュメモリ試験装置 |
| EP0686978B1 (en) * | 1994-06-07 | 2001-03-07 | STMicroelectronics S.r.l. | A method for in-factory testing of flash EEPROM devices |
| JP3828222B2 (ja) * | 1996-02-08 | 2006-10-04 | 株式会社日立製作所 | 半導体記憶装置 |
| US5805510A (en) * | 1996-10-18 | 1998-09-08 | Kabushiki Kaisha Toshiba | Data erase mechanism for nonvolatile memory of boot block type |
| IT1290156B1 (it) * | 1996-12-18 | 1998-10-19 | Texas Instruments Italia Spa | Chip di memoria contenente un registro di memoria non volatile per la memorizzazione permanente di informazioni relative alla qualita' del |
| JP3405651B2 (ja) * | 1997-02-27 | 2003-05-12 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JPH11353893A (ja) * | 1998-06-08 | 1999-12-24 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR20000003615A (ko) * | 1998-06-29 | 2000-01-15 | 김영환 | 3상태 출력 테스트장치 |
| JP4587500B2 (ja) | 1998-11-11 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、メモリモジュール、記憶媒体、及び半導体集積回路の救済方法 |
| DE10066260B4 (de) * | 1999-04-30 | 2013-11-14 | Fujitsu Semiconductor Ltd. | Halbleiter-Speicheranordnung, Leiterplatte, auf welcher eine Halbleiter-Speicheranordnung montiert ist, und Verfahren zum Testen der Zwischenverbindung zwischen einer Halbleiter-Speicheranordnung und einer Leiterplatte |
| US6462985B2 (en) * | 1999-12-10 | 2002-10-08 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory for storing initially-setting data |
| JP2001319486A (ja) * | 2000-05-12 | 2001-11-16 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| JP4413406B2 (ja) * | 2000-10-03 | 2010-02-10 | 株式会社東芝 | 不揮発性半導体メモリ及びそのテスト方法 |
| JP2002216471A (ja) * | 2001-01-17 | 2002-08-02 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
2000
- 2000-10-03 JP JP2000303854A patent/JP4413406B2/ja not_active Expired - Lifetime
-
2001
- 2001-09-28 TW TW090124136A patent/TW564545B/zh not_active IP Right Cessation
- 2001-09-29 KR KR10-2001-0060988A patent/KR100446675B1/ko active IP Right Grant
- 2001-10-02 US US09/968,706 patent/US6643180B2/en not_active Expired - Lifetime
-
2003
- 2003-09-03 US US10/653,260 patent/US6819596B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100446675B1 (ko) | 2004-09-08 |
| US20020048191A1 (en) | 2002-04-25 |
| US20040042331A1 (en) | 2004-03-04 |
| TW564545B (en) | 2003-12-01 |
| KR20020026855A (ko) | 2002-04-12 |
| US6819596B2 (en) | 2004-11-16 |
| US6643180B2 (en) | 2003-11-04 |
| JP2002117699A (ja) | 2002-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4413406B2 (ja) | 不揮発性半導体メモリ及びそのテスト方法 | |
| JP3866627B2 (ja) | 不揮発性半導体メモリ | |
| US8730722B2 (en) | Saving of data in cases of word-line to word-line short in memory arrays | |
| US7831872B2 (en) | Test circuit and method for multilevel cell flash memory | |
| US6992937B2 (en) | Column redundancy for digital multilevel nonvolatile memory | |
| US8514630B2 (en) | Detection of word-line leakage in memory arrays: current based approach | |
| US7126851B2 (en) | Method of transferring initially-setting data in a non-volatile semiconductor memory | |
| US8432732B2 (en) | Detection of word-line leakage in memory arrays | |
| US8305807B2 (en) | Detection of broken word-lines in memory arrays | |
| US4879689A (en) | Nonvolatile semiconductor memory device | |
| US20120230132A1 (en) | Data processing device and method of reading trimming data | |
| JP4387547B2 (ja) | 不揮発性半導体メモリ | |
| US6473344B2 (en) | Semiconductor memory device capable of outputting a wordline voltage via an external pin | |
| JP4439539B2 (ja) | 不揮発性半導体メモリ及びそのテスト方法 | |
| JP2008004264A (ja) | 不揮発性半導体メモリ及び不揮発性半導体メモリにおける不良カラムの検出及び置き換え方法 | |
| JP3176827B2 (ja) | 集積回路装置および集積回路装置を試験する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091118 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4413406 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |