JP2011123951A - 半導体記憶装置、及びその検査方法 - Google Patents
半導体記憶装置、及びその検査方法 Download PDFInfo
- Publication number
- JP2011123951A JP2011123951A JP2009280608A JP2009280608A JP2011123951A JP 2011123951 A JP2011123951 A JP 2011123951A JP 2009280608 A JP2009280608 A JP 2009280608A JP 2009280608 A JP2009280608 A JP 2009280608A JP 2011123951 A JP2011123951 A JP 2011123951A
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- wiring
- control circuit
- voltage
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1204—Bit line control
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】メモリセルに接続された配線の不良を検出する。
【解決手段】半導体記憶装置10は、複数のメモリセルMCと、複数のメモリセルMCに対応して設けられた複数の配線BLと、複数の配線BLのうち、検査対象としての第1の配線を選択する第1のデコーダ21と、複数の配線BLのうち、基準電圧を生成するための第2の配線を選択する第2のデコーダ23と、第1及び第2の配線を充電するドライバ22,24と、第1及び第2の配線を同時に放電する放電回路22,24と、第1の配線が放電されている間に、第1の配線の電圧と第2の配線の電圧とを比較し、第1の配線の不良を検出するセンスアンプSAとを含む。
【選択図】 図9
【解決手段】半導体記憶装置10は、複数のメモリセルMCと、複数のメモリセルMCに対応して設けられた複数の配線BLと、複数の配線BLのうち、検査対象としての第1の配線を選択する第1のデコーダ21と、複数の配線BLのうち、基準電圧を生成するための第2の配線を選択する第2のデコーダ23と、第1及び第2の配線を充電するドライバ22,24と、第1及び第2の配線を同時に放電する放電回路22,24と、第1の配線が放電されている間に、第1の配線の電圧と第2の配線の電圧とを比較し、第1の配線の不良を検出するセンスアンプSAとを含む。
【選択図】 図9
Description
本発明は、半導体記憶装置、及びその検査方法に係り、例えばメモリセルに接続された配線の不良を検出する半導体記憶装置に関する。
ビット線とワード線との交差領域にメモリセルを配置したクロスポイント型メモリが知られている。クロスポイント型メモリにおいて配線のオープン不良を検出する場合、メモリセルを介してビット線及びワード線間に電流を流すことでしかオープン不良を検出することができない。すなわち、ビット線のオープン不良を検査する段階でメモリセルにアクセスする必要がある。
この検査方法には懸念する事項が例えば2つ存在する。1つ目は、ビット線及びワード線間に電流が流れなかった場合、メモリセル、ワード線、及びビット線のどこに不良があるのかが判定できない。2つ目は、検査段階でメモリセルに不要なストレスを与えてしまう可能性がある。
また、絶縁状態のメモリセルに電圧を印加し、メモリセルを活性化するという工程、いわゆるフォーミング工程を必要とする半導体メモリがある(例えば、特許文献1)。この半導体メモリにおいて、不良配線に接続されたメモリセルにもフォーミング工程を行うと、半導体メモリ全体のフォーミング工程に時間を要する場合がある。
本発明は、メモリセルに接続された配線の不良を検出することが可能な半導体記憶装置、及びその検査方法を提供する。
本発明の一態様に係る半導体記憶装置は、複数のメモリセルと、前記複数のメモリセルに対応して設けられた複数の配線と、前記複数の配線のうち、検査対象としての第1の配線を選択する第1のデコーダと、前記複数の配線のうち、基準電圧を生成するための第2の配線を選択する第2のデコーダと、前記第1及び第2の配線を充電するドライバと、前記第1及び第2の配線を同時に放電する放電回路と、前記第1の配線が放電されている間に、前記第1の配線の電圧と前記第2の配線の電圧とを比較し、前記第1の配線の不良を検出するセンスアンプとを具備する。
本発明の一態様に係る半導体記憶装置は、複数のメモリセルと、前記複数のメモリセルに対応して設けられた複数の配線と、前記複数の配線のうち、検査対象としての第1の配線を選択するデコーダと、前記第1の配線を充電するドライバと、前記第1の配線を放電する放電回路と、前記第1の配線が放電されている間に、前記第1の配線の電圧と基準電圧とを比較し、前記第1の配線の不良を検出するセンスアンプとを具備する。
本発明の一態様に係る半導体記憶装置の検査方法は、複数のメモリセルに対応して設けられた複数の配線のうち第1の配線を選択する工程と、前記第1の配線を充電する工程と、前記第1の配線を放電する工程と、前記第1の配線が放電されている間に、前記第1の配線の電圧と基準電圧とを比較する工程と、前記第1の配線に不良でない場合に、前記第1の配線に接続されたメモリセルを活性化する工程とを具備する。
本発明によれば、メモリセルに接続された配線の不良を検出することが可能な半導体記憶装置、及びその検査方法を提供することができる。
以下、本発明の実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率などは必ずしも現実のものと同一とは限らないことに留意すべきである。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。本発明の技術思想は、その要旨を逸脱しない範囲において、種々の変更を加えることができる。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
[本発明の概要]
まず、配線のオープン不良を検出するための手法について説明する。図1に示すように、複数の配線、例えばビット線BLが同じ方向に延びるように配設されており、複数のビット線BLには、ビット線ドライバが接続されている。複数のビット線BLは、オープン不良が発生したビット線と、オープン不良が発生していないビット線(良品のビット線)とを含んでいる。なお、オープン不良とは、1本の配線がその途中で電気的に切断されている状態、或いは1本の配線の端部とこれに接続するコンタクトや回路とが電気的に切断されていることをいう。
まず、配線のオープン不良を検出するための手法について説明する。図1に示すように、複数の配線、例えばビット線BLが同じ方向に延びるように配設されており、複数のビット線BLには、ビット線ドライバが接続されている。複数のビット線BLは、オープン不良が発生したビット線と、オープン不良が発生していないビット線(良品のビット線)とを含んでいる。なお、オープン不良とは、1本の配線がその途中で電気的に切断されている状態、或いは1本の配線の端部とこれに接続するコンタクトや回路とが電気的に切断されていることをいう。
オープン不良が発生したビット線と良品のビット線とでは容量が異なり、具体的には、オープン不良が発生したビット線は、良品のビット線に比べ、その長さに起因して容量が小さい。容量が異なるビット線を充電した後に放電すると、放電に要する時間が異なる。よって、この放電時間の差を利用して配線のオープン不良を検出することができる。
まず、図1に示すように、ビット線ドライバを用いて、ビット線を同じ所定電圧まで充電する。続いて、図2に示すように、充電したビット線を抵抗R(例えば、トランジスタ)を介して接地する。すると、容量の大きいビット線は放電時間が長く、一方、容量の小さいビット線は放電時間が短い。よって、放電を開始してから所定時間が経過した後、ビット線の電圧と所定の基準電圧とを比較することで、検査対象のビット線にオープン不良が発生しているか否かを判定することができる。
以下に、半導体記憶装置に使用される配線のオープン不良を検出するための具体的な実施形態について説明する。
[第1の実施形態]
本実施形態の半導体記憶装置は、例えば、記憶情報に応じて抵抗値が変化するメモリセルを備えた抵抗変化メモリである。この抵抗変化メモリとしては、抵抗ランダムアクセスメモリ(ReRAM:Resistive Random Access Memory)、磁気ランダムアクセスメモリ(MRAM:Magnetic Random Access Memory)、相変化ランダムアクセスメモリ(PCRAM:Phase-Change Random Access Memory)など様々な種類のメモリを使用することが可能である。本実施形態では、抵抗変化メモリとしてReRAMを一例に挙げて説明する。
本実施形態の半導体記憶装置は、例えば、記憶情報に応じて抵抗値が変化するメモリセルを備えた抵抗変化メモリである。この抵抗変化メモリとしては、抵抗ランダムアクセスメモリ(ReRAM:Resistive Random Access Memory)、磁気ランダムアクセスメモリ(MRAM:Magnetic Random Access Memory)、相変化ランダムアクセスメモリ(PCRAM:Phase-Change Random Access Memory)など様々な種類のメモリを使用することが可能である。本実施形態では、抵抗変化メモリとしてReRAMを一例に挙げて説明する。
図3は、本発明の第1の実施形態に係る抵抗変化メモリ10の構成を示すブロック図である。メモリセルアレイ11には、それぞれがロウ方向に延びる複数のワード線WL、及びそれぞれがカラム方向に延びる複数のビット線BLが配設されている。ワード線WL及びビット線BLの交差領域には、メモリセルMCが配置されている。すなわち、本実施形態の抵抗変化メモリ10は、クロスポイント型抵抗変化メモリである。
メモリセルMCは、可変抵抗素子12と選択素子13とが直列に接続されて構成されている。選択素子13としては、例えばダイオードが用いられる。可変抵抗素子12の一端は、ワード線WLに接続されている。可変抵抗素子12の他端は、ダイオード13のカソードに接続されている。ダイオード13のアノードは、ビット線BLに接続されている。ダイオード13の接続関係は、抵抗変化メモリの周辺回路構成や、可変抵抗素子12に含まれる抵抗変化膜の構成に応じて適宜設定される。
本実施形態のメモリセルアレイ11は、二次元配列されたメモリセルアレイが縦方向に複数層積層された三次元構造を有している。図4は、メモリセルアレイ11の構成を示す概念図である。
第1レベル配線層には、それぞれがロウ方向に延在する複数のワード線WL1が含まれる。第2レベル配線層には、それぞれがカラム方向に延在する複数のビット線BL1が含まれる。1本のワード線WL1と1本のビット線BL1との間には、ダイオード13、可変抵抗素子12の順に積層されたメモリセルMCが配置される。第3レベル配線層には、それぞれがロウ方向に延在する複数のワード線WL2が含まれる。1本のビット線BL1と1本のワード線WL2との間には、可変抵抗素子12、ダイオード13の順に積層されたメモリセルMCが配置される。この関係を保持したまま、ビット線BL、ワード線WL、及びメモリセルMCが積層されてメモリセルアレイ11が構成される。図4には、一例として、4つのメモリセルMCが積層された構造を示しているが、積層数には特に制限はない。
ワード線WL1〜WL3は、WL引き出し部に電気的に接続されている。WL引き出し部は、複数レベルの配線層(M1、M2)と、これらを接続するコンタクトプラグとから構成されている。ワード線WL1〜WL3は、WL引き出し部を介してロウデコーダに接続される。
ビット線BL1〜BL2は、BL引き出し部に電気的に接続されている。BL引き出し部は、複数レベルの配線層(M1、M2)と、これらを接続するコンタクトプラグとから構成されている。ビット線BL1〜BL2は、BL引き出し部を介してカラムデコーダに接続される。なお、図4では、ビット線BLは、紙面に垂直な方向に延在しているため、BL引き出し部をロウ方向に投影して図示している。
図5は、可変抵抗素子12の構成を示す断面図である。可変抵抗素子12は、下部電極12A、抵抗変化膜12B、上部電極12Cが順に積層されて構成されている。抵抗変化膜12Bとしては、例えば、遷移金属酸化物が用いられ、具体的には、NiOx、CoOx、TiOxなどが挙げられる。
可変抵抗素子12は、電圧が印加又は電流が供給されることにより、少なくとも2値の抵抗値を、室温にて双安定状態として取り得る。この2つの安定な抵抗値を書き込み及び読み出すことにより、少なくとも2値のメモリ動作を実現できる。可変抵抗素子12に2値のメモリ動作をさせる場合、例えば、可変抵抗素子12の低抵抗状態をデータ“1”、高抵抗状態をデータ“0”に対応付ける。
可変抵抗素子12を活性化する(すなわち、記憶素子としての初期状態に設定する)ためには、フォーミングという操作を必要とする。フォーミングは、上部電極12C及び下部電極12Aを用いて、金属酸化物からなる抵抗変化膜12Bにやや高めの一定電圧を印加することを意味し、メモリセルが抵抗変化メモリとして駆動できるようにするために行う最初の操作である。フォーミングを行う前は、抵抗変化膜12Bは絶縁状態であり、電流を流さない。フォーミングを行うことで、抵抗変化膜12Bに電流路(フィラメント)が形成される。そして、抵抗変化膜12Bが低抵抗状態時に、このフィラメントを介して下部電極12Aと上部電極12Cとの間に電流が流れる。
図3において、複数のビット線BLには、カラムデコーダ14が接続されている。カラムデコーダ14は、例えば制御回路18から送られるアドレスに基づいて、複数のビット線BLのいずれか1本を選択する。
BL制御回路15は、ビット線BLの放電を開始し、所定の放電時間が経過した後に、ビット線BLの電圧と基準電圧Vrefとの比較結果を出力する。この機能を実現するために、BL制御回路15は、ビット線BLを充電するビット線ドライバ、ビット線BLを放電する放電回路、ビット線BLの電圧を検出するセンスアンプSA、及びセンスアンプSAの出力を保持するラッチ回路LATなどを備えている。BL制御回路15から出力されたデータDOは、出力バッファ19を介して外部に出力される。この他、BL制御回路15は、データの書き込み動作、及びデータの読み出し動作を行う機能も備えている。
複数のワード線WLには、ロウデコーダ16が接続されている。ロウデコーダ16は、例えば制御回路18から送られるアドレスに基づいて、複数のワード線WLのいずれか1本を選択する。
WL制御回路17は、ワード線WLの放電を開始し、所定の放電時間が経過した後に、ワード線WLの電圧と基準電圧Vrefとの比較結果を出力する。この機能を実現するために、WL制御回路17は、ワード線WLを充電するワード線ドライバ、ワード線WLを放電する放電回路、ワード線WLの電圧を検出するセンスアンプSA、及びセンスアンプSAの出力を保持するラッチ回路LATなどを備えている。WL制御回路17から出力されたデータDOは、出力バッファ19を介して外部に出力される。
制御回路18は、抵抗変化メモリ10全体の動作を制御する。具体的には、制御回路18は、カラムデコーダ14、BL制御回路15、ロウデコーダ16、及びWL制御回路17にアドレスや制御信号を送ることで、これらの回路を制御する。
次に、BL制御回路15の具体的な構成の一例について説明する。図6は、BL制御回路15の構成を示す回路図である。なお、BL制御回路15に入力される各種制御信号は、制御回路18から供給される。
センスノードNsenには、カレントミラー回路CMが接続されている。カレントミラー回路CMは、ビット線を充電するビット線ドライバとして機能する。カレントミラー回路CMは、4つのPチャネルMOSFET(Metal Semiconductor Field Effect Transistor)PT1〜PT4を備えている。
PMOSFET PT1のソースは、電源VSELに接続され、PMOSFET PT1のゲートには、カレントミラー回路CMの活性/非活性を制御する信号PCMが入力されている。PMOSFET PT2のドレインは、PMOSFET PT1のソースに接続され、PMOSFET PT2のゲートとドレインとは接続され、PMOSFET PT2のドレインは、電流I_chargeを流す電流源(図示せず)に接続されている。PMOSFET PT3のソースは、電源VSELに接続され、PMOSFET PT3のゲートには、信号PCMが入力されている。PMOSFET PT4のドレインは、PMOSFET PT3のソースに接続され、PMOSFET PT4のゲートは、PMOSFET PT2のゲートに接続され、PMOSFET PT4のドレインは、センスノードNsenに接続されている。
このように構成されたビット線ドライバ(カレントミラー回路CM)は、信号PCMがローレベルの場合に活性化され、センスノードNsenに電流I_chargeを供給する。
キャパシタCsenの一方の電極は、センスノードNsenに接続され、キャパシタCsenの他方の電極は、接地されている。センスノードNsenは、トランスファーゲートTGを介してビット線BLに接続されている。トランスファーゲートTGは、ビット線を充電する際、及びビット線を放電する際にオンする。トランスファーゲートTGは、例えば、NチャネルMOSFET NT2とPMOSFET PT5とが並列に接続されて構成されている。
放電回路としてのNMOSFET NT1のドレインは、ビット線BLに接続され、NMOSFET NT1のゲートには、ビット線BLを放電するタイミングを制御する信号DCHが入力され、NMOSFET NT1のソースは接地されている。信号DCHは、ビット線BLを放電する際にハイレベルになる。
センスアンプSAの反転入力(inverting input)端子は、センスノードNsenに接続され、センスアンプSAの非反転入力(non-inverting input)端子には、基準電圧Vrefが印加されている。この基準電圧Vrefは、検査対象のビット線にオープン不良が発生しているか、或いは検査対象のビット線が良品であるかを判定するためのものであり、この判定時に、両者を切り分けることができる電圧、すなわち、オープン不良が発生したビット線の電圧と、良品のビット線の電圧との間(両電圧を含まず)の電圧に設定される。センスアンプSAは、センスノードNsenの電圧と基準電圧Vrefとの差を検知する。
PMOSFET PT6のソースは、ロジック回路用の電源VDDに接続され、PMOSFET PT6のゲートには、検査対象のビット線の電圧を判定するタイミングを制御する信号STRBnが入力され、PMOSFET PT6のドレインは、PMOSFET PT7のドレインに接続されている。
センスアンプSAの出力端子は、レベルシフタLSを介して、PMOSFET PT7のゲートに接続されている。PMOSFET PT7のソースは接地されるとともに、ラッチ回路LATの入力端子に接続されている。ラッチ回路LATは、例えば、2つのクロックドインバータから構成され、一方のクロックドインバータの出力が他方のクロックドインバータの入力に接続されている。
ラッチ回路LATの出力端子は、出力バッファ19に接続されている。また、ラッチ回路LATの出力端子は、ラッチ回路LATのデータをリセットするためのNMOSFET NT3のドレインに接続されている。NMOSFET NT3のゲートには、ラッチ回路LATのデータをリセットするタイミングを制御する信号LAT_RSTが入力され、NMOSFET NT3のソースは接地されている。信号LAT_RSTは、ラッチ回路LATのデータをリセットする際にハイレベルになる。
(動作)
次に、このように構成された抵抗変化メモリ10の動作について説明する。図7は、ビット線BLのオープン不良を検出する動作を説明するタイミングチャートである。
次に、このように構成された抵抗変化メモリ10の動作について説明する。図7は、ビット線BLのオープン不良を検出する動作を説明するタイミングチャートである。
まず、カラムデコーダ14によって、検査対象のビット線BLが選択される。続いて、トランスファーゲートTGがオンし、ビット線BLがセンスノードNsenに接続される。続いて、信号PCMがローレベルに遷移し、カレントミラー回路CMが活性化される。これにより、カレントミラー回路CMによってビット線BLの充電が開始される。ビット線BLが所定電位に充電された後、信号PCHがハイレベルに遷移し、カレントミラー回路CMが非活性化される。
続いて、信号DCHがハイレベルに遷移し、NMOSFET NT1がオンする。これにより、NMOSFET NT1を介して、ビット線BLの放電が開始される。ここで、オープン不良が発生したビット線と良品のビット線とではそれらの容量が異なり、具体的には、オープン不良が発生したビット線は、良品のビット線に比べて容量が小さい。従って、図7に示すように、良品のビット線の電圧は緩やかに低下するが、一方で、オープン不良が発生したビット線の電圧は、良品のビット線に比べて、低下する割合が大きい。
センスアンプSAは、センスノードNsenの電圧、すなわちビット線BLの電圧と、基準電圧Vrefとの差を検出する。続いて、所定の放電時間が経過した後、信号STRBnがローレベルに遷移し、PMOSFET PT6がオンする。この時、センスアンプSAの出力が正、すなわち、ビット線BLの電圧が基準電圧Vrefより低い場合、ラッチ回路LATにはデータ“1”が保持される。一方、センスアンプSAの出力が負、すなわち、ビット線BLの電圧が基準電圧Vrefより高い場合、ラッチ回路LATにはデータ“0”が保持される。これにより、ラッチ回路LATから出力されるデータによって、検査対象のビット線BLがオープン不良であるか良品であるかを判定することができる。
なお、ビット線BLのオープン不良は、デバイス構造に起因して、図4のBL引き出し部、すなわち、ビット線BLの引き回しや、コンタクトプラグとの接続部分で発生する確率が大きい。よって、オープン不良が発生したビット線と良品のビット線とは、これらの容量の差が大きくなる。これにより、両者の放電時間の差も大きくなるため、ビット線BLがオープン不良であるか良品であるかを判定することが可能である。ワード線WLについても同様である。
ワード線WLのオープン不良を検出する動作は、ビット線BLの場合と同じである。すなわち、ロウデコーダ16及びWL制御回路17はそれぞれ、カラムデコーダ14及びBL制御回路15と同じ動作を実行する。また、WL制御回路17の構成は、ビット線BLがワード線WLに変わる以外は、図6に示したBL制御回路15と同じである。
次に、抵抗変化メモリ10の検査方法について説明する。図8は、抵抗変化メモリ10の検査方法を示すフローチャートである。
まず、カラムデコーダ14により、検査対象のビット線を選択する(ステップS101)。続いて、BL制御回路15により、検査対象のビット線を所定電圧に充電する(ステップS102)。続いて、BL制御回路15により、検査対象のビット線を放電する(ステップS103)。続いて、BL制御回路15により、放電を開始してから所定時間が経過した後、検査対象のビット線の電圧と基準電圧Vrefとを比較する(ステップS104)。続いて、ステップS101〜S104の工程を、すべてのビット線に対して行う(ステップS105)。
続いて、ロウデコーダ16により、検査対象のワード線を選択する(ステップS106)。続いて、WL制御回路17により、検査対象のワード線を所定電圧に充電する(ステップS107)。続いて、WL制御回路17により、検査対象のワード線を放電する(ステップS108)。続いて、WL制御回路17により、放電を開始してから所定時間が経過した後、検査対象のワード線の電圧と基準電圧Vrefとを比較する(ステップS109)。続いて、ステップS106〜S109の工程を、すべてのワード線に対して行う(ステップS110)。
この時点で、オープン不良が発生した配線と良品の配線との選別が終了している。よって、良品のビット線及び良品のワード線に接続されたメモリセルのみ、フォーミング工程を行う(ステップS111)。すなわち、ビット線及びワード線を用いて、メモリセルMC(具体的には抵抗変化膜12B)にやや高めの一定電圧を印加する。これにより、フォーミング工程前では抵抗変化膜12Bは絶縁状態であったが、フォーミング工程後には、抵抗変化膜12Bは、これに印加される電圧或いは供給される電流に応じて低抵抗状態と高抵抗状態とが切り替わる膜に変化する。このフォーミング工程を、良品のビット線及び良品のワード線に接続されたすべてのメモリセルMCに対して行う。
続いて、フォーミング工程が終了したメモリセルに対して電流値を測定し、不良メモリセルを判別する(ステップS112)。この判別も、良品のビット線及び良品のワード線に接続されたメモリセルのみに対して行う。
(効果)
以上詳述したように第1の実施形態では、メモリセルのフォーミング工程の前に、複数のメモリセルに接続された複数の配線(ビット線及びワード線)の各々に対して、オープン不良が発生しているか否かを検査する。すなわち、検査対象の配線を充電した後、この配線を放電する。オープン不良のビット線と良品のビット線とでは、これらの容量の差に起因して、放電時間が異なる。よって、放電を開始してから所定時間が経過した後、検査対象のビット線の電圧を、良品のビット線とオープン不良のビット線とを切り分ける基準電圧と比較することで、検査対象のビット線がオープン不良であるか否かを判定する。その後、良品の配線に接続されたメモリセルのみに対してフォーミング工程を行うようにしている。
以上詳述したように第1の実施形態では、メモリセルのフォーミング工程の前に、複数のメモリセルに接続された複数の配線(ビット線及びワード線)の各々に対して、オープン不良が発生しているか否かを検査する。すなわち、検査対象の配線を充電した後、この配線を放電する。オープン不良のビット線と良品のビット線とでは、これらの容量の差に起因して、放電時間が異なる。よって、放電を開始してから所定時間が経過した後、検査対象のビット線の電圧を、良品のビット線とオープン不良のビット線とを切り分ける基準電圧と比較することで、検査対象のビット線がオープン不良であるか否かを判定する。その後、良品の配線に接続されたメモリセルのみに対してフォーミング工程を行うようにしている。
従って第1の実施形態によれば、メモリセルに電流を流すことなく、配線のオープン不良を検出することができる。これにより、配線の不良とメモリセルの不良との切り分けが可能となる。この結果、その後の検査工程を無駄なく行うことができるため、製造コストの低減が可能となる。
また、フォーミング工程前に、良品のビット線及び良品のワード線を選別している。さらに、良品のビット線及び良品のワード線に接続されたメモリセルMCに対してのみ、フォーミング工程を行うようにしている。これにより、フォーミング工程に要する時間を大幅に削減することができる。これにより、製造コストを大幅に削減することが可能となる。
[第2の実施形態]
第2の実施形態は、複数のビット線BLの中から所定数のリファレンスビット線を選択し、これらリファレンスビット線を充電及び放電することによって基準電圧Vrefを生成している。そして、上記生成された基準電圧Vrefと、検査対象ビット線の電圧とを比較することで、検査対象ビット線にオープン不良が発生しているか否かを判定するようにしている。
第2の実施形態は、複数のビット線BLの中から所定数のリファレンスビット線を選択し、これらリファレンスビット線を充電及び放電することによって基準電圧Vrefを生成している。そして、上記生成された基準電圧Vrefと、検査対象ビット線の電圧とを比較することで、検査対象ビット線にオープン不良が発生しているか否かを判定するようにしている。
図9は、本発明の第2の実施形態に係る抵抗変化メモリ10の構成を示すブロック図である。
複数のビット線BLの一端には、検査対象ビット線用のカラムデコーダ21が接続されている。カラムデコーダ21は、例えば制御回路18から送られるアドレスに基づいて、複数のビット線BLのうち1本の検査対象ビット線を選択する。
検査対象ビット線用のBL制御回路22は、検査対象ビット線の充電及び放電を行う。この機能を実現するために、BL制御回路22は、ビット線を充電するビット線ドライバ、及びビット線を放電する放電回路を備えている。
複数のビット線BLの他端には、リファレンスビット線用のカラムデコーダ23が接続されている。カラムデコーダ23は、例えば制御回路18から送られるアドレスに基づいて、複数のビット線BLのうちN本(Nは1以上の整数)のリファレンスビット線を選択する。なお、リファレンスビット線の本数は、1本でもよいが、2本以上であることが望ましい。
リファレンスビット線用のBL制御回路24は、リファレンスビット線の充電及び放電を行う。この機能を実現するために、BL制御回路24は、リファレンスビット線を充電するビット線ドライバ、及びビット線を放電する放電回路を備えている。
複数のワード線WLの一端には、検査対象ワード線用のロウデコーダ25が接続されている。ロウデコーダ25は、例えば制御回路18から送られるアドレスに基づいて、複数のワード線WLのうち1本の検査対象ワード線を選択する。
検査対象ワード線用のWL制御回路26は、検査対象ワード線の充電及び放電を行う。この機能を実現するために、WL制御回路26は、ワード線を充電するワード線ドライバ、及びワード線WLを放電する放電回路を備えている。
複数のワード線WLの他端には、リファレンスワード線用のロウデコーダ27が接続されている。ロウデコーダ27は、例えば制御回路18から送られるアドレスに基づいて、複数のワード線WLのうちN本(Nは1以上の整数)のリファレンスワード線を選択する。
リファレンスワード線用のWL制御回路28は、リファレンスワード線の充電及び放電を行う。この機能を実現するために、WL制御回路28は、リファレンスワード線を充電するワード線ドライバ、及びワード線を放電する放電回路を備えている。
BL制御回路22の出力は、センスアンプSA1の反転入力端子に接続されている。BL制御回路24の出力は、センスアンプSA1の非反転入力端子に接続されている。センスアンプSA1は、BL制御回路22の出力とBL制御回路24の出力との差を検知する。センスアンプSA1の出力は、判定回路29に接続されている。
判定回路29は、検査対象ビット線及びリファレンスビット線の放電が開始されてから所定の放電時間が経過した時点で、センスアンプSA1の出力を判定する。また、判定回路29は、センスアンプSA1の出力をデータとして保持する。判定回路29に保持されたデータDOは、出力バッファ19を介して外部に出力される。
WL制御回路26の出力は、センスアンプSA2の反転入力端子に接続されている。WL制御回路28の出力は、センスアンプSA2の非反転入力端子に接続されている。センスアンプSA2は、WL制御回路26の出力とWL制御回路28の出力との差を検知する。センスアンプSA2の出力は、判定回路30に接続されている。
判定回路30は、検査対象ワード線及びリファレンスワード線の放電が開始されてから所定の放電時間が経過した時点で、センスアンプSA2の出力を判定する。また、判定回路30は、センスアンプSA2の出力をデータとして保持する。判定回路30に保持されたデータDOは、出力バッファ19を介して外部に出力される。
図10は、BL制御回路22及び24の構成を示す回路図である。BL制御回路22は、検査対象ビット線を充電するビット線ドライバ、例えばPMOSFET 22Aと、検査対象ビット線を放電する放電回路としてのNMOSFET 22Bとを備えている。
PMOSFET 22Aのソースは、電源VSELに接続され、PMOSFET 22Aのゲートには、PMOSFET 22Aのオン/オフを制御する信号PCMが入力され、PMOSFET 22Aのドレインは、検査対象ビット線に接続されている。信号PCMは、検査対象ビット線を充電する際にローレベル、それ以外にハイレベルに設定される。
NMOSFET 22Bのドレインは、検査対象ビット線に接続され、NMOSFET 22Bのゲートには、NMOSFET 22Bのオン/オフを制御する信号DCHが入力され、NMOSFET 22Bのソースは、接地されている。信号DCHは、検査対象ビット線を放電する際にハイレベル、それ以外にローレベルに設定される。
BL制御回路24は、N本のリファレンスビット線を充電するビット線ドライバ、例えばN個のPMOSFET 24A−1〜24A−Nと、N本のリファレンスビット線を放電する放電回路としてのN個のNMOSFET 24B−1〜24B−Nとを備えている。
各PMOSFET 24Aのソースは、電源VSELに接続され、PMOSFET 24Aのゲートには、BL制御回路22と同じ信号PCMが入力され、PMOSFET 24Aのドレインは、1本のリファレンスビット線に接続されている。N個のPMOSFET 24A−1〜24A−Nは、信号PCMによって同時にオン/オフが制御される。
各NMOSFET 24Bのドレインは、1本のリファレンスビット線に接続され、NMOSFET 24Bのゲートには、BL制御回路22と同じ信号DCHが入力され、NMOSFET 24Bのソースは、接地されている。N個のNMOSFET 24B−1〜24B−Nは、信号DCHによって同時にオン/オフが制御される。
図11は、判定回路29の構成を示す回路図である。この回路は、第1の実施形態の図6に示した後段の回路と同じであるため、詳しい説明は省略する。なお、BL制御回路22及び24に含まれるビット線ドライバ(PMOSFET 22A及び24A)としては、図6のカレントミラー回路CMを用いてもよい。
検査対象ビット線のオープン不良を検出する動作では、図7と同じタイミングで信号PCM、DCH、STRBnを制御する。これにより、ビット線の放電を開始してから所定の放電時間が経過した後に、検査対象ビット線の電圧と基準電圧Vref(すなわち、リファレンスビット線の電圧)とが比較される。
WL制御回路26及び28の構成は、ビット線がワード線に変わる以外は、図10と同じである。また、ワード線用の判定回路30の構成は、図11の判定回路29と同じである。
次に、リファレンスビット線の放電特性を設定する条件について説明する。本実施形態では、検査対象ビット線の電圧と比較する基準電圧Vrefを生成するために、複数のビット線BLから選択されたN本のリファレンスビット線を使用している。N本のリファレンスビット線は、N個のNMOSFET 24Bによって放電される。すなわち、リファレンスビット線の放電特性は、NMOSFET 24Bの電流駆動力に応じて変化する。
図12(a)は、検査対象ビット線と放電用のNMOSFET 22Bとを抽出して示した図、図12(b)は、リファレンスビット線と放電用のNMOSFET 24Bとを抽出して示した図である。なお、図10に示したN個のNMOSFET 24B−1〜24B−Nは、これらのドレインが共通接続されてセンスアンプSA1に接続されている。よって、図10に示したN個のNMOSFET 24B−1〜24B−Nは、図12(b)に示すように、これら合計の電流駆動力を有する1個のNMOSFET 24Bに置き換えることも可能である。以下では、N本のリファレンスビット線に対して1個のNMOSFET 24Bを配置した場合における、NMOSFET 24Bの電流駆動力(ドレイン電流の大きさ)について説明する。なお、MOSFETの電流駆動力はゲート幅Wに比例するため、本実施形態では、このゲート幅WによってMOSFETの条件を規定する。
図13は、検査対象ビット線及びリファレンスビット線の放電特性を示すグラフである。図13に示すように、検査対象ビット線が良品である場合と、検査対象ビット線にオープン不良が発生している場合とで、それらの容量の差に応じて放電時間が変化している。基準電圧Vrefは、良品ビット線とオープン不良ビット線との電圧の間(両者を含まず)に設定する必要がある。
NMOSFET 22Bのゲート幅W1、NMOSFET 24Bのゲート幅W2とすると、W1:W2=1:(N×α)を満たすように設定される。αは、1より大きい数値であり、例えば1.3である。換言すると、N個のNMOSFET 24B−1〜24B−Nの各々は、NMOSFET 22Bよりも大きな電流駆動力を有している。このような条件を満たすことで、N本のリファレンスビット線がすべて良品である場合にも、基準電圧Vrefを良品ビット線の電圧より低くすることができる。
また、N本のリファレンスビット線のうち良品のビット線の割合をβとする。この時、N本のリファレンスビット線の容量は、すべてが良品である場合の合計の容量をβ倍した容量になる。この場合に、基準電圧Vrefがオープン不良ビット線の電圧より高くなるように、αを設定する必要がある。
(具体例)
以下に、ビット線容量の具体例について説明する。図14(a)は、検査対象ビット線の容量とNMOSFET 22Bの放電電流とを説明する概略図、図14(b)は、リファレンスビット線の容量とNMOSFET 24Bの放電電流とを説明する概略図である。
以下に、ビット線容量の具体例について説明する。図14(a)は、検査対象ビット線の容量とNMOSFET 22Bの放電電流とを説明する概略図、図14(b)は、リファレンスビット線の容量とNMOSFET 24Bの放電電流とを説明する概略図である。
良品ビット線の容量C1=1pFとし、オープン不良が発生した場合に、このビット線は10〜70%の範囲で容量が変化するものとする。リファレンスビット線の本数は10本、このうち3本までオープン不良が発生するケースを考える。すなわち、β=0.7である。リファレンスビット線の合成容量C2は、その最大値C2(max)が10pF、その最小値C2(min)が7pFである。充電電圧Vo=5V、α=1.3とすると、検査対象ビット線が良品である場合、NMOSFET 22Bの放電電流I1=0.1μA、リファレンスビット線がすべて良品である場合、NMOSFET 24Bの放電電流I2=1.3μAである。
このような条件に基づいて算出した検査対象ビット線及びリファレンスビット線の放電特性を図15に示す。図15には、検査対象ビット線として、(1)検査対象ビット線が良品、(2)検査対象ビット線の容量の変化が10%、(3)検査対象ビット線の容量の変化が30%、(4)検査対象ビット線の容量の変化が50%、(5)検査対象ビット線の容量の変化が70%の場合のグラフを図示している。また、図15には、リファレンスビット線として、(1)10本のリファレンスビット線がすべて良品、(2)10本のリファレンスビット線のうち3本がオープン不良の場合のグラフを図示している。
図15から分かることは、リファレンスビット線の容量の振れ幅を考慮すると、検査対象ビット線が良品とオープン不良とで容量の変化が50%以上であることが望ましい。この場合には、検査対象ビット線のオープン不良を高い確率で検出できる。リファレンスビット線にオープン不良が含まれていても容量がほとんど変動しない場合であれば、検査対象ビット線が良品とオープン不良とで容量の変化が30%であっても、検査対象ビット線のオープン不良を検出できる。なお、センスアンプSAの確実な動作を保障するためには、電位差ΔV=0.3V程度であればよい。
また、図15の概算ケースの場合、放電を開始してからオープン不良を判定するまでの時間(すなわち、信号STRBnがローレベルに遷移するタイミング)は、4〜5μsが適当である。
(検査方法)
次に、抵抗変化メモリ10の検査方法について説明する。図16は、抵抗変化メモリ10の検査方法を示すフローチャートである。
次に、抵抗変化メモリ10の検査方法について説明する。図16は、抵抗変化メモリ10の検査方法を示すフローチャートである。
まず、カラムデコーダ21により1本の検査対象ビット線を選択し、カラムデコーダ23によりN本のリファレンスビット線を選択する(ステップS201)。続いて、BL制御回路22により検査対象ビット線を所定電圧に充電し、BL制御回路24によりリファレンスビット線を所定電圧に充電する(ステップS202)。続いて、BL制御回路22により検査対象ビット線を放電し、BL制御回路24によりリファレンスビット線を放電する(ステップS203)。続いて、センスアンプSA1及び判定回路29により、放電を開始してから所定時間が経過した後、検査対象ビット線の電圧とリファレンスビット線の電圧(基準電圧Vref)とを比較する(ステップS204)。続いて、ステップS201〜S204の工程を、すべてのビット線に対して行う(ステップS205)。
続いて、ロウデコーダ25により1本の検査対象ワード線を選択し、ロウデコーダ27によりN本のリファレンスワード線を選択する(ステップS206)。続いて、WL制御回路26により検査対象ワード線を所定電圧に充電し、WL制御回路28によりリファレンスワード線を所定電圧に充電する(ステップS207)。続いて、WL制御回路26により検査対象ワード線を放電し、WL制御回路28によりリファレンスワード線を放電する(ステップS208)。続いて、センスアンプSA2及び判定回路30により、放電を開始してから所定時間が経過した後、検査対象ワード線の電圧とリファレンスワード線の電圧(基準電圧Vref)とを比較する(ステップS209)。続いて、ステップS206〜S209の工程を、すべてのワード線に対して行う(ステップS210)。
この時点で、オープン不良が発生した配線と良品の配線との選別が終了している。よって、良品のビット線及び良品のワード線に接続されたメモリセルのみ、フォーミング工程を行う(ステップS211)。続いて、フォーミング工程が終了したメモリセルに対して電流値を測定し、不良メモリセルを判別する(ステップS212)。この判別も、良品のビット線及び良品のワード線に接続されたメモリセルのみに対して行う。
(効果)
以上詳述したように第2の実施形態では、検査対象ビット線の電圧と比較するための基準電圧Vrefを、複数のビット線BLから選択されたN本のリファレンスビット線を用いて生成している。具体的には、検査対象ビット線の充電及び放電と同じタイミングでリファレンスビット線の充電及び放電を行う。そして、放電を開始してから所定時間が経過した後、検査対象ビット線の電圧とリファレンスビット線の電圧とを比較することで、検査対象ビット線がオープン不良であるか否かを判定する。ワード線についても同様である。その後、良品の配線に接続されたメモリセルのみに対してフォーミング工程を行うようにしている。
以上詳述したように第2の実施形態では、検査対象ビット線の電圧と比較するための基準電圧Vrefを、複数のビット線BLから選択されたN本のリファレンスビット線を用いて生成している。具体的には、検査対象ビット線の充電及び放電と同じタイミングでリファレンスビット線の充電及び放電を行う。そして、放電を開始してから所定時間が経過した後、検査対象ビット線の電圧とリファレンスビット線の電圧とを比較することで、検査対象ビット線がオープン不良であるか否かを判定する。ワード線についても同様である。その後、良品の配線に接続されたメモリセルのみに対してフォーミング工程を行うようにしている。
従って第2の実施形態によれば、メモリセルに電流を流すことなく、配線のオープン不良を検出することができる。これにより、配線の不良とメモリセルの不良との切り分けが可能となる。この結果、その後の検査工程を無駄なく行うことができるため、製造コストの削減が可能となる。
また、ビット線をリファレンスビット線として用いているため、基準電圧Vrefの生成が容易となり、また、所望の基準電圧Vrefを生成することができる。また、リファレンスビット線は、カラムデコーダ23によって任意に選択可能である。よって、検査対象ビット線の近くに配設されたビット線をリファレンスビット線として選択することで、基準電圧Vrefの精度を向上することができる。
また、複数のリファレンスビット線を用いて基準電圧Vrefを生成しているため、複数のリファレンスビット線のうち何本かのリファレンスビット線にオープン不良が発生していても、基準電圧Vrefを確実に生成することができる。その他の効果は、第1の実施形態と同じである。
[第3の実施形態]
第3の実施形態は、奇数番目のビット線を制御する第1のカラムデコーダと、奇数番目のビット線を制御する第2のカラムデコーダとを設け、第1及び第2のカラムデコーダがそれぞれ、検査対象ビット線の選択とリファレンスビット線の選択とを行うようにしている。そして、例えば第1のカラムデコーダが検査対象ビット線を選択した場合、第2のカラムデコーダが所定数のリファレンスビット線を選択し、これらリファレンスビット線を充電及び放電することによって基準電圧Vrefを生成するようにしている。ワード線についてもビット線の場合と同様である。
第3の実施形態は、奇数番目のビット線を制御する第1のカラムデコーダと、奇数番目のビット線を制御する第2のカラムデコーダとを設け、第1及び第2のカラムデコーダがそれぞれ、検査対象ビット線の選択とリファレンスビット線の選択とを行うようにしている。そして、例えば第1のカラムデコーダが検査対象ビット線を選択した場合、第2のカラムデコーダが所定数のリファレンスビット線を選択し、これらリファレンスビット線を充電及び放電することによって基準電圧Vrefを生成するようにしている。ワード線についてもビット線の場合と同様である。
図17は、本発明の第3の実施形態に係る抵抗変化メモリ10の構成を示すブロック図である。
カラムデコーダ21は、奇数番目のビット線に接続されている。カラムデコーダ21は、例えば制御回路18から送られるアドレスに基づいて、奇数番目のビット線BLのうち1本の検査対象ビット線、或いはN本(Nは1以上の整数)のリファレンスビット線を選択する。カラムデコーダ23は、偶数番目のビット線に接続されている。カラムデコーダ21は、例えば制御回路18から送られるアドレスに基づいて、偶数番目のビット線BLのうち1本の検査対象ビット線、或いはN本のリファレンスビット線を選択する。例えば、カラムデコーダ21が検査対象ビット線を選択した場合、カラムデコーダ23は、リファレンスビット線を選択する。一方、カラムデコーダ21がリファレンスビット線を選択した場合、カラムデコーダ23は、検査対象ビット線を選択する。
BL制御回路22は、検査対象ビット線或いはリファレンスビット線の充電及び放電を行う。この機能を実現するために、BL制御回路22は、検査対象ビット線を充電するビット線ドライバ、及び検査対象ビット線を放電する放電回路を備えている。また、BL制御回路22は、リファレンスビット線を充電するビット線ドライバ、及びリファレンスビット線を放電する放電回路を備えている。検査対象用のドライバ及び放電回路、及びリファレンス用のドライバ及び放電回路の構成は、図10と同じである。検査対象用のドライバ及び放電回路と、リファレンス用のドライバ及び放電回路とは、制御回路18の指示に従って選択的に使用される。BL制御回路24の構成もBL制御回路22と同じである。
このように構成した場合でも、第2の実施形態と同様の効果を得ることができる。また、検査対象ビット線の近くに配置されたビット線をリファレンスとして使用することで、基準電圧Vrefの精度を向上することができる。なお、検査対象ビット線が偶数番目か奇数番目かによってセンスアンプSA1の極性が変わってくるが、これは、例えば、検査対象ビット線が偶数番目である場合に判定回路29の極性を変えることで調整が可能である。
また、ロウデコーダ25は、奇数番目のワード線に接続されている。ロウデコーダ27は、偶数番目のワード線に接続されている。ロウデコーダ25及び27、及びWL制御回路26及び28の構成及び動作も、ビット線の例と同じである。
なお、上記実施形態は、抵抗変化メモリを例に挙げて説明しているが、抵抗変化メモリに限らず、メモリセルとこれに接続された配線という構成を有している半導体記憶装置であれば、種類を問わず本発明を適用することが可能である。
本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で、構成要素を変形して具体化することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、1つの実施形態に開示される複数の構成要素の適宜な組み合わせ、若しくは異なる実施形態に開示される構成要素の適宜な組み合わせにより種々の発明を構成することができる。例えば、実施形態に開示される全構成要素から幾つかの構成要素が削除されても、発明が解決しようとする課題が解決でき、発明の効果が得られる場合には、これらの構成要素が削除された実施形態が発明として抽出されうる。
MC…メモリセル、SA…センスアンプ、LAT…ラッチ回路、CM…カレントミラー回路、Csen…キャパシタ、TG…トランスファーゲート、LS…レベルシフタ、10…抵抗変化メモリ、11…メモリセルアレイ、12…可変抵抗素子、12A…下部電極、12B…抵抗変化膜、12C…上部電極、13…選択素子(ダイオード)、14,21,23…カラムデコーダ、15,22,24…BL制御回路、16,25,27…ロウデコーダ、17,26,28…WL制御回路、18…制御回路、19…出力バッファ、29,30…判定回路。
Claims (7)
- 複数のメモリセルと、
前記複数のメモリセルに対応して設けられた複数の配線と、
前記複数の配線のうち、検査対象としての第1の配線を選択する第1のデコーダと、
前記複数の配線のうち、基準電圧を生成するための第2の配線を選択する第2のデコーダと、
前記第1及び第2の配線を充電するドライバと、
前記第1及び第2の配線を同時に放電する放電回路と、
前記第1の配線が放電されている間に、前記第1の配線の電圧と前記第2の配線の電圧とを比較し、前記第1の配線の不良を検出するセンスアンプと、
を具備することを特徴とする半導体記憶装置。 - 前記放電回路は、前記第1の配線を放電する第1の放電回路と、前記第2の配線を放電する第1の放電回路とを含み、
前記第2の放電回路は、前記第1の放電回路より大きい電流駆動力を有することを特徴とする請求項1に記載の半導体記憶装置。 - 前記第2のデコーダは、N本(Nは2以上の整数)の第2の配線を選択することを特徴とする請求項1又は2に記載の半導体記憶装置。
- 前記放電回路は、前記第1の配線を放電する第1の放電回路と、前記第2の配線を放電する第1の放電回路とを含み、
前記第2の放電回路は、前記第1の放電回路の電流駆動力をAとすると、N×A×α(αは1より大きい)を満たす電流駆動力を有することを特徴とする請求項3に記載の半導体記憶装置。 - 複数のメモリセルと、
前記複数のメモリセルに対応して設けられた複数の配線と、
前記複数の配線のうち、検査対象としての第1の配線を選択するデコーダと、
前記第1の配線を充電するドライバと、
前記第1の配線を放電する放電回路と、
前記第1の配線が放電されている間に、前記第1の配線の電圧と基準電圧とを比較し、前記第1の配線の不良を検出するセンスアンプと、
を具備することを特徴とする半導体記憶装置。 - 前記基準電圧は、前記センスアンプの比較時に、不良がある配線と不良がない配線との放電電圧の間に設定されることを特徴とする請求項5に記載の半導体記憶装置。
- 複数のメモリセルに対応して設けられた複数の配線のうち第1の配線を選択する工程と、
前記第1の配線を充電する工程と、
前記第1の配線を放電する工程と、
前記第1の配線が放電されている間に、前記第1の配線の電圧と基準電圧とを比較する工程と、
前記第1の配線に不良でない場合に、前記第1の配線に接続されたメモリセルを活性化する工程と、
を具備することを特徴とする半導体記憶装置の検査方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009280608A JP2011123951A (ja) | 2009-12-10 | 2009-12-10 | 半導体記憶装置、及びその検査方法 |
US12/884,694 US8149638B2 (en) | 2009-12-10 | 2010-09-17 | Semiconductor memory device and inspecting method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009280608A JP2011123951A (ja) | 2009-12-10 | 2009-12-10 | 半導体記憶装置、及びその検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011123951A true JP2011123951A (ja) | 2011-06-23 |
Family
ID=44142730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009280608A Withdrawn JP2011123951A (ja) | 2009-12-10 | 2009-12-10 | 半導体記憶装置、及びその検査方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8149638B2 (ja) |
JP (1) | JP2011123951A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5462490B2 (ja) | 2009-01-19 | 2014-04-02 | 株式会社日立製作所 | 半導体記憶装置 |
JP5359798B2 (ja) * | 2009-11-10 | 2013-12-04 | ソニー株式会社 | メモリデバイスおよびその読み出し方法 |
TWI484496B (zh) * | 2012-11-29 | 2015-05-11 | Winbond Electronics Corp | 儲存媒體及浮動偵測方法 |
US8947960B2 (en) * | 2013-04-05 | 2015-02-03 | Winbond Electronics Corp. | Semiconductor storage with a floating detection circuitry and floating detection method thereof |
US9379710B2 (en) * | 2014-02-27 | 2016-06-28 | Arm Limited | Level conversion circuit and method |
US11114156B2 (en) | 2019-10-22 | 2021-09-07 | Micron Technology, Inc. | Read spike mitigation in integrated circuit memory |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5748545A (en) * | 1997-04-03 | 1998-05-05 | Aplus Integrated Circuits, Inc. | Memory device with on-chip manufacturing and memory cell defect detection capability |
JP4413406B2 (ja) * | 2000-10-03 | 2010-02-10 | 株式会社東芝 | 不揮発性半導体メモリ及びそのテスト方法 |
US7478294B2 (en) * | 2005-06-14 | 2009-01-13 | Etron Technology, Inc. | Time controllable sensing scheme for sense amplifier in memory IC test |
JP2008205191A (ja) | 2007-02-20 | 2008-09-04 | Toshiba Corp | 不揮発性半導体メモリ素子および不揮発性半導体メモリ装置 |
JP4427560B2 (ja) | 2007-05-21 | 2010-03-10 | 株式会社東芝 | 不揮発性メモリ装置のデータ書き込み方法 |
KR100902052B1 (ko) * | 2007-08-13 | 2009-06-15 | 주식회사 하이닉스반도체 | 워드 라인 테스트 방법 |
KR100920835B1 (ko) * | 2007-12-20 | 2009-10-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
-
2009
- 2009-12-10 JP JP2009280608A patent/JP2011123951A/ja not_active Withdrawn
-
2010
- 2010-09-17 US US12/884,694 patent/US8149638B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8149638B2 (en) | 2012-04-03 |
US20110141794A1 (en) | 2011-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10475491B2 (en) | Random code generator with antifuse differential cell and associated sensing method | |
JP3623454B2 (ja) | メモリ回路のワード線に対するシフト冗長スキーム回路 | |
US9343175B2 (en) | Fuse data reading circuit having multiple reading modes and related devices, systems and methods | |
KR101926603B1 (ko) | 반도체 메모리 장치 및 반도체 메모리 장치의 번-인 테스트 방법 | |
CN110544500B (zh) | 随机码产生器及相关随机码产生方法 | |
KR102553181B1 (ko) | 메모리 장치 및 메모리 장치의 동작 방법 | |
US20120257448A1 (en) | Multi-Cell Per Memory-Bit Circuit and Method | |
JP2011054232A (ja) | 不揮発性半導体記憶装置とその読み出し方法 | |
US10783976B2 (en) | Antifuse memory device and operation method thereof | |
TWI660363B (zh) | Non-volatile semiconductor memory device | |
CN107492392B (zh) | 半导体存储器件及其操作方法 | |
US8149638B2 (en) | Semiconductor memory device and inspecting method of the same | |
US10679715B2 (en) | Nonvolatile memory apparatus and operating method of the nonvolatile memory apparatus | |
JP2013054800A (ja) | 半導体装置及び半導体装置の製造方法 | |
US9418763B2 (en) | Memory array, memory device, and methods for reading and operating the same | |
JP2008198304A (ja) | 不揮発性半導体記憶装置 | |
JP2016513852A (ja) | 高速・低電力センス増幅器 | |
US7257012B2 (en) | Nonvolatile semiconductor memory device using irreversible storage elements | |
CN110718249A (zh) | 存储设备 | |
US9159444B2 (en) | Semiconductor device and method for driving the same | |
JP2002217295A (ja) | 半導体装置 | |
US20120075912A1 (en) | Nonvolatile semiconductor memory device | |
US8599635B2 (en) | Fuse circuit and semiconductor memory device including the same | |
JP2014220026A (ja) | 半導体装置及びデータ線の切り替え方法 | |
JP5657876B2 (ja) | 半導体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130305 |