JP2013246844A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2013246844A JP2013246844A JP2012118467A JP2012118467A JP2013246844A JP 2013246844 A JP2013246844 A JP 2013246844A JP 2012118467 A JP2012118467 A JP 2012118467A JP 2012118467 A JP2012118467 A JP 2012118467A JP 2013246844 A JP2013246844 A JP 2013246844A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- memory cell
- type transistor
- gate
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】メモリセルの周辺に配置される周辺トランジスタのゲート絶縁膜が破壊されるのを防止しつつ、メモリセルが形成されるウェル内に周辺トランジスタを形成する。
【解決手段】メモリセルがロウ方向およびカラム方向にマトリックス状にセルウェル11Aに配置され、セルウェル11Aには、メモリセルアレイの周辺に配置された周辺トランジスタが形成され、周辺トランジスタのゲートを駆動するデプレッション型トランジスタ42と、デプレッション型トランジスタ42に直列に接続されたエンハンスメント型トランジスタと43を設ける。
【選択図】図8
【解決手段】メモリセルがロウ方向およびカラム方向にマトリックス状にセルウェル11Aに配置され、セルウェル11Aには、メモリセルアレイの周辺に配置された周辺トランジスタが形成され、周辺トランジスタのゲートを駆動するデプレッション型トランジスタ42と、デプレッション型トランジスタ42に直列に接続されたエンハンスメント型トランジスタと43を設ける。
【選択図】図8
Description
本発明の実施形態は不揮発性半導体記憶装置に関する。
NAND型フラッシュメモリでは、チップ面積の縮小を図るため、メモリセルが形成されるウェル内にビット線を充放電する充放電トランジスタやビット線を選択する選択トランジスタを形成することがある。この場合、メモリセルの消去動作時に、これらの充放電トランジスタおよび選択トランジスタのゲート絶縁膜に高電圧がかかり、ゲート絶縁膜の破壊を引き起こすことがあった。
本発明の一つの実施形態の目的は、メモリセルの周辺に配置される周辺トランジスタのゲート絶縁膜が破壊されるのを防止しつつ、メモリセルが形成されるウェル内に周辺トランジスタを形成することが可能な不揮発性半導体記憶装置を提供することである。
実施形態の不揮発性半導体記憶装置によれば、メモリセルアレイ、ワード線、ビット線、センスアンプ、メモリセルアレイ内の周辺トランジスタおよびエンハンスメント型トランジスタが設けられている。メモリセルアレイは、メモリセルがロウ方向およびカラム方向にマトリックス状にセルウェルに配置されている。ワード線は、前記メモリセルをロウ方向に選択する。ビット線は、前記メモリセルをカラム方向に選択する。センスアンプは、前記ビット線の電位に基づいて、前記メモリセルに記憶されている値を判定する。メモリセルアレイ内の周辺トランジスタは、前記セルウェルに形成され、前記メモリセルアレイの周辺に配置されている。エンハンスメント型トランジスタは、前記周辺トランジスタのゲートを駆動する。
以下、実施形態に係る不揮発性半導体記憶装置について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
(第1実施形態)
図1は、第1実施形態に係る不揮発性半導体記憶装置の概略構成を示すブロック図である。
図1において、メモリセルアレイ1は、複数のビット線BLと複数のワード線WLと共通ソース線を含み、例えばEEPROMセルからなる電気的にデータを書き換え可能なメモリセルがマトリクス状に配置されている。なお、1個のメモリセルは、1ビット分のデータを記憶するようにしてもよいし、2ビット以上のデータが記憶できるように多値化されていてもよい。ここで、メモリセルアレイ1は、n(nは正の整数)個のブロックB1〜Bnに分割されている。なお、各ブロックB1〜Bnは、NANDセルユニットをロウ方向に複数配列して構成することができる。このメモリセルアレイ1には、ビット線BLを制御するビット制御回路2と、ワード線WLを制御するワード線制御回路6が接続されている。
ビット線制御回路2は、ビット線BLを介してメモリセルアレイ1中のメモリセルのデータを読み出したり、ビット線BLを介してメモリセルアレイ1中のメモリセルの状態を検出したり、ビット線BLを介してメモリセルアレイ1中のメモリセルに書き込み制御電圧を印加してメモリセルに書き込みを行なう。ビット線制御回路2には、カラムデコーダ3、データ入出力バッファ4が接続されている。ビット線制御回路2内のデータ記憶回路はカラムデコーダ3によって選択される。データ記憶回路に読み出されたメモリセルのデータは、データ入出力バッファ4を介してデータ入出力端子5から外部(ホスト、または、メモリコントローラHM)へ出力される。ホスト、または、メモリコントローラHMから供給されたNAND型フラッシュメモリの動作を制御する各種コマンドCMD、アドレスADD、及びデータDTは、データ入出力端子5に入力される。データ入出力端子5に入力された書き込みデータは、データ入出力バッファ4を介して、カラムデコーダ3によって選択されたデータ記憶回路に供給され、コマンドCMD及びアドレスADDは制御回路7に供給される。
ワード線制御回路6は、メモリセルアレイ1に接続されている。このワード線制御回路6は、メモリセルアレイ1中のワード線WLを選択し、選択されたワード線WLに読み出し、書き込みあるいは消去に必要な電圧を印加する。
メモリセルアレイ1、ビット線制御回路2、カラムデコーダ3、データ入出力バッファ4、及びワード線制御回路6は、制御回路7に接続され、この制御回路7によって制御される。制御回路7は、制御信号入力端子8に接続され、外部から制御信号入力端子8を介して入力される制御信号ALE(アドレス・ラッチ・イネーブル)、CLE(コマンド・ラッチ・イネーブル)、WE(ライト・イネーブル)、RW(リード・イネーブル)によって制御される。ビット線制御回路2、カラムデコーダ3、ワード線制御回路6、制御回路7は書き込み回路、及び読み出し回路を構成している。
図1は、第1実施形態に係る不揮発性半導体記憶装置の概略構成を示すブロック図である。
図1において、メモリセルアレイ1は、複数のビット線BLと複数のワード線WLと共通ソース線を含み、例えばEEPROMセルからなる電気的にデータを書き換え可能なメモリセルがマトリクス状に配置されている。なお、1個のメモリセルは、1ビット分のデータを記憶するようにしてもよいし、2ビット以上のデータが記憶できるように多値化されていてもよい。ここで、メモリセルアレイ1は、n(nは正の整数)個のブロックB1〜Bnに分割されている。なお、各ブロックB1〜Bnは、NANDセルユニットをロウ方向に複数配列して構成することができる。このメモリセルアレイ1には、ビット線BLを制御するビット制御回路2と、ワード線WLを制御するワード線制御回路6が接続されている。
ビット線制御回路2は、ビット線BLを介してメモリセルアレイ1中のメモリセルのデータを読み出したり、ビット線BLを介してメモリセルアレイ1中のメモリセルの状態を検出したり、ビット線BLを介してメモリセルアレイ1中のメモリセルに書き込み制御電圧を印加してメモリセルに書き込みを行なう。ビット線制御回路2には、カラムデコーダ3、データ入出力バッファ4が接続されている。ビット線制御回路2内のデータ記憶回路はカラムデコーダ3によって選択される。データ記憶回路に読み出されたメモリセルのデータは、データ入出力バッファ4を介してデータ入出力端子5から外部(ホスト、または、メモリコントローラHM)へ出力される。ホスト、または、メモリコントローラHMから供給されたNAND型フラッシュメモリの動作を制御する各種コマンドCMD、アドレスADD、及びデータDTは、データ入出力端子5に入力される。データ入出力端子5に入力された書き込みデータは、データ入出力バッファ4を介して、カラムデコーダ3によって選択されたデータ記憶回路に供給され、コマンドCMD及びアドレスADDは制御回路7に供給される。
ワード線制御回路6は、メモリセルアレイ1に接続されている。このワード線制御回路6は、メモリセルアレイ1中のワード線WLを選択し、選択されたワード線WLに読み出し、書き込みあるいは消去に必要な電圧を印加する。
メモリセルアレイ1、ビット線制御回路2、カラムデコーダ3、データ入出力バッファ4、及びワード線制御回路6は、制御回路7に接続され、この制御回路7によって制御される。制御回路7は、制御信号入力端子8に接続され、外部から制御信号入力端子8を介して入力される制御信号ALE(アドレス・ラッチ・イネーブル)、CLE(コマンド・ラッチ・イネーブル)、WE(ライト・イネーブル)、RW(リード・イネーブル)によって制御される。ビット線制御回路2、カラムデコーダ3、ワード線制御回路6、制御回路7は書き込み回路、及び読み出し回路を構成している。
ここで、メモリセルアレイ1は、半導体基板に形成されたセルウェル11に配置される。このセルウェル11には、メモリセルの消去時に20V程度の高電圧を印加することができる。また、このセルウェル11には、メモリセルアレイ1の周辺に配置された周辺トランジスタ9が形成される。
また、制御回路7にはゲート駆動回路7Aが設けられている。このゲート駆動回路7Aは、周辺トランジスタ領域9に配置されたトランジスタのゲートを駆動することができる。このゲート駆動回路7Aは、メモリセルの消去時に周辺トランジスタ9のゲートをフローティングにし、周辺トランジスタ9のゲート電位がセルウェル11のウェル電位に追従できるようにして、周辺トランジスタ9のゲート絶縁膜に高電圧が印加されるのを防止することができる。
図2は、図1の不揮発性半導体記憶装置のブロックの概略構成を示す回路図である。
図2において、各ブロックB1〜Bnには、h(hは正の整数)本のワード線WL1〜WLh、セレクトゲート線SGD、SGSおよびソース線SCEが設けられている。また、各ブロックB1〜Bnには、m(mは正の整数)本のビット線BL1〜BLmが共通に設けられている。
図2において、各ブロックB1〜Bnには、h(hは正の整数)本のワード線WL1〜WLh、セレクトゲート線SGD、SGSおよびソース線SCEが設けられている。また、各ブロックB1〜Bnには、m(mは正の整数)本のビット線BL1〜BLmが共通に設けられている。
そして、各ブロックB1〜Bnには、m個のNANDセルユニットNU1〜NUmが設けられ、NANDセルユニットNU1〜NUmはビット線BL1〜BLmにそれぞれ接続されている。
ここで、NANDセルユニットNU1〜NUmには、セルトランジスタMT1〜MThおよびセレクトトランジスタMS1、MS2がそれぞれ設けられている。なお、メモリセルアレイ1の1個のメモリセルは、1個のセルトランジスタにて構成することができる。そして、セルトランジスタMT1〜MThが直列に接続されることでNANDストリングが構成され、そのNANDストリングの両端にセレクトトランジスタMS1、MS2が接続されることで各NANDセルユニットNU1〜NUmが構成されている。ここで、セレクトトランジスタMS1、MS2に隣接するセルトランジスタは、ダミーセルトランジスタであっても良い。また、ダミーセルトランジスタは、2個以上あっても良い。
そして、各NANDセルユニットNU1〜NUmにおいて、セルトランジスタMT1〜MThの制御ゲート電極には、ワード線WL1〜WLhがそれぞれ接続されている。また、各NANDセルユニットNU1〜NUmにおいて、セルトランジスタMT1〜MThからなるNANDストリングの一端は、セレクトトランジスタMS1を介してビット線BL1〜BLmにそれぞれ接続され、NANDストリングの他端は、セレクトトランジスタMS2を介してソース線SCEに接続されている。
図3は、図1のメモリセルアレイが配置されるセルウェルにおける充放電トランジスタの配置の一例を示す回路図である。なお、図3の例では、互いに隣接する2本分のビット線BLE、BLOについて示した。ここで、ビット線BLEは、図2のビット線BL1〜BLmのうちの偶数番目のビット線、ビット線BLOは、図2のビット線BL1〜BLmのうちの奇数番目のビット線を示す。
図3において、セルトランジスタMT1〜MThおよびセレクトトランジスタMS1、MS2は、セルウェル11A内に形成されている。センスアンプSAE、SAOはセルウェル11A外に形成されている。そして、ビット線BLE、BLOは、センスアンプSAE、SAOにそれぞれ接続されている。また、セルウェル11A内において、メモリセルアレイ1の周辺には充放電トランジスタBCE、BCOが形成されている。
ここで、充放電トランジスタBCEのドレインはビット線BLEに接続され、充放電トランジスタBCEのゲートは制御線JEに接続されている。充放電トランジスタBCOのドレインはビット線BLOに接続され、充放電トランジスタBCOのゲートは制御線JOに接続されている。充放電トランジスタBCE、BCOのソースは制御線BLCに接続されている。なお、制御線BLCは接地電圧電位またはセルソース電位、その他任意の電圧にすることができる。またソース線SCEに接続することもができる。
ここで、メモリセルの書き込み動作、読み出し動作および消去動作の終了後にビット線BLE、BLOの電位をリセットするために、ビット線BLE、BLOの放電動作が行われる。さらに、書き込み動作において、非書き込みNANDユニットに接続されている非選択ビット線の充電動作が行われる。
この時、充放電トランジスタBCE、BCOは、センスアンプSAE、SAOによるビット線BLE、BLOの充放電動作と協調してビット線BLE、BLOの充放電をそれぞれ行うことにより、センスアンプSAE、SAOのみでビット線BLE、BLOの充放電を行った場合に比べて、充放電時間を短くすることができ、充放電動作を高速化することができる。
図4は、図3のNANDストリングおよび充放電トランジスタの概略構成を示す断面図である。
図4において、半導体基板10には、例えば、n型のベリードウェル11Bが形成されている。ベリードウェル11B中には、例えば、p型のセルウェル11Aが形成され、セルウェル11Aには、メモリセルアレイ領域R2および周辺トランジスタ領域R1が設けられている。なお、半導体基板10の材料は、例えば、Si、Ge、SiGe、GaAs、AlGaAs、InP、GaP、InGaAs、GaN、SiCなどから選択することができる。ここで、セルウェル11Aには素子分離層23が形成されている。そして、これらのメモリセルアレイ領域R2および周辺トランジスタ領域R1は素子分離層23にて素子分離されている。なお、素子分離層23は、例えば、STI(Shallow Trench Isolation)構造を用いることができる。
図4において、半導体基板10には、例えば、n型のベリードウェル11Bが形成されている。ベリードウェル11B中には、例えば、p型のセルウェル11Aが形成され、セルウェル11Aには、メモリセルアレイ領域R2および周辺トランジスタ領域R1が設けられている。なお、半導体基板10の材料は、例えば、Si、Ge、SiGe、GaAs、AlGaAs、InP、GaP、InGaAs、GaN、SiCなどから選択することができる。ここで、セルウェル11Aには素子分離層23が形成されている。そして、これらのメモリセルアレイ領域R2および周辺トランジスタ領域R1は素子分離層23にて素子分離されている。なお、素子分離層23は、例えば、STI(Shallow Trench Isolation)構造を用いることができる。
そして、メモリセルアレイ領域R2において、セルウェル11A上にはトンネル絶縁膜27を介して電荷蓄積層15が、それぞれゲート絶縁膜30、31を介してセレクトゲート電極19、20が配置されている。また、電荷蓄積層15上には中間絶縁膜28を介して制御ゲート電極16が配置されているここで、1個の電荷蓄積層15とその上の制御ゲート電極16とで1個のメモリセルを構成することができる。セレクトゲート電極19、20中には開口EIを有する中間絶縁膜28−1が配置されている。言い換えれば、セレクトゲート電極19、20は中間絶縁膜28−1で上部電極と下部電極に分けられ、開口EIによって上部電極と下部電極が電気的に接続されていると言える。また、中間絶縁膜28と中間絶縁膜28−1は同じ材料で構成することができる。
そして、セルウェル11Aには、電荷蓄積層15間または電荷蓄積層15とセレクトゲート電極19、20との間に配置された不純物拡散層12が形成されるとともに、セレクトゲート電極19、20の片側に配置された不純物拡散層13、14がそれぞれ形成されている。
そして、不純物拡散層14はコンタクト電極17を介してビット線BLに接続され、不純物拡散層13はコンタクト電極18を介してソース線SCEに接続されている。なお、各メモリセルの制御ゲート電極16はワード線WL1〜WLhに接続され、セレクトゲート電極19、20はセレクトゲート線SGD、SGSにそれぞれ接続されている。
一方、周辺トランジスタ領域R1において、セルウェル11A上にはゲート絶縁膜31を介してゲート電極26が形成されている。ゲート電極26中には開口EIを有する中間絶縁膜28−2が配置されている。言い換えれば、ゲート電極26は中間絶縁膜28−2で上部電極と下部電極に分けられ、開口EIによって上部電極と下部電極が電気的に接続されていると言える。また、中間絶縁膜28、中間絶縁膜28−1、及び中間絶縁膜28−2は同じ材料で構成することができる。また、セルウェル11Aには、ゲート電極26下のチャネル領域を挟むように不純物拡散層24、25が形成されている。なお、例えば、セルウェル11AはP型、不純物拡散層12、13、14、24、25はN型に形成することができる。そして、不純物拡散層24はコンタクト電極21を介してビット線BLに接続され、不純物拡散層25はコンタクト電極22を介して制御線BLCに接続されている。なお、ゲート電極26および不純物拡散層24、25は、例えば、図3の充放電トランジスタBCEを構成することができる。
なお、トンネル絶縁膜27とゲート絶縁膜29〜31は互いに同一の膜厚に設定することができる。ここで、メモリセルアレイ領域R2が配置されたセルウェル11Aに充放電トランジスタBCEを形成することにより、セルウェル11A外に形成した場合に比べて充放電トランジスタBCEを低耐圧化することができ、充放電トランジスタBCEのレイアウト面積を縮小することができる。
図5は、図1のメモリセルアレイが配置されるセルウェルにおける充放電トランジスタの配置のその他の例を示す回路図である。なお、図5の例では、互いに隣接する2本分のビット線BLE、BLOについて示した。
図5において、セルトランジスタMT1〜MThおよびセレクトトランジスタMS1、MS2は、セルウェル11A内に形成されている。センスアンプSAE、SAOはセルウェル11A外に形成されている。そして、ビット線BLE、BLOは、センスアンプSAE、SAOにそれぞれ接続されている。また、セルウェル11A内において、メモリセルアレイ領域R2の周辺に配置された周辺トランジスタ領域R1には充放電トランジスタBCET、BCOT、BCEB、BCOBが形成されている。
図5において、セルトランジスタMT1〜MThおよびセレクトトランジスタMS1、MS2は、セルウェル11A内に形成されている。センスアンプSAE、SAOはセルウェル11A外に形成されている。そして、ビット線BLE、BLOは、センスアンプSAE、SAOにそれぞれ接続されている。また、セルウェル11A内において、メモリセルアレイ領域R2の周辺に配置された周辺トランジスタ領域R1には充放電トランジスタBCET、BCOT、BCEB、BCOBが形成されている。
ここで、充放電トランジスタBCETのドレインはビット線BLEの一端に接続され、充放電トランジスタBCETのゲートは制御線JETに接続されている。充放電トランジスタBCOTのドレインはビット線BLOの一端に接続され、充放電トランジスタBCOTのゲートは制御線JOTに接続されている。充放電トランジスタBCET、BCOTのソースは制御線BLCTに接続されている。充放電トランジスタBCEBのドレインはビット線BLEの他端に接続され、充放電トランジスタBCEBのゲートは制御線JEBに接続されている。充放電トランジスタBCOBのドレインはビット線BLOの他端に接続され、充放電トランジスタBCOBのゲートは制御線JOBに接続されている。充放電トランジスタBCEB、BCOBのソースは制御線BLCBに接続されている。なお、制御回路7は、制御線BLCT、BLCBに接地電圧電位またはセルソース電位、その他任意の電圧にすることができる。またソース線SCEに接続することもができる電位またはセルソース電位、その他任意の電圧を与えることができる。
ここで、充放電トランジスタBCET、BCEB、BCOT、BCOBは、センスアンプSAE、SAOによるビット線BLE、BLOの充放電動作と協調してビット線BLE、BLOの充放電をそれぞれ行うことにより、センスアンプ回路SAE、SAOのみでビット線BLE、BLOの充放電を行った場合に比べて、充放電時間を短くすることができ、充放電動作を高速化することができる。
図6は、図1のメモリセルアレイが配置されるメモリセルアレイ領域R2における充放電トランジスタ及び切替トランジスタの配置の一例を示す回路図である。なお、図6の例では、互いに隣接する2本分のビット線BLE、BLOについて示した。
図6において、セルトランジスタMT1〜MThおよびセレクトトランジスタMS1、MS2は、セルウェル11A内に形成されている。センスアンプSAPはセルウェル11A外に形成されている。ここで、センスアンプSAPはビット線BLE、BLOにて共用される。また、セルウェル11A内の周辺トランジスタ領域R1において、メモリセルアレイ1の周辺には充放電トランジスタ切替トランジスタUBLE、UBLOおよび切替トランジスタ選択トランジスタSBLE、SBLOが形成されている。
図6において、セルトランジスタMT1〜MThおよびセレクトトランジスタMS1、MS2は、セルウェル11A内に形成されている。センスアンプSAPはセルウェル11A外に形成されている。ここで、センスアンプSAPはビット線BLE、BLOにて共用される。また、セルウェル11A内の周辺トランジスタ領域R1において、メモリセルアレイ1の周辺には充放電トランジスタ切替トランジスタUBLE、UBLOおよび切替トランジスタ選択トランジスタSBLE、SBLOが形成されている。
ここで、充放電トランジスタ切替トランジスタUBLEのドレインはビット線BLEに接続され、充放電トランジスタ切替トランジスタUBLEのゲートは制御線UEに接続されている。充放電トランジスタ切替トランジスタUBLOのドレインはビット線BLOに接続され、充放電トランジスタ切替トランジスタUBLOのゲートは制御線UOに接続されている。充放電トランジスタ切替トランジスタUBLE、UBLOのソースは制御線BLCに接続されている。なお、制御回路7は制御線BLCに接地電圧電位またはセルソース電位、その他任意の電圧にすることができる。またソース線SCEに接続することもができる電位またはセルソース電位、その他任意の電圧を与えることができる。
切替トランジスタ選択トランジスタSBLEのドレインはビット線BLEに接続され、切替トランジスタ選択トランジスタSBLEのゲートは制御線SEに接続されている。切替トランジスタ選択トランジスタSBLOのドレインはビット線BLOに接続され、選択トランジスタSBLOのゲートは制御線SOに接続されている。切替トランジスタ選択トランジスタSBLE、SBLOのソースはセンスアンプSAに接続されている。
そして、偶数番目のビット線BLEと奇数番目のビット線BLOとで選択および非選択が交互に切り替られる。例えば、偶数番目のビット線BLEが選択される場合、切替トランジスタ選択トランジスタSBLEがオン、充放電トランジスタ切替トランジスタUBLEがオフされることで、ビット線BLEがセンスアンプSAに接続される。この時、切替トランジスタ選択トランジスタSBLOがオフ、充放電トランジスタ切替トランジスタUBLEがオンされることで、ビット線BLOがセンスアンプSAと遮断され、制御線BLCを介してビット線BLOの電位が所定の電位に固定される。
これにより、メモリセルからの読み出し時に非選択ビット線をノイズシールドとして使用したり、メモリセルへの書き込み時にビット間干渉を低減したりすることが可能となる。
図7は、図1のメモリセルアレイが配置されるセルウェルにおける切替トランジスタの配置のその他の例を示す回路図である。なお、図7の例では、互いに隣接する2本分のビット線BLE、BLOについて示した。
図7において、セルトランジスタMT1〜MThおよびセレクトトランジスタMS1、MS2は、セルウェル11A内に形成されている。センスアンプSAはセルウェル11A外に形成されている。ここで、センスアンプSAはビット線BLE、BLOにて共用される。また、セルウェル11A内において、メモリセルアレイ1の周辺には充放電トランジスタ切替トランジスタUBLE、UBLOおよび切替トランジスタ選択トランジスタSBLE、SBLOが形成されている。
図7において、セルトランジスタMT1〜MThおよびセレクトトランジスタMS1、MS2は、セルウェル11A内に形成されている。センスアンプSAはセルウェル11A外に形成されている。ここで、センスアンプSAはビット線BLE、BLOにて共用される。また、セルウェル11A内において、メモリセルアレイ1の周辺には充放電トランジスタ切替トランジスタUBLE、UBLOおよび切替トランジスタ選択トランジスタSBLE、SBLOが形成されている。
ここで、図7の例では、充放電トランジスタ切替トランジスタUBLE、UBLOおよび切替トランジスタ選択トランジスタSBLE、SBLOがセンスアンプSAP側に配置されているのに対し、図7の例では、切替トランジスタ選択トランジスタSBLE、SBLOがセンスアンプSAP側に配置され、充放電トランジスタ切替トランジスタUBLE、UBLOがセンスアンプSAPと反対側に配置されている。これ以外は図6と同様である。
図8は、図1のゲート駆動回路7Aの概略構成を示すブロック図である。
図8において、ゲート駆動回路7Aには、ゲート制御回路41、デプレッション型トランジスタ42、エンハンスメント型トランジスタ43およびインバータ回路44が設けられている。ゲート制御回路41は、制御信号SAに基づいてデプレッション型トランジスタ42およびエンハンスメント型トランジスタ43をオン/オフ制御することができる。インバータ回路44は制御信号SBに基づいて電位電圧V1(例えば、4V程度)をエンハンスメント型トランジスタ43のドレインに供給することができる。ここで、ゲート制御回路41は、デプレッション型トランジスタ42およびエンハンスメント型トランジスタ43をオンする場合、電位電圧V2(例えば、8V程度)をデプレッション型トランジスタ42およびエンハンスメント型トランジスタ43のゲートに供給することができる。なお、V2は、V1+Vetより大きな値に設定することができる。ただし、Vetはエンハンスメント型トランジスタ43のしきい値電圧である。
図8において、ゲート駆動回路7Aには、ゲート制御回路41、デプレッション型トランジスタ42、エンハンスメント型トランジスタ43およびインバータ回路44が設けられている。ゲート制御回路41は、制御信号SAに基づいてデプレッション型トランジスタ42およびエンハンスメント型トランジスタ43をオン/オフ制御することができる。インバータ回路44は制御信号SBに基づいて電位電圧V1(例えば、4V程度)をエンハンスメント型トランジスタ43のドレインに供給することができる。ここで、ゲート制御回路41は、デプレッション型トランジスタ42およびエンハンスメント型トランジスタ43をオンする場合、電位電圧V2(例えば、8V程度)をデプレッション型トランジスタ42およびエンハンスメント型トランジスタ43のゲートに供給することができる。なお、V2は、V1+Vetより大きな値に設定することができる。ただし、Vetはエンハンスメント型トランジスタ43のしきい値電圧である。
ここで、デプレッション型トランジスタ42のドレインはセルアレイ内の周辺トランジスタ領域R1に配置された周辺トランジスタ9のゲートに接続されている。例えば、周辺トランジスタ領域R1の周辺トランジスタ9が図3の充放電トランジスタBCEである場合、図4のゲート電極26に接続することができる。なお、周辺トランジスタ9は、図3の充放電トランジスタBCE、BCOであってもよいし、図5の充放電トランジスタBCET、BCOT、BCEB、BCOBであってもよいし、図6の充放電トランジスタ切替トランジスタUBLE、UBLOまたは切替トランジスタ選択トランジスタSBLE、SBLOであってもよいし、図6の充放電トランジスタ切替トランジスタUBLE、UBLOまたは切替トランジスタ選択トランジスタSBLE、SBLOであってもよい。
デプレッション型トランジスタ42にはエンハンスメント型トランジスタ43が直列に接続され、エンハンスメント型トランジスタ43のドレインにはインバータ回路44の出力が接続されている。デプレッション型トランジスタ42およびエンハンスメント型トランジスタ43のゲートにはゲート制御回路41が接続されている。
図9(a)、図9(b)および図9(c)は、メモリセルに2ビットのデータを記憶する場合におけるデータと閾値電圧との関係を示す図である。
図9(a)、図9(b)および図9(c)において、消去動作を行なうと、図9(c)に示すように、メモリセルのしきい値分布はしきい値分布“E”となる。消去後、閾値分布の広がりを狭めるため、例えばベリファイレベル“z”を用いて書き込みが行なわれる。このしきい値分布“E”は、例えば負の閾値電圧分布に設定されている。ただし、消去後に閾値分布の広がりを狭める書き込み動作は、必ず行われるものではない。
図9(a)に示すように、第1ページの書き込みにおいて、書き込みデータが“1”の場合、メモリセルのしきい値分布はしきい値分布“E”のままであり、書き込みデータが“0”の場合、メモリセルのしきい値分布は上昇し、中間分布“LM”を形成する。
図9(b)に示すように、第2ページの書き込み後、メモリセルのデータは書き込みデータに応じてしきい値分布“E”、“A”、“B”、“C”のいずれかとなる。すなわち、第1ページ書き込み後のメモリセルのデータが“0”であり、第2ページの書き込みデータが“1”の場合、メモリセルのしきい値分布はしきい値分布“E”のままであり、書き込みデータが“0”の場合、メモリセルのしきい値分布はしきい値分布“A”となる。また、第1ページ書き込み後のメモリセルのデータが“1”であり、書き込みデータが“0”である場合、メモリセルのしきい値分布はしきい値分布“B”となり、書き込みデータが“1”である場合、メモリセルのしきい値分布はしきい値分布“C”となる。本実施形態において、メモリセルのデータは閾値電圧の低い方から高い方へと定義されている。また、しきい値分布“LM”、“A”、“B”、“C”は、全て正電圧の閾値電圧にしても良いし、負電圧と正電圧の閾値電圧が混在していても良い。
図9(a)、図9(b)および図9(c)において、消去動作を行なうと、図9(c)に示すように、メモリセルのしきい値分布はしきい値分布“E”となる。消去後、閾値分布の広がりを狭めるため、例えばベリファイレベル“z”を用いて書き込みが行なわれる。このしきい値分布“E”は、例えば負の閾値電圧分布に設定されている。ただし、消去後に閾値分布の広がりを狭める書き込み動作は、必ず行われるものではない。
図9(a)に示すように、第1ページの書き込みにおいて、書き込みデータが“1”の場合、メモリセルのしきい値分布はしきい値分布“E”のままであり、書き込みデータが“0”の場合、メモリセルのしきい値分布は上昇し、中間分布“LM”を形成する。
図9(b)に示すように、第2ページの書き込み後、メモリセルのデータは書き込みデータに応じてしきい値分布“E”、“A”、“B”、“C”のいずれかとなる。すなわち、第1ページ書き込み後のメモリセルのデータが“0”であり、第2ページの書き込みデータが“1”の場合、メモリセルのしきい値分布はしきい値分布“E”のままであり、書き込みデータが“0”の場合、メモリセルのしきい値分布はしきい値分布“A”となる。また、第1ページ書き込み後のメモリセルのデータが“1”であり、書き込みデータが“0”である場合、メモリセルのしきい値分布はしきい値分布“B”となり、書き込みデータが“1”である場合、メモリセルのしきい値分布はしきい値分布“C”となる。本実施形態において、メモリセルのデータは閾値電圧の低い方から高い方へと定義されている。また、しきい値分布“LM”、“A”、“B”、“C”は、全て正電圧の閾値電圧にしても良いし、負電圧と正電圧の閾値電圧が混在していても良い。
図10は、図3のメモリセルの消去時における図3のメモリセルアレイおよび図8のゲート駆動回路7Aの各部の電圧波形を示すタイミングチャートである。
図10において、メモリセルの消去時に制御信号SAが立ち上がると(t1)、ゲート電圧G1が電位電圧V2に設定され、デプレッション型トランジスタ42およびエンハンスメント型トランジスタ43がオンする。この時、制御信号SBが立ち下がると(t1)、ソース電圧D1が電圧電位V1に設定され、デプレッション型トランジスタ42およびエンハンスメント型トランジスタ43を介して例えば、図3の充放電トランジスタBCEのゲート電極26に印加されることで、充放電トランジスタBCEのゲートに電圧電位V1が転送され初期充電が行われる。
図10において、メモリセルの消去時に制御信号SAが立ち上がると(t1)、ゲート電圧G1が電位電圧V2に設定され、デプレッション型トランジスタ42およびエンハンスメント型トランジスタ43がオンする。この時、制御信号SBが立ち下がると(t1)、ソース電圧D1が電圧電位V1に設定され、デプレッション型トランジスタ42およびエンハンスメント型トランジスタ43を介して例えば、図3の充放電トランジスタBCEのゲート電極26に印加されることで、充放電トランジスタBCEのゲートに電圧電位V1が転送され初期充電が行われる。
次に、制御信号SAが立ち下がると(t2)、ゲート電圧G1が例えば、0Vに設定され、デプレッション型トランジスタ42およびエンハンスメント型トランジスタ43がオフし、充放電トランジスタBCEのゲート電極26がフローティングに設定される。また、ほぼ同時に制御部7はセルウェル11Aに電圧を与え始め、セルウェル11Aに印加されるウェル電位電圧が上昇し始める。また、セルウェル11A上に形成される充放電トランジスタBCEなどの電位も上昇し始める。その後、セルウェル11Aのウェル電位電圧が、消去電圧VERA(例えば、20V)まで上昇し(t3)一定時間保持される。
この時、制御部7が制御ゲート電極16に与えられる電圧を、例えば、0Vに設定すると、選択ブロックのメモリセルのセルウェル11Aと制御ゲート電極16との間に高電圧がかかる。このため、選択ブロックのメモリセルの電荷蓄積層15に蓄積されていた電荷がセルウェル11A側に引き抜かれ、選択ブロックのメモリセルの消去動作が実行される。一方、メモリセルの電荷蓄積層15から電荷を引き抜きたくない場合は、制御部7は制御ゲート電極16をフローティング状態にする。
ここで、充放電トランジスタBCEのゲート電極26がフローティングに設定されているので、そのゲート電極26のゲート電位がセルウェル11Aのウェル電位電圧に追従し、V1+VERA程度になる。
また、選択ブロックのソース線SCE、制御線BLCおよびビット線BLE、BLOがフローティングに設定されることで、それらの電位がセルウェル11Aのウェル電位電圧に追従し、VERA程度になる。
図11は、図3のメモリセルの消去時における充放電トランジスタの状態を示す断面図である。
図11において、充放電トランジスタBCEのセルウェル11Aと不純物拡散層24との間には寄生ダイオードD1が形成され、セルウェル11Aと不純物拡散層25との間には寄生ダイオードD2が形成される。また、ゲート電極26とセルウェル11Aとの間にはゲート絶縁膜容量C1が形成される。そして、所定電位電圧V1がゲート電極26に印加されると、ゲート電極26の初期充電が行われることで、ゲート電極26下の不純物拡散層24、25間にチャネルCAが形成される。
図11において、充放電トランジスタBCEのセルウェル11Aと不純物拡散層24との間には寄生ダイオードD1が形成され、セルウェル11Aと不純物拡散層25との間には寄生ダイオードD2が形成される。また、ゲート電極26とセルウェル11Aとの間にはゲート絶縁膜容量C1が形成される。そして、所定電位電圧V1がゲート電極26に印加されると、ゲート電極26の初期充電が行われることで、ゲート電極26下の不純物拡散層24、25間にチャネルCAが形成される。
この状態でセルウェル11Aのウェル電圧電位が消去電圧VERAに設定されると、ゲート絶縁膜容量C1を介してゲート電極26の電位がセルウェル11Aのウェル電圧電位に追従し、V1+VERA程度になる。ここで、セルウェル11Aのウェル電位電圧が消去電圧VERAに設定される前に、ゲート電極26下にチャネルCAを形成することにより、ゲート絶縁膜容量C1を介してゲート電極26とセルウェル11Aとを効果的に容量結合させることができ、ゲート電極26の電位をセルウェル11Aのウェル電圧電位に効果的に追従させることができる。
次に、メモリセルが消去されると、セルウェル11Aのウェル電圧電位が立ち下がり(t4)、0Vに設定される(t5)。ここで、充放電トランジスタBCEのゲート電極26はフローティングに設定されているので、そのゲート電極26のゲート電位がセルウェル11Aのウェル電圧電位に追従し、0V程度になる。また、選択ブロックのソース線SCE、制御線BLCおよびビット線BLE、BLOの電位がセルウェル11Aのウェル電圧電位に追従し、0Vになる。
ここで、セルウェル11Aのウェル電圧電位が消去電圧VERAに設定される場合、充放電トランジスタBCEのゲート電極26をフローティングにすることにより、充放電トランジスタBCEのゲート電位がセルウェル11Aのウェル電位電圧に追従させることができる。このため、充放電トランジスタBCEのゲート絶縁膜31に高電圧が印加されるのを防止することができ、充放電トランジスタBCEが低耐圧化されている場合においても、充放電トランジスタBCEの破壊を防止することができる。
図12は、図3のメモリセルの消去時に電源遮断が発生した時の図3のメモリセルアレイおよび図8のゲート駆動回路7Aの各部の電圧波形を示すタイミングチャートである。
図12において、セルウェル11Aに消去電圧VERAが印加されている時に電源遮断が発生したものとする(t4´)。この場合、インバータ44の電源が遮断されることから、電位電圧V1は0Vになり、エンハンスメント型トランジスタ43のソース電圧D1が立ち下がる。
図12において、セルウェル11Aに消去電圧VERAが印加されている時に電源遮断が発生したものとする(t4´)。この場合、インバータ44の電源が遮断されることから、電位電圧V1は0Vになり、エンハンスメント型トランジスタ43のソース電圧D1が立ち下がる。
この時、エンハンスメント型トランジスタ43とデプレッション型トランジスタ42のゲート電極は電位電圧V2(0V)になっている。この場合、エンハンスメント型トランジスタ43はオフされているので、電源遮断時にデプレッション型トランジスタ42がオンしている場合においても、ゲート電極26からの放電経路がエンハンスメント型トランジスタ43にて遮断される。このため、電源遮断時にソース電圧D1が立ち下がった場合においても、デプレッション型トランジスタ42を介してゲート電極26から電荷が急激に放電されるのを防止することができる。この結果、セルウェル11Aの放電に伴い、ゲート電極26の電位もカップリング効果で低下する。すなわち、セルウェル11Aのウェル電圧電位の立ち下がりに追従させながらゲート電極26のゲート電位を立ち下げることができ(t4´〜t6´)、充放電トランジスタBCEのゲート絶縁膜31に高電圧が印加されるのを防止することができる。
また、エンハンスメント型トランジスタ43とゲート電極26との間にデプレッション型トランジスタ42を接続することにより、ゲート電極26を介してデプレッション型トランジスタ42のドレイン側が高電圧電位になった場合においても、デプレッション型トランジスタ42が抵抗素子として働く。エンハンスメント型トランジスタ43の劣化を低減することが可能となることから、ゲート駆動回路7Aの信頼性を向上させることができる。特に、エンハンスメント型トランジスタ43のオフリークによるトランジスタの劣化が大きい場合に有効である。
(第2実施形態)
図13は、第2実施形態に係る不揮発性半導体記憶装置に適用されるゲート駆動回路の概略構成を示すブロック図である。
図12の例では、エンハンスメント型トランジスタ43とゲート電極26との間にデプレッション型トランジスタ42を接続する構成について説明したが、図13に示すように、デプレッション型トランジスタ42を省略し、エンハンスメント型トランジスタ43のソースをゲート電極26に接続するようにしてもよい。その結果、電位電圧V1をデプレッション型トランジスタ42を介さずにエンハンスメント型トランジスタ43のみを介してゲート電極26に接続することができる。その結果、電位電圧V1を低くすることができ、半導体記憶装置の消費電力を小さくすることができる。
図13は、第2実施形態に係る不揮発性半導体記憶装置に適用されるゲート駆動回路の概略構成を示すブロック図である。
図12の例では、エンハンスメント型トランジスタ43とゲート電極26との間にデプレッション型トランジスタ42を接続する構成について説明したが、図13に示すように、デプレッション型トランジスタ42を省略し、エンハンスメント型トランジスタ43のソースをゲート電極26に接続するようにしてもよい。その結果、電位電圧V1をデプレッション型トランジスタ42を介さずにエンハンスメント型トランジスタ43のみを介してゲート電極26に接続することができる。その結果、電位電圧V1を低くすることができ、半導体記憶装置の消費電力を小さくすることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 メモリセルアレイ、B1〜Bn ブロック、2 ビット線制御回路、3 カラムデコーダ、4 データ入出力バッファ、5 データ入出力端子、6 ワード線制御回路、7 制御回路、7A ゲート駆動回路、8 制御信号入力端子、SAP、SAE、SAO センスアンプ、MS1、MS2 セレクトトランジスタ、MT1〜MTh セルトランジスタ、WL1〜WLh ワード線、SGD、SGS セレクトゲート線、SCE ソース線、BL1〜BLm ビット線、NU1〜NUm NANDセルユニット、BCE、BCO、BCET、BCOT、BCEB、BCOB 充放電トランジスタ、UBLE、UBLO 切替トランジスタ充放電トランジスタ、SBLE、SBLO 切替トランジスタ選択トランジスタ、10 半導体基板、11A〜11D セルウェル、12〜14、24、25 不純物拡散層、15 電荷蓄積層、16 制御ゲート電極、17、18、21、22 コンタクト電極、19、20 セレクトゲート電極、23 素子分離層、26 ゲート電極、27 トンネル絶縁膜、28 電極間絶縁膜、29〜31 ゲート絶縁膜、41 ゲート制御回路、42 デプレッション型トランジスタ、43 エンハンスメント型トランジスタ、44 インバータ
Claims (5)
- メモリセルがロウ方向およびカラム方向にマトリックス状にセルウェルに配置されたメモリセルアレイと、
前記メモリセルをロウ方向に選択するワード線と、
前記メモリセルをカラム方向に選択するビット線と、
前記セルウェルに配置された周辺トランジスタと、
前記周辺トランジスタのゲートを駆動するデプレッション型トランジスタと、
前記デプレッション型トランジスタに直列に接続されたエンハンスメント型トランジスタと、
前記デプレッション型トランジスタおよび前記エンハンスメント型トランジスタのゲート電位電圧を制御するゲート制御回路とを備え、
前記ゲート制御回路は、前記メモリセルの消去時に前記エンハンスメント型トランジスタをオフするように前記デプレッション型トランジスタおよび前記エンハンスメント型トランジスタのゲート電位電圧を制御することを特徴とする不揮発性半導体記憶装置。 - メモリセルがロウ方向およびカラム方向にマトリックス状にセルウェルに配置されたメモリセルアレイと、
前記メモリセルをロウ方向に選択するワード線と、
前記メモリセルをカラム方向に選択するビット線と、
前記セルウェルに配置された周辺トランジスタと、
前記周辺トランジスタのゲートを駆動するデプレッション型トランジスタと、
前記デプレッション型トランジスタに直列に接続されたエンハンスメント型トランジスタとを備えることを特徴とする不揮発性半導体記憶装置。 - メモリセルがロウ方向およびカラム方向にマトリックス状にセルウェルに配置されたメモリセルアレイと、
前記メモリセルをロウ方向に選択するワード線と、
前記メモリセルをカラム方向に選択するビット線と、
前記セルウェルに形成され、前記メモリセルアレイの周辺に配置された周辺トランジスタと、
前記周辺トランジスタのゲートを駆動するエンハンスメント型トランジスタとを備えることを特徴とする不揮発性半導体記憶装置。 - 前記周辺トランジスタは、前記センスアンプ回路による前記ビット線の充電動作または放電動作と協調して前記ビット線の充電または放電を行う充放電トランジスタであることを特徴とする請求項2または3に記載の不揮発性半導体記憶装置。
- 前記ビット線の電位に基づいて、前記メモリセルに記憶されている値を判定するセンスアンプとを更に有し、
前記センスアンプは、互いに隣接するビット線にて共有され、
前記周辺トランジスタは、
前記センスアンプを共有する選択ビット線を前記センスアンプ回路に接続する選択トランジスタと、
前記センスアンプを共有する非選択ビット線を所定電位に接続する切替トランジスタとを備えることを特徴とする請求項2または3に記載の不揮発性半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012118467A JP2013246844A (ja) | 2012-05-24 | 2012-05-24 | 不揮発性半導体記憶装置 |
US13/847,085 US9030880B2 (en) | 2012-05-24 | 2013-03-19 | Nonvolatile semiconductor storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012118467A JP2013246844A (ja) | 2012-05-24 | 2012-05-24 | 不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013246844A true JP2013246844A (ja) | 2013-12-09 |
Family
ID=49621496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012118467A Pending JP2013246844A (ja) | 2012-05-24 | 2012-05-24 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9030880B2 (ja) |
JP (1) | JP2013246844A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020155484A (ja) * | 2019-03-18 | 2020-09-24 | キオクシア株式会社 | 半導体記憶装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8976594B2 (en) | 2012-05-15 | 2015-03-10 | Micron Technology, Inc. | Memory read apparatus and methods |
US9064577B2 (en) | 2012-12-06 | 2015-06-23 | Micron Technology, Inc. | Apparatuses and methods to control body potential in memory operations |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007026640A (ja) * | 2005-07-14 | 2007-02-01 | Samsung Electronics Co Ltd | Hpmosを用いた不揮発性メモリ装置のワードラインデコーダ |
JP2008140488A (ja) * | 2006-12-04 | 2008-06-19 | Toshiba Corp | 半導体記憶装置 |
JP2011023661A (ja) * | 2009-07-17 | 2011-02-03 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3592751B2 (ja) | 1994-07-28 | 2004-11-24 | 株式会社東芝 | 半導体記憶装置 |
US5912489A (en) | 1996-06-18 | 1999-06-15 | Advanced Micro Devices, Inc. | Dual source side polysilicon select gate structure utilizing single tunnel oxide for NAND array flash memory |
JP4413406B2 (ja) | 2000-10-03 | 2010-02-10 | 株式会社東芝 | 不揮発性半導体メモリ及びそのテスト方法 |
US6480419B2 (en) * | 2001-02-22 | 2002-11-12 | Samsung Electronics Co., Ltd. | Bit line setup and discharge circuit for programming non-volatile memory |
JP4316453B2 (ja) | 2004-09-07 | 2009-08-19 | 株式会社東芝 | 半導体記憶装置 |
US8000151B2 (en) | 2008-01-10 | 2011-08-16 | Micron Technology, Inc. | Semiconductor memory column decoder device and method |
JP2011198437A (ja) | 2010-03-23 | 2011-10-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2012
- 2012-05-24 JP JP2012118467A patent/JP2013246844A/ja active Pending
-
2013
- 2013-03-19 US US13/847,085 patent/US9030880B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007026640A (ja) * | 2005-07-14 | 2007-02-01 | Samsung Electronics Co Ltd | Hpmosを用いた不揮発性メモリ装置のワードラインデコーダ |
JP2008140488A (ja) * | 2006-12-04 | 2008-06-19 | Toshiba Corp | 半導体記憶装置 |
JP2011023661A (ja) * | 2009-07-17 | 2011-02-03 | Toshiba Corp | 半導体記憶装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020155484A (ja) * | 2019-03-18 | 2020-09-24 | キオクシア株式会社 | 半導体記憶装置 |
JP7102363B2 (ja) | 2019-03-18 | 2022-07-19 | キオクシア株式会社 | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US9030880B2 (en) | 2015-05-12 |
US20130314996A1 (en) | 2013-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100767137B1 (ko) | 불휘발성 반도체 기억 장치 | |
US8331160B2 (en) | Memory device having improved programming operation | |
JP2011508937A (ja) | 複数セル基板を有するnandフラッシュメモリ | |
US20100067300A1 (en) | Nonvolatile semiconductor memory device | |
JP2009026369A (ja) | 半導体記憶装置 | |
JP4939971B2 (ja) | 不揮発性半導体メモリ | |
TW201447892A (zh) | 具有分離式基板選擇閘極和階層式位元線結構的非揮發性記憶體 | |
US9396803B2 (en) | Non-volatile semiconductor memory device | |
US20190221271A1 (en) | Operation method for suppressing floating gate (fg) coupling | |
JP5649560B2 (ja) | 不揮発性半導体記憶装置 | |
JP2011198437A (ja) | 不揮発性半導体記憶装置 | |
JP5856536B2 (ja) | 不揮発性半導体記憶装置 | |
KR101669156B1 (ko) | 반도체 기억장치 및 소거 방법 | |
JP2011060377A (ja) | 半導体記憶装置及びその書き込み制御方法 | |
US20170243656A1 (en) | Flash memory device and erase method thereof | |
US20130051147A1 (en) | Nonvolatile semiconductor memory device | |
KR20220039955A (ko) | 메모리 장치 | |
JP2017091595A (ja) | 不揮発性半導体記憶装置 | |
JP2014167838A (ja) | 半導体記憶装置 | |
JP5868889B2 (ja) | 不揮発性半導体記憶装置 | |
US9030880B2 (en) | Nonvolatile semiconductor storage device | |
US10878919B2 (en) | Device and method for initializing channel in nonvolatile memory device | |
KR20090019718A (ko) | Nand형 불휘발성 반도체 메모리 | |
JP2013161512A (ja) | 不揮発性半導体記憶装置 | |
JP2009212292A (ja) | 不揮発性半導体記憶装置及びその書き込み方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151201 |