JP4542852B2 - 試験装置及び試験方法 - Google Patents
試験装置及び試験方法 Download PDFInfo
- Publication number
- JP4542852B2 JP4542852B2 JP2004241655A JP2004241655A JP4542852B2 JP 4542852 B2 JP4542852 B2 JP 4542852B2 JP 2004241655 A JP2004241655 A JP 2004241655A JP 2004241655 A JP2004241655 A JP 2004241655A JP 4542852 B2 JP4542852 B2 JP 4542852B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- test
- additional
- additional pattern
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
- G11C2029/2602—Concurrent test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
- G11C2029/3602—Pattern generator
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
Claims (8)
- 複数の被試験デバイスを試験する試験装置であって、
前記複数の被試験デバイスに共通の試験信号のパターンである共通パターンを発生する共通パターン発生部と、
前記複数の被試験デバイスのそれぞれに対応して設けられ、前記共通パターンに基づく試験信号に応答して当該被試験デバイスから出力される結果信号と基準電圧との比較結果が期待値と一致するか否かを判定する論理比較部と、
前記比較結果が前記期待値と一致する場合及び一致しない場合のそれぞれにおいて、前記共通パターンに付加すべき付加パターンを予め格納している付加パターン格納部と、
前記複数の被試験デバイスのそれぞれに対応して設けられ、当該被試験デバイスについての前記比較結果が前記期待値と一致するか否かに基づいて、前記付加パターン格納部から、当該被試験デバイスに個別の前記付加パターンを読み出し、前記共通パターンに付加して前記被試験デバイスに与える個別パターン付加部と
を備え、
前記被試験デバイスは、データ信号線上に直列に接続された複数のメモリセルを有し、当該複数のメモリセルの中で、データの書き込みを行うべきメモリセルに対して書込電圧を与えると共に、他の前記メモリセルに対して前記データを示すデータ信号を通過させる通過電圧を与えることによって、当該書き込みを行うべきメモリセルに前記データを書き込み、
前記付加パターン格納部は、複数の前記書込電圧、及び複数の前記通過電圧のそれぞれを設定する前記付加パターンを、前記書込電圧または前記通過電圧が増加する順または減少する順に予め格納しており、
前記個別パターン付加部のそれぞれは、前記書込電圧及び前記通過電圧を設定する前記付加パターンを、前記付加パターン格納部に格納されている複数の前記付加パターンから選択して読み出し、対応する前記被試験デバイスに与える試験装置。 - 前記個別パターン付加部のそれぞれは、前記比較結果が前記期待値と一致する、最小の前記書込電圧及び前記通過電圧を設定する前記付加パターンを、前記付加パターン格納部に格納されている前記複数の付加パターンから、二分探索法を用いて選択して読み出し、対応する前記被試験デバイスに与える
請求項1に記載の試験装置。 - 前記二分探索法を用いて選択して読み出す回数は、予め定められた規定回数である
請求項2に記載の試験装置。 - 前記付加パターン格納部は、前記被試験デバイスから出力される前記結果信号における、複数の出力タイミングのそれぞれを設定する前記付加パターンを予め格納しており、
前記個別パターン付加部のそれぞれは、前記出力タイミングを設定する前記付加パターンを、前記付加パターン格納部に格納されている複数の前記付加パターンから選択して読み出し、対応する前記被試験デバイスに与える
請求項1に記載の試験装置。 - 前記付加パターン格納部は、前記複数の出力タイミングのそれぞれを設定する前記付加パターンを、前記出力タイミングが早くなる順または遅くなる順に格納しており、
前記個別パターン付加部のそれぞれは、前記比較結果が前記期待値と一致する、最も早い前記出力タイミングを設定する前記付加パターンを、前記付加パターン格納部に格納されている前記複数の付加パターンから、二分探索法を用いて選択して読み出し、対応する前記被試験デバイスに与える
請求項4に記載の試験装置。 - 前記付加パターン格納部は、前記被試験デバイスから出力される前記結果信号における、複数の出力電圧のそれぞれを設定する前記付加パターンを予め格納しており、
前記個別パターン付加部のそれぞれは、前記出力電圧を設定する前記付加パターンを、前記付加パターン格納部に格納されている複数の前記付加パターンから選択して読み出し、対応する前記被試験デバイスに与える
請求項1に記載の試験装置。 - 前記付加パターン格納部は、前記複数の出力電圧のそれぞれを設定する前記付加パターンを、前記出力電圧が増加する順または減少する順に格納しており、
前記個別パターン付加部のそれぞれは、前記比較結果が前記期待値と一致する、最も低い前記出力電圧を設定する前記付加パターンを、前記付加パターン格納部に格納されている前記複数の付加パターンから、二分探索法を用いて選択して読み出し、対応する前記被試験デバイスに与える
請求項6に記載の試験装置。 - 複数の被試験デバイスを試験する試験方法であって、
前記複数の被試験デバイスに共通の試験信号のパターンである共通パターンを発生する共通パターン発生段階と、
前記複数の被試験デバイスのそれぞれについて、前記共通パターンに基づく試験信号に応答して当該被試験デバイスから出力される結果信号と基準電圧との比較結果が期待値と一致するか否かを判定する論理比較段階と、
付加パターン格納部が、前記比較結果が前記期待値と一致する場合及び一致しない場合のそれぞれにおいて、前記共通パターンに付加すべき付加パターンを予め格納している付加パターン格納段階と、
前記複数の被試験デバイスのそれぞれについて、当該被試験デバイスについての前記比較結果が前記期待値と一致するか否かに基づいて、前記付加パターン格納部から、当該被試験デバイスに個別の前記付加パターンを読み出し、前記共通パターンに付加して前記被試験デバイスに与える個別パターン付加段階と
を備え、
前記被試験デバイスは、データ信号線上に直列に接続された複数のメモリセルを有し、当該複数のメモリセルの中で、データの書き込みを行うべきメモリセルに対して書込電圧を与えると共に、他の前記メモリセルに対して前記データを示すデータ信号を通過させる通過電圧を与えることによって、当該書き込みを行うべきメモリセルに前記データを書き込み、
前記付加パターン格納段階は、複数の前記書込電圧、及び複数の前記通過電圧のそれぞれを設定する前記付加パターンを、前記書込電圧または前記通過電圧が増加する順または減少する順に予め格納しており、
前記個別パターン付加段階のそれぞれは、前記書込電圧及び前記通過電圧を設定する前記付加パターンを、前記付加パターン格納段階に格納されている複数の前記付加パターンから選択して読み出し、対応する前記被試験デバイスに与える試験方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004241655A JP4542852B2 (ja) | 2004-08-20 | 2004-08-20 | 試験装置及び試験方法 |
KR1020077006327A KR101162793B1 (ko) | 2004-08-20 | 2005-07-20 | 시험 장치 및 시험 방법 |
CN200580027677A CN100587848C (zh) | 2004-08-20 | 2005-07-20 | 测试装置与测试方法 |
PCT/JP2005/013326 WO2006018947A1 (ja) | 2004-08-20 | 2005-07-20 | 試験装置及び試験方法 |
TW094127995A TWI393144B (zh) | 2004-08-20 | 2005-08-17 | 測試裝置與測試方法 |
US11/707,658 US7765449B2 (en) | 2004-08-20 | 2007-02-16 | Test apparatus that tests a plurality of devices under test having plural memory cells and test method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004241655A JP4542852B2 (ja) | 2004-08-20 | 2004-08-20 | 試験装置及び試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006059477A JP2006059477A (ja) | 2006-03-02 |
JP4542852B2 true JP4542852B2 (ja) | 2010-09-15 |
Family
ID=35907338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004241655A Expired - Fee Related JP4542852B2 (ja) | 2004-08-20 | 2004-08-20 | 試験装置及び試験方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7765449B2 (ja) |
JP (1) | JP4542852B2 (ja) |
KR (1) | KR101162793B1 (ja) |
CN (1) | CN100587848C (ja) |
TW (1) | TWI393144B (ja) |
WO (1) | WO2006018947A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100829402B1 (ko) | 2006-11-01 | 2008-05-15 | 주식회사 유니테스트 | 순차적 반도체 테스트 장치 |
US7788564B2 (en) * | 2007-10-12 | 2010-08-31 | Teradyne, Inc. | Adjustable test pattern results latency |
JP5003953B2 (ja) * | 2007-11-12 | 2012-08-22 | 横河電機株式会社 | 半導体試験装置 |
CN101170791B (zh) * | 2007-11-29 | 2010-06-16 | 中兴通讯股份有限公司 | 一种自动上电掉电的测试工装设备 |
US8826092B2 (en) * | 2011-10-25 | 2014-09-02 | International Business Machines Corporation | Characterization and validation of processor links |
US9020779B2 (en) | 2011-10-25 | 2015-04-28 | International Business Machines Corporation | Detecting cross-talk on processor links |
KR102409926B1 (ko) * | 2015-08-18 | 2022-06-16 | 삼성전자주식회사 | 테스트 장치 및 이를 포함하는 테스트 시스템 |
US10591541B2 (en) * | 2018-08-13 | 2020-03-17 | Micron Technology, Inc. | Comparator |
JP2022115179A (ja) * | 2021-01-28 | 2022-08-09 | キオクシア株式会社 | 半導体集積回路装置及びその動作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002117699A (ja) * | 2000-10-03 | 2002-04-19 | Toshiba Corp | 半導体装置及びそのテスト方法 |
JP2003203495A (ja) * | 2002-01-07 | 2003-07-18 | Mitsubishi Electric Corp | 半導体記憶装置の試験装置及び試験方法 |
JP2003242799A (ja) * | 2002-02-12 | 2003-08-29 | Hitachi Ltd | 半導体集積回路 |
JP2004061368A (ja) * | 2002-07-30 | 2004-02-26 | Ando Electric Co Ltd | 半導体集積回路試験装置及び方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08248096A (ja) | 1995-03-13 | 1996-09-27 | Advantest Corp | 回路試験装置 |
US6167545A (en) | 1998-03-19 | 2000-12-26 | Xilinx, Inc. | Self-adaptive test program |
JP2001093296A (ja) | 1999-09-21 | 2001-04-06 | Advantest Corp | 半導体デバイス試験装置 |
JP2002083499A (ja) * | 2000-06-21 | 2002-03-22 | Advantest Corp | データ書込装置、データ書込方法、試験装置、及び試験方法 |
KR100544223B1 (ko) * | 2001-11-09 | 2006-01-23 | 가부시키가이샤 아드반테스트 | 반도체 디바이스 시험 장치 |
JP4377238B2 (ja) * | 2001-11-15 | 2009-12-02 | 株式会社アドバンテスト | 半導体試験装置 |
US7010734B2 (en) * | 2002-10-21 | 2006-03-07 | Sun Microsystems, Inc. | Method for microprocessor test insertion reduction |
JP4334285B2 (ja) | 2003-06-19 | 2009-09-30 | 株式会社アドバンテスト | 半導体試験装置及びその制御方法 |
US7469371B1 (en) * | 2006-08-08 | 2008-12-23 | Xilinx, Inc. | Methods of testing a user design in a programmable integrated circuit |
-
2004
- 2004-08-20 JP JP2004241655A patent/JP4542852B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-20 WO PCT/JP2005/013326 patent/WO2006018947A1/ja active Application Filing
- 2005-07-20 KR KR1020077006327A patent/KR101162793B1/ko not_active IP Right Cessation
- 2005-07-20 CN CN200580027677A patent/CN100587848C/zh not_active Expired - Fee Related
- 2005-08-17 TW TW094127995A patent/TWI393144B/zh not_active IP Right Cessation
-
2007
- 2007-02-16 US US11/707,658 patent/US7765449B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002117699A (ja) * | 2000-10-03 | 2002-04-19 | Toshiba Corp | 半導体装置及びそのテスト方法 |
JP2003203495A (ja) * | 2002-01-07 | 2003-07-18 | Mitsubishi Electric Corp | 半導体記憶装置の試験装置及び試験方法 |
JP2003242799A (ja) * | 2002-02-12 | 2003-08-29 | Hitachi Ltd | 半導体集積回路 |
JP2004061368A (ja) * | 2002-07-30 | 2004-02-26 | Ando Electric Co Ltd | 半導体集積回路試験装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200608409A (en) | 2006-03-01 |
CN101006521A (zh) | 2007-07-25 |
JP2006059477A (ja) | 2006-03-02 |
US20070300114A1 (en) | 2007-12-27 |
WO2006018947A1 (ja) | 2006-02-23 |
KR20070056098A (ko) | 2007-05-31 |
CN100587848C (zh) | 2010-02-03 |
TWI393144B (zh) | 2013-04-11 |
US7765449B2 (en) | 2010-07-27 |
KR101162793B1 (ko) | 2012-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101162793B1 (ko) | 시험 장치 및 시험 방법 | |
US20020194545A1 (en) | Method of testing embedded memory array and embedded memory controller for use therewith | |
US6334174B1 (en) | Dynamically-tunable memory controller | |
KR101095639B1 (ko) | 시험 장치 및 시험 방법 | |
JP4585520B2 (ja) | 試験装置及び試験方法 | |
US8201037B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
US7657801B2 (en) | Test apparatus, program, and test method | |
JPWO2008001543A1 (ja) | 半導体試験装置および半導体メモリの試験方法 | |
JP2010511229A (ja) | 複数デバイスシステムをテストするための回路および方法 | |
US7010732B2 (en) | Built-in test support for an integrated circuit | |
US10777293B2 (en) | Semiconductor device, memory test method for semiconductor device, and test pattern generation program | |
KR19980032494A (ko) | 메모리 시험장치 | |
US20060168498A1 (en) | Test apparatus and program for testing a dut | |
JP2009289380A (ja) | メモリテスト方法およびメモリテスト装置 | |
KR20140013893A (ko) | 메모리 코어 트레이닝 방법 및 메모리 시스템 | |
US20020188900A1 (en) | Test method and test system for semiconductor device | |
JP2006242569A (ja) | 試験装置、及び試験方法 | |
JP4463173B2 (ja) | 試験装置、試験方法、プログラム、及び記録媒体 | |
KR101113437B1 (ko) | 시험 장치 | |
JPH10161899A (ja) | シーケンス制御回路 | |
JP2006012253A (ja) | 試験装置及び試験方法 | |
JP4874391B2 (ja) | 試験装置 | |
KR20080105512A (ko) | 반도체 장치의 테스트 시스템 및 테스트 방법 | |
JP2003208797A (ja) | 半導体装置及び該半導体装置のテスト方法 | |
JP5176780B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |