CN112562769B - 一种具有预修调功能的数字修调*** - Google Patents
一种具有预修调功能的数字修调*** Download PDFInfo
- Publication number
- CN112562769B CN112562769B CN202011320520.2A CN202011320520A CN112562769B CN 112562769 B CN112562769 B CN 112562769B CN 202011320520 A CN202011320520 A CN 202011320520A CN 112562769 B CN112562769 B CN 112562769B
- Authority
- CN
- China
- Prior art keywords
- trimming
- fuse
- signal
- circuit
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种具有预修调功能的数字修调***,信号产生模块的输入信号接时钟信号和数字序列码信号,输出经处理后的数字信号控制熔丝阵列电路中具体的熔丝的熔断或者预熔断操作;熔丝阵列电路模块的信号经过电路转换得到向后一级输出的数字开关控制信号;开关电路模块由电流源晶体管阵列和开关晶体管阵列组成,开关晶体管由熔丝阵列电路输出的数字信号控制,通过不同开关管的开启与否来确定修调电流的大小。本发明的优点在于,不仅可以实现电路的修调功能,而且能够通过预修调的操作,预估和完善熔断熔丝后能达到的修调值,确定最优的修调方案,可以在一定程度上避免熔丝实际修调值和理论推出的熔丝真值表的偏差,能够极大地提高修调成功率。
Description
技术领域
本发明涉及集成电路芯片修调技术,特别涉及运算放大器失调电压微修调领域。
背景技术
随着集成电路技术的不断革新,在芯片设计过程中需要满足的性能和指标也越来越高。但是,由于半导体制造中存在不可避免的工艺误差等非理想因素,使得生产出的芯片和指标出现一定的偏差,可能会影响到芯片的性能。因此需要使用修调技术来调整这些误差,从而优化芯片的参数,修调技术是在高精度高性能芯片设计过程中的必要方法。
通常的数字修调技术主要通过查表直接烧断对应熔丝,从而达到修调电压或者电流的目的。然而,一旦将熔丝烧断后将不可恢复,可能由于修调方案或操作技术的问题,无法达到熔断熔丝后预期的修调值,因此直接使用查熔丝真值表来熔断熔丝存在一定的风险。
发明内容
为更好地对熔丝修调值的预估和分析,本发明提出一种具有预修调的数字修调***。通过预修调步骤来调整熔丝真值表,从而提高熔断熔丝修调过程中的成功率。
本发明的技术方案是,一种具有预修调的数字修调***,其主要模块包括以下部分:
信号产生模块,由5位计数器和29位移位寄存器电路,以及模拟电路和组合逻辑电路组成,其输入信号接时钟信号和数字序列码信号,输出经处理后的数字信号控制熔丝阵列电路中具体的熔丝的熔断或者预熔断操作。
熔丝阵列电路模块,其中包括14个熔丝基础单元电路和组合逻辑。前一级信号经过逻辑变换得到的信号可以控制熔丝,该模块的信号再经过电路转换得到向后一级输出的数字开关控制信号。
开关电路模块,由电流源晶体管阵列和开关晶体管阵列组成,开关晶体管由熔丝阵列电路输出的数字信号控制,通过不同开关管的开启与否来确定修调电流的大小。
所述的熔丝基础单元电路的输入端D和E分别和与非门NAND1的两个输入端连接,与非门NAND1的输出端和反相器INV1连接,反相器输出端的熔断使能信号Fuse_en接在第一晶体管N1管的栅极,N1管的漏级与熔丝Fuse的下端相连,熔丝Fuse上接电源端。第二晶体管N2的源极和第一晶体管N1的源极相连,N2的漏极和N1管的漏级相连,N2的栅极接输入B信号。第三晶体管P1的源极和N2的漏极相连,该点输出为(~C1_Y),同时接反相器INV2,输出C1_Y,P1的漏级和电源端相连,P1的栅极接输入A信号。
所述的熔丝基础单元电路的输入端E和C分别和与非门NAND2的两个输入端连接,与非门NAND2的输出端和反相器INV3连接,再连一个反相器INV4,INV4的输出连第一传输门TG1的输入端,INV3的输出连第二传输门TG2的输入端,第一传输门TG1的控制信号C与第二传输门的控制信号(~C)连接,并和(~C1_Y)相连,第一传输门TG1的控制信号(~C)与第二传输门的控制信号C都和C1_Y相连。第一传输门的输出端与反相器INV5输入端相连,INV5的输出端为控制信号Y,控制开关电路模块中的开关晶体管。
所述的开关电路模块,其中Ma1,Ma2……Max是x个电流源晶体管,由Ma0偏置,偏置电流由电流源Ibias控制;Mb1,Mb2……Mbx为x个开关晶体管,由数字开关控制信号控制,开关管的开启与否用来控制微修调电流的大小;MPA,MNA,MPB,MNB也是一组开关晶体管,由数字信号控制,其开启关闭组合用于控制微修调电流信号从POSTRIM或是NEGTRIM端口输出。两个修调电路的原理类似,不同的是补偿电流是根据NMOS差分对的电流的大小对失调电压进校正。
采用本发明的技术,一种具有预修调的数字修调***,可以广泛应用于高精度芯片当中,特别是要求低失调电压的精密运算放大器,能够很大程度提高芯片的性能。而且可以对成品芯片直接进行测试修调,修调电路嵌入在芯片内部,并不需要额外的修调输入引脚,能够节省资源,缩小封装的尺寸。同时能够解决以下问题,直接使用查熔丝真值表来熔断熔丝存在一定的风险,将熔丝烧断后将不可恢复,可能由于修调方案或操作技术的问题,无法达到熔断熔丝后预期的修调值。本发明的设计是通过进行预熔断的操作,预估和完善熔断熔丝后能达到的修调值,再进行熔断操作,可以在一定程度上避免熔丝实际修调值和理论推出的熔丝步长真值表的偏差,能够极大地提高修调成功率。
附图说明
图1为本发明提出的整体结构示意图;
图2为本发明提出的信号产生模块示意图;
图3为本发明提出的熔丝基础单元电路图;
图4为本发明提出的开关电路模块电路图;
具体实施方式
为使本发明的上述特征和优点更加清晰,下面结合附图对本发明的具体实施方式做进一步说明。
图1为本发明提出的一种具有预修调的数字修调***的整体结构示意图,整个***分为三个模块,第一部分为信号产生模块,其工作原理如图2所示,第二部分为熔丝阵列电路模块,其中具体熔丝基础单元电路如图3所示,最后一部分为开关电路模块如图4所示。
图2所示的信号产生模块,由5位计数器和29位移位寄存器电路,以及模拟电路和组合逻辑电路组成,其输入信号CLK是接时钟信号,输入信号IN是接修调序列码信号,主要功能是输出经处理后的数字信号控制熔丝阵列电路中具体的熔丝的熔断或者预熔断操作。
输入端口连续输入固定包头包尾的10000001D9~D2101111110的29位序列信号时,移位寄存器会同时将D9~D21的有效数据输出到下一模块熔丝电路中,在输入第29位即最后一位时,熔丝电路对该数据进行处理来产生对具体某个熔丝熔断还是预修调操作的信号。在输入29位序列信号结束后,移位寄存器停止工作,5位计数器开始从0计数,在这段时间中,无论输入端输入任何信号,都不会输入到下一模块中,熔丝阵列模块的输出信号被锁定。
当5位计数器计数到11111时,计数器工作停止,移位寄存器重新开始工作,此时可以往输入端输入序列信号。
图3所示的是熔丝基础单元电路图,本设计的熔丝阵列电路有14个相同的熔丝基础单元进行单个或者组合控制,还包括一些逻辑组合电路。熔丝基础单元的D、E和C都是由信号产生模块输出的D9~D21组合逻辑控制,只需通过修改输入序列信号的特定位数,发明内容中详述了图3电路的具体结构与连接方式,在此将不再进行重复赘述,主要分析电路功能。
熔断熔丝的模式下,在熔丝基础单元电路图中,令输入端A=1和输入端B=0并且保持恒定,令D=1,E=1,C=0。本设计采用的熔丝在持续施加5V电压5ms以上即熔断,即当Fuse_en信号为高时,晶体管MN1导通,可以令熔丝Fuse熔断。
通过令D=E=1时,可以使Fuse_en为高,熔断熔丝后传输门TG_1不导通,传输门TG_2导通。通过令E=1,C=0,使INV2的输出端为0连到TG_2的输入,从而输出开关控制信号Y=1,为高有效。
预熔断的模式下,即可以保持熔丝未被熔断的状态,但是可以在输出端获得熔丝熔断后的值,从而达到熔丝熔断的效果。熔丝基础单元电路图中,令输入端A=1和输入端B=0并且保持恒定,令D=0,E=1,C=1。
通过令D=0,E=1,可以使Fuse_en为低,熔丝无法熔断,此时传输门TG_1导通,传输门TG_2不导通。通过令E=1,C=1,使INV3的输出端为0连到TG_1的输入,从而输出开关控制信号Y=1,为高有效。
预修调和熔断的操作是由序列信号中的第16、17位来决定,预修调时这两位的值为“1、0”,熔断熔丝时值为“0、1”,只需要修改这两位的值就可以实现预修调和真实熔断操作的切换。
具体熔断某个熔丝是由序列信号中第9到第15位控制,其中“1”表示熔断该位对应的熔丝,“0”表示不处理。
通过仿真修调操作,可以得到具有规律步长的熔丝真值表以及对应的29位的预修调和熔断的输入序列信号。
图4所示的是开关电路模块,PMOS晶体管Ma1,Ma2……Max为电流源晶体管。每个晶体管从二极管连接的晶体管Ma0镜像,该晶体管传导由电流源Ibias设定的电流。PMOS晶体管Ma0分别与Ma1,Ma2……Max组成电流镜;每个电流源晶体管Ma1,Ma2……Max连接到相应的电流开关晶体管Mb1,Mb2……Mbx。Mb1,Mb2……Mbx的源极分别与Ma1,Ma2……Man的漏极相接,漏极接地,栅极由熔丝模块输出的数字信号控制,起到开关的作用。电流开关的输出由电流开关晶体管MPA和MNA求和,它们分别由开关控制信号控制,并产生调整电路的PTRIM和NTRIM输出。
PMOS晶体管Mc1,Mc2……Mcx为电流源晶体管。每个晶体管从二极管连接的晶体管Mc0镜像,MN1中的电流的Itrack电流作为输入,并产生输出Itrack2随Itrack而变化。PMOS晶体管Mc0分别与Mc1,Mc2……Mcx组成电流镜,Mc1,Mc2……Mcx晶体管传导由电流源Itrack2设定的电流,使修调电路的输出电流根据Itrack的值而变化。每个电流源晶体管Mc1……Mcx连接到相应的电流开关晶体管Md1,Md2……Mdx。Md1,Md2……Mdx的源极分别与Mc1……Mcx的漏极相接,漏极接地,栅极由熔丝模块输出的数字信号控制,起到开关的作用。电流开关的输出由电流开关晶体管MPB和MNB求和,它们分别由开关控制信号控制,并产生调整电路的PTRIM和NTRIM输出。
开关晶体管MPA,MNA,MPB,MNB栅极均由数字信号控制,起开关作用,并且MPA的栅极为熔丝模块中某一个熔丝单元(TRIM1)的输出,MPB的栅极为该熔丝单元的输出的相反,MPA和MPB的开关状态总是相反,MNA和MNB的栅极也是另一个熔丝单元(TRIM2)的输出,两者的开关状态也总是相反;MPA的漏极与MNA的漏极相连的端口POSTRIM与MPB的漏极与MNB的漏极相连的端口NEGTRIM产生补偿信号,POSTRIM是提供正值的修调,NEGTRIM是提供负值的修调,在熔断特定的TRIM1和TRIM2后,再熔断其他TRIM可以提供正值的修调,反之仅熔断其他的TRIM都为负修调。
芯片测试和熔丝修调过程如下:
步骤1,首先根据芯片的测试结果,对照真值表选择对应需要熔断的熔丝的输入序列;
步骤2,进行预修调操作,在输入时钟端口CLK接时钟信号,在输入端口IN接对应的预熔断修调序列,输入29位序列结束后,测得预熔断后的结果,上电复位后,重新进行预修调操作,直到输出结果在要求的范围内。预熔断操作后,可以根据预修调的操作方案,输出对应真实熔断后的结果。
步骤3,通过多次进行预修调的操作,确定最终的熔断方案,并进行熔断熔丝的修调操作。
本发明的优点在于,不仅可以实现电路的修调功能,而且能够避免直接使用熔丝真值表来熔断熔丝带来的问题和风险,在实际操作的过程中,可能由于修调方案或操作技术的问题,熔丝的实际修调值与仿真得到的理论值往往存在不少差异。本发明的设计是在预熔断的模式下,可以保持熔丝未被熔断的状态,但是可以在输出端获得熔丝熔断后的值,从而达到真实熔丝熔断的效果,预估和完善熔断熔丝后能达到的修调值,确定最优的修调方案,再进行熔断操作,可以在一定程度上避免熔丝实际修调值和理论推出的熔丝步长真值表的偏差,能够极大地提高修调成功率。
Claims (2)
1.一种具有预修调功能的数字修调***,其特征在于,包括下述部分:
信号产生模块由5位计数器和29位移位寄存器电路,以及模拟电路和组合逻辑电路组成,其输入信号接时钟信号和数字序列码信号,输出经处理后的数字信号控制熔丝阵列电路中具体的熔丝的熔断或者预熔断操作;
熔丝阵列电路模块其中包括14个熔丝基础单元电路和组合逻辑,前一级信号经过逻辑变换得到的信号可以控制熔丝,该模块的信号再经过电路转换得到向后一级输出的数字开关控制信号;
开关电路模块由电流源晶体管阵列和开关晶体管阵列组成,开关晶体管由熔丝阵列电路输出的数字信号控制,通过不同开关晶体管的开启与否来确定修调电流的大小;
首先根据芯片的测试结果,对照真值表选择对应需要熔断的熔丝的输入序列;进行预修调操作,在输入时钟端口(CLK)接时钟信号,在输入端口(IN)接对应的预熔断修调序列,输入29位序列结束后,测得预熔断后的结果,上电复位后,重新进行预修调操作,直到输出结果在要求的范围内;预熔断操作后,根据预修调的操作方案,输出对应真实熔断后的结果;最后通过多次进行预修调的操作,确定最终的熔断方案,并进行熔断熔丝的修调操作。
2.根据权利要求1所述具有预修调功能的数字修调***,其特征在于:所述熔丝基础单元电路的输入端(E和C)分别和与非门(NAND2)的两个输入端连接,与非门(NAND2)的输出端和第三反相器(INV3)的输入端连接,第三反相器(INV3)的输出端连接第四反相器(INV4)的输入端和第二传输门(TG2)的输入端,第四反相器(INV4)的输出端连第一传输门(TG1)的输入端,第一传输门(TG1)的PMOS管的栅极与第二传输门(TG2)的NMOS管的栅极相连,第一传输门(TG1)的NMOS管的栅极与第二传输门(TG2)的PMOS管的栅极相连;第一传输门和第二传输门的输出端与第五反相器(INV5)的输入端相连,第五反相器(INV5)的输出端为控制信号(Y),控制开关电路模块中的开关晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011320520.2A CN112562769B (zh) | 2020-11-23 | 2020-11-23 | 一种具有预修调功能的数字修调*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011320520.2A CN112562769B (zh) | 2020-11-23 | 2020-11-23 | 一种具有预修调功能的数字修调*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112562769A CN112562769A (zh) | 2021-03-26 |
CN112562769B true CN112562769B (zh) | 2023-07-25 |
Family
ID=75044829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011320520.2A Active CN112562769B (zh) | 2020-11-23 | 2020-11-23 | 一种具有预修调功能的数字修调*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112562769B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114253337A (zh) * | 2021-12-08 | 2022-03-29 | 电子科技大学 | 一种集成过温保护以及电阻修调保护功能的带隙基准电路 |
CN114372432B (zh) * | 2021-12-17 | 2023-01-13 | 贵州振华风光半导体股份有限公司 | 一种基于spi串行接口的数字熔丝修调***及方法 |
CN114280464B (zh) * | 2022-01-04 | 2023-10-13 | 上海南芯半导体科技股份有限公司 | 一种用于pad测试点的测试电路 |
CN114822663B (zh) * | 2022-05-17 | 2023-03-10 | 上海摩芯半导体技术有限公司 | 一种适用于芯片Fuse写入的控制电路 |
CN115567050B (zh) * | 2022-08-30 | 2023-10-24 | 贵州振华风光半导体股份有限公司 | 一种熔丝修调电路 |
CN115273951B (zh) * | 2022-09-26 | 2022-12-20 | 南京浣轩半导体有限公司 | 一种熔丝修调装置及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106209061A (zh) * | 2016-07-01 | 2016-12-07 | 中国电子科技集团公司第二十四研究所 | 熔丝修调装置 |
CN111835336A (zh) * | 2020-07-29 | 2020-10-27 | 佛山中科芯蔚科技有限公司 | 一种io端口复用的可编程熔丝修调电路*** |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000338193A (ja) * | 1999-05-31 | 2000-12-08 | Hitachi Ltd | 集積回路及び物理量検出システム |
JP4413406B2 (ja) * | 2000-10-03 | 2010-02-10 | 株式会社東芝 | 不揮発性半導体メモリ及びそのテスト方法 |
GB0328574D0 (en) * | 2003-12-10 | 2004-01-14 | Ibm | Electronic component value trimming systems |
CN101740566B (zh) * | 2009-12-21 | 2011-11-02 | 西安电子科技大学 | 基于电流熔断的多晶熔丝电路 |
CN105281747B (zh) * | 2014-05-29 | 2018-07-03 | 中国科学院沈阳自动化研究所 | 一种可输出修调结果的熔丝修调电路及其控制方法 |
CN105897249B (zh) * | 2016-03-31 | 2018-09-28 | 珠海矽尚科技有限公司 | 一种基于管脚复用的数字修调*** |
CN105915209B (zh) * | 2016-05-17 | 2018-09-18 | 中国电子科技集团公司第二十四研究所 | 一种多功能低功耗熔丝修调控制电路及其控制方法 |
CN106128508B (zh) * | 2016-06-22 | 2023-04-07 | 拓尔微电子股份有限公司 | 一种ic参数一次可编程熔丝修调电路 |
-
2020
- 2020-11-23 CN CN202011320520.2A patent/CN112562769B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106209061A (zh) * | 2016-07-01 | 2016-12-07 | 中国电子科技集团公司第二十四研究所 | 熔丝修调装置 |
CN111835336A (zh) * | 2020-07-29 | 2020-10-27 | 佛山中科芯蔚科技有限公司 | 一种io端口复用的可编程熔丝修调电路*** |
Also Published As
Publication number | Publication date |
---|---|
CN112562769A (zh) | 2021-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112562769B (zh) | 一种具有预修调功能的数字修调*** | |
US6037890A (en) | Ultra high speed, low power, flash A/D converter utilizing a current mode regenerative comparator | |
CN102447476B (zh) | 电流舵型数模转换器 | |
US6593792B2 (en) | Buffer circuit block and design method of semiconductor integrated circuit by using the same | |
CN107743035B (zh) | 一种芯片修调电路及修调方法 | |
US10848167B1 (en) | Floating current-mode digital-to-analog-converters for small multipliers in artificial intelligence | |
CN106128508B (zh) | 一种ic参数一次可编程熔丝修调电路 | |
CN107395162B (zh) | 箝位电路及箝位电压的方法 | |
CN101777914A (zh) | 高精度电流舵数模转换器及其误差校准方法 | |
JP2002305247A (ja) | 半導体デバイスの精密なトリミングのための装置および方法 | |
JP2009021757A (ja) | ディジタル・アナログ変換回路 | |
US20010035777A1 (en) | Transistor-mismatch-insensitive current comparator cell | |
US4379285A (en) | Analog to digital converter | |
CN106559081B (zh) | 电流舵型数模转换器及电子装置 | |
CN108305647B (zh) | 输出驱动器和存储器的读电路 | |
US10832014B1 (en) | Multi-quadrant analog current-mode multipliers for artificial intelligence | |
JP2010183455A (ja) | 半導体装置 | |
JP4962715B2 (ja) | 終端抵抗調整方法および終端抵抗調整回路 | |
US10862501B1 (en) | Compact high-speed multi-channel current-mode data-converters for artificial neural networks | |
US8410967B2 (en) | Comparator circuit | |
US20230046522A1 (en) | Duty cycle detection circuit and duty cycle correction circuit including the same | |
CN115102553B (zh) | 二进制码转温度计码的装置和电子设备 | |
JP5122389B2 (ja) | 半導体装置 | |
JP3339566B2 (ja) | サーモメトリック−バイナリコード変換方法および回路、それに使用されるエンコーダ素子回路 | |
CN102820854A (zh) | 放大器及提高放大器精度的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |