JP4313544B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4313544B2 JP4313544B2 JP2002140078A JP2002140078A JP4313544B2 JP 4313544 B2 JP4313544 B2 JP 4313544B2 JP 2002140078 A JP2002140078 A JP 2002140078A JP 2002140078 A JP2002140078 A JP 2002140078A JP 4313544 B2 JP4313544 B2 JP 4313544B2
- Authority
- JP
- Japan
- Prior art keywords
- pads
- pad
- integrated circuit
- semiconductor integrated
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体集積回路に関し、詳しくはパッドがインラインで配置される半導体集積回路に関する。
【従来の技術】
LSI(大規模集積回路)には外部との信号入出力のためにパッドが設けられるが、一般により多くの機能を1つのLSIチップで実現しようとすると、必要な信号入出力数が増大しパッド数もまた増大する結果となる。またLSIの回路集積度が増大してチップサイズが小さくなると、パッドのサイズ及びピッチをチップサイズの減少に応じて小さくしてやる必要がある。
【0002】
特に、液晶表示パネルを駆動するためのドライバIC等ではデータ入出力数が膨大な数であり、1つのLSI上に多数のパッドが狭ピッチで並べられることになる。これらのパッドは一般に、インラインで(即ち一直線上に並んで)配置される。
【0003】
図1は、液晶表示パネルを駆動するドライバIC等のLSIのパッド配置を示す図である。
【0004】
図1のLSIチップ10上には、複数のパッド11が2列にインラインで配置される。図2は、複数のパッド11のサイズ及びレイアウトの一例を示す図である。
【0005】
図2に示されるように、パッド11は縦70μmで横35μmの矩形形状であり、隣同士は15μm間隔で配置される。パッド11の中心から中心の距離としてパッドのピッチを定義すると、この場合のピッチは50μmとなる。
【発明が解決しようとする課題】
工場で製造されたLSIは、出荷時に動作テストが実行される。動作テストにおいては、プローブの複数の針をLSIの複数のパッドに同時に接触させることで、必要なテスト信号の入力及び出力信号の検出を行う。この出力信号の観測結果に基づいて、LSIの動作が不良であるか否かを判定する。
【0006】
一般にプローブの針はそれ自体で15μm程度の太さがあり、位置決めには最低でも例えば5μm程度の誤差が発生する。針をパッドに接触させるときには確実に接触させないと、コンタクト不良が発生して正しいテストが実行できなくなってしまう。こうした理由のために、図2の例に示されるように、パッドの大きさ35μm程度及びパッドのピッチ50μm程度が、確実な接触をさせ且つ隣との誤った接触を避けることが可能な限界に近い。パッドの大きさをこれより小さくしたのでは確実な接触状態を確保することが難しくなり、またパッドのピッチをこれより小さくしたのでは針が隣のパッドと誤った接触をする恐れがある。プローブの針を細くすれば更なる狭ピッチにも対応可能ではあるが、針の耐久性等に問題が生じることになり好ましくない。
【0007】
以上を鑑みて、本発明は、プローブの針による測定限界を超えて狭ピッチでパッドを配置しながらも、プローブの針をパッドに確実に接触させて試験することが可能な半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
本発明の半導体集積回路は、第1の大きさを有する複数の第1のパッドと、該第1の大きさより小さな第2の大きさを有する複数の第2のパッドと、第1の切り替え状態で該複数の第1のパッドをそれぞれ対応する複数の第1の内部回路に接続すると共に、第2の切り替え状態で該複数の第2のパッドにそれぞれ繋がる複数の第2の内部回路を該複数の第1のパッドにそれぞれ接続するスイッチ回路を含み、該複数の第1のパッド及び該複数の第2のパッドは混在して一列に配置されることを特徴とする。
【0008】
上記半導体集積回路においては、プローブの針と確実な接触を確保することが可能な幅のプローブ接触用の第1のパッドを、それより幅の小さな第2のパッドと混在させて一列に配置することで、プローブ接触用のパッドと同一幅のパッドを並べた場合よりもピッチを狭くしてパッド密度を増加させる。更に、プローブ接触用の第1のパッド以外の幅の狭い第2のパッドについては、そのパッドに対応する入出力信号をプローブ接触用のパッドを介して入出力可能なように、内部にスイッチ回路を設ける。テスト動作においては、プローブ接触用のパッドにのみプローブの針を接触させて、スイッチ回路の切り替え状態を制御することで、プローブ接触用のパッド及び幅の狭いパッドを含む全てのパッドに対応する信号をプローブ接触用のパッドを介して入出力する。これにより、プローブの針とパッドとの間の確実な接触を確保しながらも、半導体集積回路のパッドのピッチを狭くして、信号入出力のバンド幅を増大させることが出来る。
【発明の実施の形態】
以下に本発明の実施例を添付の図面を用いて詳細に説明する。
【0009】
図3は、本発明による半導体集積回路のパッド配置を示す図である。図3の半導体集積回路20は、例えば液晶表示パネルを駆動するドライバIC等であり、複数の第1のパッド21及び複数の第2のパッド22が交互にインラインで配置され、このパッド列が2列設けられている。図4は、複数の第1のパッド21及び複数の第2のパッド22についてサイズ及びレイアウトの一例を示す図である。
【0010】
図4に示されるように、パッド21は縦70μmで横35μmの矩形形状である。またパッド22はパッド21よりも小さく、縦70μmで横25μmの矩形形状である。パッド21の隣にはパッド22が来るようにパッド21及び22が交互に配置され、隣同士のバッド間の間隔は15μm間隔である。パッド21の中心からパッド22の中心まで距離としてパッドのピッチを定義すると、この場合のピッチは45μmとなる。
【0011】
このように本発明による半導体集積回路20においては、プローブの針と確実な接触を確保することが可能なパッドの大きさ(例えば幅35μm)のパッドと、それより小さなパッド(例えば幅25μm)とを交互に一列上に配置する。この場合、幅25μmの小さなパッドについては確実な接触を確保することが難しく、またパッド間のピッチが45μmとなってしまい、プローブの針と隣のパッドとの誤った接触を確実に避けることも難しくなる。従って、針を各パッドに一対一に接触させることが極めて難しくなってしまう。そこで本発明においては、第1のパッド21(幅35μm)をプローブによる接触対象のパッドとして、第2のパッド22(幅25μm)は半導体集積回路の試験においては使用しないこととする。しかしテストにおいては第2のパッド22に対応する信号を検出することは必ず必要になるので、LSI内部に第2のパッド22に対応する信号を第1のパッド21に供給するための信号切り替え手段を設ける。
【0012】
図5は、本発明による半導体集積回路における信号切り替え手段を示す回路図である。
【0013】
図5に示されるように、本発明による半導体集積回路20は、複数の第1のパッド21、複数の第2のパッド22、切り替え信号用パッド30、スイッチコントロール回路31、信号切り替え手段である複数のスイッチ回路32、複数の出力バッファ33−1乃至33−6、種々のLSI内部回路34−1乃至34−6を含む。LSI内部回路34−1乃至34−6から供給される信号が、対応する出力バッファ33−1乃至33−6を介して、パッド21或いは22に出力信号として出力される。なお図5では6つの出力用のパッドに対応する回路部分のみを示すが、実際には6つ以上のパッドが図3のように設けられており、各出力用パッドに対して図5と同様の回路構成が設けられる。
【0014】
1つの第1のパッド21と1つの第2のパッド22とで1対をなし、各対に対してスイッチ回路32が設けられる。スイッチ回路32は、スイッチコントロール回路31によりその切り替え状態が制御され、第1の切り替え状態ではA側の端子にパッド21が接続され、第2の切り替え状態ではB側の端子にパッド21が接続される。これにより第1の切り替え状態では、LSI内部回路34−1、34−3、及び34−5の出力信号が第1のパッド21に供給され、LSI内部回路34−2、34−4、及び34−6の出力信号が第2のパッド22に供給される。また第2の切り替え状態では、LSI内部回路34−2、34−4、及び34−6の出力信号が第1のパッド21及び第2のパッド22の両方に供給される。
【0015】
半導体集積回路20の通常動作時には第1の切り替え状態を使用し、LSI内部回路の出力信号は一対一に対応するパッドから出力される。
【0016】
半導体集積回路20のテスト動作時には、プローブの複数の針40を図5に示されるように複数の第1のパッド21に同時に接触させる。プローブの針40のうちの一本は切り替え信号用パッド30に接触される。例えば切り替え信号用パッド30に供給する信号の電位レベルを制御することで、スイッチコントロール回路31の動作を制御する。このスイッチコントロール回路31の動作によって、スイッチ回路32の切り替え状態を第1の切り替え状態と第2の切り替え状態との何れかに設定する。半導体集積回路20のテスト動作時には、第1の切り替え状態を使用してLSI内部回路34−1、34−3、及び34−5の出力信号を第1のパッド21に供給し、プローブの針40により出力信号を検出する。また第2の切り替え状態を使用してLSI内部回路34−2、34−4、及び34−6の出力信号を第1のパッド21に供給し、プローブの針40により出力信号を検出する。
【0017】
このようにして、テスト動作においてプローブの針40を第1のパッド21にのみ接触させた状態で、第1のパッド21に通常動作時に対応する信号を測定するだけでなく、第2のパッド22に通常動作時に対応する信号の測定も可能になる。なお図5においては、第1のパッド21及び第2のパッド22は双方共にLSI内部回路からの信号を外部に出力するパッドとして示したが、ある一対のパッド21及びパッド22においてその一方或いは双方が、LSI内部回路に対して信号を外部から入力するパッドであってもよい。この場合であっても、上記同様にスイッチコントロール回路31及びスイッチ回路32による信号切り替えが可能であることは言うまでもない。この時、外部からの信号入力を受ける部分においては、図5の構成における出力バッファの代わりに入力バッファを設ける構成となる。
【0018】
図6は、本発明による半導体集積回路におけるパッド配列の変形例を示す図である。
【0019】
本発明によるパッド配列は、必ずしも大きさの異なる2種類のパッドを交互に配置するものに限られない。例えば図6に示されるように、大きさの異なる2種類のパッド21と23とを混在させて配置し、プローブの針と確実な接触を確保することが可能な大きさ(例えば幅35μm)のパッド21の間に、幅の狭いパッド23を複数個(図では2つずつ)配置してもよい。この際、パッド23は図4のパッド22と同一の大きさであっても或いは更に狭い幅のものであってもよい。なおスイッチ回路としては、1つのパッド21に対して2つのパッド23が設けられるのであれば、図7のような3つの端子の何れかに選択的に接続するスイッチ回路32Aを使用することになる。このスイッチ回路32Aには、パッド21を端子A乃至Cにそれぞれ接続する第1乃至第3の切り替え状態が存在することになる。
【0020】
また図6においては、各パッド21の間にパッド23を同数配置したが、パッド21の間に設けられるパッド23の数が場所により異なっても構わない。またパッド23の大きさ(幅)が必ずしも一定である必要はない。
【0021】
このように本発明においては、プローブの針と確実な接触を確保することが可能な幅(例えば35μm)のプローブ接触用のパッドを、それより幅の小さなパッドと混在させて一列に配置することで、プローブ接触用のパッドと同一幅のパッドを並べた場合よりもピッチを狭くしてパッド密度を増加させる。更に、プローブ接触用のパッド以外の幅の狭いパッドについては、そのパッドに対応する入出力信号をプローブ接触用のパッドを介して入出力可能なように、内部にスイッチ回路を設ける。テスト動作においては、プローブ接触用のパッドにのみプローブの針を接触させて、スイッチ回路の切り替え状態を制御することで、プローブ接触用のパッド及び幅の狭いパッドを含む全てのパッドに対応する信号をプローブ接触用のパッドを介して入出力する。これにより、プローブの針とパッドとの間の確実な接触を確保しながらも、半導体集積回路のパッドのピッチを狭くして信号入出力のバンド幅を増大させることが出来る。
【0022】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【発明の効果】
本発明においては、プローブの針と確実な接触を確保することが可能な幅のプローブ接触用のパッドを、それより幅の小さなパッドと混在させて一列に配置することで、プローブ接触用のパッドと同一幅のパッドを並べた場合よりもピッチを狭くしてパッド密度を増加させる。テスト動作においては、プローブ接触用のパッドにのみプローブの針を接触させて、スイッチ回路の切り替え状態を制御することで、全てのパッドに対応する信号をプローブ接触用のパッドを介して入出力する。これにより、プローブの針とパッドとの間の確実な接触を確保しながらも、半導体集積回路のパッドのピッチを狭くして、信号入出力のバンド幅を増大させることが出来る。
【図面の簡単な説明】
【図1】液晶表示パネルを駆動するドライバIC等のLSIのパッド配置を示す図である。
【図2】複数のパッドのサイズ及びレイアウトの一例を示す図である。
【図3】本発明による半導体集積回路のパッド配置の一例を示す図である。
【図4】複数の第1のパッド及び複数の第2のパッドについてサイズ及びレイアウトの一例を示す図である。
【図5】本発明による半導体集積回路における信号切り替え手段を示す回路図である。
【図6】本発明による半導体集積回路におけるパッド配列の変形例を示す図である。
【図7】本発明による半導体集積回路における信号切り替え手段の別の例を示す回路図である。
【符号の説明】
20 半導体集積回路
21 第1のパッド
22 第2のパッド
30 切り替え信号用パッド
31 スイッチコントロール回路
32 スイッチ回路
33−1、33−2、33−3、33−4、33−5、33−6 出力バッファ
34−1、34−2、34−3、34−4、34−5、34−6 LSI内部回路
Claims (10)
- 第1の大きさを有する複数の第1のパッドと、
該第1の大きさより小さな第2の大きさを有する複数の第2のパッドと、
第1の切り替え状態で該複数の第1のパッドをそれぞれ対応する複数の第1の内部回路に接続すると共に、第2の切り替え状態で該複数の第2のパッドにそれぞれ繋がる複数の第2の内部回路を該複数の第1のパッドにそれぞれ接続するスイッチ回路
を含み、該複数の第1のパッド及び該複数の第2のパッドは混在して一列に配置されることを特徴とする半導体集積回路。 - 該複数の第1のパッド及び該複数の第2のパッドと一列上に混在して配置される該第1の大きさより小さな第3の大きさを有する複数の第3のパッドを更に含み、該スイッチ回路は第3の切り替え状態で該複数の第3のパッドにそれぞれ繋がる複数の第3の内部回路を該複数の第1のパッドにそれぞれ接続することを特徴とする請求項1記載の半導体集積回路。
- 該第1のパッド及び該第2のパッドは交互に一列に配置されることを特徴とする請求項1記載の半導体集積回路。
- 該第1のパッドはテスト用プローブの針が確実な接触状態を確保可能な大きさであることを特徴とする請求項1記載の半導体集積回路。
- 該第1のパッドは幅が35μm以上であることを特徴とする請求項4記載の半導体集積回路。
- 該第2のパッドはテスト用プローブの針が確実な接触状態を確保可能な最小限の大きさより小さいことを特徴とする請求項4記載の半導体集積回路。
- 第3のパッドと、
該スイッチ回路の切り替え状態を該第3のパッドからの入力に応じて制御するスイッチコントロール回路
を更に含むことを特徴とする請求項1記載の半導体集積回路。 - 複数の第1のパッドと、
該第1のパッドより小さな複数の第2のパッドと、
該第2のパッドを該第1のパッドに接続可能なスイッチ回路
を含み、該複数の第1のパッド及び該複数の第2のパッドは混在して一列に配置されることを特徴とする半導体集積回路。 - 該スイッチ回路はテスト動作時に該第2のパッドを該第1のパッドに接続することを特徴とする請求項8記載の半導体集積回路。
- 該第1のパッドはテスト用プローブの針が確実な接触状態を確保可能な実質上最小限の大きさであることを特徴とする請求項8記載の半導体集積回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002140078A JP4313544B2 (ja) | 2002-05-15 | 2002-05-15 | 半導体集積回路 |
US10/430,341 US6849956B2 (en) | 2002-05-15 | 2003-05-07 | Semiconductor integrated circuit with shortened pad pitch |
TW092112819A TWI223403B (en) | 2002-05-15 | 2003-05-12 | Semiconductor integrated circuit with shortened pad pitch |
KR1020030030496A KR100933413B1 (ko) | 2002-05-15 | 2003-05-14 | 반도체 집적 회로 |
CNB031311962A CN1296999C (zh) | 2002-05-15 | 2003-05-15 | 具有缩短的焊盘间距的半导体集成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002140078A JP4313544B2 (ja) | 2002-05-15 | 2002-05-15 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003332450A JP2003332450A (ja) | 2003-11-21 |
JP4313544B2 true JP4313544B2 (ja) | 2009-08-12 |
Family
ID=29416926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002140078A Expired - Fee Related JP4313544B2 (ja) | 2002-05-15 | 2002-05-15 | 半導体集積回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6849956B2 (ja) |
JP (1) | JP4313544B2 (ja) |
KR (1) | KR100933413B1 (ja) |
CN (1) | CN1296999C (ja) |
TW (1) | TWI223403B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1487015B1 (en) * | 2003-06-10 | 2011-05-04 | STMicroelectronics Srl | Semiconductor electronic device and method of manufacturing thereof |
JP4592080B2 (ja) | 2005-02-21 | 2010-12-01 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP4813909B2 (ja) * | 2006-01-31 | 2011-11-09 | シャープ株式会社 | 集積回路およびそのテスト方法 |
KR100899664B1 (ko) | 2007-01-10 | 2009-05-27 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 테스트 방법 |
JP2009239259A (ja) * | 2008-03-04 | 2009-10-15 | Elpida Memory Inc | 半導体装置 |
CN101545942B (zh) * | 2008-03-27 | 2013-05-08 | 矽创电子股份有限公司 | 用于测试连接垫的电路 |
TWI407348B (zh) * | 2010-11-01 | 2013-09-01 | Au Optronics Corp | 接觸墊陣列 |
US8860448B2 (en) * | 2011-07-15 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test schemes and apparatus for passive interposers |
CN102314009A (zh) * | 2011-09-09 | 2012-01-11 | 深圳市华星光电技术有限公司 | 液晶显示模组及液晶显示面板 |
TWI463155B (zh) | 2012-12-24 | 2014-12-01 | Novatek Microelectronics Corp | 具有薄膜覆晶封裝的電子裝置 |
CN103915416B (zh) * | 2013-01-08 | 2016-12-28 | 联咏科技股份有限公司 | 具有薄膜覆晶封装的电子装置 |
CN104363700B (zh) * | 2014-11-13 | 2018-02-13 | 深圳市华星光电技术有限公司 | 印刷电路板 |
TWI571642B (zh) | 2015-09-10 | 2017-02-21 | 新特系統股份有限公司 | 使用單一探針測試晶片的多個連接墊的測試裝置及方法 |
KR20210040531A (ko) | 2019-10-04 | 2021-04-14 | 에스케이하이닉스 주식회사 | 와이어를 이용한 반도체 장치 및 스택형 반도체 패키지 |
CN111308815B (zh) * | 2020-02-28 | 2023-04-18 | 上海中航光电子有限公司 | 阵列基板及显示面板 |
TWI747303B (zh) * | 2020-05-29 | 2021-11-21 | 友達光電股份有限公司 | 測試電極組及測試系統 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2605687B2 (ja) * | 1986-04-17 | 1997-04-30 | 三菱電機株式会社 | 半導体装置 |
JPS63178538A (ja) * | 1987-01-20 | 1988-07-22 | Nec Corp | 半導体集積回路装置 |
JPS63199439A (ja) | 1987-02-16 | 1988-08-17 | Hitachi Ltd | 半導体集積回路装置 |
US5254482A (en) * | 1990-04-16 | 1993-10-19 | National Semiconductor Corporation | Ferroelectric capacitor test structure for chip die |
JPH0529457A (ja) * | 1991-07-24 | 1993-02-05 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH05166902A (ja) | 1991-12-18 | 1993-07-02 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH07182859A (ja) * | 1993-12-21 | 1995-07-21 | Toshiba Corp | 半導体集積回路装置 |
JP3181000B2 (ja) * | 1994-03-29 | 2001-07-03 | ローム株式会社 | 半導体集積回路装置 |
JP2888755B2 (ja) * | 1994-04-28 | 1999-05-10 | 株式会社メガチップス | 半導体装置 |
US5521530A (en) * | 1994-08-31 | 1996-05-28 | Oki Semiconductor America, Inc. | Efficient method and resulting structure for integrated circuits with flexible I/O interface and power supply voltages |
JP2818546B2 (ja) * | 1994-12-28 | 1998-10-30 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
JP3130769B2 (ja) * | 1995-09-28 | 2001-01-31 | 山口日本電気株式会社 | 半導体装置 |
JPH1022299A (ja) * | 1996-07-08 | 1998-01-23 | Oki Electric Ind Co Ltd | 半導体集積回路 |
US5734661A (en) * | 1996-09-20 | 1998-03-31 | Micron Technology, Inc. | Method and apparatus for providing external access to internal integrated circuit test circuits |
JP2000100814A (ja) * | 1998-09-18 | 2000-04-07 | Hitachi Ltd | 半導体装置 |
JP2001185680A (ja) * | 1999-12-22 | 2001-07-06 | Mitsubishi Electric Corp | 半導体装置 |
-
2002
- 2002-05-15 JP JP2002140078A patent/JP4313544B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-07 US US10/430,341 patent/US6849956B2/en not_active Expired - Lifetime
- 2003-05-12 TW TW092112819A patent/TWI223403B/zh not_active IP Right Cessation
- 2003-05-14 KR KR1020030030496A patent/KR100933413B1/ko active IP Right Grant
- 2003-05-15 CN CNB031311962A patent/CN1296999C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW200402844A (en) | 2004-02-16 |
US6849956B2 (en) | 2005-02-01 |
KR20030089462A (ko) | 2003-11-21 |
CN1482679A (zh) | 2004-03-17 |
CN1296999C (zh) | 2007-01-24 |
TWI223403B (en) | 2004-11-01 |
US20030214008A1 (en) | 2003-11-20 |
JP2003332450A (ja) | 2003-11-21 |
KR100933413B1 (ko) | 2009-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4313544B2 (ja) | 半導体集積回路 | |
US7171600B2 (en) | Semiconductor wiring substrate, semiconductor device, method for testing semiconductor device, and method for mounting semiconductor device | |
JP3135825B2 (ja) | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 | |
US7782688B2 (en) | Semiconductor memory device and test method thereof | |
KR100390747B1 (ko) | 반도체칩, 반도체장치용 패키지, 프로브 카드 및 패키지 테스트 방법 | |
US20040183985A1 (en) | Liquid crystal display apparatus | |
US7308624B2 (en) | Voltage monitoring test mode and test adapter | |
JPH07201935A (ja) | プローブカード及び検査方法 | |
US7564255B2 (en) | Semiconductor integrated circuit for reducing number of contact pads to be probed in probe test | |
JP3858244B2 (ja) | 半導体検査装置及び半導体の検査方法 | |
JPH11354594A (ja) | 半導体装置 | |
JP2000124278A (ja) | 半導体装置及び半導体装置の試験方法 | |
JP2001215463A (ja) | Lcdドライバのコモン出力設定回路及び設定方法並びにlcdドライバ用半導体装置 | |
JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 | |
JP4060973B2 (ja) | Lcdコントローラic | |
KR20020005821A (ko) | 반도체 소자 테스트용 프루브 카드 | |
JP2002022809A (ja) | 半導体装置 | |
JPH0680708B2 (ja) | 半導体チツプの検査方法 | |
KR20070017788A (ko) | 미세 피치의 패드를 가진 집적회로, 집적회로 검사용프로브 카드 및 검사 방법 | |
JPS62154638A (ja) | 半導体回路検査装置 | |
JP2827355B2 (ja) | 半導体集積装置およびその検査方法 | |
JPH07244115A (ja) | 半導体チップの試験装置 | |
JP2002033357A (ja) | 検査治具 | |
JP2005292149A (ja) | 半導体装置の試験装置及び試験方法 | |
JPH05267413A (ja) | マルチ搭載基板における集積回路の電流測定方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090515 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4313544 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140522 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |