JP3858244B2 - 半導体検査装置及び半導体の検査方法 - Google Patents
半導体検査装置及び半導体の検査方法 Download PDFInfo
- Publication number
- JP3858244B2 JP3858244B2 JP2002306505A JP2002306505A JP3858244B2 JP 3858244 B2 JP3858244 B2 JP 3858244B2 JP 2002306505 A JP2002306505 A JP 2002306505A JP 2002306505 A JP2002306505 A JP 2002306505A JP 3858244 B2 JP3858244 B2 JP 3858244B2
- Authority
- JP
- Japan
- Prior art keywords
- main
- semiconductor chip
- sub
- probe
- electrode pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体検査装置及び半導体の検査方法に関し、例えば液晶表示パネルを駆動する液晶駆動ドライバの試験に適用することができる。本発明は、半導体チップとの間の相対位置を順次段階的に変化させて、副の電極パッドに対して副のプローブピンの接触を切り換えると共に、主の電極パッド上で対応する主のプローブピンを変位させ、さらに相対位置を変化させて主及び副の電極パッドに対して主及び副のプローブピンの接触を切り換えると共に、主のプローブピンに対する接続を切り換えることにより、電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができるようにする。
【０００２】
【従来の技術】
従来、半導体製造工程においては、半導体検査装置を用いてウエハの段階、ＴＣＰ（Tape Career Package)の段階、ＣＯＦ（Chip On Flexible tape)の段階等で集積回路を試験するようになされている。
【０００３】
これらの段階のうち、例えばウエハの段階においては、順次段階的にウエハを移動させてプローブカードに押し当てることにより、各半導体チップを順次電源等に接続して動作試験等を実行するようになされている。このようなプローブカードによる試験においては、一般に、半導体チップの全ての電極パッドを同時にプロービングして（すなわち、いわゆるパーピン方式である）実行するようになされている。
【０００４】
これに対して特開２００２−１９６０３６号公報においては、例えば動作に必要な電源等を供給する入力電極パッドを大きなパッドピッチで大面積により作成すると共に、処理結果を出力する出力電極パッドを小さなパッドピッチで小面積により作成し、プローブピンに対して試験対象をこの小さなパッドピッチで順次シフトさせて試験する方法が提案されるようになされている。この方法の場合、小さなパッドピッチに対して、パッドピッチの繰り返しの回数倍のピッチにより小さなパッドピッチ側のプローブピンを作成し、このプローブピンを順次シフトさせて試験対象を試験し得ることにより、その分、パッドピッチに比してピッチの大きなプローブピンを用いて試験することができるようになされている。
【０００５】
【特許文献１】
特開２００２−１９６０３６号公報、図１等
【０００６】
【発明が解決しようとする課題】
ところで近年、例えば携帯電話の液晶表示パネルを駆動する液晶駆動ドライバにおいては、液晶表示パネルの画素数の増大に伴い、出力端子のピン数が増大するようになされており、その分、半導体チップにおいては、パッドピッチが狭くなるようになされている。
【０００７】
これに対してプローブカードにおける一般的なプロービング方式であるカンチレバー方式の場合、約４０〔μｍ〕程度がパッドピッチの限界とされている。
【０００８】
このため近い将来においては、半導体チップの全ての電極パッドを同時にプロービングするいわゆるパーピン方式によっては、この種の集積回路をウエハの段階で試験することが困難になると考えられる。
【０００９】
具体的に、図９は、液晶駆動ドライバにおける電極パッドのレイアウトの一例を示す平面図である。この半導体チップ１は、２１０００〔μｍ〕×３０００〔μｍ〕の大きさにより形成され、長手方向の上下端に沿って、数位１〜１８０及び数字２０１〜８００により示す電極パッドがそれぞれ作成される。また短辺側の両端に沿って、それぞれ数字１８１〜２００及び数字８０１〜８２０により示す電極パッドがそれぞれ作成される。これらの電極パッドのうち、数字２０１〜８００により示すパッドは、液晶表示パネルに接続される出力電極パッドであり、パッドピッチ２８〔μｍ〕により作成される。これに対して数字１〜２００、８０１〜８２０により示す電極パッドは、電源、駆動用の信号等が入力される入力電極パッドであり、パッドピッチ５６〔μｍ〕により作成される。
【００１０】
この種のドライバにおいては、出力用のパッドピッチが、４０〔μｍ〕から３８〔μｍ〕、３８〔μｍ〕から３５〔μｍ〕、３５〔μｍ〕から２８〔μｍ〕と、順次段階的に狭くなるように変化している。
【００１１】
このようなパッドピッチの狭ピッチ化に対応して狭ピッチのプローブカードを作成しようとすると、プローブカードにおいては、構成が煩雑になり、また作成に時間を要するようになり、メンテナンスも一段と煩雑かつ時間を要するようになる。
【００１２】
この問題を解決する１つの方法として、特開２００２−１９６０３６号公報に開示の手法を適用することが考えられる。しかしながらこの方法の場合、シフトさせる分、入力電極パッドの面積を大面積化させることが必要なことにより、その分、半導体チップ上において、これら入力電極パッドの占める面積の増大を避け得ず、結局、半導体チップにおいて、効率の良いレイアウトが困難になる問題がある。
【００１３】
本発明は以上の点を考慮してなされたもので、電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができる半導体検査装置及び半導体の検査方法を提案しようとするものである。
【００１４】
【課題を解決するための手段】
かかる課題を解決するため請求項１の発明においては、半導体チップの特性を検査する半導体検査装置に適用して、前記半導体チップは、連続する相対的に面積の小さな副の電極パッドと、相対的に面積の大きな主の電極パッドとが設けられ、前記半導体検査装置は、所定個数の前記副の電極パッド毎に設けられて前記副の電極パッドに接触する副のプローブピンと、前記主の電極パットに接触する複数の主のプローブピンとを有するプローブカードと、前記半導体チップと前記プローブカードとの相対位置を順次段階的に変化させて、前記主及び副のプローブピンを前記主及び副の電極パッドに接触させる駆動機構と、前記主及び副のプローブピンを介して前記半導体チップを検査する測定ユニットと、前記測定ユニットと前記主のプローブピンとの接続を切り換えるリレーユニットとを備え、前記主の電極パッド内における前記主のプローブピンの接触箇所が順次変化すると共に、前記副のプローブピンが接触する前記副の電極パッドが順次切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置を順次段階的に変化させ、各接触毎に前記半導体チップを検査し、前記主の電極パッドに接触する前記主のプローブピンが、それまでの主のプローブピンから隣接する主のプローブピンに切り換わると共に、前記副のプローブピンが接触する前記副の電極パッドが切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置をさらに変化させると共に、前記それまでの主のプローブピンと前記測定ユニットとの接続が、前記隣接する主のプローブピンと前記測定ユニットとの接続に切り換わるように、前記リレーユニットによる接続を切り換え、前記半導体チップを検査する。
【００１５】
また請求項２の発明においては、半導体チップの特性を検査する半導体の検査方法に適用して、前記半導体チップは、連続する相対的に面積の小さな副の電極パッドと、相対的に面積の大きな主の電極パッドとが設けられ、前記半導体検査装置は、所定個数の前記副の電極パッド毎に設けられて前記副の電極パッドに接触する副のプローブピンと、前記主の電極パットに接触する複数の主のプローブピンとを有するプローブカードと、前記半導体チップと前記プローブカードとの相対位置を順次段階的に変化させて、前記主及び副のプローブピンを前記主及び副の電極パッドに接触させる駆動機構と、前記主及び副のプローブピンを介して前記半導体チップを検査する測定ユニットと、前記測定ユニットと前記主のプローブピンとの接続を切り換えるリレーユニットとを備え、前記半導体検査方法は、前記半導体チップと前記プローブカードとの相対位置を順次段階的に変化させて、前記半導体チップを検査する半導体チップ検査ステップを有し、前記半導体チップ検査ステップは、前記主の電極パッド内における前記主のプローブピンの接触箇所が順次変化すると共に、前記副のプローブピンが接触する前記副の電極パッドが順次切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置を順次段階的に変化させ、各接触毎に前記半導体チップを検査する第１の検査ステップと、前記主の電極パッドに接触する前記主のプローブピンが、それまでの主のプローブピンから隣接する主のプローブピンに切り換わると共に、前記副のプローブピンが接触する前記副の電極パッドが切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置を変化させると共に、前記それまでの主のプローブピンと前記測定ユニットとの接続が、前記隣接する主のプローブピンと前記測定ユニットとの接続に切り換わるように、前記リレーユニットによる接続を切り換え、前記半導体チップを検査する第２の検査ステップとを有するようにする。
【００１６】
請求項１の構成において、半導体チップの特性を検査する半導体検査装置に適用して、前記半導体チップは、連続する相対的に面積の小さな副の電極パッドと、相対的に面積の大きな主の電極パッドとが設けられ、前記半導体検査装置は、所定個数の前記副の電極パッド毎に設けられて前記副の電極パッドに接触する副のプローブピンと、前記主の電極パットに接触する複数の主のプローブピンとを有するプローブカードと、前記半導体チップと前記プローブカードとの相対位置を順次段階的に変化させて、前記主及び副のプローブピンを前記主及び副の電極パッドに接触させる駆動機構と、前記主及び副のプローブピンを介して前記半導体チップを検査する測定ユニットと、前記測定ユニットと前記主のプローブピンとの接続を切り換えるリレーユニットとを備え、前記主の電極パッド内における前記主のプローブピンの接触箇所が順次変化すると共に、前記副のプローブピンが接触する前記副の電極パッドが順次切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置を順次段階的に変化させ、各接触毎に前記半導体チップを検査すれば、副の電極パッドのパッドピッチが狭い場合でも、大きなピッチによるプローブピンを順次切り換えて副の電極パッドに接触させることができる。また前記主の電極パッドに接触する前記主のプローブピンが、それまでの主のプローブピンから隣接する主のプローブピンに切り換わると共に、前記副のプローブピンが接触する前記副の電極パッドが切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置をさらに変化させると共に、前記それまでの主のプローブピンと前記測定ユニットとの接続が、前記隣接する主のプローブピンと前記測定ユニットとの接続に切り換わるように、前記リレーユニットによる接続を切り換え、前記半導体チップを検査すれば、同様に、副の電極パッドに関しては、副の電極パッドのパッドピッチが狭い場合でも、大きなピッチによるプローブピンを切り換えて副の電極パッドに接触させることができる。また主の電極パッドについては、主のプローブピンの接続を切り換えた分、主の電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができる。
【００１７】
これにより請求項２の発明においては、電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができる半導体の検査方法を提供することができる。
【００１８】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００１９】
（１）実施の形態の構成
図２は、本発明の実施の形態に係る半導体検査装置を示すブロック図である。この半導体検査装置１１において、テーブル１２は、シリコンウエハ１３を保持し、駆動機構１４の駆動によりシリコンウエハ１３を段階的に移動させてプローブカード１５に押し付ける。このため駆動機構１４は、コントローラ１６の制御によりテーブル１２を上下左右に可動する。
【００２０】
測定ユニット１７は、測定対象であるシリコンウエハ１３上に形成された半導体チップに動作用の電源を出力する電源回路、半導体チップの各種駆動用信号を出力する各種信号出力回路、半導体チップからの出力信号を測定する測定回路等により構成され、コントローラ１６により、これらの回路の動作を制御して半導体チップを駆動すると共に、測定結果をコントローラ１６に通知する。
【００２１】
リレーユニット１８は、測定ユニット１７とプローブカード１５との接続を設定するユニットであり、この設定の切り換えにより、種々の半導体チップを試験できるようになされている。
【００２２】
プローブカード１５は、シリコンウエハ１３上の半導体チップに対応するようにプローブピンが配置され、テーブル１２により半導体チップが押し付けられると、これらプローブピンが半導体チップの対応する電極パッドに接続され、一連の試験を実施できるようになされている。
【００２３】
コントローラ１６は、この半導体検査装置１１全体の動作を制御するコンピュータであり、図示しないメモリに記録された処理手順に従って、順次駆動機構１４、測定ユニット１７等の動作を制御することにより、シリコンウエハ１３の半導体チップについて、所定の試験を順次実行する。
【００２４】
図３は、シリコンウエハ１３上に形成された半導体チップにおける電極パッドのレイアウトを共に示す平面図である。この半導体チップ２０は、例えば液晶駆動ドライバであり、長辺に沿って、一方に、主の電極パッドである電源、駆動用信号等を入力する入力電極パッド２１Ａ〜２１Ｎが作成され、他方に、副の電極パッドである液晶表示パネルに接続される出力電極パッド２２Ａ１〜２２Ｎ４が作成される。ここで入力電極パッド２１Ａ〜２１Ｎは、パッドピッチＬにより作成されるのに対し、出力電極パッド２２Ａ１〜２２Ｎ４は、この入力電極パッド２１Ａ〜２１ＮのパッドピッチＬに対して、１／２のピッチであるパッドピッチＬ／２により作成されるようになされている。出力電極パッド２２Ａ１〜２２Ｎ４は、ダミー電極パッドＤ１、Ｄ２が並びの一端等に設けられ、これらダミー電極パッドＤ１、Ｄ２の配置により、全体の個数がダミー電極パッドＤ１、Ｄ２を含めて４の倍数個になるように設定されるようになされている。
【００２５】
これに対して入力電極パッド２１Ａ〜２１Ｎにおいては、並びの両端に、ダミー電極パッドＤ３、Ｄ４が設けられるようになされている。なおこれらダミー電極パッドＤ１〜Ｄ４は、それぞれ並びの入力電極パッド２１Ａ〜２１Ｎ、出力電極パッド２２Ａ１〜２２Ｎ４と同一の形状、パッドピッチ、構造により作成されるようになされている。
【００２６】
図４は、プローブカード１５におけるプローブピンの配置と、電極パッドのレイアウトとの関係を示す平面図である。プローブカード１５は、全ての入力電極パッド２１Ａ〜２１Ｎと並びの一端側に配置されたダミー電極パッドＤ３とにおいて、この各電極パッド２１Ａ〜２１Ｎ、Ｄ３の中央よりダミー電極パッドＤ３に偏った位置で接続できるように主のプローブピン２３Ａ〜２３Ｎ＋１が設けられる。
【００２７】
この構成に対応してリレーユニット１８においては、プローブピン２３Ａ〜２３Ｎ＋１については、電極パッド２１Ａ〜２１Ｎ、Ｄ３の並びで、入力をシフトさせて接続を切り換えることができるように設定されるようになされている。
【００２８】
これに対して出力電極パッド２２Ａ１〜２２Ｎ４については、ダミー電極パッドＤ３側から、４個毎に出力電極パッド２２Ａ１、２２Ｂ１、……に接続できるように副のプローブピン２４Ａ〜２４Ｎが設けられる。
【００２９】
これらによりプローブカード１５は、この図４に示す状態より、半導体チップ２０を出力電極パッド２２Ａ１、２２Ｂ１、……の並び方向に、出力電極パッド２２Ａ１、２２Ｂ１、……のパッドピッチＬ／２だけシフトさせると、図５に示すように、入力電極パッド２１Ａ〜２１Ｎ、Ｄ３側のプローブピン２３Ａ〜２３Ｎ＋１については、それまで接続されていた入力電極パッド２１Ａ〜２１Ｎ、ダミー電極パッドＤ３に再び接続されるのに対し、出力電極パッド２２Ａ１〜２２Ｎ４側のプローブピン２４Ａ〜２４Ｎにおいては、それまで接続されていた出力電極パッド２２Ａ１、２２Ｂ１、……に隣接する出力電極パッド２２Ａ２、２２Ｂ２、……に接続されるようになされている。
【００３０】
またこの状態よりさらにパッドピッチＬ／２だけシフトさせると、図６に示すように、入力電極パッド２１Ａ〜２１Ｎ、Ｄ３側のプローブピン２３Ａ〜２３Ｎ＋１については、それまで接続されていた入力電極パッド２１Ａ〜２１Ｎ、ダミー電極パッドＤ３に隣接する入力電極パッド２１Ａ〜２１Ｎ、ダミー電極パッドＤ４に接続され、また出力電極パッド２２Ａ１〜２２Ｎ４側のプローブピン２４Ａ〜２４Ｎにおいても、それまで接続されていた出力電極パッド２２Ａ２、２２Ｂ２、……に隣接する出力電極パッド２２Ａ３、２２Ｂ３、……に接続されるようになされている。
【００３１】
またこの状態よりさらにパッドピッチＬ／２だけシフトさせると、図７に示すように、入力電極パッド２１Ａ〜２１Ｎ、Ｄ４側のプローブピン２３Ａ〜２３Ｎ＋１については、それまで接続されていた入力電極パッド２１Ａ〜２１Ｎ、ダミー電極パッドＤ３に再び接続され、また出力電極パッド２２Ａ１〜２２Ｎ４側のプローブピン２４Ａ〜２４Ｎにおいても、それまで接続されていた出力電極パッド２２Ａ３、２２Ｂ３、……に隣接する出力電極パッド２２Ａ４、２２Ｂ４、……に接続されるようになされている。
【００３２】
これによりこの半導体検査装置１１では、それぞれこの半導体チップ２０に構成された回路ブロックを、出力電極パッド２２Ａ１〜２２Ｎ４に対応する回路ブロック図に区切って、順次、試験するようになされている。なお以下の説明において、これら図４〜図７に示すプローブカード１５と半導体チップ２０との位置関係をそれぞれ第１段階〜第４段階の位置関係と呼ぶ。
【００３３】
図１は、コントローラ１６の処理手順を示すフローチャートである。コントローラ１６は、各半導体チップ毎にこの処理手順を実行する。すなわちコントローラ１６は、半導体チップの試験を開始すると、ステップＳＰ１からステップＳＰ２に移り、試験対象の半導体チップ２０に対して第１段階の位置関係（図４）となるように駆動機構１４を駆動してシリコンウエハ１３を移動させた後、シリコンウエハ１３をプローブカード１５に押し付ける。
【００３４】
続いてコントローラ１６は、ステップＳＰ３に移り、測定ユニット１７の動作を制御し、基本的な試験項目を測定する。ここでこの基本的な測定項目は、入力電極パッド２１Ａ〜２１Ｎへの電源等の印加だけで完了する測定項目であり、例えば短絡事故等による消費電力の異常等の検出に係る測定項目である。このときコントローラ１６は、入力電極パッド２１Ａ〜２１Ｎに対応する電源等を供給するように、リレーユニット１８を設定する。（図１）
【００３５】
このようにして基本的な測定項目を測定すると、コントローラ１６は、ステップＳＰ４に移り、第１段階の位置関係において、プローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ１、２２Ｂ１、……について、出力の応答を測定する。なおこの応答の測定は、入力電極パッド２１Ａ〜２１Ｎ側よりテスト用の信号を入力し、その対応する出力を測定する試験等である。これによりこの半導体検査装置１１では、全出力電極パッド２２Ａ１、２２Ｂ１、……のうち、これらプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ１、２２Ｂ１、……について始めに対応する回路ブロックを試験するようになされている。
【００３６】
このようにして第１段階の位置関係における試験を完了すると、コントローラ１６は、ステップＳＰ５に移り、駆動機構１４の駆動により、シリコンウエハ１３をプローブカード１５より遠ざけた後、Ｌ／２ピッチだけシフトさせてシリコンウエハ１３をプローブカード１５に押し付け、これにより半導体チップ２０を第２段階の位置に設定する（図５）。
【００３７】
この状態でコントローラ１６は、続いてステップＳＰ６に移り、リレーユニット１８の設定を第１段階の位置における設定に維持したまま、この第２段階の位置でプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ２、２２Ｂ２、……について、第１段階の位置における場合と同様に、出力の応答を測定する。これによりこの半導体検査装置１１では、全出力電極パッド２２Ａ１、２２Ｂ１、……のうち、これらプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ２、２２Ｂ２、……について対応する回路ブロックを試験するようになされている。
【００３８】
このようにして第２段階の位置関係における試験を完了すると、コントローラ１６は、ステップＳＰ７に移り、駆動機構１４の駆動により、シリコンウエハ１３をプローブカード１５より遠ざけた後、Ｌ／２ピッチだけシフトさせてシリコンウエハ１３をプローブカード１５に押し付け、これにより半導体チップ２０を第３段階の位置に設定する（図６）。
【００３９】
さらにコントローラ１６は、続くステップＳＰ８において、入力電極パッド２１Ａ〜２１Ｎ側のプローブピン２３Ａ〜２３Ｎ＋１について、シフトしてなる側とは逆側に隣接する２３Ａ〜２３Ｎ＋１に、電源等の供給を切り換えるように、リレーユニット１８の設定を切り換える。これによりコントローラ１６は、第２段階の位置から第３段階の位置に接続を切り換えた入力電極パッド２１Ａ〜２１Ｎ側のプローブピン２３Ａ〜２３Ｎ＋１について、対応する入力電極パッド２１Ａ〜２１Ｎに電源等を供給するように設定する。
【００４０】
続いてコントローラ１６は、ステップＳＰ９に移り、この第３段階の位置でプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ２、２２Ｂ２、……について、第１段階の位置における場合と同様に、出力の応答を測定する。これによりこの半導体検査装置１１では、全出力電極パッド２２Ａ１、２２Ｂ１、……のうち、これらプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ３、２２Ｂ３、……について対応する回路ブロックを試験するようになされている。
【００４１】
このようにして第３段階の位置関係における試験を完了すると、コントローラ１６は、ステップＳＰ１０に移り、駆動機構１４の駆動により、シリコンウエハ１３をプローブカード１５より遠ざけた後、Ｌ／２ピッチだけシフトさせてシリコンウエハ１３をプローブカード１５に押し付け、これにより半導体チップ２０を第４段階の位置に設定する（図７）。
【００４２】
この状態でコントローラ１６は、続いてステップＳＰ１１に移り、リレーユニット１８の設定を第３段階の位置における設定に維持したまま、この第４段階の位置でプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ４、２２Ｂ４、……について、第１段階の位置における場合と同様に、出力の応答を測定する。これによりこの半導体検査装置１１では、全出力電極パッド２２Ａ１、２２Ｂ１、……のうち、これらプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ４、２２Ｂ４、……について対応する回路ブロックを試験し、全ての出力電極パッド２２Ａ４、２２Ｂ４、……について、応答の測定を完了するようになされている。
【００４３】
コントローラ１６は、このようにして応答の測定を完了すると、ステップＳＰ１１からステップＳＰ１２に移り、この処理手順を終了する。コントローラ１６は、このようにして検出した測定結果を判定して各半導体チップ２０について、不良品等を判定するようになされている。
【００４４】
（２）実施の形態の動作
以上の構成において、この半導体検査装置１１では（図２）、シリコンウエハ１３がテーブル１２に載置されると、コントローラ１６による駆動機構１４の制御によりテーブル１２が可動され、シリコンウエハ１３が順次ＸＹ方向に可動される。またこのように可動して、各半導体チップ毎に、プローブカード１５に押し付けられ、測定ユニット１７より電源、駆動信号等を印加し、その応答を測定することにより、各半導体チップの特性が測定される。
【００４５】
半導体検査装置１１では、この各半導体チップ２０の試験において、半導体チップ２０とプローブカード１５との相対位置が順次段階的に変化し、連続する相対的に面積の小さな副の電極パッド２２Ａ１〜２２Ｎ４に対して、４個の電極パッド２２Ａ１〜２２Ｎ４毎に設けられた副のプローブピン２４Ａ〜２４Ｎの接触が切り換えられ、また相対的に面積の大きな主の電極パッド２１Ａ〜２１Ｎ上で対応する主のプローブピン２３Ａ〜２３Ｎが変位する（図３〜図５）。
【００４６】
またこの相対位置の変化が２段階により実施されると、さらに半導体チップ２０とプローブカード１５との相対位置が変化し（図６）、この場合は、主及び副の電極パッド２１Ａ〜２１Ｎ及び２２Ａ１〜２２Ｎ４に対して主及び副のプローブピン２３Ａ〜２３Ｎ及び２４Ａ〜２４Ｎの接触が切り換えられる。またこの主の電極パッド２１Ａ〜２１Ｎに対する主のプローブピン２３Ａ〜２３Ｎの接触の切り換えに対応して、リレーユニット１８の設定により主のプローブピン２３Ａ〜２３Ｎに対する測定ユニット１７の接続が切り換えられる。
【００４７】
またさらに半導体チップ２０とプローブカード１５との相対位置が順次段階的に変化し（図７）、面積の小さな副の電極パッド２２Ａ１〜２２Ｎ４に対して、副のプローブピン２４Ａ〜２４Ｎの接触が切り換えられ、また主の電極パッド２１Ａ〜２１Ｎ上で対応する主のプローブピン２３Ａ〜２３Ｎが変位する。
【００４８】
半導体検査装置１１では、これらの各設定における副のプローブピン２４Ａ〜２４Ｎの各接触において、副のプローブピン２４Ａ〜２４Ｎが接触してなる副の電極パッドについて半導体チップの応答が検査される。
【００４９】
これによりこの半導体検査装置１１では、全体として４段階により半導体チップ２０とプローブカード１５との相対位置を変化させて、副の電極パッドであるパッドピッチＬ／２による出力電極パッド２２Ａ１〜２２Ｎ４に対して、４個の電極パッド２２Ａ１〜２２Ｎ４毎に設けられたピッチ２Ｌによる副のプローブピン２４Ａ〜２４Ｎを用いて、出力電極パッド２２Ａ１〜２２Ｎ４に係る応答を試験することができ、これにより出力電極パッド２２Ａ１〜２２Ｎ４の狭ピッチ化に充分に対応して半導体チップを試験することができる。
【００５０】
これに対して主の電極パッドである入力電極パッド２１Ａ〜２１Ｎにおいては、パッドピッチＬにより作成して、半導体チップ２０とプローブカード１５との相対位置の変化の３段階目で、続く入力電極パッド側に主のプローブピン２３Ａ〜２３Ｎの接触が切り換わり、この切り換わりに対応してリレーユニット１８によりプローブピン２３Ａ〜２３Ｎと測定ユニット１７との接続が切り換えられ、これによりそれまでと同様に、入力電極パッド２１Ａ〜２１Ｎに対応する電源等が供給される。
【００５１】
これにより半導体チップにおいては、このような４段階により半導体チップ２０とプローブカード１５との相対位置を変化させて、２段階による相対位置の変化に対応可能に入力電極パッド２１Ａ〜２１Ｎの大きさを設定して、半導体チップ２０の特性を検査することができ、これらにより電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができる。
【００５２】
実際上、この実施の形態によれば、半導体検査装置１１のハードウエア構成には何ら手を加えることなく、単に、プローブカード１５とコントローラ１６の処理プログラムとの変更により、パッドピッチの狭ピッチ化に対応することができ、これにより既存の設備の有効利用を図ることができる。またプローブピンのピッチを広くできることにより、その分、プローブカードの構成を簡略化し、さらには信頼性を向上することができる。
【００５３】
このようにして半導体チップ２０を試験するにつき、この実施の形態では、ダミー電極パッドＤ１〜Ｄ４が設けられ、測定に使用していないプローブピン２３Ａ〜２３Ｎ、２４Ａ〜２４Ｎにあってはこれらのダミー電極パッドＤ１〜Ｄ４に接触させて保持することにより、プローブピン２３Ａ〜２３Ｎ、２４Ａ〜２４Ｎの損傷を有効に回避することができるようになされている。
【００５４】
（３）実施の形態の効果
以上の構成によれば、半導体チップとの間の相対位置を順次段階的に変化させて、副の電極パッドに対して副のプローブピンの接触を切り換えると共に、主の電極パッド上で対応する主のプローブピンを変位させ、さらに相対位置を変化させて主及び副の電極パッドに対して主及び副のプローブピンの接触を切り換えると共に、主のプローブピンに対する接続を切り換えることにより、電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができる。
【００５５】
（４）他の実施の形態
なお上述の実施の形態においては、半導体チップの長辺に沿ってそれぞれ主及び副の電極パッドを設ける場合について述べたが、本発明はこれに限らず、短辺側にも主又は副の電極パッドを設ける場合、さらには一つの端面に沿って主及び副の電極パッドを混在させる場合等、主及び副の電極パッドの配置においては、必要に応じて種々に設定することができる。
【００５６】
また上述の実施の形態においては、電極パッドを一方向に配列する場合について述べたが、本発明はこれに限らず、例えば図８に示すように、斜めに繰り返し配列する場合、さらには千鳥に配列する場合等、配列方法にあっては、必要に応じて種々の配列方法を広く適用することができる。
【００５７】
また上述の実施の形態においては、半導体チップとの間の相対位置を４段階により変化させて、３段階目でプローブピンの接続を切り換える場合について述べたが、本発明はこれに限らず、これら相対位置を変化させる段階数、プローブピンの接続を切り換える段階にあっては、種々に設定することができる。
【００５８】
また上述の実施の形態においては、液晶駆動ドライバの試験に本発明を適用する場合について述べたが、本発明はこれに限らず、種々の半導体の試験に広く適用することができる。
【００５９】
【発明の効果】
上述のように本発明によれば、半導体チップとの間の相対位置を順次段階的に変化させて、副の電極パッドに対して副のプローブピンの接触を切り換えると共に、主の電極パッド上で対応する主のプローブピンを変位させ、さらに相対位置を変化させて主及び副の電極パッドに対して主及び副のプローブピンの接触を切り換えると共に、主のプローブピンに対する接続を切り換えることにより、電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る半導体検査装置におけるコントローラの処理手順を示すフローチャートである。
【図２】 本発明の実施の形態に係る半導体検査装置を示すブロック図である。
【図３】 図２の半導体検査装置の試験対象を示す平面図である。
【図４】 図２の半導体検査装置のプローブピンの配置を示す平面図である。
【図５】 第２段階の位置関係を示す平面図である。
【図６】 第３段階の位置関係を示す平面図である。
【図７】 第４段階の位置関係を示す平面図である。
【図８】 他の実施の形態に係る電極パッドの配置を示す平面図である。
【図９】 従来の電極パッドの配置を示す平面図である。
【符号の説明】
１、２０……半導体チップ、１１……半導体検査装置、１３……シリコンウエハ、１５……プローブカード、１６……コントローラ、１８……リレーユニット、２１Ａ〜２１Ｎ……入力電極パッド、２２Ａ１〜２２Ｎ４……出力電極パッド、Ｄ１〜Ｄ４……ダミー電極パッド
【発明の属する技術分野】
本発明は、半導体検査装置及び半導体の検査方法に関し、例えば液晶表示パネルを駆動する液晶駆動ドライバの試験に適用することができる。本発明は、半導体チップとの間の相対位置を順次段階的に変化させて、副の電極パッドに対して副のプローブピンの接触を切り換えると共に、主の電極パッド上で対応する主のプローブピンを変位させ、さらに相対位置を変化させて主及び副の電極パッドに対して主及び副のプローブピンの接触を切り換えると共に、主のプローブピンに対する接続を切り換えることにより、電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができるようにする。
【０００２】
【従来の技術】
従来、半導体製造工程においては、半導体検査装置を用いてウエハの段階、ＴＣＰ（Tape Career Package)の段階、ＣＯＦ（Chip On Flexible tape)の段階等で集積回路を試験するようになされている。
【０００３】
これらの段階のうち、例えばウエハの段階においては、順次段階的にウエハを移動させてプローブカードに押し当てることにより、各半導体チップを順次電源等に接続して動作試験等を実行するようになされている。このようなプローブカードによる試験においては、一般に、半導体チップの全ての電極パッドを同時にプロービングして（すなわち、いわゆるパーピン方式である）実行するようになされている。
【０００４】
これに対して特開２００２−１９６０３６号公報においては、例えば動作に必要な電源等を供給する入力電極パッドを大きなパッドピッチで大面積により作成すると共に、処理結果を出力する出力電極パッドを小さなパッドピッチで小面積により作成し、プローブピンに対して試験対象をこの小さなパッドピッチで順次シフトさせて試験する方法が提案されるようになされている。この方法の場合、小さなパッドピッチに対して、パッドピッチの繰り返しの回数倍のピッチにより小さなパッドピッチ側のプローブピンを作成し、このプローブピンを順次シフトさせて試験対象を試験し得ることにより、その分、パッドピッチに比してピッチの大きなプローブピンを用いて試験することができるようになされている。
【０００５】
【特許文献１】
特開２００２−１９６０３６号公報、図１等
【０００６】
【発明が解決しようとする課題】
ところで近年、例えば携帯電話の液晶表示パネルを駆動する液晶駆動ドライバにおいては、液晶表示パネルの画素数の増大に伴い、出力端子のピン数が増大するようになされており、その分、半導体チップにおいては、パッドピッチが狭くなるようになされている。
【０００７】
これに対してプローブカードにおける一般的なプロービング方式であるカンチレバー方式の場合、約４０〔μｍ〕程度がパッドピッチの限界とされている。
【０００８】
このため近い将来においては、半導体チップの全ての電極パッドを同時にプロービングするいわゆるパーピン方式によっては、この種の集積回路をウエハの段階で試験することが困難になると考えられる。
【０００９】
具体的に、図９は、液晶駆動ドライバにおける電極パッドのレイアウトの一例を示す平面図である。この半導体チップ１は、２１０００〔μｍ〕×３０００〔μｍ〕の大きさにより形成され、長手方向の上下端に沿って、数位１〜１８０及び数字２０１〜８００により示す電極パッドがそれぞれ作成される。また短辺側の両端に沿って、それぞれ数字１８１〜２００及び数字８０１〜８２０により示す電極パッドがそれぞれ作成される。これらの電極パッドのうち、数字２０１〜８００により示すパッドは、液晶表示パネルに接続される出力電極パッドであり、パッドピッチ２８〔μｍ〕により作成される。これに対して数字１〜２００、８０１〜８２０により示す電極パッドは、電源、駆動用の信号等が入力される入力電極パッドであり、パッドピッチ５６〔μｍ〕により作成される。
【００１０】
この種のドライバにおいては、出力用のパッドピッチが、４０〔μｍ〕から３８〔μｍ〕、３８〔μｍ〕から３５〔μｍ〕、３５〔μｍ〕から２８〔μｍ〕と、順次段階的に狭くなるように変化している。
【００１１】
このようなパッドピッチの狭ピッチ化に対応して狭ピッチのプローブカードを作成しようとすると、プローブカードにおいては、構成が煩雑になり、また作成に時間を要するようになり、メンテナンスも一段と煩雑かつ時間を要するようになる。
【００１２】
この問題を解決する１つの方法として、特開２００２−１９６０３６号公報に開示の手法を適用することが考えられる。しかしながらこの方法の場合、シフトさせる分、入力電極パッドの面積を大面積化させることが必要なことにより、その分、半導体チップ上において、これら入力電極パッドの占める面積の増大を避け得ず、結局、半導体チップにおいて、効率の良いレイアウトが困難になる問題がある。
【００１３】
本発明は以上の点を考慮してなされたもので、電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができる半導体検査装置及び半導体の検査方法を提案しようとするものである。
【００１４】
【課題を解決するための手段】
かかる課題を解決するため請求項１の発明においては、半導体チップの特性を検査する半導体検査装置に適用して、前記半導体チップは、連続する相対的に面積の小さな副の電極パッドと、相対的に面積の大きな主の電極パッドとが設けられ、前記半導体検査装置は、所定個数の前記副の電極パッド毎に設けられて前記副の電極パッドに接触する副のプローブピンと、前記主の電極パットに接触する複数の主のプローブピンとを有するプローブカードと、前記半導体チップと前記プローブカードとの相対位置を順次段階的に変化させて、前記主及び副のプローブピンを前記主及び副の電極パッドに接触させる駆動機構と、前記主及び副のプローブピンを介して前記半導体チップを検査する測定ユニットと、前記測定ユニットと前記主のプローブピンとの接続を切り換えるリレーユニットとを備え、前記主の電極パッド内における前記主のプローブピンの接触箇所が順次変化すると共に、前記副のプローブピンが接触する前記副の電極パッドが順次切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置を順次段階的に変化させ、各接触毎に前記半導体チップを検査し、前記主の電極パッドに接触する前記主のプローブピンが、それまでの主のプローブピンから隣接する主のプローブピンに切り換わると共に、前記副のプローブピンが接触する前記副の電極パッドが切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置をさらに変化させると共に、前記それまでの主のプローブピンと前記測定ユニットとの接続が、前記隣接する主のプローブピンと前記測定ユニットとの接続に切り換わるように、前記リレーユニットによる接続を切り換え、前記半導体チップを検査する。
【００１５】
また請求項２の発明においては、半導体チップの特性を検査する半導体の検査方法に適用して、前記半導体チップは、連続する相対的に面積の小さな副の電極パッドと、相対的に面積の大きな主の電極パッドとが設けられ、前記半導体検査装置は、所定個数の前記副の電極パッド毎に設けられて前記副の電極パッドに接触する副のプローブピンと、前記主の電極パットに接触する複数の主のプローブピンとを有するプローブカードと、前記半導体チップと前記プローブカードとの相対位置を順次段階的に変化させて、前記主及び副のプローブピンを前記主及び副の電極パッドに接触させる駆動機構と、前記主及び副のプローブピンを介して前記半導体チップを検査する測定ユニットと、前記測定ユニットと前記主のプローブピンとの接続を切り換えるリレーユニットとを備え、前記半導体検査方法は、前記半導体チップと前記プローブカードとの相対位置を順次段階的に変化させて、前記半導体チップを検査する半導体チップ検査ステップを有し、前記半導体チップ検査ステップは、前記主の電極パッド内における前記主のプローブピンの接触箇所が順次変化すると共に、前記副のプローブピンが接触する前記副の電極パッドが順次切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置を順次段階的に変化させ、各接触毎に前記半導体チップを検査する第１の検査ステップと、前記主の電極パッドに接触する前記主のプローブピンが、それまでの主のプローブピンから隣接する主のプローブピンに切り換わると共に、前記副のプローブピンが接触する前記副の電極パッドが切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置を変化させると共に、前記それまでの主のプローブピンと前記測定ユニットとの接続が、前記隣接する主のプローブピンと前記測定ユニットとの接続に切り換わるように、前記リレーユニットによる接続を切り換え、前記半導体チップを検査する第２の検査ステップとを有するようにする。
【００１６】
請求項１の構成において、半導体チップの特性を検査する半導体検査装置に適用して、前記半導体チップは、連続する相対的に面積の小さな副の電極パッドと、相対的に面積の大きな主の電極パッドとが設けられ、前記半導体検査装置は、所定個数の前記副の電極パッド毎に設けられて前記副の電極パッドに接触する副のプローブピンと、前記主の電極パットに接触する複数の主のプローブピンとを有するプローブカードと、前記半導体チップと前記プローブカードとの相対位置を順次段階的に変化させて、前記主及び副のプローブピンを前記主及び副の電極パッドに接触させる駆動機構と、前記主及び副のプローブピンを介して前記半導体チップを検査する測定ユニットと、前記測定ユニットと前記主のプローブピンとの接続を切り換えるリレーユニットとを備え、前記主の電極パッド内における前記主のプローブピンの接触箇所が順次変化すると共に、前記副のプローブピンが接触する前記副の電極パッドが順次切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置を順次段階的に変化させ、各接触毎に前記半導体チップを検査すれば、副の電極パッドのパッドピッチが狭い場合でも、大きなピッチによるプローブピンを順次切り換えて副の電極パッドに接触させることができる。また前記主の電極パッドに接触する前記主のプローブピンが、それまでの主のプローブピンから隣接する主のプローブピンに切り換わると共に、前記副のプローブピンが接触する前記副の電極パッドが切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置をさらに変化させると共に、前記それまでの主のプローブピンと前記測定ユニットとの接続が、前記隣接する主のプローブピンと前記測定ユニットとの接続に切り換わるように、前記リレーユニットによる接続を切り換え、前記半導体チップを検査すれば、同様に、副の電極パッドに関しては、副の電極パッドのパッドピッチが狭い場合でも、大きなピッチによるプローブピンを切り換えて副の電極パッドに接触させることができる。また主の電極パッドについては、主のプローブピンの接続を切り換えた分、主の電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができる。
【００１７】
これにより請求項２の発明においては、電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができる半導体の検査方法を提供することができる。
【００１８】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。
【００１９】
（１）実施の形態の構成
図２は、本発明の実施の形態に係る半導体検査装置を示すブロック図である。この半導体検査装置１１において、テーブル１２は、シリコンウエハ１３を保持し、駆動機構１４の駆動によりシリコンウエハ１３を段階的に移動させてプローブカード１５に押し付ける。このため駆動機構１４は、コントローラ１６の制御によりテーブル１２を上下左右に可動する。
【００２０】
測定ユニット１７は、測定対象であるシリコンウエハ１３上に形成された半導体チップに動作用の電源を出力する電源回路、半導体チップの各種駆動用信号を出力する各種信号出力回路、半導体チップからの出力信号を測定する測定回路等により構成され、コントローラ１６により、これらの回路の動作を制御して半導体チップを駆動すると共に、測定結果をコントローラ１６に通知する。
【００２１】
リレーユニット１８は、測定ユニット１７とプローブカード１５との接続を設定するユニットであり、この設定の切り換えにより、種々の半導体チップを試験できるようになされている。
【００２２】
プローブカード１５は、シリコンウエハ１３上の半導体チップに対応するようにプローブピンが配置され、テーブル１２により半導体チップが押し付けられると、これらプローブピンが半導体チップの対応する電極パッドに接続され、一連の試験を実施できるようになされている。
【００２３】
コントローラ１６は、この半導体検査装置１１全体の動作を制御するコンピュータであり、図示しないメモリに記録された処理手順に従って、順次駆動機構１４、測定ユニット１７等の動作を制御することにより、シリコンウエハ１３の半導体チップについて、所定の試験を順次実行する。
【００２４】
図３は、シリコンウエハ１３上に形成された半導体チップにおける電極パッドのレイアウトを共に示す平面図である。この半導体チップ２０は、例えば液晶駆動ドライバであり、長辺に沿って、一方に、主の電極パッドである電源、駆動用信号等を入力する入力電極パッド２１Ａ〜２１Ｎが作成され、他方に、副の電極パッドである液晶表示パネルに接続される出力電極パッド２２Ａ１〜２２Ｎ４が作成される。ここで入力電極パッド２１Ａ〜２１Ｎは、パッドピッチＬにより作成されるのに対し、出力電極パッド２２Ａ１〜２２Ｎ４は、この入力電極パッド２１Ａ〜２１ＮのパッドピッチＬに対して、１／２のピッチであるパッドピッチＬ／２により作成されるようになされている。出力電極パッド２２Ａ１〜２２Ｎ４は、ダミー電極パッドＤ１、Ｄ２が並びの一端等に設けられ、これらダミー電極パッドＤ１、Ｄ２の配置により、全体の個数がダミー電極パッドＤ１、Ｄ２を含めて４の倍数個になるように設定されるようになされている。
【００２５】
これに対して入力電極パッド２１Ａ〜２１Ｎにおいては、並びの両端に、ダミー電極パッドＤ３、Ｄ４が設けられるようになされている。なおこれらダミー電極パッドＤ１〜Ｄ４は、それぞれ並びの入力電極パッド２１Ａ〜２１Ｎ、出力電極パッド２２Ａ１〜２２Ｎ４と同一の形状、パッドピッチ、構造により作成されるようになされている。
【００２６】
図４は、プローブカード１５におけるプローブピンの配置と、電極パッドのレイアウトとの関係を示す平面図である。プローブカード１５は、全ての入力電極パッド２１Ａ〜２１Ｎと並びの一端側に配置されたダミー電極パッドＤ３とにおいて、この各電極パッド２１Ａ〜２１Ｎ、Ｄ３の中央よりダミー電極パッドＤ３に偏った位置で接続できるように主のプローブピン２３Ａ〜２３Ｎ＋１が設けられる。
【００２７】
この構成に対応してリレーユニット１８においては、プローブピン２３Ａ〜２３Ｎ＋１については、電極パッド２１Ａ〜２１Ｎ、Ｄ３の並びで、入力をシフトさせて接続を切り換えることができるように設定されるようになされている。
【００２８】
これに対して出力電極パッド２２Ａ１〜２２Ｎ４については、ダミー電極パッドＤ３側から、４個毎に出力電極パッド２２Ａ１、２２Ｂ１、……に接続できるように副のプローブピン２４Ａ〜２４Ｎが設けられる。
【００２９】
これらによりプローブカード１５は、この図４に示す状態より、半導体チップ２０を出力電極パッド２２Ａ１、２２Ｂ１、……の並び方向に、出力電極パッド２２Ａ１、２２Ｂ１、……のパッドピッチＬ／２だけシフトさせると、図５に示すように、入力電極パッド２１Ａ〜２１Ｎ、Ｄ３側のプローブピン２３Ａ〜２３Ｎ＋１については、それまで接続されていた入力電極パッド２１Ａ〜２１Ｎ、ダミー電極パッドＤ３に再び接続されるのに対し、出力電極パッド２２Ａ１〜２２Ｎ４側のプローブピン２４Ａ〜２４Ｎにおいては、それまで接続されていた出力電極パッド２２Ａ１、２２Ｂ１、……に隣接する出力電極パッド２２Ａ２、２２Ｂ２、……に接続されるようになされている。
【００３０】
またこの状態よりさらにパッドピッチＬ／２だけシフトさせると、図６に示すように、入力電極パッド２１Ａ〜２１Ｎ、Ｄ３側のプローブピン２３Ａ〜２３Ｎ＋１については、それまで接続されていた入力電極パッド２１Ａ〜２１Ｎ、ダミー電極パッドＤ３に隣接する入力電極パッド２１Ａ〜２１Ｎ、ダミー電極パッドＤ４に接続され、また出力電極パッド２２Ａ１〜２２Ｎ４側のプローブピン２４Ａ〜２４Ｎにおいても、それまで接続されていた出力電極パッド２２Ａ２、２２Ｂ２、……に隣接する出力電極パッド２２Ａ３、２２Ｂ３、……に接続されるようになされている。
【００３１】
またこの状態よりさらにパッドピッチＬ／２だけシフトさせると、図７に示すように、入力電極パッド２１Ａ〜２１Ｎ、Ｄ４側のプローブピン２３Ａ〜２３Ｎ＋１については、それまで接続されていた入力電極パッド２１Ａ〜２１Ｎ、ダミー電極パッドＤ３に再び接続され、また出力電極パッド２２Ａ１〜２２Ｎ４側のプローブピン２４Ａ〜２４Ｎにおいても、それまで接続されていた出力電極パッド２２Ａ３、２２Ｂ３、……に隣接する出力電極パッド２２Ａ４、２２Ｂ４、……に接続されるようになされている。
【００３２】
これによりこの半導体検査装置１１では、それぞれこの半導体チップ２０に構成された回路ブロックを、出力電極パッド２２Ａ１〜２２Ｎ４に対応する回路ブロック図に区切って、順次、試験するようになされている。なお以下の説明において、これら図４〜図７に示すプローブカード１５と半導体チップ２０との位置関係をそれぞれ第１段階〜第４段階の位置関係と呼ぶ。
【００３３】
図１は、コントローラ１６の処理手順を示すフローチャートである。コントローラ１６は、各半導体チップ毎にこの処理手順を実行する。すなわちコントローラ１６は、半導体チップの試験を開始すると、ステップＳＰ１からステップＳＰ２に移り、試験対象の半導体チップ２０に対して第１段階の位置関係（図４）となるように駆動機構１４を駆動してシリコンウエハ１３を移動させた後、シリコンウエハ１３をプローブカード１５に押し付ける。
【００３４】
続いてコントローラ１６は、ステップＳＰ３に移り、測定ユニット１７の動作を制御し、基本的な試験項目を測定する。ここでこの基本的な測定項目は、入力電極パッド２１Ａ〜２１Ｎへの電源等の印加だけで完了する測定項目であり、例えば短絡事故等による消費電力の異常等の検出に係る測定項目である。このときコントローラ１６は、入力電極パッド２１Ａ〜２１Ｎに対応する電源等を供給するように、リレーユニット１８を設定する。（図１）
【００３５】
このようにして基本的な測定項目を測定すると、コントローラ１６は、ステップＳＰ４に移り、第１段階の位置関係において、プローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ１、２２Ｂ１、……について、出力の応答を測定する。なおこの応答の測定は、入力電極パッド２１Ａ〜２１Ｎ側よりテスト用の信号を入力し、その対応する出力を測定する試験等である。これによりこの半導体検査装置１１では、全出力電極パッド２２Ａ１、２２Ｂ１、……のうち、これらプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ１、２２Ｂ１、……について始めに対応する回路ブロックを試験するようになされている。
【００３６】
このようにして第１段階の位置関係における試験を完了すると、コントローラ１６は、ステップＳＰ５に移り、駆動機構１４の駆動により、シリコンウエハ１３をプローブカード１５より遠ざけた後、Ｌ／２ピッチだけシフトさせてシリコンウエハ１３をプローブカード１５に押し付け、これにより半導体チップ２０を第２段階の位置に設定する（図５）。
【００３７】
この状態でコントローラ１６は、続いてステップＳＰ６に移り、リレーユニット１８の設定を第１段階の位置における設定に維持したまま、この第２段階の位置でプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ２、２２Ｂ２、……について、第１段階の位置における場合と同様に、出力の応答を測定する。これによりこの半導体検査装置１１では、全出力電極パッド２２Ａ１、２２Ｂ１、……のうち、これらプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ２、２２Ｂ２、……について対応する回路ブロックを試験するようになされている。
【００３８】
このようにして第２段階の位置関係における試験を完了すると、コントローラ１６は、ステップＳＰ７に移り、駆動機構１４の駆動により、シリコンウエハ１３をプローブカード１５より遠ざけた後、Ｌ／２ピッチだけシフトさせてシリコンウエハ１３をプローブカード１５に押し付け、これにより半導体チップ２０を第３段階の位置に設定する（図６）。
【００３９】
さらにコントローラ１６は、続くステップＳＰ８において、入力電極パッド２１Ａ〜２１Ｎ側のプローブピン２３Ａ〜２３Ｎ＋１について、シフトしてなる側とは逆側に隣接する２３Ａ〜２３Ｎ＋１に、電源等の供給を切り換えるように、リレーユニット１８の設定を切り換える。これによりコントローラ１６は、第２段階の位置から第３段階の位置に接続を切り換えた入力電極パッド２１Ａ〜２１Ｎ側のプローブピン２３Ａ〜２３Ｎ＋１について、対応する入力電極パッド２１Ａ〜２１Ｎに電源等を供給するように設定する。
【００４０】
続いてコントローラ１６は、ステップＳＰ９に移り、この第３段階の位置でプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ２、２２Ｂ２、……について、第１段階の位置における場合と同様に、出力の応答を測定する。これによりこの半導体検査装置１１では、全出力電極パッド２２Ａ１、２２Ｂ１、……のうち、これらプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ３、２２Ｂ３、……について対応する回路ブロックを試験するようになされている。
【００４１】
このようにして第３段階の位置関係における試験を完了すると、コントローラ１６は、ステップＳＰ１０に移り、駆動機構１４の駆動により、シリコンウエハ１３をプローブカード１５より遠ざけた後、Ｌ／２ピッチだけシフトさせてシリコンウエハ１３をプローブカード１５に押し付け、これにより半導体チップ２０を第４段階の位置に設定する（図７）。
【００４２】
この状態でコントローラ１６は、続いてステップＳＰ１１に移り、リレーユニット１８の設定を第３段階の位置における設定に維持したまま、この第４段階の位置でプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ４、２２Ｂ４、……について、第１段階の位置における場合と同様に、出力の応答を測定する。これによりこの半導体検査装置１１では、全出力電極パッド２２Ａ１、２２Ｂ１、……のうち、これらプローブピン２４Ａ〜２４Ｎが接続されてなる出力電極パッド２２Ａ４、２２Ｂ４、……について対応する回路ブロックを試験し、全ての出力電極パッド２２Ａ４、２２Ｂ４、……について、応答の測定を完了するようになされている。
【００４３】
コントローラ１６は、このようにして応答の測定を完了すると、ステップＳＰ１１からステップＳＰ１２に移り、この処理手順を終了する。コントローラ１６は、このようにして検出した測定結果を判定して各半導体チップ２０について、不良品等を判定するようになされている。
【００４４】
（２）実施の形態の動作
以上の構成において、この半導体検査装置１１では（図２）、シリコンウエハ１３がテーブル１２に載置されると、コントローラ１６による駆動機構１４の制御によりテーブル１２が可動され、シリコンウエハ１３が順次ＸＹ方向に可動される。またこのように可動して、各半導体チップ毎に、プローブカード１５に押し付けられ、測定ユニット１７より電源、駆動信号等を印加し、その応答を測定することにより、各半導体チップの特性が測定される。
【００４５】
半導体検査装置１１では、この各半導体チップ２０の試験において、半導体チップ２０とプローブカード１５との相対位置が順次段階的に変化し、連続する相対的に面積の小さな副の電極パッド２２Ａ１〜２２Ｎ４に対して、４個の電極パッド２２Ａ１〜２２Ｎ４毎に設けられた副のプローブピン２４Ａ〜２４Ｎの接触が切り換えられ、また相対的に面積の大きな主の電極パッド２１Ａ〜２１Ｎ上で対応する主のプローブピン２３Ａ〜２３Ｎが変位する（図３〜図５）。
【００４６】
またこの相対位置の変化が２段階により実施されると、さらに半導体チップ２０とプローブカード１５との相対位置が変化し（図６）、この場合は、主及び副の電極パッド２１Ａ〜２１Ｎ及び２２Ａ１〜２２Ｎ４に対して主及び副のプローブピン２３Ａ〜２３Ｎ及び２４Ａ〜２４Ｎの接触が切り換えられる。またこの主の電極パッド２１Ａ〜２１Ｎに対する主のプローブピン２３Ａ〜２３Ｎの接触の切り換えに対応して、リレーユニット１８の設定により主のプローブピン２３Ａ〜２３Ｎに対する測定ユニット１７の接続が切り換えられる。
【００４７】
またさらに半導体チップ２０とプローブカード１５との相対位置が順次段階的に変化し（図７）、面積の小さな副の電極パッド２２Ａ１〜２２Ｎ４に対して、副のプローブピン２４Ａ〜２４Ｎの接触が切り換えられ、また主の電極パッド２１Ａ〜２１Ｎ上で対応する主のプローブピン２３Ａ〜２３Ｎが変位する。
【００４８】
半導体検査装置１１では、これらの各設定における副のプローブピン２４Ａ〜２４Ｎの各接触において、副のプローブピン２４Ａ〜２４Ｎが接触してなる副の電極パッドについて半導体チップの応答が検査される。
【００４９】
これによりこの半導体検査装置１１では、全体として４段階により半導体チップ２０とプローブカード１５との相対位置を変化させて、副の電極パッドであるパッドピッチＬ／２による出力電極パッド２２Ａ１〜２２Ｎ４に対して、４個の電極パッド２２Ａ１〜２２Ｎ４毎に設けられたピッチ２Ｌによる副のプローブピン２４Ａ〜２４Ｎを用いて、出力電極パッド２２Ａ１〜２２Ｎ４に係る応答を試験することができ、これにより出力電極パッド２２Ａ１〜２２Ｎ４の狭ピッチ化に充分に対応して半導体チップを試験することができる。
【００５０】
これに対して主の電極パッドである入力電極パッド２１Ａ〜２１Ｎにおいては、パッドピッチＬにより作成して、半導体チップ２０とプローブカード１５との相対位置の変化の３段階目で、続く入力電極パッド側に主のプローブピン２３Ａ〜２３Ｎの接触が切り換わり、この切り換わりに対応してリレーユニット１８によりプローブピン２３Ａ〜２３Ｎと測定ユニット１７との接続が切り換えられ、これによりそれまでと同様に、入力電極パッド２１Ａ〜２１Ｎに対応する電源等が供給される。
【００５１】
これにより半導体チップにおいては、このような４段階により半導体チップ２０とプローブカード１５との相対位置を変化させて、２段階による相対位置の変化に対応可能に入力電極パッド２１Ａ〜２１Ｎの大きさを設定して、半導体チップ２０の特性を検査することができ、これらにより電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができる。
【００５２】
実際上、この実施の形態によれば、半導体検査装置１１のハードウエア構成には何ら手を加えることなく、単に、プローブカード１５とコントローラ１６の処理プログラムとの変更により、パッドピッチの狭ピッチ化に対応することができ、これにより既存の設備の有効利用を図ることができる。またプローブピンのピッチを広くできることにより、その分、プローブカードの構成を簡略化し、さらには信頼性を向上することができる。
【００５３】
このようにして半導体チップ２０を試験するにつき、この実施の形態では、ダミー電極パッドＤ１〜Ｄ４が設けられ、測定に使用していないプローブピン２３Ａ〜２３Ｎ、２４Ａ〜２４Ｎにあってはこれらのダミー電極パッドＤ１〜Ｄ４に接触させて保持することにより、プローブピン２３Ａ〜２３Ｎ、２４Ａ〜２４Ｎの損傷を有効に回避することができるようになされている。
【００５４】
（３）実施の形態の効果
以上の構成によれば、半導体チップとの間の相対位置を順次段階的に変化させて、副の電極パッドに対して副のプローブピンの接触を切り換えると共に、主の電極パッド上で対応する主のプローブピンを変位させ、さらに相対位置を変化させて主及び副の電極パッドに対して主及び副のプローブピンの接触を切り換えると共に、主のプローブピンに対する接続を切り換えることにより、電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができる。
【００５５】
（４）他の実施の形態
なお上述の実施の形態においては、半導体チップの長辺に沿ってそれぞれ主及び副の電極パッドを設ける場合について述べたが、本発明はこれに限らず、短辺側にも主又は副の電極パッドを設ける場合、さらには一つの端面に沿って主及び副の電極パッドを混在させる場合等、主及び副の電極パッドの配置においては、必要に応じて種々に設定することができる。
【００５６】
また上述の実施の形態においては、電極パッドを一方向に配列する場合について述べたが、本発明はこれに限らず、例えば図８に示すように、斜めに繰り返し配列する場合、さらには千鳥に配列する場合等、配列方法にあっては、必要に応じて種々の配列方法を広く適用することができる。
【００５７】
また上述の実施の形態においては、半導体チップとの間の相対位置を４段階により変化させて、３段階目でプローブピンの接続を切り換える場合について述べたが、本発明はこれに限らず、これら相対位置を変化させる段階数、プローブピンの接続を切り換える段階にあっては、種々に設定することができる。
【００５８】
また上述の実施の形態においては、液晶駆動ドライバの試験に本発明を適用する場合について述べたが、本発明はこれに限らず、種々の半導体の試験に広く適用することができる。
【００５９】
【発明の効果】
上述のように本発明によれば、半導体チップとの間の相対位置を順次段階的に変化させて、副の電極パッドに対して副のプローブピンの接触を切り換えると共に、主の電極パッド上で対応する主のプローブピンを変位させ、さらに相対位置を変化させて主及び副の電極パッドに対して主及び副のプローブピンの接触を切り換えると共に、主のプローブピンに対する接続を切り換えることにより、電極パッドの面積の増大を有効に回避して、パッドピッチの狭ピッチ化に対応することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る半導体検査装置におけるコントローラの処理手順を示すフローチャートである。
【図２】 本発明の実施の形態に係る半導体検査装置を示すブロック図である。
【図３】 図２の半導体検査装置の試験対象を示す平面図である。
【図４】 図２の半導体検査装置のプローブピンの配置を示す平面図である。
【図５】 第２段階の位置関係を示す平面図である。
【図６】 第３段階の位置関係を示す平面図である。
【図７】 第４段階の位置関係を示す平面図である。
【図８】 他の実施の形態に係る電極パッドの配置を示す平面図である。
【図９】 従来の電極パッドの配置を示す平面図である。
【符号の説明】
１、２０……半導体チップ、１１……半導体検査装置、１３……シリコンウエハ、１５……プローブカード、１６……コントローラ、１８……リレーユニット、２１Ａ〜２１Ｎ……入力電極パッド、２２Ａ１〜２２Ｎ４……出力電極パッド、Ｄ１〜Ｄ４……ダミー電極パッド
Claims (2)
- 半導体チップの特性を検査する半導体検査装置において、
前記半導体チップは、
連続する相対的に面積の小さな副の電極パッドと、相対的に面積の大きな主の電極パッドとが設けられ、
前記半導体検査装置は、
所定個数の前記副の電極パッド毎に設けられて前記副の電極パッドに接触する副のプローブピンと、前記主の電極パットに接触する複数の主のプローブピンとを有するプローブカードと、
前記半導体チップと前記プローブカードとの相対位置を順次段階的に変化させて、前記主及び副のプローブピンを前記主及び副の電極パッドに接触させる駆動機構と、
前記主及び副のプローブピンを介して前記半導体チップを検査する測定ユニットと、
前記測定ユニットと前記主のプローブピンとの接続を切り換えるリレーユニットとを備え、
前記主の電極パッド内における前記主のプローブピンの接触箇所が順次変化すると共に、前記副のプローブピンが接触する前記副の電極パッドが順次切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置を順次段階的に変化させ、各接触毎に前記半導体チップを検査し、
前記主の電極パッドに接触する前記主のプローブピンが、それまでの主のプローブピンから隣接する主のプローブピンに切り換わると共に、前記副のプローブピンが接触する前記副の電極パッドが切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置をさらに変化させると共に、
前記それまでの主のプローブピンと前記測定ユニットとの接続が、前記隣接する主のプローブピンと前記測定ユニットとの接続に切り換わるように、前記リレーユニットによる接続を切り換え、前記半導体チップを検査する
ことを特徴とする半導体検査装置。 - 半導体チップの特性を検査する半導体検査装置における半導体検査方法において、
前記半導体チップは、
連続する相対的に面積の小さな副の電極パッドと、相対的に面積の大きな主の電極パッドとが設けられ、
前記半導体検査装置は、
所定個数の前記副の電極パッド毎に設けられて前記副の電極パッドに接触する副のプローブピンと、前記主の電極パットに接触する複数の主のプローブピンとを有するプローブカードと、
前記半導体チップと前記プローブカードとの相対位置を順次段階的に変化させて、前記主及び副のプローブピンを前記主及び副の電極パッドに接触させる駆動機構と、
前記主及び副のプローブピンを介して前記半導体チップを検査する測定ユニットと、
前記測定ユニットと前記主のプローブピンとの接続を切り換えるリレーユニットとを備え、
前記半導体検査方法は、
前記半導体チップと前記プローブカードとの相対位置を順次段階的に変化させて、前記半導体チップを検査する半導体チップ検査ステップを有し、
前記半導体チップ検査ステップは、
前記主の電極パッド内における前記主のプローブピンの接触箇所が順次変化すると共に、前記副のプローブピンが接触する前記副の電極パッドが順次切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置を順次段階的に変化させ、各接触毎に前記半導体チップを検査する第１の検査ステップと、
前記主の電極パッドに接触する前記主のプローブピンが、それまでの主のプローブピン から隣接する主のプローブピンに切り換わると共に、前記副のプローブピンが接触する前記副の電極パッドが切り換わるように、前記半導体チップと前記プローブカードとの間の相対位置を変化させると共に、
前記それまでの主のプローブピンと前記測定ユニットとの接続が、前記隣接する主のプローブピンと前記測定ユニットとの接続に切り換わるように、前記リレーユニットによる接続を切り換え、前記半導体チップを検査する第２の検査ステップとを有する
ことを特徴とする半導体検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002306505A JP3858244B2 (ja) | 2002-10-22 | 2002-10-22 | 半導体検査装置及び半導体の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002306505A JP3858244B2 (ja) | 2002-10-22 | 2002-10-22 | 半導体検査装置及び半導体の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004146415A JP2004146415A (ja) | 2004-05-20 |
| JP3858244B2 true JP3858244B2 (ja) | 2006-12-13 |
Family
ID=32453228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002306505A Expired - Fee Related JP3858244B2 (ja) | 2002-10-22 | 2002-10-22 | 半導体検査装置及び半導体の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3858244B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915416A (zh) * | 2013-01-08 | 2014-07-09 | 联咏科技股份有限公司 | 具有薄膜覆晶封装的电子装置 |
| US9400310B2 (en) | 2012-12-24 | 2016-07-26 | Novatek Microelectronics Corp. | Electronic device with chip-on-film package |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5142145B2 (ja) | 2008-03-27 | 2013-02-13 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法、半導体ウェハ、およびテスト方法 |
-
2002
- 2002-10-22 JP JP2002306505A patent/JP3858244B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9400310B2 (en) | 2012-12-24 | 2016-07-26 | Novatek Microelectronics Corp. | Electronic device with chip-on-film package |
| CN103915416A (zh) * | 2013-01-08 | 2014-07-09 | 联咏科技股份有限公司 | 具有薄膜覆晶封装的电子装置 |
| CN103915416B (zh) * | 2013-01-08 | 2016-12-28 | 联咏科技股份有限公司 | 具有薄膜覆晶封装的电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004146415A (ja) | 2004-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008527328A (ja) | プローブヘッドアレイ | |
| US20080017856A1 (en) | Wafer and semiconductor device testing method | |
| JP4313544B2 (ja) | 半導体集積回路 | |
| JP2007049161A (ja) | ドーナッツ型並列プローブカード及びそれを利用したウェーハの検査方法 | |
| JP2008039725A (ja) | プリント配線板の電気検査方法およびプリント配線板の電気検査装置 | |
| JP3858244B2 (ja) | 半導体検査装置及び半導体の検査方法 | |
| JPH07201935A (ja) | プローブカード及び検査方法 | |
| KR100668133B1 (ko) | 번인 테스트를 위한 방법 및 번인 테스트를 위한측정프로그램 | |
| KR100977060B1 (ko) | 반도체칩 테스터용 프로브 카드와 이를 사용하는 테스터 및그 테스터를 이용한 반도체칩의 검사방법 | |
| JP2006196711A (ja) | 半導体集積回路、プローブカードおよび半導体集積回路の試験方法 | |
| JP2005017221A (ja) | 基板検査方法及びその装置 | |
| JPH0689932A (ja) | パワーｍｏｓｆｅｔのバーンイン装置 | |
| JP3103957B2 (ja) | プローブ装置 | |
| KR20190120350A (ko) | 검사 시스템 | |
| JP2004301807A (ja) | 検査用プローブカード | |
| JP3178424B2 (ja) | 集積回路試験装置及び集積回路試験方法 | |
| JP4060973B2 (ja) | Ｌｃｄコントローラｉｃ | |
| JPH02216467A (ja) | プローバ | |
| JP2005201659A (ja) | プローブカード、プローブ装置、プローブ試験方法及び半導体装置の製造方法 | |
| KR20070017788A (ko) | 미세 피치의 패드를 가진 집적회로, 집적회로 검사용프로브 카드 및 검사 방법 | |
| JP2007157955A (ja) | プローブカードおよびこれを用いた測定方法および検査装置 | |
| JPS62154638A (ja) | 半導体回路検査装置 | |
| JPH10160806A (ja) | 半導体デバイス、及びそのプローブテスト方法 | |
| JPH06196537A (ja) | 電気回路検査方法及び装置 | |
| JPH0365927A (ja) | 液晶表示パネルの検査装置およびその検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060908 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |