JPH07244115A

JPH07244115A - 半導体チップの試験装置

Info

Publication number: JPH07244115A
Application number: JP6035072A
Authority: JP
Inventors: Takashi Chikaraishi; 隆力石
Original assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Current assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Priority date: 1994-03-04
Filing date: 1994-03-04
Publication date: 1995-09-19

Abstract

(57)【要約】【目的】動作電圧の異なる回路を混載する半導体チッ
プの検査において、半導体チップの品番が変わってパッ
ケージ品番が同一で電源端子の電源電圧別の配置パター
ンのみが変更されても試験ボードを共用する。【構成】動作電圧の異なる回路を混載する半導体チッ
プ１はパッケージ３に収容された状態で検査される。電
源電圧供給手段２の各電源出力端子Ａ１，Ａ２からは半
導体チップ１の動作電圧に応じた電源電圧が出力され
る。試験ボード４には、接続端子Ｔ１，Ｔ２，Ｔ３が半
導体チップ１の動作電圧毎にパッケージ３に設けられた
電源端子Ｂの電源電圧別の配置パターンと対応して設置
されている。第１の接続端子群Ｔ１，Ｔ２は、電源電圧
供給手段２の各電源出力端子Ａ１，Ａ２と個別に接続さ
れている。第２の接続端子群Ｔ３は、切換手段５を介し
て電源電圧供給手段２の各電源出力端子Ａ１，Ａ２のい
ずれかと切り換え可能に接続されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は１チップに動作電圧の異
なる回路が混載されたＩＣやＬＳＩ等の半導体集積回路
について、その電気特性等の検査測定に用いられる半導
体チップの試験装置に関するものである。

【０００２】近年、市場では消費電力の低減等を目的と
して機器の低電圧化が進み、機器を構成する各回路に使
用されるＩＣやＬＳＩ等の動作電圧も低電圧化されつつ
ある。しかし、現在のところ機器内の各回路が全て低電
圧で動作するようにまだ統一されておらず、低電圧で駆
動する回路と従来通りの電圧（高電圧）で駆動する回路
とが混載されているのが現状である。そのため、このよ
うな回路に使用されるＩＣやＬＳＩ等の半導体チップに
は低電圧で動作する回路と高電圧で動作する回路とが混
載され、半導体チップは多電源で動作するようになって
いる。

【０００３】通常、半導体チップはパッケージに収容さ
れた状態で製品出荷されるが、その出荷前には電気特性
等の各種の検査が行われる。多電源で動作する半導体チ
ップの検査には、その動作電圧に応じた複数（例えば低
電圧と高電圧の２種類）の電源電圧を供給する必要があ
り、多電源電圧を供給することができる試験装置が使用
されている。

【０００４】

【従来の技術】例えば半導体チップが３Ｖと５Ｖの異な
る電源電圧で動作する回路を混載する場合、この半導体
チップを収容するパッケージに設けられた多数の端子
（例えばリード等）中には３Ｖ用電源端子（リード）と
５Ｖ用電源端子（リード）が半導体チップの電源用Ｉ／
Ｏポートに対応してそれぞれ所定の配置パターンで設け
られている。半導体チップの検査は、図１０に回路図で
示すユニバーサル試験ボード（以下、単に試験ボードと
いう）３１とテスタパワーユニット３２を備えた試験装
置３３を用いて行われる。検査の際、半導体チップ３４
を収容するパッケージ３５は試験ボード３１にセットさ
れる。試験ボード３１にはパッケージ３５がセットされ
る位置に、パッケージ３５に設けられた全ての端子（リ
ード等）と個々に対応する多数の接続端子が設置され、
この接続端子のうちパッケージ３５の３Ｖ用電源端子と
５Ｖ用電源端子に対応する位置に３Ｖ用接続端子ｅ１と
５Ｖ用接続端子ｅ２が設置されている。即ち、３Ｖ用接
続端子ｅ１と５Ｖ用接続端子ｅ２は、パッケージ３５の
各電源端子と同じ配置パターンで設置され、パッケージ
３５をセットした状態において、各電源端子と各接続端
子はそれぞれ同じ電圧用同士が接続されるようになって
いる。通常、電源端子の配置パターンは、同一品番のパ
ッケージ３５に収容された半導体チップ３４間で同一の
試験ボード３１が共用できるようにパッケージ品番毎に
所定の配置パターンに決められている。

【０００５】試験ボード３１は半導体チップ３４の動作
電圧に応じた電源電圧（３Ｖ及び５Ｖ）を出力するとと
もに半導体チップ３４の各種電気特性を測定するテスタ
パワーユニット３２に接続されている。そして、テスタ
パワーユニット３２から試験ボード３１にセットされた
パッケージ３５に各接続端子と各電源端子との電気的接
触を介してそのパッケージ３５内に収容された半導体チ
ップ３４に二電源電圧が供給され、テスタパワーユニッ
ト３２により半導体チップ３４の各種電気特性が測定さ
れる。ここで、テスタパワーユニット３２の各入出力端
子から試験ボード３１に設置された各接続端子までの配
線は、検査時のノイズの発生や電圧降下等を防止して精
度の高い測定データを得るためほぼ最短距離にて施され
ており、各接続端子は試験ボードの所定位置に固定され
ていた。

【０００６】

【発明が解決しようとする課題】従って、パッケージ３
５に収容された半導体チップ３４の品番の違いによりパ
ッケージ品番が同じであっても、電源端子（リード等）
の各電源電圧別の配置パターンが異なる場合には、試験
ボード３１を共用することができなかった。そのため、
その都度試験ボードを作製しなければならず、専用の試
験ボードを作製するための作製時間や作製費用が負担に
なっていた。

【０００７】例えば、特開昭６３−２６９０７４号公報
では、図１１に示すように電源Ａ１，Ａ２，Ｂ１…と、
被測定物の端子Ｘ１，Ｘ２、Ｘ３…を結ぶ配線のマトリ
クスの交点にリレーＹ１〜Ｙ１２を配置し、試験が変わ
る度にリレーＹ１〜Ｙ１２を操作して次の試験用の回路
を組むことにより検査の簡易化を図っている。この方法
を試験ボード３１に適用してテスタパワーユニット３２
の各電源用出力端子と試験ボード３１の各電源用接続端
子ｅ１，ｅ２間にマトリクス状に配線を施し、この配線
マトリクスの交点にリレーを配設する方法が前記の問題
点の一解決法として考えられる。この方法によれば、検
査する半導体チップ３４の違いによりパッケージ３５の
電源端子の配置パターンが変更されても、リレーの操作
だけで電源用接続端子ｅ１，ｅ２への電源電圧の変更が
可能となるので、同一の試験ボード３１を共用すること
ができる。しかし、実際のデバイス動作を考えると、マ
トリクスの交点に配置されたリレー等のスイッチが増え
るほど、リレーの接触抵抗やインダクタンスが増えるた
め、ノイズに大変弱くなるという新たな問題が発生す
る。特に、出荷試験では、ＩＣを実機レベルの動作スピ
ードにて試験することが多いため、リレー等のスイッチ
が多くなるとノイズの影響を無視することができない。

【０００８】本発明は前記の問題点に鑑みてなされたも
のであって、その目的は動作電圧の異なる回路を混載す
る半導体チップの検査において、半導体チップの品番が
変わり同一のパッケージ品番で電源端子の電源電圧別の
配置パターンのみが変更された場合にも同一の試験ボー
ドを共用することができる半導体チップの試験装置を提
供することにある。

【０００９】

【課題を解決するための手段】図１は本発明の原理説明
図である。図１に示すように、動作電圧の異なる回路を
混載する半導体チップ１へはその動作電圧に応じた電源
電圧が電源電圧供給手段２の各電源出力端子Ａ１，Ａ２
から出力される。半導体チップ１がセットされる試験ボ
ード４には、半導体チップ１に電源電圧を供給するため
パッケージ３に複数設けられた電源端子Ｂと対応する配
置パターンにて電気的に接続可能な接続端子Ｔ１，Ｔ
２，Ｔ３が設けられている。接続端子Ｔ１，Ｔ２，Ｔ３
のうち半導体チップ１の動作電圧のうちいずれか所定の
電源電圧と導通される第１の接続端子群Ｔ１，Ｔ２は、
その動作電圧に応じた電源電圧を出力する電源電圧供給
手段２の各電源出力端子Ａ１，Ａ２と予め設定された電
源電圧毎に接続されている。また、半導体チップ１の動
作電圧のうち少なくとも二つの動作電圧と選択的に導通
され得る第２の接続端子群Ｔ３は、切換手段５を介して
電源電圧供給手段２のうち予め設定された少なくとも二
つの電源出力端子Ａ１，Ａ２のいずれかと切り換え可能
に接続されている。

【００１０】

【作用】従って、試験ボード４にセットされたパッケー
ジ３の各電源端子Ｂは、それぞれ対応する配置パターン
にて設けられた各接続端子Ｔ１，Ｔ２，Ｔ３と電気的に
接続される。接続端子Ｔ１，Ｔ２，Ｔ３のうち第１の接
続端子群Ｔ１，Ｔ２には電源電圧供給手段２の各電源出
力端子から半導体チップ１の動作電圧に応じた所定の電
源電圧がそれぞれ出力される。また、第２の接続端子群
Ｔ３には切換手段５の切り換えに応じて電源電圧供給手
段２の各電源出力端子Ａ１，Ａ２のうち予め設定された
少なくとも二つの電源出力端子Ａ１，Ａ２のいずれかか
らの電源電圧が出力される。即ち、第２の接続端子群Ｔ
３は切換手段５の切り換え操作により予め設定された少
なくとも二つの電源出力端子Ａ１，Ａ２のうち電源出力
端子Ａ１と導通された状態と、電源出力端子Ａ２と導通
された状態とに切り換えられる。従って、切換手段５を
切り換えることにより、第２の接続端子群Ｔ３と接続さ
れる電源端子Ｂに供給される電源電圧値のみが異なるパ
ッケージ品種間でこの試験ボードを共用することが可能
となる。

【００１１】

【実施例】以下、本発明を具体化した一実施例を図１〜
図８に従って説明する。図５に示すように、試験装置６
は所定間隔を隔して対向する状態に配置された試験ボー
ド（以下、ＦＴボードという）７と電極ボード８及びテ
スタパワーユニット９とから構成されている。図２に示
すように、ＦＴボード７を構成している基板１０は円板
状の多層配線基板からなり、基板１０の表面中央には４
本の載置台１１が正方形の４辺を描くように配置されて
いる。半導体チップ１２を収容するパッケージ１３は、
その側面に設けられた多数のリード１４がその先端にて
載置台１１の上面に接触する状態でＦＴボード７上にセ
ットされる。また、載置台１１の外側には載置台１１を
囲むように４つのソケット１５が設置され、ソケット１
５を作動させて開放位置（図２に示す）から固定位置
（図５に示す）に移動配置させることによりパッケージ
１３はソケット１５に圧接されてリード１４の先端（下
端）が載置台１１の上面に接触する状態でＦＴボード７
上にセットされるようになっている。

【００１２】図３に示すように、各載置台１１はパッケ
ージ１３の側面に設けられたリード１４の本数と同数の
接続端子１６が各リード１４と対応するように配列され
て構成されている。パッケージ１３がＦＴボード７上に
セットされた状態において、各リード１４はソケット１
５からの押圧力によりその先端が対応する接続端子１６
に圧接されることにより、各リード１４と各接続端子１
６とが確実に導通されるようになっている。

【００１３】本実施例の半導体チップ１２には動作電圧
３Ｖ（ボルト）の回路と動作電圧５Ｖ（ボルト）の回路
とが混載されている。この半導体チップ１２を収容する
パッケージ１３のリード１４のうち図３に示すようにパ
ッケージ１３の各側面の両端付近の２本と中央付近の１
本が電源用リード１４ａとなっており、パッケージ１３
には全部で１２本の電源用リード１４ａが設けられてい
る。１２本の電源用リード１４ａは、パッケージ１３内
の半導体チップ１２に形成された回路との接続関係によ
りそれぞれ５Ｖ用と３Ｖ用に設定されている。各電源用
リード１４ａはパッケージ１３がＦＴボード７にセット
された状態において、載置台１１を構成している各接続
端子１６のうち電源用接続端子ｔ１，ｔ２，ｔ３と接触
される。この電源用接続端子ｔ１，ｔ２，ｔ３の配置パ
ターンは、パッケージ形状及びリード数が同じとなる同
品番のパッケージ１３では同じに決められている。

【００１４】載置台１１を構成する各接続端子１６は、
図４に示すように基板１０の内部に形成された多層配線
１０ａを介してＦＴボード７の裏面側に形成された端子
１７に接続されている。各端子１７間は多層配線１０ａ
を介して接続された電源用接続端子ｔ１，ｔ２，ｔ３毎
にそれぞれ配線１８ａ，１８ｂ，１８ｃを介して互いに
接続されている。即ち、電源用接続端子ｔ１と接続され
る端子１７間は全て配線１８ａを介して互いに接続さ
れ、電源用接続端子ｔ２と接続される端子１７間は全て
配線１８ｂを介して互いに接続され、さらに電源用接続
端子ｔ３と接続される端子１７間は全て配線１８ｃを介
して互いに接続されている。また、ＦＴボード７の裏面
には２つの電極端子１９ａ，１９ｂが設けられ、電極端
子１９ａは各電源用接続端子ｔ１と導通され、電極端子
１９ｂは各電源用接続端子ｔ２と接続されている。

【００１５】ＦＴボード７の裏面にはリレー２１が配設
され、リレー２１は各電極端子１９ａ，１９ｂと電源用
接続端子ｔ３に接続された端子１７を介して配線１８
ａ，１８ｂ，１８ｃと接続されている。そして、リレー
２１は配線１８ｃに対して配線１８ａ，１８ｂのいずれ
か一方に切り換え接続するようになっている。図４では
電源用接続端子ｔ１，ｔ２，ｔ３から各端子１７及び電
極端子１９ａ，１９ｂへ至る配線のみを図示したが、Ｆ
Ｔボード７の裏面には電源用接続端子ｔ１，ｔ２，ｔ３
以外の各接続端子１６と多層配線及び配線コードを介し
て接続された信号入出力用の各電極端子（いずれも図示
せず）が施されている。

【００１６】図５に示すように、ＦＴボード７の下方に
配置された電極ボード８の上面には、各電極端子１９
ａ，１９ｂと対応する位置にプローブ２０ａ，２０ｂが
電極ボード８から垂直に上方へ突出する状態に設けられ
ている。各プローブ２０ａ，２０ｂはテスタパワーユニ
ット９に設けられた２つの電源出力端子ａ１，ａ２にそ
れぞれ接続され、テスタパワーユニット９の動作時には
各電源出力端子ａ１，ａ２から所定の電源電圧ＶＳ１，
ＶＳ２が給電されるようになっている。

【００１７】この試験装置６の電源系統の回路図を図６
に示す。ＦＴボード７の電源用接続端子ｔ１〜ｔ３は図
６に示すような配置パターンにて配置されている。即
ち、電源用接続端子ｔ１は同図におけるパッケージ１３
の左右側面の両端位置に対応して配置され、電源用接続
端子ｔ３は同図におけるパッケージ１３の上下側面の両
端位置に対応して配置されている。そして、電源用接続
端子ｔ２は電源用接続端子ｔ１間及び電源用接続端子ｔ
３間にそれぞれ挟まれる状態でパッケージ１３の各側面
中央位置に対応して配置されている。

【００１８】各電源用接続端子ｔ１はテスタパワーユニ
ット９の電源出力端子ａ１と接続され、テスタパワーユ
ニット９の動作時には電圧ＶＤ１（＝ＶＳ１）が供給さ
れる。また、各電源用接続端子ｔ２はテスタパワーユニ
ット９の電源出力端子ａ２と接続され、テスタパワーユ
ニット９の動作時には電圧ＶＤ２（＝ＶＳ２）が供給さ
れるようになっている。各電源用接続端子ｔ３はリレー
２１を介して各電源出力端子ａ１，ａ２と接続され、リ
レー２１のスイッチング機能により電源出力端子ａ１と
電源出力端子ａ２のうちいずれか一方と接続されるよう
になっており、テスタパワーユニット９の動作時には電
圧ＶＤ３が供給されるようになっている。即ち、リレー
２１が図６に実線で示す第１のスイッチング位置にある
ときに電源用接続端子ｔ３には出力電圧ＶＳ１が供給さ
れ、リレー２１が図６に鎖線で示す第２のスイッチング
位置にあるときに電源用接続端子ｔ３には出力電圧ＶＳ
２が供給されるようになっている。

【００１９】また、図５に示すようにテスタパワーユニ
ット９は入力装置９ａからの入力データに基づき所定の
プログラムを実行するマイクロコンピュータＭＣを備え
ている。電極ボード８はプローブ２０ａ，２０ｂと電極
端子１９ａ，１９ｂとが離間する退避位置と、プローブ
２０ａ，２０ｂと電極端子１９ａ，１９ｂとが接触して
導通される作用位置（図５の状態）との間をマイクロコ
ンピュータＭＣに駆動制御されてＦＴボード７と平行を
保持した状態で移動配置可能となっている。

【００２０】また、入力装置９ａから入力された半導体
チップ１２の入力データ（例えば品番等）に基づき電源
出力端子ａ１，ａ２から出力される出力電圧値ＶＳ１，
ＶＳ２の設定及びリレー２１の切り換えが、マイクロコ
ンピュータＭＣにより自動で行われるようになってい
る。また、マイクロコンピュータＭＣは予めプログラム
された各種の検査項目を実行するようになっている。

【００２１】本実施例のＦＴボード７に適用されるパッ
ケージ１３は、電源用接続端子ｔ１と対応する電源用リ
ード１４ａが全て電圧ＶＳ１用（例えば５Ｖ用）に、電
源用接続端子ｔ２と対応する電源用リード１４ａが全て
電圧ＶＳ２用（例えば３Ｖ用）に設定されていることが
条件となる。そして、電源用接続端子ｔ３と対応する電
源用リード１４ａが、電圧ＶＳ１用（例えば５Ｖ用）に
設定された図７（ａ）又は電圧ＶＳ２用（例えば３Ｖ
用）に設定された図７（ｂ）に示すコンセプトにて設計
されたパッケージ１３がこのＦＴボード７に適用され
る。

【００２２】尚、電極ボード８に設けられた信号入出力
用の各プローブ（図示せず）は、テスタパワーユニット
９に備えられた入出力信号用端子（図示せず）と接続さ
れている。また、各電源出力端子ａ１，ａ２から各プロ
ーブ２０ａ，２０ｂ及び電極端子１９ａ，１９ｂを介し
て各電源用接続端子ｔ１〜ｔ３に至るまでの配線はほぼ
最短距離を通るように施され、配線を介しての電圧降下
はほとんど無視できる。

【００２３】次に前記のように構成された試験装置６の
作用を説明する。半導体チップ１２はパッケージ１３に
収容されて封止された状態で出荷されるが、例えばその
出荷前にこの試験装置６により各種の検査を行う場合、
まず半導体チップ１２が収容されたパッケージ１３をＦ
Ｔボード７にセットする。即ち、パッケージ１３を各リ
ード１４の先端が対応する接続端子１６に接触するよう
に載置台１１上に載置し、この状態でソケット１５を開
放位置から固定位置に移動配置させることによりパッケ
ージ１３をＦＴボード７にセットする。このセット状態
において、全てのリード１４は載置台１１を構成する各
接続端子１６と個々に電気的に接触し、１２本の電源用
端子１４ａはそれぞれ対応する電源用接続端子ｔ１，ｔ
２，ｔ３と電気的に接触する状態となる。そして、テス
タパワーユニット９の動作開始とともに退避位置にあっ
た電極ボード８は作用位置に移動配置され、各プローブ
２０ａ，２０ｂが各電極端子１９ａ，１９ｂに接触して
導通される。

【００２４】例えば、図７（ａ）に示すようなコンセプ
トにて設計されたパッケージ１３を検査する場合には、
テスタパワーユニット９に備えられた入力装置９ａから
図７（ａ）に示すパッケージ１３に収容された半導体チ
ップ１２の品番等の入力データを入力する。その結果、
マイクロコンピュータＭＣはこの入力データに基づき各
電源出力端子ａ１，ａ２からの出力電圧値ＶＳ１，ＶＳ
２をそれぞれ５Ｖ，３Ｖに設定するとともに、リレー２
１を第１のスイッチング位置に配置する。そして、テス
タパワーユニット９の各電源出力端子ａ１，ａ２からそ
れぞれ５Ｖ，３Ｖの電源電圧が出力されると、電源用接
続端子ｔ１，ｔ３には５Ｖが、電源用接続端子ｔ２には
３Ｖが出力される。その結果、ＦＴボード７にセットさ
れたパッケージ１３の各電源用リード１４ａには図７
（ａ）で示すような電源電圧が供給され、このようなコ
ンセプトにて設計されたパッケージ１３の検査を実施す
ることができる。

【００２５】次に、図７（ｂ）に示すようなコンセプト
にて設計されたパッケージ１３を検査する場合には、テ
スタパワーユニット９に備えられた入力装置９ａから図
７（ｂ）に示すパッケージ１３に収容された半導体チッ
プ１２の品番等の入力データを入力する。その結果、マ
イクロコンピュータＭＣはこの入力データに基づき各電
源出力端子ａ１，ａ２からの出力電圧値ＶＳ１，ＶＳ２
をそれぞれ５Ｖ，３Ｖに設定するとともに、リレー２１
を第２のスイッチング位置に配置する。そして、テスタ
パワーユニット９の各電源出力端子ａ１，ａ２からそれ
ぞれ５Ｖ，３Ｖの電源電圧が出力されると、電源用接続
端子ｔ１には５Ｖが、電源用接続端子ｔ２，ｔ３には３
Ｖが出力される。その結果、ＦＴボード７にセットされ
たパッケージ１３の各電源用リード１４ａには図７
（ｂ）で示すような電源電圧が供給され、このようなコ
ンセプトにて設計されたパッケージ１３の検査を実施す
ることができる。

【００２６】また、各電源出力端子ａ１，ａ２から出力
される電源電圧ＶＳ１，ＶＳ２の設定を変更して電源電
圧ＶＳ１を３Ｖに、電源電圧ＶＳ２を５Ｖに設定するこ
とにより、それぞれ図８（ａ），（ｂ）に示すようなコ
ンセンプトにて設計されたパッケージ１３の検査を実施
することができる。例えば図８（ａ）に示すコンセンプ
トにて設計されたパッケージ１３を検査する場合、入力
データに基づきマイクロコンピュータＭＣにより各電源
出力端子ａ１，ａ２からの出力電圧ＶＳ１，ＶＳ２がそ
れぞれ３Ｖ，５Ｖに設定されるとともに、リレー２１が
第１のスイッチング位置に配置される。また、図８
（ｂ）に示すコンセンプトにて設計されたパッケージ１
３を検査する場合、入力データに基づきマイクロコンピ
ュータＭＣにより各電源出力端子ａ１，ａ２からの出力
電圧ＶＳ１，ＶＳ２がそれぞれ３Ｖ，５Ｖに設定される
とともに、リレー２１が第２のスイッチング位置に配置
される。そして、図８（ａ），（ｂ）に示すコンセンプ
トにて設計された各パッケージ１３の電源用リード１４
ａにはそのコンセプトに応じた所定の電源電圧が供給さ
れる。

【００２７】このように本実施例のＦＴボード７は、マ
イクロコンピュータＭＣによるリレー２１の切り換えに
より電源用接続端子ｔ３が各電源出力端子ａ１，ａ２の
うちいずれかと接続される。そのため、リレー２１を第
１のスイッチング位置と第２のスイッチング位置とに切
り換えることにより、収容する半導体チップ１２の回路
に応じて図７（ａ），（ｂ）に示す異なるコンセプトに
て設計された２種類のパッケージ１３の検査にＦＴボー
ド７を共用することができる。そのため、異なるコンセ
プトにて設計されたパッケージ１３毎にＦＴボード７を
作製する必要がなくなり、ＦＴボード７を共用できる分
だけＦＴボード７の材料コスト、作製費用及び作製時間
をほぼ半分に削減することができる。

【００２８】また、本実施例では４個の電源用接続端子
ｔ３に対してリレー２１を介して各電源出力端子ａ１，
ａ２から５Ｖと３Ｖが供給される構成であるので、１個
のリレー２１により複数（４個）の電源用接続端子ｔ３
への電源電圧の変更が可能である。そのため、従来技術
で述べた特開昭６３−２６９０７４号公報に開示の検査
装置のように多数のリレーを介さないので、リレーによ
る接触抵抗やインダクタンスが増えることがない。その
結果、電圧降下やノイズの発生等の誤測定を招く原因を
極力無くすことができる。特に半導体チップ１２を実機
レベルの動作スピードで検査しても１個のリレー２１を
介するのみで誤測定を招く程のノイズが発生することな
く精度の高い検査を実施することができる。

【００２９】さらに、本実施例のテスタパワーユニット
９は、各電源出力端子ａ１，ａ２から出力される電源電
圧ＶＳ１，ＶＳ２の設定が変更可能である。そのため、
電源電圧ＶＳ１，ＶＳ２をそれぞれ３Ｖ，５Ｖに設定
し、リレー２１を切り換え操作することによりさらに図
８（ａ），（ｂ）に示すような２種類の異なるコンセプ
トにて設計されたパッケージ１３の検査を実施すること
ができる。

【００３０】また、テスタパワーユニット９の各電源出
力端子ａ１，ａ２から電源用接続端子ｔ１〜ｔ３までの
配線距離をほぼ最短距離となるように施したので、ノイ
ズや電圧降下等を極力無くして精度の良い測定データを
得ることができる。その結果、この試験装置６にて半導
体チップ１２を検査することにより、不良品を確実に排
除することができる。また、テスタパワーユニット９の
各電源出力端子ａ１，ａ２から電源用接続端子ｔ３へ供
給される電源電圧をリレー２１により切り換える構成と
したので、入力データに基づきマイクロコンピュータＭ
Ｃによりリレー２１を駆動制御することが可能となる。
その結果、電源用接続端子ｔ３への電源電圧の切り換え
を入力データに基づき自動で設定することができる。

【００３１】尚、本発明は上記実施例に限定されるもの
ではなく、発明の趣旨を逸脱しない範囲で例えば次のよ
うに変更することができる。（１）図９に示すように、試験装置６に２個のリレー２
３，２４を配設し、リレー２３により電源用接続端子ｔ
３を各電源出力端子ａ１，ａ２のいずれかと接続可能と
し、リレー２４により電源用接続端子ｔ４を各電源出力
端子ａ１，ａ２のいずれかと接続可能とする構成として
もよい。この構成によれば、各リレー２３，２４の切り
換え操作だけにより４種類の異なるコンセプトにて設計
されたパッケージの検査にＦＴボード７を共用すること
ができる。この場合も各リレー２３，２４によりそれぞ
れ複数の電源用接続端子ｔ３，ｔ４への電源電圧が変更
されるので、電源用接続端子ｔ３，ｔ４の個数に比較し
てリレー２３，２４の個数が少なくて済み、リレー２
３，２４による電圧降下やノイズの発生等の悪影響が及
ぼされない。

【００３２】（２）切換手段はリレーに限定されずスイ
ッチング機能を有していればよい。例えば、トランジス
タ等の半導体素子によりスイッチング回路を構成しても
よい。トランジスタならばリレーと同様にマイクロコン
ピュータ等による駆動制御が可能であり、スイッチング
に機械的動作が伴わないので故障が発生し難く、スイッ
チング部の寿命を長くすることができる。

【００３３】（３）電源用接続端子ｔ１〜ｔ３の配置パ
ターンは、上記実施例に限定されずＦＴボード７にセッ
トされるパッケージ１３の電源用リード１４ａの配置パ
ターンに応じて適宜に設定することができる。

【００３４】（４）半導体チップの動作電圧は３Ｖと５
Ｖに限定されず、その他の動作電圧で動作する半導体チ
ップの検査に本発明を適用してもよい。（５）半導体チップの動作電圧は３Ｖと５Ｖのような二
電源に限定されない。三電源やそれ以上の多電源の半導
体チップの検査に本発明を適用してもよい。

【００３５】（６）電源用接続端子ｔ１〜ｔ３は全部で
１２個に限定されず、検査されるパッケージの電源用リ
ード１４ａの本数に応じて適宜に設定することができ
る。（７）パッケージ１３の端子形状は上記実施例に限定さ
れない。例えば、ピングリッドアレイ（ＰＧＡ）、デュ
アル・インライン・パッケージ（ＤＩＰ）、ＱＦＪ等と
してもよく、端子がバンプとなったものでもよい。ま
た、ＴＡＢの検査に本発明を適用してもよい。

【００３６】前記実施例から把握される特許請求の範囲
以外の技術的思想についてその効果とともに以下に記載
する。（１）電源電圧供給手段は電源出力端子から出力される
電源電圧値が設定変更可能である請求項１〜請求項４に
記載の半導体チップの試験装置。

【００３７】この構成によれば、半導体チップの動作電
圧に応じて設定された電源電圧供給手段の各電源出力端
子からの出力電圧値をその電圧値が互いに入れ替わるよ
うに設定し直すことによりこの試験装置を異なる配置パ
ターンとなった電源端子を有するパッケージに収容され
た半導体チップの検査に共用することができる。

【００３８】（２）前記切換手段は半導体素子からなる
請求項１〜請求項３又は前記技術的思想（１）に記載の
半導体チップの試験装置。この構成によれば、切換手段
は半導体素子からなるので、電気的制御が可能であると
ともに機械的なスイッチング動作を伴わないので故障が
起こり難く寿命を長くすることができる。

【００３９】

【発明の効果】以上詳述したように請求項１及び請求項
２に記載の発明によれば、動作電圧の異なる回路を混載
する半導体チップの検査において、切換手段により試験
ボードの接続端子に供給される電源電圧を変更可能とし
たので、半導体チップの品番が変わって同一のパッケー
ジ品番で電源端子の電源電圧別の配置パターンのみが変
更されても、試験ボードを共用することができるという
優れた効果を奏する。

【００４０】また、請求項３に記載の発明によれば、電
源電圧供給手段の各出力端子と各接続端子とを、その間
における電圧降下がほぼ無視し得るような短い配線にて
接続したので、試験装置による測定精度を向上させるこ
とができる。

【００４１】さらに請求項４に記載の発明によれば、ス
イッチ手段をリレーとしたので、電気的な制御が可能と
なるという優れた効果を奏する。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】一実施例の試験装置の部分概略斜視図である。

【図３】パッケージをセットした状態を示す試験装置の
部分概略斜視図である。

【図４】試験ボードの概略底面図である。

【図５】試験装置の概略側面図である。

【図６】試験装置の回路図である。

【図７】電源用リードの配置パターンを示す平面図であ
る。

【図８】電源用リードの配置パターンを示す平面図であ
る。

【図９】別例の試験装置の回路図である。

【図１０】従来技術の試験装置の回路図である。

【図１１】従来技術の試験装置の回路図である。

【符号の説明】

１半導体チップ２電源電圧供給手段３パッケージ４試験ボード５切換手段２１，２３，２４リレーＡ１，Ａ２電源出力端子Ｂ電源端子Ｔ１，Ｔ２，Ｔ３接続端子及び接続端子群Ｔ１第１の接続端子群及び第１接続端子群Ｔ２第１の接続端子群及び第２接続端子群Ｔ３第２の接続端子群及び第３接続端子群

Claims

【特許請求の範囲】

【請求項１】異なる動作電圧で動作する回路を混載す
る半導体チップ（１）に電源電圧を供給するとともにそ
の動作電圧毎の電源出力端子（Ａ１，Ａ２）を備えた電
源電圧供給手段（２）と、前記半導体チップ（１）を収
容するパッケージ（３）に動作電圧毎に設けられた電源
端子（Ｂ）と対応する配置パターンにて設けられた接続
端子（Ｔ１，Ｔ２，Ｔ３）を有する試験ボード（４）と
を備え、前記パッケージ（３）が前記試験ボード（４）
にセットされて前記電源端子（Ｂ）と前記接続端子（Ｔ
１，Ｔ２，Ｔ３）とが電気的に接続された状態におい
て、該電源端子（Ｂ）と該接続端子（Ｔ１，Ｔ２，Ｔ
３）との接続を介して前記電源電圧供給手段（２）から
前記半導体チップ（１）にその動作電圧に応じた電源電
圧を供給する半導体チップの試験装置において、前記接続端子（Ｔ１，Ｔ２，Ｔ３）を前記半導体チップ
（１）の動作電圧のうちいずれか所定の電源電圧と導通
される第１の接続端子群（Ｔ１，Ｔ２）と、前記半導体
チップ（１）の動作電圧のうち少なくとも二つの動作電
圧と選択的に導通され得る第２の接続端子群（Ｔ３）と
に分け、前記電源電圧供給手段（２）の各電源出力端子
（Ａ１，Ａ２）と第１の接続端子群（Ｔ１，Ｔ２）とを
予め設定された電源電圧毎に接続し、第２の接続端子群
（Ｔ３）を切換手段（５）を介して前記電源電圧供給手
段（２）の各電源出力端子（Ａ１，Ａ２）のうち予め設
定された少なくとも二つの電源出力端子（Ａ１，Ａ２）
のいずれかと切り換え可能に接続した半導体チップの試
験装置。
【請求項２】第１の電源電圧と第２の電源電圧で動作
する回路を混載する半導体チップ（１）を収容するパッ
ケージ（３）にその動作電圧毎に設けられた複数の電源
端子（Ｂ）と対応した配置パターンにて試験ボード
（４）に設けられた接続端子（Ｔ１，Ｔ２，Ｔ３）を、
第１の電源電圧と導通される第１接続端子群（Ｔ１）
と、第２の電源電圧と導通される第２接続端子群（Ｔ
２）と、第１の電源電圧と第２の電源電圧とのいずれと
も導通され得る第３接続端子群（Ｔ３）とに分け、前記
半導体チップ（１）にその動作電圧に応じた電源電圧を
供給する電源電圧供給手段（２）の各電源出力端子（Ａ
１，Ａ２）と前記接続端子群（Ｔ１，Ｔ２，Ｔ３）と
を、第１の電源電圧が出力される第１の電源出力端子
（Ａ１）と第１接続端子群（Ｔ１）とを接続し、第２の
電源電圧が出力される第２の電源出力端子（Ａ２）と第
２接続端子群（Ｔ２）とをそれぞれ接続するとともに、
第３接続端子群（Ｔ３）を切換手段（５）を介して第１
の電源出力端子（Ａ１）と第２の電源出力端子（Ａ２）
とのいずれかと切り換え可能に接続した半導体チップの
試験装置。
【請求項３】前記電源電圧供給手段（２）の各出力端
子と前記接続端子（Ｔ１，Ｔ２，Ｔ３）とを、その間に
おける電圧降下がほぼ無視し得るような短い配線にて接
続した請求項１又は請求項２に記載の半導体チップの試
験装置。
【請求項４】前記切換手段（５）はリレー（２１，２
３，２４）からなる請求項１〜請求項３に記載の半導体
チップの試験装置。