JPH07201935A - プローブカード及び検査方法 - Google Patents
プローブカード及び検査方法Info
- Publication number
- JPH07201935A JPH07201935A JP5349498A JP34949893A JPH07201935A JP H07201935 A JPH07201935 A JP H07201935A JP 5349498 A JP5349498 A JP 5349498A JP 34949893 A JP34949893 A JP 34949893A JP H07201935 A JPH07201935 A JP H07201935A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- wafer
- chips
- probe card
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
(57)【要約】
【目的】 複数のプローブユニットを組み合わせてプロ
ーブカードを構成することにより、1回または少数回
(例えば2〜3回)の接触でウェーハ上のすべてのチッ
プに接触可能にして、検査時間を短縮する。 【構成】 ウェーハ12には5行×11列のチップ14
が形成されており、これに対応して、プローブカードは
11個のプローブユニット10を備えている。プローブ
カード全体としては、ウェーハ12上のすべてのメモリ
チップの電極に同時に接触できるだけのプローブ針を備
えている。各プローブユニットの配線板は、ウェーハ1
2の表面に対して垂直方向に延びている。ウェーハ12
をプローブカードに押し付けると、すべてのチップの電
極がプローブ針に接触する。そして、テスタを用いて全
チップの検査を並列に実行する。これにより、1回の検
査時間でウェーハ上の全チップの検査が完了する。
ーブカードを構成することにより、1回または少数回
(例えば2〜3回)の接触でウェーハ上のすべてのチッ
プに接触可能にして、検査時間を短縮する。 【構成】 ウェーハ12には5行×11列のチップ14
が形成されており、これに対応して、プローブカードは
11個のプローブユニット10を備えている。プローブ
カード全体としては、ウェーハ12上のすべてのメモリ
チップの電極に同時に接触できるだけのプローブ針を備
えている。各プローブユニットの配線板は、ウェーハ1
2の表面に対して垂直方向に延びている。ウェーハ12
をプローブカードに押し付けると、すべてのチップの電
極がプローブ針に接触する。そして、テスタを用いて全
チップの検査を並列に実行する。これにより、1回の検
査時間でウェーハ上の全チップの検査が完了する。
Description
【0001】
【産業上の利用分野】この発明はウェーハ上の多数の集
積回路チップを検査するためのプローブカードに関し、
また、これを用いた検査方法に関する。
積回路チップを検査するためのプローブカードに関し、
また、これを用いた検査方法に関する。
【0002】
【従来の技術】DRAMやSRAMなどのICメモリの
分野では高集積化がどんどん進み、それに伴って、これ
らのメモリを検査する時間も長くなる傾向にある。IC
メモリは、一般に、Siウェーハ上に同一のチップの形
で多数形成される。そして、ウェーハの状態で検査され
てから、ダイシングにより個別のチップに分離される。
ウェーハ上の多数のチップを検査するにはプローブカー
ドとテスタとが用いられる。すなわち、プローブカード
のプローブ針でチップの電極に接触し、テスト回路を有
するテスタによって各チップの検査が実行される。
分野では高集積化がどんどん進み、それに伴って、これ
らのメモリを検査する時間も長くなる傾向にある。IC
メモリは、一般に、Siウェーハ上に同一のチップの形
で多数形成される。そして、ウェーハの状態で検査され
てから、ダイシングにより個別のチップに分離される。
ウェーハ上の多数のチップを検査するにはプローブカー
ドとテスタとが用いられる。すなわち、プローブカード
のプローブ針でチップの電極に接触し、テスト回路を有
するテスタによって各チップの検査が実行される。
【0003】プローブカードのプローブ針は、検査すべ
きチップの電極配置に対応するように配列されていて、
ひとつのチップのすべての被接触電極に同時にプローブ
針が接触するようになっている。
きチップの電極配置に対応するように配列されていて、
ひとつのチップのすべての被接触電極に同時にプローブ
針が接触するようになっている。
【0004】ウェーハ上の多数のチップを検査するには
次のようにする。まず、検査すべき最初のチップの電極
に対面するようにプローブカードとウェーハとの相対位
置関係を位置決めする。そして、プローブカードのプロ
ーブ針を被検査チップの電極に押し付けて検査を実行す
る。次に、別のチップに対してプローブカードを位置決
めして同様の検査を実行する。このようにして、順次チ
ップを検査していく。
次のようにする。まず、検査すべき最初のチップの電極
に対面するようにプローブカードとウェーハとの相対位
置関係を位置決めする。そして、プローブカードのプロ
ーブ針を被検査チップの電極に押し付けて検査を実行す
る。次に、別のチップに対してプローブカードを位置決
めして同様の検査を実行する。このようにして、順次チ
ップを検査していく。
【0005】しかし、このようにひとつずつチップを検
査していくと、ウェーハ上のすべてのチップを検査する
には非常に時間がかかる。しかも、メモリの高集積化が
進むにつれて、ひとつのチップを検査する時間が長くな
っているので、ウェーハ上のすべてのチップを検査する
のに要する時間は非常に長くなる傾向にある。
査していくと、ウェーハ上のすべてのチップを検査する
には非常に時間がかかる。しかも、メモリの高集積化が
進むにつれて、ひとつのチップを検査する時間が長くな
っているので、ウェーハ上のすべてのチップを検査する
のに要する時間は非常に長くなる傾向にある。
【0006】ところで、ウェーハ1枚当りの検査時間が
長くなる場合に、複数のテスタを用いて複数のウェーハ
を同時に検査すれば、全体として検査時間の短縮にな
る。しかし、テスタは高価であり、設備費用の負担が大
きくなる。
長くなる場合に、複数のテスタを用いて複数のウェーハ
を同時に検査すれば、全体として検査時間の短縮にな
る。しかし、テスタは高価であり、設備費用の負担が大
きくなる。
【0007】そこで、ウェーハ1枚当りの検査時間を短
縮できるように、数個のチップに同時に接触できるよう
にしたプローブカードが開発されてきた。現在では、最
大16個のチップに同時に接触できるようなプローブカ
ードが知られている。ひとつのチップに40個の被接触
電極があると仮定すると、16個のチップに同時に接触
可能なプローブカードには、40×16=640本のプ
ローブ針が設けられていることになる。このようなプロ
ーブカードを用いるときは、テスタ側にも、16個のチ
ップに対して同時に信号を出力し、かつ、16個のチッ
プから同時に信号を受けて、並列に検査処理を実行でき
るような機能を設けることが必要である。このようにし
て複数チップを同時に検査することにより、検査時間は
格段に短縮された。
縮できるように、数個のチップに同時に接触できるよう
にしたプローブカードが開発されてきた。現在では、最
大16個のチップに同時に接触できるようなプローブカ
ードが知られている。ひとつのチップに40個の被接触
電極があると仮定すると、16個のチップに同時に接触
可能なプローブカードには、40×16=640本のプ
ローブ針が設けられていることになる。このようなプロ
ーブカードを用いるときは、テスタ側にも、16個のチ
ップに対して同時に信号を出力し、かつ、16個のチッ
プから同時に信号を受けて、並列に検査処理を実行でき
るような機能を設けることが必要である。このようにし
て複数チップを同時に検査することにより、検査時間は
格段に短縮された。
【0008】
【発明が解決しようとする課題】しかし、上述のような
複数チップの同時検査を実行しても、まだ不十分であ
る。例えば、8インチのSiウェーハに250個のチッ
プが形成されているとすると、16個のチップを同時に
検査しても、ウェーハ上のすべてのチップを検査するに
は、少なくとも16回の検査が必要となる。この場合
に、1回の検査時間が20分だとすると、ウェーハ上の
すべてのチップを検査するには、少なくとも320分か
かることになる。さらに、16回の検査のそれぞれの間
には、ウェーハとプローブカードとの位置決め作業が必
要となり、所要時間はもっと増加する。
複数チップの同時検査を実行しても、まだ不十分であ
る。例えば、8インチのSiウェーハに250個のチッ
プが形成されているとすると、16個のチップを同時に
検査しても、ウェーハ上のすべてのチップを検査するに
は、少なくとも16回の検査が必要となる。この場合
に、1回の検査時間が20分だとすると、ウェーハ上の
すべてのチップを検査するには、少なくとも320分か
かることになる。さらに、16回の検査のそれぞれの間
には、ウェーハとプローブカードとの位置決め作業が必
要となり、所要時間はもっと増加する。
【0009】そこで、ウェーハ上のすべてのチップの電
極に同時に接触可能なプローブカードを開発することが
当然考えられる。しかし、極めて多数のプローブ針をひ
とつのプローブカードに固着して、ウェーハ上のあらゆ
る位置にあるチップのすべての電極にプローブ針を正し
く接触させるようにするのは、次のような理由で、ほと
んど不可能である。まず、プローブ針が非常に多数にな
ってしまう。各チップに40個の電極があってチップが
250個ある場合には、1万本のプローブ針が必要にな
る。これだけの多数のプローブ針を、ひとつのプローブ
カードの上に固着して、かつこれを正確に位置出しする
ことは、非常に困難である。また、もしできたとして
も、非常に高価なものになる。さらに、プローブ針を直
接支持する支持台も非常に大きくなるので、この支持台
が熱膨張や外力によって変形しやすくなる問題もある。
支持台が変形すると、プローブ針の設定位置がずれるこ
とになる。さらに、極めて多数のプローブ針と、そのた
めの多数の配線とが存在するので、これらのどこかで故
障が生じる可能性も高くなる。そして、この故障が原因
で高価なプローブカード全体を交換するような事態にな
れば、その損害は非常に大きくなる。
極に同時に接触可能なプローブカードを開発することが
当然考えられる。しかし、極めて多数のプローブ針をひ
とつのプローブカードに固着して、ウェーハ上のあらゆ
る位置にあるチップのすべての電極にプローブ針を正し
く接触させるようにするのは、次のような理由で、ほと
んど不可能である。まず、プローブ針が非常に多数にな
ってしまう。各チップに40個の電極があってチップが
250個ある場合には、1万本のプローブ針が必要にな
る。これだけの多数のプローブ針を、ひとつのプローブ
カードの上に固着して、かつこれを正確に位置出しする
ことは、非常に困難である。また、もしできたとして
も、非常に高価なものになる。さらに、プローブ針を直
接支持する支持台も非常に大きくなるので、この支持台
が熱膨張や外力によって変形しやすくなる問題もある。
支持台が変形すると、プローブ針の設定位置がずれるこ
とになる。さらに、極めて多数のプローブ針と、そのた
めの多数の配線とが存在するので、これらのどこかで故
障が生じる可能性も高くなる。そして、この故障が原因
で高価なプローブカード全体を交換するような事態にな
れば、その損害は非常に大きくなる。
【0010】この発明は上述の問題点を解消するために
なされたものであり、その目的は、1回または少数回
(例えば2〜3回)の接触でウェーハ上のすべてのチッ
プに接触可能なプローブカードを提供することにある。
この発明の別の目的は、複数のプローブユニットを組み
合わせることによって、製造が容易で、かつ、多数のチ
ップに同時に接触可能なプローブカードを提供すること
にある。この発明のさらに別の目的は、ウェーハ上の多
数のメモリチップを短時間で検査する検査方法を提供す
ることにある。
なされたものであり、その目的は、1回または少数回
(例えば2〜3回)の接触でウェーハ上のすべてのチッ
プに接触可能なプローブカードを提供することにある。
この発明の別の目的は、複数のプローブユニットを組み
合わせることによって、製造が容易で、かつ、多数のチ
ップに同時に接触可能なプローブカードを提供すること
にある。この発明のさらに別の目的は、ウェーハ上の多
数のメモリチップを短時間で検査する検査方法を提供す
ることにある。
【0011】
【課題を解決するための手段】この発明のプローブカー
ドは、複数のプローブユニットと、これらのプローブユ
ニットを支持する基台と、前記プローブユニットと外部
のテスタとを電気的に接続するための配線板とを備えて
いる。そして、前記プローブユニットは、複数の集積回
路チップの電極に同時に接触可能な多数のプローブ針
と、前記ウェーハの表面に対して垂直方向に延びる配線
板と、プローブユニットを前記基台に取り付けるための
支持体とを備えている。
ドは、複数のプローブユニットと、これらのプローブユ
ニットを支持する基台と、前記プローブユニットと外部
のテスタとを電気的に接続するための配線板とを備えて
いる。そして、前記プローブユニットは、複数の集積回
路チップの電極に同時に接触可能な多数のプローブ針
と、前記ウェーハの表面に対して垂直方向に延びる配線
板と、プローブユニットを前記基台に取り付けるための
支持体とを備えている。
【0012】プローブユニットの個数は特に制限はない
が、ウェーハ上のチップがN行×M列で配置されている
とすると、プローブユニットの個数は、N個,M個,
(N/2)個,(M/2)個などの個数が好ましい。例
えば、8インチのウェーハ上に12行×24列でチップ
が配列されている場合には、プローブユニットの個数
は、6個、12個、24個などの個数が好ましい。実際
にはチップ上の電極の配列方向に応じて、プローブユニ
ットをN個(またはその2分の1など)にするかM個
(またはその2分の1など)にするかが決まってくる。
が、ウェーハ上のチップがN行×M列で配置されている
とすると、プローブユニットの個数は、N個,M個,
(N/2)個,(M/2)個などの個数が好ましい。例
えば、8インチのウェーハ上に12行×24列でチップ
が配列されている場合には、プローブユニットの個数
は、6個、12個、24個などの個数が好ましい。実際
にはチップ上の電極の配列方向に応じて、プローブユニ
ットをN個(またはその2分の1など)にするかM個
(またはその2分の1など)にするかが決まってくる。
【0013】このプローブカードで検査する対象はウェ
ーハ上の多数の集積回路チップであり、その集積回路の
種類に特に制限はないが、DRAMやSRAMなどのメ
モリチップに対しては特に有効である。
ーハ上の多数の集積回路チップであり、その集積回路の
種類に特に制限はないが、DRAMやSRAMなどのメ
モリチップに対しては特に有効である。
【0014】この発明では、ひとつのプローブユニット
に属するすべてのプローブ針の先端を、1本の直線上
か、あるいは、平行な2本の直線上に配列することがで
きる。検査すべきチップの電極がチップの中央に1列に
配列されている場合には、プローブ針の先端は1本の直
線上に配列するのが好ましい。また、検査すべきチップ
の電極がチップの両側に2列に配列されている場合に
は、プローブ針の先端は平行な2本の直線上に配列する
のが好ましい。
に属するすべてのプローブ針の先端を、1本の直線上
か、あるいは、平行な2本の直線上に配列することがで
きる。検査すべきチップの電極がチップの中央に1列に
配列されている場合には、プローブ針の先端は1本の直
線上に配列するのが好ましい。また、検査すべきチップ
の電極がチップの両側に2列に配列されている場合に
は、プローブ針の先端は平行な2本の直線上に配列する
のが好ましい。
【0015】この発明において、プローブカードの基台
は環状に形成することができ、この基台の中央の開口部
に前記プローブユニットの前記支持台を差し渡して、す
べてのプローブユニットを互いに平行に配置することが
できる。「環状」とは、中央に開口を備える形状を指
し、その外形は特に限定されないが、典型的には円形の
外形とすることが最適であり、必要に応じて矩形などの
その他の外形とすることができる。
は環状に形成することができ、この基台の中央の開口部
に前記プローブユニットの前記支持台を差し渡して、す
べてのプローブユニットを互いに平行に配置することが
できる。「環状」とは、中央に開口を備える形状を指
し、その外形は特に限定されないが、典型的には円形の
外形とすることが最適であり、必要に応じて矩形などの
その他の外形とすることができる。
【0016】この発明の検査方法は、上述のプローブカ
ードを用いて、ウェーハ上に形成した多数の同一のメモ
リチップを1回または2回の同時検査によってすべて検
査するようにしたものである。
ードを用いて、ウェーハ上に形成した多数の同一のメモ
リチップを1回または2回の同時検査によってすべて検
査するようにしたものである。
【0017】
【作用】複数のプローブユニットを組み合わせてひとつ
のプローブカードを構成したことにより、極めて多数の
プローブ針を有するプローブカードを従来と同様の技術
で製造できる。すなわち、各プローブユニットを別個に
製造することができ、プローブ針の位置出し作業が従来
と同様の技術で可能となる。また、プローブユニット自
体の大きさがあまり大きくならず、プローブ針を2次元
平面の広い範囲内で多数配列させる必要がなくなる。例
えば、プローブユニットに設けるプローブ針の先端は、
1列か2列に並ぶようにすることができ、プローブ針の
配列固定も比較的容易である。
のプローブカードを構成したことにより、極めて多数の
プローブ針を有するプローブカードを従来と同様の技術
で製造できる。すなわち、各プローブユニットを別個に
製造することができ、プローブ針の位置出し作業が従来
と同様の技術で可能となる。また、プローブユニット自
体の大きさがあまり大きくならず、プローブ針を2次元
平面の広い範囲内で多数配列させる必要がなくなる。例
えば、プローブユニットに設けるプローブ針の先端は、
1列か2列に並ぶようにすることができ、プローブ針の
配列固定も比較的容易である。
【0018】いずれかのプローブユニットが故障した場
合には、そのプローブユニットを交換するだけで足り
る。また、プローブユニットのいくつかは互いに同一の
構成とすることができ、その場合は、互換性もある。
合には、そのプローブユニットを交換するだけで足り
る。また、プローブユニットのいくつかは互いに同一の
構成とすることができ、その場合は、互換性もある。
【0019】プローブユニットの配線板はウェーハの表
面に対して垂直方向に延びているので、プローブユニッ
トを密に並べて配置することが可能になる。ウェーハ上
の隣り合うチップを同時に検査するためには、隣り合う
プローブユニットの間隔は、チップの寸法程度にする必
要がある。したがって、プローブユニットの配線板をウ
ェーハの表面に平行に配置することはほとんど不可能に
なり、この発明のようにウェーハの表面に対して垂直に
配置することが必要となる。
面に対して垂直方向に延びているので、プローブユニッ
トを密に並べて配置することが可能になる。ウェーハ上
の隣り合うチップを同時に検査するためには、隣り合う
プローブユニットの間隔は、チップの寸法程度にする必
要がある。したがって、プローブユニットの配線板をウ
ェーハの表面に平行に配置することはほとんど不可能に
なり、この発明のようにウェーハの表面に対して垂直に
配置することが必要となる。
【0020】この発明のプローブカードは次のようにし
て用いる。ウェーハとプローブカードとの相対位置関係
を位置決めしたら、プローブカードのプローブ針をウェ
ーハに押し付ける。このとき、ウェーハ上のすべてのチ
ップの電極がプローブ針に接触する。そして、すべての
チップの検査を同時に実行する。あるいは、ウェーハ上
の全体のチップ数の2分の1のチップにプローブ針を接
触させて、これらを同時に検査し、その後、ウェーハを
所定距離だけ移動させて、残りの半分のチップを同時に
検査する。このように分割して検査する場合には、2分
の1に分割する以外にも、3分の1または4分の1など
に分割して、少数回に分けて検査を実行してもよい。た
だし、多数回に分けて検査をすると、検査時間の短縮の
効果が薄れるので、せいぜい、1回または2回の同時検
査で、すべてのチップの検査が完了するのが最も効果的
である。
て用いる。ウェーハとプローブカードとの相対位置関係
を位置決めしたら、プローブカードのプローブ針をウェ
ーハに押し付ける。このとき、ウェーハ上のすべてのチ
ップの電極がプローブ針に接触する。そして、すべての
チップの検査を同時に実行する。あるいは、ウェーハ上
の全体のチップ数の2分の1のチップにプローブ針を接
触させて、これらを同時に検査し、その後、ウェーハを
所定距離だけ移動させて、残りの半分のチップを同時に
検査する。このように分割して検査する場合には、2分
の1に分割する以外にも、3分の1または4分の1など
に分割して、少数回に分けて検査を実行してもよい。た
だし、多数回に分けて検査をすると、検査時間の短縮の
効果が薄れるので、せいぜい、1回または2回の同時検
査で、すべてのチップの検査が完了するのが最も効果的
である。
【0021】
【実施例】図1は、この発明の一実施例のプローブカー
ドにおいて、プローブユニットの配列を示す側面断面図
である。なお、この図では、図面を見易くするために、
プローブユニットの個数及びウェーハ上のチップの個数
を少なくしているが、実際には、これらの個数はもっと
多くなるのが普通である。
ドにおいて、プローブユニットの配列を示す側面断面図
である。なお、この図では、図面を見易くするために、
プローブユニットの個数及びウェーハ上のチップの個数
を少なくしているが、実際には、これらの個数はもっと
多くなるのが普通である。
【0022】図1において、このプローブカードは11
個のプローブユニット10を備えている。検査すべきウ
ェーハ12(これは斜視図としてある。)には5行×1
1列のチップ14が形成されている。そして、この11
列のチップに対応して11個のプローブユニット10が
設けられている。なお、ウェーハ12は円形なので、5
行×11列のチップ(全部で55個)のうち、四隅に相
当する領域には、チップが形成されていない。したがっ
て、図面では39個のチップが形成されている。
個のプローブユニット10を備えている。検査すべきウ
ェーハ12(これは斜視図としてある。)には5行×1
1列のチップ14が形成されている。そして、この11
列のチップに対応して11個のプローブユニット10が
設けられている。なお、ウェーハ12は円形なので、5
行×11列のチップ(全部で55個)のうち、四隅に相
当する領域には、チップが形成されていない。したがっ
て、図面では39個のチップが形成されている。
【0023】各チップ14には、その中央に1列の電極
が配置されていて、プローブユニット10のプローブ針
16は、その中央の電極に接触するようになっている。
が配置されていて、プローブユニット10のプローブ針
16は、その中央の電極に接触するようになっている。
【0024】図2は、ひとつのプローブユニット10を
下から見た斜視図である。プローブ針16の先端は1本
の直線上に配列されている。この図示したプローブユニ
ット10は、図1のウェーハ12の中央のチップ列18
に対応するものであり、このチップ列18に属する5個
のチップの電極に対応するすべてのプローブ針を備えて
いる。ひとつのチップに40個の電極があると仮定する
と、40×5=200本のプローブ針がある。
下から見た斜視図である。プローブ針16の先端は1本
の直線上に配列されている。この図示したプローブユニ
ット10は、図1のウェーハ12の中央のチップ列18
に対応するものであり、このチップ列18に属する5個
のチップの電極に対応するすべてのプローブ針を備えて
いる。ひとつのチップに40個の電極があると仮定する
と、40×5=200本のプローブ針がある。
【0025】プローブユニット10の金属製の支持体2
0の両端には取り付け部22が一体に形成されていて、
この取り付け部22には、ネジを挿入する孔24があい
ている。正面側に見える孔26には、ネジをロックする
ためのロック剤を充填することができる。支持体20は
線膨張率の小さい金属(例えば、商品名ノビナイト)で
作られている。
0の両端には取り付け部22が一体に形成されていて、
この取り付け部22には、ネジを挿入する孔24があい
ている。正面側に見える孔26には、ネジをロックする
ためのロック剤を充填することができる。支持体20は
線膨張率の小さい金属(例えば、商品名ノビナイト)で
作られている。
【0026】支持体20にはセラミック製のプローブ針
支持台28が接着剤で固定され、このプローブ針支持台
28にプローブ針16が樹脂30で固着されている。ま
た、支持体20には配線板32が固定されている。この
配線板32は、検査すべきウェーハの表面に対して垂直
方向(図面では上下方向)に延びている。この配線板3
2の上縁34と両側の側縁36,37には多数の電極3
8が形成されている。これらの電極38は、配線板32
の内部の配線パターンを経由してプローブ針16につな
がっている。
支持台28が接着剤で固定され、このプローブ針支持台
28にプローブ針16が樹脂30で固着されている。ま
た、支持体20には配線板32が固定されている。この
配線板32は、検査すべきウェーハの表面に対して垂直
方向(図面では上下方向)に延びている。この配線板3
2の上縁34と両側の側縁36,37には多数の電極3
8が形成されている。これらの電極38は、配線板32
の内部の配線パターンを経由してプローブ針16につな
がっている。
【0027】図3は、プローブユニット10の拡大側面
断面図である。支持体20に配線板32とプローブ針支
持台28が固定され、このプローブ針支持台28にプロ
ーブ針16が樹脂30で固着されている。プローブ針1
6の基端は配線板32上の電極40に接続され、配線板
32の内部の配線パターン42を経由して、配線板32
の上縁または側縁の電極38に接続されている。配線板
32の上縁と側縁にはコネクタ44を結合することがで
きて、このコネクタ44の配線は、プローブカードの基
台に設けた配線板と接続することができる。
断面図である。支持体20に配線板32とプローブ針支
持台28が固定され、このプローブ針支持台28にプロ
ーブ針16が樹脂30で固着されている。プローブ針1
6の基端は配線板32上の電極40に接続され、配線板
32の内部の配線パターン42を経由して、配線板32
の上縁または側縁の電極38に接続されている。配線板
32の上縁と側縁にはコネクタ44を結合することがで
きて、このコネクタ44の配線は、プローブカードの基
台に設けた配線板と接続することができる。
【0028】配線板32の背面には所定個数のリレー4
6が固定されている。このリレー46の個数は、プロー
ブユニット10が1度に接触可能なチップ数(この実施
例では5個)に等しい。検査中に何らかの原因で特定の
チップに過大電流が流れた場合には、そのチップに対応
するリレー46が遮断されて、問題のチップがテスタか
ら切り離されるようになっている。
6が固定されている。このリレー46の個数は、プロー
ブユニット10が1度に接触可能なチップ数(この実施
例では5個)に等しい。検査中に何らかの原因で特定の
チップに過大電流が流れた場合には、そのチップに対応
するリレー46が遮断されて、問題のチップがテスタか
ら切り離されるようになっている。
【0029】図4は、プローブユニット10の一部の正
面断面図であり、プローブカードの基台48に取り付け
た状態を示している。なお、プローブカードの基台側は
断面図で示してある。プローブユニット10の支持体2
0の取り付け部22は、プローブカードの基台48にネ
ジ50で固定される。また、ネジ50の緩みを防ぐため
に、孔26からロック剤を充填することができる。
面断面図であり、プローブカードの基台48に取り付け
た状態を示している。なお、プローブカードの基台側は
断面図で示してある。プローブユニット10の支持体2
0の取り付け部22は、プローブカードの基台48にネ
ジ50で固定される。また、ネジ50の緩みを防ぐため
に、孔26からロック剤を充填することができる。
【0030】ウェーハチャック52の上にはウェーハ1
2が吸着固定され、プローブユニット10のプローブ針
16の先端がウェーハ12上のチップの電極に接触す
る。プローブ針16は配線板32を経由して電極38に
つながり、さらにコネクタ44を経由して、プローブカ
ードの基台48上の配線板56の内側電極58につなが
っている。この内側電極58は配線板56の内部の配線
パターン60を経由して外側電極62につながってい
る。この外側電極62にテスタの端子(ポゴピン)64
が押し付けられるようになっている。
2が吸着固定され、プローブユニット10のプローブ針
16の先端がウェーハ12上のチップの電極に接触す
る。プローブ針16は配線板32を経由して電極38に
つながり、さらにコネクタ44を経由して、プローブカ
ードの基台48上の配線板56の内側電極58につなが
っている。この内側電極58は配線板56の内部の配線
パターン60を経由して外側電極62につながってい
る。この外側電極62にテスタの端子(ポゴピン)64
が押し付けられるようになっている。
【0031】プローブユニット10の配線板32がウェ
ーハ12の表面に対して垂直に配置されているのに対し
て、基台48の上の配線板56はウェーハ12の表面に
平行に配置されている。これらの配線板32,56は、
多数の配線経路を必要とするので、必要に応じて多層配
線パターンとすることができる。
ーハ12の表面に対して垂直に配置されているのに対し
て、基台48の上の配線板56はウェーハ12の表面に
平行に配置されている。これらの配線板32,56は、
多数の配線経路を必要とするので、必要に応じて多層配
線パターンとすることができる。
【0032】図5はプローブカードの全体を示す平面図
である。ただし、プローブユニット10は一点鎖線で示
してある。プローブカードの基台は円形の環状であり、
その中央には、開口66が形成されている。この開口6
6の近傍にプローブユニット10の支持体の取り付け部
22が固定される。基台の上に固定された円環状の配線
板56の上面には、内側電極58と外側電極60が周方
向に密に配置されている。なお、内側電極58は図面で
はコネクタの形状として描いてある。
である。ただし、プローブユニット10は一点鎖線で示
してある。プローブカードの基台は円形の環状であり、
その中央には、開口66が形成されている。この開口6
6の近傍にプローブユニット10の支持体の取り付け部
22が固定される。基台の上に固定された円環状の配線
板56の上面には、内側電極58と外側電極60が周方
向に密に配置されている。なお、内側電極58は図面で
はコネクタの形状として描いてある。
【0033】各プローブユニット10の支持台は、基台
の中央の開口66に差し渡されていて、互いに平行に配
置されている。各プローブユニットの長さは、対応する
ウェーハ部分に応じて異なった寸法となっている。すな
わち、中央に配置される5個のプローブユニットは5個
のチップをカバーするように長くなっており、その外側
の合計4個のプローブユニットは3個のチップをカバー
するような長さになっており、一番外側の合計2個のプ
ローブユニットは1個のチップをカバーするように短く
なっている。そして、互いに長さの等しいプローブユニ
ットは互いに同一の構成になっていて互換性がある。
の中央の開口66に差し渡されていて、互いに平行に配
置されている。各プローブユニットの長さは、対応する
ウェーハ部分に応じて異なった寸法となっている。すな
わち、中央に配置される5個のプローブユニットは5個
のチップをカバーするように長くなっており、その外側
の合計4個のプローブユニットは3個のチップをカバー
するような長さになっており、一番外側の合計2個のプ
ローブユニットは1個のチップをカバーするように短く
なっている。そして、互いに長さの等しいプローブユニ
ットは互いに同一の構成になっていて互換性がある。
【0034】次に、このプローブカードの使用方法を説
明する。図4において、ウェーハ12にはDRAMまた
はSRAMからなる多数の同一のメモリチップが形成さ
れている。プローブカードは11個のプローブユニット
を備えていて、全体として、ウェーハ12上のすべての
メモリチップの電極に同時に接触できるだけのプローブ
針を備えている。プローブカードに対してウェーハ12
を位置決めしてから、ウェーハ12をプローブカードに
押し付けると、すべてのチップの電極がプローブ針に接
触する。そして、テスタを用いてすべてのチップを同時
に検査する。テスタではチップの個数分の検査を並列に
実行する。このようにして、1回の検査時間で、ウェー
ハ上のすべてのチップの検査が完了し、検査時間が格段
に短縮される。
明する。図4において、ウェーハ12にはDRAMまた
はSRAMからなる多数の同一のメモリチップが形成さ
れている。プローブカードは11個のプローブユニット
を備えていて、全体として、ウェーハ12上のすべての
メモリチップの電極に同時に接触できるだけのプローブ
針を備えている。プローブカードに対してウェーハ12
を位置決めしてから、ウェーハ12をプローブカードに
押し付けると、すべてのチップの電極がプローブ針に接
触する。そして、テスタを用いてすべてのチップを同時
に検査する。テスタではチップの個数分の検査を並列に
実行する。このようにして、1回の検査時間で、ウェー
ハ上のすべてのチップの検査が完了し、検査時間が格段
に短縮される。
【0035】図6はこの発明の第2実施例における図1
と同様の側面断面図である。この実施例では、検査すべ
きウェーハ12a上の各チップ14aが、両側に2列の
電極を備えている。この電極配置に対応して、プローブ
ユニット10aは2列のプローブ針16aを備えてい
る。すなわち、ひとつのプローブユニット10aに属す
るプローブ針16aの先端は、平行な2本の直線上に配
列されている。また、5個のプローブユニット10a
は、ひとつおきのチップ列に対応するように配置されて
いる。したがって、このプローブカードを用いてウェー
ハ12a上のチップを検査するには、2回の同時検査が
必要となる。すなわち、最初の検査で、第1列、第3
列、第5列、第7列、第9列、第11列のチップをすべ
て同時に検査する。次に、ウェーハ12aをチップ幅分
だけ矢印70の方向に移動して、第2列、第4列、第6
列、第8列、第10列のチップを同時に検査する。
と同様の側面断面図である。この実施例では、検査すべ
きウェーハ12a上の各チップ14aが、両側に2列の
電極を備えている。この電極配置に対応して、プローブ
ユニット10aは2列のプローブ針16aを備えてい
る。すなわち、ひとつのプローブユニット10aに属す
るプローブ針16aの先端は、平行な2本の直線上に配
列されている。また、5個のプローブユニット10a
は、ひとつおきのチップ列に対応するように配置されて
いる。したがって、このプローブカードを用いてウェー
ハ12a上のチップを検査するには、2回の同時検査が
必要となる。すなわち、最初の検査で、第1列、第3
列、第5列、第7列、第9列、第11列のチップをすべ
て同時に検査する。次に、ウェーハ12aをチップ幅分
だけ矢印70の方向に移動して、第2列、第4列、第6
列、第8列、第10列のチップを同時に検査する。
【0036】図7はこの発明の第3実施例における図1
と同様の側面断面図である。この実施例では、検査すべ
きウェーハ12は図1のものと全く同じであるが、プロ
ーブユニット10の個数を5個にしている。そして、1
列おきのチップを同時に検査するようになっている。し
たがって、図6に示す第2実施例と同様に、2回の同時
検査でウェーハ上のすべてのチップの検査が完了する。
と同様の側面断面図である。この実施例では、検査すべ
きウェーハ12は図1のものと全く同じであるが、プロ
ーブユニット10の個数を5個にしている。そして、1
列おきのチップを同時に検査するようになっている。し
たがって、図6に示す第2実施例と同様に、2回の同時
検査でウェーハ上のすべてのチップの検査が完了する。
【0037】この発明のプローブカードを用いると、検
査時間が短縮されるだけでなく、ウェーハとプローブカ
ードとの相対移動機構が極めて簡単になる。図1に示す
方式のように1回の検査でウェーハ上のすべてのチップ
の検査が完了する場合には、ウェーハとプローブカード
とを相対位置関係を順次変更してチップを順次検査する
ようなことが必要なくなり、大きな距離を移動するため
の相対移動機構は全く不要になる。最初の位置決めのた
めの数mm程度の相対移動機能があれば十分である。ま
た、図6や図7に示すような2回の同時検査を必要とす
る方式においても、せいぜい一つのチップ幅程度の相対
移動機能があれば足りる。
査時間が短縮されるだけでなく、ウェーハとプローブカ
ードとの相対移動機構が極めて簡単になる。図1に示す
方式のように1回の検査でウェーハ上のすべてのチップ
の検査が完了する場合には、ウェーハとプローブカード
とを相対位置関係を順次変更してチップを順次検査する
ようなことが必要なくなり、大きな距離を移動するため
の相対移動機構は全く不要になる。最初の位置決めのた
めの数mm程度の相対移動機能があれば十分である。ま
た、図6や図7に示すような2回の同時検査を必要とす
る方式においても、せいぜい一つのチップ幅程度の相対
移動機能があれば足りる。
【0038】図8は、本発明のプローブカードを適用す
るのに効果的な実際のウェーハの平面図である。このS
iウェーハ12bは、12行×24列のチップ配列をも
ち、全部で232個のチップ14bがある。このウェー
ハを図1の方式で検査する場合には、24個のプローブ
ユニットを必要とする。また、図6または図7の方式で
検査する場合には12個のプローブユニットが必要とな
る。
るのに効果的な実際のウェーハの平面図である。このS
iウェーハ12bは、12行×24列のチップ配列をも
ち、全部で232個のチップ14bがある。このウェー
ハを図1の方式で検査する場合には、24個のプローブ
ユニットを必要とする。また、図6または図7の方式で
検査する場合には12個のプローブユニットが必要とな
る。
【0039】
【発明の効果】この発明によれば、ウェーハ上のすべて
のチップを1回または少数回の同時検査で検査が完了
し、検査時間が格段に短縮される。また、複数のプロー
ブユニットを組み合わせたことにより、極めて多数のプ
ローブ針を有するプローブカードを従来と同様の技術で
製造できるようになり、また、故障時にも問題のプロー
ブカードだけを交換できるようになった。さらに、プロ
ーブユニットの配線板をウェーハの表面に対して垂直に
配置したことにより、複数のプローブユニットを密に配
置することが可能となった。
のチップを1回または少数回の同時検査で検査が完了
し、検査時間が格段に短縮される。また、複数のプロー
ブユニットを組み合わせたことにより、極めて多数のプ
ローブ針を有するプローブカードを従来と同様の技術で
製造できるようになり、また、故障時にも問題のプロー
ブカードだけを交換できるようになった。さらに、プロ
ーブユニットの配線板をウェーハの表面に対して垂直に
配置したことにより、複数のプローブユニットを密に配
置することが可能となった。
【図1】この発明の一実施例のプローブカードのプロー
ブユニットの配列を示す側面断面図である。
ブユニットの配列を示す側面断面図である。
【図2】プローブユニットを下から見た斜視図である。
【図3】プローブユニットの拡大側面断面図である。
【図4】プローブユニットの一部の正面断面図である。
【図5】プローブカードの全体を示す平面図である。
【図6】この発明の第2実施例における図1と同様の側
面断面図である。
面断面図である。
【図7】この発明の第3実施例における図1と同様の側
面断面図である。
面断面図である。
【図8】本発明のプローブカードを適用するのに効果的
な実際のウェーハの平面図である。
な実際のウェーハの平面図である。
10 プローブユニット 12 ウェーハ 14 チップ 16 プローブ針 20 支持体 22 取り付け部 28 プローブ針支持台 30 樹脂 32 配線板 48 基台 50 ネジ 52 ウェーハチャック 56 配線板
Claims (5)
- 【請求項1】 ウェーハ上の多数の集積回路チップを検
査するためのプローブカードにおいて、 複数のプローブユニットと、これらのプローブユニット
を支持する基台と、前記プローブユニットと外部のテス
タとを電気的に接続するための配線板とを備え、 前記プローブユニットは、複数の集積回路チップの電極
に同時に接触可能な多数のプローブ針と、前記ウェーハ
の表面に対して垂直方向に延びる配線板と、プローブユ
ニットを前記基台に取り付けるための支持体とを備える
ことを特徴とするプローブカード。 - 【請求項2】 ひとつのプローブユニットに属するすべ
てのプローブ針の先端を、1本の直線上に配列したこと
を特徴とする請求項1記載のプローブカード。 - 【請求項3】 ひとつのプローブユニットに属するすべ
てのプローブ針の先端を、平行な2本の直線上に配列し
たことを特徴とする請求項1記載のプローブカード。 - 【請求項4】 前記基台を環状に形成して、この基台の
中央の開口部に前記プローブユニットの前記支持台を差
し渡し、すべてのプローブユニットを互いに平行に配置
したことを特徴とする請求項1記載のプローブカード。 - 【請求項5】 請求項1記載のプローブカードを用い
て、ウェーハ上に形成した多数の同一のメモリチップを
1回または2回の同時検査によってすべて検査すること
を特徴とする検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5349498A JP2764854B2 (ja) | 1993-12-28 | 1993-12-28 | プローブカード及び検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5349498A JP2764854B2 (ja) | 1993-12-28 | 1993-12-28 | プローブカード及び検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07201935A true JPH07201935A (ja) | 1995-08-04 |
JP2764854B2 JP2764854B2 (ja) | 1998-06-11 |
Family
ID=18404157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5349498A Expired - Fee Related JP2764854B2 (ja) | 1993-12-28 | 1993-12-28 | プローブカード及び検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2764854B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5982184A (en) * | 1996-12-19 | 1999-11-09 | Kabushiki Kaisha Nihon Micronics | Test head for integrated circuits |
US6040704A (en) * | 1996-05-24 | 2000-03-21 | Kabushiki Kaisha Nihon Micronics | Probe unit and inspection head |
US6271674B1 (en) | 1999-04-07 | 2001-08-07 | Kabushiki Kaisha Nihon Micronics | Probe card |
US6275051B1 (en) | 1997-12-29 | 2001-08-14 | International Business Machines Corporation | Segmented architecture for wafer test and burn-in |
KR100452537B1 (ko) * | 2002-06-04 | 2004-10-13 | 가부시키가이샤 니혼 마이크로닉스 | 접촉자 블록 및 전기적 접속장치 |
KR100720122B1 (ko) * | 2005-03-30 | 2007-05-22 | 주식회사 세지 | 반도체 웨이퍼 검사기의 프로브 장치 |
JP2010108885A (ja) * | 2008-11-01 | 2010-05-13 | Yokowo Co Ltd | クリップ式中継コネクタ |
KR101106607B1 (ko) * | 2007-03-28 | 2012-01-20 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치의 시험 장치 |
CN110907788A (zh) * | 2018-09-13 | 2020-03-24 | 三星电子株式会社 | 探针卡检查晶片和探针卡检查*** |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63262849A (ja) * | 1987-04-21 | 1988-10-31 | Tokyo Electron Ltd | プロ−ブカ−ド |
JPH02148751A (ja) * | 1988-11-29 | 1990-06-07 | Citizen Watch Co Ltd | 半導体装置のパッド配置構造 |
-
1993
- 1993-12-28 JP JP5349498A patent/JP2764854B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63262849A (ja) * | 1987-04-21 | 1988-10-31 | Tokyo Electron Ltd | プロ−ブカ−ド |
JPH02148751A (ja) * | 1988-11-29 | 1990-06-07 | Citizen Watch Co Ltd | 半導体装置のパッド配置構造 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6040704A (en) * | 1996-05-24 | 2000-03-21 | Kabushiki Kaisha Nihon Micronics | Probe unit and inspection head |
US5982184A (en) * | 1996-12-19 | 1999-11-09 | Kabushiki Kaisha Nihon Micronics | Test head for integrated circuits |
US6275051B1 (en) | 1997-12-29 | 2001-08-14 | International Business Machines Corporation | Segmented architecture for wafer test and burn-in |
US6271674B1 (en) | 1999-04-07 | 2001-08-07 | Kabushiki Kaisha Nihon Micronics | Probe card |
KR100452537B1 (ko) * | 2002-06-04 | 2004-10-13 | 가부시키가이샤 니혼 마이크로닉스 | 접촉자 블록 및 전기적 접속장치 |
KR100720122B1 (ko) * | 2005-03-30 | 2007-05-22 | 주식회사 세지 | 반도체 웨이퍼 검사기의 프로브 장치 |
KR101106607B1 (ko) * | 2007-03-28 | 2012-01-20 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치의 시험 장치 |
US8159250B2 (en) | 2007-03-28 | 2012-04-17 | Fujitsu Semiconductor Limited | Testing device for testing a semiconductor device |
JP2010108885A (ja) * | 2008-11-01 | 2010-05-13 | Yokowo Co Ltd | クリップ式中継コネクタ |
CN110907788A (zh) * | 2018-09-13 | 2020-03-24 | 三星电子株式会社 | 探针卡检查晶片和探针卡检查*** |
Also Published As
Publication number | Publication date |
---|---|
JP2764854B2 (ja) | 1998-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101095057B (zh) | 探针头阵列 | |
US6836130B2 (en) | Method and apparatus for wafer scale testing | |
JP2764854B2 (ja) | プローブカード及び検査方法 | |
JP2003297887A (ja) | 半導体集積回路装置の製造方法および半導体検査装置 | |
JPH06168991A (ja) | マルチプロービング半導体検査方法 | |
JP3214420B2 (ja) | フィルムキャリア型半導体装置及び検査用プローブヘッド並びに位置合わせ方法 | |
JPH03231438A (ja) | プローブカード及びこれを用いたプローブ装置 | |
KR100543191B1 (ko) | 프로브 가이드 조립체 | |
US7157923B2 (en) | Method for full wafer contact probing, wafer design and probe card device with reduced probe contacts | |
KR100472700B1 (ko) | 반도체 소자 테스트용 프로브 카드 | |
JP3553731B2 (ja) | プローブカード | |
JP4490978B2 (ja) | コンタクタ | |
KR200340108Y1 (ko) | 프로브 가이드 조립체 | |
JP3135135B2 (ja) | 半導体装置,その製造方法,その試験方法及びその試験装置 | |
JP4060985B2 (ja) | プローブカード | |
KR200181401Y1 (ko) | 반도체 집적회로 테스트용 다중 인터페이스 보드 | |
JP3564399B2 (ja) | プローブカード | |
KR200285963Y1 (ko) | 병렬 구조 프루브 카드 | |
JPH04365344A (ja) | プローブカード | |
JP2001308152A (ja) | 半導体ウエハ及びその試験方法 | |
JPH07154053A (ja) | 配線基板の試験方法、その装置および配線基板 | |
JPH07109842B2 (ja) | テープキャリアのテスト方法 | |
JPS6170734A (ja) | プロ−ブカ−ド | |
JPH05102254A (ja) | 半導体装置試験用プローブカード | |
JPS62179755A (ja) | テスト回路内蔵半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100403 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110403 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |