JP4299857B2 - 昇圧型チャージポンプ回路 - Google Patents
昇圧型チャージポンプ回路 Download PDFInfo
- Publication number
- JP4299857B2 JP4299857B2 JP2006349320A JP2006349320A JP4299857B2 JP 4299857 B2 JP4299857 B2 JP 4299857B2 JP 2006349320 A JP2006349320 A JP 2006349320A JP 2006349320 A JP2006349320 A JP 2006349320A JP 4299857 B2 JP4299857 B2 JP 4299857B2
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- voltage
- terminal
- power supply
- pump circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
Description
DDR1仕様に対応する場合は、図に示すように、接続切替端子SW11、SW12をDDR1側に接続し、キャパシタC12を回路から切り離し使用しないようにする。また、接続切替端子SW13もDDR1側に接続する。
しかしながら、上記特許文献1の昇圧回路は、複数のチャージポンプ回路を選択し直列接続することにより、所望の電圧を得ることを目的としており、上述したような、昇圧型チャージポンプ回路をDDR1仕様に対応して配線接続を切り替えたときに、使用されないチャージポンプ容量が生じるという問題を解決するものではない。
このような構成により、本発明の昇圧型チャージポンプ回路を複数のチャージポンプ回路ユニットで構成される。このチャージポンプ回路ユニットは、電源電圧VDDまたは外部入力される昇圧制御電圧VBを選択し、選択した電圧に対しチャージポンプ用キャパシタに充電された電圧を加えて昇圧するように構成されている。また、チャージポンプ用キャパシタを用いて昇圧した電圧を昇圧制御電圧VBとして外部出力するか、内部電源線に内部電圧VPPとして出力するかを切り替え可能に構成されている。このため、DDR1仕様(電源電圧VDDが高い仕様)に対応する場合は、チャージポンプ回路ユニットの出力を内部電源線に並列に接続すると共に、電源電圧VDDにチャージポンプ用キャパシタの電圧を加えて昇圧を行い、昇圧された電圧を内部電源線に出力する。また、DDR2仕様(電源電圧VDDが低い仕様)に対応する場合は、チャージポンプ回路ユニットを直列に接続する。この場合、初段のチャージポンプ回路ユニットは電源電圧VDDにチャージポンプ用キャパシタの電圧を加えて昇圧を行い、昇圧された電圧を昇圧制御電圧VBとして次段のチャージポンプ回路ユニットに出力する。次段のチャージポンプ回路ユニットが最終段のチャージポンプ回路ユニットでない場合は、前段から入力された昇圧制御電圧VBにチャージポンプ用キャパシタの電圧を加えて昇圧し、この昇圧された電圧を新たな昇圧制御電圧VBとして次段のチャージポンプ回路ユニットに出力する。最終段のチャージポンプ回路ユニットでは、前段から入力された昇圧制御電圧VBにチャージポンプ用キャパシタの電圧を加えて昇圧し、この昇圧された電圧を内部電源線に内部電圧VPPとして出力する。
これにより、基本となるチャージポンプ回路ユニットの個数および接続構成を変えるだけで、DDR1仕様およびDDR2仕様に対応することができる。この場合に、各チャージポンプ回路ユニットのチャージポンプ用キャパシタは全て昇圧動作に寄与することになり、使用されないチャージポンプ容量(チャージポンプ用キャパシタ)が生じることを回避でき、チップ面積に無駄を生じさせない。さらに、チャージポンプ回路をユニット化するので、レイアウト設計が容易に行える。
このような構成により、本発明の昇圧型チャージポンプ回路を複数のチャージポンプ回路ユニットの出力側を内部電源線に並列に接続して構成する。各チャージポンプ回路ユニットにおいて、第1の接続切替端子により電源電圧VDDを選択し、電源電圧VDDにチャージポンプ用キャパシタに充電された電圧を加えて昇圧する。また、第2の接続切替端子により、昇圧された電圧を内部電源線に向けて出力することを選択し、昇圧された電圧を昇圧電圧出力部を通して内部電源線に内部電圧VPPとして出力する。
これにより、基本となるチャージポンプ回路ユニットを並列接続することにより、DDR1仕様に対応する昇圧型チャージポンプ回路を構成することができる。この場合に、各チャージポンプ回路ユニットのチャージポンプ用キャパシタは全て昇圧動作に寄与しており、使用されないチャージポンプ容量(チャージポンプ用キャパシタ)が生じることを回避でき、チップ面積に無駄を生じさせない。さらに、チャージポンプ回路をユニット化するので、レイアウト設計が容易に行える。
このような構成により、本発明の昇圧型チャージポンプ回路を複数のチャージポンプ回路を直列に接続して構成する。このチャージポンプ回路ユニットは、第1の接続切替端子いより電源電圧VDDまたは外部入力される昇圧制御電圧VBを選択し、選択した電圧に対しチャージポンプ用キャパシタに充電された電圧(電源電圧VDD)を加えて昇圧するように構成されている。また、第2の接続切替端子により、チャージポンプ用キャパシタを用いて昇圧した電圧を昇圧制御電圧VBとして外部出力するか、内部電源線に内部電圧VPPとして出力するかを切り替え可能に構成されている。このチャージポンプ回路ユニットを使用して、DDR2仕様(電源電圧VDDが低い仕様)に対応する場合は、チャージポンプ回路ユニットを直列に接続する。
この場合、初段のチャージポンプ回路ユニットは、第1の接続切替端子により電源電圧VDDを選択し、該電源電圧VDDにチャージポンプ用キャパシタの電圧を加えて昇圧を行うようにし、第2の接続切替端子の設定により、昇圧された電圧を昇圧制御電圧VBとして次段のチャージポンプ回路ユニットに出力する。次段のチャージポンプ回路ユニットが最終段のチャージポンプ回路ユニットでない場合は、第1の接続切替端子により昇圧制御電圧VBを選択し、前段から入力された昇圧制御電圧VBにチャージポンプ用キャパシタの電圧を加えて昇圧するようにし、第2の接続切替端子の設定により、昇圧された電圧を新たな昇圧制御電圧VBとして次段のチャージポンプ回路ユニットに出力する。最終段のチャージポンプ回路ユニットでは、第1の接続切替端子により昇圧制御電圧VBを選択し、前段から入力された昇圧制御電圧VBにチャージポンプ用キャパシタの電圧を加えて昇圧し、第2の接続切替端子の設定により、昇圧された電圧を内部電源線に内部電圧VPPとして出力する。
これにより、基本となるチャージポンプ回路ユニットを直列に接続することにより、DDR2仕様に対応する昇圧型チャージポンプ回路を構成することができる。この場合に、各チャージポンプ回路ユニットのチャージポンプ用キャパシタは全て昇圧動作に寄与することになり、使用されないチャージポンプ容量(チャージポンプ用キャパシタ)が生じることを回避でき、チップ面積に無駄を生じさせない。さらに、チャージポンプ回路をユニット化するので、レイアウト設計が容易に行える。
このような構成により、各チャージポンプ回路ユニットを、電源電圧VDDにチャージポンプ用キャパシタの充電電圧を加えて昇圧を行い、昇圧した電圧を内部電源線に内部電圧VPPとして出力するように構成するとともに、第1のチャージポンプ回路ユニットのチャージポンプ用キャパシタの昇圧出力側と、第2のチャージポンプ回路ユニットのチャージポンプ用キャパシタの昇圧出力側との接続および開放を行うスイッチング部を設ける。そして、第1のチャージポンプ回路ユニットによる昇圧および放電動作と、第2のチャージポンプ回路ユニットによる昇圧および放電動作とを所定の休止期間をおいて交互に行わせると共に、前記休止期間中に前記スイッチング部をONにする制御部を設ける。
これにより、基本となるチャージポンプ回路ユニットを2つ使用して、内部電圧VPPの電圧レベルを「(VPP+3×VDD)/2」付近まで昇圧させることができる。また、スイッチング部を常時OFFにすることにより、DDR1仕様の昇圧型チャージポンプ回路とすることができる。
これにより、各チャージポンプ回路ユニットのチャージポンプ用キャパシタは全て昇圧動作に寄与することになり、使用されないチャージポンプ容量(チャージポンプ用キャパシタ)が生じることを回避でき、チップ面積に無駄を生じさせない。さらに、チャージポンプ回路をユニット化するので、レイアウト設計が容易に行える。
これにより、基本となるチャージポンプ回路ユニットを複数使用し、その接続構成を変えるだけで、DDR1仕様およびDDR2仕様に対応することができる。この場合に、各チャージポンプ回路ユニットのチャージポンプ用キャパシタは全て昇圧動作に寄与することになり、使用されないチャージポンプ容量(チャージポンプ用キャパシタ)が生じることを回避でき、チップ面積に無駄を生じさせない。さらに、チャージポンプ回路をユニット化するので、レイアウト設計が容易に行える。
クロック信号生成部では、上記昇圧・放電動作を、2つのチャージポンプ回路ユニットが所定の休止期間を挟んで交互に行うように制御するクロック信号IN1、IN2、IN3を各チャージポンプ回路ユニットごとに生成する。また、2つのチャージポンプ回路ユニットの休止期間中に、一方のチャージポンプ回路ユニットのキャパシタC2の昇圧出力側(接続切替端子SW3に接続される側)と、他方のチャージポンプ回路ユニットのキャパシタC2の昇圧出力側とに接続されたNMOSトランジスタM5をON(オン)に制御するクロック信号IN4を生成する。このようにして、内部電圧VPPの電圧レベルを「(VPP+3×VDD)/2」付近まで昇圧させる。また、所望の場合は、NMOSトランジスタM5を常時OFFにすることにより、DDR1仕様の昇圧型チャージポンプ回路(2×VDD>VPP>VDD)とする。
これにより、基本となるチャージポンプ回路ユニットを2つ使用して、内部電圧VPPの電圧レベルを「(VPP+3×VDD)/2」付近まで昇圧させることができる。この場合、各チャージポンプ回路ユニットのチャージポンプ用キャパシタは全て昇圧動作に寄与しており、使用されないチャージポンプ容量(チャージポンプ用キャパシタ)が生じることを回避でき、チップ面積に無駄を生じさせない。さらに、チャージポンプ回路をユニット化するので、レイアウト設計が容易に行える。
[第1の実施の形態]
(DDR1仕様に対応する昇圧型チャージポンプ回路)
図1は、本発明の第1の実施の形態に係わる昇圧型チャージポンプ回路の構成を示す図であり、DDR1仕様(例えば、電源電圧が2.5V)に対応する場合の例を示す図である。
(DDR2仕様に対応する場合)
図3は、本発明の第2の実施の形態に係わる昇圧型チャージポンプ回路の構成を示す図であり、DDR2仕様(例えば、電源電圧が1.8V)に対応する場合の例を示す図である。
図5は、本発明の第3の実施の形態に係わる昇圧型チャージポンプ回路の構成を示す図である。
図5に示す昇圧型チャージポンプ回路において、基本となるチャージポンプ回路ユニット11B、12Bは、図1に示すDDR1仕様に対応するチャージポンプ回路ユニット11、12と基本的に同じ構成である。
以後、上記動作が繰り返される。
Claims (6)
- 複数のチャージポンプ回路ユニットから構成されると共に、前記チャージポンプ回路ユニットにより外部電源電圧VDDを所望の内部電圧VPPに昇圧して内部電源線に出力する昇圧型チャージポンプ回路であって、
前記チャージポンプ回路ユニットは、
前記電源電圧VDDまたは外部入力される昇圧制御電圧VBを選択する第1の接続切替端子と、
チャージポンプ用キャパシタを前記電源電圧VDDに充電すると共に、前記第1の接続切替端子により選択された電源電圧VDDまたは前記昇圧制御電圧VBに前記チャージポンプ用キャパシタに充電された電圧を加えて昇圧する昇圧部と、
前記昇圧部により昇圧された昇圧電圧を前記内部電源線に向けて出力するか、または前記昇圧制御電圧VBとして外部出力するかを切り替える第2の接続切替端子と、
前記第2の接続切替端子により前記昇圧された電圧を前記内部電源線に向けて出力することが選択された場合に、前記昇圧された電圧を前記内部電源線に出力する昇圧電圧出力部と、
を備えることを特徴とする昇圧型チャージポンプ回路。 - 複数のチャージポンプ回路ユニットの出力側が前記内部電源線に並列に接続されて構成されると共に、
前記第1の接続切替端子は前記電源電圧VDDを選択し、
前記昇圧部は前記チャージポンプ用キャパシタを使用して電源電圧VDDの2倍の昇圧動作を行い、
前記第2の接続切替端子は昇圧された電圧を前記内部電源線に向けて出力することを選択し、
前記昇圧された電圧を前記昇圧電圧出力部から内部電源線に出力して
構成されることを特徴とする請求項1に記載の昇圧型チャージポンプ回路。 - 前記チャージポンプ回路ユニットの複数が直列に接続されて構成されると共に、
初段のチャージポンプ回路は、
第1の接続切替端子が前記電源電圧VDDを選択し、
昇圧部が電源電圧VDDの2倍の昇圧動作を行い、
第2の接続切替端子が昇圧された電圧を前記昇圧制御電圧VBとして次段のチャージポンプ回路ユニットに出力して、
構成され、
中段のチャージポンプ回路ユニットは、
第1の接続切替端子が前段のチャージポンプ回路ユニットから出力される昇圧制御電圧VBを選択し、
昇圧部が前記昇圧制御電圧VBと電源電圧VDDを加算した電圧の昇圧動作を行い、
第2の接続切替端子が昇圧された電圧を新たな昇圧制御電圧VBとして次段のチャージポンプ回路ユニットに出力して、
構成され、
最終段のチャージポンプ回路は、
第1の接続切替端子が前段のチャージポンプ回路ユニットから出力される昇圧制御電圧VBを選択し、
昇圧部が前記昇圧制御電圧VBと電源電圧VDDを加算した電圧の昇圧動作を行い、
第2の接続切替端子が昇圧された電圧を前記内部電源線に向けて出力することを選択し、
前記昇圧された電圧を前記昇圧電圧出力部から内部電源線に出力して
構成されることを特徴とする請求項1に記載の昇圧型チャージポンプ回路。 - 外部電源電圧VDDを所望の内部電圧VPPに昇圧して内部電源線に出力する昇圧型チャージポンプ回路であって、
電源電圧VDDまたは外部入力される昇圧制御電圧VBを選択する第1の接続切替端子と、
チャージポンプ用キャパシタを前記電源電圧VDDに充電すると共に、前記第1の接続切替端子により選択された電源電圧VDDまたは前記昇圧制御電圧VBに前記チャージポンプ用キャパシタに充電された電圧を加えて昇圧する昇圧部と、
前記昇圧部により昇圧された昇圧電圧を前記内部電源線に向けて出力するか、または前記昇圧制御電圧VBとして外部出力するかを選択する第2の接続切替端子と、
前記第2の接続切替端子により昇圧された電圧を前記内部電源線に向けて出力することが選択された場合に、前記昇圧された電圧を前記内部電源線に出力する昇圧電圧出力部と、
を備えるチャージポンプ回路ユニットを2つ使用すると共に、
前記第1の接続切替端子を前記電源電圧VDDを選択するように設定し、
前記第2の接続切替端子を昇圧電圧を内部電源線に向けて出力するように設定し、
て構成されると共に、
さらに、前記第1のチャージポンプ回路ユニットのチャージポンプ用キャパシタの昇圧出力側と、前記第2のチャージポンプ回路ユニットのチャージポンプ用キャパシタの昇圧出力側との接続および開放を行うスイッチング部と、
前記第1のチャージポンプ回路ユニットによる昇圧および放電動作と、前記第2のチャージポンプ回路ユニットによる昇圧および放電動作とを所定の休止期間をおいて交互に行わせると共に、前記休止期間中に前記スイッチング部をONにする制御部と、
を備えて構成されることを特徴とする昇圧型チャージポンプ回路。 - 前記チャージポンプ回路ユニットが、
第1のクロック信号IN1を入力とするバッファゲートG1と、
第2のクロック信号IN2を入力とする論理反転バッファゲートG2と、
第3のクロック信号IN3またはグランドレベルを入力とするバッファゲートG3と、
前記バッファゲートG1の出力に一方の端子が接続されるキャパシタC1と、
前記論理反転バッファゲートG2の出力に一方の端子が接続されるチャージポンプ用キャパシタC2と、
前記キャパシタC2の他方の端子にゲート端子が接続され、ドレイン端子が前記電源電圧VDDに接続され、ソース端子が前記キャパシタC1の他方の端子に接続されるNMOSトランジスタM1と、
前記キャパシタC1の他方の端子にゲート端子が接続され、ドレイン端子が前記電源電圧VDDに接続され、ソース端子が前記キャパシタC2の他方の端子に接続されるNMOSトランジスタM2と、
前記キャパシタC1の他方の端子にゲート端子が接続され、ドレイン端子が電源電圧VDDに接続されるNMOSトランジスタM3と、
前記NMOSトランジスタM3のソース端子にゲート端子が接続されるNMOSトランジスタM4と、
前記論理反転バッファゲートG2への供給電源電圧を電源電圧VDDまたは前記昇圧制御電圧VBに切り替え接続する接続切替端子SW1と、
前記バッファゲートG3の入力を前記クロック信号IN3またはグランドレベルに切り替え接続する接続切替端子SW2と、
前記キャパシタC2の他方の端子の電圧を前記昇圧制御電圧VBとして外部出力するか、または前記NMOSトランジスタM4のドレイン端子に接続するかを切り替える接続切替端子SW3と、
前記NMOSトランジスタM4のソース端子を前記内部電源線に接続するか否かを切り替える接続切替端子SW4と、
前記NMOSトランジスタM3のソース端子および前記NMOSトランジスタM4のゲート端子に一方の端子が接続されるキャパシタC3と、
前記バッファゲートG3の出力電圧VDDおよび前記内部電圧VPPを入力とし、前記キャパシタC3の他方の端子に、電源電圧VDDと前記内部電圧VPPを加算した信号を出力するレベルコンバータLCと、
を備えると共に、
上記チャージポンプ回路ユニットの各部の動作を制御する各クロック信号IN1、IN2、IN3を生成するクロック信号生成部を、
備えることを特徴とする請求項1から3のいずれかに記載の昇圧型チャージポンプ回路。 - 第1のクロック信号IN1を入力とするバッファゲートG1と、
第2のクロック信号IN2を入力とする論理反転バッファゲートG2と、
第3のクロック信号IN3またはグランドレベルを入力とするバッファゲートG3と、
前記バッファゲートG1の出力に一方の端子が接続されるキャパシタC1と、
前記論理反転バッファゲートG2の出力に一方の端子が接続されるチャージポンプ用キャパシタC2と、
前記キャパシタC2の他方の端子にゲート端子が接続され、ドレイン端子が前記電源電圧VDDに接続され、ソース端子が前記キャパシタC1の他方の端子に接続されるNMOSトランジスタM1と、
前記キャパシタC1の他方の端子にゲート端子が接続され、ドレイン端子が前記電源電圧VDDに接続され、ソース端子が前記キャパシタC2の他方の端子に接続されるNMOSトランジスタM2と、
前記キャパシタC1の他方の端子にゲート端子が接続され、ドレイン端子が電源電圧VDDに接続されるNMOSトランジスタM3と、
前記NMOSトランジスタM3のソース端子にゲート端子が接続されるNMOSトランジスタM4と、
前記論理反転バッファゲートG2への供給電源電圧を電源電圧VDDまたは前記昇圧制御電圧VBに切り替え接続する接続切替端子SW1と、
前記バッファゲートG3の入力を前記クロック信号IN3またはグランドレベルに切り替え接続する接続切替端子SW2と、
前記キャパシタC2の他方の端子の電圧を前記昇圧制御電圧VBとして外部出力するか、または前記NMOSトランジスタM4のドレイン端子に接続するかを切り替える接続切替端子SW3と、
前記NMOSトランジスタM4のソース端子を前記内部電源線に接続するか否かを切り替える接続切替端子SW4と、
前記NMOSトランジスタM3のソース端子および前記NMOSトランジスタM4のゲート端子に一方の端子が接続されるキャパシタC3と、
前記バッファゲートG3の出力電圧VDDおよび前記内部電圧VPPを入力とし、前記キャパシタC3の他方の端子に、電源電圧VDDと前記内部電圧VPPを加算した信号を出力するレベルコンバータLCと、
を備えるチャージポンプ回路ユニットを2つ使用すると共に、
前記接続切替端子SW1を前記電源電圧VDDを選択するように設定し、
前記接続切替端子SW3を前記キャパシタC2の昇圧電圧を前記NMOSトランジスタM4に向けて出力するように設定し、
て構成されると共に、
第1のチャージポンプ回路のキャパシタC2の前記接続切替端子SW3に接続される側の端子と、第2のチャージポンプ回路ユニットのキャパシタC2の前記接続切替端子SW3に接続される側の端子との間に接続されるNMOSトランジスタM5と、
第4のクロック信号IN4またはグランドレベルを入力とし、かつ供給電源電圧が前記内部電圧VPPであるバッファゲートG4と、
前記バッファゲートG4の入力を前記クロック信号IN4またはグランドレベルに切り替え接続する接続切替端子SW5と、
前記接続切替端子SW5がクロック信号IN4側に設定された場合に、一方のチャージポンプ回路ユニットによる昇圧および放電動作と、他方のチャージポンプ回路ユニットによる昇圧および放電動作とを所定の休止期間を挟んで交互に行わせるように、各チャージポンプ回路ユニットに対する前記クロック信号IN1、IN2、IN3を生成するとともに、前記休止期間中に前記NMOSトランジスタM5をONにするクロック信号IN4を生成するクロック信号生成部と、
を備えて構成されることを特徴とする請求項4に記載のチャージポンプ回路ユニット。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006349320A JP4299857B2 (ja) | 2006-12-26 | 2006-12-26 | 昇圧型チャージポンプ回路 |
US12/003,325 US7663428B2 (en) | 2006-12-26 | 2007-12-21 | Boosting charge pump circuit |
US12/588,688 US7969233B2 (en) | 2006-12-26 | 2009-10-23 | Boosting charge pump circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006349320A JP4299857B2 (ja) | 2006-12-26 | 2006-12-26 | 昇圧型チャージポンプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008161014A JP2008161014A (ja) | 2008-07-10 |
JP4299857B2 true JP4299857B2 (ja) | 2009-07-22 |
Family
ID=39661273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006349320A Expired - Fee Related JP4299857B2 (ja) | 2006-12-26 | 2006-12-26 | 昇圧型チャージポンプ回路 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7663428B2 (ja) |
JP (1) | JP4299857B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4299857B2 (ja) * | 2006-12-26 | 2009-07-22 | エルピーダメモリ株式会社 | 昇圧型チャージポンプ回路 |
US20090051414A1 (en) * | 2007-08-20 | 2009-02-26 | Per Olaf Pahr | Dual conversion rate voltage booster apparatus and method |
JP2010119226A (ja) | 2008-11-13 | 2010-05-27 | Elpida Memory Inc | チャージポンプ回路 |
JP2010283992A (ja) * | 2009-06-04 | 2010-12-16 | Elpida Memory Inc | 電源電圧生成回路、及び半導体装置 |
US20100308899A1 (en) * | 2009-06-04 | 2010-12-09 | Pericom Semiconductor Corp. | Dual-Output Triple-Vdd Charge Pump |
TWI397248B (zh) * | 2009-06-22 | 2013-05-21 | Richtek Technology Corp | 多輸入電荷幫浦,其控制電路與操作方法 |
US8462578B2 (en) * | 2011-05-23 | 2013-06-11 | Freescale Semiconductor, Inc. | Charge pump circuit with fast start-up |
JP2013247839A (ja) * | 2012-05-29 | 2013-12-09 | Toshiba Corp | 電圧発生回路、及びこの電圧発生回路を含む半導体装置 |
KR102044478B1 (ko) * | 2013-04-22 | 2019-11-13 | 삼성전자주식회사 | 드라이버 및 이를 포함하는 메모리 컨트롤러 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10032260B4 (de) | 2000-07-03 | 2004-04-29 | Texas Instruments Deutschland Gmbh | Schaltungsanordnung zur Verdoppelung der Spannung einer Batterie |
US6714065B2 (en) * | 2001-10-26 | 2004-03-30 | Renesas Technology Corp. | Semiconductor device including power supply circuit conducting charge pumping operation |
JP2004064937A (ja) * | 2002-07-31 | 2004-02-26 | Nec Corp | チャージポンプ型昇圧回路 |
US6980045B1 (en) * | 2003-12-05 | 2005-12-27 | Xilinx, Inc. | Merged charge pump |
JP2005235315A (ja) | 2004-02-19 | 2005-09-02 | Elpida Memory Inc | 昇圧回路 |
KR100689828B1 (ko) * | 2005-01-24 | 2007-03-08 | 삼성전자주식회사 | 고전압 발생회로 및 방법, 이를 구비한 반도체 메모리 장치 |
JP4843376B2 (ja) * | 2006-05-17 | 2011-12-21 | 株式会社東芝 | 電源回路 |
JP4299857B2 (ja) * | 2006-12-26 | 2009-07-22 | エルピーダメモリ株式会社 | 昇圧型チャージポンプ回路 |
TWI349410B (en) * | 2008-01-08 | 2011-09-21 | Novatek Microelectronics Corp | Change pump circuit |
-
2006
- 2006-12-26 JP JP2006349320A patent/JP4299857B2/ja not_active Expired - Fee Related
-
2007
- 2007-12-21 US US12/003,325 patent/US7663428B2/en not_active Expired - Fee Related
-
2009
- 2009-10-23 US US12/588,688 patent/US7969233B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7969233B2 (en) | 2011-06-28 |
US7663428B2 (en) | 2010-02-16 |
JP2008161014A (ja) | 2008-07-10 |
US20100073077A1 (en) | 2010-03-25 |
US20080180163A1 (en) | 2008-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4299857B2 (ja) | 昇圧型チャージポンプ回路 | |
JP4557577B2 (ja) | チャージポンプ回路 | |
KR101629812B1 (ko) | 다수의 게이트 트랜지스터들을 포함하는 차지 펌프 회로 및 그의 작동 방법 | |
US7208997B2 (en) | Charge pump power supply circuit | |
US20080174360A1 (en) | Charge pump circuit for high voltage generation | |
US20080143401A1 (en) | Charge pump circuit | |
JP5143483B2 (ja) | 昇圧回路、およびその昇圧回路を備える集積回路 | |
JPH10199281A (ja) | 昇圧回路及びこれを備えたicカード | |
JP5096198B2 (ja) | 電圧発生回路 | |
JPH09198887A (ja) | 高電圧発生回路 | |
JP2011120407A (ja) | チャージポンプ回路 | |
JP2004274861A (ja) | 昇圧回路 | |
JP6223817B2 (ja) | チャージポンプ回路 | |
JP5300001B2 (ja) | 昇圧回路及び半導体集積回路装置 | |
US10157645B2 (en) | Booster circuit and non-volatile memory including the same | |
JP2015142449A (ja) | チャージポンプ回路 | |
JP2006203747A (ja) | チャージポンプ回路 | |
JP5211355B2 (ja) | 電源回路及び携帯機器 | |
JP2008198985A (ja) | 昇圧回路 | |
JP4808995B2 (ja) | 半導体回路装置 | |
JP6730849B2 (ja) | チャージポンプ回路用の駆動回路、及びチャージポンプ回路 | |
JP2005117830A (ja) | チャージポンプ回路 | |
JP5092924B2 (ja) | 昇圧回路 | |
JP2005045934A (ja) | チャージポンプ回路 | |
JP6783879B2 (ja) | チャージポンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090417 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |