JP4808995B2 - 半導体回路装置 - Google Patents
半導体回路装置 Download PDFInfo
- Publication number
- JP4808995B2 JP4808995B2 JP2005150710A JP2005150710A JP4808995B2 JP 4808995 B2 JP4808995 B2 JP 4808995B2 JP 2005150710 A JP2005150710 A JP 2005150710A JP 2005150710 A JP2005150710 A JP 2005150710A JP 4808995 B2 JP4808995 B2 JP 4808995B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- unit
- power supply
- signal
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/08—Three-wire systems; Systems having more than three wires
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
IEEE Circuits and Systems, 1999. ISCAS '99. Proceedings of the 1999 IEEE International Symposium on , Volume:2, 30.May-2.June, 1999, Pages:29-32,vol.2, 「BOOTSTRAPPED LOW-VOLTAGE ANALOG SWITCHES」
本実施の形態に係る半導体回路装置2の構成図を図5に示す。本実施の形態に係る半導体回路装置2は、昇圧制御部11、信号反転部12、昇圧部13、信号出力部14、降圧制御部16から構成されている。構成要素や動作原理で実施の形態1と同様のものは省略する。
本実施の形態では、他の態様である電圧変換信号処理装置に本発明を適用したものである。図7に、本実施の形態に係る電圧変換信号処理装置のブロック図を示す。実施の形態1と同様のものについては説明を省略する。
15 スイッチ 16 降圧制御部
20 電圧変換装置 21 振幅変換回路 22 A/D変換部
23 A/Dコンバータ制御部 24 CPU 25 メモリ
30 制御装置 40 電圧変換信号処理装置 41 Vboostb制御用端子
42 電源電圧端子 43 第1のA/D変換用アナログ信号端子
44 第2のA/D変換用アナログ信号端子 50 基準電圧源
111 昇圧制御部のPMOS 112 昇圧制御部のNMOS
121 信号反転部のPMOS 122 信号反転部のNMOS
131 昇圧部のPMOS 132 コンデンサ
141 信号出力部のPMOS 142 信号出力部のNMOS
161 降圧制御部のNMOS
Claims (9)
- 単一の電源が接続され、前記電源の電源電圧と前記電源電圧を変換した変換電圧のいずれかを出力する電圧変換部と、
前記電圧変換部が前記電源電圧と前記変換電圧のいずれかを出力するかを制御する電圧変換制御部と、
前記電圧変換部が出力する電圧を降圧する降圧部と、を有し、
前記降圧部は、降圧有無選択信号によって降圧動作の有無が制御される、半導体回路装置。 - 前記電圧変換部が、前記電源電圧と異なる電圧と前記電源電圧との差分に相当する電荷を蓄積するコンデンサを有する、請求項1に記載の半導体回路装置。
- 前記電圧変換部は、交互に入力される基準電位と前記電源電圧を使用して前記変換電圧を生成し、
前記電圧変換制御部は、前記電圧変換部に固定電位を供給することによって、前記電圧変換部が前記電源電圧を出力するのを制御する、請求項1又は請求項2に記載の半導体回路装置。 - 前記電圧変換部に接続され、入力信号に従って、前記電圧変換部から出力された信号と基準電位とを選択して出力する信号出力部をさらに有し、
前記電圧変換部は、前記変換電圧を出力する場合、前記信号出力部が前記基準電位を出力する間に電圧記憶動作を行い、前記信号出力部が前記変換電圧を出力する間にその変換電圧を前記信号出力部に供給する、請求項1乃至請求項3のいずれか一項に記載の半導体回路装置。 - 前記電圧変換部は、交互に入力される基準電位と前記電源電圧を使用して前記変換電圧を生成し、
前記入力信号を反転して前記基準電位と前記電源電圧を電圧変換部に交互に出力する信号反転部をさらに有する、請求項4に記載の半導体回路装置。 - 前記降圧部は、前記降圧有無選択信号に従って降圧動作を行う、請求項1乃至請求項5のいずれか一項に記載の半導体回路装置。
- 前記電圧変換制御部は、外部端子から入力される昇圧有無選択信号に従って、前記電圧変換部を制御する請求項1乃至請求項6のいずれか一項に記載の半導体回路装置。
- 前記電圧変換制御部は、入力される昇圧有無選択信号に従って、前記電圧変換部を制御し、あらかじめ前記昇圧有無選択信号を記録した記憶媒体をさらに備える、請求項1乃至請求項6のいずれか一項に記載の半導体回路装置。
- 入力された電圧と前記電圧変換部から出力された信号若しくは前記電源電圧との比較を行う比較部をさらに備え、
前記電圧変換制御部は、入力された昇圧有無選択信号に従って、前記電圧変換部を制御し、
前記比較の結果に応じて前記昇圧有無選択信号を作成し、前記電圧変換制御部に与える請求項1乃至請求項6のいずれか一項に記載の半導体回路装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005150710A JP4808995B2 (ja) | 2005-05-24 | 2005-05-24 | 半導体回路装置 |
US11/411,918 US7525369B2 (en) | 2005-05-24 | 2006-04-27 | Semiconductor circuit apparatus with voltage boost |
CN200610084622A CN100586015C (zh) | 2005-05-24 | 2006-05-19 | 半导体电路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005150710A JP4808995B2 (ja) | 2005-05-24 | 2005-05-24 | 半導体回路装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006332838A JP2006332838A (ja) | 2006-12-07 |
JP2006332838A5 JP2006332838A5 (ja) | 2008-06-05 |
JP4808995B2 true JP4808995B2 (ja) | 2011-11-02 |
Family
ID=37444001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005150710A Expired - Fee Related JP4808995B2 (ja) | 2005-05-24 | 2005-05-24 | 半導体回路装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7525369B2 (ja) |
JP (1) | JP4808995B2 (ja) |
CN (1) | CN100586015C (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8461905B2 (en) | 2009-01-07 | 2013-06-11 | Zentrum Mikroelektronic Dresden Ag | Adaptive bootstrap circuit for controlling CMOS switch(es) |
US8493255B2 (en) * | 2011-02-24 | 2013-07-23 | Texas Instruments Incorporated | High speed, high voltage multiplexer |
JP2013130802A (ja) * | 2011-12-22 | 2013-07-04 | Semiconductor Energy Lab Co Ltd | 半導体装置、画像表示装置、記憶装置、及び電子機器 |
JP6621325B2 (ja) * | 2015-12-25 | 2019-12-18 | ラピスセミコンダクタ株式会社 | 半導体装置、電池監視システム、及び半導体装置の診断方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2548908B2 (ja) * | 1985-04-13 | 1996-10-30 | 富士通株式会社 | 昇圧回路 |
DE4128290C1 (ja) * | 1991-08-27 | 1992-12-03 | Samsung Electronics Co., Ltd., Suwon, Kr | |
US5381051A (en) * | 1993-03-08 | 1995-01-10 | Motorola Inc. | High voltage charge pump |
JP3238826B2 (ja) * | 1994-04-13 | 2001-12-17 | 富士通株式会社 | 出力回路 |
WO1997004458A1 (fr) * | 1995-07-21 | 1997-02-06 | Seiko Epson Corporation | Dispositif de memorisation a semi-conducteurs et procede d'amplification de la ligne de mots du dispositif |
KR100203136B1 (ko) * | 1996-06-27 | 1999-06-15 | 김영환 | 래치-업을 방지하는 상승전압발생기 |
KR100266901B1 (ko) * | 1997-09-04 | 2000-10-02 | 윤종용 | 내부 전원 전압 발생 회로 및 그것을 이용한 반도체 메모리 장치 |
IT1298186B1 (it) * | 1998-01-23 | 1999-12-20 | Sgs Thomson Microelectronics | Circuito di pilotaggio a tre livelli di uscita, di cui uno survoltato. |
US6271715B1 (en) * | 1998-02-27 | 2001-08-07 | Maxim Integrated Products, Inc. | Boosting circuit with supply-dependent gain |
JP4354056B2 (ja) * | 1999-10-12 | 2009-10-28 | 株式会社 沖マイクロデザイン | 半導体集積回路 |
TW522399B (en) * | 1999-12-08 | 2003-03-01 | Hitachi Ltd | Semiconductor device |
US6335900B1 (en) * | 2000-12-12 | 2002-01-01 | International Business Machines Corporation | Method and apparatus for selectable wordline boosting in a memory device |
JP2003008415A (ja) * | 2001-06-21 | 2003-01-10 | Hitachi Ltd | 負荷駆動装置 |
US6693479B1 (en) * | 2002-06-06 | 2004-02-17 | Analog Devices, Inc. | Boost structures for switched-capacitor systems |
JP4199591B2 (ja) * | 2003-05-16 | 2008-12-17 | エルピーダメモリ株式会社 | セルリークモニタ回路及びモニタ方法 |
-
2005
- 2005-05-24 JP JP2005150710A patent/JP4808995B2/ja not_active Expired - Fee Related
-
2006
- 2006-04-27 US US11/411,918 patent/US7525369B2/en not_active Expired - Fee Related
- 2006-05-19 CN CN200610084622A patent/CN100586015C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006332838A (ja) | 2006-12-07 |
CN1870431A (zh) | 2006-11-29 |
US20060267670A1 (en) | 2006-11-30 |
US7525369B2 (en) | 2009-04-28 |
CN100586015C (zh) | 2010-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7405549B2 (en) | Soft start circuit, power supply unit and electric equipment | |
US10447158B2 (en) | Reducing voltage rating of devices in a multilevel converter | |
KR101375017B1 (ko) | 저전압 트랜지스터를 이용한 전압 업변환 회로 | |
US20110133821A1 (en) | Charge pump circuit | |
US7586361B2 (en) | Semiconductor device comprising a charge pump operated by clock signals | |
JP2009131062A (ja) | 降圧型スイッチングレギュレータ | |
KR20050039577A (ko) | 안정한 변환 전압을 공급 가능한 전원 장치 | |
US20110043176A1 (en) | Step-down switching regulator | |
JP2008113269A (ja) | チャージポンプ回路 | |
JP2008072850A (ja) | 昇降圧dc−dcコンバータ | |
JP2009225637A (ja) | 電圧発生回路 | |
JP2008161014A (ja) | 昇圧型チャージポンプ回路 | |
JP4808995B2 (ja) | 半導体回路装置 | |
JP2022125281A (ja) | 半導体装置 | |
US20140070779A1 (en) | Switching regulator | |
JP5211355B2 (ja) | 電源回路及び携帯機器 | |
US8614569B2 (en) | Method of controlling a switched-mode power supply having a single inductive element and several outputs, and corresponding power supply, in particular for a cellular mobile telephone | |
JP4683477B2 (ja) | Dc/dcコンバータ | |
JP5446637B2 (ja) | 昇圧回路 | |
JP2005117830A (ja) | チャージポンプ回路 | |
JP4400145B2 (ja) | 電源装置 | |
JP2005086949A (ja) | チャージポンプ回路 | |
KR102077860B1 (ko) | 변환 장치 및 그의 제어 방법 | |
JP5455693B2 (ja) | 電圧変換回路 | |
JP2005124384A (ja) | スイッチングレギュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |