JP5143483B2 - 昇圧回路、およびその昇圧回路を備える集積回路 - Google Patents

昇圧回路、およびその昇圧回路を備える集積回路 Download PDF

Info

Publication number
JP5143483B2
JP5143483B2 JP2007174776A JP2007174776A JP5143483B2 JP 5143483 B2 JP5143483 B2 JP 5143483B2 JP 2007174776 A JP2007174776 A JP 2007174776A JP 2007174776 A JP2007174776 A JP 2007174776A JP 5143483 B2 JP5143483 B2 JP 5143483B2
Authority
JP
Japan
Prior art keywords
reference voltage
power supply
booster circuit
switch
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007174776A
Other languages
English (en)
Other versions
JP2009017640A (ja
Inventor
博史 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007174776A priority Critical patent/JP5143483B2/ja
Priority to US12/167,287 priority patent/US7608946B2/en
Priority to CN2008101357218A priority patent/CN101340145B/zh
Publication of JP2009017640A publication Critical patent/JP2009017640A/ja
Application granted granted Critical
Publication of JP5143483B2 publication Critical patent/JP5143483B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、昇圧回路、およびその昇圧回路を備える集積回路に関する。
携帯機器の表示装置を駆動するドライバIC等には昇圧回路が内蔵されている。昇圧回路は、入力電圧の2倍より高い電圧の出力が可能なチャージポンプ型昇圧回路が知られている。チャージポンプ型昇圧回路では、2つ以上の昇圧コンデンサが使用されている場合がある。また、チャージポンプ型昇圧回路に2つの昇圧コンデンサが使用されている場合に、それぞれの昇圧コンデンサを充電するために、2つ以上の独立した電源を持つことがある。さらに、チャージポンプ型昇圧回路では、昇圧電圧を出力する時に、電源を昇圧用コンデンサに直列に接続して昇圧に使用することがある。
例えば、2つの昇圧用コンデンサを備え、入力電圧の3倍までの昇圧出力が可能なチャージポンプ型昇圧回路が知られている。そのようなチャージポンプ型昇圧回路には、2つの入力基準電圧に応答して動作するものがある。それらの入力基準電圧を供給する電源を、チャージポンプ型昇圧回路の外部に構成する技術が知られている。その電源(以下、外部電源と呼ぶ)から供給される2つの入力基準電圧のそれぞれを、第1基準電圧VR1、第2基準電圧VR2とする時、第1基準電圧VR1や第2基準電圧VR2の値を変化させることで、昇圧出力電圧VOUTを所望の値にすることができる。
外部電源の値を任意の値に設定して昇圧出力電圧VOUTを所望の値にする場合に、昇圧回路を構成する機器の設計に応じて、
第1基準電圧VR1>第2基準電圧VR2
とするか、
第1基準電圧VR1<第2基準電圧VR2
とするかを選択することができることが求められる。このような要求を満たすために、
第1基準電圧VR1>第2基準電圧VR2
でも、
第1基準電圧VR1<第2基準電圧VR2
でも使用できる昇圧回路が知られている(例えば、特許文献1参照)。
図1は、特許文献1(特開平8−33321号公報)に示される昇圧回路の構成を示す回路図である。図1に示すチャージポンプ型昇圧回路101は、従来の昇圧回路の動作説明を簡略化する為、特許文献1に記載されている回路におけるキャパシタの数を、3個から2個に減らしている。また、図1に示すチャージポンプ型昇圧回路101は、特許文献1に記載されている回路におけるVCCと昇圧ブロックとを共通にしたものである。
チャージポンプ型昇圧回路101は、昇圧回路部102と、第1基準電圧VR1を供給する第1電源103と、第2基準電圧VR2を供給する第2電源104と、整流回路107とを含んで構成されている。昇圧回路部102が生成する出力電圧VOUTは、出力端子106を介して出力される。
昇圧回路部102は、第1キャパシタ111と、第2キャパシタ112とを備えている。また、昇圧回路部102は複数のスイッチ(第1スイッチ113〜第4スイッチ116)を備えている。昇圧回路部102の外部に構成された第2電源104は、第1スイッチ113を介して第1キャパシタ111の第1端(負側)に接続され、第1ダイオード117を介して第1キャパシタ111の第2端(正側)に接続されている。また、第1キャパシタ111の第2端(正側)は、第2スイッチ114を介して第2キャパシタ112の第1端(負側)に接続されている。
昇圧回路部102の外部に構成された第1電源103は、第2ダイオード118を介して第2キャパシタ112の第2端(正側)に接続されている。さらに、第2キャパシタ112の第2端(正側)は、整流回路107の第3ダイオード119を介して出力端子106に接続されている。また、第2キャパシタ112の第1端(負側)は、第2スイッチ114を介して第1ダイオード117に接続されている。
チャージポンプ型昇圧回路101は、上記の複数のスイッチ(第1スイッチ113〜第4スイッチ116)の開閉を切り換えることで、昇圧動作を実行している。複数のスイッチ(第1スイッチ113〜第4スイッチ116)は、印加されるクロックに応答して活性化される。図2は、チャージポンプ型昇圧回路101の昇圧動作に用いられるクロックを生成するクロック生成回路120の構成を示す回路図である。クロック生成回路120から出力される第1昇圧クロック121は、第3スイッチ115と第4スイッチ116に供給される。第2昇圧クロック122は、第1スイッチ113と第2スイッチ114に供給される。図1に示されているように、従来のチャージポンプ型昇圧回路101は、
第1基準電圧VR1>第2基準電圧VR2
でも、
第1基準電圧VR1<第2基準電圧VR2
でも動作することができる。
特開平8−33321号公報
図1に示されている従来のチャージポンプ型昇圧回路101では、第1キャパシタ111に充電できる電圧が、第1ダイオード117による電圧降下に起因して第2基準電圧VR2よりも下がってしまうことがある。同様に、第2キャパシタ112に充電できる電圧が、第2ダイオード118による電圧降下に起因して第1基準電圧VR1よりも下がってしまうことがある。また、出力端子106の出力電圧VOUTも、第3ダイオード119による電圧降下に起因して、放電時に第2キャパシタ112の第2端(正側)に現れる電圧よりも下がってしまう。
また、従来のチャージポンプ型昇圧回路101では、昇圧回路部102が動作していない時に、出力電圧VOUTが、第2ダイオード118による電圧降下と第3ダイオード119による起因する電圧降下によって、第1基準電圧VR1よりも低い電圧になる。このとき、第2ダイオード118入力端と出力端の電位差を第1電位差VFD2とし、第3ダイオード119入力端と出力端の電位差を第2電位差VFD3とすると、
第1基準電圧VR1−第1電位差VFD2−第2電位差VFD3
を超える電圧がノイズとして出力端子106に加わった場合、昇圧回路部102が動作していない時の出力端子106の値(出力電圧VOUT)を固定する事ができないことがある。
以下に、[発明を実施するための最良の形態]で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、[特許請求の範囲]の記載と[発明を実施するための最良の形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
上記の課題を解決するために、第1基準電圧(VR1)を供給する第1電源(8、44)と第2基準電圧(VR2)を供給する第2電源(9、45)とを備える電源部(4、42)と、昇圧用スイッチ(13〜19)と昇圧キャパシタ(11、12)とを備え、前記第1基準電圧(VR1)と前記第2基準電圧(VR1)に応答して昇圧電圧(VOUT)を生成する昇圧部(3)と、前記昇圧電圧(VOUT)を出力する出力端(6)と、前記第1基準電圧(VR1)と前記第2基準電圧(VR2)との差に基づいて前記第1電源(8、44)または前記第2電源(9、45)のどちらかと前記出力端(6)とを接続する切換スイッチ(22)とを具備する昇圧回路(1)を構成する。
昇圧用スイッチは、MOSトランジスタで構成されたトランスファゲートになっている。昇圧用スイッチを構成するMOSトランジスタのバックゲートは、昇圧動作時に最高電位となる出力端に接続されている。切換スイッチは、その出力端の電圧が固定的になるように、その出力端と電源部との接続を制御している。
本発明によると、昇圧回路の動作状態に依存することなく、その昇圧回路内の最高電圧が出力電圧VOUTになる様な回路を構成することが可能となる。
[第1実施形態]
以下に、図面を参照して、本発明を実施するための形態について説明を行う。図3は、本実施形態のチャージポンプ型昇圧回路1を有する集積回路10の構成を例示するブロック図である。本実施形態の集積回路10は、携帯機器の表示装置を駆動するドライバICなどに例示されるICである。集積回路10は、チャージポンプ型昇圧回路1と、制御回路2とを含んで構成されている。チャージポンプ型昇圧回路1は、電源電圧よりも高い電圧(以下、昇圧電圧と呼ぶ)を生成している。制御回路2は、チャージポンプ型昇圧回路1が昇圧電圧を生成するための動作を制御している。
図4は、チャージポンプ型昇圧回路1の構成を例示する回路図である。チャージポンプ型昇圧回路1は、昇圧部3と、昇圧電圧を生成するための基準電圧を昇圧部3に供給する電源部4と、昇圧電圧(出力電圧VOUT)を出力端6に供給する出力回路26と、電源供給経路27と、コンパレータ7とを含んで構成されている。本実施形態のチャージポンプ型昇圧回路1は、第1基準電圧VR1と第2基準電圧VR2が同じ電圧(=基準電圧VRとする)の場合、発振器から出力される基準クロックに基づいて生成される非反転昇圧クロックCLK1、反転昇圧クロックCLK2を用いて、昇圧用スイッチ(第1スイッチ13〜第6スイッチ18)と、出力回路26の第7スイッチ19とを駆動する。チャージポンプ型昇圧回路1に備えられた複数のスイッチが、非反転昇圧クロックCLK1と反転昇圧クロックCLK2とに応答して、第1キャパシタ11と第2キャパシタ12とが充電・放電動作を行う。この動作によって、チャージポンプ型昇圧回路1は、
基準電圧VR×3
の昇圧電圧を生成する3倍チャージポンプ回路として機能する。チャージポンプ型昇圧回路1は、その昇圧電圧を出力電圧VOUTとして出力端6から出力する。第1基準電圧VR1と第2基準電圧VR2が異なる電圧の場合、
第2基準電圧VR2+第2基準電圧VR2+第1基準電圧VR1
の電圧が、出力電圧VOUTとして出力端6から出力される。
電源部4は、第1電源8と第2電源9とを備えている。第1電源8は、第1基準電圧VR1を昇圧部3に供給し、第2電源9は、第2基準電圧VR2を昇圧部3供給している。本実施形態のチャージポンプ型昇圧回路1において、第1基準電圧VR1を供給する第1電源8と、第2基準電圧VR2を供給する第2電源9とは、独立に構成されている。第1基準電圧VR1と第2基準電圧VR2の値を任意に決める事で、チャージポンプ型昇圧回路1は、3倍チャージポンプの機能に制限されることなく、3倍以外の昇圧電圧を生成することができる。そのため、以下の説明においては、
第1基準電圧VR1≠第2基準電圧VR2
である場合を例示して、本実施形態の構成・動作を述べていく。
出力回路26は、昇圧部3から出力される出力電圧VOUTを、出力端6に供給している。出力回路26は、第7スイッチ19及び出力キャパシタ5で構成されている。出力回路26の入力である第7スイッチ19の入力端には、第3ノードN03に接続されている。第7スイッチ19の出力端は、出力キャパシタ5の一方の端子と出力端6とに接続されている。出力キャパシタ5の他方の端子は接地されている。
昇圧部3は、上述の制御回路2から供給される制御信号に応答して昇圧電圧を生成している。昇圧部3は、昇圧用キャパシタ(第1キャパシタ11、第2キャパシタ12)と、昇圧用スイッチ(第1スイッチ13〜第6スイッチ18)とを含んで構成されている。昇圧部3は、制御回路2から供給される制御信号に応答して複数の昇圧用スイッチ(第1スイッチ13〜第6スイッチ18)の接続状態を切り換えることで、昇圧電圧を生成する。
第1キャパシタ11の一端は、第1ノードN01を介して第1スイッチ13に接続されている。第1キャパシタ11の他端は、第2ノードN02を介して第2スイッチ14に接続されている。第1ノードN01は、第1スイッチ13を介して電源部4の第2電源9に接続されている。第2ノードN02は、第5スイッチ17を介して電源部4の第2電源9に接続されている。また、第2ノードN02は、第2スイッチ14を介して接地されている。
第2キャパシタ12の一端は、第3ノードN03を介して第3スイッチ15に接続されている。第2キャパシタ12の他端は、第4ノードN04を介して第4スイッチ16に接続されている。第3ノードN03は、第3スイッチ15を介して電源部4の第1電源8に接続されている。第4ノードN04は、第4スイッチ16を介して接地されている。また、第4ノードN04は、第6スイッチ18を介して第1ノードN01に接続されている。
電源供給経路27は、経路接続スイッチ21と、経路切り替えスイッチ22とを含んで構成されている。経路切り替えスイッチ22は、コンパレータ7から出力される信号(以下、切換信号と呼ぶ。)に応答して、第1電源8または第2電源9のどちらかと経路接続スイッチ21とを接続する。経路接続スイッチ21は、制御回路2から供給される制御信号に応答して、出力端6と経路切り替えスイッチ22との接続を遮断する。本実施形態における経路接続スイッチ21は、Highレベルが供給されるときに閉じ、Lowレベルが供給されるときに開くスイッチであるものとする。
コンパレータ7は、正転入力端と反転入力端と備えている。コンパレータ7の正転入力端は、第1電源8に接続されている。コンパレータ7の反転入力端は、第2電源9に接続されている。コンパレータ7は、第1電源8から供給される第1基準電圧VR1と、第2電源9から供給される第2基準電圧VR2とを比較して、その比較結果に基づいて切換信号を出力する。経路切り替えスイッチ22は、その切換信号に応答して、経路接続スイッチ21を第5ノードN05側に接続するか第6ノードN06側に接続するかを決定している。
図5は、昇圧部3に備えられた複数の昇圧用スイッチ(第1スイッチ13〜第6スイッチ18)の構成を例示する回路図である。昇圧用スイッチ(第1スイッチ13〜第6スイッチ18)の各々は同様の構成である。したがって、以下の実施形態では、第1スイッチ13に対応して本実施形態の昇圧用スイッチの構成を説明する。図5を参照すると、第1スイッチ13は、PチャネルMOSトランジスタ23とNチャネルMOSトランジスタ24とを有するトランスファゲートで構成されている。
PチャネルMOSトランジスタ23のゲートとNチャネルMOSトランジスタ24のゲートには、非反転昇圧クロックCLK1が供給されている。第1スイッチ13は、Highレベルの非反転昇圧クロックCLK1が供給されると、オン状態になり、Lowレベルの非反転昇圧クロックCLK1が供給されるとオフ状態になる。PチャネルMOSトランジスタ23には、バックゲートが備えられている。PチャネルMOSトランジスタ23のバックゲートは、昇圧動作時に最高電位となる出力端6に接続され、その出力端6を介して出力電圧VOUTが供給されている。また、NチャネルMOSトランジスタ24のバックゲートには接地電位が供給されている。
図6は、制御回路2の構成を例示する回路図である。制御回路2は、基準クロックを供給する発振器31と、その基準クロックと同相の信号を出力するAND回路32と、AND回路32の出力を反転する第1インバータ33と、レベルシフタ34と、第2インバータ37とを含んで構成されている。
レベルシフタ34は、第1レベルシフトバッファ35と、第2レベルシフトバッファ36とを備えている。第1レベルシフトバッファ35は、非反転昇圧クロックCLK1を出力し、第2レベルシフトバッファ36は、反転昇圧クロックCLK2を出力している。非反転昇圧クロックCLK1は、第1スイッチ13、第2スイッチ14、第3スイッチ15および第4スイッチ16に供給される。反転昇圧クロックCLK2は、第5スイッチ17、第6スイッチ18および第7スイッチ19に供給される。また、第2インバータ37は、反転昇圧回路制御信号25Bを反転した昇圧回路制御信号25を出力している。昇圧回路制御信号25は、経路接続スイッチ21に供給される。経路接続スイッチ21は、昇圧回路制御信号25がHighレベルのときに閉じ、昇圧回路制御信号25がLowレベルのときに開く動作をする。
図6に示されているように、AND回路32に供給される反転昇圧回路制御信号25BがHighレベルのとき、AND回路32は、基準クロックと同相の信号を出力する。このときレベルシフタ34からは、非反転昇圧クロックCLK1と反転昇圧クロックCLK2が出力される。昇圧部3は、非反転昇圧クロックCLK1と反転昇圧クロックCLK2とに応答して、昇圧動作を実行する。
具体的には、反転昇圧回路制御信号25BとしてHighレベルの信号が供給されているとき、チャージポンプ型昇圧回路1が昇圧動作を実行する。このとき昇圧回路制御信号25がLowレベルとなり、経路接続スイッチ21は、経路切り替えスイッチ22と出力端6との接続を遮断する。第1スイッチ13〜第7スイッチ19は、非反転昇圧クロックCLK1、反転昇圧クロックCLK2に応答して開閉し、第1キャパシタ11と第2キャパシタ12とに対して充電と放電とを行うように動作する。
非反転昇圧クロックCLK1がHighレベル(反転昇圧クロックCLK2:Lowレベル)の時、第1スイッチ13〜第4スイッチ16が活性化される。このとき、第1キャパシタ11が、第2基準電圧VR2に、第2キャパシタ12は第1基準電圧VR1で充電中の状態になる。反転昇圧クロックCLK2がHighレベル(非反転昇圧クロックCLK1:Lowレベル)の時、第5スイッチ17〜第7スイッチ19が活性化される。このとき、第1キャパシタ11と第2キャパシタ12とは放電状態になる。この放電は出力端6に昇圧電圧として表れ、その値は、
第2基準電圧VR2+第2基準電圧VR2+第1基準電圧VR1
となる。
AND回路32に供給される反転昇圧回路制御信号25BがLowレベルのとき、AND回路32は、Lowレベルの信号を出力する。そのため、昇圧部3の昇圧用スイッチ(第1スイッチ13〜第6スイッチ18)は、昇圧動作を停止する。具体的には、反転昇圧回路制御信号25BとしてLowレベルの信号が供給されているとき、チャージポンプ型昇圧回路1の昇圧動作は停止する。この時、第1スイッチ13〜第4スイッチ16は活性化された状態を維持する。また、第5スイッチ17〜第7スイッチ19は、非活性化された状態を維持する。そして、この場合に、経路接続スイッチ21は、活性化状態を維持する。したがって、経路接続スイッチ21は、出力端6と経路切り替えスイッチ22とを接続する。
図7は、電源部4から出力される第1基準電圧VR1と第2基準電圧VR2の状態に基づいてコンパレータ7が出力する切換信号と、経路切り替えスイッチ22の接続状態の対応関係を例示するテーブル(以下、切換設定テーブル38と呼ぶ)である。切換設定テーブル38に示されているように、本実施形態におけるコンパレータ7は、
第1基準電圧VR1>第2基準電圧VR2
のときにHighレベルの信号を切換信号として出力し、
第1基準電圧VR1<第2基準電圧VR2
のときにLowレベルの信号を切換信号として出力する。
ここにおいて、本実施形態の経路切り替えスイッチ22は、Highレベルの信号に応答して、第1電源8と経路接続スイッチ21とを接続する。また、Lowレベルの信号に応答して第2電源9と経路接続スイッチ21とを接続する。
図8は、本実施形態のチャージポンプ型昇圧回路1における、電源部4の電圧と出力端6の電圧との関係を例示する波形図である。図8の(a)は、
第1基準電圧VR1>第2基準電圧VR2
のときの電源部4の電圧と出力端6の電圧との関係を示している。図8の(b)は、
第1基準電圧VR1<第2基準電圧VR2
のときの出力端6の電源部4の電圧と出力端6の電圧との関係を示している。上述の切換設定テーブル38に示されているように、
第1基準電圧VR1>第2基準電圧VR2
の場合、コンパレータ7からはHighレベルの切換信号が出力される。したがって経路切り替えスイッチ22は、第1電源8と経路接続スイッチ21とを接続する。このとき、反転昇圧回路制御信号25BがLowレベル(昇圧回路制御信号25がHighレベル)ならば、経路接続スイッチ21は活性化され、出力端6と第1電源8とが接続される。したがって、図8の(a)に示されているように、反転昇圧回路制御信号25BがHighレベルになるまで、
出力電圧VOUT=第1基準電圧VR1
となる。
また、
第1基準電圧VR1<第2基準電圧VR2
の場合、コンパレータ7からはLowレベルの切換信号が出力される。したがって経路切り替えスイッチ22は、第2電源9と経路接続スイッチ21とを接続する。このとき、反転昇圧回路制御信号25BがLowレベル(昇圧回路制御信号25がHighレベル)ならば、経路接続スイッチ21は活性化され、出力端6と第2電源9とが接続される。したがって、図8の(b)に示されているように、反転昇圧回路制御信号25BがHighレベルになるまで、
出力電圧VOUT=第2基準電圧VR2
となる。
本実施形態のチャージポンプ型昇圧回路1は、異なる電圧の基準電圧(第1基準電圧VR1、第2基準電圧VR2)に応答して動作する。このとき、チャージポンプ型昇圧回路1の電源供給経路27は、それらの基準電圧のなかで、高電圧を供給する電源と出力端6とを接続する。換言すると、本実施形態において、電源供給経路27は、回路内の最高電圧を出力端6に供給している。これによって、昇圧用スイッチを構成するトランスファゲートするMOSトランジスタ(例えば、PチャネルMOSトランジスタ23)のバックゲートには、出力端6を介して回路内の最高電圧が供給される。これによって、昇圧部3が動作していない時に出力端6にノイズが加わった場合であっても、出力端6のちを固定的にすることが可能となる。
[比較例]
以下に、本実施形態の電源供給経路27を備えていないチャージポンプ型昇圧回路1(以下、比較用チャージポンプ型昇圧回路1aと呼ぶ)に対応して、本実施形態の比較例を説明する。なお、以下の比較例において、先の説明で使用した参照符号と同じ符号が付されている要素は、上述の実施形態と同様の構成・動作であるものとする。したがって、以下の比較例においては、それらの詳細な説明を省略する。図9は、比較例における比較用チャージポンプ型昇圧回路1aの構成を例示する回路図である。比較用チャージポンプ型昇圧回路1aは、電源部4と、昇圧部3aと、出力回路26とを含んで構成されている。比較用チャージポンプ型昇圧回路1aの出力端6は、経路接続スイッチ21を介して第1電源8に接続されている。
比較用チャージポンプ型昇圧回路1aは、チャージポンプ型昇圧回路1と同様に、第1基準電圧VR1と第2基準電圧VR2が同じ電圧(=基準電圧VRとする)の場合、非反転昇圧クロックCLK1、反転昇圧クロックCLK2を用いて、昇圧用スイッチ(第1スイッチ13〜第6スイッチ18)と、出力回路26の第7スイッチ19とを駆動する。非反転昇圧クロックCLK1と反転昇圧クロックCLK2とに応答して、第1キャパシタ11と第2キャパシタ12とが充電・放電動作を行うことで、
基準電圧VR×3
または、
第2基準電圧VR2+第2基準電圧VR2+第1基準電圧VR1
の電圧が出力電圧VOUTとして出力端6から出力される。
比較用チャージポンプ型昇圧回路1aに対し、反転昇圧回路制御信号25BとしてLowレベルの信号が供給されているとき、比較用チャージポンプ型昇圧回路1aは、昇圧動作を停止する。この時、第1スイッチ13〜第4スイッチ16は活性化された状態を維持する。また、第5スイッチ17〜第7スイッチ19は、非活性化された状態を維持する。そして、この場合に、経路接続スイッチ21は、活性化状態を維持する。したがって、出力端6の電圧(出力電圧VOUT)は、
出力電圧VOUT=第1基準電圧VR1
になる。
図10は、比較用チャージポンプ型昇圧回路1aにおける、電源部4の電圧と出力端6の電圧との関係を例示する波形図である。図10の(a)は、
第1基準電圧VR1>第2基準電圧VR2
のときの電源部4の電圧と出力端6の電圧との関係を示している。図10の(b)は、
第1基準電圧VR1<第2基準電圧VR2
のときの電源部4の電圧と出力端6の電圧との関係を示している。
図10を参照すると、
第1基準電圧VR1>第2基準電圧VR2
であっても、
第1基準電圧VR1<第2基準電圧VR2
であっても、比較用チャージポンプ型昇圧回路1aの動作が停止している時に、
出力電圧VOUT=第1基準電圧VR1
となる。また、比較用チャージポンプ型昇圧回路1aが昇圧動作を実行すると
出力電圧VOUT
=第2基準電圧VR2+第2基準電圧VR2+第1基準電圧VR1
となる。
ここにおいて、比較用チャージポンプ型昇圧回路1aが昇圧動作を停止しているときに注目する。このとき、第1スイッチ13〜第7スイッチ19のPチャネルMOSトランジスタのバックゲートは、第1基準電圧VR1と同電位になる。このときに、第1スイッチ13、第5スイッチ17および第6スイッチ18のIN端子には、第2基準電圧VR2の電圧レベルになる。
図10の(b)を参照すると、
第1基準電圧VR1<第2基準電圧VR2
の場合に比較用チャージポンプ型昇圧回路1aが昇圧動作を停止すると、IN端子よりもPチャネルMOSトランジスタのバックゲートの方が低い電圧になる。
図11は、第1基準電圧VR1<第2基準電圧VR2の場合に、比較用チャージポンプ型昇圧回路1aが昇圧動作を停止したときの、昇圧用スイッチの動作を例示する回路図である。図11に示されているように、比較用チャージポンプ型昇圧回路1aが昇圧動作を停止したとき、昇圧用スイッチ(例えば、第1スイッチ13)では、IN端子とPチャネルMOSトランジスタのバックゲートで構成されるPN接合のダイオードのVFを経由して、第2基準電圧VR2から出力電圧VOUT(=第1基準電圧VR1)に向かう電流パスが形成されている。
図12は、昇圧用スイッチのPチャネルMOSトランジスタ23の動作を例示する断面図である。図12は、
第1基準電圧VR1<第2基準電圧VR2
の場合に、比較用チャージポンプ型昇圧回路1aが昇圧動作を停止したときの断面を例示している。図12に示されているように、PチャネルMOSトランジスタ23では、
第1基準電圧VR1<第2基準電圧VR2
の関係から、第2基準電圧VR2が供給される第1スイッチ13、第5スイッチ17および第6スイッチ18では、
IN端子の電圧≦PチャネルMOSトランジスタのバックゲート電圧
となる。そのため、比較用チャージポンプ型昇圧回路1aでは、IN端子からPチャネルMOSトランジスタ23のバックゲートを経由して出力端6に電流が流れ続けてしまうことがある。
上述した本実施形態のチャージポンプ型昇圧回路1は、昇圧動作を停止している時に、コンパレータ7で第1電源8の第1基準電圧VR1と第2電源9の第2基準電圧VR2とを比較し、電圧の高い方と出力端6とを接続する電源供給経路27を備えている。これによって、本実施形態のチャージポンプ型昇圧回路1は、出力電圧VOUTを安定させつつ消費電流の増加を抑制することが可能となる。
[第2実施形態]
以下に、図面を参照して、本発明の第2実施形態について説明を行う。なお、以下の第2実施形態において、先の説明で使用した参照符号と同じ符号が付されている要素は、上述の実施形態と同様の構成・動作であるものとする。したがって、以下の第2実施形態においては、それらの詳細な説明を省略する。
図13は、第2実施形態のチャージポンプ型昇圧回路1の構成を例示する回路図である。図13を参照すると、第2実施形態のチャージポンプ型昇圧回路1は、スイッチ切換信号生成回路41と電源供給部42とを含んで構成されている。スイッチ切換信号生成回路41は、第1基準電圧設定信号が示す値(第1基準電圧VR1)と第2基準電圧設定信号が示す値(第2基準電圧VR2)とを比較する設定信号比較回路43を含んでいる。電源供給部42は、第1基準電圧設定信号に応じて第1基準電圧VR1を生成する第1基準電圧生成回路44と、第2基準電圧設定信号に応じて第2基準電圧VR2を生成する第2基準電圧生成回路45とを含んでいる。
第1実施形態のチャージポンプ型昇圧回路1では、第1基準電圧VR1と第2基準電圧VR2とを、昇圧回路の外部から印加している。本願発明は、このような構成に制限されることは無い。チャージポンプ型昇圧回路1と同じチップ上で第1基準電圧VR1と第2基準電圧VR2とを生成する回路(電源供給部42)を構成し、その第1基準電圧VR1と第2基準電圧VR2とを設定信号で可変させた汎用性のある回路に本願発明を適用することも可能である。第2実施形態のチャージポンプ型昇圧回路1は、この設定信号を比較する設定信号比較回路43を用いて経路切り替えスイッチ22を制御する。
図14は、電源供給部42の出力電圧の設定値(以下、出力電圧設定値と呼ぶ)と、そのときの設定信号比較回路43が出力する切換信号と、経路切り替えスイッチ22の接続状態との対応関係を例示する切換設定テーブル46である。切換設定テーブル46に示されているように、
電源供給部42の出力電圧設定値が
第1基準電圧VR1<第2基準電圧VR2
を示す時、経路切り替えスイッチ22は第2基準電圧生成回路45側につながり、出力電圧設定値が
第1基準電圧VR1>第2基準電圧VR2
を示す時、経路切り替えスイッチ22は第1基準電圧生成回路44側につながる。
第1実施形態のコンパレータ7が、第1電源8と第2電源9の出力電圧自体をアナログ比較しているのに対し、第2実施形態の設定信号比較回路43は、第1基準電圧VR1と第2基準電圧VR2とを生成するための出力電圧設定信号を論理比較している。第2実施形態の設定信号比較回路43は、アナログ回路を構成することなく経路切り替えスイッチ22の切換を行うことができる。そのため、チャージポンプ型昇圧回路1を有する回路の面積の増大を抑制することが可能となる。
図1は、従来の昇圧回路の構成を示す回路図である。 図2は、昇圧動作に用いられるクロックを生成するクロック生成回路120の構成を示す回路図である。 図3は、本実施形態のチャージポンプ型昇圧回路1を有する集積回路10の構成を例示するブロック図である。 図4は、チャージポンプ型昇圧回路1の構成を例示する回路図である。 図5は、昇圧用スイッチの構成を例示する回路図である。 図6は、制御回路2の構成を例示する回路図である。 図7は、経路切り替えスイッチ22の接続状態を例示するテーブルである。 図8は、電源部4の電圧と出力端6の電圧との関係を例示する波形図である。 図9は、比較例における比較用チャージポンプ型昇圧回路1aの構成を例示する回路図である。 図10は、比較例における、電源部4の電圧と出力端6の電圧との関係を例示する波形図である。 図11は、比較例における、昇圧用スイッチの動作を例示する回路図である。 図12は、比較例における、昇圧用スイッチのPチャネルMOSトランジスタ23の動作を例示する断面図である。 図13は、第2実施形態のチャージポンプ型昇圧回路1の構成を例示する回路図である。 図14は、第2実施形態の経路切り替えスイッチ22の接続状態を例示するテーブルである。
符号の説明
1…チャージポンプ型昇圧回路
2…制御回路
3…昇圧部
4…電源部
5…出力キャパシタ
6…出力端
7…コンパレータ
8…第1電源
9…第2電源
10…集積回路
11…第1キャパシタ
12…第2キャパシタ
13…第1スイッチ
14…第2スイッチ
15…第3スイッチ
16…第4スイッチ
17…第5スイッチ
18…第6スイッチ
19…第7スイッチ
21…経路接続スイッチ
22…経路切り替えスイッチ
23…PチャネルMOSトランジスタ
24…NチャネルMOSトランジスタ
CLK1…非反転昇圧クロック
CLK2…反転昇圧クロック
25…昇圧回路制御信号
25B…反転昇圧回路制御信号
26…出力回路
27…電源供給経路
31…発振器
32…AND回路
33…第1インバータ
34…レベルシフタ
35…第1レベルシフトバッファ
36…第2レベルシフトバッファ
37…第2インバータ
38…切換設定テーブル
41…スイッチ切換信号生成回路
42…電源供給部
43…設定信号比較回路
44…第1基準電圧生成回路
45…第2基準電圧生成回路
46…切換設定テーブル
N01…第1ノード
N02…第2ノード
N03…第3ノード
N04…第4ノード
N05…第5ノード
N06…第6ノード
1a…比較用チャージポンプ型昇圧回路
3a…昇圧部
101…チャージポンプ型昇圧回路
102…昇圧回路部
103…第1電源
104…第2電源
105…出力キャパシタ
106…出力端子
107…整流回路
111…第1キャパシタ
112…第2キャパシタ
113…第1スイッチ
114…第2スイッチ
115…第3スイッチ
116…第4スイッチ
117…第1ダイオード
118…第2ダイオード
119…第3ダイオード
120…クロック生成回路
121…第1昇圧クロック
122…第2昇圧クロック
VR…基準電圧
VR1…第1基準電圧
VR2…第2基準電圧
VOUT…出力電圧
VFD2…第1電位差
VFD3…第2電位差

Claims (9)

  1. 第1基準電圧を供給する第1電源と第2基準電圧を供給する第2電源とを備える電源部と、
    昇圧用スイッチと昇圧キャパシタとを備え、前記第1基準電圧と前記第2基準電圧とに応答して昇圧電圧を生成する昇圧部と、
    前記昇圧電圧を出力する出力端と、
    前記第1基準電圧と前記第2基準電圧との差に基づいて前記第1電源または前記第2電源のどちらかと前記出力端とを接続する切換スイッチと
    前記第1基準電圧と前記第2基準電圧とを比較する比較器とを備え、
    前記切換スイッチは、
    前記比較器から出力される比較結果に応じて、前記第1電源または前記第2電源のどちらかと前記出力端とを接続し、
    前記比較器は、
    前記第1基準電圧が前記第2基準電圧より大きいことを示す第1比較信号と、前記第2基準電圧が前記第1基準電圧より大きいことを示す第2比較信号とを出力し、
    前記切換スイッチは、
    前記第1比較信号に応答して前記第1電源と前記出力端とを接続し、
    前記第2比較信号に応答して前記第2電源と前記出力端とを接続する
    昇圧回路。
  2. 請求項1に記載の昇圧回路において、
    前記第1電源と前記第2電源は、前記昇圧部と同一のチップに構成され、
    前記第1電源は、
    第1基準電圧設定信号に応答して前記第1基準電圧を生成し、
    前記第2電源は、
    第2基準電圧設定信号に応答して前記第2基準電圧を生成する
    昇圧回路。
  3. 請求項2に記載の昇圧回路において、さらに、
    前記第1基準電圧設定信号が示す前記第1基準電圧と前記第2基準電圧設定信号が示す前記第2基準電圧とを比較する比較回路を備え、
    前記切換スイッチは、
    前記比較器から出力される比較結果に応じて、前記第1電源または前記第2電源のどちらかと前記出力端とを接続する
    昇圧回路。
  4. 請求項3に記載の昇圧回路において、
    前記比較回路は、
    前記第1基準電圧が前記第2基準電圧より大きいことを示す第1比較信号と、前記第2基準電圧が前記第1基準電圧より大きいことを示す第2比較信号とを出力し、
    前記切換スイッチは、
    前記第1比較信号に応答して前記第1電源と前記出力端とを接続し、
    前記第2比較信号に応答して前記第2電源と前記出力端とを接続する
    昇圧回路。
  5. 請求項1から4の何れか1項に記載の昇圧回路において、
    前記昇圧用スイッチは、
    基板に形成されたMOSトランジスタを有するトランスファゲートで構成され、
    前記MOSトランジスタは、基板電位が供給されるバックゲートを含み、
    前記バックゲートは、前記出力端に接続される
    昇圧回路。
  6. 請求項5に記載の昇圧回路において、
    前記MOSトランジスタは、
    NウェルまたはN型半導体基板に形成され、前記バックゲートを有するPチャネルMOSトランジスタを含み、
    前記バックゲートは、前記出力端を介して供給される前記昇圧回路内の最高電圧を、前記Nウェルまたは前記N型半導体基板に印加する
    昇圧回路。
  7. 出力端を介して昇圧電圧を出力する昇圧回路と、
    前記昇圧回路の動作を制御する制御信号を出力する制御回路と
    を具備し、
    前記昇圧回路は、
    第1基準電圧を供給する第1電源と第2基準電圧を供給する第2電源とを有する電源部と、
    前記第1基準電圧と前記第2基準電圧とに基づいて前記昇圧電圧を生成する昇圧部と、
    前記第1基準電圧と前記第2基準電圧とを比較する比較器と、
    前記出力端と前記電源部との接続を制御する切換スイッチと
    を備え、
    前記比較器は、
    前記第1基準電圧が前記第2基準電圧より大きいことを示す第1比較信号と、前記第2基準電圧が前記第1基準電圧より大きいことを示す第2比較信号とを出力し、
    前記切換スイッチは、
    前記第1比較信号に応答して前記第1電源と前記出力端とを接続し、前記第2比較信号に応答して前記第2電源と前記出力端とを接続する
    集積回路。
  8. 請求項7に記載の集積回路において、
    前記昇圧回路は、さらに、
    前記制御信号に応答して前記切換スイッチと前記出力端との接続を遮断する遮断切換ス
    イッチを備える
    集積回路。
  9. 請求項8に記載の集積回路において、
    前記制御回路は、
    前記制御信号の出力に応答して、前記昇圧回路の昇圧動作に用いられる動作クロックの供給を停止する
    集積回路。
JP2007174776A 2007-07-03 2007-07-03 昇圧回路、およびその昇圧回路を備える集積回路 Expired - Fee Related JP5143483B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007174776A JP5143483B2 (ja) 2007-07-03 2007-07-03 昇圧回路、およびその昇圧回路を備える集積回路
US12/167,287 US7608946B2 (en) 2007-07-03 2008-07-03 Boosting circuit and integrated circuit having the same
CN2008101357218A CN101340145B (zh) 2007-07-03 2008-07-03 升压电路和具有该升压电路的集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007174776A JP5143483B2 (ja) 2007-07-03 2007-07-03 昇圧回路、およびその昇圧回路を備える集積回路

Publications (2)

Publication Number Publication Date
JP2009017640A JP2009017640A (ja) 2009-01-22
JP5143483B2 true JP5143483B2 (ja) 2013-02-13

Family

ID=40214130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007174776A Expired - Fee Related JP5143483B2 (ja) 2007-07-03 2007-07-03 昇圧回路、およびその昇圧回路を備える集積回路

Country Status (3)

Country Link
US (1) US7608946B2 (ja)
JP (1) JP5143483B2 (ja)
CN (1) CN101340145B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009210448A (ja) * 2008-03-05 2009-09-17 Toshiba Corp 半導体装置
CN102223060A (zh) * 2010-04-14 2011-10-19 鸿富锦精密工业(深圳)有限公司 电压提升电路
GB2499653B (en) * 2012-02-24 2014-01-29 Toshiba Res Europ Ltd Multilevel power supply
US9329649B2 (en) * 2012-11-21 2016-05-03 Stmicroelectronics S.R.L. Dual input single output regulator for an inertial sensor
KR102128140B1 (ko) * 2013-04-11 2020-06-29 라이온 세미컨덕터 인크. 하이브리드 전압 조정기를 제공하기 위한 장치, 시스템들 및 방법들
CN103248223B (zh) * 2013-04-28 2016-11-02 上海华虹宏力半导体制造有限公司 时钟电路以及升压稳压器
CN106411302B (zh) * 2015-07-28 2019-03-15 无锡华润上华科技有限公司 开关控制电路
KR102405182B1 (ko) * 2015-08-06 2022-06-08 삼성디스플레이 주식회사 부스팅 전압 발생 회로 및 이를 포함하는 표시 장치
KR102374228B1 (ko) * 2015-08-27 2022-03-15 삼성전자주식회사 저항성 메모리 장치의 부스트 전압 생성기, 이를 포함하는 전압 생성기 및 이를 포함하는 저항성 메모리 장치
US10601311B2 (en) 2018-02-13 2020-03-24 Lion Semiconductor Inc. Circuits and methods for hybrid 3:1 voltage regulators
CN112910220B (zh) * 2021-01-28 2023-07-25 维沃移动通信有限公司 电源装置及电子设备
US11599133B2 (en) * 2021-07-13 2023-03-07 Globalfoundries U.S. Inc. Power supply with integrated voltage regulator and current limiter and method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0833321A (ja) 1994-07-11 1996-02-02 Fuji Xerox Co Ltd 昇圧回路
FR2798480B1 (fr) * 1999-09-10 2001-10-26 St Microelectronics Sa Regulateur de tension
JP2002026252A (ja) * 2000-07-10 2002-01-25 Toshiba Corp リミッタ付き昇圧回路
JP4834261B2 (ja) * 2001-09-27 2011-12-14 Okiセミコンダクタ株式会社 昇圧電源発生回路
JP2004235499A (ja) * 2003-01-31 2004-08-19 Toshiba Corp 半導体装置
JP4704099B2 (ja) * 2004-05-21 2011-06-15 ローム株式会社 電源装置およびそれを用いた電子機器
JP4396519B2 (ja) * 2004-12-28 2010-01-13 カシオ計算機株式会社 電源回路及び電源回路の駆動方法
US7417339B2 (en) * 2005-02-17 2008-08-26 Astec International Limited Fast transition power supply

Also Published As

Publication number Publication date
US7608946B2 (en) 2009-10-27
US20090009004A1 (en) 2009-01-08
CN101340145B (zh) 2012-06-13
JP2009017640A (ja) 2009-01-22
CN101340145A (zh) 2009-01-07

Similar Documents

Publication Publication Date Title
JP5143483B2 (ja) 昇圧回路、およびその昇圧回路を備える集積回路
JP4557577B2 (ja) チャージポンプ回路
US8836300B2 (en) Step-down switching regulator
JP4699851B2 (ja) 昇圧回路
JPH09198887A (ja) 高電圧発生回路
JP2008243281A (ja) 電源電圧発生回路
JP3637904B2 (ja) 電源回路
JP2008161014A (ja) 昇圧型チャージポンプ回路
JP2004280704A (ja) 電源装置の逆流防止回路
JP2009017717A (ja) 昇圧回路
US7030684B2 (en) High voltage switch circuit of semiconductor device
JP5211355B2 (ja) 電源回路及び携帯機器
JP3099189B2 (ja) 高出力電圧生成用半導体回路
JP3315286B2 (ja) パルス倍電圧回路
WO2020136821A1 (ja) チャージポンプ回路及び半導体装置
US20210067034A1 (en) Charge pump circuit
JP4425622B2 (ja) チャージポンプ回路
JP4498073B2 (ja) チャージポンプ回路
JP3681731B2 (ja) ドライブ回路
JP2003319640A (ja) チャージポンプ回路
JP5092924B2 (ja) 昇圧回路
US7642839B2 (en) Current consumption prevention apparatus of a high voltage generator
JP2005117830A (ja) チャージポンプ回路
JP2002058237A (ja) チャージポンプ回路及びその制御方法
JP4522201B2 (ja) 電源回路とモータ駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5143483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees