JP5143483B2 - 昇圧回路、およびその昇圧回路を備える集積回路 - Google Patents
昇圧回路、およびその昇圧回路を備える集積回路 Download PDFInfo
- Publication number
- JP5143483B2 JP5143483B2 JP2007174776A JP2007174776A JP5143483B2 JP 5143483 B2 JP5143483 B2 JP 5143483B2 JP 2007174776 A JP2007174776 A JP 2007174776A JP 2007174776 A JP2007174776 A JP 2007174776A JP 5143483 B2 JP5143483 B2 JP 5143483B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- power supply
- booster circuit
- switch
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
第1基準電圧VR1>第2基準電圧VR2
とするか、
第1基準電圧VR1<第2基準電圧VR2
とするかを選択することができることが求められる。このような要求を満たすために、
第1基準電圧VR1>第2基準電圧VR2
でも、
第1基準電圧VR1<第2基準電圧VR2
でも使用できる昇圧回路が知られている(例えば、特許文献1参照)。
第1基準電圧VR1>第2基準電圧VR2
でも、
第1基準電圧VR1<第2基準電圧VR2
でも動作することができる。
第1基準電圧VR1−第1電位差VFD2−第2電位差VFD3
を超える電圧がノイズとして出力端子106に加わった場合、昇圧回路部102が動作していない時の出力端子106の値(出力電圧VOUT)を固定する事ができないことがある。
以下に、図面を参照して、本発明を実施するための形態について説明を行う。図3は、本実施形態のチャージポンプ型昇圧回路1を有する集積回路10の構成を例示するブロック図である。本実施形態の集積回路10は、携帯機器の表示装置を駆動するドライバICなどに例示されるICである。集積回路10は、チャージポンプ型昇圧回路1と、制御回路2とを含んで構成されている。チャージポンプ型昇圧回路1は、電源電圧よりも高い電圧(以下、昇圧電圧と呼ぶ)を生成している。制御回路2は、チャージポンプ型昇圧回路1が昇圧電圧を生成するための動作を制御している。
基準電圧VR×3
の昇圧電圧を生成する3倍チャージポンプ回路として機能する。チャージポンプ型昇圧回路1は、その昇圧電圧を出力電圧VOUTとして出力端6から出力する。第1基準電圧VR1と第2基準電圧VR2が異なる電圧の場合、
第2基準電圧VR2+第2基準電圧VR2+第1基準電圧VR1
の電圧が、出力電圧VOUTとして出力端6から出力される。
第1基準電圧VR1≠第2基準電圧VR2
である場合を例示して、本実施形態の構成・動作を述べていく。
第2基準電圧VR2+第2基準電圧VR2+第1基準電圧VR1
となる。
第1基準電圧VR1>第2基準電圧VR2
のときにHighレベルの信号を切換信号として出力し、
第1基準電圧VR1<第2基準電圧VR2
のときにLowレベルの信号を切換信号として出力する。
第1基準電圧VR1>第2基準電圧VR2
のときの電源部4の電圧と出力端6の電圧との関係を示している。図8の(b)は、
第1基準電圧VR1<第2基準電圧VR2
のときの出力端6の電源部4の電圧と出力端6の電圧との関係を示している。上述の切換設定テーブル38に示されているように、
第1基準電圧VR1>第2基準電圧VR2
の場合、コンパレータ7からはHighレベルの切換信号が出力される。したがって経路切り替えスイッチ22は、第1電源8と経路接続スイッチ21とを接続する。このとき、反転昇圧回路制御信号25BがLowレベル(昇圧回路制御信号25がHighレベル)ならば、経路接続スイッチ21は活性化され、出力端6と第1電源8とが接続される。したがって、図8の(a)に示されているように、反転昇圧回路制御信号25BがHighレベルになるまで、
出力電圧VOUT=第1基準電圧VR1
となる。
第1基準電圧VR1<第2基準電圧VR2
の場合、コンパレータ7からはLowレベルの切換信号が出力される。したがって経路切り替えスイッチ22は、第2電源9と経路接続スイッチ21とを接続する。このとき、反転昇圧回路制御信号25BがLowレベル(昇圧回路制御信号25がHighレベル)ならば、経路接続スイッチ21は活性化され、出力端6と第2電源9とが接続される。したがって、図8の(b)に示されているように、反転昇圧回路制御信号25BがHighレベルになるまで、
出力電圧VOUT=第2基準電圧VR2
となる。
以下に、本実施形態の電源供給経路27を備えていないチャージポンプ型昇圧回路1(以下、比較用チャージポンプ型昇圧回路1aと呼ぶ)に対応して、本実施形態の比較例を説明する。なお、以下の比較例において、先の説明で使用した参照符号と同じ符号が付されている要素は、上述の実施形態と同様の構成・動作であるものとする。したがって、以下の比較例においては、それらの詳細な説明を省略する。図9は、比較例における比較用チャージポンプ型昇圧回路1aの構成を例示する回路図である。比較用チャージポンプ型昇圧回路1aは、電源部4と、昇圧部3aと、出力回路26とを含んで構成されている。比較用チャージポンプ型昇圧回路1aの出力端6は、経路接続スイッチ21を介して第1電源8に接続されている。
基準電圧VR×3
または、
第2基準電圧VR2+第2基準電圧VR2+第1基準電圧VR1
の電圧が出力電圧VOUTとして出力端6から出力される。
出力電圧VOUT=第1基準電圧VR1
になる。
第1基準電圧VR1>第2基準電圧VR2
のときの電源部4の電圧と出力端6の電圧との関係を示している。図10の(b)は、
第1基準電圧VR1<第2基準電圧VR2
のときの電源部4の電圧と出力端6の電圧との関係を示している。
第1基準電圧VR1>第2基準電圧VR2
であっても、
第1基準電圧VR1<第2基準電圧VR2
であっても、比較用チャージポンプ型昇圧回路1aの動作が停止している時に、
出力電圧VOUT=第1基準電圧VR1
となる。また、比較用チャージポンプ型昇圧回路1aが昇圧動作を実行すると
出力電圧VOUT
=第2基準電圧VR2+第2基準電圧VR2+第1基準電圧VR1
となる。
第1基準電圧VR1<第2基準電圧VR2
の場合に比較用チャージポンプ型昇圧回路1aが昇圧動作を停止すると、IN端子よりもPチャネルMOSトランジスタのバックゲートの方が低い電圧になる。
第1基準電圧VR1<第2基準電圧VR2
の場合に、比較用チャージポンプ型昇圧回路1aが昇圧動作を停止したときの断面を例示している。図12に示されているように、PチャネルMOSトランジスタ23では、
第1基準電圧VR1<第2基準電圧VR2
の関係から、第2基準電圧VR2が供給される第1スイッチ13、第5スイッチ17および第6スイッチ18では、
IN端子の電圧≦PチャネルMOSトランジスタのバックゲート電圧
となる。そのため、比較用チャージポンプ型昇圧回路1aでは、IN端子からPチャネルMOSトランジスタ23のバックゲートを経由して出力端6に電流が流れ続けてしまうことがある。
以下に、図面を参照して、本発明の第2実施形態について説明を行う。なお、以下の第2実施形態において、先の説明で使用した参照符号と同じ符号が付されている要素は、上述の実施形態と同様の構成・動作であるものとする。したがって、以下の第2実施形態においては、それらの詳細な説明を省略する。
電源供給部42の出力電圧設定値が
第1基準電圧VR1<第2基準電圧VR2
を示す時、経路切り替えスイッチ22は第2基準電圧生成回路45側につながり、出力電圧設定値が
第1基準電圧VR1>第2基準電圧VR2
を示す時、経路切り替えスイッチ22は第1基準電圧生成回路44側につながる。
2…制御回路
3…昇圧部
4…電源部
5…出力キャパシタ
6…出力端
7…コンパレータ
8…第1電源
9…第2電源
10…集積回路
11…第1キャパシタ
12…第2キャパシタ
13…第1スイッチ
14…第2スイッチ
15…第3スイッチ
16…第4スイッチ
17…第5スイッチ
18…第6スイッチ
19…第7スイッチ
21…経路接続スイッチ
22…経路切り替えスイッチ
23…PチャネルMOSトランジスタ
24…NチャネルMOSトランジスタ
CLK1…非反転昇圧クロック
CLK2…反転昇圧クロック
25…昇圧回路制御信号
25B…反転昇圧回路制御信号
26…出力回路
27…電源供給経路
31…発振器
32…AND回路
33…第1インバータ
34…レベルシフタ
35…第1レベルシフトバッファ
36…第2レベルシフトバッファ
37…第2インバータ
38…切換設定テーブル
41…スイッチ切換信号生成回路
42…電源供給部
43…設定信号比較回路
44…第1基準電圧生成回路
45…第2基準電圧生成回路
46…切換設定テーブル
N01…第1ノード
N02…第2ノード
N03…第3ノード
N04…第4ノード
N05…第5ノード
N06…第6ノード
1a…比較用チャージポンプ型昇圧回路
3a…昇圧部
101…チャージポンプ型昇圧回路
102…昇圧回路部
103…第1電源
104…第2電源
105…出力キャパシタ
106…出力端子
107…整流回路
111…第1キャパシタ
112…第2キャパシタ
113…第1スイッチ
114…第2スイッチ
115…第3スイッチ
116…第4スイッチ
117…第1ダイオード
118…第2ダイオード
119…第3ダイオード
120…クロック生成回路
121…第1昇圧クロック
122…第2昇圧クロック
VR…基準電圧
VR1…第1基準電圧
VR2…第2基準電圧
VOUT…出力電圧
VFD2…第1電位差
VFD3…第2電位差
Claims (9)
- 第1基準電圧を供給する第1電源と第2基準電圧を供給する第2電源とを備える電源部と、
昇圧用スイッチと昇圧キャパシタとを備え、前記第1基準電圧と前記第2基準電圧とに応答して昇圧電圧を生成する昇圧部と、
前記昇圧電圧を出力する出力端と、
前記第1基準電圧と前記第2基準電圧との差に基づいて前記第1電源または前記第2電源のどちらかと前記出力端とを接続する切換スイッチと、
前記第1基準電圧と前記第2基準電圧とを比較する比較器とを備え、
前記切換スイッチは、
前記比較器から出力される比較結果に応じて、前記第1電源または前記第2電源のどちらかと前記出力端とを接続し、
前記比較器は、
前記第1基準電圧が前記第2基準電圧より大きいことを示す第1比較信号と、前記第2基準電圧が前記第1基準電圧より大きいことを示す第2比較信号とを出力し、
前記切換スイッチは、
前記第1比較信号に応答して前記第1電源と前記出力端とを接続し、
前記第2比較信号に応答して前記第2電源と前記出力端とを接続する
昇圧回路。 - 請求項1に記載の昇圧回路において、
前記第1電源と前記第2電源は、前記昇圧部と同一のチップに構成され、
前記第1電源は、
第1基準電圧設定信号に応答して前記第1基準電圧を生成し、
前記第2電源は、
第2基準電圧設定信号に応答して前記第2基準電圧を生成する
昇圧回路。 - 請求項2に記載の昇圧回路において、さらに、
前記第1基準電圧設定信号が示す前記第1基準電圧と前記第2基準電圧設定信号が示す前記第2基準電圧とを比較する比較回路を備え、
前記切換スイッチは、
前記比較器から出力される比較結果に応じて、前記第1電源または前記第2電源のどちらかと前記出力端とを接続する
昇圧回路。 - 請求項3に記載の昇圧回路において、
前記比較回路は、
前記第1基準電圧が前記第2基準電圧より大きいことを示す第1比較信号と、前記第2基準電圧が前記第1基準電圧より大きいことを示す第2比較信号とを出力し、
前記切換スイッチは、
前記第1比較信号に応答して前記第1電源と前記出力端とを接続し、
前記第2比較信号に応答して前記第2電源と前記出力端とを接続する
昇圧回路。 - 請求項1から4の何れか1項に記載の昇圧回路において、
前記昇圧用スイッチは、
基板に形成されたMOSトランジスタを有するトランスファゲートで構成され、
前記MOSトランジスタは、基板電位が供給されるバックゲートを含み、
前記バックゲートは、前記出力端に接続される
昇圧回路。 - 請求項5に記載の昇圧回路において、
前記MOSトランジスタは、
NウェルまたはN型半導体基板に形成され、前記バックゲートを有するPチャネルMOSトランジスタを含み、
前記バックゲートは、前記出力端を介して供給される前記昇圧回路内の最高電圧を、前記Nウェルまたは前記N型半導体基板に印加する
昇圧回路。 - 出力端を介して昇圧電圧を出力する昇圧回路と、
前記昇圧回路の動作を制御する制御信号を出力する制御回路と
を具備し、
前記昇圧回路は、
第1基準電圧を供給する第1電源と第2基準電圧を供給する第2電源とを有する電源部と、
前記第1基準電圧と前記第2基準電圧とに基づいて前記昇圧電圧を生成する昇圧部と、
前記第1基準電圧と前記第2基準電圧とを比較する比較器と、
前記出力端と前記電源部との接続を制御する切換スイッチと
を備え、
前記比較器は、
前記第1基準電圧が前記第2基準電圧より大きいことを示す第1比較信号と、前記第2基準電圧が前記第1基準電圧より大きいことを示す第2比較信号とを出力し、
前記切換スイッチは、
前記第1比較信号に応答して前記第1電源と前記出力端とを接続し、前記第2比較信号に応答して前記第2電源と前記出力端とを接続する
集積回路。 - 請求項7に記載の集積回路において、
前記昇圧回路は、さらに、
前記制御信号に応答して前記切換スイッチと前記出力端との接続を遮断する遮断切換ス
イッチを備える
集積回路。 - 請求項8に記載の集積回路において、
前記制御回路は、
前記制御信号の出力に応答して、前記昇圧回路の昇圧動作に用いられる動作クロックの供給を停止する
集積回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007174776A JP5143483B2 (ja) | 2007-07-03 | 2007-07-03 | 昇圧回路、およびその昇圧回路を備える集積回路 |
US12/167,287 US7608946B2 (en) | 2007-07-03 | 2008-07-03 | Boosting circuit and integrated circuit having the same |
CN2008101357218A CN101340145B (zh) | 2007-07-03 | 2008-07-03 | 升压电路和具有该升压电路的集成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007174776A JP5143483B2 (ja) | 2007-07-03 | 2007-07-03 | 昇圧回路、およびその昇圧回路を備える集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009017640A JP2009017640A (ja) | 2009-01-22 |
JP5143483B2 true JP5143483B2 (ja) | 2013-02-13 |
Family
ID=40214130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007174776A Expired - Fee Related JP5143483B2 (ja) | 2007-07-03 | 2007-07-03 | 昇圧回路、およびその昇圧回路を備える集積回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7608946B2 (ja) |
JP (1) | JP5143483B2 (ja) |
CN (1) | CN101340145B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009210448A (ja) * | 2008-03-05 | 2009-09-17 | Toshiba Corp | 半導体装置 |
CN102223060A (zh) * | 2010-04-14 | 2011-10-19 | 鸿富锦精密工业(深圳)有限公司 | 电压提升电路 |
GB2499653B (en) * | 2012-02-24 | 2014-01-29 | Toshiba Res Europ Ltd | Multilevel power supply |
US9329649B2 (en) * | 2012-11-21 | 2016-05-03 | Stmicroelectronics S.R.L. | Dual input single output regulator for an inertial sensor |
KR102128140B1 (ko) * | 2013-04-11 | 2020-06-29 | 라이온 세미컨덕터 인크. | 하이브리드 전압 조정기를 제공하기 위한 장치, 시스템들 및 방법들 |
CN103248223B (zh) * | 2013-04-28 | 2016-11-02 | 上海华虹宏力半导体制造有限公司 | 时钟电路以及升压稳压器 |
CN106411302B (zh) * | 2015-07-28 | 2019-03-15 | 无锡华润上华科技有限公司 | 开关控制电路 |
KR102405182B1 (ko) * | 2015-08-06 | 2022-06-08 | 삼성디스플레이 주식회사 | 부스팅 전압 발생 회로 및 이를 포함하는 표시 장치 |
KR102374228B1 (ko) * | 2015-08-27 | 2022-03-15 | 삼성전자주식회사 | 저항성 메모리 장치의 부스트 전압 생성기, 이를 포함하는 전압 생성기 및 이를 포함하는 저항성 메모리 장치 |
US10601311B2 (en) | 2018-02-13 | 2020-03-24 | Lion Semiconductor Inc. | Circuits and methods for hybrid 3:1 voltage regulators |
CN112910220B (zh) * | 2021-01-28 | 2023-07-25 | 维沃移动通信有限公司 | 电源装置及电子设备 |
US11599133B2 (en) * | 2021-07-13 | 2023-03-07 | Globalfoundries U.S. Inc. | Power supply with integrated voltage regulator and current limiter and method |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0833321A (ja) | 1994-07-11 | 1996-02-02 | Fuji Xerox Co Ltd | 昇圧回路 |
FR2798480B1 (fr) * | 1999-09-10 | 2001-10-26 | St Microelectronics Sa | Regulateur de tension |
JP2002026252A (ja) * | 2000-07-10 | 2002-01-25 | Toshiba Corp | リミッタ付き昇圧回路 |
JP4834261B2 (ja) * | 2001-09-27 | 2011-12-14 | Okiセミコンダクタ株式会社 | 昇圧電源発生回路 |
JP2004235499A (ja) * | 2003-01-31 | 2004-08-19 | Toshiba Corp | 半導体装置 |
JP4704099B2 (ja) * | 2004-05-21 | 2011-06-15 | ローム株式会社 | 電源装置およびそれを用いた電子機器 |
JP4396519B2 (ja) * | 2004-12-28 | 2010-01-13 | カシオ計算機株式会社 | 電源回路及び電源回路の駆動方法 |
US7417339B2 (en) * | 2005-02-17 | 2008-08-26 | Astec International Limited | Fast transition power supply |
-
2007
- 2007-07-03 JP JP2007174776A patent/JP5143483B2/ja not_active Expired - Fee Related
-
2008
- 2008-07-03 CN CN2008101357218A patent/CN101340145B/zh not_active Expired - Fee Related
- 2008-07-03 US US12/167,287 patent/US7608946B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7608946B2 (en) | 2009-10-27 |
US20090009004A1 (en) | 2009-01-08 |
CN101340145B (zh) | 2012-06-13 |
JP2009017640A (ja) | 2009-01-22 |
CN101340145A (zh) | 2009-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5143483B2 (ja) | 昇圧回路、およびその昇圧回路を備える集積回路 | |
JP4557577B2 (ja) | チャージポンプ回路 | |
US8836300B2 (en) | Step-down switching regulator | |
JP4699851B2 (ja) | 昇圧回路 | |
JPH09198887A (ja) | 高電圧発生回路 | |
JP2008243281A (ja) | 電源電圧発生回路 | |
JP3637904B2 (ja) | 電源回路 | |
JP2008161014A (ja) | 昇圧型チャージポンプ回路 | |
JP2004280704A (ja) | 電源装置の逆流防止回路 | |
JP2009017717A (ja) | 昇圧回路 | |
US7030684B2 (en) | High voltage switch circuit of semiconductor device | |
JP5211355B2 (ja) | 電源回路及び携帯機器 | |
JP3099189B2 (ja) | 高出力電圧生成用半導体回路 | |
JP3315286B2 (ja) | パルス倍電圧回路 | |
WO2020136821A1 (ja) | チャージポンプ回路及び半導体装置 | |
US20210067034A1 (en) | Charge pump circuit | |
JP4425622B2 (ja) | チャージポンプ回路 | |
JP4498073B2 (ja) | チャージポンプ回路 | |
JP3681731B2 (ja) | ドライブ回路 | |
JP2003319640A (ja) | チャージポンプ回路 | |
JP5092924B2 (ja) | 昇圧回路 | |
US7642839B2 (en) | Current consumption prevention apparatus of a high voltage generator | |
JP2005117830A (ja) | チャージポンプ回路 | |
JP2002058237A (ja) | チャージポンプ回路及びその制御方法 | |
JP4522201B2 (ja) | 電源回路とモータ駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5143483 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |